JP2520362B2 - 伝送ライン駆動回路 - Google Patents
伝送ライン駆動回路Info
- Publication number
- JP2520362B2 JP2520362B2 JP5125206A JP12520693A JP2520362B2 JP 2520362 B2 JP2520362 B2 JP 2520362B2 JP 5125206 A JP5125206 A JP 5125206A JP 12520693 A JP12520693 A JP 12520693A JP 2520362 B2 JP2520362 B2 JP 2520362B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- output
- differential
- input
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01825—Coupling arrangements, impedance matching circuits
- H03K19/01831—Coupling arrangements, impedance matching circuits with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、伝送ラインを駆動する
回路に関する。
回路に関する。
【０００２】
【従来の技術】大型スイッチャは、数百の入力端とただ
１つの出力端とを具えることができる。このスイッチャ
の目的は、信号入力を選択して出力端に接続する一方、
他の総ての入力端を出力端から絶縁することである。
１つの出力端とを具えることができる。このスイッチャ
の目的は、信号入力を選択して出力端に接続する一方、
他の総ての入力端を出力端から絶縁することである。
【０００３】従来、ｎ×ｋ個の入力端とただ１個の出力
端とを有する大型スイッチャを実現するには、各々がｎ
個の入力端と１個の出力端とを有するｋ個のクロスポイ
ント・モジュールを用いた。これらモジュールの各々
は、概念的には、ｎ個の並列入力ラインと、これら入力
ラインに直角に延びる単一の出力ラインと、この出力ラ
イン及び入力ラインを夫々接続するｎ個のクロスポイン
ト要素との配列と看做せる。これらクロスポイントはス
イッチであり、これらスイッチの各々は、クロスポイン
ト・モジュールの単一の入力ラインをその出力ラインに
接続できる。構成制御器を用いて、クロスポイント要素
の任意の１個を選択し、選択したクロスポイント要素を
導電性にすると共に、他のクロスポイント要素を非導電
性にする。よって、選択したクロスポイント要素に関連
した入力ラインが、出力端に接続され、スイッチャ出力
を発生する。スイッチャの入力及び出力ラインの各々
は、シングル・エンド信号を伝送する単一の導体か、差
動信号を伝送する２個の導体でもよい。
端とを有する大型スイッチャを実現するには、各々がｎ
個の入力端と１個の出力端とを有するｋ個のクロスポイ
ント・モジュールを用いた。これらモジュールの各々
は、概念的には、ｎ個の並列入力ラインと、これら入力
ラインに直角に延びる単一の出力ラインと、この出力ラ
イン及び入力ラインを夫々接続するｎ個のクロスポイン
ト要素との配列と看做せる。これらクロスポイントはス
イッチであり、これらスイッチの各々は、クロスポイン
ト・モジュールの単一の入力ラインをその出力ラインに
接続できる。構成制御器を用いて、クロスポイント要素
の任意の１個を選択し、選択したクロスポイント要素を
導電性にすると共に、他のクロスポイント要素を非導電
性にする。よって、選択したクロスポイント要素に関連
した入力ラインが、出力端に接続され、スイッチャ出力
を発生する。スイッチャの入力及び出力ラインの各々
は、シングル・エンド信号を伝送する単一の導体か、差
動信号を伝送する２個の導体でもよい。
【０００４】クロスポイント・モジュールの出力ライン
は、出力バスを介して、出力モジュールに接続できる。
この出力モジュールは、スイッチャ出力を発生すると共
に、出力バスを緩衝する。
は、出力バスを介して、出力モジュールに接続できる。
この出力モジュールは、スイッチャ出力を発生すると共
に、出力バスを緩衝する。
【０００５】この出力バスのアーキテクチャを、高速デ
ジタル信号、例えば、３００Ｍｂ／ｓ以上のデータ信号
を切り替えるのに用いるスイッチャに適用するには、バ
スを伝送ライン、即ち、特性インピーダンスがその長さ
方向に沿って均一の導電路として扱わなければならな
い。終端されていないスタブが導電路から突出している
場合、これにより、経路の特性インピーダンスが均一で
なくなる。特性インピーダンスの許容できない変動を生
ずることなく、導電路から突出できるスタブの許容でき
る長さは、信号周波数が増加するにつれて減少する。３
００Ｍｂ／ｓのデジタル・データ信号にとって、終端さ
れていないスタブの最高許容長は、約１〜２ｃｍであ
る。大型スイッチャの構成に固有の制限は、一般に、ク
ロスポイント・モジュールを出力バスから１０ｃｍ以上
の距離にすると共に、クロスポイント・モジュールから
バスに伸びる導体を終端されていないスタブで構成する
必要がある。これら終端されていないスタブでは、高速
デジタル信号による出力バス・アーキテクチャを利用で
きないので、高速デジタル信号を用いるように設計され
たスイッチャは、一般に、マルチプレックサを用いて、
スイッチャの出力端に接続すべきクロスポイント・モジ
ュールを選択する。
ジタル信号、例えば、３００Ｍｂ／ｓ以上のデータ信号
を切り替えるのに用いるスイッチャに適用するには、バ
スを伝送ライン、即ち、特性インピーダンスがその長さ
方向に沿って均一の導電路として扱わなければならな
い。終端されていないスタブが導電路から突出している
場合、これにより、経路の特性インピーダンスが均一で
なくなる。特性インピーダンスの許容できない変動を生
ずることなく、導電路から突出できるスタブの許容でき
る長さは、信号周波数が増加するにつれて減少する。３
００Ｍｂ／ｓのデジタル・データ信号にとって、終端さ
れていないスタブの最高許容長は、約１〜２ｃｍであ
る。大型スイッチャの構成に固有の制限は、一般に、ク
ロスポイント・モジュールを出力バスから１０ｃｍ以上
の距離にすると共に、クロスポイント・モジュールから
バスに伸びる導体を終端されていないスタブで構成する
必要がある。これら終端されていないスタブでは、高速
デジタル信号による出力バス・アーキテクチャを利用で
きないので、高速デジタル信号を用いるように設計され
たスイッチャは、一般に、マルチプレックサを用いて、
スイッチャの出力端に接続すべきクロスポイント・モジ
ュールを選択する。
【０００６】
【発明が解決しようとする課題】クロスポイント・モジ
ュールの出力ラインは、出力ドライバを介して、対応す
るマルチプレックサに接続する。ある時点で、１個のマ
ルチプレックサのみがスイッチャの出力信号を供給して
いる場合でも、これら出力ドライバは、通常、連続的に
駆動されている。ｋ個の出力ドライバに消費される総合
電力は、選択したクロスポイント・モジュールの出力信
号を供給するのに必要な電力の約ｋ倍である。
ュールの出力ラインは、出力ドライバを介して、対応す
るマルチプレックサに接続する。ある時点で、１個のマ
ルチプレックサのみがスイッチャの出力信号を供給して
いる場合でも、これら出力ドライバは、通常、連続的に
駆動されている。ｋ個の出力ドライバに消費される総合
電力は、選択したクロスポイント・モジュールの出力信
号を供給するのに必要な電力の約ｋ倍である。
【０００７】したがって、本発明の目的は、消費電力を
少なくした伝送ライン駆動回路の提供にある。
少なくした伝送ライン駆動回路の提供にある。
【０００８】
【課題を解決するための手段】本発明の第１の観点によ
れば、第１及び第２導体で構成された伝送ラインを駆動
する回路を提供する。この回路は、差動信号を発生する
入力手段と、夫々ベース、コレクタ及びエミッタを有す
る第１及び第２トランジスタと、これら出力トランジス
タを選択的に導電状態として、差動信号を伝送ラインに
供給するか、これら出力トランジスタを選択的に非導電
状態にして、伝送ラインを入力手段から絶縁する出力イ
ネーブル手段とを具えている。出力トランジスタのベー
スは、差動信号を受けるように接続されており、コレク
タは、第１基準電位レベルに接続されており、エミッタ
は、第１及び第２導体に夫々接続されている。
れば、第１及び第２導体で構成された伝送ラインを駆動
する回路を提供する。この回路は、差動信号を発生する
入力手段と、夫々ベース、コレクタ及びエミッタを有す
る第１及び第２トランジスタと、これら出力トランジス
タを選択的に導電状態として、差動信号を伝送ラインに
供給するか、これら出力トランジスタを選択的に非導電
状態にして、伝送ラインを入力手段から絶縁する出力イ
ネーブル手段とを具えている。出力トランジスタのベー
スは、差動信号を受けるように接続されており、コレク
タは、第１基準電位レベルに接続されており、エミッタ
は、第１及び第２導体に夫々接続されている。
【０００９】本発明の第２の観点によれば、スイッチャ
は、複数個の入力端及び１個の出力端を夫々有する少な
くとも第１及び第２クロスポイント・モジュールと、第
１及び第２導体を有する差動伝送ラインと、少なくとも
第１及び第２バス・ドライバとを具えている。これらバ
ス・ドライバは、クロスポイント・モジュールの出力端
に夫々接続された入力端と、差動伝送ラインに接続され
た差動出力端とを具えている。また、各バス・ドライバ
は、そのバス・ドライバの入力端に供給された信号を受
けると共に差動信号を供給する入力手段と、ベース、コ
レクタ及びエミッタを夫々有する第１及び第２出力トラ
ンジスタと、出力イネーブル手段とを具えている。出力
トランジスタのベースは、差動信号を受けるように接続
されており、コレクタは、第１基準電位レベル源に接続
されており、エミッタは、第１及び第２導体に夫々接続
されている。出力イネーブル手段は、出力トランジスタ
を選択的に導電状態にして差動信号を伝送ラインに供給
するか、非導電状態にして伝送ラインを入力手段から絶
縁する。
は、複数個の入力端及び１個の出力端を夫々有する少な
くとも第１及び第２クロスポイント・モジュールと、第
１及び第２導体を有する差動伝送ラインと、少なくとも
第１及び第２バス・ドライバとを具えている。これらバ
ス・ドライバは、クロスポイント・モジュールの出力端
に夫々接続された入力端と、差動伝送ラインに接続され
た差動出力端とを具えている。また、各バス・ドライバ
は、そのバス・ドライバの入力端に供給された信号を受
けると共に差動信号を供給する入力手段と、ベース、コ
レクタ及びエミッタを夫々有する第１及び第２出力トラ
ンジスタと、出力イネーブル手段とを具えている。出力
トランジスタのベースは、差動信号を受けるように接続
されており、コレクタは、第１基準電位レベル源に接続
されており、エミッタは、第１及び第２導体に夫々接続
されている。出力イネーブル手段は、出力トランジスタ
を選択的に導電状態にして差動信号を伝送ラインに供給
するか、非導電状態にして伝送ラインを入力手段から絶
縁する。
【００１０】本発明の第３の観点によれば、スイッチャ
は、複数の入力端と単一の出力端を夫々有する少なくと
も第１及び第２クロスポイント・モジュールと、第１及
び第２導体を有する第１差動伝送ラインと、クロスポイ
ント・モジュールの出力端に夫々接続された入力端、第
１差動伝送ラインに接続された差動出力端を有する少な
くとも第１及び第２バス・ドライバとを具えている。各
バス・ドライバは、このバス・ドライバの入力端に供給
された信号を受けると共に差動出力を発生する入力手段
と、第１差動伝送ラインに接続された出力手段と、差動
信号を出力手段に供給する第２差動伝送ラインと、出力
イネーブル手段とを具えている。この出力イネーブル手
段は、出力手段を選択的に導電状態にして、差動信号を
第１伝送ラインに供給するか、非導電状態にして、第１
伝送ラインを第２伝送ラインから絶縁する。
は、複数の入力端と単一の出力端を夫々有する少なくと
も第１及び第２クロスポイント・モジュールと、第１及
び第２導体を有する第１差動伝送ラインと、クロスポイ
ント・モジュールの出力端に夫々接続された入力端、第
１差動伝送ラインに接続された差動出力端を有する少な
くとも第１及び第２バス・ドライバとを具えている。各
バス・ドライバは、このバス・ドライバの入力端に供給
された信号を受けると共に差動出力を発生する入力手段
と、第１差動伝送ラインに接続された出力手段と、差動
信号を出力手段に供給する第２差動伝送ラインと、出力
イネーブル手段とを具えている。この出力イネーブル手
段は、出力手段を選択的に導電状態にして、差動信号を
第１伝送ラインに供給するか、非導電状態にして、第１
伝送ラインを第２伝送ラインから絶縁する。
【００１１】
【実施例】本発明を最も良く理解すると共に、本発明を
どのように実施するかを示すために、添付図を参照し
て、本発明の実施例を説明する。
どのように実施するかを示すために、添付図を参照し
て、本発明の実施例を説明する。
【００１２】図２は、多数のクロスポイント・モジュー
ル及び単一の出力バスを有するスイッチャを示すブロッ
ク図である。この図２のスイッチャは、ｋ個のクロスポ
イント・モジュール２を具えており、各クロスポイント
・モジュールは、ｎ個の差動入力端及び１個の差動出力
端を有する。クロスポイント・モジュール２の各々は、
ｎ個のクロスポイント要素を有し、このクロスポイント
要素は、夫々の入力ライン及び出力ライン間に作用し、
単一の入力ラインを出力ラインに選択的に接続する。ま
た、このスイッチャは、構成制御器６も具えており、こ
の構成制御器は、例えば、ユーザ・インタフェース（Ｉ
／Ｆ）１２からの構成コマンドを受け、それに応答し
て、各クロスポイント・モジュールに構成制御信号を送
る。この構成制御信号は、単一のクロスポイント要素を
識別するデジタル・ワードである。各クロスポイント・
モジュールは、構成制御信号を受けるデコーダ１４を具
えている。この構成制御信号に応答して、選択されたク
ロスポイント要素を含むモジュールのデコーダは、制御
信号をそのクロスポイント要素に送って、導電状態にす
る。この方法において、選択されたクロスポイント要素
に関連した入力ラインを、そのクロスポイント要素を含
んでいるクロスポイント・モジュールの出力ラインに接
続する。
ル及び単一の出力バスを有するスイッチャを示すブロッ
ク図である。この図２のスイッチャは、ｋ個のクロスポ
イント・モジュール２を具えており、各クロスポイント
・モジュールは、ｎ個の差動入力端及び１個の差動出力
端を有する。クロスポイント・モジュール２の各々は、
ｎ個のクロスポイント要素を有し、このクロスポイント
要素は、夫々の入力ライン及び出力ライン間に作用し、
単一の入力ラインを出力ラインに選択的に接続する。ま
た、このスイッチャは、構成制御器６も具えており、こ
の構成制御器は、例えば、ユーザ・インタフェース（Ｉ
／Ｆ）１２からの構成コマンドを受け、それに応答し
て、各クロスポイント・モジュールに構成制御信号を送
る。この構成制御信号は、単一のクロスポイント要素を
識別するデジタル・ワードである。各クロスポイント・
モジュールは、構成制御信号を受けるデコーダ１４を具
えている。この構成制御信号に応答して、選択されたク
ロスポイント要素を含むモジュールのデコーダは、制御
信号をそのクロスポイント要素に送って、導電状態にす
る。この方法において、選択されたクロスポイント要素
に関連した入力ラインを、そのクロスポイント要素を含
んでいるクロスポイント・モジュールの出力ラインに接
続する。
【００１３】スイッチャは、差動ＥＣＬバス２０及びバ
ス・ドライバ２４１〜２４Ｋも具えている。これらバス
・ドライバの入力端は、クロスポイント・モジュール２
１〜２Ｋの出力端に夫々接続されており、その出力端
は、バス２０に接続されている。２４１及び２４Ｋで夫
々示すバス・ドライバの２個の回路図を図１に示す。出
力バッファ（出力装置）３０は、バス２０を緩衝し、差
動出力信号を発生する。
ス・ドライバ２４１〜２４Ｋも具えている。これらバス
・ドライバの入力端は、クロスポイント・モジュール２
１〜２Ｋの出力端に夫々接続されており、その出力端
は、バス２０に接続されている。２４１及び２４Ｋで夫
々示すバス・ドライバの２個の回路図を図１に示す。出
力バッファ（出力装置）３０は、バス２０を緩衝し、差
動出力信号を発生する。
【００１４】図１及び図２に示すスイッチャを実際に実
施する際に、クロスポイント・モジュール及びそれらに
関連したバス・ドライバを１個以上の回路基板に取り付
け、エッジ・コネクタを介してバス・ドライバの出力端
をＥＣＬバス２０に接続する。空間的な制約により、最
大許容スタブ長よりも大幅に長い距離だけ、クロスポイ
ント・モジュールをエッジ・コネクタ２６から離す必要
がある。
施する際に、クロスポイント・モジュール及びそれらに
関連したバス・ドライバを１個以上の回路基板に取り付
け、エッジ・コネクタを介してバス・ドライバの出力端
をＥＣＬバス２０に接続する。空間的な制約により、最
大許容スタブ長よりも大幅に長い距離だけ、クロスポイ
ント・モジュールをエッジ・コネクタ２６から離す必要
がある。
【００１５】ＥＣＬバス２０は、差動伝送ラインを構成
する２個の導体３２及び３４で構成される。この差動伝
送ラインは、特性インピーダンスＺ0 を有し、一端が分
離終端器で終端されている。この終端器は、抵抗が夫々
Ｚ0 ／２の抵抗器３６、３８と、これら抵抗器３６、３
８の共通接続点及び接地間に接続されたコンデンサ４０
とから構成される。この伝送ラインの多端においても同
様に終端される。正電源Ｖ＋（プラス５ボルト）と抵抗
器３６及び３８の共通接続点との間に接続されたプルア
ップ抵抗器４２がバスに電力を供給する。
する２個の導体３２及び３４で構成される。この差動伝
送ラインは、特性インピーダンスＺ0 を有し、一端が分
離終端器で終端されている。この終端器は、抵抗が夫々
Ｚ0 ／２の抵抗器３６、３８と、これら抵抗器３６、３
８の共通接続点及び接地間に接続されたコンデンサ４０
とから構成される。この伝送ラインの多端においても同
様に終端される。正電源Ｖ＋（プラス５ボルト）と抵抗
器３６及び３８の共通接続点との間に接続されたプルア
ップ抵抗器４２がバスに電力を供給する。
【００１６】バス・ドライバ２４１は、２個のＮＰＮト
ランジスタＱ１及びＱ２を具えており、それらのベース
にクロスポイント・モジュール２１の差動出力を受け
る。トランジスタＱ１及びＱ２のコレクタは、正電源に
接続されるが、エミッタは、ＰＮＰトランジスタＱ４及
びＱ５のベースに夫々接続される。トランジスタＱ１及
びＱ２のエミッタ間に２個の抵抗器Ｒ１及びＲ２を直列
に接続する。このバス・ドライバは、抵抗器Ｒ５を介し
てＮＰＮトランジスタＱ３のベースに接続された出力イ
ネーブル端子（ＯＥＮ）も有する。ＮＰＮトランジスタ
Ｑ３のエミッタは、接地に接続され、コレクタは、抵抗
器Ｒ４及びＲ３を介して正電源Ｖ＋に接続される。出力
イネーブル端子は、クロスポイント・モジュールのデコ
ーダに接続される。抵抗器Ｒ３及びＲ４の共通接続点
は、抵抗器Ｒ１及びＲ２の共通接続点に接続される。出
力トランジスタＱ４及びＱ５のコレクタは接地に接続さ
れ、これらトランジスタのエミッタは２個の導体３２及
び３４に夫々接続される。
ランジスタＱ１及びＱ２を具えており、それらのベース
にクロスポイント・モジュール２１の差動出力を受け
る。トランジスタＱ１及びＱ２のコレクタは、正電源に
接続されるが、エミッタは、ＰＮＰトランジスタＱ４及
びＱ５のベースに夫々接続される。トランジスタＱ１及
びＱ２のエミッタ間に２個の抵抗器Ｒ１及びＲ２を直列
に接続する。このバス・ドライバは、抵抗器Ｒ５を介し
てＮＰＮトランジスタＱ３のベースに接続された出力イ
ネーブル端子（ＯＥＮ）も有する。ＮＰＮトランジスタ
Ｑ３のエミッタは、接地に接続され、コレクタは、抵抗
器Ｒ４及びＲ３を介して正電源Ｖ＋に接続される。出力
イネーブル端子は、クロスポイント・モジュールのデコ
ーダに接続される。抵抗器Ｒ３及びＲ４の共通接続点
は、抵抗器Ｒ１及びＲ２の共通接続点に接続される。出
力トランジスタＱ４及びＱ５のコレクタは接地に接続さ
れ、これらトランジスタのエミッタは２個の導体３２及
び３４に夫々接続される。
【００１７】構成コマンドがクロスポイント・モジュー
ル２１のクロスポイント要素の１個を特定すると、その
モジュールのデコーダは制御信号を発生して、選択され
たクロスポイント要素を導電状態にし、バス・ドライバ
２４１の出力イネーブル端子を正電源Ｖ＋に接続する。
ル２１のクロスポイント要素の１個を特定すると、その
モジュールのデコーダは制御信号を発生して、選択され
たクロスポイント要素を導電状態にし、バス・ドライバ
２４１の出力イネーブル端子を正電源Ｖ＋に接続する。
【００１８】バス・ドライバ２４１の出力イネーブル端
子（ＯＥＮ）に正電源Ｖ＋が接続されている場合、クロ
スポイント・モジュール２１の出力ラインは、差動信号
を入力トランジスタＱ１及びＱ２（入力手段）のベース
に供給するので、この信号がこれらトランジスタのエミ
ッタに現れる。これは、次の理由による。すなわち、バ
ス・ドライバ２４１の出力イネーブル端子に供給された
正電圧は、抵抗器Ｒ５を介して出力イネーブル・トラン
ジスタＱ３（出力イネーブル手段）をオン（導通）にす
る。次に、トランジスタＱ３は、抵抗器Ｒ１、Ｒ２及び
Ｒ４を介して、入力トランジスタＱ１及びＱ２にエミッ
タ・プルダウン電流を供給する。よって、入力トランジ
スタＱ１及びＱ２がエミッタ・フォロワとして動作し、
これらトランジスタのエミッタにクロスポイント・モジ
ュール２１からの差動信号が現れる。また、この差動信
号の値が低いため、トランジスタＱ１及びＱ２のエミッ
タは、Ｖ＋からベース・エミッタ電圧降下を引いたもの
よりも大幅に低くなり、トランジスタＱ４及びＱ５が導
通し、終端抵抗器３６、３８を介して、プルダウン抵抗
器４２によりトランジスタＱ４及びＱ５用の電流が供給
される。よって、トランジスタＱ４及びＱ５もエミッタ
・フォロワとして動作し、トランジスタＱ１及びＱ２の
エミッタの信号、即ち、クロスポイント・モジュール２
１からの差動信号が、トランジスタＱ４及びＱ５のエミ
ッタに現れて、バス２０の導体３２及び３４に供給され
る。なお、出力イネーブル端子に正電圧が供給されて、
初めてトランジスタＱ１〜Ｑ５が動作し、それまではオ
フ状態である点に留意されたい。
子（ＯＥＮ）に正電源Ｖ＋が接続されている場合、クロ
スポイント・モジュール２１の出力ラインは、差動信号
を入力トランジスタＱ１及びＱ２（入力手段）のベース
に供給するので、この信号がこれらトランジスタのエミ
ッタに現れる。これは、次の理由による。すなわち、バ
ス・ドライバ２４１の出力イネーブル端子に供給された
正電圧は、抵抗器Ｒ５を介して出力イネーブル・トラン
ジスタＱ３（出力イネーブル手段）をオン（導通）にす
る。次に、トランジスタＱ３は、抵抗器Ｒ１、Ｒ２及び
Ｒ４を介して、入力トランジスタＱ１及びＱ２にエミッ
タ・プルダウン電流を供給する。よって、入力トランジ
スタＱ１及びＱ２がエミッタ・フォロワとして動作し、
これらトランジスタのエミッタにクロスポイント・モジ
ュール２１からの差動信号が現れる。また、この差動信
号の値が低いため、トランジスタＱ１及びＱ２のエミッ
タは、Ｖ＋からベース・エミッタ電圧降下を引いたもの
よりも大幅に低くなり、トランジスタＱ４及びＱ５が導
通し、終端抵抗器３６、３８を介して、プルダウン抵抗
器４２によりトランジスタＱ４及びＱ５用の電流が供給
される。よって、トランジスタＱ４及びＱ５もエミッタ
・フォロワとして動作し、トランジスタＱ１及びＱ２の
エミッタの信号、即ち、クロスポイント・モジュール２
１からの差動信号が、トランジスタＱ４及びＱ５のエミ
ッタに現れて、バス２０の導体３２及び３４に供給され
る。なお、出力イネーブル端子に正電圧が供給されて、
初めてトランジスタＱ１〜Ｑ５が動作し、それまではオ
フ状態である点に留意されたい。
【００１９】バス・ドライバ２４１がオン状態のとき、
他のバス・ドライバの各々の出力イネーブル端子を接地
に維持することにより、他のバス・ドライバの各々がオ
フ状態に維持される。オフ状態のバス・ドライバの動作
については、バス・ドライバ２４ｋを参照して説明す
る。
他のバス・ドライバの各々の出力イネーブル端子を接地
に維持することにより、他のバス・ドライバの各々がオ
フ状態に維持される。オフ状態のバス・ドライバの動作
については、バス・ドライバ２４ｋを参照して説明す
る。
【００２０】バス・ドライバ２４ｋの出力イネーブル端
子が接地のとき、トランジスタＱ８がオフなので、抵抗
器Ｒ９は、トランジスタＱ６及びＱ７用のプルダウン電
流を供給せず、抵抗器Ｒ６、Ｒ７及びＲ８を介して、こ
れらトランジスタのエミッタを正電源にプルアップす
る。よって、トランジスタＱ６及びＱ７がオフ（非導
通）になる。トランジスタＱ３がオンなので、トランジ
スタＱ４のベース電圧はトランジスタＱ９のベース電圧
よりも負になり、これらトランジスタＱ４及びＱ９のエ
ミッタがバス２０の導線３２を介して分離終端器の抵抗
器に共通接続されているため、トランジスタＱ９がオフ
する。同様に、トランジスタＱ５のベース電圧がトラン
ジスタＱ１０のベース電圧よりも負になり、これらトラ
ンジスタＱ５及びＱ１０のエミッタがバス２０の導線３
４を介して分離終端器の抵抗器に共通接続されているた
め、トランジスタＱ１０がオフする。トランジスタＱ９
及びＱ１０が非導通なので、これらトランジスタのエミ
ッタは、伝送ラインに対して、高インピーダンスにな
る。すなわち、トランジスタＱ９及びＱ１０は、トラン
ジスタＱ６及びＱ７が非導通のときに、トランジスタＱ
６及びＱ７のエミッタとトランジスタＱ９及びＱ１０の
ベース間の導線（バス・ドライバ２４１における導線４
４及び４６に対応）による伝送ラインを導線３２及び３
４による伝送ラインから切り離す切り離し手段となる。
また、出力イネーブル端子が接地のバス・ドライバで
は、総てのトランジスタがオフとなり電力を消費しない
点に留意されたい。
子が接地のとき、トランジスタＱ８がオフなので、抵抗
器Ｒ９は、トランジスタＱ６及びＱ７用のプルダウン電
流を供給せず、抵抗器Ｒ６、Ｒ７及びＲ８を介して、こ
れらトランジスタのエミッタを正電源にプルアップす
る。よって、トランジスタＱ６及びＱ７がオフ（非導
通）になる。トランジスタＱ３がオンなので、トランジ
スタＱ４のベース電圧はトランジスタＱ９のベース電圧
よりも負になり、これらトランジスタＱ４及びＱ９のエ
ミッタがバス２０の導線３２を介して分離終端器の抵抗
器に共通接続されているため、トランジスタＱ９がオフ
する。同様に、トランジスタＱ５のベース電圧がトラン
ジスタＱ１０のベース電圧よりも負になり、これらトラ
ンジスタＱ５及びＱ１０のエミッタがバス２０の導線３
４を介して分離終端器の抵抗器に共通接続されているた
め、トランジスタＱ１０がオフする。トランジスタＱ９
及びＱ１０が非導通なので、これらトランジスタのエミ
ッタは、伝送ラインに対して、高インピーダンスにな
る。すなわち、トランジスタＱ９及びＱ１０は、トラン
ジスタＱ６及びＱ７が非導通のときに、トランジスタＱ
６及びＱ７のエミッタとトランジスタＱ９及びＱ１０の
ベース間の導線（バス・ドライバ２４１における導線４
４及び４６に対応）による伝送ラインを導線３２及び３
４による伝送ラインから切り離す切り離し手段となる。
また、出力イネーブル端子が接地のバス・ドライバで
は、総てのトランジスタがオフとなり電力を消費しない
点に留意されたい。
【００２１】図２及び図１を参照して説明したスイッチ
ャを実際に実現する際には、例えば、バス・ドライバ２
４１を２カ所の間に配置する。入力トランジスタＱ１及
びＱ２は、クロスポイント・モジュールの一部として実
現するので、これらトランジスタは、伝送ライン２０か
らかなりの距離があく。一方、出力トランジスタＱ４及
びＱ５は、伝送ラインに非常に近付く（約２ｃｍ）。よ
って、伝送ライン２０及びこれら出力トランジスタ間の
コネクタの長さは、スタブ長の最大許容値未満である。
伝送ライン及び出力トランジスタ間の接続は、最大許容
スタブ長よりも短く、選択されていないバス・ドライバ
の出力トランジスタは高インピーダンスなので、バスの
インピーダンスを均一に保つ。トランジスタＱ１及びＱ
２のエミッタをトランジスタＱ４及びＱ５のベースに接
続する導体４４、４６は、差動伝送ラインを構成する。
この差動伝送ラインは、抵抗器Ｒ１及びＲ２により終端
されるので、トランジスタＱ１及びＱ２が発生する信号
を、過度に劣化させることなく、トランジスタＱ４及び
Ｑ５に配分する。
ャを実際に実現する際には、例えば、バス・ドライバ２
４１を２カ所の間に配置する。入力トランジスタＱ１及
びＱ２は、クロスポイント・モジュールの一部として実
現するので、これらトランジスタは、伝送ライン２０か
らかなりの距離があく。一方、出力トランジスタＱ４及
びＱ５は、伝送ラインに非常に近付く（約２ｃｍ）。よ
って、伝送ライン２０及びこれら出力トランジスタ間の
コネクタの長さは、スタブ長の最大許容値未満である。
伝送ライン及び出力トランジスタ間の接続は、最大許容
スタブ長よりも短く、選択されていないバス・ドライバ
の出力トランジスタは高インピーダンスなので、バスの
インピーダンスを均一に保つ。トランジスタＱ１及びＱ
２のエミッタをトランジスタＱ４及びＱ５のベースに接
続する導体４４、４６は、差動伝送ラインを構成する。
この差動伝送ラインは、抵抗器Ｒ１及びＲ２により終端
されるので、トランジスタＱ１及びＱ２が発生する信号
を、過度に劣化させることなく、トランジスタＱ４及び
Ｑ５に配分する。
【００２２】図３は２個のスタブ伝送ラインとしてのバ
スを示し、各伝送ラインはその特性インピーダンスで終
端されており、その接続点は電圧源（選択されたバス・
ドライバ２４ｉ）で駆動される。
スを示し、各伝送ラインはその特性インピーダンスで終
端されており、その接続点は電圧源（選択されたバス・
ドライバ２４ｉ）で駆動される。
【００２３】バス上の選択されたクロスポイント・モジ
ュールが供給する出力信号を発生するための電力は、電
流源抵抗器４２を介して、選択されたバス・ドライバに
供給される。電流源抵抗器は、１個のバス・ドライバの
みに電流を供給し、他の総べてのバス・ドライバの２重
エミッタ・フォロアがオフなので、選択されないバス・
ドライバは電力を消費しない。
ュールが供給する出力信号を発生するための電力は、電
流源抵抗器４２を介して、選択されたバス・ドライバに
供給される。電流源抵抗器は、１個のバス・ドライバの
みに電流を供給し、他の総べてのバス・ドライバの２重
エミッタ・フォロアがオフなので、選択されないバス・
ドライバは電力を消費しない。
【００２４】本発明は、上述の特定実施例に制限される
ものではなく、特許請求の範囲及びその均等により定め
られた本発明の要旨を逸脱することなく種々の変更が可
能なことが理解できよう。例えば、抵抗器Ｒ３及びＲ４
の共通接続点並びに接地間にコンデンサを接続して、そ
のノード及び接地間を低い交流インピーダンスの経路に
し、バスを真の差動にしてもよい。
ものではなく、特許請求の範囲及びその均等により定め
られた本発明の要旨を逸脱することなく種々の変更が可
能なことが理解できよう。例えば、抵抗器Ｒ３及びＲ４
の共通接続点並びに接地間にコンデンサを接続して、そ
のノード及び接地間を低い交流インピーダンスの経路に
し、バスを真の差動にしてもよい。
【００２５】
【発明の効果】上述の如く、本発明の伝送ライン駆動回
路によれば、出力イネーブル・トランジスタＱ３（Ｑ
８）が非導通になると、入力トランジスタＱ１、Ｑ２
（Ｑ６、Ｑ７）及び出力トランジスタＱ４、Ｑ５（Ｑ
９、Ｑ１０）を非導通にするので、これらトランジスタ
が電力を消費しない。よって、入力差動信号を伝送ライ
ンの導線３２、３４に供給しない場合、伝送ライン駆動
回路の消費電力を少なくできる。これは、入力トランジ
スタのみの動作についても有効であるし、入力トランジ
スタ及び出力トランジスタの両方の動作についても有効
である。また、本発明のスイッチャでは、複数の伝送ラ
イン駆動回路をバス・ドライバとして伝送ラインに接続
しており、クロスポイント・モジュールからの差動信号
を伝送ラインに供給するバス・ドライバはその内の１個
であるので、常に総てのバス・ドライバが電力を消費し
ている従来技術の場合と比較すると、全体として消費電
力を大幅に少なくできる。さらに、入力差動信号を伝送
ラインに供給しないバス・ドライバの出力イネーブル手
段Ｑ３（Ｑ８）は、伝送ラインをこのバス・ドライバの
入力端から分離するので、バス・ドライバは伝送ライン
に対して高インピーダンスになって伝送ラインに影響し
ないため、伝送ラインに接続されるバス・ドライバ用の
スタブに関する従来の問題を解決できる。
路によれば、出力イネーブル・トランジスタＱ３（Ｑ
８）が非導通になると、入力トランジスタＱ１、Ｑ２
（Ｑ６、Ｑ７）及び出力トランジスタＱ４、Ｑ５（Ｑ
９、Ｑ１０）を非導通にするので、これらトランジスタ
が電力を消費しない。よって、入力差動信号を伝送ライ
ンの導線３２、３４に供給しない場合、伝送ライン駆動
回路の消費電力を少なくできる。これは、入力トランジ
スタのみの動作についても有効であるし、入力トランジ
スタ及び出力トランジスタの両方の動作についても有効
である。また、本発明のスイッチャでは、複数の伝送ラ
イン駆動回路をバス・ドライバとして伝送ラインに接続
しており、クロスポイント・モジュールからの差動信号
を伝送ラインに供給するバス・ドライバはその内の１個
であるので、常に総てのバス・ドライバが電力を消費し
ている従来技術の場合と比較すると、全体として消費電
力を大幅に少なくできる。さらに、入力差動信号を伝送
ラインに供給しないバス・ドライバの出力イネーブル手
段Ｑ３（Ｑ８）は、伝送ラインをこのバス・ドライバの
入力端から分離するので、バス・ドライバは伝送ライン
に対して高インピーダンスになって伝送ラインに影響し
ないため、伝送ラインに接続されるバス・ドライバ用の
スタブに関する従来の問題を解決できる。
【図１】本発明の伝送ライン駆動回路の好適実施例を示
す回路図である。
す回路図である。
【図２】多数のクロスポイント・モジュール及び単一の
出力バスから構成され、本発明を用いるスイッチャを示
すブロック図である。
出力バスから構成され、本発明を用いるスイッチャを示
すブロック図である。
【図３】本発明により１個のクロスポイント・モジュー
ルをアクティブにし、他方のクロスポイント・モジュー
ルを非アクティブにした場合の出力バスを示す図であ
る。
ルをアクティブにし、他方のクロスポイント・モジュー
ルを非アクティブにした場合の出力バスを示す図であ
る。
Ｑ１、Ｑ２ 入力トランジスタ（入力手段） Ｑ３ 出力イネーブル・トランジスタ（手段） Ｑ４、Ｑ５ 出力トランジスタＲ３ 第１抵抗器 Ｒ１、Ｒ２ 第２及び第３抵抗器 ２１〜２Ｋ クロスポイント・モジュール ２４１〜２４Ｋ バス・ドライバ（伝送ライン駆動回
路） ３２、３４ 第１伝送ラインの導線 ４４、４６ 第２伝送ラインの導線
路） ３２、３４ 第１伝送ラインの導線 ４４、４６ 第２伝送ラインの導線
Claims (4)
- 【請求項１】 第１及び第２導体から構成される第１伝
送ラインを駆動する回路であって、入力差動信号を受けるベース、第１基準電位レベルに接
続されたコレクタ、及びエミッタを夫々有する第１及び
第２トランジスタと、 該第１及び第２トランジスタのエミッタに結合された入
力端、及び出力端を夫々有する２個の導体から構成され
る差動第２伝送ラインと、 第１抵抗器を介して上記第１基準電位レベルに結合され
たコレクタ、上記第１基準電位レベルと異なる第２基準
電位レベルに結合されたエミッタ、及びベースを有する
出力イネーブル・トランジスタと、 上記第２伝送ラインの上記出力端における上記２個の導
体間に直列に結合された第２及び第３抵抗器とを具え、 該第２及び第３抵抗器の共通接続点が上記出力イネーブ
ル・トランジスタのコレクタに結合されると共に上記第
１抵抗器に結合されて、上記出力イネーブル・トランジ
スタは、上記第１及び第２トランジスタを導通状態にし
て上記入力差動信号を上記第２伝送ラインの入力端に供
給して上記第１伝送ラインの上記第１及び第２導体に伝
送するか、上記第１及び第２トランジスタを非導電状態
にして上記第１伝送ラインを上記入力差動信号から分離
することを特徴とする 伝送ライン駆動回路。 - 【請求項２】 上記第１及び第２トランジスタが非導通
のときに、上記差動第２伝送ラインを上記第１伝送ライ
ンの上記第１及び第２導体から切り離す切り離し手段を
更に具えたことを特徴とする請求項１の伝送ライン駆動
回路。 - 【請求項３】 上記切り離し手段は、上記第２伝送ライ
ンの上記出力端に各々結合して上記差動信号を受けるベ
ース、上記第２基準電位レベルに結合されたコレクタ、
及び上記第１伝送ラインの上記第１及び第２導体に各々
結合されたエミッタを夫々有する第３及び第４トランジ
スタを含むことを特徴とする請求項２の伝送ライン駆動
回路。 - 【請求項４】 複数の入力端及び単一の出力端を夫々有
する第１及び第２クロスポイント・モジュールと、 第１及び第２導体を有する第１伝送ラインと、 上記第１クロスポイント・モジュールの出力端に接続さ
れた差動入力端、及び上記第１伝送ラインに接続された
差動出力端を有する第１バス・ドライバと、 上記第２クロスポイント・モジュールの出力端に接続さ
れた差動入力端、及び上記第１伝送ラインに接続された
差動出力端を有する第２バス・ドライバとを具えたスイ
ッチャであって、 上記第１及び第２バス・ドライバの各々は、 上記バス・ドライバの上記差動入力端に供給された差動
信号を受け、差動出力信号を発生する入力手段と、 該入力手段からの上記差動出力信号を各々受けるベー
ス、第１基準レベルに接続されたコレクタ、及び上記第
１伝送ラインの上記第１及び第２導体に各々接続された
エミッタを夫々有する第１及び第２出力トランジスタ
と、 上記入力手段並びに上記第１及び第２出力トランジスタ
のベース間に結合され、上記入力手段からの上記差動出
力信号を上記第１及び第２出力トランジスタに伝送する
差動第２伝送ラインと、 上記第１及び第２出力トランジスタのベースに結合さ
れ、上記入力手段を選択的に導通させた際に上記入力手
段からの上記差動出力信号を上記第２伝送ラインに伝送
させると共に、上記入力手段を選択的に非導通にさせた
際に上記第１伝送ラインを上記バス・ドライバの入力端
から分離させる出力イネーブル手段とを具えることを特
徴とするスイッチャ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/877,000 | 1992-05-01 | ||
| US07/877,000 US5331206A (en) | 1992-05-01 | 1992-05-01 | Circuit for driving a transmission line |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06113346A JPH06113346A (ja) | 1994-04-22 |
| JP2520362B2 true JP2520362B2 (ja) | 1996-07-31 |
Family
ID=25369049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5125206A Expired - Lifetime JP2520362B2 (ja) | 1992-05-01 | 1993-04-28 | 伝送ライン駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5331206A (ja) |
| JP (1) | JP2520362B2 (ja) |
| DE (1) | DE4313224A1 (ja) |
| GB (1) | GB2266631B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW353535U (en) * | 1990-11-19 | 1999-02-21 | Hitachi Ltd | Memory circuit improved in electrical characteristics |
| US5502413A (en) * | 1994-01-31 | 1996-03-26 | Motorola, Inc. | Switchable constant gain summing circuit |
| US5483020A (en) * | 1994-04-12 | 1996-01-09 | W. L. Gore & Associates, Inc. | Twin-ax cable |
| JP2912158B2 (ja) * | 1994-05-17 | 1999-06-28 | 日本電気アイシーマイコンシステム株式会社 | 信号線切替回路 |
| US5570037A (en) * | 1994-07-20 | 1996-10-29 | Methode Electronics | Switchable differential terminator |
| US5574250A (en) * | 1995-02-03 | 1996-11-12 | W. L. Gore & Associates, Inc. | Multiple differential pair cable |
| US5870028A (en) * | 1997-03-28 | 1999-02-09 | Tektronix, Inc. | Input expansion for crosspoint switch module |
| JP3592943B2 (ja) * | 1999-01-07 | 2004-11-24 | 松下電器産業株式会社 | 半導体集積回路及び半導体集積回路システム |
| US6512447B1 (en) | 1999-12-17 | 2003-01-28 | Tektronix, Inc. | Bussing high frequency crosspoint switches |
| CN103021353B (zh) * | 2012-11-15 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种图像处理装置及液晶显示设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134651A (ja) * | 1983-12-23 | 1985-07-17 | Fujitsu Ltd | 差動信号ドライバ |
| US4870301A (en) * | 1988-09-06 | 1989-09-26 | Motorola, Inc. | Differential emitter-coupled-logic bus driver |
| JPH0750135B2 (ja) * | 1989-07-14 | 1995-05-31 | 三菱電機株式会社 | ピークホールド回路 |
| US5087833A (en) * | 1990-04-09 | 1992-02-11 | Advantest Corporation | Signal switching circuit and signal change-over circuit using the same |
-
1992
- 1992-05-01 US US07/877,000 patent/US5331206A/en not_active Expired - Lifetime
-
1993
- 1993-04-19 GB GB9308042A patent/GB2266631B/en not_active Expired - Fee Related
- 1993-04-22 DE DE4313224A patent/DE4313224A1/de not_active Withdrawn
- 1993-04-28 JP JP5125206A patent/JP2520362B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2266631A (en) | 1993-11-03 |
| DE4313224A1 (de) | 1993-11-04 |
| JPH06113346A (ja) | 1994-04-22 |
| US5331206A (en) | 1994-07-19 |
| GB9308042D0 (en) | 1993-06-02 |
| GB2266631B (en) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037798A (en) | Line receiver circuit having termination impedances with transmission gates connected in parallel | |
| JP2520362B2 (ja) | 伝送ライン駆動回路 | |
| KR100356074B1 (ko) | 저 소비전력으로 2진 논리신호를 전송하는 인터페이스 회로 및 방법 | |
| US5570037A (en) | Switchable differential terminator | |
| US5994921A (en) | Universal sender device | |
| JPH01501275A (ja) | トランシーバ用ターミネータ | |
| US4075608A (en) | Multiple-channel data switch | |
| MXPA98000634A (en) | Univer issuing device | |
| EP1230683A2 (en) | I2c opto-isolator circuit | |
| US5430396A (en) | Backplane bus for differential signals | |
| EP0018739B1 (en) | A decoder circuit for a semiconductor memory device | |
| US4236087A (en) | Programmable bus driver isolation | |
| WO2003065341A2 (en) | Apparatus and method for interfacing a digital video signal having a tdms format with a plurality digital video interface receivers | |
| KR890702142A (ko) | 백플레인 버스용 노드장치 | |
| US6842037B1 (en) | Shared transmission line communication system and method | |
| US6407402B1 (en) | I2C opto-isolator circuit | |
| EP0848333B1 (en) | Method and apparatus for dynamic termination logic of data buses | |
| JPH0329513A (ja) | ラインドライバ | |
| CN211557467U (zh) | 一种端口方向可配置的数字音频处理电路及设备 | |
| EP0897629B1 (en) | Integrated and switchable line termination | |
| US5870028A (en) | Input expansion for crosspoint switch module | |
| US5093587A (en) | ECL bidirectional bus for use in a network with modules which employs high resistance interconnect technology between module | |
| US3983324A (en) | Full duplex driver/receiver | |
| JPH05207032A (ja) | 通信システム | |
| EP0438228A2 (en) | Switching of logic data signals |