JP2519519Z - - Google Patents

Description

【考案の詳細な説明】 ［考案の技術分野］ この考案はデータ記憶装置に関する。 ［考案の背景］ シーケンサ機能を備える電子楽器として、そのシーケンサメモリに複数の楽音
トラックデータを記憶できるものが知られている。この種の装置では、シーケン
サメモリの全空間を固定的に分割し、各分割領域を各トラックデータの記憶領域
として割り当てている。 したがって、トラックデータの記憶領域は固定長であり、分割領域を越える量
のトラックデータを記憶させることはできない。また、トラックデータが分割領
域の一部しか使用していない場合でも、空いている空間を他のトラックデータの
ために使用することができず、メモリの使用効率がよくないという問題がある。 より一般的には、上述したような電子楽器のシーケンサに限らず複数のデータ
ファイル（上記の例でいえば、複数の楽音のトラックデータ）をメモリに記憶さ
せる上でその使用効率を上げることが課題である。 ［考案の目的］ したがって、この考案の目的は上述した課題を解決し、データファイルメモリ
の全領域をフルに利用できるデータ記憶装置を提供することである。 ［考案の要点］ この考案は、上記の目的を達成するため、複数のデータファイルのためのメモ リを全空間をエンドレス（リング状）に使用し、既に記憶されているデータファ
イルの最終アドレスの次アドレスを新たに入力するデータファイルの先頭アドレ
スとして設定し、そのアドレスから新しいデータファイルのデータを順次書き込
むようにするとともに、当該データファイルにデータを書き込む際に書き込みア
ドレスが設定された書込限界アドレスに達したときはメモリオーバー処理に移行
するように構成したことを要点とする。 ［実施例］ 以下、この考案をシーケンサ付電子楽器に適用した場合の一実施例について説
明する。 第１図は本実施例に係るシーケンサ付電子楽器の全体構成を示し、マイクロプ
ロセッサ１を中心として全体の制御が行われる。このマイクロプロセッサ１はデ
ータバス、アドレスバスを介して、ＲＯＭ２、ＲＡＭ３、操作子群・表示装置４
、音源５に送られて再生される。 本実施例においては、シーケンサメモリ３１には２つの楽音トラックデータが
記録、再生可能である。このシーケンサメモリ３１は第２図に示すようにリング
構造（エンドレス構造）となっている。すなわち、シーケンサメモリ３１の物理
アドレスが、例えば０番地から９９９９番地だとすると、９９９９番地の次のア
ドレスが０番地となるように、マイクロプロセッサ１からアクセスできるように
なっている。 さらに、本実施例では、マイクロプロセッサ１により、シーケンサメモリ３１
にエンドレスの性質が与えられるとともに、２つの楽音トラックデータがシーケ
ンサメモリ３１の全空間を占有し得、しかも新たに記憶させる楽音トラックデー
タの記憶エリアが既に記憶されている記憶エリアに応じて変化するようにしてい
る。この機能の実現のため、マイクロプロセッサ１は上記のレジスタＳＲＴ１、
ＥＮＤ１、ＳＲＴ２、ＥＮＤ２、ＡＤＲ、ＬＩＭＩＴを使用する。すなわち、Ｓ
ＲＴ１は第１トラックデータのスタートアドレスを示すポインタであり、ＥＮＤ
１第１トラックデータのエンドアドレスを示すポインタであり、同様に、ＳＲＴ
２は第２トラックデータのスタートアドレスを示すポインタであり、ＥＮＤ２は
第２トラックデータのエンドアドレスを示すポインタであり、ＡＤＲ は現在の書込（または読出）アドレスのポインタである。また、ＬＩＭＩＴは書
込可能な限界アドレスを示すポインタであり、既に記録されているトラックデー
タの先頭アドレスより手前のアドレス値をもつ。 以下、本実施例の動作について第２図、第３図を参照して説明する。 いま、第２図に示すように、第１トラックデータと第２トラックデータがシー
ケンサメモリ３１に記憶されているとする。ここで、新たに第１トラックデータ
を記録する場合、マイクロプロセッサ１は第３図に示すフローチャートに従って
動作する。 すなわち、ステップ３０１で、既に記録されている第２トラックデータの最終
アドレスＥＮＤ２の次のアドレスをこれから記憶する第１トラックデータのスタ
ートアドレスＳＲＴ１として設定する。このアドレスは第２図では（ＳＲＴ１）
で示される。次にステップ３０２で、第２トラックデータの先頭アドレスＳＲＴ
２より１つ手前のアドレスをこれから記録する第１トラックデータの記録可能限
界アドレスＬＩＭＩＴとしてセットする。このアドレスは第２図において（ＬＩ
ＭＩＴ）で示されている。後述するように、これは新しく入力する第１トラック
データが既に記録されている他方のトラックデータ（第２トラックデータ）を破
壊することなく、最大の長さで記録できるように作用する。すなわち、新しく入
力する第１トラックデータは第２図の（ＳＲＴ１）から（ＬＩＭＩＴ）までを記
録可能である。次のステップ３０３で第１トラックのスタートアドレスＳＲＴ１
が書込ポインタＡＤＲにセットされ、以降ステップ３０４以下の記録処理が行わ
れる。 すなわち、マイクロプロセッサ１はタイマ７がカウントアップするごとに操作
子群・表示装置４内の操作子から楽音変化の入力があるかどうか検査し（ステッ
プ３０４）、あればその入力が示す情報楽音データをタイマ７からのタイマ値と
ともに書込ポインタＡＤＲが示すアドレスに格納し（３０５）、書込ポインタＡ
ＤＲを進め（３０６）、書込ポインタＡＤＲが書込限界アドレスＬＩＭＩＴに達
していない限りステップ３０４に戻って、再び、楽音変化の判定に移る。ステッ
プ３０４で楽音変化なしなら、ステップ３０８に進み、操作子から演奏終了のコ
マンドが入っているかどうか判別し、入ってなければ、再びステップ３０４に 戻り以上のループを繰り返し実行する。 このようにして、第１トラックデータが、第２図に示すスタートアドレス（Ｓ
ＲＴ１）より順次記録されてゆき、演奏入力が完了し、操作子より終了のコマン
ドが入力されると、これがステップ３０８にて検出され、そのときの書込アドレ
スＡＤＲが第１トラックデータのエンドアドレスとしてポインタＥＮＤ１に格納
され（ステップ３０９）、記録処理が完了する。 万一、書込アドレスＡＤＲが第２図に例示する書込限界アドレス（ＬＩＭＩＴ
）に達したときは、第２トラックデータの破壊を防止するため、メモリオーバー
処理に移行する。 以上は、新たに第１トラックデータを記録する場合であったが、新たに第２ト
ラックデータを記録する場合には、既に記録されている第１トラックデータのス
タートアドレスＳＲＴ１、エンドアドレスＥＮＤ１の値を使って、第２トラック
データのスタートアドレスＳＲＴ２、書込限界アドレスＬＩＭＩＴが決められる
。すなわち、ステップ３０１、３０２、３０３の代りに、ＳＲＴ２←ＥＮＤ１＋
１、ＬＩＭＩＴ←ＳＲＴ１−１、ＡＤＲ←ＳＲＴ２が実行される。そしてステッ
プ３０９ではＥＮＤ２←ＡＤＲとなる。 なお、本実施例ではシーケンサメモリ３１には、２つのトラックデータを記録
するようにしているが、３つ以上のトラックデータにもこの考案を適用できるこ
とは明らかである。 また、楽音のトラックデータ以外の一般のデータファイルにも応用可能である
。 ［考案の効果］ 以上詳述したように、この考案では複数のデータファイルのためのメモリをア
クセス上はリング構造と成し、既に記録されているデータファイルのエンドアド
レスの次のアドレスを新しく入力するデータファイルのスタートアドレスとして
新ファイルのデータを順次記録している。したがって、非常に簡単な構成であり
ながらメモリの全空間をフルに活用でき、メモリ効率が非常によいという利点が
ある。

【図面の簡単な説明】 第１図はこの考案のデータ記憶装置をシーケンサ付電子楽器に適用した場合の 実施例の全体構成図、第２図はシーケンサメモリの構造を示す模式図、第３図は
実施例の動作のフローチャートである。 １……マイクロプロセッサ、２……ＲＯＭ（プログラムメモリ）、３１……リ
ング状シーケンサメモリ、ＳＲＴ１、ＥＮＤ１、ＳＲＴ２、ＥＮＤ２、ＡＤＲ、
ＬＩＭＩＴ……シーケンサメモリのポインタ用レジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 メモリ上のデータファイルの最終アドレスの次のアドレスを新たに記憶するデ
   ータファイルの先頭アドレスとし、当該データファイルにデータを書き込む際に
   書き込みアドレスが設定された書込限界アドレスに達したときはメモリオーバー
   処理に移行するように構成され、メモリが全空間をエンドレスに使用して複数の
   データファイルをメモリに記憶することを特徴とするデータ記憶装置。