JP2519250B2 - シ−ケンス論理プログラム生成装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は論理ゲートを用いたシーケンス論理をプログ
ラムによって演算処理するシーケンス論理プログラム生
成装置に関する。

（従来の技術） 一般に、シーケンス論理は論理ゲートを用いた論理回
路によって行なわれており、この種の論理回路は任意に
構成することが可能である。しかし近年のディジタル技
術の普及により、上記したシーケンス論理をプログラム
処理装置で実行する必要性が増大してきている。

（発明が解決しようとする問題点） 上記したようにプログラム処理にてシーケンス論理を
達成しようとすれば、論理ゲートの図形記述上の物理的
位置に応じて所定の番号をつけて、それらのゲートの各
機能とその位置とを特定することにより、入手作業を用
いて各場合に応じたプログラムコーディングを必要とす
る。そして、これらの各処理に莫大な時間を要すると同
時に、人間が介在するために誤りも発生し得る。

本発明は上記事情に鑑みてなされたものであり、プロ
グラム的な実行順序情報の指定付与を人間作業の対象外
として自動化することにより、誤りの混入あるいは考慮
不備による無駄をなくするようにしたシーケンス論理プ
ログラム生成装置を提供することを目的としている。

〔発明の構成〕

（問題点を解決するための手段） 本発明では、シーケンス論理の基本構成要素として
「出力信号名／論理ゲート名／入力信号名」のみを情報
とした「データ単位」の集合を生成し、入力信号の状態
が全て確定している前記「データ単位」を「入力状態確
定」とすると共に、出力信号を同一とする「データ単
位」であって全ての入力信号が「入力状態確定」となっ
ている「データ単位」の集合を「出力状態確定」と認識
して順次記憶し、この記憶された各「データ単位」の配
列を特定することにより、結果としてシーケンス論理プ
ログラムを生成するよう構成した。

（作用） 与えられた「データ単位」毎に入出力が決定され、出
力信号を同一とするこれらの「データ単位」であって、
入力信号が確定している「データ単位」の集合を「出力
状態確定」として記憶し、最後に各「データ単位」の配
列を特定する。

（実施例） 実施例の説明に先立って考え方の基本について説明す
る。先ず、出発点としては、論理ゲートによって構成さ
れたハードウエアのシーケンス論理をプログラム処理に
て達成しようとするものである。そして、この場合に用
いる論理ゲートとしては、論理値「０」あるいは「１」
の状態をとる信号線と、１個以上の信号線を入力とし、
予め定義される論理演算の結果として１個の信号線を出
力する論理ゲートを構成要素として機能表現をするシー
ケンス論理回路を対象とする。即ち、シーケンス論理の
基本構成要素として「出力信号名／論理ゲート名／入力
信号名」のみを情報としたデータの集合を考え、これに
対して以下に述べるデータ処理を実行し、結果としてプ
ログラム的な順序付けがなされたシーケンス論理を得よ
うとしている。上記した考え方を踏まえ、以下に実施例
を説明する。

第１図は本発明によるシーケンス論理プログラム生成
装置の一実施例の機能ブロック図である。第１図におい
て、１はプログラム生成装置であり演算処理装置（CP
U）２、プログラム生成処理を管理するためのマン・マ
シン装置３、ROM4及びRAM5からなっている。６は論理回
路作成装置で論理回路の論理機能関係を記述するデータ
要素と作図画像の座標関係を記述するデータ要素とを有
しており、前記プログラム生成装置１ではその前者のデ
ータ要素を、論理回路の信号線が外部と入／出力するも
のと、各論理ゲート同士を関係付けする内部のものとに
区分すると共に、論理ゲートの入力端が２個以上あり各
々に特定の意味があるときにはその信号線を区分して、
これらをRAM5の領域51に対して順序任意で読込んで格納
する。なお上記した外部と入力／出力する信号線の名称
は通常、他のプログラムが参照する変数識別子とその変
数内のビット割付け情報により解釈するものとする。RO
M4のうちの41は本発明による手続プログラムの格納領域
であり、ここでは入力信号の全てがシーケンス論理の外
部から与えられて出力信号が確定する論理ゲートが必ら
ず１回以上存在すること、及び実行（プログラム化）の
対象とする論理ゲートの選択側としては、前段にて対象
とした論理ゲートの出力信号を入力信号の一つとし、他
の入力信号の全てが既に状態確定となっている論理ゲー
トの順次抽出が、プログラムとしての変数演算に際して
効率的に有効であることを基本とするものである。そし
てRAM5の領域52,53,54をデータ処理の一時的領域として
プログラム的順序付けを行なったデータ生成出力する。
即ち、領域52は領域41の手続プログラムによって処理さ
れたデータの格納領域であり、後述する出力信号名でソ
ートされたデータが格納される。領域53は、領域41に格
納された手続きの処理対象であるデータがプログラム的
に順序付けされて格納される格納領域、領域54は領域41
に格納された手続きにより生成されるプログラムの格納
領域であり、中間的な言語記述によってなされている。
領域55はターゲットCPU7に対する命令記述によるプログ
ラムが格納される領域であり、領域41の手続きの結果と
して得られたデータを用い、領域42の公知プログラムに
よって行なわれる。なお、７は前記した通りターゲット
CPUであり、本発明により生成されたプログラムを実行
する。

第２図は処理対象となるデータの基本構成要素を示し
ており、記述部１、記述部２、記述部３からなってい
る。なお各要素の配列順序と各要素のフィールド長は、
その応用毎に任意に設定されるものである。そして記述
部１の信号名は１ビット情報の信号状態を記憶させるこ
とによって表現されるものであり、生成されるプログラ
ムでは参照する変数識別子と、これら変数内のビット位
置を抽出するための命令コード列に対応する。又論理ゲ
ートは入力信号の状態に対する出力信号の状態を論理的
に記述できるまとまりの単位であり、その種類はその応
用毎に任意に特定される。記述部２は論理ゲートの働き
を特定するための定数値、文字列等が必要な論理ゲート
に限定して付帯記述されるものであり、例えば信号遅延
信号要素として機能する論理ゲートの遅延時間値の記述
がその一例である。記述部３は後述するフローチャート
によるデータ処理の進行過程を管理するためのフラッグ
情報であり、その表現法は任意である。

第３図はプログラム処理対象となるシーケンス論理回
路の一例図であり、処理内容が明確に目視できることを
目的として示している。第３図において、G1,G2,G3,G4,
G5は論理ゲートの種別記号であり、m1,m2,m3,m4,m5,m6,
m7,m10,m11,m12は図示しない外部機器個々の状態に対応
する信号の信号名を示し、これらはプログラムが参照す
る変数識別子としての文字ｍで始まる文字列ｍと、その
変数内のビット割付け位置情報としての番号１から７と
番号から至12とにより構成される文字列としている。論
理ゲート間の内部を結ぶ信号の信号名は上記した文字ｍ
と相違させるためにｉで始まる文字列（図示を省略して
いるが、他の信号と同様にビット割付け位置情報を含
む）とし、これら論理ゲート間の内部を結ぶ信号の内、
特定の記憶場所を指定することを意図した信号名を、文
字Zmで始まる文字列としている。又、上記した信号ｉで
始まる文字列で表わす信号名は、後述する第４図のステ
ップS411にてデータ処理がなされる。即ち、論理回路上
その信号が２個所以上に分岐されるものか、あるいはプ
ログラム的に順序付けが確保されているのかにより、そ
の信号を一時的に記憶する必要があり、それに該当する
信号が括弧書きにて付記されている。そして上記した各
信号をプログラムが参照する変数識別子としている。
又、変数内ではビット割付け位置情報として数字を用い
ることも前記したものと同様である。論理ゲートG4はsr
フリップフロップであり、これに対する入力端を特定す
るために、その入力信号名の第２文字に文字s,rを付し
ている。更に論理ゲートG5は信号遅延要素として機能す
る。

第４図はデータ処理内容を示すフローチャートであ
り、ROM4の領域41に格納されているプログラムの内容で
ある。そして第５図は各論理ゲートと入／出力との関係
からどのようにしてシーケンス論理が決まるのかを示す
一覧図である。第４図におて、ステップS41では対象と
する論理回路の機能関係を記述したデータを読込む。ス
テップS42ではステップS41で読込まれたデータについ
て、入力信号を１個とする記述形式の「データ単位」に
分解し、これを第５図に示すように出力信号名でソート
配列する。即ち、第３図から明らかなように、例えば出
力信号i11は論理ゲートG1から出力され更に論理ゲートG
1は外部機器信号m1に接続されていることを意味し、入
力状態確定識別としての印はm1が外部からの信号であ
ることを示している。又、出力信号i11は外部機器信号m
1以外に論理ゲートG1を介してm2にも接続され、この信
号は外部からの信号である。これについての表示が第５
図の２段目に示される。次に第３段目を説明すると、出
力信号i12は論理ゲートG2を介して入力信号i11に接続さ
れ、入力信号i11が決まると出力信号i12が確定すること
を意味する。第1,第２段目の「出力状態確定」識別V1は
出力信号i11が最初に確定したことを意味する記号であ
り、以下同様に順次決まることをV2,V3…としている。
ステップS43では外部機器の状態を取込んでいる入力信
号を含む全ての「データ単位」を「入力状態確定」と認
識する。この場合、認識方法の一例は信号名の文字列で
判定する。ステップS44では出力信号を同一とする「デ
ータ単位」の集合において、全ての入力信号が「入力状
態確定」となっている任意の一つを抽出する。ステップ
S45では前記したステップS44にて抽出された「データ単
位」の集合（抽出された出力信号）を「出力状態確定」
と認識し、これらの集合を他の記憶領域に順次格納す
る。ステップS46では「出力状態確定」として抽出され
たその出力信号を入力信号とする「データ単位」を「入
力状態確定」と認識する。ステップS47では出力信号を
同一とする「データ単位」の集合において、前記したス
テップS46の「入力状態確定」により、これら集合内の
全ての「データ単位」が「入力状態確定」となる任意の
一つを抽出する。ステップS48にて「データ単位」が
「入力状態確定」となるものがあると判断されるとステ
ップS45へ戻って所定の記憶領域へ格納される。ステッ
プS48において無と判断されると、ステップS49に移って
全ての出力信号が「出力状態確定」か否か、即ち、処理
の終了可否を確認する。ステップS410にて終了否である
と判断されるとステップS44へ戻って前記した処理を繰
り返す。ステップS410において終了したと判断されると
ステップS411へ移って各「データ単位」の配列を特定す
る。即ち、ステップS411で予め入／出力が決まってステ
ップS45にて記憶領域に格納されている「データ単位」
列の集合を用い、下記処理を行なう。

その出力信号が（認識方法の一例は信号名の文字列
で判定） （イ） 外部機器への送出信号である「データ単位」列
の終り、あるいは （ロ） 特定の記憶番地に割付けが指定されている信号
である「データ単位」列の終りにて区別される「配列上
の区切り」を認識する。

更に外部機器への送出信号でない出力信号が（認識
方法はと同様） （ハ） 上記「配列上の区切り」を越えて他の「データ
単位」の入力信号となっている全ての信号を抽出し、 （ニ） その信号を特定の記憶番地に割付け指定する
（指定方法の一例は信号名の文字列をｉからｚへ変
更）。

項目（ロ）、（ハ）、（ニ）を項目（ハ）に該当す
る信号がなくなるまで繰り返す。

ステップS412では前記ステップS411に示す「配列上の
区切り」の挾まれる「データ単位」列の集合を単位とし
て、中間的な言語記述によるプログラムを作成し、ステ
ップS413ではターゲットCPUの命令記述によるプログラ
ムを作成する。

第６図は上記処理結果を基にして論理ゲートの出力信
号を順次確定するための図である。即ち、プログラム的
に実行順序づけられて配列されている「データ単位」の
集合を対象として前記第４図のステップS411にてデータ
処理する。そして順次繰り返し処理して「データ単位」
列の集合を区切って識別する様子が示される。

要するに第３図に示す回路例に関するデータを第１図
のRAM5の領域51へ読込んだ後、領域52を対象としてデー
タ単位に展開し、外部機器の状態を取込んでいる「デー
タ単位」に「入力状態確定」のフラグ情報をつけ、最終
的に「データ単位」の配列を特定するようにしている。

〔発明の効果〕

以上説明したように、本発明によればシーケンス論理
の基本構成要素として「出力信号名／論理ゲート名／入
力信号名」のみを情報とした「データ単位」の集合を考
えこれらの「データ単位」毎に外部機器信号との接続関
係を辿り、最終的に「データ単位」の配列を特定するよ
うに構成したので、シーケンス論理回路の処理操作をプ
ログラムによって任意に自動作成することが可能であ
る。

【図面の簡単な説明】

第１図は本発明によるシーケンス論理プログラム生成装
置の一実施例の機能ブロック図、第２図は処理対象とな
るデータの基本構成要素を示す図、第３図はプログラム
処理対象となるシーケンス論理回路の一例図、第４図は
処理内容を示すフローチャート、第５図は各論理ゲート
と入／出力との関係からどのようにしてシーケンス論理
が決まるかを示す一覧図、第６図は論理ゲートの出力信
号を順次確定する図である。 １……プログラム生成装置、２……CPU ３……マン・マシン装置、４……ROM ５……RAM、６……論理回路作成装置 ７……ターゲットCPU装置

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】シーケンス論理を実行するプログラムを生
   成するためのプログラムを処理するシーケンス論理プロ
   グラム生成装置において、シーケンス論理を記述する基
   本構成要素として「出力信号名／論理ゲート名／入力信
   号名」のみを情報とした「データ単位」の集合を生成
   し、入力信号の状態が全て確定している前記「データ単
   位」を「入力状態確定」とすると共に、出力信号を同一
   とする「データ単位」であって全ての入力信号が「入力
   状態確定」となっている「データ単位」の集合を「出力
   状態確定」と認識して順次記憶し、この記憶された「各
   データ単位」の配列を特定することにより、結果として
   シーケンス論理プログラムを生成することを特徴とする
   シーケンス論理プログラム生成装置。