JP2510115B2 - ３相整流回路 - Google Patents
３相整流回路Info
- Publication number
- JP2510115B2 JP2510115B2 JP20325292A JP20325292A JP2510115B2 JP 2510115 B2 JP2510115 B2 JP 2510115B2 JP 20325292 A JP20325292 A JP 20325292A JP 20325292 A JP20325292 A JP 20325292A JP 2510115 B2 JP2510115 B2 JP 2510115B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switches
- rectifier circuit
- group
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000004804 winding Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 9
- 230000002457 bidirectional effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000016507 interphase Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は３相整流回路に関する。
【０００２】
【従来の技術】図４は、従来の３相全波ダイオード整流
回路である。同図に示すように、ダイオード５ａ〜５
ｃ、５ａ’〜５ｃ’を整流素子とする３相全波ダイオー
ド整流回路５は、３相交流電源１の各相と接続点Ａ、
Ｂ、Ｃにおいて接続されている。３相全波ダイオード整
流回路５の直流側にはコンデンサ１５が接続されており
直流出力電圧の脈動を低減している。コンデンサ１５に
並列に負荷１４が接続されている。
回路である。同図に示すように、ダイオード５ａ〜５
ｃ、５ａ’〜５ｃ’を整流素子とする３相全波ダイオー
ド整流回路５は、３相交流電源１の各相と接続点Ａ、
Ｂ、Ｃにおいて接続されている。３相全波ダイオード整
流回路５の直流側にはコンデンサ１５が接続されており
直流出力電圧の脈動を低減している。コンデンサ１５に
並列に負荷１４が接続されている。
【０００３】
【発明が解決しようとする課題】図４の３相全波ダイオ
ード整流回路においては、コンデンサ１５に流れるリッ
プル電流が大きく３相交流電源１より流れる入力電流波
形はパルス状となり、３相交流電源１の電圧波形を歪ま
せたり、入力の力率が低下する欠点が有った。この欠点
の対策として、入力側に変圧器を具備した星形結線及び
三角結線の組合せからなる２重３相１２パルス整流回路
に代表される整流器の多相化、多パルス化など種々の対
策が現在講じられているが、装置の大形化、コスト増は
避けられない。そこで本発明は、３相全波ダイオード整
流回路において、入力側に変圧器を使用することなく、
その入力電流波形を正弦波状に近づけ、３相全波ダイオ
ード整流回路に接続されている３相交流電源の電圧波形
が歪むことを抑制するとともに入力の力率を改善するよ
うにしたものである。
ード整流回路においては、コンデンサ１５に流れるリッ
プル電流が大きく３相交流電源１より流れる入力電流波
形はパルス状となり、３相交流電源１の電圧波形を歪ま
せたり、入力の力率が低下する欠点が有った。この欠点
の対策として、入力側に変圧器を具備した星形結線及び
三角結線の組合せからなる２重３相１２パルス整流回路
に代表される整流器の多相化、多パルス化など種々の対
策が現在講じられているが、装置の大形化、コスト増は
避けられない。そこで本発明は、３相全波ダイオード整
流回路において、入力側に変圧器を使用することなく、
その入力電流波形を正弦波状に近づけ、３相全波ダイオ
ード整流回路に接続されている３相交流電源の電圧波形
が歪むことを抑制するとともに入力の力率を改善するよ
うにしたものである。
【０００４】
【課題を解決するための手段】本発明では、３相全波ダ
イオード整流回路の各相の入力の端子と３相交流電源と
の間に交流リアクトルを直列に接続し、上記３相全波ダ
イオード整流回路の各相の入力の端子に第１群の３個の
スイッチの一端を接続し、この第１群の３個のスイッチ
の他端を共通接続し、上記３相全波ダイオード整流回路
の出力側に互に直列接続された２個のコンデンサを接続
し、上記２個のコンデンサに互に直列接続された第２群
の２個のスイッチを並列に接続し、１次側巻線の一端が
上記２個のコンデンサの中点に接続され、他端が上記第
２群の２個のスイッチの中点に接続され、２次側巻線の
一端が上記２個のコンデンサの中点に接続され、他端が
上記第１群の３個のスイッチの共通接続端子に接続され
た単相変圧器を備え、上記第１群の３個のスイッチを上
記３相交流電源に同期させて各々１／３サイクルごとに
順次オンにさせ、上記第２群の２個のスイッチを上記３
相交流電源に同期させかつ３相交流電源の３倍の周波数
で交互にオンにさせる。
イオード整流回路の各相の入力の端子と３相交流電源と
の間に交流リアクトルを直列に接続し、上記３相全波ダ
イオード整流回路の各相の入力の端子に第１群の３個の
スイッチの一端を接続し、この第１群の３個のスイッチ
の他端を共通接続し、上記３相全波ダイオード整流回路
の出力側に互に直列接続された２個のコンデンサを接続
し、上記２個のコンデンサに互に直列接続された第２群
の２個のスイッチを並列に接続し、１次側巻線の一端が
上記２個のコンデンサの中点に接続され、他端が上記第
２群の２個のスイッチの中点に接続され、２次側巻線の
一端が上記２個のコンデンサの中点に接続され、他端が
上記第１群の３個のスイッチの共通接続端子に接続され
た単相変圧器を備え、上記第１群の３個のスイッチを上
記３相交流電源に同期させて各々１／３サイクルごとに
順次オンにさせ、上記第２群の２個のスイッチを上記３
相交流電源に同期させかつ３相交流電源の３倍の周波数
で交互にオンにさせる。
【０００５】
【作用】前記手段を用いることにより、３相全波ダイオ
ード整流回路の各相の入力の端子と３相交流電源との間
に直列に接続された交流リアクトルの３相全波ダイオー
ド整流回路に接続された各端子間に発生する電圧波形
は、前記交流リアクトルの交流電源側の端子に印加され
る交流電圧と同相で１サイクル中１２段の階段状の波形
となり、前記交流リアクトルに流れる電流すなわち本発
明による整流回路の入力電流波形は、１２ステップの階
段状の波形になる。
ード整流回路の各相の入力の端子と３相交流電源との間
に直列に接続された交流リアクトルの３相全波ダイオー
ド整流回路に接続された各端子間に発生する電圧波形
は、前記交流リアクトルの交流電源側の端子に印加され
る交流電圧と同相で１サイクル中１２段の階段状の波形
となり、前記交流リアクトルに流れる電流すなわち本発
明による整流回路の入力電流波形は、１２ステップの階
段状の波形になる。
【０００６】
【実施例】本発明の実施例を図１に示す。１ａ〜１ｃよ
りなる３相交流電源に各相の交流リアクトル２〜４を介
してダイオード５ａ〜５ｃ、５ａ’〜５ｃ’からなる３
相全波ダイオード整流回路５を接続する。さらに各相の
交流リアクトル２〜４にそれぞれ例えば双方向性の自己
消弧型半導体素子からなるスイッチ６、７、８の一端を
各々接続し、スイッチ６、７、８の他端を共通接続す
る。この共通接続点を巻数比が１：Ｋの単相変圧器１１
の２次側巻線１１ｂの巻き終わりに接続する。一方３相
全波ダイオード整流回路５の出力側にそれぞれ例えば自
己消弧型半導体素子からなるスイッチ９、１０を直列に
接続し、スイッチ９、１０の接続点に単相変圧器１１の
１次側巻線１１ａの巻き終わりを接続する。さらに３相
全波ダイオード整流回路５の出力側にスイッチ９、１０
と並列にコンデンサ１２、１３と負荷１４を接続し、コ
ンデンサ１１と１２の接続点に単相変圧器１１の１次側
巻線１１ａの巻き始めと２次側巻線１１ｂの巻き始めを
接続する。図２にスイッチングパターンと各部の電圧波
形を示す。スイッチ９、１０を交互にＯＮ−ＯＦＦする
ことににより電圧波形ＶnNが生成される。さらにスイッ
チ６をＯＮにしている間にスイッチ９、１０を交互にＯ
Ｎ−ＯＦＦすることにより相電圧波形ＶANが生成され
る。同じように相電圧波形ＶBN、ＶCNが生成される。ま
た相間電圧波形ＶABは総電圧波形ＶANとＶBNの差より得
られる。図３はスイッチ６、７、８とスイッチ９、１０
の一例である。（ａ）はスイッチ９、１０の一例でダイ
オード１６とトランジスタ１７を逆並列に接続したもの
である。（ｂ）はスイッチ６、７、８の一例でダイオー
ド１８ａ〜１８ｄをブリッジ接続しさらにトランジスタ
１９を接続したものである。
りなる３相交流電源に各相の交流リアクトル２〜４を介
してダイオード５ａ〜５ｃ、５ａ’〜５ｃ’からなる３
相全波ダイオード整流回路５を接続する。さらに各相の
交流リアクトル２〜４にそれぞれ例えば双方向性の自己
消弧型半導体素子からなるスイッチ６、７、８の一端を
各々接続し、スイッチ６、７、８の他端を共通接続す
る。この共通接続点を巻数比が１：Ｋの単相変圧器１１
の２次側巻線１１ｂの巻き終わりに接続する。一方３相
全波ダイオード整流回路５の出力側にそれぞれ例えば自
己消弧型半導体素子からなるスイッチ９、１０を直列に
接続し、スイッチ９、１０の接続点に単相変圧器１１の
１次側巻線１１ａの巻き終わりを接続する。さらに３相
全波ダイオード整流回路５の出力側にスイッチ９、１０
と並列にコンデンサ１２、１３と負荷１４を接続し、コ
ンデンサ１１と１２の接続点に単相変圧器１１の１次側
巻線１１ａの巻き始めと２次側巻線１１ｂの巻き始めを
接続する。図２にスイッチングパターンと各部の電圧波
形を示す。スイッチ９、１０を交互にＯＮ−ＯＦＦする
ことににより電圧波形ＶnNが生成される。さらにスイッ
チ６をＯＮにしている間にスイッチ９、１０を交互にＯ
Ｎ−ＯＦＦすることにより相電圧波形ＶANが生成され
る。同じように相電圧波形ＶBN、ＶCNが生成される。ま
た相間電圧波形ＶABは総電圧波形ＶANとＶBNの差より得
られる。図３はスイッチ６、７、８とスイッチ９、１０
の一例である。（ａ）はスイッチ９、１０の一例でダイ
オード１６とトランジスタ１７を逆並列に接続したもの
である。（ｂ）はスイッチ６、７、８の一例でダイオー
ド１８ａ〜１８ｄをブリッジ接続しさらにトランジスタ
１９を接続したものである。
【０００７】
【発明の効果】この発明によれば、上述したように３相
全波ダイオード整流回路の相間電圧が１２ステップの階
段状波形になることにより入力電流波形も１２ステップ
の階段状波形になり入力電流に含まれる高調波が低減さ
れ、かつ３相交流電源の電圧波形が歪むことが抑制され
る。さらに、電源電圧に同期して第１群と第２群のスイ
ッチをＯＮ−ＯＦＦするので入力の力率も改善される。
また、入力側に変圧器が不要であるから、装置の小形化
が可能である。
全波ダイオード整流回路の相間電圧が１２ステップの階
段状波形になることにより入力電流波形も１２ステップ
の階段状波形になり入力電流に含まれる高調波が低減さ
れ、かつ３相交流電源の電圧波形が歪むことが抑制され
る。さらに、電源電圧に同期して第１群と第２群のスイ
ッチをＯＮ−ＯＦＦするので入力の力率も改善される。
また、入力側に変圧器が不要であるから、装置の小形化
が可能である。
【図１】本発明の３相整流回路の一例を示す図である。
【図２】そのスイッチングパターンと各部の電圧波形を
示す図である。
示す図である。
【図３】（ａ）は第１群のスイッチを構成する自己消弧
型半導体素子の一例を示す図である。（ｂ）は第２群の
スイッチを構成する双方向性の自己消弧型半導体素子の
一例を示す図である。
型半導体素子の一例を示す図である。（ｂ）は第２群の
スイッチを構成する双方向性の自己消弧型半導体素子の
一例を示す図である。
【図４】従来の３相整流回路の一般的な例を示す図であ
る。
る。
１ ３相交流電源 ２ 交流リアクトル ３ 交流リアクトル ４ 交流リアクトル ５ ３相全波ダイオード整流回路 ６ 双方向性の自己消弧型半導体素子 ７ 双方向性の自己消弧型半導体素子 ８ 双方向性の自己消弧型半導体素子 ９ 自己消弧型半導体素子 １０ 自己消弧型半導体素子 １１ 単相変圧器 １２ コンデンサ １３ コンデンサ １４ 負荷 ２０ 制御回路
Claims (1)
- 【請求項１】 ３相全波ダイオード整流回路の各相の入
力の端子と３相交流電源との間に交流リアクトルを直列
に接続し、 上記３相全波ダイオード整流回路の各相の入力の端子に
第１群の３個のスイッチの一端を接続し、 この第１群の３個のスイッチの他端を共通接続し、 上記３相全波ダイオード整流回路の出力側に互に直列接
続された２個のコンデンサを接続し、 上記２個のコンデンサに互に直列接続された第２群の２
個のスイッチを並列に接続し、 １次側巻線の一端が上記２個のコンデンサの中点に接続
され、他端が上記第２群の２個のスイッチの中点に接続
され、２次側巻線の一端が上記２個のコンデンサの中点
に接続され、他端が上記第１群の３個のスイッチの共通
接続端子に接続された単相変圧器を備え、 上記第１群の３個のスイッチを上記３相交流電源に同期
させて各々１／３サイクルごとに順次オンにさせ、 上記第２群の２個のスイッチを上記３相交流電源に同期
させかつ３相交流電源の３倍の周波数で交互にオンにさ
せる、 ３相整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20325292A JP2510115B2 (ja) | 1992-07-08 | 1992-07-08 | ３相整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20325292A JP2510115B2 (ja) | 1992-07-08 | 1992-07-08 | ３相整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06141546A JPH06141546A (ja) | 1994-05-20 |
| JP2510115B2 true JP2510115B2 (ja) | 1996-06-26 |
Family
ID=16470951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20325292A Expired - Fee Related JP2510115B2 (ja) | 1992-07-08 | 1992-07-08 | ３相整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2510115B2 (ja) |
-
1992
- 1992-07-08 JP JP20325292A patent/JP2510115B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06141546A (ja) | 1994-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5905642A (en) | Apparatus and method to reduce common mode voltage from current source drives | |
| US5886888A (en) | Voltage source type power converting apparatus | |
| US5515264A (en) | Optimized high power voltage sourced inverter system | |
| US5455759A (en) | Symmetrical, phase-shifting, fork transformer | |
| US6650557B2 (en) | 18-pulse rectification system using a wye-connected autotransformer | |
| US5835364A (en) | Harmonic eliminating PWM converter | |
| US4225914A (en) | Frequency converters | |
| US5168437A (en) | Phase displaced, multiple inverter bridge circuits with waveform notching for harmonic elimination | |
| O'Brien et al. | Active rectifier for medium voltage drive systems | |
| Oguchi et al. | Coupling rectifier systems with harmonic cancelling reactors | |
| US5892675A (en) | AC current source circuit for converting DC voltage into AC current | |
| JP2000228883A (ja) | 電力変換装置 | |
| JP3591548B2 (ja) | 多重整流回路 | |
| JPH0124032B2 (ja) | ||
| JPS6353788B2 (ja) | ||
| JP2510115B2 (ja) | ３相整流回路 | |
| JP2510116B2 (ja) | ３相整流回路 | |
| JPS61236373A (ja) | インバ−タ装置 | |
| JPH11122953A (ja) | 電圧形インバータ | |
| JP4513185B2 (ja) | 三相半電圧出力形整流装置 | |
| JP3696855B2 (ja) | 整流装置 | |
| US3988660A (en) | Circuit for rectifying a three-phase alternating signal | |
| JP3063413B2 (ja) | コンバータ回路 | |
| Oguchi | Autotransformer-based 18-pulse rectifiers without using dc-side interphase transformers: Classification and comparison | |
| JPH0746847A (ja) | 三相整流装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960123 |
|
| LAPS | Cancellation because of no payment of annual fees |