JP2509126B2 - 半導体メモリ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、時計用集積回路から得
られる時間的周期性を利用してメッセージ情報の読み出
し，書込みを行う装置、例えば時計付きメモ帳，スケジ
ュール帳あるいは自動計測装置などに好適な半導体メモ
リに関するものである。

【０００２】

【従来の技術】時計用集積回路から得られる時間的周期
性を利用してメッセージ情報の読み出しを行う装置は、
従来から良く知られている。例えば、その一つとして、
特開昭５２−１１７１７０号公報に記載の報知時計があ
る。これは、時刻信号発生手段からの情報を計時し且つ
この計時内容を表示部で表示する時計部と、報知用に使
用される種々の音声情報を記憶した記憶手段と、上記時
計部からの時刻情報が導入され、予め設定された特定時
間或いは外部操作によって任意に設定された特定時間の
少なくとも一方の特定時間情報に応答して前記記憶手段
の音声情報における上記特定時間に関連した音声情報を
選択抽出する制御部と、前記記憶手段から導出された音
声情報を波形復元してスピーカによる音声報知を行わし
るための波形復元器とから構成されるものであった。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
たような報知時計は、予め記憶されているメッセージ情
報である音声情報を特定時間に読み出すことはできて
も、これを書き込むことは不可能であり、ましてや任意
の指定時間にメッセージ情報を自動的に書き込むことは
不可能であった。従って、このような報知時計を時計付
きメモ帳，スケジュール帳あるいは自動計測装置などに
用いることはできなかった。

【０００４】本発明は、上記問題に鑑み、記憶装置を時
計用集積回路と連動して動作させ、時計用汎用集積回路
の所定の個所からのクロックパルスを利用して得た時間
的周期性をメモリのタイミングパルスに利用すること
で、書き込み、読み出しのタイミングが正確に得られ、
指定した時刻に読み出し、書き込み動作を可能とした半
導体メモリを実現することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明による半導体メモリは、発振器と発振器に接
続する分周器と分周器の出力が供給されるカウンタとを
有する時計用集積回路と、記憶装置と、を具備し、上記
カウンタが、指定時刻設定用レジスタと、レジスタの信
号と分周器の信号との一致を検出する一致検出部とを有
していて、指定した時刻を検知してパルス信号を出力
し、また、上記記憶装置がこの出力信号を入力信号とす
ることで時間情報を得て時計用集積回路と連動して動作
するようになっており、時計用集積回路の出力信号から
得た時間的周期性を記憶装置のタイミングパルスに利用
することによって、指定した時刻に記憶装置からの情報
の読み出し，記憶装置への情報の書き込み動作が可能で
あるようにした構成としている。

【０００６】

【作用】上記の構成によれば、時計用集積回路から得ら
れる時間的周期性を利用して、メッセージ情報を、指定
した時刻に記憶装置からの情報の読み出し、記憶装置へ
の情報の書き込み動作が可能となるので、例えば時計付
きメモ帳，スケジュール帳あるいは自動計測装置などに
有効に利用でき、その利用範囲が広い。

【０００７】

【実施例】以下、図示した実施例に基づき本発明を詳細
に説明する。図１は、本発明の時計用集積回路と連動し
て動作する半導体メモリの原理を説明するためのブロッ
クダイアグラムである。本発明の半導体メモリは、基本
的には時計用集積回路を構成する発振器１，分周器２及
びカウンタ３と、それらと連動して動作する記憶装置４
とから構成される。

【０００８】分周器２に所要の発振周波数を供給する発
振器１は、たとえば３２．７６８ＫＨz の水晶制御を行
うためのＣＭＯＳインバータ、バイアス設定用の高抵抗
素子および発振周波数安定用の抵抗素子を含むものから
成っている。発振器１からの出力は、基本的には分周器
２に供給される。

【０００９】分周器２は、たとえば１／２分周器を１５
段シリーズに接続し、最終段の出力として１秒パルスを
得る。勿論、パルスを１分、１時間等として得たい時
は、シリーズ数を変え、１／３、１／５分周器等を組み
合わせればよい。分周器２からの出力は、カウンタ３に
供給される。

【００１０】記憶装置４は、機能的にカウンタ３からの
出力信号を得る信号入力部及び記憶本体、周辺回路等を
有している。記憶本体は、多数の記憶素子、行デコー
ダ、列デコーダ等から成る。また、周辺回路は、記憶本
体中の特定の記憶を選び出し、記憶本体が保持している
情報を読み取ったり、また予め決められた情報を記憶本
体中の定められた記憶素子に記憶を行わせる部分で、こ
れらの機能を満足させるべく構成される。たとえば、記
憶本体の構成に応じ、番地分解回路、駆動選択回路、デ
ィジット駆動回路、センス増幅回路などを配列すること
になるが、記憶本体の機能並びに番地選択で採用する選
択方式によってかなり違ったものとなる。

【００１１】次に、分周器２からの出力をカウンタ３に
供給する方法について説明する。カウンタ３には、秒カ
ウンタ、分カウンタ、時カウンタ、曜カウンタ、日カウ
ンタ、月カウンタ、年カウンタ等があり、これらのカウ
ンタは前述した１／２分周器を基本にして構成される。
これらのカウンタ中、所要のカウンタから、即ち書き込
み、読み出しのタイミングに応じたカウンタから出力信
号を記憶装置４中の信号入力部に加え、指定した時刻に
おける１クロックの中で書き込み、読み出しを行わせ
る。

【００１２】図２は、本発明の半導体メモリの一具体例
を示す図である。この具体例に示す半導体メモリは、図
１に示したブロックダイアグラムに沿って形成してあ
る。

【００１３】発振器１は、１６３８４Ｈz の振動数を有
する水晶発振器である。水晶発振器からの振動信号は、
リード線５ａを経て分周器２に供給され、この分周器２
により２¹⁴に分周され、１パルス／秒信号となる。

【００１４】カウンタ３は６０進秒カウンタである。勿
論カウンタ３は、６０進秒カウンタでなく、６０進分カ
ウンタ、２４進時カウンタ、７進曜カウンタ、２８、２
９、３０、３１進日カウンタ、１２進月カウンタ、４進
年カウンタ等でも、また、これらを組み合わせたもので
も構わない。これは、読み出し、書き込みの指定した時
刻のタイミング時間により適宜定めればよく、設計的事
項にすぎない。また、カウンタには指定時刻設定用レジ
スタ及びこのレジスタの信号と分周器からの信号との間
の一致を検出する一致検出部が組み込まれており、指定
した時刻の到来を検知し、パルス信号を出力できるよう
になっている。

【００１５】これらの時計用集積回路の出力信号（即ち
クロックパルス）を記憶装置の入力信号（即ちタイミン
グパルス）とすることで時間情報を得て、この時間情報
の周期性を読み出し、書き込みのタイミングに利用する
ことによって読み出し、書き込みを行う。

【００１６】カウンタ３からのパルス信号は、リード線
５ｃ，５ｄを経て、記憶装置４の信号入力部６および液
晶，発光ダイオード等から成る表示装置７に供給され
る。リード線５ｃは、分周器２の途中の段から取り出す
ことも、勿論できる。

【００１７】ここに示す記憶装置４は、１０２４語×１
ビットの容量を有するダイナミック形ＭＯＳ−ＲＡＭで
ある。このＲＡＭは１０２４語が１チップ内に納められ
ており、デコード機能も含まれているためアドレス１０
ビットで１語を指定できる。概略的構成は、記憶素子
８，９，１０，１１は各々１６行×１６列で全体として
３２行×３２列の構成である。また第１ならびに第２の
行デコーダ１２，１３と同じく第１ならびに第２の列デ
コーダ１４，１５を有し、更に記憶素子間にリフレッシ
ュアンプ１６，１７が設けられている。

【００１８】なお、ダイナミック形ＭＯＳ−ＲＡＭにお
いては、サイクルの始めに一定時間以上のパルス幅を有
するプリチャージ信号を必要とするが、図中の１８はそ
のための信号入力端子である。このプリチャージ信号に
より、記憶装置４内の電力のほとんどはこの期間中に消
費される。また、図中の１９は増幅器である。

【００１９】プリチャージ信号と一定時間範囲内で重な
るよう、カウンタ３からのパルス信号が信号入力部６に
供給される。情報の書き込み、読み出しは、パルス信号
が信号入力部６に供給されている時間内に端子２０の接
地レベルを、それに接続された特定のトランジスタのみ
をオンさせ、変えることによって、特定の記憶素子内に
行われる。

【００２０】次にこの装置における書き込み、読み出し
の一例を説明する。プリチャージ信号があらかじめプリ
チャージ信号入力端子１８に入力される。次に、記憶装
置４にプリチャージ信号と一定時間範囲内で重なるパル
ス信号がカウンタ３からライン５ｃを経て供給される
と、その供給される時間内に書き込み、読み出し選択端
子２０の接地レベルを、それに接続された特定のトラン
ジスタのみをオンさせ、変えることによって、特定の記
憶素子内に情報の書き込み、読み出しが行われる。さら
に、一組のアドレス５ビットから行デコーダ１２，１３
によって１つの行が指定され、その行上に存在する３２
個の記憶素子のすべてから情報が読み出される。３２個
の情報は列方向にリフレッシュアンプ１６，１７まで伝
わり、このリフレッシュアンプ１６，１７と増幅器１９
によって増幅され、指定された行上の記憶素子８，９，
１０，１１に再書き込みをすると同時に、列デコーダ１
４，１５まで伝わる。列デコーダ１４，１５では３２個
の情報のうちの１つが、１組のアドレス５ビットで選ば
れ、出力としてチップの外へ出る。１回の読み出しサイ
クルで１行の上に存在する３２個の記憶素子がリフレッ
シュされるため、全番地１０２４個の記憶素子をリフレ
ッシュするには３２回の読み出しサイクルが必要とされ
る。

【００２１】以上記憶装置として、通常使用されている
ダイナミック形ＭＯＳ−ＲＡＭを一例として説明した
が、本発明はこれに限られるものではなく、スタティッ
ク形でも良く、又たとえばトランジスタとして、本願発
明者が特公昭５２−６０７６号や特公昭５２−１７７２
０号等において提案した静電誘導トランジスタを適用す
れば、１ゲート当たりの論理遅延時間と消費電力の積が
従来のＣＭＯＳＦＥＴで０．１ＰＪ／ゲートだったもの
を一挙に０．０１ＰＪ／ゲート以下にできる利点があ
る。又、記憶素子、リフレッシュアンプ、行デコーダ、
列デコーダ等の数、組合せ等を変えたものでも良い。

【００２２】カウンタ３からのパルス信号のもう一方
は、リード線５ｄを介し表示装置７に供給してもよい。
表示装置７は本発明においては必ずしも必要としない
が、これを設ければ時計としても併せ使用できる利点を
生じる。以上、図２の具体例につき説明したが、本発明
の半導体メモリは、この具体例に限られるものではな
い。

【００２３】

【発明の効果】以上説明したように、本発明の半導体メ
モリは、時計用集積回路の所定の個所から得られるクロ
ックパルスを用いて、記憶装置の書き込み、読み出しの
タイミングをとって動作するもので、従来のオシレータ
等を使用したものに比し、手軽に入手できる時計用集積
回路をクロックパルス発生源として用い、書き込み、読
み出しのタイミングが正確かつ簡単にとれ、指定した時
刻に、自動的に、メッセージ情報やデータの読み出し、
書き込みができるという大きな利点を有する。

【００２４】特に、図３に示したような時間と共にほぼ
指数関数的な変化を示すデータの自動計測の場合は、変
化の激しい初期においてはｍｓやμｓといった細かな時
間間隔でデータを書き込み、ほとんど変化しない後期に
おいては時間単位，日単位，週単位，月単位といった長
い時間間隔でのデータの書き込みができるので、一定周
期でのデータの書き込みをしている場合に比して実質的
な記憶装置の容量を増大させたことと等価となる利点を
有する。また、太陽系の惑星間を飛行する宇宙船に搭載
すれば、目的とする惑星に近づいた時のみその惑星から
細かい時間間隔で観測データを書き込み、その惑星から
離れて次の惑星まで飛行する間においては長い時間間隔
でデータを書き込むといったような極めて有効的な記憶
装置の使用が可能である利点を有している。

【図面の簡単な説明】

【図１】本発明の原理を説明するためのブロックダイア
グラムである。

【図２】本発明の一具体例を示す図である。

【図３】時間と共にほぼ指数関数的な変化を示すデータ
の一例を示す図である。

【符号の説明】

１ 発振器 ２ 分周器 ３ カウンタ ４ 記憶装置 ５ａ，５ｂ，５ｃ，５ｄ リード線 ６ 信号入力部 ７ 表示装置 ８，９，１０，１１ 記憶素子 １２，１３ 行デコーダ １４，１５ 列デコーダ １６，１７ リフレッシュアンプ １８ 信号入力端子 １９ 増幅器 ２０ 端子

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 発振器とこの発振器に接続する分周器と
   この分周器の出力が供給されるカウンタとを有する時計
   用集積回路と、記憶装置と、を具備し、 上記カウンタが、指定時刻設定用レジスタと、このレジ
   スタの信号と上記分周器の信号との一致を検出する一致
   検出部とを有していて、指定した時刻を検知してパルス
   信号を出力し、 また、上記記憶装置がこの 出力信号を入力信号とするこ
   とで時間情報を得て前記時計用集積回路と連動して動作
   するようになっており、 前記時計用集積回路の出力信号から得た時間的周期性を
   前記記憶装置のタイミングパルスに利用することによっ
   て、指定した時刻に前記記憶装置からの情報の読み出
   し，前記記憶装置への情報の書き込み動作が可能である
   ようにしたことを特徴とする、半導体メモリ。
2. 【請求項２】 前記カウンタの出力信号を前記記憶装置
   の入力信号としたことを特徴とする、請求項１に記載の
   半導体メモリ。