JP2505060B2 - ネツトワ―クの宛先指定方法及び装置 - Google Patents

ネツトワ―クの宛先指定方法及び装置

Info

Publication number
JP2505060B2
JP2505060B2 JP2190891A JP19089190A JP2505060B2 JP 2505060 B2 JP2505060 B2 JP 2505060B2 JP 2190891 A JP2190891 A JP 2190891A JP 19089190 A JP19089190 A JP 19089190A JP 2505060 B2 JP2505060 B2 JP 2505060B2
Authority
JP
Japan
Prior art keywords
node
network
link
message
header
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2190891A
Other languages
English (en)
Other versions
JPH0365750A (ja
Inventor
アレクサンダーハミルトン・フレイ、ジユニア
ジヨエル・マーク・ゴールド
チヤールズ・マリオン・ヒギンズ、ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0365750A publication Critical patent/JPH0365750A/ja
Application granted granted Critical
Publication of JP2505060B2 publication Critical patent/JP2505060B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/24Multipath
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/06Deflection routing, e.g. hot-potato routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/22Alternate routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/32Flooding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】 A. 産業上の利用分野 本発明は、一般に、パラレル・コンピューティング・
システムにおけるデータ処理アプリケーションの改良に
関するものであり、とりわけ、多重相互結合経路(例え
ば、多次元円環体ネットワーク)を備えた相互結合ネッ
トワークを介して、パラレル・コンピューティング・エ
レメント間におけるデータの宛先指定を行なうための有
効な方法に関するものである。
B. 従来技術及び問題点 本発明は、今日のパラレルコンピュータに見受けられ
る長待ち時間メッセージ処理の問題を扱うものである。
こうしたコンピュータシステムは、高速通信ネットワー
クを介して相互結合された多数の“ノード”から構成さ
れる。各ノードは、一般に、プロセッサとメモリから構
成される。ノードは別個に動作し、通信ネットワークを
介してメッセージ及びデータブロックを送ることにより
互いにインターラクションする。
通信ネットワークは、ノードを相互結合するが、ノー
ドの数は、潜在的に極めて大きいので(例えば、数
千)、該システムにおいて、各ノード毎に他の全てのノ
ードに対する専用リンクを備えるのは実際的ではない。
従ってレギュラトポロジ(ネットワークの構造が規則的
でノード間のパスをその相対位置から計算できるもの)
相互結合リンクには、通常、各ノードが少数の隣接ノー
ドに対する直接リンクしか備えないようにして用いられ
るものもある。こうしたネットワークの場合、直接接続
されていないノード間で情報の伝送を行なうには、中間
ノード、及び、それによって得られるブリッジングリン
クを利用して、経路を見つけ出さなければならない。
こうした環境では、あるノードが非隣接ノードにメッ
セージを送らなければならない場合、利用する中間リン
ク及びノードを決め、遅延を最小限におさえて、中間リ
ンクによりメッセージを送るための機構が必要になる。
レギュラネットワークの場合、所定の2つのノード間に
は可能性のある多数の経路が存在する。メッセージ配送
機構は、使用中または中断された中間リンク及びノード
を避けて、多数の可能性のある経路から1つの経路を選
択することができる。また、メッセージ配送機構は、各
中間ノード毎に、プロセッサーとは関係なく動作するこ
とができる。
一般に、本発明のネットワークトポロジは、多数のノ
ードを備え、各ノードを全ての側における隣接ノードと
通信リンクを共用するネットワーク案に適用することが
できる。このタイプのトポロジ案の一例として、多次元
円環体ネットワークがある。
第1図には、2次元円環体ネットワークのトポロジが
示されている。各ボックス10は、ノードを表わしてお
り、各ライン20は、通信リンクを表わしている。第1図
では、20のノードが、横が5つ、縦が4つのノードによ
る円環体をなすように相互結合されている。3次元円環
体ネットワークは、論理的に3次元をなすようにスタッ
クされた複数の2次元ネットワークを有している。各ノ
ードは、2つの追加リンクを備えており、1つは、上方
の2次元円環体ネットワークにおける相対物に対するも
のであり、1つは、下方の2次元円環体ネットワークに
おける相対物に対するものである。さらに高次元の円環
体ネットワークも可能である。
パラレルコンピューティングシステムについては、米
国特許第4,636,948号、米国特許第4,514,807号、米国特
許第4,814,980号、第4,730,322号、米国特許第4,811,21
4号、米国特許第4,814,979号、第4,445,171号、第4,54
3,630号、米国特許第4,748,660号、米国特許第4,598,40
0号に記載されている。これらの特許は、パラレル処理
に関する各種アーキテクチャについて記載したものであ
り、本発明と同様の初期に開発された宛先指定システム
の説明を行なっている。
本発明は、これまでパラレル処理環境では不可能であ
った下記の要件を扱うように設計されている。主たる要
件は、利用可能な最短経路を動的に見つけ出し、たとえ
直接接続されていなくても、多次元ネットワークにおけ
る任意のノードから任意の他のノードへその経路を介し
てメッセージを送る能力である。この能力と、もとのま
まの通信リンクの速度に比べほんのわずかだけ遅い総伝
送時間とが組み合わせられる。通信リンクは、また、必
要時には、代替経路を利用して、混雑及び不動作リンク
を含むネットワーク状態の変化に動的に適応する能力も
必要とする。宛先指定は、中間ノードによる緩衝手法を
用いずに行なわれる。この結果、コストが低下し、ネッ
トワーク資源のブロッキングとの遭遇時における順次探
索が排除される。最後に、ネットワーク資源は、メッセ
ージの進行が一時的にブロックされた場合、解放される
能力を備えていなければならない。
上述の要件に合致しない先行技術によるシステムの例
には、1986年、New YorkのSpringer−Verlagより刊行さ
れたDistributed Computing(分散形コンピューティン
グ)に掲載の、Dally他による論文“The torus routing
chip"(「円環体宛先指定チップ」)や、1988年5月に
刊行されたComputer Architecture News(コンピュータ
アーキテクチャニュース)第16巻第2号に掲載の、Chow
他による論文“Hyperswitch Network for the Hypercub
e Computer"(「ハイパーキューブコンピュータ用ハイ
パースイッチネットワーク」)などがある。
円環体宛先指定チップの論文には、とりわけ、多次元
円環体ネットワークにおける長待ち時間宛先指定が行な
えるように設計されたパラレル・コンピューティング・
ネットワークの宛先指定チップの説明が行なわれてい
る。該チップは、宛先に届くように、中間ノードを介し
てメッセージの宛先指定を行なう順序をあらかじめ設定
する。“カットスルー”宛先指定として知られる技術
が、用いられる。この技法は、中間ノードにおいて各バ
イトを受信するとすぐにこれを転送するものである。従
って、総伝送時間がもとのままのリンク速度に近づき、
中間ノードにおいて緩衝手法は不要になる。“カットス
ルー”宛先指令については、1989年のACM Symposium on
Parallel Algorithms and Architecture(パラレルア
ルゴリズム及びアーキテクチャに関するACMシンポジウ
ム)における“A Framework for Adaptive Routing in
Multi Computer Networks"(「マルチコンピュータネッ
トワークにおける適応宛先指定に関する構成」)にさら
に詳細に述べられている。
円環体宛先指令チップに関する、とりわけ、“カット
スルー”宛先指定に関する問題は、あらかじめ設定され
る経路は静的であり、送り出しノードと宛先ノードとの
相対位置だけに基づくものであるという点にある。その
経路におけるリンクのどれかに中継が生じると、代替経
路の利用ができたとしても、該ネットワークを介したメ
ッセージの宛先指定が行なえないことになる。また、ネ
ットワークにおけるリンクに関して回線争奪が生じる場
合、1つ以上のメッセージの転送について、その進行が
一時ブロックされることになる。この結果、さらに、1
つ以上のメッセージの転送の進行がブロックされる。ブ
ロックされたメッセージは利用している経路を解放しな
いので、これらのメッセージのブロックは、さらに他の
メッセージに影響を及ぼすことになる。従って、メッセ
ージの進行が一時的にブロックされると、ネットワーク
資源の解放ができなくなる。
ハイパースイッチの参考文献を用いて、ハイパーキュ
ーブコンピュータにおけるメッセージの宛先指定を行な
う。ハイパーキューブは、多次元円環体ネットワークの
特殊なケースであり、各次元におけるノード数は、常に
2に等しい。ハイパースイッチネットワークは、適応宛
先指定を実施する。従って、メッセージの伝送前に、可
能性のある全ての経路の探索を実施して、混雑や中断さ
れたリンクのない経路を識別する。この結果、ハイパー
スイッチの宛先指定は、ネットワークの状態の変化や不
動作リンクに対し動的に適応することが可能になる。該
宛先指定は、また、緩衝手法を必要とせず、ネットワー
クの初期調査において阻止されていることが検出される
と、ネットワーク資源を解放する追加能力を備えてい
る。
上述のように、ハイパースイッチの論文に記載の能力
は、ハイパーキューブコンピュータに関してのみ用いら
れる。これは、所定の今日における多次元ネットワーク
の実施を極度に制限している。さらに、ハイパースイッ
チの順序予備探索は、望ましくないオーバヘッドであ
る。
本発明には、前述の問題も、制限も存在しない。
C. 発明の要旨 本発明によれば、これらの目的は、該システムの全て
のノードに配置された同一の宛先指定機構を用いて、ノ
ードからノードへと有効な情報の宛先指定を行なうこと
によって達成される。各宛先指定機構には、従来のクロ
スバー(スペース)スイッチを介して結合された送信機
/受信機対が含まれている。各送信機/受信機対には、
他の隣接ノードとの双方向性通信リンクが組み込まれて
いる。各送信機/受信機対には、常駐ノードのプロセッ
サ及びメモリに対する専用リンクが含まれている。
情報は、経路記述ビットから成る見出しを利用してノ
ードからノードへ中継される。情報が宛先ノードへガイ
ドされる際、各ノードの受信機/送信機対は状態を変化
させる。このメッセージは、いくつかのノードを介して
同時に伝搬され、該ノードを横切って迅速に宛先ノード
へ到達する。最後ノード接続が行なわれると、後続の全
通信リンクが、ネットワークを通じて送り返される指令
によって解放される。
本発明は、直接接続されていなくても、多次元ネット
ワークにおける任意のノードから任意の他のノードへメ
ッセージを送ることが可能である。宛先指定は、二地点
間リンク速度に近い総伝送時間で行なわれる。
宛先指定は、必要があれば、代替経路を利用し、混雑
や動作不能リンクを含むネットワーク状態の変化に対し
動的に適応するように構成されており、メッセージの緩
衝手法は用いられない。該アーキテクチャは、ブロック
されたメッセージを検出し、ネットワーク資源を動的に
解放して、ネットワークの制約を緩和するのに十分な順
応性を備えている。
D. 実施例 本発明は、システム内の全てのノードと1対1で連係
した多数の同一の宛先指定機構を利用する。第2図を参
照すると、ノード10、11、12、及び、13の間の通信リン
クは、宛先指定機構200、210、220、及び、230と直接結
合している。
通信リンクは、ローカルエリアネットワーク、また
は、今回ノード間の通信に一般に用いられている他の標
準的な各種通信媒体のうち任意のものとすることができ
る。宛先指定機構、プロセッサ、及び、メモリは、8038
6プロセッサ及び互換性メモリのような、一般に利用さ
れている各種プロセッサ及びメモリのうちから任意に選
択することができる。
各宛先指定機構は、さらに、対応するノードのプロセ
ッサまたはメモリ100、110、120、及び、130に対するリ
ンクを備えている。ノード10の通信リンク21、22、23、
及び、24のそれぞれは、第3図の詳細な説明と相関させ
るため、別個にラベル表示されている。
宛先指定機構にサポートされるリンクの数は可変であ
り、そのネットワークの次元の数によって決まる。本発
明の詳細を簡略にするため、第1図に示すものと同様の
2次元ネットワークであると仮定する。第1図におい
て、各ノード10は、通信リンク20を介して4つの隣接ノ
ードに結合されている。これ以上の次元をサポートする
のに必要な事項については、後述の説明において補足す
る。
第3図には、2次元円環体ネットワークのための宛先
指令機構に関する内部アーキテクチャが示されている。
2次元円環体ネットワークの場合、各宛先指定機構は、
4つの双方向性リンク、すなわち、他の宛先指定機構
(他のノードにおける)に対する入力リンク300及び出
力リンク320と、それ自体のノードのプロセッサまたは
メモリに対する1つの特殊な入力リンク310及び出力リ
ンク330をサポートする。該リンクは、双方向性のた
め、5つの受信機301、302、303、304、310と5つの送
信機321、322、323、324、330が必要になる。各種リン
ク間における情報のスイッチに用いられるハードウェア
の一例として、クロスバースイッチ350が示されてい
る。本発明の他の実施例では、クロスバースイッチの代
りにスペーススイッチを用いることも可能である。
各リンクは、そのリンクがデータを送る方向に従って
適当なラベル表示が施されている。例えば、W+受信機
301及びW+送信機321は、第2図における通信リンク21
に対応し、W−受信機302及びW−送信機322は、通信リ
ンク22に対応し、X+受信機303及びX+送信機323は、
通信リンク23に対応し、X−受信機304及びX−送信機3
24は、通信リンク24に対応する。“インジェクタ"310
は、他のノードからではなく、そのノードのプロセッサ
またはメモリからデータを受信する特殊な受信機であ
る。“エキストラクタ"330は、他のノードではなく、そ
のノードのプロセッサまたはメモリにデータを送る特殊
な送信機である。
クロスバースイッチ350は、リンク受信機301〜310か
らリンク送信機321〜330への1対多スイッチングを行な
えるようにする。結合を行なうため、各受信機301〜310
は、送信に用いようとする送信機321〜330を表わす選択
マスクをクロスバースイッチ350に提示する。特定の送
信機の利用が可能な場合に限り、クロスバースイッチ35
0によって結合される。経路が開くと、送信機は、クロ
スバースイッチが、前に結合されていた通信リンクを解
放するように要求する。
選択マスク 選択マスクは、各受信機によってクロスバースイッチ
に加えられる4ビットの指令ワードから構成される。選
択マスクが全くゼロの場合、クロスバースイッチは、そ
の受信機からエキストラクタへの経路を開始する。選択
マスクが非ゼロの場合、各ビットを用いて、対応する送
信機に対してある経路を開放すべきか否かを指示する。
例えば、0001の選択マスクは、クロスバースイッチ350
に対し、そのマスクを提示した受信機、例えば、受信機
301からW+送信機321への経路を開放する試みを行なう
ように命じる。1010の選択マスクは、2つの経路、すな
わち、受信機301からW−送信機322への経路、及び、受
信機301からX−送信機324への経路を要求する。クロス
バースイッチ350によって2つ以上の経路が開放される
場合、受信機によって発生する全てのバイトが、結合さ
れている全ての送信機に送られる。
第9図を参照すると、受信機及びインジェクタモジュ
ールの状態変化を表わすフローチャートが示されてい
る。各受信機は、2つの主たる状態遊休状態及び活動状
態を有している。遊休状態の場合、リンクを介して受信
する第1のバイトは、メッセージの開始を表わしてお
り、その受信機が活動状態に入るようにさせる。判定ブ
ロック900では、リンクまたはメモリからのバイトの有
無がテストされる。バイトが検出されると、受信機は、
活動状態に入る。検出されなければ、受信機は、遊休状
態に戻る。機能ブロック910において、受信機は、クロ
スバースイッチに対する選択マスク(上記参照)として
“最初に受信した”バイトの最下位ニブル(4ビット)
を利用する。この選択マスクは、クロスバースイッチに
提示されると、1つ以上の送信機に対する1組の所望の
経路を表わす。
判定ブロック920では、使用中または動作不能の送信
機についてテストする。利用できる送信機がなければ、
機能ブロック960において処理が継続され、リンク閉鎖
指令がリンクを介して送り返される。クロスバースイッ
チを介して利用できる経路が少なくとも1つでもあれ
ば、判定ブロック940において、追加バイトによるデー
タの有無がテストされる。データが存在すれば、機能ブ
ロック950に示すように、クロスバースイッチを介して
送られる。追加バイトによるデータがなければ、制御が
機能ブロック960に移行する。
第10図を参照すると、各送信機は、4つの状態−遊
休、探索、活動、及び、遅延状態−を有している。送信
機は、遊休状態で始まり、判定ブロック8000で示すよう
に、クロスバースイッチを介して受信機に結合されない
限り、その状態にとどまる。この状態の場合、データの
送受信は行なわれない。クロスバースイッチ350によっ
て送信機と受信機が結合されると、送信機が最初に受信
するバイトは“選択マスク”バイトである。
機能ブロック8010では、“選択マスク”をオペランド
の1つとし、一致に基づくビットマスクをもう1つのオ
ペランドとしてビットに関する論理積の演算を行なう。
この演算によって、クロスバースイッチ350を介した経
路の選択が行なわれる。可能性のある値及びそれに関連
した機能ブロックを下記に示す。
1110…W+送信機(8020) 1101…W−送信機(8030) 1011…X+送信機(8040) 0111…X−送信機(8050) 0000…エキストラクタ(8055) 次に、機能ブロック8060において、この結果がワーク
と呼ばれるレジスタに記憶される。ワークレジスタに記
憶されると、判定ブロック8070において、その値が非ゼ
ロであるか否かが判定される。値が非ゼロの場合、機能
ブロック8090で処理が続行され、“マスクバイト”が廃
棄される。“マスクバイト”の廃棄後、送信機は、探索
状態に入る。値がゼロ場合、“マスクバイト”を廃棄
し、エキストラクタとして活動状態に入ることにより、
処理が続行される。
探索状態において、送信器は、引続き受信する各バイ
トに修正を加え、その結果をそのリンクから送り出す。
第11図に示す流れ図には、送信機及びエキストラクタに
よって用いられる探索状態の論理の概略が明らかにされ
ている。
判定ブロック9100において、受信したバイトがリンク
閉鎖指令か否かの判定が行なわれる。
受信したバイトがリンク閉鎖指令であれば、ブロック
9190で処理が続行され、クロスバースイッチを通る経路
が閉じられて、状態は遊休状態になる。
受信したバイトがリンク閉鎖指令でなければ、判定ブ
ロック9110において、追加バイトがクロスバースイッチ
から得られるか否かの判定が行なわれる。得られなけれ
ば、処理が機能ブロック9100に戻されるか、さもなけれ
ば、ワークレジスタのバイト及び受信バイトに従ってビ
ットに関する論理私演算が行なわれる。これは、機能ブ
ロック9120において行なわれる。
さらに、判定ブロック9130において、演算の結果が、
0000、0011、1100、及び、1111と比べられる。判定ブロ
ック9130のテストがうまくいかなければ(すなわち、一
致しなければ)、機能ブロック9140において処理が続行
され、演算結果が次のノードに送られる。一致が検出さ
れると、機能ブロック9150において受信バイト及びワー
クレジスタのバイトに基づいてビットに関連した論理積
演算が行なわれる。結果は、機能ブロック9160に示すよ
うに、ワークレジスタの新しい値になる。
判定ブロック9170において、受信バイトは、0000と比
べられる。受信バイトが0000に等しければ、送信機は、
遅延状態に入る。等しくなければ、ワークレジスタの新
しい内容が判定ブロック9180において0000と比べられ
る。その内容が0000に等しければ、機能ブロック9200に
おいて、送信機は受信バイトを廃棄し、活動状態に入
る。等しくなければ、ブロック9100において続行するこ
とにより、処理が反復される。
活動状態及び遅延状態の場合、受信した全てのバイト
は、修正を加えずに、送信機のリンクから送り出され
る。情報の宛先がエキストラクタになっている場合、こ
れは、そのノードのプロセッサまたはメモリがそのバイ
トを直接利用できるようになるということを意味してい
る。これら2つの状態の差は、遅延状態の場合、余分な
バイトを送り出す必要があるため、ワークレジスタにお
いて入力バイトが1サイクル分だけ遅延するという点に
ある。
第12図のフローチャートには、送信機及びエキストラ
クタのモジュールに関する活動状態と遅延状態の概要が
示されている。活動状態において、機能ブロック1200で
は、受信バイトがリンク閉鎖指令であるか否かの判定が
行なわれる。受信バイトがリンク閉鎖指令である場合、
機能ブロンク1270において、このモジュールに対するク
ロスバースイッチの経路を閉じることによって、処理が
続行される。受信バイトがリンク閉鎖指令でなければ、
判定ブロック1210において追加バイトが存在するか否か
が判定される。存在しなければ、判定ブロック1200にお
いて処理が続行され、さもなければ、機能ブロック1220
において、最遅バイトが次のノードに送られる。
第13図のフローチャートには、遅延状態の処理が示さ
れている。処理は、受信バイトがリンク閉鎖指令である
か否かの判定を行なう判定ブロック1230におけるテスト
で開始される。受信バイトがリンク閉鎖指令であれば、
機能ブロック1280において、このモジュールに対するク
ロスバースイッチの経路を閉じることによって、処理が
続行される。受信バイトがリンク閉鎖指令でなければ、
判定ブロック1240において追加バイトが存在するか否か
の判定が行なわれる。存在しなければ、処理はブロック
1230に戻るか、さもなければ、機能ブロック1250におい
てワークレジスタ1250の内容が次のノードに送られる。
次に、機能ブロック1260において、受信バイトがワーク
レジスタに記憶される。最後に、機能ブロック1290に示
すように、受信バイトが廃棄される。
探索、活動、遅延状態のいずれかにある間に、送信機
がデータを送り込んでいる受信機(すなわち、そのリン
クのもう一方の側にある受信機)からリンク閉鎖指令が
送り返される場合、送信機は、そのメッセージの転送に
対する関与を終了し、クロスバースイッチに対し、現在
それにデータを送っている受信機からそれを切断するよ
うに命じ、遊休状態に戻る。受信機に接続された全ての
送信機が遊休状態に戻ると、該受信機には、もはやどの
送信機にも接続されていないことが伝えられ、該受信機
は、遊休状態に戻る。リンクが動作しない場合、そのリ
ンクを駆動する送信機は、決して遊休状態を出ることが
ない。不動作リンクに対しクロスバースイッチを介して
バイトを受信すると、リンク閉鎖指令を受信した場合の
ように、送信機はすぐにクロスバースイッチに命令し、
その接続をドロップさせる。最後に、伝送途中でリンク
が動作しなくなると、送信機は、すぐに同様にしてその
接続を中断する。
データに加え、各リンク及びクロスバースイッチを介
して少数の指令を送り出したり、送り返したりすること
ができる。これらの指令は、独立した制御ワイヤとし
て、または、データにおいて縦に並べた特殊な拡張文字
として実施される。この実施は、リンクの設計によって
異なる。
リンク閉鎖指令は、あるノードの受信機から別のノー
ドの送信機へ、リンクを介して(データの流れとは逆の
方向に)送り返される。前述のように、リンク閉鎖によ
って、送信機は遊休状態に戻り、クロスバースイッチを
介してその接続を閉じる。クロスバースイッチを通る経
路が1つしか開いてなければ、さらに、今度は送出しノ
ードに1ホップだけ近いリンクを介して、もう1つのリ
ンク閉鎖指令を送り出す。
メッセージの終り指令が、送出しノードから宛先ノー
ドへリンク及びクロスバースイッチを介して送られる。
データバイトの場合と同様に、中間の受信機及び送信機
が、該システムを介してメッセージの終り指令を送信す
る。宛先ノードがメッセージの終り指令を受信すると、
巡回欠長検査(CRC)のチェックを行なう。CRCが適正で
あれば、肯定応答指令を送り返し、これに続いてリンク
閉鎖指令が送り返される。CRCに間違いがあれば、リン
ク閉鎖指令だけが送り返される。
肯定応答指令は、各リンクを介して受信機から送信機
へ送り返され、また、各クロスバースイッチを通じて、
送信機から受信機へ送り返される。それは、メッセージ
をうまく受信した後に限って、宛先ノードによって発生
する。各中間宛先指定機構は、何らのアクションも起さ
ずに、肯定応答指令を送出しノードに送り返す。送出し
ノードにおいて、肯定応答指令を用い、メッセージの受
信がうまくいったことを表示する。
メッセージを送るため、送出しノードは、後続セクシ
ョンから成るデータストリーム(伝送順にリストされて
いる)を発生する。データは、ネットワークにおける各
リンクと同じ速度で送出しノードの宛先指令機構におけ
るインジェクタに送られるのが望ましい。
1. 宛先指定見出し(ゼロ以上のバイト) 2. ゼロバイト(見出しを終了させる) 3. 送られるメッセージ(ゼロ以上のバイト) 4. メッセージのCRC(見出しを含まない) 5. メッセージの終り指令 メッセージの受信が正確に行なわれると、送出しノー
ドは、そのインジェクタから肯定応答指令を受信し、引
続き、リンク閉鎖指令を受信する。肯定応答指令がなく
て、リンク閉鎖指令を受信する場合、送出しノードは、
メッセージが受信されなかったので、再度送り出さねば
ならないものと理解する。
メッセージがその宛先ノードに到達すると、送られた
バイトが、ネットワークにおけるリンクと同じ速度で、
宛先ノードの宛先指令機構におけるエキストラクタから
送られた順序で現われる。見出し(その終りを表わした
ゼロバイトを含む)は、宛先には現われず、メッセー
ジ、CRC、及び、メッセージの終り指令だけが、エキス
トラクタに生じる。
メッセージの終り、肯定応答、及び、リンク閉鎖指令
のCRC及び発生に関するチェックは、宛先指令機構とノ
ードのプロセッサまたはメモリとの間のハードウェアが
取扱う。最後のリンク閉鎖指令が生じるまで、宛先指令
機構は、送出しノードへ戻る経路を開いた状態に保持す
ることになるので、メッセージの終り指令と肯定応答ま
たはリンク閉鎖指令との間の遅延は、できるだけ短くす
るのが望ましい。
基本見出し 送出しノードによって発生し、メッセージの始めに送
られる見出しは、メッセージがどの1つまたは複数の経
路をとるべきかを指定する。2次元円環体ネットワーク
の場合、各見出しの最下位ニブルだけが用いられる。見
出しの各バイトは、下記のように解釈される。(ビット
0は、最下位のビット)。
ビット0 1にセットし、W+の方向にリンク1つ分
だけ移動する ビット1 1にセットし、W−の方向にリンク1つ分
だけ移動する ビット2 1にセットし、X+の方向にリンク1つ分
だけ移動する ビット3 1にセットし、X−の方向にリンク1つ分
だけ移動する ビット4〜7 2次元ネットワークにおいて0をセッ
トする 最も単純なタイプの見出しを構成するため、送出しノ
ードは、それと、各方向における宛先との相対距離を確
める。見出しの長さ(バイトで表わした)は、最長の方
向における移動距離と全てがゼロからなる1バイトを加
えたものに等しい。
見出しのバイトを、各バイトが行を表わし、各列が方
向を表わしたテーブルとみなすと(上述のように)、各
列には、その方向における宛先ノードに達するまでに存
在するのと同じ数の1が充填されることになる。各列に
おいて、1は、全て、ゼロより前に現われる。従って、
見出しの最初のバイトは、最上位のビットがセットされ
ており、最後のバイトは、全てゼロである。
例えば、ノード0,0からノード3.2へメッセージを送る
ためには、W+方向に3つ移動し、X+方向に2つ移動
することになる。この移動を表わした基本見出しは、下
記に示すように、長さ4バイトになる。
0000 0101−最初に送られるバイト 0000 0101 0000 0001 0000−終りの見出し 見出しを受信すると、宛先指定機構が、送出しノード
と宛先ノード間において可能性のある全ての直接経路を
探索する。宛先ノードに到達する最初のバイトストリー
ムが利用される(メッセージの終りまで、開放された状
態に保持される)。他の全ての経路は、宛先に到達する
のに失敗するとすぐに放棄される(リンク閉鎖を利用し
て)。
前述の例において、下記の経路が、全て、パラレルに
探索される: 0,0→0,1→0,2→1,2→2,2→3,2 0,0→0,1→1,1→1,2→2,2→3,2 0,0→0,1→1,1→2,1→2,2→3,2 0,0→0,1→2,0→2,1→3,1→3,2 0,0→1,0→1,1→1,2→2,2→3,2 0,0→1,0→1,1→2,1→3,1→3,2 0,0→1,0→2,0→2,1→2,2→3,2 0,0→1,0→2,0→2,1→3,1→3,2 0,0→1,0→2,0→3,0→3,1→3,2 これは、この見出しの利用時に探索されるネットワー
クのサブセットを示すことによって図形で表わすことが
できる。第4図において、送出しノードは“S"400で表
示され、宛先ノードは、“D"401で表示されている。図
示の他のノード402は、全て探索時に巡回される(不動
作リンクがなければ)。
該ネットワークの1つ以上のリンクが使用中か動作不
能の場合、それらのリンクを含む経路に沿って移動する
データは、宛先に到達しない。少なくとも1つの探索を
受ける経路が宛先に到達する確立を増すため、大がかり
な探索パターンが用いられる。宛先に到達する経路がな
ければ、肯定応答指令を伴わずにリンク閉鎖指令が送出
しノードに戻される。その場合、送出しノードは、その
メッセージを再度伝送しようとするのが望ましい。
探索時、同じメッセージに対応する複数のデータスト
リームが、ほぼ同時に中間ノードと宛先ノードに集中す
る。2つのストリームが同じノードに到達すると、2つ
の受信機がクロスバースイッチに選択マスクを送って、
同じ組の送信機を求める。その各種入力に対する調停を
行なって、各送信機が1つの出力だけにしか接続されな
いように保証するのが、クロスバースイッチの責務であ
る。調停がうまくいかなかった受信機は、どの送信機に
も接続されないことが知らされ、その結果、リンク閉鎖
指令を送り返すことになる。
代替見出しパターン 宛先指定機構は、見出しに指定されたパターンを利用
してネットワークの探索を行なう。無効な見出しが存在
しない。前述の基本見出しの変更により探索経路数を所
望に従って増減させることができる。
例えば、宛先までの移動数の合計(プラス1)に等し
い数のバイトを利用し、各見出し毎に1ビットだけセッ
トすることによって、単一経路を指定することができ
る。第5図において、(0,0)501から(1,2)502への宛
先指定を行なうめたの見出し500と、結果生じる探索パ
ターンについて考察する。
余分なゼロビットを見出し600の例の中央に挿入する
ことによって、多数のノードを介して送られているメッ
セージについて、探索パターンを狭くすることができ
る。この例が、第6図に示されている。最後の行を除く
全ての行が非ゼロでなければならない点に留意された
い。
冗長移動(同じ方向における正と負の移動)を含める
ことによって、探索パターンを拡張し、第7図において
700、第8図において800で示すような代替経路を含める
ことが可能になる。
結合性の拡張 下記の2例においては、1次元の経路が2次元の探索
に拡張される。両方の場合とも、直接経路が最初に見つ
かるので、それが利用可能であれば、宛先指定機構はそ
れを利用する。本発性のの結合性は、多種多様なやり方
で拡張することができる。結合性を拡張する最も簡単な
やり方は、3次元以上のネットワークに本発明を利用す
ることである。次元数を増すため、追加受信機及び送信
機を加えることにより、各ノードの宛先指定機構が拡張
される。例えば、4次元円環体ネットワークに本発明を
用いるのに必要な変更の概要は、次の通りである: 1. ノード毎に4つのリンクが加えられる(Y+,Y−,Z
+,及び,Z−); 2. 受信機の数をふやして8にする; 3. 送信機の数をふやして8にする; 4. クロスバースイッチを9ポートにふやす; 5. ここで、各見出しバイトの8ビットを全て利用す
る; 6. 抑制された見出し値のリスト(探索状態参照)を16
にふやす。
本発明の統合性を増すもう1つのやり方は、各ノード
におけるインジェクタ及びエキストラクタの数をふやす
ことである。インジェクタの数を増すには、クロスバー
スイッチの幅を広げるだけですむ。多数のインジェクタ
を備えることは、ノードが多数のメッセージを同時に送
れるということを意味するものである。
エキストラクタの数がふえると、各ノードは、いくつ
かの別個にアドレス可能なポートを備えることが可能に
なる。エキストラクタの数をふやすため、クロスバース
イッチの幅が広げられる。追加エキストラクタのアドレ
ス指定を行なうため、通常は抑制されている見出し値の
1つ(例えば、0011)が、用いられる。例えば、下記リ
ストは、2次元ネットワークに第2のインジェクタ/エ
キストラクタ対を追加するのに必要な変更の一例であ
る。
1. 1つの追加インジェクタが加えられる。
2. 1つの追加エキストラクタが加えられる。
3. クロスバースイッチの幅が、1だけ広げられる。
4. 見出し値0011を利用して、第2のエキストラクタが
選択される。クロスバースイッチに0011の選択マスクが
指示される場合、クロスバースイッチは、その受信機を
W+及びW−送信機に結合しない;それどころか、その
受信機は、第2のエキストラクタにしか結合されない。
5. 送信機が探索状態にあり、それが受信したばかりの
バイトが0011であった場合、その通常のアクティビティ
の代りに、下記ステップを実施することになる: a. ワークレジスタの値が、NOT00 00,0011,1100,また
は、1111の場合、この値をリンクを介して次のノードに
送る; b. 受信したばかりのバイト(0011)をワークレジスタ
に記憶する; c. 遅延状態にスイッチする; d. 受信したばかりのバイトを廃棄する。
追加インジェクタ/エキストラクタ対を用いて、宛先
指定システムに対する外部結合を行なうことができる。
これを行なうため、追加インジェクタ及びエキストラク
タが、追加双方向性リンク用の受信機及び送信機として
用いられる。さらに該“外部リンク”が、端末または広
域ネットワークゲートウェイのような外部システムに対
し配線される。外部リンクを用いて該ネットワークに結
合されると、外部システムは、直接取りつけられたのが
どのノードの宛先指定機構であるかには関係なく、該シ
ステム内の任意のノードとメッセージの送受信を行なう
ことができる。
外部リンクのもう1つの利用は、本発明を共に用いる
ことにより、2つのシステムを結合することである。あ
るシステムにおける1つのノードのインジェクタ/エキ
ストラクタ対ともう1つのシステムにおける1つのノー
ドのインジェクタ/エキストラクタ対を結合することに
より、一方のシステムの任意のノードからもう一方のシ
ステムの任意のノードへメッセージを送ることが可能に
なる。システム間においてメッセージの宛先指令を行な
う見出しは、次の部分から構成される: 1. 外部リンクによってそのノードに対する宛先指令を
行なう見出し; 2. 外部リンクを横切るバイト0011; 3. 第2のシステムにおいて外部リンクによりそのノー
ドに関する宛先ノードへの宛先指令を行なう見出し; 4. 宛先ノードの宛先指令を行なうバイト0000。
ノード間リンクの実現に用いられるテクノロジーは、
さまざまな可能性がある。本発明の場合は、リンクが双
方向性で、ほぼ同じ速度で作動するだけでよい。例え
ば、通信リンクは、ノード間に制御リンクを備えた、1
バイト分の幅のパラレルバスで構成することができる。
もう1つの可能性のある実施例は、各方向毎に1つの、
1対の直接結合である。このリンクは、各種プロトコル
を利用し、複数のエラー補正案に適応することができ
る。
本発明の説明は、特定のシステム環境における望まし
い実施例に関連して行なってきたが、当該技術の熟練者
には明らかなように、本発明は、付属のフレームの精神
及び範囲内において、修正を施し、他の異なるオペレー
ティングシステムで実施することも可能である。
E. 発明の効果 以上説明したように、この発明によれば宛先記述ビッ
トで複数のルート上のリンクを予約し、同時に複数のリ
ンクにメッセージを伝送するようにしているので、利用
可能な最短経路を動的に見つけ出し、たとえ直接接続さ
れていなくても、多次元ネットワークにおける任意のノ
ードから任意の他のノードへその経路を介してメッセー
ジを送ることができる。また、代替経路を利用して混雑
及び不動作リンクを含むネットワーク状態に動的に適応
することができる。
【図面の簡単な説明】
第1図には、本発明による従来の2次元円環体ネットワ
ークのネットワークトポロジが示されている。 第2図は、本発明による宛先指定機構とノードとの関係
を示すものである; 第3図は、本発明による宛先指定機構の内部構造を示す
ものである; 第4図は、本発明によるサンプルネットワークを示すも
のである; 第5図は、本発明によるサンプルネットワークの探索を
示すものである; 第6図は、本発明によるもう1つのサンプルネットワー
クの探索を示すものである; 第7図は、本発明によるもう1つのサンプルネットワー
クの探索を示すものである; 第8図は、本発明によるもう1つのサンプルネットワー
クの探索を示すものである; 第9図は、本発明による受信機及びインジェクタのモジ
ュールに関する状態変化を示すフローチャートである; 第10図は、本発明による送信機及びエキストラクタのモ
ジュールに関する遊休状態を示すフローチャートであ
る; 第11図は、本発明による送信機及びエキストラクタのモ
ジュールに関する探索状態を示すフローチャートであ
る; 第12図は、本発明による送信機及びエキストラクタのモ
ジュールに関する活動状態処理を示すフローチャートで
ある; 第13図は、本発明による送信機及びエキストラクタのモ
ジュールに関する遅延状態を示すフローチャートであ
る。 10〜13……ノード、20〜24……通信リンク、 100,110,120,130……プロセッサまたはメモリ、 200,210,220,230……宛先指定機構 301〜310……リンク受信機、 321〜330……リンク送信機、 350……クロスバースイッチ
フロントページの続き (72)発明者 チヤールズ・マリオン・ヒギンズ、ジユ ニア アメリカ合衆国ルイジアナ州バトン・ロ ウジ、リツジレイ・ドライブ10452番地 (56)参考文献 特開 昭56−111931(JP,A)

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項1】レギュラ・トポロジ・ネットワークにおい
    て、送出しノードと宛先ノードとの間でメッセージを宛
    先指定する方法において、前記送出しノードはメッセー
    ジと見出しから成るデータ・トランザクションを構築
    し、前記見出しは1つ以上のネットワーク経路を定義す
    るビット・グループを含み、 前記経路の1つの中の少なくとも1つのノードが (a)前記見出しのビット・グループの1つを使用し、
    前記1つのノード内で、前のノードにリンクされた入力
    リンク受信機から次のノードにリンクされた出力リンク
    送信機へ多重接続を確立するステップと、 (b)前記入力リンク受信機から前記接続された出力リ
    ンク送信機の各々に見出しを移すステップと、 (c)各々の移された見出しを修正し、前記移された見
    出しが前記接続された出力リンク送信機にリンクされた
    次のノードから前記宛先ノードへのネットワーク経路を
    定義するステップと、 (d)前記次のノードへ前記修正された見出しと前記メ
    ッセージを送信するステップと、 を実行する、ネットワークの宛先指定方法。
  2. 【請求項2】前記(a)ステップにおいて、 前記見出しの一部が、前記1つのノードで各々の出力リ
    ンク送信機に対応する少なくとも1つのビット位置を含
    み、 対応する出力リンク送信機が使用中又は動作不能状態で
    ある場合を除き、ビット・グループの状態に応じて、前
    記対応する出力リンク送信機と前記多重接続を確立する
    ステップと、 前記使用中又は動作不能状態の場合は、前記前のノード
    にリンク閉鎖指令を送り出すステップと、 を更に含む、請求項1に記載のネットワークの宛先指定
    方法。
  3. 【請求項3】前記見出しが複数のビット・グループを含
    み、ビット・グループの各々のビット位置がネットワー
    クで予め決められた次元に沿ってネットワーク経路に対
    応付けられ、各々のビット・グループの個々のビット位
    置が予め決められた次元に沿ってネットワーク経路の方
    向に対応付けられる、請求項2に記載のネットワークの
    宛先指定方法。
  4. 【請求項4】さらに、前記メッセージがその終了を表す
    メッセージの終り終了を伴うことを特徴とする、請求項
    1に記載のネットワークの宛先指定方法。
  5. 【請求項5】前記1つのノードがメッセージの終り信号
    を受信すると、前記前のノードに肯定応答指令を送出
    し、これに続いてリンク閉鎖指令が送り出されるステッ
    プを含む請求項4に記載のネットワークの宛先指定方
    法。
  6. 【請求項6】前記出力リンク送信機の1つが使用中又は
    動作不能状態の場合は、前記ステップ(a)の代わり
    に、前記前のノードにリンク閉鎖指令を送出するステッ
    プを含む請求項1に記載のネットワークの宛先指定方
    法。
  7. 【請求項7】前記ステップ(c)とステップ(d)の間
    に、 前記見出しの最初のビット・グループを修正し、前記宛
    先ノードと応答する前記次のノードの1つからネットワ
    ーク経路を示すステップと、 前記見出しの追加ビット・グループを修正し、前記宛先
    ノードと応答する追加の次のノードの1つからネットワ
    ーク経路を示すステップと、 を含む、請求項6に記載のネットワークの宛先指定方
    法。
  8. 【請求項8】レギュラ・トポロジ・ネットワークにおい
    て、送出しノードと宛先ノードとの間でメッセージを宛
    先指定する装置であって、前記送出しノードはメッセー
    ジと見出しから成るデータ・トランザクションを構築
    し、前記見出しは1つ以上のネットワーク経路を定義す
    るビット・グループを含み、 前記経路の1つの中の少なくとも1つのノードが 切替手段と、 各々が次のノードにリンクされた複数の出力リンク送信
    機と、 各々が前のノードにリンクされた複数の入力リンク受信
    機であって、前記見出しの受信されたビット・グループ
    に応答し、前記1つのノード内で切替手段によって出力
    リンク送信機へ多重同時接続を確立し、前記接続された
    出力リンク送信機の各々に見出しを移す、複数の入力リ
    ンク受信機と、 各々の移された見出しを修正する手段と、 前記移された見出しが前記出力リンク送信機の1つにリ
    ンクされた次のノードから前記宛先ノードへのネットワ
    ーク経路を定義する手段と、 前記出力リンク送信機の各々が、前記出力リンク送信機
    の1つにリンクされた前記次のノードへ、前記修正され
    た見出しと前記メッセージを送信する手段と、 を含む、ネットワークの宛先指定装置。
  9. 【請求項9】前記見出しが、前記1つのノードで各々の
    出力リンク送信機に対応する少なくとも1つのビット位
    置を含み、 前記切替手段が、前記入力リンク受信機の1つからの前
    記見出しの前記前記ビット位置の表示された2進数に応
    じ、前記対応する出力リンク送信機と前記受信機との間
    で前記多重同時接続を確立する、 請求項8に記載のネットワークの宛先指定装置。
  10. 【請求項10】前記対応する出力リンク送信機の1つが
    使用中又は動作不能状態である場合を除き、前記入力リ
    ンク受信機の1つが前記出力リンク送信機の対応する1
    つに前記多重同時接続を確立し、前記使用中又は動作不
    能状態の場合は、前記前のノードにリンク閉鎖指令を送
    り出す、請求項8に記載のネットワークの宛先指定装
    置。
  11. 【請求項11】前記見出しが複数のビット・グループを
    含み、ビット・グループの各々のビット位置がネットワ
    ークで予め決められた次元に沿ってネットワーク経路に
    対応付けられ、各々のビット・グループの個々のビット
    位置が予め決められた次元に沿ってネットワーク経路の
    方向に対応付けられる、請求項8に記載のネットワーク
    の宛先指定装置。
  12. 【請求項12】前記見出しを修正する手段が前記出力リ
    ンク送信機の各々に有る、請求項8に記載のネットワー
    クの宛先指定装置。
  13. 【請求項13】前記修正手段が、前記宛先ノードに応答
    する前記次のノードの1つからネットワーク経路を示す
    前記見出しの最初のビット・グループを変更し、前記宛
    先ノードと対応する追加の次のノードのからネットワー
    ク経路を示す前記見出しの追加ビット・グループを修正
    し、 前記出力リンク送信機の各々が、リンクされた前記次の
    ノードへ、前記変更された見出しの最初のビット・グル
    ープを最初に送信する、 請求項12に記載のネットワークの宛先指定装置。
  14. 【請求項14】前記メッセージがその終了を表すメッセ
    ージの終り指令を伴う、請求項8に記載のネットワーク
    の宛先指定装置。
  15. 【請求項15】前記1つのノードの前記入力リンク受信
    機の各々がメッセージの終り信号を受信すると、前記前
    のノードに肯定応答指令を送出し、これに続いてリンク
    閉鎖指令を送り出す請求項8に記載のネットワークの宛
    先指令装置。
JP2190891A 1989-07-27 1990-07-20 ネツトワ―クの宛先指定方法及び装置 Expired - Fee Related JP2505060B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US386521 1989-07-27
US07/386,521 US5181017A (en) 1989-07-27 1989-07-27 Adaptive routing in a parallel computing system

Publications (2)

Publication Number Publication Date
JPH0365750A JPH0365750A (ja) 1991-03-20
JP2505060B2 true JP2505060B2 (ja) 1996-06-05

Family

ID=23525932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2190891A Expired - Fee Related JP2505060B2 (ja) 1989-07-27 1990-07-20 ネツトワ―クの宛先指定方法及び装置

Country Status (11)

Country Link
US (1) US5181017A (ja)
EP (1) EP0410568B1 (ja)
JP (1) JP2505060B2 (ja)
KR (1) KR930004910B1 (ja)
CN (1) CN1020533C (ja)
AR (1) AR245303A1 (ja)
AU (1) AU622815B2 (ja)
BR (1) BR9003630A (ja)
CA (1) CA2015968C (ja)
DE (1) DE69029766T2 (ja)
PE (1) PE10891A1 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0509058A4 (en) * 1990-01-05 1993-11-18 Maspar Computer Corporation Router chip with quad-crossbar and hyperbar personalities
AU630299B2 (en) * 1990-07-10 1992-10-22 Fujitsu Limited A data gathering/scattering system in a parallel computer
US5708836A (en) * 1990-11-13 1998-01-13 International Business Machines Corporation SIMD/MIMD inter-processor communication
US5630162A (en) 1990-11-13 1997-05-13 International Business Machines Corporation Array processor dotted communication network based on H-DOTs
US5734921A (en) 1990-11-13 1998-03-31 International Business Machines Corporation Advanced parallel array processor computer package
US5963745A (en) 1990-11-13 1999-10-05 International Business Machines Corporation APAP I/O programmable router
US5765012A (en) 1990-11-13 1998-06-09 International Business Machines Corporation Controller for a SIMD/MIMD array having an instruction sequencer utilizing a canned routine library
US5765011A (en) 1990-11-13 1998-06-09 International Business Machines Corporation Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams
US5815723A (en) 1990-11-13 1998-09-29 International Business Machines Corporation Picket autonomy on a SIMD machine
US5625836A (en) 1990-11-13 1997-04-29 International Business Machines Corporation SIMD/MIMD processing memory element (PME)
US5966528A (en) 1990-11-13 1999-10-12 International Business Machines Corporation SIMD/MIMD array processor with vector processing
EP0485690B1 (en) 1990-11-13 1999-05-26 International Business Machines Corporation Parallel associative processor system
US5828894A (en) 1990-11-13 1998-10-27 International Business Machines Corporation Array processor having grouping of SIMD pickets
US5590345A (en) * 1990-11-13 1996-12-31 International Business Machines Corporation Advanced parallel array processor(APAP)
US5588152A (en) 1990-11-13 1996-12-24 International Business Machines Corporation Advanced parallel processor including advanced support hardware
US5794059A (en) 1990-11-13 1998-08-11 International Business Machines Corporation N-dimensional modified hypercube
US5765015A (en) 1990-11-13 1998-06-09 International Business Machines Corporation Slide network for an array processor
US5617577A (en) 1990-11-13 1997-04-01 International Business Machines Corporation Advanced parallel array processor I/O connection
US5809292A (en) 1990-11-13 1998-09-15 International Business Machines Corporation Floating point for simid array machine
US5963746A (en) 1990-11-13 1999-10-05 International Business Machines Corporation Fully distributed processing memory element
IE920032A1 (en) * 1991-01-11 1992-07-15 Marconi Gec Ltd Parallel processing apparatus
US5471623A (en) * 1991-02-26 1995-11-28 Napolitano, Jr.; Leonard M. Lambda network having 2m-1 nodes in each of m stages with each node coupled to four other nodes for bidirectional routing of data packets between nodes
US5825773A (en) * 1991-03-20 1998-10-20 Hitachi, Ltd. Switching system for transferring broadcast packet held in broadcast buffer received from input port to output ports according to the state of each output port
US5408646A (en) * 1991-03-29 1995-04-18 International Business Machines Corp. Multipath torus switching apparatus
US5426427A (en) * 1991-04-04 1995-06-20 Compuserve Incorporated Data transmission routing system
US5594918A (en) 1991-05-13 1997-01-14 International Business Machines Corporation Parallel computer system providing multi-ported intelligent memory
US5689719A (en) * 1991-06-28 1997-11-18 Sanyo Electric O., Ltd. Parallel computer system including processing elements
JP3679813B2 (ja) * 1991-07-22 2005-08-03 株式会社日立製作所 並列計算機
JPH0752437B2 (ja) * 1991-08-07 1995-06-05 インターナショナル・ビジネス・マシーンズ・コーポレイション メッセージの進行を追跡する複数ノード・ネットワーク
US5715391A (en) * 1991-11-15 1998-02-03 International Business Machines Corporation Modular and infinitely extendable three dimensional torus packaging scheme for parallel processing
JP2642039B2 (ja) 1992-05-22 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション アレイ・プロセッサ
US5758053A (en) * 1992-07-22 1998-05-26 Hitachi, Ltd. Fault handling and recovery for system having plural processors
JP3287901B2 (ja) * 1993-03-12 2002-06-04 シャープ株式会社 データ駆動型情報処理システムにおける識別データ確認方法
US5598568A (en) * 1993-05-06 1997-01-28 Mercury Computer Systems, Inc. Multicomputer memory access architecture
US5463486A (en) * 1993-08-23 1995-10-31 Unisys Corporation Self-routing multi-stage photonic interconnect
US5371621A (en) * 1993-08-23 1994-12-06 Unisys Corporation Self-routing multi-stage photonic interconnect
JP3237736B2 (ja) * 1993-09-07 2001-12-10 ヒュンダイ エレクトロニクス アメリカ データ記憶装置のマトリックス構造
US5471589A (en) * 1993-09-08 1995-11-28 Unisys Corporation Multiprocessor data processing system having nonsymmetrical channel(x) to channel(y) interconnections
JPH07143140A (ja) * 1993-11-15 1995-06-02 Fujitsu Ltd ユニバーサル・リンク・コンフィギュレータ
US5528762A (en) * 1993-12-27 1996-06-18 Intel Corporation Self-timed data streaming receiver and transmitter having reduced latency and increased data streaming capability
JP3389315B2 (ja) * 1994-03-18 2003-03-24 富士通株式会社 コネクションレス通信におけるメッセージ転送方法及び装置
US5768539A (en) * 1994-05-27 1998-06-16 Bell Atlantic Network Services, Inc. Downloading applications software through a broadcast channel
JP3172387B2 (ja) * 1994-06-01 2001-06-04 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 入出力通信サブシステム及び方法
US5793964A (en) * 1995-06-07 1998-08-11 International Business Machines Corporation Web browser system
US5774067A (en) * 1995-06-07 1998-06-30 International Business Machines Corporation Flash-flooding multi-stage interconnection network with parallel path seeking switching elements
US5721908A (en) * 1995-06-07 1998-02-24 International Business Machines Corporation Computer network for WWW server data access over internet
US5745754A (en) * 1995-06-07 1998-04-28 International Business Machines Corporation Sub-agent for fulfilling requests of a web browser using an intelligent agent and providing a report
US5710918A (en) * 1995-06-07 1998-01-20 International Business Machines Corporation Method for distributed task fulfillment of web browser requests
US5701451A (en) * 1995-06-07 1997-12-23 International Business Machines Corporation Method for fulfilling requests of a web browser
US5835024A (en) * 1995-06-07 1998-11-10 International Business Machines Corporation Multi-stage interconnection network with selectable function switching apparatus
US5752246A (en) * 1995-06-07 1998-05-12 International Business Machines Corporation Service agent for fulfilling requests of a web browser
US5996020A (en) 1995-07-21 1999-11-30 National Security Agency Multiple level minimum logic network
AU768042B2 (en) * 1995-07-21 2003-11-27 Coke S. Reed Multiple level minimum logic network
JPH0962741A (ja) * 1995-08-25 1997-03-07 Casio Comput Co Ltd データ通信システムにおけるデータ処理方法
KR0170493B1 (ko) * 1995-12-08 1999-03-30 양승택 다중 프로세서 시스템을 위한 논블록킹 결함허용 감마 연결망
US6289021B1 (en) 1997-01-24 2001-09-11 Interactic Holdings, Llc Scaleable low-latency switch for usage in an interconnect structure
US6122277A (en) * 1997-08-19 2000-09-19 International Business Machines Corporation Parallel computer network broadcasting and acknowledgement
KR100250437B1 (ko) 1997-12-26 2000-04-01 정선종 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치
US6717942B1 (en) * 1998-06-25 2004-04-06 Avici Systems, Inc. Space-efficient source routing
US6687754B1 (en) * 1998-08-27 2004-02-03 Intel Corporation Method of detecting a device in a network
DE10001874A1 (de) * 2000-01-18 2001-07-19 Infineon Technologies Ag Multi-Master-Bus-System
US20020029287A1 (en) * 2000-02-02 2002-03-07 Yechiam Yemini Method and apparatus for dynamically addressing a circuits based network
US7047196B2 (en) * 2000-06-08 2006-05-16 Agiletv Corporation System and method of voice recognition near a wireline node of a network supporting cable television and/or video delivery
US7246111B1 (en) * 2000-06-30 2007-07-17 Ncr Corporation Capturing database system information
AU2001296628A1 (en) 2000-09-27 2002-04-08 Hrl Laboratories, Llc Method and apparatus for providing directed communications through a networked array of nodes
US20020040391A1 (en) * 2000-10-04 2002-04-04 David Chaiken Server farm formed of systems on a chip
US20040158663A1 (en) * 2000-12-21 2004-08-12 Nir Peleg Interconnect topology for a scalable distributed computer system
US7072976B2 (en) * 2001-01-04 2006-07-04 Sun Microsystems, Inc. Scalable routing scheme for a multi-path interconnection fabric
KR100620835B1 (ko) * 2001-02-24 2006-09-13 인터내셔널 비지네스 머신즈 코포레이션 최적화된 가변 네트워크 스위치
JP3508857B2 (ja) * 2001-07-31 2004-03-22 日本電気株式会社 ノード間データ転送方法およびデータ転送装置
AU2003244925A1 (en) * 2002-07-25 2004-02-16 Koninklijke Philips Electronics N.V. System and method for data routing
US7461166B2 (en) * 2003-02-21 2008-12-02 International Business Machines Corporation Autonomic service routing using observed resource requirement for self-optimization
US7376859B2 (en) * 2003-10-20 2008-05-20 International Business Machines Corporation Method, system, and article of manufacture for data replication
US20060227774A1 (en) * 2005-04-06 2006-10-12 International Business Machines Corporation Collective network routing
US8526463B2 (en) 2005-06-01 2013-09-03 Qualcomm Incorporated System and method to support data applications in a multi-homing, multi-mode communication device
GB0524126D0 (en) * 2005-11-26 2006-01-04 Cogniscience Ltd Data transmission method
US9244793B1 (en) 2008-11-04 2016-01-26 Teradata Us, Inc. Using target database system statistics in emulation
US20110093540A1 (en) * 2009-09-30 2011-04-21 Bae Systems Information And Electronic Systems Integration Inc. Method and system for communications using cooperative helper nodes
US9426067B2 (en) 2012-06-12 2016-08-23 International Business Machines Corporation Integrated switch for dynamic orchestration of traffic
JP2016038649A (ja) * 2014-08-06 2016-03-22 富士通株式会社 並列計算機システム及び並列計算機システムの制御方法
JPWO2020166378A1 (ja) * 2019-02-15 2021-12-09 ソニーセミコンダクタソリューションズ株式会社 通信装置および通信方法、並びにプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111931A (en) * 1980-02-07 1981-09-04 Nippon Telegr & Teleph Corp <Ntt> Data transfer device
US4399531A (en) * 1980-09-29 1983-08-16 Rockwell International Corporation Distributed digital data communications network
EP0221360B1 (en) * 1985-11-04 1992-12-30 International Business Machines Corporation Digital data message transmission networks and the establishing of communication paths therein
US4679189A (en) * 1985-11-27 1987-07-07 American Telephone And Telegraph Company Alternate routing arrangement
EP0234191B1 (en) * 1986-01-09 1993-12-29 Nec Corporation Packet-switched communications network with parallel virtual circuits for re-routing message packets
US4872197A (en) * 1986-10-02 1989-10-03 Dti Peripherals, Inc. Dynamically configurable communications network
US4942517A (en) * 1987-10-08 1990-07-17 Eastman Kodak Company Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers
JP3072646B2 (ja) * 1989-03-20 2000-07-31 富士通株式会社 並列計算機間通信制御方式

Also Published As

Publication number Publication date
EP0410568A3 (en) 1993-03-03
KR910003969A (ko) 1991-02-28
DE69029766D1 (de) 1997-03-06
EP0410568B1 (en) 1997-01-22
CA2015968C (en) 1995-12-19
KR930004910B1 (ko) 1993-06-10
AU5786390A (en) 1991-01-31
CN1049066A (zh) 1991-02-06
AR245303A1 (es) 1993-12-30
JPH0365750A (ja) 1991-03-20
US5181017A (en) 1993-01-19
AU622815B2 (en) 1992-04-16
CN1020533C (zh) 1993-05-05
PE10891A1 (es) 1991-03-30
BR9003630A (pt) 1991-08-27
DE69029766T2 (de) 1997-07-17
EP0410568A2 (en) 1991-01-30
CA2015968A1 (en) 1991-01-27

Similar Documents

Publication Publication Date Title
JP2505060B2 (ja) ネツトワ―クの宛先指定方法及び装置
US5347450A (en) Message routing in a multiprocessor computer system
US5408646A (en) Multipath torus switching apparatus
EP0169208B1 (en) Self-routing packet switching network
US5175733A (en) Adaptive message routing for multi-dimensional networks
JP2601456B2 (ja) ユーザー・パケツトの経路を選択する方法
Chow et al. Hyperswitch network for the hypercube computer
CA2196567C (en) Network communication unit using an adaptive router
EP0404337B1 (en) High-speed mesh connected local area network
US6950428B1 (en) System and method for configuring adaptive sets of links between routers in a system area network (SAN)
US5701416A (en) Adaptive routing mechanism for torus interconnection network
US5802054A (en) Atomic network switch with integrated circuit switch nodes
US5546596A (en) Method and apparatus for integrated local and express routing in a multiprocessor
US5398317A (en) Synchronous message routing using a retransmitted clock signal in a multiprocessor computer system
CN1108571C (zh) 带宽可扩展的互连网络以及在其中传送数据的方法
JPH02148354A (ja) ネットワーク通信システム及び方法
US6055599A (en) Hierarchical crossbar interconnection network for a cluster-based parallel processing computer
JPH0828742B2 (ja) パケット順次分配機能を持つ自己ル−ティングパケット交換ネットワ−ク
US6009092A (en) LAN switch architecture
JPH03154452A (ja) プロトコル・システム、動的結合装置のポートの状態を制御するための方法、動的スイッチ及び双方向伝送システムを動作させるための方法
JPH088590B2 (ja) 多パケット宛先のパケット交換ネットワ−ク
US6934283B1 (en) System and method for source defined packet routing
US5594866A (en) Message routing in a multi-processor computer system with alternate edge strobe regeneration
JPH06203000A (ja) スイッチ方式マルチノードプレーナ
US6226683B1 (en) Increasing probability multi-stage network

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees