JP2503064B2 - デ―タ転送制御方法および装置 - Google Patents
デ―タ転送制御方法および装置Info
- Publication number
- JP2503064B2 JP2503064B2 JP63317995A JP31799588A JP2503064B2 JP 2503064 B2 JP2503064 B2 JP 2503064B2 JP 63317995 A JP63317995 A JP 63317995A JP 31799588 A JP31799588 A JP 31799588A JP 2503064 B2 JP2503064 B2 JP 2503064B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- request signal
- transfer request
- data transfer
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データ処理システムのインタフェース制御
方式に係り、例えば、チャネルと入出力装置との間、CP
Uとメモリとの間、メモリとメモリとの間等のデータ転
送に好適な同期式転送のデータ転送制御方法に関する。
方式に係り、例えば、チャネルと入出力装置との間、CP
Uとメモリとの間、メモリとメモリとの間等のデータ転
送に好適な同期式転送のデータ転送制御方法に関する。
［従来の技術］ 従来の同期式データ転送方式は、例えば、特公昭58-2
9536号公報あるいは特公昭61-26108号公報に記載のよう
に、データ送出側からデータ受取側へデータを転送する
際、データ送出側ではデータ転送要求信号とともにデー
タを送出し、データ受取側では、データ転送要求信号を
検出したときデータをラッチするようになっている。
9536号公報あるいは特公昭61-26108号公報に記載のよう
に、データ送出側からデータ受取側へデータを転送する
際、データ送出側ではデータ転送要求信号とともにデー
タを送出し、データ受取側では、データ転送要求信号を
検出したときデータをラッチするようになっている。
［発明が解決しようとする課題］ ところで、近年、ワークステーション、パーソナルコ
ンピュータ等のデータ処理装置にエラー訂正機能が採用
されるようになってきており、このエラー訂正機能を活
かした高速なデータ転送を行おうとすると、上記従来の
技術では次のような問題が生じた。
ンピュータ等のデータ処理装置にエラー訂正機能が採用
されるようになってきており、このエラー訂正機能を活
かした高速なデータ転送を行おうとすると、上記従来の
技術では次のような問題が生じた。
すなわち、例えばメモリから読みだされたデータのエ
ラーを検出、訂正する機能を有する場合、各データごと
に、エラーの判定、訂正を行った後の正しいデータをデ
ータ受取側へ送出しようとすると、高速のデータ転送が
行えないという問題がある。そこで、データのエラー判
定の結果が判明する前にデータを送出し、エラーが検出
された場合には、直前に送出したデータを無効化し、訂
正あるいは正しいデータの再送を行うことが考えられる
が、この場合には、直前に送出したデータの訂正処理あ
るいは無効処理を指示するために、特別の制御線を必要
とするという問題があった。
ラーを検出、訂正する機能を有する場合、各データごと
に、エラーの判定、訂正を行った後の正しいデータをデ
ータ受取側へ送出しようとすると、高速のデータ転送が
行えないという問題がある。そこで、データのエラー判
定の結果が判明する前にデータを送出し、エラーが検出
された場合には、直前に送出したデータを無効化し、訂
正あるいは正しいデータの再送を行うことが考えられる
が、この場合には、直前に送出したデータの訂正処理あ
るいは無効処理を指示するために、特別の制御線を必要
とするという問題があった。
本発明の目的は、データストリーミング方式などの同
期式転送方法において、データの誤り訂正処理あるいは
エラー時の無効化処理を、そのための特別の制御線を用
いることなく、実現することを可能にすることにある。
期式転送方法において、データの誤り訂正処理あるいは
エラー時の無効化処理を、そのための特別の制御線を用
いることなく、実現することを可能にすることにある。
［課題を解決するための手段］ 上記目的を達成するために、本発明によるデータ転送
制御方法は、データ送出側からデータ受取側へデータ転
送要求信号を発することにより、データ受取側にデータ
の送出を報知するデータ転送制御方法において、上記デ
ータ送出側でデータを送出した後、当該データが無効で
ある場合には、その旨を上記データ転送要求信号の変化
により上記データ受取側に報知し、上記データ受取側で
は、上記データ転送要求信号に応じてデータを一旦受け
取った後、所定時間内に上記データ転送要求信号の変化
を検出したとき、当該データを無効化するようにしたも
のである。
制御方法は、データ送出側からデータ受取側へデータ転
送要求信号を発することにより、データ受取側にデータ
の送出を報知するデータ転送制御方法において、上記デ
ータ送出側でデータを送出した後、当該データが無効で
ある場合には、その旨を上記データ転送要求信号の変化
により上記データ受取側に報知し、上記データ受取側で
は、上記データ転送要求信号に応じてデータを一旦受け
取った後、所定時間内に上記データ転送要求信号の変化
を検出したとき、当該データを無効化するようにしたも
のである。
本発明によるデータ転送制御方法は、他の見地によれ
ば、データ送出側からデータ受取側へデータを転送する
際に、データのエラー判定を行い、該判定結果が判明す
る前にデータ転送要求信号および当該データをデータ受
取側に送出するデータ転送制御方法において、上記デー
タ送出側でデータを送出した後、当該データにエラーが
検出されたとき、当該データが無効であることを、上記
データ転送要求信号の変化により上記データ受取側に報
知し、上記データ受取側では、上記データ転送要求信号
に応じてデータを一旦受け取った後、所定時間内に上記
データ転送要求信号の変化を検出したとき当該データを
無効化するようにしたものである。
ば、データ送出側からデータ受取側へデータを転送する
際に、データのエラー判定を行い、該判定結果が判明す
る前にデータ転送要求信号および当該データをデータ受
取側に送出するデータ転送制御方法において、上記デー
タ送出側でデータを送出した後、当該データにエラーが
検出されたとき、当該データが無効であることを、上記
データ転送要求信号の変化により上記データ受取側に報
知し、上記データ受取側では、上記データ転送要求信号
に応じてデータを一旦受け取った後、所定時間内に上記
データ転送要求信号の変化を検出したとき当該データを
無効化するようにしたものである。
上記データ転送要求信号の変化の態様およびその検出
方法としては、例えば、上記データ送出側では、上記デ
ータについてエラーが検出されないときは、上記データ
転送要求信号を当該データ送出後も所定時間維持し、エ
ラーが検出されたときは、上記所定時間経過前に上記デ
ータ転送要求信号を停止し、上記データ受取側では、上
記データ停止要求信号が上記所定時間維持されていない
ことを検出したとき、当該データを無効化する。
方法としては、例えば、上記データ送出側では、上記デ
ータについてエラーが検出されないときは、上記データ
転送要求信号を当該データ送出後も所定時間維持し、エ
ラーが検出されたときは、上記所定時間経過前に上記デ
ータ転送要求信号を停止し、上記データ受取側では、上
記データ停止要求信号が上記所定時間維持されていない
ことを検出したとき、当該データを無効化する。
本発明によるデータ送出方法は、データ送出側からデ
ータ受取側へクロックに同期してデータを転送する際
に、データ送出側からデータ受取側にデータ転送要求信
号を発するデータ送出方法において、データ送出後に、
当該データのエラーが検出されない場合には、上記デー
タ転送要求信号を２同期サイクル間出力し、エラーが検
出された場合には、上記データ転送要求信号の１同期サ
イクル間のみ出力するようにしたものである。
ータ受取側へクロックに同期してデータを転送する際
に、データ送出側からデータ受取側にデータ転送要求信
号を発するデータ送出方法において、データ送出後に、
当該データのエラーが検出されない場合には、上記デー
タ転送要求信号を２同期サイクル間出力し、エラーが検
出された場合には、上記データ転送要求信号の１同期サ
イクル間のみ出力するようにしたものである。
また、本発明によるデータ受取方法は、このデータ送
出方法により送出されたデータを受け取るデータ受取方
法であって、上記データを一旦受け取った後、上記２同
期サイクル目に上記データ転送要求信号が出力されてい
るか否かを検出し、出力されていない場合には、当該デ
ータを無効とするようにしたものである。
出方法により送出されたデータを受け取るデータ受取方
法であって、上記データを一旦受け取った後、上記２同
期サイクル目に上記データ転送要求信号が出力されてい
るか否かを検出し、出力されていない場合には、当該デ
ータを無効とするようにしたものである。
さらに、本発明によるデータ送出制御装置は、データ
送出側からデータ受取側へデータを送出するデータ送出
制御装置において、データの送出をデータ受取側に報知
するデータ転送要求信号を発生する手段と、データ送出
後、当該データのエラーが検出されない場合には、上記
データ転送要求信号を予め定めた一定時間維持する手段
と、データ送出後、当該データのエラーが検出された場
合には、上記データ転送要求信号を上記一定時間の経過
前に出力停止する手段とを備えたことを特徴とするもの
である。
送出側からデータ受取側へデータを送出するデータ送出
制御装置において、データの送出をデータ受取側に報知
するデータ転送要求信号を発生する手段と、データ送出
後、当該データのエラーが検出されない場合には、上記
データ転送要求信号を予め定めた一定時間維持する手段
と、データ送出後、当該データのエラーが検出された場
合には、上記データ転送要求信号を上記一定時間の経過
前に出力停止する手段とを備えたことを特徴とするもの
である。
本発明によるメモリリード制御装置は、データ送出制
御装置の一形態であり、メモリリードアクセス手段と、
該手段によるメモリの読出しデータの正当性を判定する
エラー判定手段と、上記読出しデータの送出をデータ受
取側に報知するデータ転送要求信号を発生する手段とを
備えたメモリリード制御装置において、上記データ転送
要求信号を予め定めた一定時間維持する手段と、上記デ
ータ転送後、上記エラー判定手段により当該データにつ
いてエラーが検出されたとき、上記データ転送要求信号
を上記一定時間経過前に出力停止する手段とを設けたこ
とを特徴とするものである。
御装置の一形態であり、メモリリードアクセス手段と、
該手段によるメモリの読出しデータの正当性を判定する
エラー判定手段と、上記読出しデータの送出をデータ受
取側に報知するデータ転送要求信号を発生する手段とを
備えたメモリリード制御装置において、上記データ転送
要求信号を予め定めた一定時間維持する手段と、上記デ
ータ転送後、上記エラー判定手段により当該データにつ
いてエラーが検出されたとき、上記データ転送要求信号
を上記一定時間経過前に出力停止する手段とを設けたこ
とを特徴とするものである。
本発明によるデータ受取制御装置は、データ転送要求
信号に応じて、データ送出側から送出されたデータを受
け取るデータ受取制御装置において、上記データ停止要
求信号に応じて当該データを受け取る手段と、上記デー
タ転送要求信号を監視する手段と、該監視する手段によ
り、上記データの受取後の予め定められた時点に上記デ
ータ転送要求信号が検出されない場合には、当該データ
を無効化する手段とを備えることを特徴とするものであ
る。
信号に応じて、データ送出側から送出されたデータを受
け取るデータ受取制御装置において、上記データ停止要
求信号に応じて当該データを受け取る手段と、上記デー
タ転送要求信号を監視する手段と、該監視する手段によ
り、上記データの受取後の予め定められた時点に上記デ
ータ転送要求信号が検出されない場合には、当該データ
を無効化する手段とを備えることを特徴とするものであ
る。
本発明によるデータ受取制御装置は、他の見地によれ
ば、データ転送要求信号に応じてデータ送出側から送出
されたデータを受け取るデータ受取制御装置において、
上記データ転送要求信号に応じて、第１のクロックエッ
ジで当該データを一時取り込む手段と、上記第１のクロ
ックエッジの後続の第２のクロックエッジにおいても上
記データ転送要求信号が発生しているか否かを検出する
手段と、該検出する手段の検出出力に応じて、上記一時
取り込む手段の出力を格納する手段とを備えることを特
徴とするものである。
ば、データ転送要求信号に応じてデータ送出側から送出
されたデータを受け取るデータ受取制御装置において、
上記データ転送要求信号に応じて、第１のクロックエッ
ジで当該データを一時取り込む手段と、上記第１のクロ
ックエッジの後続の第２のクロックエッジにおいても上
記データ転送要求信号が発生しているか否かを検出する
手段と、該検出する手段の検出出力に応じて、上記一時
取り込む手段の出力を格納する手段とを備えることを特
徴とするものである。
［作用］ 以下、本発明の代表的な作用を説明する。
データ送出側のI/O装置、メモリ等は、送出すべきデ
ータのエラーの判定結果が判明する前に、データ転送要
求信号およびデータを送出し、エラーが検出されなけれ
ば、データ転送要求信号を続く同期サイクルまで保持し
つづける。エラーの判定結果は、１同期サイクル内には
判明するので、エラーが検出された場合には、データ転
送要求信号の発生をその１同期サイクルで停止する。
ータのエラーの判定結果が判明する前に、データ転送要
求信号およびデータを送出し、エラーが検出されなけれ
ば、データ転送要求信号を続く同期サイクルまで保持し
つづける。エラーの判定結果は、１同期サイクル内には
判明するので、エラーが検出された場合には、データ転
送要求信号の発生をその１同期サイクルで停止する。
データ受取側のチャネル、CPU等は、一度、転送要求
信号を受けたときに、とりあえずデータを一時取り込
み、続く同期サイクルでもデータ転送要求信号が出力さ
れている場合にのみ、その一時取り込んだデータを有効
とする。データ転送要求信号が既に出力されていない場
合には、当該データを無効化し、再度、転送要求信号が
送出されてくるまで待機する。
信号を受けたときに、とりあえずデータを一時取り込
み、続く同期サイクルでもデータ転送要求信号が出力さ
れている場合にのみ、その一時取り込んだデータを有効
とする。データ転送要求信号が既に出力されていない場
合には、当該データを無効化し、再度、転送要求信号が
送出されてくるまで待機する。
このように、本発明によれば、エラー判定前にデータ
を送出するので、同期転送の高速性を損なうことはな
く、エラー発生時には、既存の転送要求信号を利用し
て、データ無効化の指示を行うので、そのための特別な
制御線も必要としない。
を送出するので、同期転送の高速性を損なうことはな
く、エラー発生時には、既存の転送要求信号を利用し
て、データ無効化の指示を行うので、そのための特別な
制御線も必要としない。
［実施例］ 以下、本発明の実施例について、図面を参照しなが
ら、詳細に説明する。
ら、詳細に説明する。
まず、第１図に、本発明によるデータ転送制御方法を
採用したデータ受取制御装置の回路図を示す。ここで
は、同期転送による複数レジスタへの一括リードを行
う、いわゆるバースト転送リードを例として説明する。
採用したデータ受取制御装置の回路図を示す。ここで
は、同期転送による複数レジスタへの一括リードを行
う、いわゆるバースト転送リードを例として説明する。
第１図の装置は、データ転送要求信号RQSTに応じてデ
ータDATAを一時取り込む手段（ラッチ104）と、このデ
ータが有効であるとき格納する手段（複数のレジスタ10
6）と、転送要求信号RQSTに応じてデータをラッチ104へ
取り込むための信号FETCHを発生するための手段（FF10
1,103、アンドゲート109）と、転送要求信号RQSTを監視
し、連続して２クロック期間この信号が発生していると
きラッチ104の保持データをレジスタ106に格納するため
の信号SETを発生する手段（FF101,102、アンドゲート11
2,113、インバータ108）と、ラッチ104からのデータを
順次、レジスタ106−１〜106−ｎへ振り分ける手段（ラ
ッチ105,デマルチプレクサ115、セレクタ114、インクリ
メンタ111およびゲート110）とからなる。
ータDATAを一時取り込む手段（ラッチ104）と、このデ
ータが有効であるとき格納する手段（複数のレジスタ10
6）と、転送要求信号RQSTに応じてデータをラッチ104へ
取り込むための信号FETCHを発生するための手段（FF10
1,103、アンドゲート109）と、転送要求信号RQSTを監視
し、連続して２クロック期間この信号が発生していると
きラッチ104の保持データをレジスタ106に格納するため
の信号SETを発生する手段（FF101,102、アンドゲート11
2,113、インバータ108）と、ラッチ104からのデータを
順次、レジスタ106−１〜106−ｎへ振り分ける手段（ラ
ッチ105,デマルチプレクサ115、セレクタ114、インクリ
メンタ111およびゲート110）とからなる。
各FF101,102,103は各々のＴ入力の立ち上がりエッジ
でＤ入力の値を保持し、この値がＱ出力となる。ラッチ
104,105,106は各々のＴ入力の立上りエッジでＩ入力の
値を保持し、出力端Ｏに出力する。転送要求信号RQSTは
クロック信号CLKの立上りエッジに同期した信号であ
る。データDATAは、転送要求信号RQSTを同期した次のク
ロックCLKの立上りエッジでは確定している。この装置
が転送開始信号STTを受けとると、セレクタ114を通じ初
期レジスタ番号INITNoをラッチ105にセットする。転送
要求信号RQSTをクロックCLKの立上りで受け、FF101が出
力Ｑがアサートになると、FF103とアンドゲート109との
働きにより、ワンパルスのラッチ104のラッチ信号FETCH
がつくられ、データDATAをラッチ104にフェッチする。
続くクロックの立上りでも転送要求信号RQSTがアサート
されていたら、FF102もそのＱ出力がアサートとなり、
アンドゲート113により、データ格納信号SETが出力され
る。すると、ラッチ104に保持されていたデータが、ラ
ッチ105に保持されていたレジスタ番号RGSTNoに従い、
デマルチプレクサ115によって選択されたレジスタ106−
１〜106−ｎのいずれかに格納される。しかる後に、イ
ンクリメンタ111によってレジスタ番号が更新され、セ
レクタ114を通じてラッチ105に格納し直される。また、
このデータ格納信号SETによりインバータ108の出力がロ
ーレベルになり、アンドゲート112の出力をネゲート
し、次にクロックの立上りではFF102のＱ出力はネゲー
トされる。以上のタイミング以外の、転送データを待機
しているあいだは、ゲート110の出力がアサートになっ
ており、レジスタ番号RGSTNoを保持するラッチ105は、
セレクタ114を通じて同じ値を保持し続けている。
でＤ入力の値を保持し、この値がＱ出力となる。ラッチ
104,105,106は各々のＴ入力の立上りエッジでＩ入力の
値を保持し、出力端Ｏに出力する。転送要求信号RQSTは
クロック信号CLKの立上りエッジに同期した信号であ
る。データDATAは、転送要求信号RQSTを同期した次のク
ロックCLKの立上りエッジでは確定している。この装置
が転送開始信号STTを受けとると、セレクタ114を通じ初
期レジスタ番号INITNoをラッチ105にセットする。転送
要求信号RQSTをクロックCLKの立上りで受け、FF101が出
力Ｑがアサートになると、FF103とアンドゲート109との
働きにより、ワンパルスのラッチ104のラッチ信号FETCH
がつくられ、データDATAをラッチ104にフェッチする。
続くクロックの立上りでも転送要求信号RQSTがアサート
されていたら、FF102もそのＱ出力がアサートとなり、
アンドゲート113により、データ格納信号SETが出力され
る。すると、ラッチ104に保持されていたデータが、ラ
ッチ105に保持されていたレジスタ番号RGSTNoに従い、
デマルチプレクサ115によって選択されたレジスタ106−
１〜106−ｎのいずれかに格納される。しかる後に、イ
ンクリメンタ111によってレジスタ番号が更新され、セ
レクタ114を通じてラッチ105に格納し直される。また、
このデータ格納信号SETによりインバータ108の出力がロ
ーレベルになり、アンドゲート112の出力をネゲート
し、次にクロックの立上りではFF102のＱ出力はネゲー
トされる。以上のタイミング以外の、転送データを待機
しているあいだは、ゲート110の出力がアサートになっ
ており、レジスタ番号RGSTNoを保持するラッチ105は、
セレクタ114を通じて同じ値を保持し続けている。
第２図は本実施例のタイミングチャートである。転送
開始信号STTによってRGSTNoには初期レジスタ番号がセ
ットされる。続くクロックCLKの立上りエッジで転送要
求信号RQSTがアサートされているのでデータフェッチ信
号FETCHが出力される。ところが次のクロックCLKの立上
りエッジでは転送要求信号RQSTがネゲートであるので、
転送はキャンセルとなり、データ格納信号SETは出力さ
れない。次にはクロックCLKの連続した２回の立上りエ
ッジで転送要求信号RQSTがアサートされているので、フ
ェッチ、格納が行われ、データ格納信号SETが出力され
ると共にレジスタ番号RGSTNoが更新される。次の転送は
連続５回のクロックCLKの立上りエッジのあいだで転送
要求信号RQSTがアサートされ続けている。その結果、第
1,第２のデータは取り込まれているが、第３のデータは
格納されないことになる。
開始信号STTによってRGSTNoには初期レジスタ番号がセ
ットされる。続くクロックCLKの立上りエッジで転送要
求信号RQSTがアサートされているのでデータフェッチ信
号FETCHが出力される。ところが次のクロックCLKの立上
りエッジでは転送要求信号RQSTがネゲートであるので、
転送はキャンセルとなり、データ格納信号SETは出力さ
れない。次にはクロックCLKの連続した２回の立上りエ
ッジで転送要求信号RQSTがアサートされているので、フ
ェッチ、格納が行われ、データ格納信号SETが出力され
ると共にレジスタ番号RGSTNoが更新される。次の転送は
連続５回のクロックCLKの立上りエッジのあいだで転送
要求信号RQSTがアサートされ続けている。その結果、第
1,第２のデータは取り込まれているが、第３のデータは
格納されないことになる。
例えば、後述のように、データ送出側のメモリにECC
（エラー訂正符号）を持つ場合、データの確定から遅れ
てそのエラー判定が終了し、訂正可能エラーが判明した
とき、転送のリトライ動作に移るが、本実施例では、こ
のようなECCによる誤り訂正機能を備えたシステムにお
いて、特にリトライ要求信号線を設けることなくリトラ
イ機能が実現できるため、単純なデータストリーミング
方式と比べて格段に信頼性の高いデータ転送制御が、信
号線の追加なしに実現できるという特徴がある。
（エラー訂正符号）を持つ場合、データの確定から遅れ
てそのエラー判定が終了し、訂正可能エラーが判明した
とき、転送のリトライ動作に移るが、本実施例では、こ
のようなECCによる誤り訂正機能を備えたシステムにお
いて、特にリトライ要求信号線を設けることなくリトラ
イ機能が実現できるため、単純なデータストリーミング
方式と比べて格段に信頼性の高いデータ転送制御が、信
号線の追加なしに実現できるという特徴がある。
次に、第３図に、本発明によるデータ送出制御装置の
実施例の回路図を示す。ここでは、ECCによるエラー訂
正終了を持ち、ページモードのあるDRAMを用いたメモリ
リードアクセス制御回路に実施した一例について説明す
る。
実施例の回路図を示す。ここでは、ECCによるエラー訂
正終了を持ち、ページモードのあるDRAMを用いたメモリ
リードアクセス制御回路に実施した一例について説明す
る。
この回路は、メモリ（DRAM）301と、この読出しデー
タのエラーを判定、訂正を行うECC判定訂正部302と、メ
モリの読出しデータまたは訂正データのいずれかをエラ
ー信号ERRに応じて選択する手段（セレクタ306、インバ
ータ307）と、メモリ301の制御信号RAS,CASを発生する
手段（FF303,304等）と、CASアクセスから２クロック期
間出力される信号を発生する手段（FF305、オアゲート3
11）と、この信号をエラー発生時に途中で出力停止する
手段（アンドゲート312）とからなる。アンドゲート312
の出力が転送要求信号RQSTとなる。
タのエラーを判定、訂正を行うECC判定訂正部302と、メ
モリの読出しデータまたは訂正データのいずれかをエラ
ー信号ERRに応じて選択する手段（セレクタ306、インバ
ータ307）と、メモリ301の制御信号RAS,CASを発生する
手段（FF303,304等）と、CASアクセスから２クロック期
間出力される信号を発生する手段（FF305、オアゲート3
11）と、この信号をエラー発生時に途中で出力停止する
手段（アンドゲート312）とからなる。アンドゲート312
の出力が転送要求信号RQSTとなる。
メモリ301にはアドレス、R/信号が与えられ、リー
ド時はデータ313を出力する。ECC判定訂正部302はこれ
を受けて、判定結果エラーであればインバータ307の出
力がネゲートとなり、セレクタ306がECC判定訂正部302
から出力されるデータ314側にセレクトされる。一方、
アクセス要求信号AXを受けて、FF303,304とアンドゲー
ト309により構成される論理により、メモリ制御信号RA
S,CASが出力される。本回路ではクロック信号がインバ
ータドライバ308を通じてFF304,305に供給され、１クロ
ック幅のCASが生成される。ECC判定訂正部302は、１ク
ロック以内で判定を行い。エラーの場合アンドゲート31
2を閉じる。アンドゲート312のもう一方の入力は、CAS
を生成するFF304の出力から遅延回路310を通じた信号を
データ入力するFF305の出力と、FF304の出力とのオアを
ゲート311でとったものであり、CASアクセスから２クロ
ック間アサートされる信号である。アンドゲート312の
出力は転送要求信号REQとなり、２クロック連続アサー
トの場合に転送データを有効とし、１クロックアサート
の場合はリトライを行うものである。ECC判定部302でエ
ラーが検出された場合に、この転送要求信号REQは２ク
ロック目にネゲートされる、すなわち１クロックアサー
トとなる。
ド時はデータ313を出力する。ECC判定訂正部302はこれ
を受けて、判定結果エラーであればインバータ307の出
力がネゲートとなり、セレクタ306がECC判定訂正部302
から出力されるデータ314側にセレクトされる。一方、
アクセス要求信号AXを受けて、FF303,304とアンドゲー
ト309により構成される論理により、メモリ制御信号RA
S,CASが出力される。本回路ではクロック信号がインバ
ータドライバ308を通じてFF304,305に供給され、１クロ
ック幅のCASが生成される。ECC判定訂正部302は、１ク
ロック以内で判定を行い。エラーの場合アンドゲート31
2を閉じる。アンドゲート312のもう一方の入力は、CAS
を生成するFF304の出力から遅延回路310を通じた信号を
データ入力するFF305の出力と、FF304の出力とのオアを
ゲート311でとったものであり、CASアクセスから２クロ
ック間アサートされる信号である。アンドゲート312の
出力は転送要求信号REQとなり、２クロック連続アサー
トの場合に転送データを有効とし、１クロックアサート
の場合はリトライを行うものである。ECC判定部302でエ
ラーが検出された場合に、この転送要求信号REQは２ク
ロック目にネゲートされる、すなわち１クロックアサー
トとなる。
第４図は第３図の回路構成のメモリリード制御装置の
動作のタイミングチャートである。
動作のタイミングチャートである。
転送要求信号REQは、データ受取側でクロックの立下
りごとにサンプルされる。サンプリング401,402では２
クロック連続アサートなので、データ406は取り込まれ
る。ところがサンプリング403でアサートであった転送
要求信号REQがサンプリング409ではネゲートであり、デ
ータ407は受取側でフェッチはされるが格納はされず、
リトライとなる。ECCによる訂正を施されたデータ408が
しばらくしてから出力され、サンプリング404,405の２
クロックのREQアサートにより、これが取り込まれる。
同時にメモリへのリード・ライト信号R/がライトを示
し、訂正データがメモリにも格納される。
りごとにサンプルされる。サンプリング401,402では２
クロック連続アサートなので、データ406は取り込まれ
る。ところがサンプリング403でアサートであった転送
要求信号REQがサンプリング409ではネゲートであり、デ
ータ407は受取側でフェッチはされるが格納はされず、
リトライとなる。ECCによる訂正を施されたデータ408が
しばらくしてから出力され、サンプリング404,405の２
クロックのREQアサートにより、これが取り込まれる。
同時にメモリへのリード・ライト信号R/がライトを示
し、訂正データがメモリにも格納される。
第５図は本リードアクセス制御装置の動作の状態遷移
図である。状態遷移の条件となる信号は、データの送出
が要求されていることを示すON（第３図には図示せず）
と、ECC判定の結果、エラーであることを示す信号ERRで
ある。出力信号は、メモリアクセス信号AXと、DRAMのモ
リ・リードライト信号R/（リード時Hi）である。
図である。状態遷移の条件となる信号は、データの送出
が要求されていることを示すON（第３図には図示せず）
と、ECC判定の結果、エラーであることを示す信号ERRで
ある。出力信号は、メモリアクセス信号AXと、DRAMのモ
リ・リードライト信号R/（リード時Hi）である。
アイドル状態501にあるとき、データ送出要求ONがア
サートされると、リード状態502に遷移する。リード状
態502ではメモリアクセスAXがアサートされ、R/がHi
となりDRAMよりの読出しと、転送要求信号REQの出力と
が行われる。予め設定された量のデータ転送が終ると、
データ送出要求信号ONがネゲートされるのでアイドル状
態501に戻る。転送中にECCエラーが発見されると、訂正
不可能エラーである場合、自らデータ送出要求信号ONを
ネゲートし、転送をエラー終了する。訂正可能エラーで
ある場合、訂正開始状態503で一旦メモリアクセス信号A
Xをネゲートし、訂正状態504に遷移する。訂正状態504
ではメモリアクセス要求信号AXをアサートし、DRAMリー
ド・ライ号R/をLowにする。これにより、訂正データ
は送出されると同時にDRAMにも格納される。当該データ
の転送後、所定のデータ転送が終了したのであれば、デ
ータ送出要求信号ONがネゲートされることでアイドル状
態501に遷移する。残余のデータが依存する場合は、訂
正終了状態505でメモリアクセス信号AXを一旦ネゲート
し、リード状態502に遷移し、転送を継続する。
サートされると、リード状態502に遷移する。リード状
態502ではメモリアクセスAXがアサートされ、R/がHi
となりDRAMよりの読出しと、転送要求信号REQの出力と
が行われる。予め設定された量のデータ転送が終ると、
データ送出要求信号ONがネゲートされるのでアイドル状
態501に戻る。転送中にECCエラーが発見されると、訂正
不可能エラーである場合、自らデータ送出要求信号ONを
ネゲートし、転送をエラー終了する。訂正可能エラーで
ある場合、訂正開始状態503で一旦メモリアクセス信号A
Xをネゲートし、訂正状態504に遷移する。訂正状態504
ではメモリアクセス要求信号AXをアサートし、DRAMリー
ド・ライ号R/をLowにする。これにより、訂正データ
は送出されると同時にDRAMにも格納される。当該データ
の転送後、所定のデータ転送が終了したのであれば、デ
ータ送出要求信号ONがネゲートされることでアイドル状
態501に遷移する。残余のデータが依存する場合は、訂
正終了状態505でメモリアクセス信号AXを一旦ネゲート
し、リード状態502に遷移し、転送を継続する。
第３図、第４図、第５図により説明したメモリリード
アクセス制御装置では、ページモードアクセスのCASの
アサート・ネゲートが転送の最短時間となるため、エラ
ーが発生しない限り転送要求信号REQが継続してアサー
トされ続け、DRAMのアクセスサイクルを効率良く運用し
たリードアクセスが実現できる。
アクセス制御装置では、ページモードアクセスのCASの
アサート・ネゲートが転送の最短時間となるため、エラ
ーが発生しない限り転送要求信号REQが継続してアサー
トされ続け、DRAMのアクセスサイクルを効率良く運用し
たリードアクセスが実現できる。
［発明の効果］ 本発明によれば、特別な信号線を必要としないで転送
の訂正や無効化の処理が行えるので、同期式転送方式
で、ビット抜けやエラーのほとんどない信頼性の高い転
送を行うことができるという効果がある。
の訂正や無効化の処理が行えるので、同期式転送方式
で、ビット抜けやエラーのほとんどない信頼性の高い転
送を行うことができるという効果がある。
第１図は本発明によるデータ受取制御装置の一実施例の
回路図、第２図は第１図の装置の動作タイミング図、第
３図は本発明によるデータ送出制御装置の一実施例の回
路図、第４図は第３図の装置の動作タイミング図、第５
図は第３図の装置の動作状態遷移図である。 104…データフェッチ用ラッチ、105…レジスタ番号保持
ラッチ、106-1,106-n…データ格納用レジスタ。
回路図、第２図は第１図の装置の動作タイミング図、第
３図は本発明によるデータ送出制御装置の一実施例の回
路図、第４図は第３図の装置の動作タイミング図、第５
図は第３図の装置の動作状態遷移図である。 104…データフェッチ用ラッチ、105…レジスタ番号保持
ラッチ、106-1,106-n…データ格納用レジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 直原 正己 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロ ニクス機器開発研究所内 (72)発明者 小林 一司 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (72)発明者 榎本 博道 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (72)発明者 小林 正隆 神奈川県横浜市戸塚区吉田町292番地 株式会社日立マイクロソフトウエアシス テムズ内
Claims (9)
- 【請求項１】データ送出側からデータ受取側へデータ転
送要求信号を発することにより、データ受取側にデータ
の送出を報知するデータ転送制御方法において、 上記データ送出側でデータを送出した後、当該データが
無効である場合には、その旨を上記データ転送要求信号
の変化により上記データ受取側に報知し、 上記データ受取側では、上記データ転送要求信号に応じ
てデータを一旦受け取った後、所定時間内に上記データ
転送要求信号の変化を検出したとき、当該データを無効
化することを特徴とするデータ転送制御方法。 - 【請求項２】データ送出側からデータ受取側へデータを
転送する際に、データのエラー判定を行い、該判定結果
が判明する前にデータ転送要求信号および当該データを
データ受取側に送出するデータ転送制御方法において、 上記データ送出側でデータを送出した後、当該データに
エラーが検出されたとき、当該データが無効であること
を、上記データ転送要求信号の変化により上記データ受
取側に報知し、 上記データ受取側では、上記データ転送要求信号に応じ
てデータを一旦受け取った後、所定時間内に上記データ
転送要求信号の変化を検出したとき当該データを無効化
することを特徴とするデータ転送制御方法。 - 【請求項３】上記データ送出側では、上記データについ
てエラーが検出されないときは、上記データ転送要求信
号を当該データ送出後も所定時間維持し、エラーが検出
されたときは、上記所定時間経過前に上記データ転送要
求信号を停止し、上記データ受取側では、上記データ転
送要求信号が上記所定時間維持されていないことを検出
したとき、当該データを無効化することを特徴とする請
求項１または２記載のデータ転送制御方法。 - 【請求項４】データ送出側からデータ受取側へクロック
に同期してデータを転送する際に、データ送出側からデ
ータ受取側にデータ転送要求信号を発するデータ送出方
法において、 データ送出後に、当該データのエラーが検出されない場
合には、上記データ転送要求信号を２同期サイクル間出
力し、エラーが検出された場合には、上記データ転送要
求信号の１同期サイクル間のみ出力することを特徴とす
るデータ送出方法。 - 【請求項５】請求項４記載のデータ送出方法により送出
されたデータを受け取るデータ受取方法であって、 上記データを一旦受け取った後、上記２同期サイクル目
に上記データ転送要求信号が出力されているか否かを検
出し、出力されていない場合には、当該データを無効と
するデータの受取方法。 - 【請求項６】データ送出側からデータ受取側へデータを
送出するデータ送出制御装置において、 データの送出をデータ受取側に報知するデータ転送要求
信号を発生する手段と、 データ送出後、当該データのエラーが検出されない場合
には、上記データ転送要求信号を予め定めた一定時間維
持する手段と、 データ送出後、当該データのエラーが検出された場合に
は、上記データ転送要求信号を上記一定時間の経過前に
出力停止する手段と を備えたことを特徴とするデータ送出制御装置。 - 【請求項７】メモリリードアクセス手段と、該手段によ
るメモリの読出しデータの正当性を判定するエラー判定
手段と、上記読出しデータの送出をデータ受取側に報知
するデータ転送要求信号を発生する手段とを備えたメモ
リリード制御装置において、 上記データ転送要求信号を予め定めた一定時間維持する
手段と、 上記データ転送後、上記エラー判定手段により当該デー
タについてエラーが検出されたとき、上記データ転送要
求信号を上記一定時間経過前に出力停止する手段と を設けたことを特徴とするメモリリード制御装置。 - 【請求項８】データ転送要求信号に応じて、データ送出
側から送出されたデータを受け取るデータ受取制御装置
において、 上記データ転送要求信号に応じて当該データを受け取る
手段と、 上記データ転送要求信号を監視する手段と、 該監視する手段により、上記データの受取後の予め定め
られた時点に上記データ転送要求信号が検出されない場
合には、当該データを無効化する手段と を備えることを特徴とするデータ受取制御装置。 - 【請求項９】データ転送要求信号に応じてデータ送出側
から送出されたデータを受け取るデータ受取制御装置に
おいて、 上記データ転送要求信号に応じて、第１のクロックエッ
ジで当該データを一時取り込む手段と、 上記第１のクロックエッジの後続の第２のクロックエッ
ジにおいても上記データ転送要求信号が発生しているか
否かを検出する手段と、 該検出する手段の検出出力に応じて、上記一時取り込む
手段の出力を格納する手段と を備えることを特徴とするデータ受取制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317995A JP2503064B2 (ja) | 1988-12-16 | 1988-12-16 | デ―タ転送制御方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317995A JP2503064B2 (ja) | 1988-12-16 | 1988-12-16 | デ―タ転送制御方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02163864A JPH02163864A (ja) | 1990-06-25 |
| JP2503064B2 true JP2503064B2 (ja) | 1996-06-05 |
Family
ID=18094310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63317995A Expired - Lifetime JP2503064B2 (ja) | 1988-12-16 | 1988-12-16 | デ―タ転送制御方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503064B2 (ja) |
-
1988
- 1988-12-16 JP JP63317995A patent/JP2503064B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02163864A (ja) | 1990-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774700A (en) | Method and apparatus for determining the timing of snoop windows in a pipelined bus | |
| KR960012356B1 (ko) | 컴퓨터 시스템 및 데이타 전송 방법 | |
| JP4145146B2 (ja) | オンチップ・バックグラウンド・デバッグシステムを有するデータ処理システム及びその方法 | |
| JP3553946B2 (ja) | データ処理命令の実行 | |
| WO2005093758A1 (en) | Collision detection in a multi-port memory system | |
| JPH02227765A (ja) | デジタル・コンピユータのデータ転送装置 | |
| US20030093657A1 (en) | Method and apparatus for livelock prevention in a multiprocessor system | |
| JP2503064B2 (ja) | デ―タ転送制御方法および装置 | |
| JPH07129468A (ja) | 主記憶制御装置 | |
| US7120828B2 (en) | System and method for in-order queue draining | |
| JP4412852B2 (ja) | 無応答検出を備えたグローバルバス同期トランザクション肯定応答 | |
| US7237216B2 (en) | Clock gating approach to accommodate infrequent additional processing latencies | |
| US6701398B1 (en) | Global bus synchronous transaction acknowledge with nonresponse detection | |
| US5544341A (en) | Data access apparatus for preventing further cache access in case of an error during block data transfer | |
| JP3808525B2 (ja) | ライト及び／もしくはリードアクセス優先順位管理装置 | |
| US7882322B2 (en) | Early directory access of a double data rate elastic interface | |
| JPS6054042A (ja) | デ−タ転送方法及び装置 | |
| US20020169930A1 (en) | Memory access control system, method thereof and host bridge | |
| JPH11353242A (ja) | メモリ制御システム | |
| JP2853555B2 (ja) | 記憶制御装置 | |
| JP3444933B2 (ja) | バスウェイト機構を備えるデジタルコンピュータ装置 | |
| JP3072168B2 (ja) | メモリ動作調停回路 | |
| US6453373B1 (en) | Method and apparatus for differential strobing | |
| KR960016399B1 (ko) | 오류취급 기능을 갖는 기억장치 | |
| JP2002259229A (ja) | メモリデータ誤り訂正方式 |