JP2025035397A - 配線基板、積層型配線基板及び配線基板の製造方法 - Google Patents

Abstract

【課題】半導体素子からのノイズの拡散を抑制すること。
【解決手段】配線基板は、第１配線構造体と、第２配線構造体とを有する。第１配線構造体は、半導体素子の搭載面及び搭載面とは反対側の裏面を有する。第２配線構造体は、第１配線構造体の裏面に形成される。第２配線構造体は、補強絶縁層と、キャビティと、電子部品と、充填樹脂層とを有する。補強絶縁層は、第１配線構造体の裏面に形成される。キャビティは、補強絶縁層を第１配線構造体の裏面の方向へ切り欠いて形成される。電子部品は、キャビティ内に位置する。充填樹脂層は、キャビティ内に充填され、電子部品を被覆する。
【選択図】図２

Description

本発明は、配線基板、積層型配線基板及び配線基板の製造方法に関する。

従来、例えば主基板上に、微細配線を有する中継基板を積層した積層型配線基板が知られている。このような積層型配線基板では、中継基板上に半導体素子が搭載されるとともに、主基板上であって中継基板の周囲に、例えばキャパシタ等の電子部品が搭載されることがある。主基板上に搭載される電子部品は、中継基板上に搭載される半導体素子から発生するノイズを低減する機能を有する。

特開２００１－１４４２０７号公報

しかしながら、上記の積層型配線基板においては、半導体素子からのノイズが拡散する可能性があるという問題がある。具体的には、中継基板上に搭載される半導体素子と主基板上に搭載される電子部品とが中継基板の配線及び主基板の配線を介して接続されるため、半導体素子と電子部品との間の配線の長さが大きくなり、かかる配線のインダクタンスが増加する。この結果、半導体素子からのノイズが電子部品において十分に低減されず、半導体素子の周囲に拡散する恐れがある。

開示の技術は、上記に鑑みてなされたものであって、半導体素子からのノイズの拡散を抑制することができる配線基板、積層型配線基板及び配線基板の製造方法を提供することを目的とする。

本願の開示する配線基板は、一つの態様において、第１配線構造体と、第２配線構造体とを有する。第１配線構造体は、半導体素子の搭載面及び搭載面とは反対側の裏面を有する。第２配線構造体は、第１配線構造体の裏面に形成される。第２配線構造体は、補強絶縁層と、キャビティと、電子部品と、充填樹脂層とを有する。補強絶縁層は、第１配線構造体の裏面に形成される。キャビティは、補強絶縁層を第１配線構造体の裏面の方向へ切り欠いて形成される。電子部品は、キャビティ内に位置する。充填樹脂層は、キャビティ内に充填され、電子部品を被覆する。

本願の開示する配線基板の一つの態様によれば、半導体素子からのノイズの拡散を抑制することができる、という効果を奏する。

図１は、実施形態に係る基板の構造を示す図である。 図２は、実施形態に係る第１配線基板の構成を示す図である。 図３は、実施形態に係る第１配線基板の製造方法を示すフロー図である。 図４は、ガラス支持体の具体例を示す図である。 図５は、シード層形成工程の具体例を示す図である。 図６は、レジスト層形成工程の具体例を示す図である。 図７は、電極パッド形成工程の具体例を示す図である。 図８は、レジスト層除去工程の具体例を示す図である。 図９は、シード層除去工程の具体例を示す図である。 図１０は、絶縁層形成工程の具体例を示す図である。 図１１は、シード層形成工程の具体例を示す図である。 図１２は、レジスト層形成工程の具体例を示す図である。 図１３は、電解銅めっき工程の具体例を示す図である。 図１４は、レジスト層除去工程の具体例を示す図である。 図１５は、シード層除去工程の具体例を示す図である。 図１６は、はんだ付加工程の具体例を示す図である。 図１７は、接着層形成工程の具体例を示す図である。 図１８は、実施形態に係る基板の製造方法を示すフロー図である。 図１９は、第１配線基板搭載工程の具体例を示す図である。 図２０は、ガラス支持体剥離工程の具体例を示す図である。 図２１は、半導体装置の構成例を示す図である。 図２２は、実施形態に係る第２配線構造体の形成方法を示すフロー図である。 図２３は、補強絶縁層形成工程の具体例を示す図である。 図２４は、ビアホール形成工程の具合例を示す図である。 図２５は、シード層形成工程の具体例を示す図である。 図２６は、レジスト層形成工程の具体例を示す図である。 図２７は、電解銅めっき工程の具体例を示す図である。 図２８は、レジスト層除去工程の具体例を示す図である。 図２９は、シード層除去工程の具体例を示す図である。 図３０は、キャビティ形成工程の具体例を示す図である。 図３１は、電子部品配置工程の具体例を示す図である。 図３２は、電子部品埋め込み工程の具体例を示す図である。 図３３は、ビアホール形成工程の具合例を示す図である。 図３４は、実施形態の変形例１に係る第１配線基板の構成を示す図である。 図３５は、キャビティ形成工程の具体例を示す図である。 図３６は、電子部品配置工程の具体例を示す図である。 図３７は、実施形態の変形例２に係る第１配線基板の構成を示す図である。 図３８は、実施形態の変形例３に係る第１配線基板の構成を示す図である。 図３９は、キャビティ形成工程の具体例を示す図である。 図４０は、電子部品配置工程の具体例を示す図である。 図４１は、実施形態の変形例４に係る第１配線基板の構成を示す図である。 図４２は、凹部形成工程の具体例を示す図である。 図４３は、電子部品配置工程の具体例を示す図である。

以下に、本願の開示する配線基板、積層型配線基板及び配線基板の製造方法の実施形態を図面に基づいて詳細に説明する。なお、この実施形態により開示技術が限定されるものではない。

（実施形態）
図１は、実施形態に係る基板の構造を示す図である。図１においては、実施形態に係る基板の断面を模式的に示している。図１に示す基板は、第１配線基板１００が第２配線基板２００に積層されてなる積層型配線基板である。以下の説明においては、図１の第２配線基板２００から第１配線基板１００へ向かう方向が上であり、第１配線基板１００から第２配線基板２００へ向かう方向が下であるものとする。しかしながら、第１配線基板１００及び第２配線基板２００は、例えば上下反転して製造及び使用されても良く、任意の姿勢で製造及び使用されて良い。

第１配線基板１００は、複数の薄膜層が積層された第１配線構造体１１０と、基層となる第２配線構造体１２０とを有する中継基板である。第１配線構造体１１０の上面１１０ａには、電極パッド１１１が形成される。電極パッド１１１は、例えば銅などの導電体により形成され、第１配線基板１００に半導体素子が接合される際の接続端子となる。すなわち、第１配線基板１００に半導体素子が接合される際には、第１配線構造体１１０の上面１１０ａに半導体素子が搭載され、電極パッド１１１と半導体素子の電極とがはんだにより接合される。また、第２配線構造体１２０の下面には、電極パッド１２１が形成される。電極パッド１２１は、例えば銅などの導電体により形成され、第１配線基板１００が第２配線基板２００に接合される際の接続端子となる。また、電極パッド１２１は、第２配線構造体１２０内部の配線層及びビアを介して第１配線構造体１１０の配線と接続される。

第２配線基板２００は、コア層２１０と、コア層２１０の上面に積層されたビルドアップ層２２０と、コア層２１０の下面に積層されたビルドアップ層２３０とを有する主基板である。ビルドアップ層２２０の上面には、電極パッド２２１が形成され、ビルドアップ層２３０の下面には、電極パッド２３１が形成される。電極パッド２２１は、例えば銅などの導電体により形成され、第２配線基板２００が第１配線基板１００に接合される際の接続端子となる。電極パッド２３１は、例えば銅などの導電体により形成され、第２配線基板２００がマザーボード等の外部部品に接合される際の接続端子となる。また、コア層２１０の内部、ビルドアップ層２２０の内部及びビルドアップ層２３０の内部には、電極パッド２２１と電極パッド２３１とを電気的に接続する配線が形成される。

第１配線基板１００は、第２配線基板２００に搭載される。すなわち、第１配線基板１００の接続端子である電極パッド１２１と第２配線基板２００の接続端子である電極パッド２２１とが、はんだ２０１により接合されている。そして、第１配線基板１００の下面（つまり、第２配線構造体１２０の下面）と第２配線基板２００の上面との間に接着層１０１が形成される。接着層１０１は、第１配線基板１００の側面の一部を被覆した状態で第１配線基板１００と第２配線基板２００とを接着する。

このように接着層１０１及びはんだ２０１によって接合される第１配線基板１００と第２配線基板２００とは、別々に製造される。第１配線基板１００は、例えばガラスを材料とする支持体上で製造される。すなわち、ガラス支持体上で第１配線構造体１１０の上面１１０ａがガラス支持体側に向けられた状態で第１配線構造体１１０が形成され且つ第１配線構造体１１０の下面１１０ｂに第２配線構造体１２０が積層されることにより第１配線基板１００が作製される。そして、ガラス支持体上で作製された第１配線基板１００と第２配線基板２００とが接着層１０１及びはんだ２０１によって接合されると、第１配線基板１００からガラス支持体が剥離される。

ここで、図２を参照して、第１配線基板１００を製造する過程で形成される中間構造体の構成を説明する。図２は、実施形態に係る第１配線基板１００の構成を示す図である。図２に示す第１配線基板１００の中間構造体は、ガラス支持体３００と、ガラス支持体３００の上方に形成される第１配線構造体１１０と、第１配線構造体１１０の下面１１０ｂに積層される第２配線構造体１２０とを有する。第１配線構造体１１０及び第２配線構造体１２０は、ガラス支持体３００上で上下反転して作成される。そして、第２配線構造体１２０には、電子部品１３０が埋設されている。

ガラス支持体３００は、上面が平坦な支持体であり、この上面に剥離層３０１が形成されている。剥離層３０１としては、例えば、シリコーン系又はアクリル系の粘着性材料が用いられる。ガラス支持体３００が剥離層３０１から剥離されることにより、第１配線基板１００が得られる。ガラス支持体３００は、例えばガラス支持体３００上で作製された第１配線基板１００と第２配線基板２００とが接着層１０１及びはんだ２０１によって接合された後に、剥離層３０１から剥離される。なお、ガラス支持体３００以外の支持体が用いられても良く、かかる支持体の材質としては、金属、シリコン、セラミック等が用いられても良い。

第１配線構造体１１０は、第１薄膜層１１２、第２薄膜層１１３、第３薄膜層１１４及び第４薄膜層１１５を有する、例えば厚さ３０～５０μｍ程度の構造体である。ここでは、ガラス支持体３００の上面に４層の薄膜層が積層されて第１配線構造体１１０が形成されるものとしたが、ガラス支持体３００の上面に積層される薄膜層は４層でなくても良い。第１～４薄膜層１１２～１１５は、それぞれ絶縁層１１０ｃ上に微細配線を含む配線層１１６が形成されて構成される薄膜層である。第１～４薄膜層１１２～１１５の配線層１１６は、それぞれ絶縁層１１０ｃを貫通するビア１１７によって接続される。ビア１１７は、電極パッド１１１側の径が、電極パッド１２１側の径より小さい、円錐台形状に形成される。

第１～４薄膜層１１２～１１５の絶縁層１１０ｃは、例えば感光性の絶縁性樹脂を用いて形成される。それぞれの絶縁層１１０ｃの上方に微細な配線層１１６が形成される際には、絶縁層１１０ｃの上面にレジストが形成されてパターニング及び電解銅めっきが施される。

最下層の第１薄膜層１１２には、電極パッド１１１が埋設される。電極パッド１１１は、例えば銅などの導電体により形成され、第１配線基板１００に半導体素子が接合される際の接続端子として用いられる。第１薄膜層１１２のガラス支持体３００の上面側に位置する表面（下面）は、半導体素子の搭載面である第１配線構造体１１０の上面１１０ａを形成し、この第１配線構造体１１０の上面１１０ａにおいては、電極パッド１１１が第１薄膜層１１２から露出する。電極パッド１１１は、第１薄膜層１１２の絶縁層１１０ｃを貫通するビア１１７によって第２薄膜層１１３の配線層１１６と接続される。

第２配線構造体１２０は、補強絶縁層１２３及び充填樹脂層１２４を有する、例えば厚さ５０～１００μｍ程度の構造体である。補強絶縁層１２３は、ガラス繊維等の補強部材に絶縁性樹脂を含浸させて形成される。補強絶縁層１２３に補強部材が含まれることで、第２配線構造体１２０の剛性が第１配線構造体１１０の剛性よりも大きくなり、第１配線基板１００の強度が向上する。補強絶縁層１２３の補強部材に含浸される絶縁性樹脂は、例えばエポキシ樹脂又はポリイミド樹脂等の熱硬化により硬化する樹脂である。補強絶縁層１２３の表面には、配線層１２５が形成される。配線層１２５は、補強絶縁層１２３を貫通するビア１２６によって第１配線構造体１１０の配線と接続される。ビア１２６は、電極パッド１１１側の径が、電極パッド１２１側の径より小さい、円錐台形状に形成される。補強絶縁層１２３には、電子部品１３０が埋設される。補強絶縁層１２３には、電子部品１３０を収容するためのキャビティが形成される。

充填樹脂層１２４は、後述する電子部品埋め込み工程において、キャビティ内に充填される充填樹脂１３５と連続して形成される層である。充填樹脂層１２４の表面には、電極パッド１２１及び配線１２７が形成される。電極パッド１２１は、例えば銅などの導電体により形成され、第１配線基板１００が第２配線基板２００に接合される際の接続端子となる。配線１２７は、例えば銅などの導電体により形成され、電子部品１３０の入出力信号を伝送するための伝送配線となる。充填樹脂層１２４には、電子部品埋め込み工程の後にビア１２２、１２８が形成され、充填樹脂層１２４の表面の電極パッド１２１又は配線１２７と補強絶縁層１２３の表面の配線層１２５又は電子部品１３０の電極１３１とが接続される。ビア１２２，１２８は、電極パッド１１１側の径が、電極パッド１２１側の径より小さい、円錐台形状に形成される。充填樹脂層１２４は、補強絶縁層１２３と同様の補強部材及び絶縁性樹脂を用いて形成されてもよい。

電子部品１３０は、例えばキャパシタ等の電子部品であり、第１配線構造体１１０の上面１１０ａに搭載される半導体素子から発生するノイズを低減する機能を有する。電子部品１３０は、補強絶縁層１２３内に埋設される。すなわち、電子部品１３０の周囲に充填樹脂１３５が充填されることにより、電子部品１３０が第２配線構造体１２０に埋め込まれている。

このように、実施形態では、電子部品１３０が第２配線構造体１２０に埋め込まれるため、第１配線構造体１１０の上面１１０ａに搭載される半導体素子と電子部品１３０とが中継基板である第１配線基板１００の配線のみを介して接続される。すなわち、半導体素子と電子部品１３０とが、第１配線基板１００の電極パッド１１１、配線層１１６、ビア１１７、配線層１２５、ビア１２６、配線１２７及びビア１２８を介して接続される。これにより、半導体素子と主基板上に搭載される電子部品とが中継基板の配線及び主基板の配線を介して接続される構造と比較して、半導体素子と電子部品１３０との間の配線の長さを小さくすることができ、かかる配線のインダクタンスを減少させることができる。結果として、半導体素子からのノイズを電子部品１３０において効率的に低減することができることから、半導体素子からのノイズの拡散を抑制することができる。

また、実施形態では、電子部品１３０が補強部材を含む第２配線構造体１２０に埋め込まれる。このため、電子部品１３０に付与される応力に対する耐性を向上することができ、電子部品１３０の損傷の可能性を低減することができる。

また、実施形態では、第２配線構造体１２０の厚さが第１配線構造体１１０以上である。このため、第２配線構造体１２０に埋め込まれる電子部品１３０の部品サイズの制約を少なくすることができる。

また、実施形態では、第１配線構造体１１０が、半導体素子の搭載面である上面１１０ａがガラス支持体３００側に向けられた状態でガラス支持体３００上に形成される。このため、第１配線基板１００の強度が増加し、第１配線基板１００のハンドリング性が向上する。

なお、図２に示すガラス支持体３００は、第１配線基板１００と第２配線基板２００とが接合された後に、第１配線基板１００から剥離されるが、ガラス支持体３００を剥離するタイミングはこれに限られない。例えば、図２に示すガラス支持体３００上に第１配線基板１００が作成された段階において、ガラス支持体３００が剥離されてもよい。

次に、図２に示す第１配線基板１００を製造する製造方法について、図３に示すフロー図を参照しながら具体的に説明する。図３は、実施形態に係る第１配線基板１００の製造方法を示すフロー図である。

まず、第１配線基板１００を製造する支持体となるガラス支持体３００が準備される（ステップＳ１０１）。具体的には、例えば図４に示すように、ガラス支持体３００の平坦な上面に、剥離層３０１が形成される。図４は、ガラス支持体３００の具体例を示す図である。なお、ガラス支持体３００以外の支持体が用いられても良く、かかる支持体の材質としては、金属、シリコン、セラミック等が用いられても良い。

そして、例えば図５に示すように、ガラス支持体３００の剥離層３０１の上面に、例えば銅のスパッタリングによってシード層３０２が形成される（ステップＳ１０２）。図５は、シード層形成工程の具体例を示す図である。

そして、例えば図６に示すように、シード層３０２上に開口部１５１ａを有するレジスト層１５１が形成される（ステップＳ１０３）。レジスト層１５１は、例えばドライフィルムレジストを用いて形成されており、開口部１５１ａは、例えばフォトリソグラフィ又はレーザ加工によって形成することが可能である。図６は、レジスト層形成工程の具体例を示す図である。

レジスト層１５１が形成されると、シード層３０２から給電を行う電解銅めっきによって電極パッド１１１が形成される（ステップＳ１０４）。具体的には、例えば図７に示すように、レジスト層１５１の開口部１５１ａにおいて露出するシード層３０２上に電極パッド１１１が形成される。図７は、電極パッド形成工程の具体例を示す図である。

続いて、例えば図８に示すように、レジスト層１５１が除去される（ステップＳ１０５）。図８は、レジスト層除去工程の具体例を示す図である。レジスト層１５１の除去には、例えば苛性ソーダやアミン系のアルカリ剥離液が用いられる。

レジスト層１５１が除去されると、フラッシュエッチングによりシード層３０２の不要な部分が除去される（ステップＳ１０６）。具体的には、シード層３０２を溶解するエッチング液によって、電極パッド１１１に接することなく露出するシード層３０２が溶解され、例えば図９に示すように、電極パッド１１１に接する部分以外では剥離層３０１が露出する。図９は、シード層除去工程の具体例を示す図である。なお、電極パッド１１１に接するシード層３０２は、フラッシュエッチング後も残存するが、図９においては図示を省略している。

シード層３０２が除去されると、剥離層３０１上に、第１配線構造体１１０が形成される。まず、剥離層３０１上に、電極パッド１１１を被覆するように第１薄膜層１１２の絶縁層１１０ｃが形成される（ステップＳ１０７）。絶縁層１１０ｃは、感光性の絶縁性樹脂を用いて形成され、フォトリソグラフィによってビアホールが形成される。具体的には、例えば図１０に示すように、電極パッド１１１に対応する位置において、第１薄膜層１１２の絶縁層１１０ｃに電極パッド１１１の上面を露出させるビアホール１１２ａが形成される。図１０は、絶縁層形成工程の具体例を示す図である。第１薄膜層１１２のガラス支持体３００の上面側に位置する表面（下面）は、半導体素子の搭載面である第１配線構造体１１０の上面１１０ａを形成し、この第１配線構造体１１０の上面１１０ａにおいては、電極パッド１１１が第１薄膜層１１２から露出する。

そして、第１薄膜層１１２の絶縁層１１０ｃの表面に、例えば銅のスパッタリングによってシード層が形成される（ステップＳ１０８）。すなわち、例えば図１１に示すように、ビアホール１１２ａに露出する電極パッド１１１の表面と、ビアホール１１２ａ内壁を含む第１薄膜層１１２の絶縁層１１０ｃの表面を被覆するシード層１１２ｂが形成される。図１１は、シード層形成工程の具体例を示す図である。

シード層１１２ｂが形成されると、シード層１１２ｂ上に、第１薄膜層１１２の配線層１１６を形成するためのレジスト層が形成される（ステップＳ１０９）。すなわち、例えば図１２に示すように、シード層１１２ｂ上に、露光・現像を用いたパターニングによって微細配線の配線パターン形成部分に開口を設けたレジスト層１５２が形成される。図１２は、レジスト層形成工程の具体例を示す図である。

レジスト層１５２が形成されると、レジスト層１５２の開口から露出するシード層１１２ｂ上に、例えばシード層１１２ｂから給電する電解銅めっきによって第１薄膜層１１２の配線層１１６及びビア１１７が形成される（ステップＳ１１０）。具体的には、例えば図１３に示すように、ビアホール１１２ａに電解銅が充填されてビア１１７が形成されるとともに、微細配線を有する配線層１１６が形成される。図１３は、電解銅めっき工程の具体例を示す図である。

電解銅めっきによって第１薄膜層１１２の配線層１１６及びビア１１７が形成されると、例えば図１４に示すように、レジスト層１５２が除去される（ステップＳ１１１）。図１４は、レジスト層除去工程の具体例を示す図である。レジスト層１５２の除去には、例えば苛性ソーダやアミン系のアルカリ剥離液が用いられる。

レジスト層１５２が除去されると、フラッシュエッチングによりシード層１１２ｂの不要な部分が除去され（ステップＳ１１２）、第１配線構造体１１０の第１薄膜層１１２が完成する。すなわち、例えば図１５に示すように、配線層１１６及びビア１１７に接する部分以外のシード層１１２ｂが除去され、絶縁層１１０ｃ、配線層１１６及びビア１１７を有する第１薄膜層１１２が剥離層３０１上に積層される。図１５は、シード層除去工程の具体例を示す図である。なお、配線層１１６及びビア１１７に接するシード層１１２ｂは、フラッシュエッチング後も残存するが、図１５においては図示を省略している。

第１配線構造体１１０を形成する薄膜層は、複数積層されても良いため、薄膜層の積層が完了したか否かによって工程が終了するか否かが判定される（ステップＳ１１３）。薄膜層の積層が完了していなければ（ステップＳ１１３Ｎｏ）、上記の第１薄膜層１１２の形成と同様の工程が繰り返され、第２薄膜層１１３以降が形成される。

一方、薄膜層の積層が完了していれば（ステップＳ１１３Ｙｅｓ）、第１配線構造体１１０が完成したことになり、第１配線構造体１１０の下面１１０ｂに第２配線構造体１２０が形成される（ステップＳ１１４）。すなわち、補強絶縁層１２３及び充填樹脂層１２４が第１配線構造体１１０の下面１１０ｂ上に順に積層され、配線層１２５、電極パッド１２１及び配線１２７を有するとともに電子部品１３０が埋め込まれた第２配線構造体１２０が形成される。第２配線構造体１２０の形成工程については、後に詳述する。

第２配線構造体１２０が形成されると、図２に示した中間構造体が得られる。すなわち、ガラス支持体３００上に第１配線構造体１１０及び第２配線構造体１２０が形成された中間構造体が形成される。第１配線構造体１１０及び第２配線構造体１２０は、第１配線基板１００を構成する。

続いて、第１配線基板１００を第２配線基板２００に接合するために、例えば図１６に示すように、第１配線基板１００の電極パッド１２１にはんだ２０１が付加される（ステップＳ１１５）。図１６は、はんだ付加工程の具体例を示す図である。

第１配線基板１００の電極パッド１２１にはんだ２０１が付加されると、例えば図１６に示すように、電極パッド１２１が位置する第２配線構造体１２０の下面に、電極パッド１２１及びはんだ２０１を被覆する接着層１０１が形成される（ステップＳ１１６）。図１７は、接着層形成工程の具体例を示す図である。

次に、図１に示す基板を製造する製造方法について、図１８に示すフロー図を参照しながら具体的に説明する。図１８は、実施形態に係る基板の製造方法を示すフロー図である。

まず、ガラス支持体３００上で作製された第１配線基板１００が接着層１０１を介して第２配線基板２００上に搭載される（ステップＳ１２１）。具体的には、例えば図１９に示すように、第１配線基板１００の電極パッド１２１と第２配線基板２００の電極パッド２２１とがはんだ２０１を介して接続するように、接着層１０１によって、第１配線基板１００と第２配線基板２００とが接着される。図１９は、第１配線基板搭載工程の具体例を示す図である。

第１配線基板１００と第２配線基板２００とが接着層１０１及びはんだ２０１によって接合されると、例えば図２０に示すように、第１配線基板１００の剥離層３０１からガラス支持体３００が剥離される（ステップＳ１２２）。図２０は、ガラス支持体剥離工程の具体例を示す図である。

そして、剥離層３０１が除去されることにより（ステップＳ１２３）、図１に示した第１配線基板１００と第２配線基板２００とが積層されてなる積層型配線基板が完成する。

図１に示す積層型配線基板は、例えば半導体チップ等の半導体素子を搭載する半導体装置に利用することができる。具体的には、例えば図２１に示すように、第１配線基板１００の上面１１０ａに半導体チップ４００が搭載される。図２１は、半導体装置の構成例を示す図である。半導体チップ４００の電極４１０と第１配線基板１００の電極パッド１１１とがはんだ４０１によって接合される。そして、電極４１０と電極パッド１１１との接合部は、アンダーフィル樹脂４０２によって封止される。これにより、中継基板である第１配線基板１００上にアンダーフィル樹脂４０２を介して半導体チップ４００が搭載された半導体装置が得られる。

このような半導体装置においては、電子部品１３０が第２配線構造体１２０に埋め込まれている。このため、第１配線構造体１１０の上面１１０ａに搭載される半導体チップ４００と電子部品１３０とが中継基板である第１配線基板１００の配線のみを介して接続される。すなわち、半導体チップ４００と電子部品１３０とが、第１配線基板１００の電極パッド１１１、配線層１１６、ビア１１７、配線層１２５、ビア１２６、配線１２７及びビア１２８を介して接続される。これにより、半導体チップ４００と主基板上に搭載される電子部品とが中継基板の配線及び主基板の配線を介して接続される構造と比較して、半導体チップ４００と電子部品１３０との間の配線の長さを小さくすることができ、かかる配線のインダクタンスを減少させることができる。結果として、半導体チップ４００からのノイズを電子部品１３０において効率的に低減することができることから、半導体チップ４００からのノイズの拡散を抑制することができる。

次に、第１配線基板１００の第２配線構造体１２０の形成工程について、図２２に示すフロー図を参照しながら具体的に説明する。図２２は、実施形態に係る第２配線構造体１２０の形成方法を示すフロー図である。図２２に示す第２配線構造体１２０の形成工程は、図３のステップＳ１１４に相当する。

まず、第１配線構造体１１０の下面１１０ｂに、第１配線構造体１１０の最表層の配線層１１６を被覆する補強絶縁層１２３が形成される（ステップＳ１３１）。すなわち、例えば図２３に示すように、第１配線構造体１１０の下面１１０ｂに未硬化状態の補強絶縁層１２３が積層され、補強絶縁層１２３によって配線層１１６が被覆される。第１配線構造体１１０の下面１１０ｂに形成された補強絶縁層１２３は熱硬化される。図２３は、補強絶縁層形成工程の具体例を示す図である。

そして、補強絶縁層１２３にビアホールが形成される（ステップＳ１３２）。具体的には、例えば図２４に示すように、補強絶縁層１２３を貫通し第１配線構造体１１０の最表層の配線層１１６の表面を露出させるビアホール１２３ａが形成される。図２４は、ビアホール形成工程の具合例を示す図である。ビアホール１２３ａは、例えばレーザ加工によって形成することが可能である。レーザ加工によって発生する絶縁性樹脂の残渣物（スミア）は、デスミア処理によって除去される。

ビアホール１２３ａが形成されると、補強絶縁層１２３の表面に、例えば銅のスパッタリングによってシード層が形成される（ステップＳ１３３）。すなわち、例えば図２５に示すように、ビアホール１２３ａに露出する配線層１１６の表面と、ビアホール１２３ａ内壁を含む補強絶縁層１２３の表面を被覆するシード層１２３ｂが形成される。図２５は、シード層形成工程の具体例を示す図である。

シード層１２３ｂが形成されると、シード層１２３ｂ上に、配線層１２５を形成するためのレジスト層が形成される（ステップＳ１３４）。すなわち、例えば図２６に示すように、シード層１２３ｂ上に、露光・現像を用いたパターニングによって配線パターン形成部分に開口を設けたレジスト層１６１が形成される。図２６は、レジスト層形成工程の具体例を示す図である。

レジスト層１６１が形成されると、レジスト層１６１の開口から露出するシード層１２３ｂ上に、例えばシード層１２３ｂから給電を行う電解銅めっきによって配線層１２５及びビア１２６が形成される（ステップＳ１３５）。具体的には、例えば図２７に示すように、ビアホール１２３ａに電解銅めっきが充填されてビア１２６が形成されるとともに、所定の配線パターンを有する配線層１２５が形成される。図２７は、電解銅めっき工程の具体例を示す図である。配線層１２５及びビア１２６は、補強絶縁層１２３のうち電子部品１３０が収容される予定の領域には、配置されない。図２７の例では、補強絶縁層１２３の中央付近の領域に電子部品１３０が収容される予定であるため、この領域には配線層１２５及びビア１２６が配置されていない。

電解銅めっきによって配線層１２５及びビア１２６が形成されると、例えば図２８に示すように、レジスト層１６１が除去される（ステップＳ１３６）。図２８は、レジスト層除去工程の具体例を示す図である。レジスト層１６１の除去には、例えば苛性ソーダやアミン系のアルカリ剥離液が用いられる。

レジスト層１６１が除去されると、フラッシュエッチングによりシード層１２３ｂの不要な部分が除去される（ステップＳ１３７）。具体的には、配線層１２５及びビア１２６に接することなく露出するシード層１２３ｂが除去され、例えば図２９に示すように、配線層１２５及びビア１２６に接する部分以外では補強絶縁層１２３が露出する。図２９は、シード層除去工程の具体例を示す図である。なお、配線層１２５及びビア１２６に接するシード層１２３ｂは、フラッシュエッチング後も残存するが、図２９においては図示を省略している。

シード層１２３ｂが除去されると、補強絶縁層１２３のうち電子部品１３０が収容される予定の領域に、キャビティが形成される（ステップＳ１３８）。具体的には、例えば図３０に示すように、補強絶縁層１２３が第１配線構造体１１０の下面１１０ｂの方向へ切り欠かれてキャビティ１７０が形成される。図３０は、キャビティ形成工程の具体例を示す図である。キャビティ形成工程は、例えばＣＯ２レーザを用いたレーザ加工を行うことにより実現可能である。補強絶縁層１２３が第１配線構造体１１０の下面１１０ｂまで切り欠かれることにより、キャビティ１７０の底面には、第１配線構造体１１０の下面１１０ｂが露出する。

そして、キャビティ１７０内に電子部品１３０が配置される（ステップＳ１３９）。具体的には、例えば図３１に示すように、キャビティ１７０内の第１配線構造体１１０の下面１１０ｂ上に、半硬化状態の接着材（不図示）によって電子部品１３０が仮接着される。図３１は、電子部品配置工程の具体例を示す図である。

キャビティ１７０内に電子部品１３０が配置されると、充填樹脂１３５がキャビティ１７０内に充填され、電子部品１３０が埋め込まれる（ステップＳ１４０）。すなわち、例えば図３２に示すように、キャビティ１７０内に充填樹脂１３５が充填されるとともに、電子部品１３０の上方に伸展する充填樹脂層１２４が形成される。これにより、電子部品１３０が補強絶縁層１２３内に埋設される。図３２は、電子部品埋め込み工程の具体例を示す図である。キャビティ１７０内に充填樹脂１３５が充填され充填樹脂層１２４が形成されると、これらの樹脂が熱硬化される。同時に、電子部品１３０を仮接着する接着剤も熱硬化され、電子部品１３０がキャビティ１７０内の第１配線構造体１１０の下面１１０ｂ上に固定される。電子部品１３０が第１配線構造体１１０の下面１１０ｂ上に固定されることにより、電子部品１３０から発生する熱が第１配線構造体１１０の配線層１１６を伝導して第１配線構造体１１０の外部に効率的に放熱される。

そして、充填樹脂層１２４にビアホールが形成される（ステップＳ１４１）。具体的には、例えば図３３に示すように、充填樹脂層１２４を貫通し補強絶縁層１２３の表面の配線層１２５を露出させるビアホール１２４ａと、充填樹脂層１２４を貫通し電子部品１３０の電極１３１を露出させるビアホール１２４ｂとが形成される。図３３は、ビアホール形成工程の具合例を示す図である。ビアホール１２４ａ、１２４ｂは、例えばレーザ加工によって形成することが可能である。

ビアホール１２４ａ、１２４ｂが形成された位置には、充填樹脂層１２４の表面の電極パッド１２１及び配線１２７が形成される（ステップＳ１４２）。電極パッド１２１及び配線１２７の形成は、例えばＳＡＰ（Semi Additive Process）により行われる。電極パッド１２１及び配線１２７とともにビア１２２、１２８が形成され、充填樹脂層１２４の表面の電極パッド１２１又は配線１２７と補強絶縁層１２３の表面の配線層１２５又は電子部品１３０の電極１３１とが接続される。これにより、電子部品１３０が埋め込まれた第２配線構造体１２０が完成する。

次に、実施形態の各種変形例について、図３４～図４３を参照しながら説明する。なお、以下に示す各種変形例では、実施形態と同一の部位には同一の符号を付することにより重複する説明を省略することがある。

図３４は、実施形態の変形例１に係る第１配線基板１００の構成を示す図である。変形例１に係る第１配線基板１００では、補強絶縁層１２３内に埋設される電子部品１３０の固定態様が上述の実施形態と異なる。

具体的には、変形例１では、補強絶縁層１２３のキャビティが第１配線構造体１１０の下面１１０ｂまで貫通しておらず、キャビティの底面が補強絶縁層１２３によって形成される。そして、電子部品１３０は、キャビティの底面を形成する補強絶縁層１２３上に固定される。

変形例１では、電子部品１３０がキャビティの底面を形成する補強絶縁層１２３上に固定されることにより、電子部品１３０と第１配線構造体１１０の下面１１０ｂとの間に補強絶縁層１２３を介在させることができる。このため、電子部品１３０に付与される応力に対する耐性をより向上することができ、電子部品１３０の損傷の可能性をより低減することができる。

続いて、実施形態の変形例１に係る第１配線基板１００を製造する製造方法について、図３５及び図３６を参照しながら具体的に説明する。変形例１に係る第１配線基板１００を製造する製造方法では、第２配線構造体１２０の形成工程におけるキャビティ形成工程（図２２のステップＳ１３８）及び電子部品配置工程（図２２のステップＳ１３９）が実施形態と異なる。図３５は、キャビティ形成工程の具体例を示す図である。図３６は、電子部品配置工程の具体例を示す図である。

シード層１２３ｂが除去されると、補強絶縁層１２３のうち電子部品１３０が収容される予定の領域に、キャビティが形成される。具体的には、例えば図３５に示すように、補強絶縁層１２３が第１配線構造体１１０の下面１１０ｂに到達しない位置まで切り欠かれてキャビティ１７０が形成される。キャビティ１７０の底面は、補強絶縁層１２３によって形成される。

そして、キャビティ１７０内に電子部品１３０が配置される。具体的には、例えば図３６に示すように、キャビティ１７０の底面に位置する補強絶縁層１２３上に、半硬化状態の接着材（不図示）によって電子部品１３０が仮接着される。そして、後の電子部品埋め込み工程において、充填樹脂層１２４の熱硬化と同時に、電子部品１３０を仮接着する接着剤も熱硬化され、電子部品１３０がキャビティ１７０の底面に位置する補強絶縁層１２３上に固定される。電子部品１３０がキャビティ１７０の底面に位置する補強絶縁層１２３上に固定されることにより、電子部品１３０と第１配線構造体１１０の下面１１０ｂとの間に補強絶縁層１２３が介在し、電子部品１３０に付与される応力に対する耐性がより向上する。この後、図２２のステップ１４０以降の工程が施され、変形例１の第１配線基板１００が完成する。

図３７は、実施形態の変形例２に係る第１配線基板１００の構成を示す図である。実施形態の変形例２に係る第１配線基板１００では、第２配線構造体１２０に複数の電子部品１３０が埋め込まれる点が上述の変形例１と異なる。

具体的には、変形例２では、第２配線構造体１２０の補強絶縁層１２３に複数のキャビティ１７０が形成され、複数の電子部品１３０が複数のキャビティ１７０内にそれぞれ位置する。そして、第２配線構造体１２０の充填樹脂層１２４が、複数のキャビティ１７０内に充填され、複数の電子部品１３０を被覆する。これにより、複数の電子部品１３０が第２配線構造体１２０に埋め込まれる。

このように、変形例２では、複数の電子部品１３０が第２配線構造体１２０に埋め込まれるため、半導体素子からのノイズを複数の電子部品１３０において効率的に低減することができることから、半導体素子からのノイズの拡散をより抑制することができる。

図３８は、実施形態の変形例３に係る第１配線基板１００の構成を示す図である。変形例３に係る第１配線基板１００では、補強絶縁層１２３内に埋設される電子部品１３０の固定態様が上述の実施形態と異なる。

具体的には、変形例３では、第１配線構造体１１０の最表層の配線層１１６にパッド１１８が形成されるとともに、補強絶縁層１２３のキャビティがパッド１１８まで到達している。なお、パッド１１８は、配線層１１６の形成時に、パッド１１８の形状に対応する開口を有するレジストを用いることにより、形成することが可能である。そして、電子部品１３０は、補強絶縁層１２３のキャビティの底面から露出するパッド１１８上に固定される。

変形例３では、電子部品１３０が配線層１１６のパッド１１８上に固定されることにより、電子部品１３０から発生する熱が第１配線構造体１１０の配線層１１６を伝導して第１配線構造体１１０の外部に効率的に放熱される。

続いて、実施形態の変形例３に係る第１配線基板１００を製造する製造方法について、図３９及び図４０を参照しながら具体的に説明する。変形例３に係る第１配線基板１００を製造する製造方法では、第２配線構造体１２０の形成工程におけるキャビティ形成工程（図２２のステップＳ１３８）及び電子部品配置工程（図２２のステップＳ１３９）が実施形態と異なる。図３９は、キャビティ形成工程の具体例を示す図である。図４０は、電子部品配置工程の具体例を示す図である。なお、図３９において、キャビティ形成工程を形成する工程を行う前に、第１配線構造体１１０の最表層の配線層１１６には、パッド１１８が形成されているものとする。

シード層１２３ｂが除去されると、補強絶縁層１２３のうち電子部品１３０が収容される予定の領域に、キャビティが形成される。具体的には、例えば図３９に示すように、補強絶縁層１２３がパッド１１８まで切り欠かれてキャビティ１７０が形成される。キャビティ形成工程は、例えばＣＯ２レーザを用いたレーザ加工を行うことにより実現可能である。レーザ加工においてはパッド１１８がレーザ光に対するストップ層として機能するため、底面が平坦なキャビティ１７０が得られる。キャビティ１７０の底面には、パッド１１８が露出する。パッド１１８は、キャビティ１７０の底面の平面形状よりもサイズが大きい平面形状（例えば、長方形）を有する。したがって、パッド１１８の側面は、キャビティ１７０の側面よりも外側に位置している。

そして、キャビティ１７０内に電子部品１３０が配置される。具体的には、例えば図４０に示すように、キャビティ１７０の底面に位置するパッド１１８上に、半硬化状態の接着材（不図示）によって電子部品１３０が仮接着される。そして、後の電子部品埋め込み工程において、充填樹脂層１２４の熱硬化と同時に、電子部品１３０を仮接着する接着剤も熱硬化され、電子部品１３０がキャビティ１７０の底面に位置するパッド１１８上に固定される。電子部品１３０が配線層１１６のパッド１１８上に固定されることにより、電子部品１３０から発生する熱が第１配線構造体１１０の配線層１１６を伝導して第１配線構造体１１０の外部に効率的に放熱される。この後、図２２のステップ１４０以降の工程が施され、変形例３の第１配線基板１００が完成する。

図４１は、実施形態の変形例４に係る第１配線基板１００の構成を示す図である。変形例４に係る第１配線基板１００では、補強絶縁層１２３のキャビティの構造及び充填樹脂層１２４の構造が上述の実施形態と異なる。

具体的には、変形例４では、補強絶縁層１２３のキャビティの側面が、キャビティの底面に隣接する位置に凹部１７１を有する。そして、充填樹脂層１２４の一部がキャビティの凹部１７１に格納される。

変形例４では、充填樹脂層１２４の一部がキャビティの凹部１７１に格納されることにより、アンカー効果によって充填樹脂層１２４と補強絶縁層１２３のキャビティとの密着性を向上することができる。

続いて、実施形態の変形例４に係る第１配線基板１００を製造する製造方法について、図４２及び図４３を参照しながら具体的に説明する。変形例４に係る第１配線基板１００を製造する製造方法では、キャビティ形成工程と電子部品配置工程との間に、凹部形成工程を含む点が変形例３と異なる。さらに、変形例４に係る第１配線基板１００を製造する製造方法では、電子部品配置工程が変形例３と異なる。図４２は、凹部形成工程の具体例を示す図である。図４３は、電子部品配置工程の具体例を示す図である。

補強絶縁層１２３にパッド１１８まで到達するキャビティ１７０が形成されると（図３９参照）、キャビティ１７０の側面に凹部１７１が形成される。具体的には、パッド１１８がエッチングにより除去されることにより、例えば図４２に示すように、キャビティ１７０の側面に凹部１７１が形成される。キャビティ１７０の底面には、第１配線構造体１１０の下面１１０ｂが露出する。

そして、キャビティ１７０内に電子部品１３０が配置される。具体的には、例えば図４３に示すように、キャビティ１７０内の第１配線構造体１１０の下面１１０ｂ上に、半硬化状態の接着材（不図示）によって電子部品１３０が仮接着される。そして、後の電子部品埋め込み工程において、充填樹脂層１２４の熱硬化と同時に、電子部品１３０を仮接着する接着剤も熱硬化され、電子部品１３０がキャビティ１７０内の第１配線構造体１１０の下面１１０ｂ上に固定される。また、電子部品埋め込み工程において、充填樹脂層１２４の一部がキャビティの凹部１７１に格納されることにより、アンカー効果によって充填樹脂層１２４と補強絶縁層１２３のキャビティ１７０との密着性を向上することができる。この後、図２２のステップ１４０以降の工程が施され、変形例４の第１配線基板１００が完成する。

以上のように、実施形態に係る配線基板（一例として、第１配線基板１００）は、第１配線構造体（一例として、第１配線構造体１１０）と、第２配線構造体（一例として、第２配線構造体１２０）とを有する。第１配線構造体は、半導体素子の搭載面（一例として、上面１１０ａ）及び搭載面とは反対側の裏面（一例として、下面１１０ｂ）を有する。第２配線構造体は、第１配線構造体の裏面に形成される。第２配線構造体は、補強絶縁層（一例として、補強絶縁層１２３）と、電子部品（一例として、電子部品１３０）と、充填樹脂層（一例として、充填樹脂層１２４）とを有する。補強絶縁層は、第１配線構造体の裏面に形成される。電子部品は、補強絶縁層を第１配線構造体の裏面の方向へ切り欠いて形成されたキャビティ（一例として、キャビティ１７０）内に位置する。充填樹脂層は、キャビティ内に充填され、電子部品を被覆する。これにより、半導体素子からのノイズの拡散を抑制することができる。

１００ 第１配線基板
１１０ 第１配線構造体
１１０ａ 上面
１１０ｂ 下面
１１２ 第１薄膜層
１１３ 第２薄膜層
１１４ 第３薄膜層
１１５ 第４薄膜層
１１６ 配線層
１２０ 第２配線構造体
１２３ 補強絶縁層
１２４ 充填樹脂層
１３０ 電子部品
１７０ キャビティ
２００ 第２配線基板
３００ ガラス支持体

Claims (10)

1. 半導体素子の搭載面及び前記搭載面とは反対側の裏面を有する第１配線構造体と、
   前記第１配線構造体の前記裏面に形成された第２配線構造体と
   を有し、
   前記第２配線構造体は、
   前記第１配線構造体の前記裏面に形成された補強絶縁層と、
   前記補強絶縁層を前記第１配線構造体の前記裏面の方向へ切り欠いて形成されたキャビティと、
   前記キャビティ内に位置する電子部品と、
   前記キャビティ内に充填され、前記電子部品を被覆する充填樹脂層と
   を有することを特徴とする配線基板。
2. 前記電子部品は、
   前記補強絶縁層を前記第１配線構造体の前記裏面まで切り欠いて形成された前記キャビティ内に位置するとともに、前記第１配線構造体の前記裏面上に固定されることを特徴とする請求項１に記載の配線基板。
3. 前記電子部品は、
   前記補強絶縁層を前記第１配線構造体の前記裏面に到達しない位置まで切り欠いて形成された前記キャビティ内に位置するとともに、前記キャビティの底面を形成する前記補強絶縁層上に固定されることを特徴とする請求項１に記載の配線基板。
4. 前記第２配線構造体は、
   複数の前記電子部品を有し、
   複数の前記電子部品は、
   前記補強絶縁層を前記第１配線構造体の前記裏面の方向へ切り欠いて形成された複数の前記キャビティ内にそれぞれ位置し、
   前記充填樹脂層は、
   複数の前記キャビティ内に充填され、複数の前記電子部品を被覆することを特徴とする請求項１に記載の配線基板。
5. 前記第２配線構造体の厚さは、
   前記第１配線構造体の厚さ以上であることを特徴とする請求項１に記載の配線基板。
6. 支持体をさらに有し、
   前記第１配線構造体は、
   前記搭載面が前記支持体側に向けられた状態で前記支持体上に形成されることを特徴とする請求項１に記載の配線基板。
7. 配線基板が他の配線基板に積層された積層型配線基板であって、
   前記配線基板は、
   半導体素子の搭載面及び前記搭載面とは反対側の裏面を有する第１配線構造体と、
   前記第１配線構造体の前記裏面に形成された第２配線構造体と
   を有し、
   前記第２配線構造体は、
   前記第１配線構造体の前記裏面に形成された補強絶縁層と、
   前記補強絶縁層を前記第１配線構造体の前記裏面の方向へ切り欠いて形成されたキャビティと、
   前記キャビティ内に位置する電子部品と、
   前記キャビティ内に充填され、前記電子部品を被覆する充填樹脂層と
   を有することを特徴とする積層型配線基板。
8. 前記充填樹脂層の前記第１配線構造体とは反対側に位置する反対面に電極パッドが設けられており、
   前記他の配線基板の表面に他の電極パッドが設けられており、
   前記電極パッドと前記他の電極パッドとが電気的に接続され、前記配線基板が前記他の配線基板に積層されていることを特徴とする請求項７に記載の積層型配線基板。
9. 半導体素子の搭載面及び前記搭載面とは反対側の裏面を有する第１配線構造体を形成する工程と、
   前記第１配線構造体の前記裏面に第２配線構造体を形成する工程と
   を有し、
   前記第２配線構造体を形成する工程は、
   前記第１配線構造体の前記裏面に補強絶縁層を形成し、
   前記補強絶縁層を前記第１配線構造体の前記裏面の方向へ切り欠いてキャビティを形成し、
   形成された前記キャビティ内に電子部品を配置し、
   前記キャビティ内に、前記電子部品を被覆する充填樹脂を充填する
   ことを特徴とする配線基板の製造方法。
10. 前記第１配線構造体を形成する工程において、
    支持体を用意し、
    前記支持体上に、前記搭載面が前記支持体に接するように、前記第１配線構造体を形成することを特徴とする請求項９に記載の配線基板の製造方法。

Images