JP2024524727A

JP2024524727A - チップモジュールおよびチップモジュールを形成する方法

Info

Publication number: JP2024524727A
Application number: JP2024502463A
Authority: JP
Inventors: チェン、カン
Original assignee: Act Identity Technology Ltd
Current assignee: Act Identity Technology Ltd
Priority date: 2021-07-16
Filing date: 2022-07-07
Publication date: 2024-07-05

Abstract

チップモジュール（４０ａ，４０ｂ，６２）であって、集積回路（ＩＣ）チップ（３４，６４）と、複数のホール（２８）を備えた第１の可撓性の基材層（１８）と、複数のホール（２６）を備えた第２の接着基材層（１６）と、導電性材料から成る第３の基材層（１４）とを含み、第２の基材層が、第１の基材層と第３の基材層との間に挟まれ、かつ第１の基材層および第３の基材層に位置固定的に係合させられており、第１の基材層のホールと、第２の基材層のホールとが、ＩＣチップの少なくとも一部をそれぞれ収容する複数のキャビティ（１２，６６）を形成するために互いに整列させられている、チップモジュール（４０ａ，４０ｂ，６２）が開示されている。

Description

発明の分野
本発明は、集積回路（ＩＣ）チップモジュールのようなチップモジュール、このようなチップモジュールを備えたチップモジュールカードインレイ、このようなチップモジュールを形成する方法およびこのようなチップモジュールカードインレイを形成する方法に関する。

発明の背景
チップモジュールカードインレイは、スマートカード、例えばクレジットカード、身分証明書等の製造のために頻繁に使用される。このようなカードは頻繁に使用されており、ユーザによって持ち歩かれ、または使用される場合に、反ったり曲がったりしてしまう。カードのこのような反りおよび曲げは、カードの構造的な完全性および適切な機能に不都合な影響を与えてしまう。さらに、スマートカード産業における従来のチップモジュールは、平坦で均一な上面を提供しておらず、このことは、チップモジュールカードインレイおよびスマートカードの製造プロセスに不都合な影響を与える。特に、チップモジュールは従来、チップオンボード法におけるように、２つの高さの段付き構造体であるか、または平坦ではない上部ハウジングを備えて形成されている。

したがって、本発明の課題は、上述の欠点が軽減されるか、または少なくとも当業界および一般の人々に対して有用な代替手段を提供する、チップモジュール、チップモジュールカードインレイ、チップモジュールを形成する方法およびチップモジュールカードインレイを形成する方法を提供することである。

発明の概要
本発明の第１の態様によれば、チップモジュールであって、集積回路（ＩＣ）チップと、少なくとも部分的に可撓性材料から成る、第１のホールを備えた第１の基材層と、少なくとも部分的に接着材料から成る、第２のホールを備えた第２の基材層と、少なくとも部分的に導電性材料から成る第３の基材層とを含み、上記第２の基材層が、上記第１の基材層と上記第３の基材層との間に挟まれ、かつ上記第１の基材層および上記第３の基材層に位置固定的に係合させられており、上記第１の基材層の上記第１のホールと、上記第２の基材層の上記第２のホールとが、第１のキャビティを形成するために互いに整列させられており、かつ上記第１のキャビティ内に、少なくとも上記ＩＣチップの第１の部分が収容されているチップモジュールが提供される。

本発明の第２の態様によれば、少なくとも１つのチップモジュールを含むチップモジュールカードインレイであって、上記チップモジュールが、集積回路（ＩＣ）チップと、少なくとも部分的に可撓性材料から成る、第１のホールを備えた第１の基材層と、少なくとも部分的に接着材料から成る、第２のホールを備えた第２の基材層と、少なくとも部分的に導電性材料から成る第３の基材層とを含み、上記第２の基材層が、上記第１の基材層と上記第３の基材層との間に挟まれて、かつ上記第１の基材層および上記第３の基材層に位置固定的に係合させられており、上記第１の基材層の上記第１のホールと、上記第２の基材層の上記第２のホールとが、第１のキャビティを形成するために互いに整列させられており、上記第１のキャビティ内に、少なくとも上記ＩＣチップの第１の部分が収容されている、チップモジュールカードインレイが提供される。

本発明の第３の態様によれば、チップモジュールを形成する方法であって、少なくとも部分的に可撓性材料から成る、複数の第１のホールを備えた第１の基材層を準備することと、少なくとも部分的に接着材料から成る、複数の第２のホールを備えた第２の基材層を準備することと、少なくとも部分的に導電性材料から成る第３の基材層を準備することと、複数の第１のキャビティを形成するために、上記第１の基材層の上記第１のホールを上記第１の基材層の上記第２のホールに整列させることと、上記第２の基材層を上記第１の基材層と上記第３の基材層との間に挟むことと、第１の積構造体を形成するために、上記第１の基材層と、上記第２の基材層と、上記第３の基材層とを位置固定的に係合させることと、上記第１の積層構造体の上記第１のキャビティのうちの１つのキャビティ内に、少なくとも集積回路（ＩＣ）チップの第１の部分を位置固定的に係合させることと、上記ＩＣチップに位置固定的に係合させられた第１の積層構造体から少なくとも１つのチップモジュールを切り出すこととを含む、方法が提供される。

本発明の第４の態様によれば、少なくとも１つのチップモジュールを形成することを含む、チップモジュールカードインレイを形成する方法であって、少なくとも部分的に可撓性材料から成る、複数の第１のホールを備えた第１の基材層を準備するステップと、少なくとも部分的に接着材料から成る、複数の第２のホールを備えた第２の基材層を準備することと、少なくとも部分的に導電性材料から成る第３の基材層を準備することと、複数の第１のキャビティを形成するために、上記第１の基材層の上記第１のホールを上記第１の基材層の上記第２のホールに整列させることと、上記第２の基材層を上記第１の基材層と上記第３の基材層との間に挟むことと、第１の積構造体を形成するために、上記第１の基材層と上記第２の基材層と上記第３の基材層とを位置固定的に係合させることと、集積回路（ＩＣ）チップの少なくとも第１の部分を、上記第１の積層構造体の上記第１のキャビティの１つのキャビティ内に位置固定的に係合させることと、上記ＩＣチップに位置固定的に係合させられた上記積層構造体から少なくとも１つのチップモジュールを切り出すこととを含む、方法が提供される。

本発明の実施形態を、添付の図面を参照しながら単に例示的に説明する。

本発明の１つの実施形態による、チップモジュールおよびチップモジュールカードインレイを形成するために適した、５つの基材層から形成された１本のチップハウジングキャリアを示す斜視図である。図１に示した１本のチップハウジングキャリアの分解斜視図である。図１に示した１本のチップハウジングキャリアを形成する５つの基材層を示す平面図である。フリップ集積回路（ＩＣ）チップを示す正面図である。図１に示した１本のチップハウジングキャリアと、図４に示したフリップＩＣチップとからチップモジュールを形成するステップを示す図である。図５で形成されたチップモジュールからチップモジュールカードインレイを形成するステップを示す図である。図５で形成されたチップモジュールからチップモジュールカードインレイを形成するステップを示す別の図である。図５で形成されたチップモジュールからチップモジュールカードインレイを形成するステップを示すさらに別の図である。図５で形成されたチップモジュールからチップモジュールカードインレイを形成するステップを示すさらに別の図である。本発明の１つの実施形態によるチップモジュールカードインレイを示す断面図である。

実施形態の説明
図１は、本発明の１つの実施形態による、チップモジュールおよびチップモジュールカードインレイを形成するための、５つの基材層から形成された１本のチップハウジングキャリア１０を示している。チップハウジングキャリア１０は、細長い形状であり、リールの形態に巻成されていてよく、したがってチップモジュールおよびチップモジュールカードインレイを形成する後続のステップのために繰り出される。チップハウジングキャリア１０に沿って複数のキャビティ１２が形成されている。キャビティ１２は、正方形、長方形または円形の横断面形状を有していてよい。図１に例として示したように、キャビティ１２は３つの列で配置されているが、チップハウジングキャリア１０が別の個数の列のキャビティ１２を備えて形成されてもよいことを理解されたい。

図２は、図１に示した１本のチップハウジングキャリア１０の分解斜視図である。本実施形態によるチップハウジングキャリア１０は、互いに上下に積み重ねられた５つの基材層１４，１６，１８，２０，２２から成っている。本発明によれば、チップハウジングキャリア１０は、異なる個数の基材層から形成されていてもよく、例えば、単に基材層１４，１６，１８から形成されていてもよいことを理解されたい。

５つの基材層１４，１６，１８，２０，２２が、図３では個別に示されている。基材層１４は、銅（または別の導電性材料）から成っている。基材層１４の長さに沿って３列のスリット２４が形成されている。基材層１４の上には、基材層１６が設けられており、基材層１６は、その長さに沿った３列のホール２６を備えている。基材層１６は、接着材料から成っている。基材層１６の上には、基材層１８が設けられており、基材層１８は、その長さに沿った３列のホール２８を備えている。基材層１８は、可撓性であり、例えば、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）および（例えば、難燃性であるエポキシ樹脂バインダを有するガラス繊維織布から構成された複合材料である「ＦＲ－４」のような）ガラス強化エポキシ積層材料のうちの１種または複数種の材料のような、可撓性材料から成っている。

基材層１８の上には、基材層２０が設けられており、基材層２０は、その長さに沿って３列のホール３０を備えている。基材層２０は、接着材料から成っている。基材層２０の上には、基材層２２が設けられており、基材層２２は、３列のホール３２を備えている。基材層２２は、１種以上の導電性材料、例えば銅およびニッケルから成っているか、または１種以上の導電性材料により電気鍍金されている。

それぞれの基材層１６，１８，２０，２２のホール２６，２８，３０，３２は、同一のサイズおよび同一の形状を有していて、基材層１６，１８，２０，２２が適切に組み立てられて互いに上下に積み重ねられている場合に、それらの基材層１６，１８，２０，２２のそれぞれのホール２６，２８，３０，３２が互いに整列させられていて、これによりこれらのホール２６，２８，３０，３２が集合的に基材層１６を通って基材層２２にまで延びる複数のキャビティ１２を形成するように、配置されている。それぞれのスリット２４が、互いに整列させられたホール２６，２８，３０，３２の列により形成された各キャビティ１２の下に位置決めされているように、基材層１６は、基材層１４の下側に位置決めされ、かつこの基材層１４に接触している。

図４は、集積回路（ＩＣ）チップ３４を示している。ＩＣチップ３４は、非接触チップまたは別のタイプのチップであってよい。エレクトロニクス製造において、集積回路（ＩＣ）パッケージングは、半導体デバイス製造の最終段階であり、この最終段階では、半導体材料のブロックが、物理的な損傷および腐食を阻止する支持ケース（「パッケージ」としても知られる）内に封止されている。パッケージを形成するために使用される一般的なプラスチックは、クレゾールノボラック型エポキシ樹脂（「epoxy-cresol-novolac」とも呼ばれる）である。ＩＣチップ３４では、導電性の２つの脚部３６が、ＩＣチップ３４のパッケージ３８から延び出ているものとして示されている。

図５を参照すると、図５は、基材層１４が底部を形成している状態で、それぞれの基材層１６，１８，２０，２２のホール２６，２８，３０，３２の整列により形成された複数のキャビティ１２を備えた１本のチップハウジングキャリア１０を示している。基材層１４，１６，１８，２０，２２は、積層構造体であるチップハウジングキャリア１０を形成するために、互いに位置固定的に係合するように積層させられている。ＩＣチップ３４は、脚部３６（ひいてはＩＣチップ３４）と基材層１４との間で電気的かつ物理的な接続が確立されるように脚部３６が基材層１４に接触した状態で、ＩＣチップ３４が完全にキャビティ１２内に収容されるように、複数のキャビティ１２のうちの１つのキャビティ内に位置決めされている。基材層１６，１８，２０，２２のホール２６，２８，３０，３２の整列により形成されたキャビティ１２の深さは、ＩＣチップ３４の全高ｈ以上であり、ＩＣチップ３４の一部はホール２６，２８によって形成されるキャビティ内に収容され、ＩＣチップ３４の別の一部はホール３０，３２によって形成されるキャビティ内に収容されている。

ＩＣチップ３４がキャビティ１２内に収容されると（かつＩＣチップ３４の脚部３６が基材層１４に物理的および電気的に接続されると）、接着材（グルー）が、キャビティ１２内の、ＩＣチップ３４によって占められていない任意の空間に充填されるので、これによりキャビティ１２内およびチップハウジングキャリア１０内でのＩＣチップ３４の位置固定的な係合を強化することができる。

ＩＣチップ３４がチップハウジングキャリア１０のキャビティ１２内に位置固定的に係合させられ、かつ収容されている場合に、複数のチップモジュール４０ａ，４０ｂを、例えばダイカットによってチップハウジングキャリア１０から切り出すことができる。チップモジュール４０ｂ，４０ｃのそれぞれは、基材層１４，１６，１８，２０，２２内に位置固定的に収容され係合させられたＩＣチップ３４を備え、この場合に基材層１４は、ＩＣチップ３４の脚部３６に位置固定的に係合させられている。チップモジュール４０ｂ，４０ｃのそれぞれの形状は、互いに異なっており、ここでチップモジュール４０ｂは、概して長方形の角柱形状であり、チップモジュール４０ｃは、概して楕円柱形状である。一般的に言えば、本発明によるチップモジュール４０ａ，４０ｂは、いずれも比較的短い厚み／高さの角柱、円柱または楕円柱の形状であり、より詳細には、直角柱、直円柱または直楕円柱の形状であってよい。チップモジュール４０ａの対向する２つの主面（これらの主面のうち一方の主面４１ａのみが図５に示されている）は、平坦であり、同一の形状であり、互いに平行である。同様に、チップモジュール４０ｂの対向する２つの主面（これらの主面のうち１つの主面のみが図５に示されている）は、平坦であり、同一の形状であり、互いに平行である。したがって、チップモジュール４０ａ，４０ｂは、２つの高さの段付き構造体ではなく、または従来のチップモジュールの場合のように、平坦ではない上部ハウジングを備えて形成されていない。

図６～図９は、チップモジュール４０ａを例として使用しながら、チップモジュールカードインレイを形成するステップを示している。

図６に示したように、チップモジュール４０ａは、基材層４４のホール４２内に位置決めされており、基材層４４は、ポリカーボネート（ＰＣ）、ポリ塩化ビニル（ＰＶＣ）またはグリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）のようなプラスチック材料から成っていてよい。慣用の２つの高さの段付き構造体のチップモジュールの場合、２つの高さの互いに異なる形状の要求を満たすために、少なくとも２つのこのような基材層（「補償層」とも呼ばれる）が必要である。他方では、本発明によるチップモジュールは、角柱、円柱または楕円柱、より具体的には直角柱、直円柱または直楕円柱の形状であり得るので、ただ１つの補償層しか必要ではない。このことは、（以下に説明する）チップモジュールカードインレイの製造および続くスマートカードの製造を容易にする。

さらに図７に示されているように、（例えば、銅から成る）導電性ワイヤ４６が基材層４４の主面４８に埋め込まれている。ワイヤ４６は、例えば、アンテナを形成するために、数回湾曲して、基材層４４の主面４８に埋め込まれていてよい。ワイヤ４６の２つの自由端は、例えば熱接着によって、チップモジュール４０ａに接合されている。

基材層４４は、２つの保護基材層５０，５２の間に挟まれている。２つの基材層５０，５２は、ＰＣ、ＰＶＣまたはＰＥＴＧから成っていてよい。次いで、このように互いに積み重ねられた基材層４４，５０，５２は、積層構造体であるチップモジュールカードインレイ５４を形成するために、基材層４４，５０，５２に位置固定的に係合するように積層させられる。

図１０は、チップモジュール６２を備えたチップモジュールカードインレイ６０の断面図を示している。チップモジュール６２は、それぞれの基材層１６，１８のホール２６，２８の整列により形成されたキャビティ６６内に収容されているＩＣチップ６４を有している。ＩＣチップ６４の脚部３６は、基材層１６の上の基材層１４に物理的かつ電気的に接続されている。したがって、基材層１６は、基材層１４と基材層１８との間に挟まれ、かつ基材層１４および基材層１８に位置固定的に係合させられている。

チップモジュール６２は、内側基材層７０のホール６８内に収容されており、（銅から作製され得る）導電性ワイヤ７２から形成されたアンテナに（例えば、ボンディングによって）電気的に接続される。内側基材層７０は、２つの外側基材層７４，７６間に挟まれている。基材層７０，７４，７６は積層されており、したがって、積層構造体のチップモジュールカードインレイ６０を形成するために、互いに位置固定的に係合させられている。基材層１６，１８のホール２６，２８の整列によって形成されたキャビティ６６の深さは、ＩＣチップ６４の全高以上である。

上記は本発明を実施することができる例を例示し、記載したものにすぎず、本発明の趣旨から逸脱することなしに修正および／または変更を加えてよいことを理解されたい。

明確にするために、別々の実施形態に関連して説明された発明の特定の特徴は、１つの実施形態において組み合わせて提供されてもよいことも理解されるべきである。逆に、簡潔さのために、１つの実施形態の文脈で説明した本発明の様々な特徴を、別々に、または任意の適切な部分的な組み合わせにおいて提供することもできる。

Claims

チップモジュールであって、
集積回路（ＩＣ）チップと、
少なくとも部分的に可撓性材料から成る、第１のホールを備えた第１の基材層と、
少なくとも部分的に接着材料から成る、第２のホールを備えた第２の基材層と、
少なくとも部分的に導電性材料から成る第３の基材層と
を含み、
前記第２の基材層が、前記第１の基材層と前記第３の基材層との間に挟まれ、かつ前記第１の基材層および前記第３の基材層に固定的に係合させられており、
前記第１の基材層の前記第１のホールと、前記第２の基材層の前記第２のホールとが、第１のキャビティを形成するために互いに整列させられており、かつ
前記第１のキャビティ内に、少なくとも前記ＩＣチップの第１の部分が収容されている、
チップモジュール。
前記第３の基材層が、少なくとも部分的に銅から成っている、請求項１記載のチップモジュール。
前記第３の基材層に前記ＩＣチップを電気的に接続するために、前記第３の基材層が、前記ＩＣチップの脚部に係合する少なくとも１つのスリットを含む、請求項１または２記載のチップモジュール。
前記第１のホールと前記第２のホールとが、実質的に同一のサイズおよび同一の形状である、請求項１から３までのいずれか１項記載のチップモジュール。
前記第１の基材層が、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）および／またはガラス強化エポキシ積層材料から成っている、請求項１から４までのいずれか１項記載のチップモジュール。
少なくとも部分的に接着材料から成る、第３のホールを備えた第４の基材層と、第４のホールを備えた第５の基材層とをさらに含む、請求項１から５までのいずれか１項記載のチップモジュール。
前記第３のホールと前記第４のホールとが、第２のキャビティを形成するために互いに整列させられており、該第２のキャビティ内に、少なくとも前記ＩＣチップの第２の部分が収容されている、請求項６記載のチップモジュール。
前記第３のホールと前記第４のホールとが、実質的に同一のサイズおよび同一の形状である、請求項７記載のチップモジュール。
前記第５の基材層が、導電性材料から成っているか、または導電性材料により電気鍍金されている、請求項６から８までのいずれか１項記載のチップモジュール。
前記チップモジュールが、角柱、円柱または楕円柱の形状である、請求項１から９までのいずれか１項記載のチップモジュール。
請求項１から１０までのいずれか１項記載の少なくとも１つのチップモジュールを含む、チップモジュールカードインレイ。
前記チップモジュールが、第６の基材層の第５のホール内に収容されている、請求項１１記載のチップモジュールカードインレイ。
前記第６の基材層が、第７の基材層と第８の基材層との間に挟まれ、かつ前記第７の基材層および前記第８の基材層に固定的に係合させられている、請求項１２記載のチップモジュールカードインレイ。
前記チップモジュールが、少なくとも１つの導電性ワイヤに電気的に接続されている、請求項１１から１３までのいずれか１項記載のチップモジュールカードインレイ。
チップモジュールを形成する方法であって、
少なくとも部分的に可撓性材料から成る、複数の第１のホールを備えた第１の基材層を準備することと、
少なくとも部分的に接着材料から成る、複数の第２のホールを備えた第２の基材層を準備することと、
少なくとも部分的に導電性材料から成る第３の基材層を準備することと、
複数の第１のキャビティを形成するために、前記第１の基材層の前記第１のホールを、前記第２の基材層の前記第２のホールに整列させることと、
前記第２の基材層を前記第１の基材層と前記第３の基材層との間に挟むことと、
第１の積層構造体を形成するために、前記第１の基材層と、前記第２の基材層と、前記第３の基材層とを固定的に係合させることと、
前記第１の積層構造体の前記第１のキャビティのうちの１つのキャビティ内に、少なくとも集積回路（ＩＣ）チップの第１の部分を固定的に係合させることと、
前記ＩＣチップに固定的に係合させられた前記第１の積層構造体から少なくとも１つのチップモジュールを切り出すことと
を含む、方法。
前記第３の基材層が少なくとも部分的に銅から成っている、請求項１５記載の方法。
前記第３の基材層に前記ＩＣチップを電気的に接続するために、前記ＩＣチップの脚部を前記第３の基材層の少なくとも１つのスリットに係合させることを含む、請求項１５または１６記載の方法。
前記第１のホールと前記第２のホールとが、実質的に同一のサイズおよび同一の形状である、請求項１５から１７までのいずれか１項記載の方法。
前記ＩＣチップの前記第１の部分と前記第１のキャビティとの間の空間の少なくとも一部に接着材を充填することをさらに含む、請求項１５から１８までのいずれか１項記載の方法。
前記第１の基材層が、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）および／またはガラス強化エポキシ積層材料から成っている、請求項１５から１９までのいずれか１項記載の方法。
少なくとも部分的に接着材料から成る、複数の第３のホールを備えた第４の基材層と、複数の第４のホールを備えた第５の基材層とを準備することをさらに含む、請求項１５から２０までのいずれか１項記載の方法。
複数の第２のキャビティを形成するために、前記第４の接着基材層の前記第３のホールを前記第５の基材層の前記第４のホールに整列させることと、前記第２のキャビティのうちの１つのキャビティ内に、少なくとも前記ＩＣチップの第２の部分を位置決めすることとをさらに含む、請求項２０記載の方法。
前記第３のホールと前記第４のホールとが、実質的に同一のサイズおよび同一の形状である、請求項２２記載の方法。
前記第５の基材層が、導電性材料から成っているか、または導電性材料により電気鍍金されている、請求項２１から２３までのいずれか１項記載の方法。
第２の積層構造体を形成するために、前記第４の接着基材層および前記第５の基材層を前記第１の積層構造体に固定的に係合させることをさらに含む、請求項２１から２４までのいずれか１項記載の方法。
チップモジュールカードインレイを形成する方法であって、請求項１５から２４までのいずれか１項記載の方法により少なくとも１つのチップモジュールを形成することを含む、方法。
前記チップモジュールを、第６の基材層の第５のホール内に位置決めすることを含む、請求項２６記載の方法。
前記第６の基材層を、第７の基材層と第８の基材層との間に挟むことと、前記第６の基材層と、前記第７の基材層と、前記第８の基材層とを互いに固定的に係合させることとを含む、請求項２７記載の方法。
前記チップモジュールを、少なくとも１つの導電性ワイヤに電気的に接続することを含む、請求項２６から２８までのいずれか１項記載の方法。