JP2024522960A - 表示パネル - Google Patents

表示パネル Download PDF

Info

Publication number
JP2024522960A
JP2024522960A JP2023519081A JP2023519081A JP2024522960A JP 2024522960 A JP2024522960 A JP 2024522960A JP 2023519081 A JP2023519081 A JP 2023519081A JP 2023519081 A JP2023519081 A JP 2023519081A JP 2024522960 A JP2024522960 A JP 2024522960A
Authority
JP
Japan
Prior art keywords
layer
shielding
resistor
display panel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023519081A
Other languages
English (en)
Inventor
咏波 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202210494533.4A external-priority patent/CN114975370A/zh
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of JP2024522960A publication Critical patent/JP2024522960A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本願は、基板と、基板上の表示領域内に位置する薄膜トランジスタ層と、基板と薄膜トランジスタ層との間に位置し、表示領域内に位置する遮蔽層と、非表示領域内に位置し、遮蔽層に電気的に接続された周辺配線と、を含み、周辺配線は、導線部と抵抗部とを含み、抵抗部の抵抗は、遮蔽層と導線部に接続される最短距離の導線部の抵抗よりも大きい表示パネルを開示する。【選択図】図１

Description

本願は、表示技術分野に関し、特に表示パネルの製造技術分野に関し、具体的に表示パネルに関する。
ＢＳＭ（Ｂｏｔｔｏｍ Ｓｈｉｅｌｄ Ｍｅｔａｌ、ボトムシールドメタル）技術は、基板とトランジスタの間に金属部を設けることで、基板内の電荷がトランジスタに発生するバックチャネル現象を低減する。
ここで、ＢＳＭ技術で導入された複数の金属部は一般的に周辺配線に接続されて電圧が印加されるが、表示パネルの作製や動作中に発生した静電気は複数の金属部を介して周辺配線に伝導し、周辺配線に静電気が蓄積され続けると放電して表示パネルが破損し、表示パネルの歩留まりや品質が低下する。
このため、従来のＢＳＭ技術による表示パネルは静電気蓄積により破損する恐れがあり、改善が急がれる。
本願の実施例は、従来のＢＳＭ技術を用いて作製された表示パネルの静電気蓄積による破損の問題を解決するための表示パネルを提供する。
本願の実施例は、表示領域と、前記表示領域を囲む非表示領域とを含む表示パネルを提供し、前記表示パネルは、
基板と、
前記基板上の表示領域内に位置する薄膜トランジスタ層と、
前記基板と前記薄膜トランジスタ層との間に位置し、前記表示領域内に位置する遮蔽層と、
前記非表示領域内に位置し、前記遮蔽層に電気的に接続された周辺配線と、を含み、
ここで、前記周辺配線は、導線部と抵抗部とを含み、前記抵抗部は、前記遮蔽層に接続された第１の端部と、前記導線部に接続された第２の端部とを含み、前記抵抗部の抵抗は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記導線部の抵抗よりも大きく、
ここで、前記抵抗部は、前記第１の端部と前記第２の端部との間の最短距離の仮想接続線の両側又は同じ側に設けられ、
ここで、前記抵抗部の抵抗率は、前記導線部の抵抗率よりも大きい。
一実施例では、前記抵抗部は、前記第１の端部と前記第２の端部との間の最短距離の前記仮想接続線の少なくとも一側に湾曲状に設けられる。
一実施例では、前記抵抗部と前記導線部とは同層に設けられる。
一実施例では、前記薄膜トランジスタ層は、前記表示領域に位置する複数の薄膜トランジスタを含み、前記遮蔽層は、複数の前記トランジスタに１対１で対応し、重畳して設けられた遮蔽ブロックと、隣接する２つの前記遮蔽ブロックに接続された遮蔽配線とを含み、
ここで、前記周辺配線の前記抵抗部は、前記遮蔽配線と電気的に接続され、且つ同層に設けられる。
一実施例では、前記遮蔽層は、第１の方向に延び、第２の方向に沿って配列された複数の遮蔽群を含み、前記遮蔽群の一端は、一方の前記抵抗部に電気的に接続され、前記遮蔽群の他端は、他方の前記抵抗部に電気的に接続される。
一実施例では、前記薄膜トランジスタ層は、
前記遮蔽層の前記基板から離れる側に位置する活性層と、
前記活性層の前記基板から離れる側に位置する第１の絶縁層と、
前記第１の絶縁層の前記基板から離れる側に位置するゲート層と、
前記ゲート層の前記基板から離れる側に位置する第２の絶縁層と、
前記第２の絶縁層の前記基板から離れる側に位置するソース・ドレイン層と、を含み、
ここで、前記抵抗部は、前記活性層と同層に設けられた第１の抵抗部、又は前記ソース・ドレイン層と同層に設けられた第２の抵抗部を含む。
本願の実施例は、表示領域と、前記表示領域を囲む非表示領域とを含む表示パネルを提供し、前記表示パネルは、
基板と、
前記基板上の表示領域内に位置する薄膜トランジスタ層と、
前記基板と前記薄膜トランジスタ層との間に位置し、前記表示領域内に位置する遮蔽層と、
前記非表示領域内に位置し、前記遮蔽層に電気的に接続された周辺配線と、を含み、
ここで、前記周辺配線は、導線部と抵抗部とを含み、前記抵抗部は、前記遮蔽層に接続された第１の端部と、前記導線部に接続された第２の端部とを含み、前記抵抗部の抵抗は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記導線部の抵抗よりも大きい。
一実施例では、前記抵抗部は、前記第１の端部と前記第２の端部との間の最短距離の仮想接続線の両側又は同じ側に設けられる。
一実施例では、前記抵抗部は、前記第１の端部と前記第２の端部との間の最短距離の前記仮想接続線の少なくとも一側に湾曲状に設けられる。
一実施例では、前記抵抗部と前記導線部とは同層に設けられる。
一実施例では、前記薄膜トランジスタ層は、前記表示領域に位置する複数の薄膜トランジスタを含み、前記遮蔽層は、複数の前記トランジスタに１対１で対応し、重畳して設けられた遮蔽ブロックと、隣接する２つの前記遮蔽ブロックに接続された遮蔽配線とを含み、
ここで、前記周辺配線の前記抵抗部は、前記遮蔽配線と電気的に接続され、且つ同層に設けられる。
一実施例では、前記遮蔽層は、第１の方向に延び、第２の方向に沿って配列された複数の遮蔽群を含み、前記遮蔽群の一端は、一方の前記抵抗部に電気的に接続され、前記遮蔽群の他端は、他方の前記抵抗部に電気的に接続される。
一実施例では、前記抵抗部の抵抗率は、前記導線部の抵抗率よりも大きい。
一実施例では、前記薄膜トランジスタ層は、
前記遮蔽層の前記基板から離れる側に位置する活性層と、
前記活性層の前記基板から離れる側に位置する第１の絶縁層と、
前記第１の絶縁層の前記基板から離れる側に位置するゲート層と、
前記ゲート層の前記基板から離れる側に位置する第２の絶縁層と、
前記第２の絶縁層の前記基板から離れる側に位置するソース・ドレイン層と、を含む。
ここで、前記抵抗部は、前記活性層と同層に設けられた第１の抵抗部、又は前記ソース・ドレイン層と同層に設けられた第２の抵抗部を含む。
一実施例では、前記第１の抵抗部と前記活性層との抵抗率は同じであり、前記第２の抵抗部と前記ソース・ドレイン層との抵抗率は同じである。
一実施例では、前記ソース・ドレイン層は、
構成材料にチタンを含み、前記第１の抵抗部と同層に設けられた第１の金属層と、
前記第１の金属層の前記基板から離れる側に位置し、構成材料が前記第１の金属層とは異なる第２の金属層と、を含む。
一実施例では、前記表示パネルは、
前記抵抗部と前記導線部との間に連通するビアホールと、
前記ビアホール内に充填され、前記抵抗部と前記導線部とを電気的に接続する導体部と、をさらに含む。
一実施例では、前記遮蔽層の構成材料と前記周辺配線の構成材料は同一であり、前記遮蔽層と前記周辺配線とは同層に設けられる。
一実施例では、前記抵抗部と前記導線部とは異なる層に設けられ、基板に垂直な平面における前記抵抗部の投影は、前記遮蔽層が位置する層を超えており、前記抵抗部は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記導線部の両側又は同じ側に位置し、湾曲状の２つの部分を含む。
一実施例では、前記導線部の長さは、前記第１の端部と前記第２の端部との間の最短距離よりも大きい。
本願の実施例に提供された表示パネルは、表示領域と、前記表示領域を囲む非表示領域とを含み、前記表示パネルは、基板と、前記基板上の表示領域内に位置する薄膜トランジスタ層と、前記基板と前記薄膜トランジスタ層との間に位置し、前記表示領域内に位置する遮蔽層と、前記非表示領域内に位置し、前記遮蔽層に電気的に接続された周辺配線と、を含み、前記周辺配線は、導線部と抵抗部とを含み、前記抵抗部は、前記遮蔽層に接続された第１の端部と、前記導線部に接続された第２の端部とを含み、前記抵抗部の抵抗は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記導線部の抵抗よりも大きい。ここで、本願では、抵抗部の単位寸法内の抵抗値を大きく設定することで、周辺配線の延在経路の単位長さ当たりの抵抗値が大きくなり、周辺配線の総抵抗値を大きくし、周辺配線の静電気に対する耐性を向上させ、表示パネルの歩留まりや品質を向上させる。
本願の技術的解決策及び他の有益な効果は、添付の図面と併せて以下の本願の特定の実施形態の詳細な説明を通じて明らかになるであろう。
本願の実施例に提供された表示パネルにおける部分構造の平面模式図である。 本願の実施例に提供された別の表示パネルにおける部分構造の平面模式図である。 本願の実施例に提供された第１の表示パネルにおける部分構造の断面模式図である。 本願の実施例に提供された第２の表示パネルにおける部分構造の断面模式図である。 本願の実施例に提供された第３の表示パネルにおける部分構造の断面模式図である。 本願の実施例に提供された第４の表示パネルにおける部分構造の断面模式図である。 本願の実施例に提供された第５の表示パネルにおける部分構造の断面模式図である。
以下では、本願の実施例における図面を参照して、本願の実施例における技術的解決策を明確かつ連続的に説明する。明らかに、記載された実施例は、本願の実施例の一部にすぎず、それらのすべてではない。本願の実施例に基づいて、創造的な努力をせずに当業者によって得られる他のすべての実施例は、本願の保護範囲に属する。
本願の説明において、「近い」、「延びる」、「側」、「端」などの用語によって示される方向又は位置関係は、図に示される方向又は位置関係に基づくものであり、本願を説明し、説明を簡略化するための便宜のためだけのものであり、言及された装置又は要素が特定の向きを持ち、特定の向きで構成及び操作されなければならないことを示したり暗示したりするものではなく、したがって、本願を限定するものとして理解されるべきではないことを理解されたい。さらに、「第１」、「第２」などの用語は、説明のみを目的として使用されており、相対的な重要性を示したり暗示したり、示された技術的特徴の量を暗示的に指定したりするものとして理解されるべきではない。したがって、「第１」又は「第２」として定義される特徴は、１つ又は複数の前記特徴を明示的又は暗示的に含むことができる。本願の説明において、「複数」とは、特に断りのない限り、２以上を意味する。
本明細書における「実施例」への言及は、実施例に関連して説明された特定の特徴、構造、又は特性が、本願の少なくとも１つの実施例に含まれ得ることを意味する。明細書の様々な場所でのこの語句の出現は、必ずしもすべてが同じ実施例を参照しているわけではなく、他の実施例と相互に排他的な独立又は代替の実施例でもない。本明細書に記載された実施例を他の実施例と組み合わせることができることは、当業者によって明示的及び暗示的に理解される。
本願の実施例は、表示パネルを提供し、前記表示パネルは、以下の実施例及び以下の実施例の組み合わせを含むが、これらに限定されない。
一実施例では、図１から図５に示すように、前記表示パネル１００は、表示領域Ａ１と、前記表示領域Ａ１を囲む非表示領域Ａ２とを含み、前記表示パネル１００は、基板１０と、前記基板１０上の前記表示領域Ａ１内に位置する薄膜トランジスタ層２０と、前記基板１０と前記薄膜トランジスタ層２０との間に位置し、前記表示領域Ａ１内に位置する遮蔽層３０と、前記非表示領域Ａ２内に位置し、前記遮蔽層３０に電気的に接続された周辺配線４０と、を含み、ここで、前記周辺配線４０は、導線部４０１と抵抗部４０２とを含み、前記抵抗部４０２は、前記遮蔽層３０に接続された第１の端部と、前記導線部４０１に接続された第２の端部とを含み、前記抵抗部４０２の抵抗は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記導線部４０１の抵抗よりも大きい。ここで、導線部４０１と抵抗部４０２との接続方向において、単位寸法内の前記抵抗部４０２の抵抗値が、対応する直列接続された前記導線部４０１の抵抗値よりも大きいと理解できる。
ここで、基板１０は、フレキシブル基板又はリジッド基板であってもよく、フレキシブル基板の構成材料は、ポリイミドを含んでもよいが、これらに限定されず、リジッド基板の構成材料は、シリカを含んでもよいが、これらに限定されない。具体的に、図１から図５に示すように、表示領域Ａ１内には、薄膜トランジスタ層２０と、薄膜トランジスタ層２０上に位置する画素層とが設けられてもよく、薄膜トランジスタ層２０は、複数のトランジスタ２０１を含み、画素層は、複数のトランジスタ２０１に１対１で対応する複数のサブ画素を含んでもよく、各サブ画素は、対応するトランジスタ２０１と電気的に接続され、各トランジスタ２０１は、表示パネル１００の表示領域Ａ１に画面表示が行われるように、対応するサブ画素の発光を制御する。もちろん、非表示領域Ａ２には、薄膜トランジスタ層２０、周辺配線４０、遮蔽層３０の少なくとも一方に電気的に接続される配線又は回路が設けられてもよい。
なお、基板１０内に存在する多数の分極性電荷は、外部の影響や表示パネル１００内部の電界の影響を受けやすく、分極されて多数の分極電荷が形成され、基板１０内の薄膜トランジスタ層２０に近い側の多数の分極電荷が薄膜トランジスタ層２０に分極作用を与え、トランジスタ２０１内の電荷移動に影響を与え、トランジスタ２０１の動作信頼性を低下させる。これに基づき、本実施例では、基板１０と薄膜トランジスタ層２０との間の表示領域Ａ１内に遮蔽層３０が設けられ、遮蔽層３０は、薄膜トランジスタ層２０が受ける分極作用を低減し、薄膜トランジスタの動作信頼性を向上させることができる。例えば、遮蔽層３０は、導体又は半導体であってもよく、周辺配線４０に電気的に接続されて遮蔽電位として印加され、薄膜トランジスタ層２０が受ける分極作用を低減することができる。
具体的に、遮蔽層３０及び周辺配線４０に印加される遮蔽電位は、第１の電圧と等しくてもよく、第１の電圧は接地電圧と等しくなく、さらに、第１の電圧は０より大きく４．６ボルト以下であってもよい。或いは、図７に示すように、遮蔽層３０及び周辺配線４０は、対応するトランジスタ２０１のソース部又はドレイン部に電気的に接続され、ソース部の電圧又はドレイン部の電圧が対応する第１の電圧として印加されてもよく、具体的に、第２の接続層９０２は、ソース部又はドレイン部に電気的に接続され、周辺配線４０は、バッファ層５０及び第１の絶縁層２０６を貫通する第１の導体部９０３、ゲート層２０３と同層に設けられた第１の接続層９０１、層間絶縁層２０８を貫通する第２の導体部９０４、ソース・ドレインと同層に設けられた第２の接続層９０２を順に介してソース部又はドレイン部に電気的に接続され、第１の電圧を印加することができ、遮蔽層３０は、周辺配線４０を介してソース部又はドレイン部に電気的に接続されて第１の電圧が印加される。なお、第１の電圧が接地電圧と等しくないため、表示パネル１００の作製時や動作時に発生する静電気は遮蔽層３０を介して周辺配線４０に伝導し、表示領域Ａ１の高透過率要求により遮蔽層３０の寸法が小さくなり、周辺配線４０に流入する静電気を低減するために遮蔽層３０が多くの静電気を分担することができず、周辺配線４０に静電気が蓄積され続けて放電して表示パネル１００が破損し、表示パネルの歩留まりや品質が低下する。
図１及び図２に示すように、本実施例では、周辺配線４０は、導線部４０１と、導線部４０１に直列接続された抵抗部４０２とを含み、抵抗部４０２の抵抗は、第１の端部と第２の端部との間の最短距離に設けられた導線部４０１の抵抗よりも大きく、ここで、「第１の端部と第２の端部との間の最短距離に設けられた導線部４０１の抵抗」は、導線部４０１の長さが第１の端部と第２の端部との間の最短距離である場合に対応する抵抗値として理解でき、即ち、本実施例における抵抗部４０２は、第１の端部と第２の端部との間に最短距離で設けられた導線部４０１に比べて、より大きな抵抗を有することができるため、形成される周辺配線４０は、より大きな抵抗を有することができることが理解できる。或いは、接続方向において、単位寸法内の抵抗部４０２の抵抗値が、対応する直列接続された導線部４０１の抵抗値よりも大きいと理解でき、ここで、接続方向毎に１つの抵抗部４０２と少なくとも１つの導線部４０１とが対応しており、抵抗部４０２毎に少なくとも１つの導線部４０１が対応する接続方向に接続されていると理解でき、もちろん、抵抗部４０２が直列接続されていない導線部４０１も存在し、このとき、上述した「接続方向」は存在せず、即ち、周辺配線４０の延在経路の長さが実質的に変化しないことを前提として、本実施例では、接続方向において、単位寸法内の抵抗部４０２の抵抗値を増加させることにより、抵抗部４０２を含む周辺配線４０の延在経路の単位長さ当たりの抵抗値が、抵抗部４０２を含まない周辺配線４０の延在経路の単位長さ当たりの抵抗値よりも大きくなるようにするので、非表示領域Ａ２内に位置する周辺配線４０の総抵抗値を増加させることができ、周辺配線４０の静電気防止能力が向上し、表示パネル１００の歩留まりや品質が向上する。
一実施例では、図１及び図２に示すように、前記遮蔽群３０１の一端は、一方の前記抵抗部４０２に電気的に接続され、前記遮蔽群３０１の他端は、他方の前記抵抗部に電気的に接続される。なお、導体の電流に対する阻害作用をその導体の抵抗といい、導体中の自由電荷が電界力によって規則的な配向運動をすることで電流が形成され、即ち、導体の抵抗値が大きいほど静電気に対する阻害作用が大きくなると理解できる。具体的に、複数の遮蔽群３０１を全体として、非表示領域Ａ２内に位置する周辺配線４０が遮蔽層３０に電気的に接続されており、本実施例では、周辺配線４０における複数の抵抗部４０２が遮蔽層３０の両端に分散してそれぞれ接続されていること、即ち、複数の抵抗部４０２が非表示領域Ａ２内に対向して設けられた両領域に分散していることにより、周辺配線４０における「電流に対する阻害作用が大きい」抵抗部４０２の分布が均一になり、抵抗部４０２が非表示領域Ａ２内の一方の領域に集中して堆積し、周辺配線４０の非表示領域Ａ２内の他の領域に位置する部分の抵抗が小さく、多くの静電気を阻害することができず、放電によって表示パネル１００が損傷することが回避されることが理解できる。
なお、本願では、周辺配線４０の延在経路について限定をせず、「非表示領域Ａ２内に位置する」、「遮蔽層３０に電気的に接続する」を満たすだけでよく、例えば、図１及び図２に示すように、ここでは、遮蔽層３０の左側、下側、右側を囲んで周辺配線４０を設けることを例として説明する。さらに、周辺配線４０のうち遮蔽層３０の左側に位置する部分は、遮蔽層３０の左側に接続することができ、周辺配線４０のうち遮蔽層３０の右側に位置する部分は、遮蔽層３０の右側に接続することができ、周辺配線４０のうち遮蔽層３０の左側に位置する部分と遮蔽層３０の右側に位置する部分は、遮蔽層３０の下側に接続することができる。さらに、周辺配線４０のうち遮蔽層３０の左側又は右側に位置する部分の場合、主配線と、複数の遮蔽群３０１に１対１で対応する複数の分岐配線とを含み、各分岐配線の一端は、対応する遮蔽群３０１に電気的に接続され、各分岐配線の他端は、表示パネル１００の縁近傍の対応する主配線に電気的に接続され、各分岐配線は、１つの抵抗部４０２と、抵抗部４０２の少なくとも一端に直列接続された導線部４０１とを含む。上記の議論と組み合わせて、同一の主配線に含まれる抵抗部４０２と導線部４０１との接続方向は、第１の方向Ｄ１に平行である。
一実施例では、図１及び図３に示すように、前記抵抗部４０２は、前記第１の端部と前記第２の端部との間の最短距離の仮想接続線の両側又は同じ側に設けられる。一例として、前記抵抗部４０２が前記第１の端部と前記第２の端部との間の最短距離に設けられた前記仮想接続線の同じ側に位置する場合、前記抵抗部４０２は、湾曲状又は第１の方向Ｄ１に平行でない直線状に設けられて抵抗を増加させることができ、別の例として、図１に示すように、前記抵抗部４０２が前記第１の端部と前記第２の端部との間の最短距離に設けられた前記仮想接続線の両側に位置する場合、前記抵抗部４０２が前記第１の端部と前記第２の端部との間の最短距離の前記仮想接続線１の両側に設けられた２つの部分間の接続線は、少なくとも第２の方向Ｄ２に投影されて抵抗が増加するため、ここでは、前記抵抗部４０２が前記第１の端部と前記第２の端部との間の最短距離に設けられた前記仮想接続線の同じ側に位置する部分が、第１の方向Ｄ１に平行な直線状に設けられるか否かについて限定をしない。
一実施例では、前記抵抗部４０２は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記仮想接続線の少なくとも一側に湾曲状に位置している。具体的に、ここでは抵抗部４０２が、第１の端部と第２の端部との間の最短距離に設けられた仮想接続線の両側に分布していることを例として説明し、前記抵抗部４０２は、互いに接続された複数のサブ抵抗部４０２１を含み、前記サブ抵抗部４０２１は湾曲状であり、ここではサブ抵抗部４０２１の湾曲方向及び複数のサブ抵抗部４０２１の配列方向について限定をせず、上記の議論と組み合わせて、サブ抵抗部４０２１の湾曲方向は、第２の方向Ｄ２と平行であってもよく、湾曲状の複数のサブ抵抗部４０２１は、第１の方向Ｄ１に沿って配列されてもよい。
非表示領域Ａ２の第１の方向Ｄ１の寸法が一定である場合、本実施例では、抵抗部４０２の延在経路を第２の方向Ｄ２に往復移動させることにより、抵抗部４０２の全長を長くすることができ、周辺配線４０の各箇所の構成材料が同一である場合、抵抗部４０２の抵抗値は大きく、上述した「接続方向（第１の方向Ｄ１に平行）において、単位寸法内の抵抗部４０２の抵抗値が、対応する直列接続された導線部４０１の抵抗値よりも大きい」ことが実現されることが理解できる。
さらに、各抵抗部４０２において互いに接続される複数のサブ抵抗部４０２１の形状及び数は同一であってもよく、即ち、複数の抵抗部４０２の形態及び寸法は同一であってもよく、即ち、複数の抵抗部４０２の静電気に対する収容及び阻害能力は同等であり、周辺配線４０における複数の抵抗部４０２の分布が均一である場合、以上のように設けることにより、周辺配線４０における抵抗部４０２が設けられた部分の静電気に対する収容及び阻害能力をより均一化することができ、抵抗部４０２による静電気に対する収容及び阻害能力の差が大きく、周辺配線４０における一部の抵抗が小さく、多くの静電気を阻害することができず、放電により表示パネル１００が損傷する恐れを低減することができる。
一実施例では、図１及び図３に示すように、前記抵抗部４０２と前記導線部４０１とは同層に設けられる。本実施例では、抵抗部４０２と導線部４０１とを同層に設けることにより、表示パネル１００の厚さを余分に厚くすることを回避することができることが理解できる。さらに、前記抵抗部４０２の構成材料と前記導線部４０１の構成材料は同一であり、ここで、抵抗部４０２と導線部４０１とは、同時に製造されるか、さらに一体成形してプロセス工程を節約することができ、上記の議論と組み合わせて、即ち、互いに接続された湾曲状の複数のサブ抵抗部４０２１と、複数のサブ抵抗部４０２１に接続された導線部４０１とを同一のプロセスで形成することにより、周辺配線４０を一度に形成することができる。
上記の議論と組み合わせて、「周辺配線４０の各箇所の構成材料が同一である場合、抵抗部４０２の抵抗値は大きい」、即ち、本実施例では、「抵抗部４０２が、互いに接続された湾曲状の複数のサブ抵抗部４０２１を含む」ことに加えて、抵抗部４０２の抵抗値を大きくすることができることが理解できる。具体的に、抵抗部４０２の構成材料及び導線部４０１の構成材料は、導体材料及び半導体材料であってもよいが、これらに限定されず、導体材料は、金属単体を含んでもよいが、これらに限定されず、半導体材料は、シリコン単体、酸化物、シリコン元素含有酸化物を含んでもよいが、これらに限定されず、ここで、金属単体は、モリブデン及びチタンであってもよいが、これらに限定されない。
一実施例では、図１及び図３に示すように、前記遮蔽層３０の構成材料と前記周辺配線４０の構成材料は同一であり、前記遮蔽層３０と前記周辺配線４０とは同層に設けられる。具体的に、遮蔽層３０の構成材料及び周辺配線４０の構成材料は、導体材料及び半導体材料であってもよいが、これらに限定されず、導体材料は、金属単体を含んでもよいが、これらに限定されず、半導体材料は、シリコン単体及びシリコン元素含有酸化物を含んでもよいが、これらに限定されず、金属単体は、モリブデンであってもよいが、これらに限定されない。
本実施例では、遮蔽層３０と周辺配線４０とを同層に設けることにより、表示パネル１００の厚さを余分に厚くすることを回避することができ、さらに、遮蔽層３０と周辺配線４０とは、同時に製造されるか、さらに一体成形してプロセス工程を節約することができ、即ち、互いに接続された湾曲状の複数のサブ抵抗部４０２１と、複数のサブ抵抗部４０２１に接続された導線部４０１と、互いに接続され、両端が周辺配線４０に接続された複数の遮蔽部とを同一のプロセスで形成することにより、周辺配線４０と遮蔽層３０とを一度に形成することができることが理解できる。
一実施例では、前記導線部４０１の長さは、前記第１の端部と前記第２の端部との間の最短距離よりも長い。上記の議論と組み合わせて、周辺配線４０は、導線部４０１と、導線部４０１に直列接続された抵抗部４０２とを含み、各抵抗部４０２は、対応する接続方向に少なくとも１つの導線部４０１が直列接続されており、抵抗部４０２が直列接続されていない導線部４０１も存在し、ここでは、前記導線部４０１が延在方向に湾曲して設けられていると理解でき、即ち、延在方向に湾曲して設けられた導線部４０１は、抵抗部４０２が直列接続されているか接続されていない導線部４０１を指すことができる。
具体的に、図１及び図２に示すように、導線部４０１は、第１の方向Ｄ１に延びる部分と、第２の方向Ｄ２に延びる部分とを含み、導線部４０１は、延在方向に湾曲して設けられており、ここでは、導線部４０１のそれぞれにおける湾曲方向について限定をせず、例えば、導線部４０１において、第１の方向Ｄ１に延びる部分は、第２の方向Ｄ２に湾曲してもよいが、これらに限定されず、即ち、第１の方向Ｄ１に非直線的に設けられていることを示し、第２の方向Ｄ２に延びる部分は、第１の方向Ｄ１に湾曲してもよいが、これらに限定されず、即ち、第２の方向Ｄ２に非直線的に設けられていることを示す。非表示領域Ａ２の第１の方向Ｄ１及び第２の方向Ｄ２の寸法が一定である場合、本実施例では、導線部４０１を任意の方向に湾曲させて設けることにより、導線部４０１の全長を長くして導線部４０１の抵抗値を大きくすることができ、導線部４０１に静電気を収容できる経路を増加させたり、導線部４０１の静電気に対する阻害能力を増加させたりすることにより、周辺配線４０全体の静電気防止能力を向上させ、表示パネル１００の歩留まりや品質を向上させることが理解できる。
一実施例では、遮蔽群３０１は、延在方向に湾曲して設けられる。具体的に、上記の議論と組み合わせて、各遮蔽群３０１は、第１の方向Ｄ１に沿って配列された複数のトランジスタ２０１に対向して設けられてもよく、各遮蔽群３０１に接続された複数の遮蔽部は、対応する複数のトランジスタ２０１に１対１で対応してもよく、各遮蔽部は、対応するトランジスタ２０１に対向して設けられてもよく、即ち、遮蔽群３０１は、第１の方向Ｄ１に延びる。
具体的に、遮蔽群３０１は、延在方向に湾曲して設けられており、ここでは、遮蔽群３０１のそれぞれにおける湾曲方向について限定をせず、例えば、遮蔽群３０１は、第２の方向Ｄ２に湾曲してもよいが、これらに限定されず、即ち、遮蔽群３０１が第１の方向Ｄ１に非直線的に設けられていることを示す。表示領域Ａ１の第１の方向Ｄ１の寸法が一定である場合、本実施例では、遮蔽群３０１を任意の方向に湾曲させて設けることにより、遮蔽群３０１の全長を長くして遮蔽群３０１の抵抗値を大きくすることができ、遮蔽層３０に静電気を収容できる経路を増加させたり、遮蔽層３０の静電気に対する阻害能力を増加させたりすることにより、遮蔽層３０及び周辺配線４０全体の静電気防止能力を向上させ、表示パネル１００の歩留まりや品質を向上させることが理解できる。
一実施例では、図２、図４及び図５に示すように、前記抵抗部４０２と前記導線部４０１とは異なる層に設けられ、前記抵抗部４０２の抵抗率は、前記導線部４０１の抵抗率よりも大きい。具体的に、ここでは抵抗部４０２の形状や導線部４０１の形状について限定をせず、抵抗部４０２の構成材料や導線部４０１の構成材料についても限定をせず、ここでの抵抗率は、伸長後の長さが１メートル、断面積が１平方メートルの導体の抵抗と理解でき、温度、圧力、磁界などの外的要因が同一である場合、抵抗部４０２の抵抗率が導線部４０１の抵抗率よりも大きいと考えられる。
抵抗部４０２の形態及び寸法がいずれも導線部４０１の形態及び寸法と同じである場合、本実施例では、抵抗部４０２の抵抗率が導線部４０１の抵抗率よりも大きく、上述した「接続方向（第１の方向Ｄ１に平行）において、単位寸法内の抵抗部４０２の抵抗値が、対応する直列接続された導線部４０１の抵抗値よりも大きい」ことを実現することができることが理解できる。もちろん、抵抗部４０２の抵抗率が導線部４０１の抵抗率よりも大きいことを前提に、抵抗部４０２のパラメータと導線部４０１のパラメータを適正に設定して、「接続方向（第１の方向Ｄ１に平行）において、単位寸法内の抵抗部４０２の抵抗値が、対応する直列接続された導線部４０１の抵抗値よりも大きい」ことを実現することもでき、本実施例は、「抵抗部４０２の抵抗率が導線部４０１の抵抗率よりも大きい」ことが、「接続方向（第１の方向Ｄ１に平行）において、単位寸法内の抵抗部４０２の抵抗値が、対応する直列接続された導線部４０１の抵抗値よりも大きい」ことを実現するのに役立つことを強調することを目的としている。
一実施例では、図１、図２、図４及び図５に示すように、前記薄膜トランジスタ層２０は、前記表示領域Ａ１に位置する複数の薄膜トランジスタ２０１を含み、前記遮蔽層３０は、複数の前記トランジスタ２０１に１対１で対応し、重畳して設けられた遮蔽ブロックと、隣接する２つの遮蔽ブロックに接続された遮蔽配線とを含み、ここで、前記周辺配線４０の前記抵抗部４０２は、前記遮蔽配線と電気的に接続され、且つ同層に設けられる。具体的に、前記遮蔽層３０は、第１の方向Ｄ１に延び、第２の方向Ｄ２に沿って配列された複数の遮蔽群３０１を含んでもよく、各遮蔽群３０１の少なくとも一端は、前記抵抗部４０２に電気的に接続され、前記抵抗部４０２は、前記薄膜トランジスタ層２０と同層に設けられ、遮蔽配線は、薄膜トランジスタ層２０の少なくとも１層と同層に設けられてもよい。
ここでは、第１の方向Ｄ１が表示パネル１００の第１の辺に平行であり、第２の方向Ｄ２が表示パネル１００の第２の辺に平行であり、第１の方向Ｄ１が第２の方向Ｄ２に垂直であることを例として説明し、具体的に、図４及び図５に示すように、薄膜トランジスタ層２０内の複数のトランジスタ２０１は、第１の方向Ｄ１及び第２の方向Ｄ２にアレイ状に配列されてもよく、上記の議論と組み合わせて、各遮蔽群３０１は、第１の方向Ｄ１に沿って配列された複数のトランジスタ２０１に対向して設けられてもよく、さらに、各遮蔽群３０１は、電気的に接続された複数の遮蔽部を含んでもよく、各遮蔽部は、対応するトランジスタ２０１に対向して設けられてもよい。具体的に、各遮蔽群３０１は、同一の行に位置する複数のトランジスタ２０１に対向して設けられてもよく、さらに、各遮蔽ブロックは、対応する１行のトランジスタ２０１のうちの対応するトランジスタ２０１に対向して設けられてもよく、遮蔽配線の幅は、遮蔽ブロックの幅以下であってもよく、非表示領域Ａ２に近い複数の遮蔽ブロックの場合、対応する遮蔽配線を介して周辺配線４０に接続されてもよいことが理解できる。
具体的に、接続方向における単位寸法内の抵抗部４０２の抵抗値が大きい、即ち、接続方向に同じ寸法では、抵抗部４０２の抵抗値が導線部４０１の抵抗値よりも大きいため、本実施例では、各遮蔽群３０１の少なくとも一端を抵抗部４０２に電気的に接続することにより、複数の遮蔽群３０１の延在方向の抵抗値を増加させることができ、抵抗部４０２の分布を分散させることにより、一方の遮蔽群３０１の延在方向の抵抗値が小さく、静電気が多く蓄積されて放電することを回避し、周辺配線４０の静電気に対する耐性が向上し、表示パネル１００の歩留まりや品質が向上することが理解できる。
さらに、前記抵抗部４０２の構成材料、遮蔽配線の構成材料、及び前記薄膜トランジスタ層２０において遮蔽配線と同層に設けられた膜層の構成材料は同一である。ここで、本実施例では、抵抗部４０２と薄膜トランジスタ層２０のうち同層に設けられ、且つ構成材料が同一の膜層について限定をせず、抵抗部４０２の抵抗率が導線部４０１の抵抗率よりも大きいものを満足すればよい。本実施例では、抵抗部４０２と薄膜トランジスタ層２０とを同層に設けることにより、表示パネル１００の厚さを余分に厚くすることを回避することができ、さらに、抵抗部４０２と薄膜トランジスタ層２０とを同時に製造することにより、プロセス工程を節約することができ、即ち、表示領域Ａ２内に位置する抵抗部４０２と、表示領域Ａ１内に位置する薄膜トランジスタ層２０の対応する膜層とを同一工程で形成することにより、抵抗部４０２と薄膜トランジスタ層２０の対応する膜層とを一度に形成することができることが理解できる。
具体的に、上記の議論と組み合わせて、「抵抗部４０２の抵抗率は、導線部４０１の抵抗率よりも大きい」、即ち、本実施例では、「抵抗部４０２の構成材料と薄膜トランジスタ層２０の構成材料とが同一である」ことにより、抵抗部４０２の構成材料が導線部４０１の構成材料と異なることを実現し、さらに、薄膜トランジスタ層２０のいずれかの構成要素の構成材料を選択して抵抗部４０２を作製することにより、抵抗部４０２の抵抗率を大きくすることができる。
一実施例では、図４及び図５に示すように、前記薄膜トランジスタ層２０は、ゲート層２０３と、前記ゲート層２０３の前記基板１０に近い側又は前記基板１０から離れる側に位置する活性層２０２と、前記ゲート層２０３と前記活性層２０２との間に位置する第１の絶縁層２０６と、前記活性層２０２の前記基板１０から離れる側に位置し、前記活性層２０２と電気的に接続され、前記ゲート層２０３と絶縁されるソース・ドレイン層と、を含み、ここで、図４に示すように、前記抵抗部４０２は、前記活性層２０２と同層に設けられるか、或いは、図５に示すように、前記抵抗部４０２は、前記ソース・ドレイン層と同層に設けられる。
具体的に、本実施例では、薄膜トランジスタ層２０が複数のトップゲート構造のトランジスタとして形成されるか、ボトムゲート構造のトランジスタとして形成されるかについて限定をせず、ここでは、トップゲート構造のトランジスタを例として説明し、即ち、ゲート層２０３は、活性層２０２の基板１０から離れる側に位置する。具体的に、上記の議論と組み合わせて、薄膜トランジスタ層２０の各薄膜トランジスタ２０１は、活性層２０２と、活性層２０２の基板１０から離れる側に位置するゲート層２０３と、ゲート層２０３の基板１０から離れる側に位置するソース・ドレイン層と、を含んでもよく、ソース・ドレイン層は、活性層２０２の一端に対向して設けられ、電気的に接続されたソース部２０４と、活性層２０２の一端に対向して設けられ、電気的に接続されたドレイン部２０５とを含む。さらに、表示パネル１００は、活性層２０２とゲート層２０３との間に位置し、活性層２０２を覆う第１の絶縁層２０６と、ゲート層２０３の基板１０から離れる側を覆う第２の絶縁層２０７と、第２の絶縁層２０７の基板１０から離れる側を覆う層間絶縁層２０８と、をさらに含む。即ち、前記薄膜トランジスタ層２０は、前記遮蔽層３０の前記基板１０から離れる側に位置する活性層２０２と、前記活性層２０２の前記基板１０から離れる側に位置する第１の絶縁層２０６と、前記第１の絶縁層２０６の前記基板１０から離れる側に位置するゲート層２０３と、前記ゲート層２０３の前記基板１０から離れる側に位置する第２の絶縁層２０７と、前記第２の絶縁層２０７の前記基板１０から離れる側に位置するソース・ドレイン層と、を含み、前記抵抗部４０２は、前記活性層２０２と同層に設けられた第１の抵抗部、又はソース・ドレイン層と同層に設けられた第２の抵抗部を含む。
ここで、活性層２０２の構成材料は、アモルファスシリコン及び多結晶シリコンのうちの少なくとも１つを含んでもよく、多結晶シリコンは、低温ポリシリコンを含んでもよく、さらに、活性層２０２の構成材料は、酸化物をさらに含んでもよい。具体的に、例えば、低温ポリシリコン技術により作製された活性層２０２は、薄膜トランジスタ２０１が対応する画素を充電する際に、より大きな駆動電流を発生させて充電速度を向上させることができるように、高い電子移動度を有することができ、例えば、アモルファスシリコン又は酸化物からなる活性層２０２は、露光時に薄膜トランジスタ２０１のリーク電流が信号に干渉することを防止するために、低いリーク電流を有することができる。具体的に、例えば、活性層２０２の構成材料がアモルファスシリコンを含む場合、活性層２０２におけるソース・ドレイン層に電気的に接続された両端に粒子をドーピングして２つの不純物領域を形成することができ、ドーピング粒子はリンイオンを含んでもよく、不純物領域内のドーピング粒子の濃度は、実際の状況に応じて設定することができる。例えば、活性層２０２の構成材料が酸化物を含む場合、ドーピング粒子を設けて不純物領域を形成することを回避することができる。
さらに、上記の議論に基づいて、図４に示すように、前記第１の抵抗部と前記活性層２０２との抵抗率は同じであり、前記第２の抵抗部と前記ソース・ドレイン層との抵抗率は同じである。具体的に、前記活性層２０２と同層に設けられる第１の抵抗部の場合、第１の抵抗部と活性層２０２とを同一材料で同時に製造することができ、上記の議論によれば、活性層２０２の構成材料は半導体材料、即ち第１の抵抗部の構成材料は半導体材料であるのため、半導体材料は、活性層２０２の構成材料について上述した説明を参照することができ、導線部４０１の構成材料は、一般的に導体材料であり、即ち、第１の抵抗部の抵抗率は、比較的大きくてもよい。具体的に、遮蔽層３０と薄膜トランジスタ層２０との間にバッファ層５０が設けられてもよく、バッファ層５０を形成した後、非表示領域Ａ２内に位置する抵抗部４０２と、表示領域Ａ１内に位置する活性層２０２とを同一のプロセスで形成することにより、抵抗部４０２と活性層２０２とを一度に形成することができる。
一実施例では、図５に示すように、前記ソース・ドレイン層は、構成材料にチタンを含む第１の金属層と、前記第１の金属層の前記基板１０から離れる側に位置し、構成材料が前記第１の金属層とは異なる第２の金属層とを含む。さらに、前記抵抗部４０２は、前記第１の金属層と同層に設けられる。ここで、第２の金属層の構成材料は、アルミニウムを含んでもよく、さらに、ソース・ドレイン層は、第２の金属層の基板１０から離れる側に位置する第３の金属層をさらに含んでもよく、第３の金属層の構成材料は、第１の金属層の構成材料と同一であってもよい。
具体的に、第１の絶縁層２０６、第２の絶縁層２０７及び層間絶縁層２０８には、第１のビアホールが設けられてもよく、ソース・ドレイン層は、層間絶縁層２０８の基板１０から離れる側から第１のビアホールを介して活性層２０２と接触するまで延びてもよく、上記の議論と組み合わせて、第１の金属層は、層間絶縁層２０８の基板１０から離れる側から第１のビアホールを介して活性層２０２と接触するまで延びてもよく、第２の金属層及び第３の金属層は、第１の金属層上に順次形成されてもよい。
図５に示すように、本実施例では、チタン製の第１の金属層及び抵抗部４０２は、チタン製の遮蔽層３０及び導線部４０１に対して高い抵抗率を有することができ、「接続方向において、単位寸法内の前記抵抗部４０２の抵抗値が、対応する直列接続された前記導線部４０１の抵抗値よりも大きい」ことを実現するのに役立ち、一方、第１の金属層と抵抗部４０２とを同時に製造することにより、プロセス工程を節約し、表示パネル１００の厚さを余分に厚くすることを回避することができ、層間絶縁層２０８を形成した後、非表示領域Ａ２内に位置する抵抗部４０２と、表示領域Ａ１内に位置する複数のソース部２０４と、複数のドレイン部２０５とを同一のプロセスで形成することにより、抵抗部４０２とソース・ドレイン層とを一度に形成することができることが理解できる。
一実施例では、図４及び図５に示すように、前記表示パネル１００は、前記抵抗部４０２と前記導線部４０１との間に連通する第２のビアホールと、前記第２のビアホール内に充填され、前記抵抗部４０２と前記導線部４０１とを電気的に接続する導体部６０とをさらに含む。なお、上記の議論と組み合わせて、抵抗部４０２と薄膜トランジスタ層２０とが同層に設けられる場合、導線部４０１は一般的に遮蔽層３０と同層に設けられるため、抵抗部４０２と直列接続された導線部４０１とは異層に設けられる。
一例として、図４に示すように、抵抗部４０２が活性層２０２と同層に設けられる場合、第２のビアホールは、バッファ層５０を貫通して抵抗部４０２と導線部４０１とを連通させることができ、第２のビアホール内に充填された導体部６０は、バッファ層５０の上側に位置する抵抗部４０２とバッファ層５０の下側に位置する導線部４０１とを電気的に接続することができ、別の例として、図５に示すように、抵抗部４０２がソース部２０４及びドレイン部２０５と同層に設けられる場合、第２のビアホールは、バッファ層５０、第１の絶縁層２０６、第２の絶縁層２０７及び層間絶縁層２０８を貫通して抵抗部４０２と導線部４０１とを連通させることができ、第２のビアホール内に充填された導体部６０は、層間絶縁層２０８の上側に位置する抵抗部４０２とバッファ層５０の下側に位置する導線部４０１とを電気的に接続することができることが理解できる。
一実施例では、図６に示すように、前記抵抗部４０２と前記導線部４０１とは異なる層に設けられ、基板１０に垂直な平面における前記抵抗部４０２の投影は、前記遮蔽層３０が位置する層を超えており、前記抵抗部４０２は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記導線部４０１の両側又は同じ側に位置し、湾曲状の２つの部分を含む。具体的に、図６に示すように、ここでは、抵抗部４０２が、第１の端部と第２の端部との間の最短距離に設けられた導線部４０１の上方に位置する２つの部分４０２１を含むことを例として説明し、上記の議論と組み合わせて、複数の抵抗部４０２と導線部４０１との間の接続は、導体部６０によって実現することができる。
具体的に、図１を参照すると、周辺配線４０における抵抗部４０２は、基板１０と平行な平面上で湾曲して延び、抵抗部４０２の全長を長くすることができ、同様に、本実施例における抵抗部４０２は、基板１０に垂直な平面上で湾曲して延び、同様に、抵抗部４０２の全長を長くすることができ、周辺配線４０の各箇所の構成材料が同一である場合、抵抗部４０２の抵抗値は大きく、上述した「接続方向（第１の方向Ｄ１に平行）において、単位寸法内の抵抗部４０２の抵抗値が、対応する直列接続された導線部４０１の抵抗値よりも大きい」ことが実現される。具体的に、本実施例では、基板１０に垂直な平面における抵抗部４０２の投影が遮蔽層３０が位置する層を超えた部分が表示パネル１００におけるどの膜層に重なるかについて限定をせず、遮蔽層３０の上方に部分的に「…を超えた部分」が存在し、遮蔽層３０の下方に部分的に「…を超えた部分」が存在できればよい。
本願の実施例は、モバイル端末を提供し、前記モバイル端末は、端末本体部と、上記のいずれかに記載のタッチパネルとを備え、前記端末本体部と前記タッチパネルとは一体化されている。
本願の実施例に提供された表示パネルは、表示領域と、前記表示領域を囲む非表示領域とを含み、前記表示パネルは、基板と、前記基板上の表示領域内に位置する薄膜トランジスタ層と、前記基板と前記薄膜トランジスタ層との間に位置し、前記表示領域内に位置する遮蔽層と、前記非表示領域内に位置し、前記遮蔽層に電気的に接続された周辺配線と、を含み、前記周辺配線は、導線部と抵抗部とを含み、前記抵抗部は、前記遮蔽層に接続された第１の端部と、前記導線部に接続された第２の端部とを含み、前記抵抗部の抵抗は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記導線部の抵抗よりも大きい。ここで、本願では、抵抗部の単位寸法内の抵抗値を大きく設定することで、周辺配線の延在経路の単位長さ当たりの抵抗値が大きくなり、周辺配線の総抵抗値を大きくし、周辺配線の静電気に対する耐性を向上させ、表示パネルの歩留まりや品質を向上させる。
以上、本願の実施例に提供された表示パネル及びモバイル端末について詳細に説明しており、本明細書では、特定の例を用いて、本願の原理及び実施形態を説明し、上記の実施例の説明は、本願の技術的解決策及び核となる考えを理解するのを助けるためにのみ使用され、当業者は、前述の各実施例で説明された技術的解決策を修正すること、又は技術的特徴のいくつかに対して同等の置換を行うことができること、及びこれらの修正又は置換が、対応する技術的解決策の本質を本願の各実施例の技術的解決策の範囲から逸脱させないことを理解すべきである。

Claims (20)

  1. 表示領域と、前記表示領域を囲む非表示領域とを含む表示パネルであって、前記表示パネルは、
    基板と、
    前記基板上の表示領域内に位置する薄膜トランジスタ層と、
    前記基板と前記薄膜トランジスタ層との間に位置し、前記表示領域内に位置する遮蔽層と、
    前記非表示領域内に位置し、前記遮蔽層に電気的に接続された周辺配線と、を含み、
    ここで、前記周辺配線は、導線部と抵抗部とを含み、前記抵抗部は、前記遮蔽層に接続された第１の端部と、前記導線部に接続された第２の端部とを含み、前記抵抗部の抵抗は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記導線部の抵抗よりも大きく、
    ここで、前記抵抗部は、前記第１の端部と前記第２の端部との間の最短距離の仮想接続線の両側又は同じ側に設けられ、
    ここで、前記抵抗部の抵抗率は、前記導線部の抵抗率よりも大きい
    表示パネル。
  2. 前記抵抗部は、前記第１の端部と前記第２の端部との間の最短距離の前記仮想接続線の少なくとも一側に湾曲状に設けられる
    請求項１に記載の表示パネル。
  3. 前記抵抗部と前記導線部とは同層に設けられる
    請求項１に記載の表示パネル。
  4. 前記薄膜トランジスタ層は、前記表示領域に位置する複数の薄膜トランジスタを含み、前記遮蔽層は、複数の前記トランジスタに１対１で対応し、重畳して設けられた遮蔽ブロックと、隣接する２つの前記遮蔽ブロックに接続された遮蔽配線とを含み、
    ここで、前記周辺配線の前記抵抗部は、前記遮蔽配線と電気的に接続され、且つ同層に設けられる
    請求項１に記載の表示パネル。
  5. 前記遮蔽層は、第１の方向に延び、第２の方向に沿って配列された複数の遮蔽群を含み、前記遮蔽群の一端は、一方の前記抵抗部に電気的に接続され、前記遮蔽群の他端は、他方の前記抵抗部に電気的に接続される
    請求項４に記載の表示パネル。
  6. 前記薄膜トランジスタ層は、
    前記遮蔽層の前記基板から離れる側に位置する活性層と、
    前記活性層の前記基板から離れる側に位置する第１の絶縁層と、
    前記第１の絶縁層の前記基板から離れる側に位置するゲート層と、
    前記ゲート層の前記基板から離れる側に位置する第２の絶縁層と、
    前記第２の絶縁層の前記基板から離れる側に位置するソース・ドレイン層と、を含み、
    ここで、前記抵抗部は、前記活性層と同層に設けられた第１の抵抗部、又は前記ソース・ドレイン層と同層に設けられた第２の抵抗部を含む
    請求項１に記載の表示パネル。
  7. 表示領域と、前記表示領域を囲む非表示領域とを含む表示パネルであって、前記表示パネルは、
    基板と、
    前記基板上の表示領域内に位置する薄膜トランジスタ層と、
    前記基板と前記薄膜トランジスタ層との間に位置し、前記表示領域内に位置する遮蔽層と、
    前記非表示領域内に位置し、前記遮蔽層に電気的に接続された周辺配線と、を含み、
    ここで、前記周辺配線は、導線部と抵抗部とを含み、前記抵抗部は、前記遮蔽層に接続された第１の端部と、前記導線部に接続された第２の端部とを含み、前記抵抗部の抵抗は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記導線部の抵抗よりも大きい
    表示パネル。
  8. 前記抵抗部は、前記第１の端部と前記第２の端部との間の最短距離の仮想接続線の両側又は同じ側に設けられる
    請求項７に記載の表示パネル。
  9. 前記抵抗部は、前記第１の端部と前記第２の端部との間の最短距離の前記仮想接続線の少なくとも一側に湾曲状に設けられる
    請求項８に記載の表示パネル。
  10. 前記抵抗部と前記導線部とは同層に設けられる
    請求項８に記載の表示パネル。
  11. 前記薄膜トランジスタ層は、前記表示領域に位置する複数の薄膜トランジスタを含み、前記遮蔽層は、複数の前記トランジスタに１対１で対応し、重畳して設けられた遮蔽ブロックと、隣接する２つの前記遮蔽ブロックに接続された遮蔽配線とを含み、
    ここで、前記周辺配線の前記抵抗部は、前記遮蔽配線と電気的に接続され、且つ同層に設けられる
    請求項７に記載の表示パネル。
  12. 前記遮蔽層は、第１の方向に延び、第２の方向に沿って配列された複数の遮蔽群を含み、前記遮蔽群の一端は、一方の前記抵抗部に電気的に接続され、前記遮蔽群の他端は、他方の前記抵抗部に電気的に接続される
    請求項１１に記載の表示パネル。
  13. 前記抵抗部の抵抗率は、前記導線部の抵抗率よりも大きい
    請求項７に記載の表示パネル。
  14. 前記薄膜トランジスタ層は、
    前記遮蔽層の前記基板から離れる側に位置する活性層と、
    前記活性層の前記基板から離れる側に位置する第１の絶縁層と、
    前記第１の絶縁層の前記基板から離れる側に位置するゲート層と、
    前記ゲート層の前記基板から離れる側に位置する第２の絶縁層と、
    前記第２の絶縁層の前記基板から離れる側に位置するソース・ドレイン層と、を含む。
    ここで、前記抵抗部は、前記活性層と同層に設けられた第１の抵抗部、又は前記ソース・ドレイン層と同層に設けられた第２の抵抗部を含む
    請求項１３に記載の表示パネル。
  15. 前記第１の抵抗部と前記活性層との抵抗率は同じであり、前記第２の抵抗部と前記ソース・ドレイン層との抵抗率は同じである
    請求項１４に記載の表示パネル。
  16. 前記ソース・ドレイン層は、
    構成材料にチタンを含み、前記第１の抵抗部と同層に設けられた第１の金属層と、
    前記第１の金属層の前記基板から離れる側に位置し、構成材料が前記第１の金属層とは異なる第２の金属層と、を含む
    請求項１５に記載の表示パネル。
  17. 前記抵抗部と前記導線部との間に連通するビアホールと、
    前記ビアホール内に充填され、前記抵抗部と前記導線部とを電気的に接続する導体部と、をさらに含む
    請求項１３に記載の表示パネル。
  18. 前記遮蔽層の構成材料と前記周辺配線の構成材料は同一であり、前記遮蔽層と前記周辺配線とは同層に設けられる
    請求項７に記載の表示パネル。
  19. 前記抵抗部と前記導線部とは異なる層に設けられ、基板に垂直な平面における前記抵抗部の投影は、前記遮蔽層が位置する層を超えており、前記抵抗部は、前記第１の端部と前記第２の端部との間の最短距離に設けられた前記導線部の両側又は同じ側に位置し、湾曲状の２つの部分を含む
    請求項７に記載の表示パネル。
  20. 前記導線部の長さは、前記第１の端部と前記第２の端部との間の最短距離よりも大きい
    請求項７に記載の表示パネル。
JP2023519081A 2022-05-07 2022-05-20 表示パネル Pending JP2024522960A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202210494533.4 2022-05-07
CN202210494533.4A CN114975370A (zh) 2022-05-07 2022-05-07 显示面板
PCT/CN2022/094176 WO2023216307A1 (zh) 2022-05-07 2022-05-20 显示面板

Publications (1)

Publication Number Publication Date
JP2024522960A true JP2024522960A (ja) 2024-06-25

Family

ID=88648300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023519081A Pending JP2024522960A (ja) 2022-05-07 2022-05-20 表示パネル

Country Status (3)

Country Link
US (1) US20230361129A1 (ja)
JP (1) JP2024522960A (ja)
KR (1) KR102663378B1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209592036U (zh) * 2019-05-31 2019-11-05 北京京东方技术开发有限公司 显示基板和显示装置
CN114284248A (zh) * 2021-12-28 2022-04-05 武汉华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
US20230361129A1 (en) 2023-11-09
KR102663378B1 (ko) 2024-05-10
KR20230159237A (ko) 2023-11-21

Similar Documents

Publication Publication Date Title
KR100385378B1 (ko) 활성매트릭스전자형광디스플레이화소및제조방법
CN110047816B (zh) 一种阵列基板、显示面板和显示装置
CN102315166B (zh) 具有低电阻总线结构的薄膜晶体管基板及其制造方法
CN110676253B (zh) 一种静电释放电路、阵列基板、显示面板及显示装置
CN105280137A (zh) 有机发光显示器及其制造方法
CN105280679A (zh) 有机电致发光装置
CN110581144B (zh) 薄膜晶体管组件、阵列基板和显示面板
US11397359B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display panel
CN110010078B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN106328660A (zh) 显示面板、显示装置及显示面板的制造方法
WO2022246886A1 (zh) 阵列基板及其制备方法
CN1695245A (zh) 横向lubistor结构和方法
TW202129916A (zh) 半導體記憶裝置
US11158710B2 (en) Display device
CN112436054B (zh) 阵列基板及显示面板
JP2024522960A (ja) 表示パネル
US20220416005A1 (en) Display panel and display device
JP3522433B2 (ja) 薄膜半導体装置
CN114975370A (zh) 显示面板
US9035299B2 (en) Semiconductor device and method for producing same
CN100454553C (zh) 薄膜半导体装置及其制造方法、电光学装置、电子机器
CN210349837U (zh) 一种阵列基板、显示面板及显示装置
JP3674429B2 (ja) 高耐圧半導体装置
CN106711155B (zh) 一种阵列基板、显示面板及显示装置
JP2564502B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240625