CN210349837U - 一种阵列基板、显示面板及显示装置 - Google Patents

Abstract

本实用新型公开了一种阵列基板、显示面板及显示装置，包括：衬底和驱动电路层；驱动电路层包括多个像素电路；一行像素电路具有一条栅极金属线；栅极金属线包括第一栅极金属线和多个第二栅极金属线，第二栅极金属线包括第一分部和第二分部，第一分部的延伸方向与第一栅极金属线的延伸方向平行，第二分部连接第一分部与第一栅极金属线；一行像素电路包括第一像素电路；第一像素电路包括第一双栅薄膜晶体管；第一双栅薄膜晶体管包括第一有源层和一个第二栅极金属线，在垂直于衬底的方向上，第一有源层同时与第二栅极金属线的第一分部与第一栅极金属线交叠以构成第一双栅薄膜晶体管的双栅极。本实施例提供的阵列基板可以提高显示分辨率。

Description

一种阵列基板、显示面板及显示装置

技术领域

本实用新型实施例涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

有源矩阵有机发光二极管(Active Matric Organic Light-Emitting Diode，AMOLED)显示因具有快响应、高亮度、高对比度、低功耗以及易实现柔性透明等优点，被认为是下一代主流的显示技术。

目前，用于驱动AMOLED的薄膜晶体管主要有非晶硅薄膜晶体管、低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管三种。然而，这三种薄膜晶体管都存在较大的漏电流、阈值电压不均匀等缺陷，使得它们在驱动发光结构时，不能提供稳定、均匀的电流，进而影响AMOLED显示的质量。近几年随着对双栅结构薄膜晶体管研究的进展，基于双栅薄膜晶体管的像素电路被提出，这些像素电路能够实现降低漏电流、阈值电压补偿等功能。然而，双栅薄膜晶体管的像素电路会导致像素密度被大大降低，进而不利于获得高分辨率的显示效果。

实用新型内容

本实用新型提供一种阵列基板、显示面板及显示装置，降低漏电流的同时可以提高显示装置的分辨率。

第一方面，本实用新型实施例提供了一种阵列基板，该阵列基板包括：衬底以及形成在所述衬底上的驱动电路层；

所述驱动电路层包括呈阵列排布的多个像素电路；一行所述像素电路具有一条栅极金属线；

所述栅极金属线包括第一栅极金属线和多个第二栅极金属线，所述第二栅极金属线包括第一分部和第二分部，所述第一分部的延伸方向与所述第一栅极金属线的延伸方向相同，所述第二分部连接所述第一分部与所述第一栅极金属线；

一行所述像素电路包括第一像素电路；所述第一像素电路包括第一双栅薄膜晶体管；

所述第一双栅薄膜晶体管包括第一有源层和一个所述第二栅极金属线，在垂直于所述衬底的方向上，所述第一有源层同时与所述第二栅极金属线的第一分部与所述第一栅极金属线交叠以构成所述第一双栅薄膜晶体管的双栅极。

进一步地，一行所述像素电路还包括第二像素电路；所述第一像素电路和所述第二像素电路间隔设置；

第二像素电路包括与所述第一双栅薄膜晶体管相邻的第二双栅薄膜晶体管；

所述第二双栅薄膜晶体管包括第二有源层和一个所述第二栅极金属线，在垂直于所述衬底的方向上，所述第二有源层同时与所述第二栅极金属线的第一分部与所述第一栅极金属线交叠以构成所述第二双栅薄膜晶体管的双栅极。

进一步地，一行所述像素电路中，相邻的所述第一双栅薄膜晶体管的所述第一分部的延伸方向和所述第二双栅薄膜晶体管的所述第一分部的延伸方向相反，且相邻的所述第一双栅薄膜晶体管的所述第一分部和所述第二双栅薄膜晶体管的所述第一分部相连。

进一步地，所述第一像素电路还包括与所述第一双栅薄膜晶体管相邻的第三双栅薄膜晶体管；

所述第三双栅薄膜晶体管包括第三有源层和一个所述第二栅极金属线，在垂直于所述衬底的方向上，所述第三有源层同时与所述第二栅极金属线的第一分部与所述第一栅极金属线交叠以构成所述第三双栅薄膜晶体管的双栅极；

其中，相邻的所述第一双栅薄膜晶体管的所述第一分部的延伸方向和所述第三双栅薄膜晶体管的所述第一分部的延伸方向相反。

进一步地，一行所述像素电路还包括第三像素电路；所述第三像素电路位于所述第一像素电路远离所述第二像素电路的一侧；

第三像素电路包括与所述第三双栅薄膜晶体管相邻的第四双栅薄膜晶体管；

所述第四双栅薄膜晶体管包括第四有源层和一个所述第二栅极金属线，在垂直于所述衬底的方向上，所述第四有源层同时与所述第二栅极金属线的第一分部与所述第一栅极金属线交叠以构成所述第四双栅薄膜晶体管的双栅极；

相邻的所述第四双栅薄膜晶体管的所述第一分部的延伸方向和所述第三双栅薄膜晶体管的所述第一分部的延伸方向相反，且相邻的所述第三双栅薄膜晶体管的所述第一分部和所述第四双栅薄膜晶体管的所述第一分部相连。

进一步地，所述第一栅极金属线和所述第二栅极金属线的第一分部以及第二分部在所述衬底所在平面的垂直投影的形状包括π型。

进一步地，在垂直于所述衬底的方向上，所述第一双栅薄膜晶体管的第一分部在所述衬底所在平面的垂直投影与所述第一有源层在所述衬底所在平面的垂直投影相互交叉。

进一步地，所述第一双栅薄膜晶体管包括多晶硅薄膜晶体管或氧化物半导体薄膜晶体管；

所述第二双栅薄膜晶体管包括多晶硅薄膜晶体管或氧化物半导体薄膜晶体管。

第二方面，本实用新型实施例还提供了一种显示面板，该显示面板包括第一方面所述的阵列基板；

位于所述阵列基板上的发光结构；

位于所述发光结构远离所述阵列基板一侧的第一基板。

第三方面，本实用新型实施例还提供了一种显示装置，该显示装置包括第二方面所述的显示面板。

本实用新型实施例提供的阵列基板、显示面板及显示装置，包括衬底以及形成在衬底上的驱动电路层；驱动电路层包括呈阵列排布的多个像素电路；一行像素电路具有一条栅极金属线；栅极金属线包括第一栅极金属线和多个第二栅极金属线，第二栅极金属线包括第一分部和第二分部，第一分部的延伸方向与第一栅极金属线的延伸方向平行，第二分部连接第一分部与第一栅极金属线；一行像素电路包括第一像素电路；第一像素电路包括第一双栅薄膜晶体管；第一双栅薄膜晶体管包括第一有源层和一个第二栅极金属线，通过第二栅极金属线的第一分部的延伸方向与第一栅极金属线的延伸方向平行，使得第二栅极金属线不在占用垂直于第一栅极金属线方向上的大量空间，提高栅极金属线的空间利用率，当此阵列基板应用于显示装置时，有利于提高显示装置的分辨率。此外，由于在垂直于衬底的方向上，第一有源层同时与第二栅极金属线的第一分部与第一栅极金属线交叠以构成第一双栅薄膜晶体管的双栅极，即第一双栅薄膜晶体管为双栅极薄膜晶体管，降低漏电流的同时，在相同时间内由于充电电流不均匀导致的存储电容上电荷量差异将被缩小，因此存储电容上的电位差也可以被缩小，有利于显示的均匀性。

附图说明

图1是现有技术中一种双栅薄膜晶体管的俯视结构示意图；

图2是图1中双栅薄膜晶体管在制备工艺中出现的效果示意图；

图3是本实用新型实施例提供的一种阵列基板的俯视结构示意图；

图4是本实用新型实施例提供的一种第一双栅薄膜晶体管的俯视结构示意图；

图5是本实用新型实施例提供的一种阵列基板的部分俯视结构示意图；

图6是本实用新型实施例提供的又一种阵列基板的部分俯视结构示意图；

图7是本实用新型实施例提供的又一种阵列基板的部分俯视结构示意图；

图8是本实用新型实施例提供的又一种阵列基板的部分俯视结构示意图；

图9是本实用新型实施例提供的一种显示面板的结构示意图；

图10是本实用新型实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

双栅薄膜晶体管不但具有更高的迁移率，更低的亚阈值斜率等优势，而且其器件更稳定，工作电压更低。因此，适合用于像素电路的设计。

图1是现有技术中一种双栅薄膜晶体管的俯视结构示意图，图2是图1中双栅薄膜晶体管在制备工艺中出现的效果示意图。参见图1，双栅薄膜晶体管包括有源层11’和栅极金属线220’，栅极金属线220’包括第一栅极金属线221’和第二栅极金属线222’，有源层11’同时与第二栅极金属线222’和第一栅极金属线221’交叠以构成现有技术中双栅薄膜晶体管的双栅极12’。然而，双栅薄膜晶体管中对于第二栅极金属线222’要超过有源层11’一定的距离，即图1中的Y，以防止实际工艺对双栅薄膜晶体管的栅极12’形状造成影响。参见图2，实际工艺中，第二栅极金属线222’边角BB会出现圆角化，进而影响双栅薄膜晶体管的特性。但是当双栅薄膜晶体管中对于第二栅极金属线222’要超过有源层11’一定的距离时，会导致像素密度被大大降低，不利于获得高分辨率的显示效果。

基于上述技术问题，本实用新型实施例提供一种阵列基板，该阵列基板包括衬底以及形成在所述衬底上的驱动电路层；所述驱动电路层包括呈阵列排布的多个像素电路；一行所述像素电路具有一条栅极金属线；所述栅极金属线包括第一栅极金属线和多个第二栅极金属线，所述第二栅极金属线包括第一分部和第二分部，所述第一分部的延伸方向与所述第一栅极金属线的延伸方向平行，所述第二分部连接所述第一分部与所述第一栅极金属线；一行所述像素电路包括第一像素电路；所述第一像素电路包括第一双栅薄膜晶体管；所述第一双栅薄膜晶体管包括第一有源层和一个所述第二栅极金属线，在垂直于所述衬底的方向上，所述第一有源层同时与所述第二栅极金属线的第一分部与所述第一栅极金属线交叠以构成所述第一双栅薄膜晶体管的双栅极。

采用上述技术方案，通过第二栅极金属线的第一分部的延伸方向与第一栅极金属线的延伸方向平行，使得第二栅极金属线不在占用垂直于第一栅极金属线方向上的大量空间，提高栅极金属线的空间利用率，当此阵列基板应用于显示装置时，有利于提高显示装置的分辨率。此外，由于在垂直于衬底的方向上，第一有源层同时与第二栅极金属线的第一分部与第一栅极金属线交叠以构成第一双栅薄膜晶体管的双栅极，即第一双栅薄膜晶体管为双栅极薄膜晶体管，降低漏电流的同时，在相同时间内由于充电电流不均匀导致的存储电容上电荷量差异将被缩小，因此存储电容上的电位差也可以被缩小，有利于显示的均匀性。

以上是本实用新型的核心思想，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本实用新型实施例保护的范围。

图3是本实用新型实施例提供的一种阵列基板的俯视结构示意图，图4是本实用新型实施例提供的一种第一双栅薄膜晶体管的俯视结构示意图，如图3和图4所示，该阵列基板包括：衬底100以及形成在衬底100上的驱动电路层200；驱动电路层200包括呈阵列排布的多个像素电路210；一行像素电路210具有一条栅极金属线220；栅极金属线220包括第一栅极金属线221和多个第二栅极金属线222，第二栅极金属线222包括第一分部223和第二分部224，第一分部223的延伸方向与第一栅极金属线221的延伸方向相同，第二分部224连接第一分部223与第一栅极金属线221；一行像素电路210包括第一像素电路211；第一像素电路211包括第一双栅薄膜晶体管10；第一双栅薄膜晶体管10包括第一有源层11和一个第二栅极金属线，在垂直于衬底100的方向上，第一有源层11同时与第二栅极金属线的第一分部223/10与第一栅极金属线221交叠以构成第一双栅薄膜晶体管10的双栅极12。

其中，驱动电路层200可以依次包括位于衬底100上的有源层、栅极绝缘层、栅极层、层间绝缘层和源漏极电极层(图中未示出)。栅极层可以形成像素电路210中的栅极金属线220，源漏极电极层可以形成像素电路210中的源极和漏极。像素电路210通过发光结构的阳极(图中未示出)向发光结构提供驱动电流。像素电路210包括至少一个第一双栅薄膜晶体管10，第一双栅薄膜晶体管10包括多晶硅薄膜晶体管或氧化物半导体薄膜晶体管，但是本实施例不进行具体限定。

示例性的，栅极金属线220包括第一栅极金属线221和多个第二栅极金属线222。第一栅极金属线221和第二栅极金属线222的第一分部223以及第二分部224在衬底100所在平面的垂直投影的形状包括π型，但是本实施例不进行具体限定。第一像素电路211包括第一双栅薄膜晶体管10；第一双栅薄膜晶体管10包括第一有源层11和一个第二栅极金属线，在垂直于衬底100的方向上，第一有源层11同时与第二栅极金属线的第一分部223/10与第一栅极金属线221交叠以构成第一双栅薄膜晶体管10的双栅极12，因为第一像素电路211中的第二栅极金属线的第一分部223/10的延伸方向与第一栅极金属线221的延伸方向平行，使得第二栅极金属线不在占用垂直于第一栅极金属线221方向上的大量空间，提高栅极金属线220的空间利用率。

本领域技术人员可以理解，为了便于说明衬底100以及驱动电路层200的位置关系，图3仅简单示出了驱动电路层200在衬底100的垂直投影位于衬底100内，但是在实际制备过程中驱动电路层200在衬底100的垂直投影可以与衬底100重叠。

本领域技术人员可以理解，为了便于说明栅极金属线220的位置关系，图4仅简单示出了栅极金属线220和第一有源层11的相对位置关系，下文中同样为了清楚说明栅极金属线220的位置关系，均在图示中仅示出栅极金属线和有源层，但在实际中阵列基板还包括其他结构等，在此均不再示出。

本实用新型实施例提供的阵列基板通过第二栅极金属线的第一分部的延伸方向与第一栅极金属线的延伸方向平行，使得第二栅极金属线不在占用垂直于第一栅极金属线方向上的大量空间，提高栅极金属线的空间利用率，当此阵列基板应用于显示装置时，有利于提高显示装置的分辨率。此外，由于在垂直于衬底的方向上，第一有源层同时与第二栅极金属线的第一分部与第一栅极金属线交叠以构成第一双栅薄膜晶体管的双栅极，即第一双栅薄膜晶体管为双栅极薄膜晶体管，降低漏电流的同时，在相同时间内由于充电电流不均匀导致的存储电容上电荷量差异将被缩小，进而存储电容上的电位差也可以被缩小，有利于显示的均匀性。

图5是本实用新型实施例提供的一种阵列基板的部分俯视结构示意图。在上述方案的基础上，可选的，继续参见图3和图5，一行像素电路210还包括第二像素电路212；第一像素电路211和第二像素电路212间隔设置；第二像素电路212包括第二双栅薄膜晶体管20；第二双栅薄膜晶体管20包括第二有源层21和一个第二栅极金属线，在垂直于衬底100的方向上，第二有源层21同时与第二栅极金属线的第一分部223/20与第一栅极金属线221交叠以构成第二双栅薄膜晶体管20的双栅极22。

示例性的，第二双栅薄膜晶体管20包括第二有源层21和一个第二栅极金属线，在垂直于衬底100的方向上，第二有源层21同时与第二栅极金属线的第一分部223/20与第一栅极金属线221交叠以构成第二双栅薄膜晶体管20的双栅极22，因为第二像素电路212中的第二栅极金属线的第一分部223/20的延伸方向与第一栅极金属线221的延伸方向平行，使得第二栅极金属线不在占用垂直于第一栅极金属线221方向上的大量空间，提高栅极金属线220的空间利用率。当一行像素电路210包括第一像素电路211和第二像素电路212时，可以进一步提高栅极金属线220的空间利用率，当此阵列基板应用于显示装置时，进一步提高显示装置的分辨率。

图6是本实用新型实施例提供的一种阵列基板的部分俯视结构示意图。在上述方案的基础上，可选的，继续参见图6，一行像素电路210中，第二双栅薄膜晶体管20与第一双栅薄膜晶体管10相邻设置；第一双栅薄膜晶体管10的第一分部223/10的延伸方向和第二双栅薄膜晶体管20的第一分部223/20的延伸方向相反，且相邻的第一双栅薄膜晶体管10的第一分部223/10和第二双栅薄膜晶体管20的第一分部223/20相连。

参见图5，考虑到当第一像素电路211中的第二栅极金属线的第一分部223/10的延伸方向与第一栅极金属线221的延伸方向平行时，第二栅极金属线的第一分部223/10也要超过第一有源层11一定的距离X时，但是当X值过大时，第二栅极金属线的第一分部223/10会延伸到另外一侧的有源层上，进而影响另外一侧第二双栅薄膜晶体管20的特性。如此，在制备过程中需要严格的控制第二栅极金属线的第一分部223/10的X值，增大工艺难度。本实施例(参见图6)通过第二双栅薄膜晶体管20与第一双栅薄膜晶体管10相邻设置，且第一双栅薄膜晶体管10的第一分部223/10的延伸方向和第二双栅薄膜晶体管20的第一分部223/20的延伸方向相反，如此，制备工艺不必再严格的控制第二栅极金属线的第一分部223/10的X值，大大降低工艺难度。此外，由于相邻的第一双栅薄膜晶体管10的第一分部223/10和第二双栅薄膜晶体管20的第一分部223/20相连，与第一栅极金属线221构成并联结构，相比于现有技术中的设计，可以降低栅极金属线220的电阻，进而降低RC时间常数。

图7是本实用新型实施例提供的一种阵列基板的部分俯视结构示意图。在上述方案的基础上，可选的，参见图7，第一像素电路211还包括与第一双栅薄膜晶体管10相邻的第三双栅薄膜晶体管30；第三双栅薄膜晶体管30包括第三有源层31和一个第二栅极金属线，在垂直于衬底100的方向上，第三有源层31同时与第二栅极金属线的第一分部223/30与第一栅极金属线221交叠以构成第三双栅薄膜晶体管的双栅极32；其中，相邻的第一双栅薄膜晶体管10的第一分部223/10的延伸方向和第三双栅薄膜晶体管30的第一分部223/30的延伸方向相反。

其中，本实施例中，第一像素电路211包括两个双栅薄膜晶体管，即第一双栅薄膜晶体管10和第三双栅薄膜晶体管30，进一步降低漏电流的同时，进一步在相同时间内由于充电电流不均匀导致的存储电容上电荷量差异将被缩小，因此存储电容上的电位差也可以被缩小，有利于显示的均匀性。此外，由于相邻的第一双栅薄膜晶体管10的第一分部223/10的延伸方向和第三双栅薄膜晶体管30的第一分部223/30的延伸方向相反，进而不会占用垂直于第一栅极金属线221方向上的大量空间，提高栅极金属线220的空间利用率，当此阵列基板应用于显示装置时，有利于提高显示装置的分辨率。

图8是本实用新型实施例提供的一种阵列基板的部分俯视结构示意图。在上述方案的基础上，可选的，参见图3和图8，一行像素电路210还包括第三像素电路213；第三像素电路213位于第一像素电路211远离第二像素电路的一侧212；第三像素电路213包括与第三双栅薄膜晶体管30相邻的第四双栅薄膜晶体管40；第四双栅薄膜晶体管40包括第四有源层41和一个第二栅极金属线，在垂直于衬底100的方向上，第四有源层41同时与第二栅极金属线的第一分部223/40与第一栅极金属线221交叠以构成第四双栅薄膜晶体管40的双栅极42；相邻的第四双栅薄膜晶体管40的第一分部223/40的延伸方向和第三双栅薄膜晶体管30的第一分部223/40的延伸方向相反，且相邻的第三双栅薄膜晶体管30的第一分部223/30和第四双栅薄膜晶体管40的第一分部223/40相连。

示例性的，一行像素电路210中的每个像素电路中均包括两个具有双栅结构的双栅薄膜晶体管，且每个像素电路中的两个双栅薄膜晶体管第一分部的延伸方向相反，进而可以与相邻像素中的双栅薄膜晶体管相连，如此，进一步提高栅极金属线的空间利用率，当此阵列基板应用于显示装置时，有利于提高显示装置的分辨率的同时大大降低工艺难度。此外，一行像素电路210中的每个像素电路均包括双栅极薄膜晶体管，进一步降低漏电流的同时，在相同时间内由于充电电流不均匀导致的存储电容上电荷量差异将被缩小，因此存储电容上的电位差也可以被缩小，有利于显示的均匀性。此外，由于一行像素电路210中的每个像素电路中均包括两个具有双栅结构的双栅薄膜晶体管，且每个像素电路中的两个双栅薄膜晶体管第一分部的延伸方向相反，进而可以与相邻像素中的双栅薄膜晶体管相连，使一行像素电路210具有很多段并联结构后串联，相比于现有技术中的设计，可以降低栅极金属线220的电阻，进一步降低RC时间常数。

可以理解的是，为了清晰的展示一行像素电路210中第一像素电路211、第二像素电路212以及第三像素电路213之间的位置关系，图3仅是示例性的展示了一行像素电路210仅包括第一像素电路211、第二像素电路212以及第三像素电路213，但是在实际制备过程中一行像素电路210包括多个像素电路。

在上述方案的基础上，可选的，继续参见图4，在垂直于衬底100的方向上，第一双栅薄膜晶体管10的第一分部223/10在衬底100所在平面的垂直投影与第一有源层11在衬底100所在平面的垂直投影相互交叉。

其中，第一双栅薄膜晶体管10的第一分部223/10在衬底100所在平面的垂直投影与第一有源层11在衬底100所在平面的垂直投影相互交叉，即第一双栅薄膜晶体管10的第一分部223/10超过第一有源层11一定的距离，以防止实际工艺对双栅薄膜晶体管10的栅极12形状造成影响，进而影响双栅薄膜晶体管的特性。

基于同样的发明构思，本实用新型实施例还提供了一种显示面板，图9是本实用新型实施例提供的一种显示面板的结构示意图。如图9所示，显示面板，包括：上述实施例中的阵列基板300；位于阵列基板300上的发光结构310；位于发光结构310远离阵列基板300一侧的第一基板320。

其中，发光结构310包括阳极、发光层和阴极(图中未示出)，阵列基板300通过发光结构310的阳极向发光结构310提供驱动电流，以使发光结构310发光。在发光层中，电子和空穴复合产生激子。激子在电场的作用下迁移，能量传递给发光分子，并激发电子从基态跃迁到激发态。激发态能量通过辐射跃迁，产生光子，释放能量。又如，发光结构还可以包括依次层叠设置的空穴注入层、空穴传输层、电子阻挡层、发光层、空穴阻挡层、电子传输层和电子注入层。其中在发光结构310中设置空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层有利于载流子的传输，提升发光结构310的发光效率。第一基板320例如可以包括封装层，用于对发光结构310进行水氧防护。

本实施例提供的显示面板包括上述实施例中的阵列基板，此阵列基板的第二栅极金属线的第一分部的延伸方向与第一栅极金属线的延伸方向平行，使得第二栅极金属线不在占用垂直于第一栅极金属线方向上的大量空间，提高栅极金属线的空间利用率，进而有利于提高显示面板的分辨率。

基于同样的发明构思，本实用新型实施例还提供了一种显示装置，图10是本实用新型实施例提供的一种显示装置的结构示意图。如图10所示，显示装置2包括本实用新型任意实施例所述的显示面板1。本实用新型实施例提供的显示装置具有较高的分辨率。示例性的，本实用新型实施例提供的显示装置可以为图10所示的手机，也可以为电脑、电视、智能穿戴等电子显示设备，本实用新型实施例对此不作特殊限定。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种阵列基板，其特征在于，包括：衬底以及形成在所述衬底上的驱动电路层；

所述驱动电路层包括呈阵列排布的多个像素电路；一行所述像素电路具有一条栅极金属线；

所述栅极金属线包括第一栅极金属线和多个第二栅极金属线，所述第二栅极金属线包括第一分部和第二分部，所述第一分部的延伸方向与所述第一栅极金属线的延伸方向平行，所述第二分部连接所述第一分部与所述第一栅极金属线；

一行所述像素电路包括第一像素电路；所述第一像素电路包括第一双栅薄膜晶体管；

所述第一双栅薄膜晶体管包括第一有源层和一个所述第二栅极金属线，在垂直于所述衬底的方向上，所述第一有源层同时与所述第二栅极金属线的第一分部与所述第一栅极金属线交叠以构成所述第一双栅薄膜晶体管的双栅极。

2.根据权利要求1所述的阵列基板，其特征在于，一行所述像素电路还包括第二像素电路；所述第一像素电路和所述第二像素电路间隔设置；

所述第二像素电路包括与所述第一双栅薄膜晶体管相邻的第二双栅薄膜晶体管；

所述第二双栅薄膜晶体管包括第二有源层和一个所述第二栅极金属线，在垂直于所述衬底的方向上，所述第二有源层同时与所述第二栅极金属线的第一分部与所述第一栅极金属线交叠以构成所述第二双栅薄膜晶体管的双栅极。

3.根据权利要求2所述的阵列基板，其特征在于，一行所述像素电路中，相邻的所述第一双栅薄膜晶体管的所述第一分部的延伸方向和所述第二双栅薄膜晶体管的所述第一分部的延伸方向相反，且相邻的所述第一双栅薄膜晶体管的所述第一分部和所述第二双栅薄膜晶体管的所述第一分部相连。

4.根据权利要求2所述的阵列基板，其特征在于，所述第一像素电路还包括与所述第一双栅薄膜晶体管相邻的第三双栅薄膜晶体管；

所述第三双栅薄膜晶体管包括第三有源层和一个所述第二栅极金属线，在垂直于所述衬底的方向上，所述第三有源层同时与所述第二栅极金属线的第一分部与所述第一栅极金属线交叠以构成所述第三双栅薄膜晶体管的双栅极；

其中，相邻的所述第一双栅薄膜晶体管的所述第一分部的延伸方向和所述第三双栅薄膜晶体管的所述第一分部的延伸方向相反。

5.根据权利要求4所述的阵列基板，其特征在于，一行所述像素电路还包括第三像素电路；所述第三像素电路位于所述第一像素电路远离所述第二像素电路的一侧；

第三像素电路包括与所述第三双栅薄膜晶体管相邻的第四双栅薄膜晶体管；

所述第四双栅薄膜晶体管包括第四有源层和一个所述第二栅极金属线，在垂直于所述衬底的方向上，所述第四有源层同时与所述第二栅极金属线的第一分部与所述第一栅极金属线交叠以构成所述第四双栅薄膜晶体管的双栅极；

相邻的所述第四双栅薄膜晶体管的所述第一分部的延伸方向和所述第三双栅薄膜晶体管的所述第一分部的延伸方向相反，且相邻的所述第三双栅薄膜晶体管的所述第一分部和所述第四双栅薄膜晶体管的所述第一分部相连。

6.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极金属线和所述第二栅极金属线的第一分部以及第二分部在所述衬底所在平面的垂直投影的形状包括π型。

7.根据权利要求1所述的阵列基板，其特征在于，在垂直于所述衬底的方向上，所述第一双栅薄膜晶体管的第一分部在所述衬底所在平面的垂直投影与所述第一有源层在所述衬底所在平面的垂直投影相互交叉。

8.根据权利要求1所述的阵列基板，其特征在于，所述第一双栅薄膜晶体管包括多晶硅薄膜晶体管或氧化物半导体薄膜晶体管。

9.一种显示面板，其特征在于，包括：

权利要求1-8任一项所述的阵列基板；

位于所述阵列基板上的发光结构；

位于所述发光结构远离所述阵列基板一侧的第一基板。

10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。

Images