JP2024519660A - 選択的金属及び誘電体の交互周期的堆積 - Google Patents

選択的金属及び誘電体の交互周期的堆積 Download PDF

Info

Publication number
JP2024519660A
JP2024519660A JP2023560945A JP2023560945A JP2024519660A JP 2024519660 A JP2024519660 A JP 2024519660A JP 2023560945 A JP2023560945 A JP 2023560945A JP 2023560945 A JP2023560945 A JP 2023560945A JP 2024519660 A JP2024519660 A JP 2024519660A
Authority
JP
Japan
Prior art keywords
metal
lateral width
dielectric layer
conductive
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023560945A
Other languages
English (en)
Inventor
グェン、ソン
ノガミ、タケシ
エス． プラナタラティハラン、バラスブラマニアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2024519660A publication Critical patent/JP2024519660A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

第１の誘電体層内に埋め込まれた第１の導電性金属機能部を有する第１の誘電体層；及び、第２の誘電体層内に埋め込まれた第２の導電性金属機能部を有する第２の誘電体層を備え、第２の導電性金属機能部は、第１の導電性金属機能部の上方にあり、これと直接接触している、及び、第２の導電性金属機能部及び第２の誘電体層の間の界面は、その全長にわたり反復するスカラップ形状を含む、半導体構造。

Description

本発明は、概して半導体製造の分野に関し、より具体的には、選択的金属及び誘電体の交互周期的堆積に関する。
本発明の一実施形態によれば、半導体構造は、第１の誘電体層内に埋め込まれた第１の導電性金属機能部を有する第１の誘電体層；及び、第２の誘電体層内に埋め込まれた第２の導電性金属機能部を有する第２の誘電体層を備え、第２の導電性金属機能部は、第１の導電性金属機能部の上方にあり、これと直接接触している、及び、第２の導電性金属機能部及び第２の誘電体層の間の界面は、その全長にわたり反復するスカラップ形状を含む。
別の実施形態によれば、半導体構造は、誘電体層内に埋め込まれた金属ナノ構造を備え、導電性金属機能部及び誘電体層の間の境界は、その全長にわたり反復するスカラップ形状を有する。
別の実施形態によれば、半導体構造は、誘電体層内に埋め込まれた導電性ナノ構造を備え、導電性金属機能部及び誘電体層の間の界面は、その全長にわたり反復するスカラップ模様を有し、そのため、誘電体層の誘電材料のスカラップ状部分は、導電性ナノ構造の金属材料のスカラップ状部分と部分的に重なっている。
以下の詳細な説明は、例示として提供され、本発明をそれにのみ限定することを意図するものではなく、以下の添付図面と併せて最も良く理解される。
例示的な実施形態に係る、半導体構造の横断面図である。
例示的な実施形態に係る、第１の誘電体層を堆積させた後を示す半導体構造の横断面図である。
図２の断面図、断面Ａを示す。
例示的な実施形態に係る、第１の金属層を堆積させた後を示す半導体構造の横断面図である。
図３の断面図、断面Ａを示す。
例示的な実施形態に係る、追加の誘電体層及び追加の金属層を交互の方式で周期的に堆積させた後を示す半導体構造の横断面図である。
図４の断面図、断面Ａを示す。
別の例示的な実施形態に係る、誘電体層及び金属層を周期的に堆積させた後を示す半導体構造の横断面図である。
図５の断面図、断面Ａを示す。
別の例示的な実施形態に係る、誘電体層及び金属層を周期的に堆積させた後を示す半導体構造の横断面図である。
図６の断面図、断面Ａを示す。
別の例示的な実施形態に係る、誘電体層及び金属層を周期的に堆積させた後を示す半導体構造の横断面図である。
図７の断面図、断面Ａを示す。
別の例示的な実施形態に係る、誘電体層及び金属層を周期的に堆積させた後を示す半導体構造の横断面図である。
図８の断面図、断面Ａを示す。
別の例示的な実施形態に係る、誘電体層及び金属層を周期的に堆積させた後を示す半導体構造の横断面図である。
図９の断面図、断面Ａを示す。
図の要素は、具体的に参照及び注記されている場合を除き、必ずしも縮尺通りではなく、本発明の特定のパラメータを描写することを意図するものではない。明確化及び図示を容易にするために、要素の縮尺は実際よりも大きく示され得る。正確な寸法については、詳細な説明を参照されたい。図面は、本発明の典型的な実施形態のみを示すことを意図するものであり、従って、本発明の範囲を限定するものとみなされるべきではない。図面において、同様の参照符号は同様の要素を表す。
特許請求される構造及び方法の詳細な実施形態が本明細書において開示される；しかしながら、開示される実施形態は、様々な形態において具現化され得る特許請求される構造及び方法の単なる例示に過ぎないことが理解され得る。本発明は、しかしながら、多くの異なる形態において具現化されてよく、本明細書に記載される例示的な実施形態に限定されると解釈されるべきではない。説明において、周知の特徴及び技法の詳細は、提示される実施形態を不必要に不明瞭にすることを回避するために省略され得る。
「１つの実施形態」、「一実施形態」、「一例の実施形態」などの本明細書における参照は、説明される実施形態が特定の特徴、構造又は特性を含み得るが、全ての実施形態が必ずしも当該特定の特徴、構造又は特性を含み得ないことを示す。更に、そのような語句は、必ずしも同じ実施形態を指すとは限らない。更に、特定の特徴、構造、又は特性が一実施形態に関連して説明される場合、明示的に説明されているか否かにかかわらず、他の実施形態に関連してそのような特徴、構造、又は特性に影響を与えることは当業者の知識の範囲内であると考えられる。
以降の説明の目的において、「上方」、「下方」、「右」、「左」、「鉛直」、「水平」、「上部」、「底部」という用語、及びこれらの派生語は、図面の図において配向されるような開示される構造及び方法に関するものとする。「上側」、「頂部に」、「上部に」、「上に位置決めされた」又は「頂部に位置決めされた」という用語は、第１の構造などの第１の要素が第２の構造などの第２の要素上に存在することを意味し、界面構造などの介在要素が第１の要素及び第２の要素の間に存在し得る。「直接接触」という用語は、第１の構造などの第１の要素及び第２の構造などの第２の要素が、２つの要素の界面にいかなる中間の導電、絶縁、又は半導体層も伴うことなく接続されることを意味する。
実質的に、実質的に同様の、約という用語、又は機能的に同等の類似性を示す他の任意の用語は、長さ、高さ、又は方向の差が、明確な列挙（例えば、実質的に同様の用語を除く語句）及び実質的に同様の変形の間における実際的な差を伝達しない事例を指す。１つの実施形態において、実質的（及びその派生語）とは、同様のデバイスに対して一般的に認められている工学的又は製造公差による差、例えば、最大で、値における１０％の偏差又は角度における１０度の偏差を示す。
本発明の実施形態の提示を曖昧にしないようにするために、以下の詳細な説明では、当技術分野において既知である幾つかの処理段階又は動作は、提示及び例示の目的で共に組み合わされてよく、幾つかの事例では詳細には説明されていない場合がある。他の事例において、当技術分野において既知の幾つかの処理段階又は動作は、全く説明されない場合がある。以下の説明は、本発明の様々な実施形態の特有の特徴又は要素にむしろ焦点を当てていることが理解されるべきである。
現在に至るまで、集積回路の機能部をスケーリングすることが、成長し続ける半導体産業におけるイノベーションを動機づけてきた。より小さい機能部は、向上したデバイス密度を実現し、増加した容量を持つ製品の製造を可能にする。スケーリングに対応するため、集積回路の機能部のサイズ及び間隔は経時的に縮小しており、その傾向は継続すると予想される。
７ｎｍ技術ノードが開発段階にあり、５ｎｍノードが開発に移行している中にあって、トランジスタのスケーリングはますます複雑化している。加えて、基板工程において得られた性能上の利点、例えばトランジスタなどの半導体デバイスは、配線工程において同様の改善が行われない場合、容易に損なわれ得る。配線工程の処理は、例えばトランジスタなどの様々なマイクロ電子デバイス間で必要な電気接続を形成する、例えば金属ワイヤ及びビアなどの導電性構造の積層層の作成を伴う。
接続するトランジスタが増加し、従ってますます狭いピッチを必要とすることを主な理由として、各技術ノードに対する金属配線スキームはより複雑化している。基板工程におけるより狭いピッチ及び縮小する寸法は、配線工程においてより細いワイヤを必要とし、より細いワイヤは、相互接続システムのより高い抵抗容量積（ＲＣ）を生じさせる。
導電性構造は、通常、リソグラフィ技法を用いて形成される；しかしながら、現在のリソグラフィ技法は、とりわけ機能部のサイズが２０ｎｍ以下である場合に、既知の限界及び欠点を有する。従来のリソグラフィ技法における既知の欠陥の幾つかを克服するために、選択的堆積技法が用いられ得る；しかしながら、それらもまた欠点を有する。リソグラフィによる機能部の形成の代替として、通常、誘電材料は誘電材料上に選択的に堆積し、金属は金属上に選択的に堆積して、様々な機能部、例えば導電性構造を形成する。そのような方式で材料を堆積させることは、「キノコ形状の」膜を生成することが知られており、これは、連続的に堆積する場合、横方向にサイズが増加する。例えば、選択的に堆積した各膜は、前のものよりも幅広い。
従って、選択的堆積を用いて形成される機能部の横方向成長を制御するための追加的な段階が実施されなければならない。選択的に堆積した膜の横方向成長を制御するために用いられる既知の技法は、ブロッキング又は中間エッチングの何らかの形態を含む。各層の横方向成長をブロック又は防止することは、結果として生じる機能部の横方向形状及びサイズの良好な制御を可能にする；しかしながら、ブロッキング構造を作成するには追加の段階が必要とされる。そのような場合、ブロッキング構造は、既知のマスキング及びパターニング技法を用いることを含み得る。代替的に、中間エッチングが用いられて、堆積直後に各層をトリミング又はエッチングし得る。後に堆積する層の幅は増加するものの、連続的堆積間の各層の中間エッチングを使用して各層の幅を所定の幅にトリミングし、結果として所望の機能部の形状及びサイズを生じさせ得る。残念ながら、ブロッキング及び中間エッチングはそれら独自の課題を伴う。追加の処理段階を必要とすることに加え、ブロッキング又は中間エッチングはいずれも位置ずれを経験する可能性があり、これは、小さい機能部のサイズ及び狭いピッチにおいて悪化し得る。
本明細書において説明される交互周期的堆積技法は、最適な電子性能及びデバイス信頼性を有するロバストなナノ相互接続構造及びデバイスの構築を可能にする。例えば、本明細書において説明される交互周期的堆積技法は、（ａ）制御された厚さを有する、ロバストで完全に位置合わせされたビア構造；（ｂ）エッチング停止拡散／酸化バリア；（ｃ）誘電体Ｅｍａｘ／Ｖｍａｘ絶縁破壊／漏電の増加；及び（ｄ）減少した抵抗容量を有するナノ構造、を可能にする。本発明の目的において、ナノ構造はサブリソグラフィック寸法を有する任意の半導体構造として定義される。「リソグラフィック最小寸法」及び「サブリソグラフィック寸法」は、リソグラフィツールに関連してのみ定義され、通常、半導体技術の世代から世代へと変化するが、リソグラフィック最小寸法及びサブリソグラフィック寸法は、半導体製造の時点において利用可能なリソグラフィツールの最高の性能に関連して定義されるものと理解される。２０２１年の時点において、リソグラフィック最小寸法は約５０ｎｍであり、将来的に縮小することが予想される。
本発明の実施形態によれば、金属は誘電体に対して選択的に堆積し、誘電体は金属に対して選択的に堆積する。換言すれば、金属は金属上に堆積し、誘電体は誘電体上に堆積する。例えば、既知のＣＶＤ又はＡＬＤ技法が用いられて、例えば、Ｃｏ、Ｒｕ、Ｍｎ、Ｗ、Ｐｔ、又はＣｏＷＰなどの金属を選択的に堆積し得る。同様に、既知のＣＶＤ又はＡＬＤ技法が用いられて、例えば、ＳｉＯ２、ＡｌＯｘ、ＺｎＯ、ＨｆＯｘ、ＳｉＮ又はＳｉＣＯＨなどの誘電体を選択的に堆積し得る。
更に、誘電体及び金属は、それらがその上に堆積する下地の材料に基づき選択され得る。後続の層は、それらがその上に堆積する下地の材料と同じであり得る、又は異なり得る。最終的な構造の特性を最適化するため、材料は慎重に選択される。
例えば、酸化／金属拡散バリア（ＳｉＣＮ、ＡｌＯｘ＿ＳｉＣＯ）、Ｅｍａｘ（ＣリッチＳｉＣＮ、ＳｉＯｘ）、Ｖｍａｘ（ＣリッチＳｉＣＮ、二重層）、ナノデバイス性能のための絶縁破壊／漏電を最適化するために誘電体が選択され得、又は、ＨｆＯｘ及び強誘電体のようなストレージメモリ／ＡＩ機能を有する誘電体が、後の集積化に伴いメモリセルデバイスとして使用され得る。例えば、幾つかの実施形態は、低減されたプラズマ誘起損傷、及び、向上した酸化及び拡散特性に起因して、時間依存性絶縁破壊（以下、「ＴＤＤＢ」）の信頼性を強化するために、多層誘電体積層の最初及び最後の層に対して低ｋ（ｋ～３．３）ＣリッチＳｉＣＮを使用し得る。選択的金属層はまた、金属膜の積層特性を改善するために変更され得る。
加えて、例えば、接触抵抗を改善するために、Ｔｉなどの異なる金属がＣｏ層の下方又は上方に、又は、耐酸化性を強化するために、選択的Ｒｕ又はＷ金属がＣｏの上部に、使用され得る。更に別の例によれば、Ｒｕ／Ｃｏの交互層は、耐酸化性及びライン抵抗の両方を改善し得る。更に別の例において、Ｃｏ／Ｃｕ層の上部におけるＲｕ又はＭｎナノ層の挿入は、金属界面間の強化された結合、及びＭｎＯｘを形成するＭｎの酸素ゲッタリング特性に起因して、ＥＭ信頼性を向上させる。上部及び底部にロバストな原位置金属キャッピングを有する多層金属は、接触抵抗及びＥＭ信頼性の両方を強化する。別の例によれば、上述されたものと同様の利点を実現するために、Ｃｕの上部及び底部にＣｏ及びＭｎ、又は、Ｒｕ金属の上部及び底部にＣｏ／Ｔｉが用いられ得る。
本発明は、概して半導体製造の分野に関し、より具体的には、薄膜の交互周期的堆積に関する。より具体的には、誘電材料及び金属の薄層を交互の方式で次々と選択的に堆積させることは、そのような薄膜の横方向成長を独自に制御するために使用され得る。選択的堆積技法を使用することは、ブロッキング又は中間エッチングの必要性を排除し、最終的な機能部／構造の寸法制御を改善する。誘電材料及び金属の薄層を交互の方式で選択的に堆積させる一実施形態は、図１から図９における添付図面を参照することにより、以下で詳細に説明される。当業者であれば、本発明はこれらの限定的な実施形態を超えて拡大するため、これらの図に関して本明細書において提供される詳細な説明は説明目的であることを容易に理解するであろう。
本明細書において説明される交互周期的堆積技法は、改善された寸法制御を有する様々な構造を製造するために用いられ、それによって、より高度な性能及び強化された信頼性を向上させ得る。例えば、本明細書において説明される交互周期的堆積技法は、例えば、完全に位置合わせされたビア構造、接触構造又はロバストな金属ラインなどの導電性構造を形成するために用いられ得る。本明細書において説明される周期的堆積技法は、厚さ及び横方向成長の精密制御を可能にし、更に、改善されたデバイス性能を実現する。精密制御は更に、下地の構造とより良く位置合わせされるナノ構造の製造を可能にし、それによって、隣接する構造間の誘電体間隔を縮小させる。上述の通り、本明細書において説明される周期的堆積技法を用いて導電性構造を形成することは、接触及びライン抵抗を最小化し、更に、高度な導電性ナノ構造を実現し得る。更に、プラズマ損傷を伴わない低ｋ誘電体（流動性ＣＶＤ ＳｉＣＯＨ２．７）ギャップフィルを用いて、ロバストな高度ナノ金属相互接続構造が製造され得る。
有利なことに、交互の方式で金属及び誘電体の薄膜を選択的に堆積させることは、配線工程において実装され得、現行のプロセスフローに適合する。配線工程は、半導体デバイス、例えばトランジスタが、通常、基板工程において製造され得る一方、それらの半導体デバイスへの、及びそれらの半導体デバイス間の接続は、通常、配線工程において形成されるという点において、基板工程と区別され得る。
ここで図１を参照すると、構造１００が示されている。構造１００は、誘電体層１０２及び金属領域１０４を含み得る。誘電体層１０２及び金属領域１０４は、半導体構造の配線工程又は中間工程における単一の例示的な金属化層又はレベルを表す。図１に示されている金属化層は、半導体構造における任意の相互接続レベルを表し得る。
誘電体層１０２は、任意の好適な誘電材料、例えば、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、水素化酸化ケイ素炭素（ＳｉＣＯＨ）、ケイ素系低ｋ誘電体、又は多孔質誘電体を含み得る。代替的に、誘電体層１０２は、例えば、多孔質ケイ酸塩、炭素ドープ酸化物、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭素ドープ酸化ケイ素（ＳｉＣＯＨ）及びその多孔質の変異型、シルセスキオキサン、シロキサン、又は例えば約２から約４の範囲の誘電率を有する他の誘電材料などの超低ｋ（ＵＬＫ）材料を含み得る。
誘電体層１０２を形成するために、例えば、原子層堆積、化学気相堆積、プラズマ励起化学気相堆積、スピンオン堆積、又は物理気相堆積などの既知の好適な堆積技法が用いられ得る。誘電体層１０２は、約１００ｎｍから約１５０ｎｍまでの範囲及びその間の範囲の典型的な厚さを有し得るが、１００ｎｍ未満の、及び１５０ｎｍを超える厚さは許容可能であり得る。単一の相互接続レベルのみが示されているが、構造１００は、示されたレベルを上回る及び／又は下回る複数の相互接続レベルを有することに留意されたい。
金属領域１０４は、既知の技法に従って、誘電体層１０２において形成される。一実施形態において、金属領域１０４は、例えば、配線工程において典型的に見られるライン又はワイヤなどの典型的な導電性機能部を含む。異なる実施形態において、金属領域１０４は、金属接触領域又は他の金属相互接続構造を含む。
金属領域１０４は、実質的に同様の構造であり得、例えば、誘電体層１０２において形成された溝内に導電性相互接続材料が堆積し得る典型的なシングル又はデュアルダマシン技法を用いて製造され得る。代替的に、金属領域１０４を形成するために、既知のサブストラクション技法もまた使用され得る。幾つかの実施形態において、金属領域１０４は、既知の選択的堆積技法を用いて形成される。２つの金属領域１０４のみが示されているが、構造１００は、任意の数の金属化レベルにおいて配置された任意の数の金属領域を有し得ることに留意されたい。
金属領域１０４は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、又はタングステン（Ｗ）など、当技術分野において既知の任意の導電性材料から作られ得る。一実施形態において、金属領域１０４は銅（Ｃｕ）であり得、金属ライナ（図示せず）を含み得、金属ライナは、例えば、窒化タンタル及びタンタル（ＴａＮ／Ｔａ）、チタン、窒化チタン、コバルト、ルテニウム、及びマンガンなどの１又は複数のコンフォーマル金属層を含み得る。
図２及び図２Ａを参照すると、第１の誘電体層１０６は、誘電体層１０２の上面に選択的に堆積している。図２Ａは、図２の断面図、断面Ａである。図２Ａにおいて示されている詳細及び後続の断面図は、例示の目的のみにおいて提供されるものであり、必ずしも縮尺通りに描かれていない。
本明細書において説明される通り、選択的堆積とは、材料が表面Ｂ上にではなく表面Ａ上に選択的に堆積することを指す。半導体材料を選択的に堆積させる能力は、上述の通り、そうでなければ従来の半導体製造プロセスに関連付けられる製造作業の数を減少させつつ、新たな集積化及びパターニングスキームを実現している。本発明の実施形態は、選択的堆積の原理を適用するが、その方式は上記の欠陥に対処している。
一般的に、既知の技法によれば、第１の誘電体層１０６は、金属領域１０４の隣接面に堆積することなく、誘電体層１０２の上面に選択的に堆積する。そのため、第１の誘電体層１０６は、概して、下地の誘電体層１０２と自己位置合わせされる；しかしながら、若干の横方向成長又は横方向の重なりが予想される。そのような場合、第１の誘電体層１０６は、誘電体層１０２及び金属領域１０４の間の界面を超えて横方向に伸びる。そうでなければ、図２Ａにおいて概して示されている通り、第１の誘電体層１０６の小部分が金属領域１０４の上部に形成される。上記の通り、そのような横方向の重なりは、一般的に望ましくなく、選択的堆積技法を用いて形成される層の横幅を制御するために追加的な措置が講じられなければならない。
更に、図に示されている通り、第１の誘電体層１０６を選択的に堆積させることは、第１の誘電体層１０６の最外縁に丸みを帯びた縁部又はスカラップ形状を生成することに留意されたい。全ての場合において、スカラップ形状の正確な形状及びサイズは、選択された選択的堆積技法及び個々の層厚に依拠する。例えば、より薄い厚さで堆積した層は、概して、より小さいスカラップ形状及びより少ない重なりを有する。本明細書において説明される技法を用いる主な目的は、ナノ構造の製造を最適化することである。従って、最終的な構造の形状及び位置を精密に制御するために、より薄い層が使用される。一般的に、より薄い層は、より少ない不規則性を有するより均一な機能部を生成する。具体的には、より薄い層は、より少ない重なり及びより小さいスカラップ形状を生じさせ、従って、誘電体及び金属の間に比較的均一な界面を生成する。対照的に、より厚い層は、より多い重なり及びより大きいスカラップ形状を生じさせ、従って、誘電体及び金属の間に比較的不均一な界面を生成する。
本発明の実施形態によれば、第１の誘電体層１０６は、非常に薄い膜において堆積する。例えば、２０ｎｍ未満の限界寸法を有するナノ構造の場合、横方向の重なりを抑制し、本発明の利点を完全に理解するためには、第１の誘電体層１０６が、４０オングストローム（４ｎｍ）未満、及びより好ましくは３０オングストローム（３ｎｍ）未満の厚さ（Ｔｄ）で堆積することが重要である。第１の誘電体層１０６が誘電体層１０２及び金属領域１０４の間の界面を超えて横方向に伸びる量は、第１の誘電体層１０６の厚さが減少するにつれて減少する。横方向成長が２ｎｍよりも大きい場合、本明細書において説明される交互周期的堆積技法の利点及び有効性は低下する。例えば、約２ｎｍよりも大きい横方向の重なりは、低い誘電体Ｅｍａｘ／Ｖｍａｘ絶縁破壊性能、及び増加した抵抗容量を有する導電性ナノ構造を生じさせる。
より薄い第１の誘電体層（１０６）を選択的に堆積させることは、第１の誘電体層１０６が金属領域１０４と重なる量を抑制する、又は減少させる。例えば、約２０～３０オングストローム（約２～３ｎｍ）で堆積した第１の誘電体層１０６は、約２ｎｍ以下だけ金属領域１０４と横方向に重なる。上記で先に説明された通り、本明細書において説明される交互周期的堆積技法はスカラップ形状を生成し、これは、結果として生じる任意の金属又は誘電体構造の側壁に沿って小さな鋸歯状の輪郭を生じさせる。幾つかの実施形態において、交互周期的堆積の後に、全ての金属層のうち幾つかは、誘電体層に対して選択的に除去され得る、又は逆もまた同様である。そのような場合、ウェットエッチング又は低エッチング速度を有する下流無方向性プラズマエッチングが用いられて、結果として生じる任意の金属又は誘電体構造の側壁に沿った鋸歯状の輪郭を平滑化し得る。
少なくとも１つの実施形態において、第１の誘電体層１０６の選択的堆積は、誘電体堆積に対して金属表面をブロックするために自己組織化単分子膜を用いて熱ＡＬＤ又は熱ＣＶＤにより達成される。一実施形態において、第１の誘電体層１０６の選択的堆積は、任意の隣接又は近接する金属表面の前処理を伴って、又は伴うことなく、実行され得る。
第１の誘電体層１０６は、限定されないが、上記において列挙された例示的な材料などの既知の選択的堆積技法に適合する任意の誘電材料を含み得る。一実施形態によれば、第１の誘電体層１０６は、下地の誘電体層１０２と同じ又は同様の誘電材料を含み得る。代替的な実施形態によれば、第１の誘電体層１０６は、下地の誘電体層１０２と異なる誘電材料を含み得る。
上記で先に説明された通り、異なる誘電材料は、エッチング停止層などの強化層として用いられて、プラズマ誘起損傷を低減させ、酸化及び／又は拡散バリアとして機能し、且つ改善されたデバイス性能のために降伏電圧を高め得る。製造に影響を及ぼす理由により、同じ又は異なる材料が特に選択され得る。例えば、後に堆積する層の良好な接着を促進するために、同様の材料が用いられ得る。
図３及び図３Ａを参照すると、第１の金属層１０８は、金属領域１０４の上面に選択的に堆積している。図３Ａは、図３の断面図、断面Ａである。
一般的に、既知の技法によれば、第１の金属層１０８は、誘電体層１０２の隣接面に堆積することなく、金属領域１０４の上面に選択的に堆積する。そのため、第１の金属層１０８は、図示されている通り、概して、金属領域１０４の露出部分と自己位置合わせされ、第１の誘電体層１０６の隣接面の側縁部で停止する。実際に、先に堆積した第１の誘電体層１０６は、第１の金属層１０６の横方向成長を停止させる、又は防止する；しかしながら、若干の横方向成長又は横方向の重なりが予想される。そのような場合、図３Ａにおいて概して示されている通り、第１の金属層１０８の小部分は、横方向に伸びて第１の誘電体層１０６の小部分と重なる。
第１の誘電体層１０６と重なっている第１の金属層１０８の小部分もまた、図に示されている通り、丸みを帯びた、又はスカラップ状の輪郭を有する。全ての場合において、スカラップ状の輪郭の正確な形状及びサイズは、選択された選択的堆積技法及び個々の層厚に依拠する。例えば、より薄い厚さで堆積した層は、概して、より小さいスカラップ状の輪郭及びより少ない重なりを有する。上記と同様に、例えば、約２０～３０オングストローム（約２～３ｎｍ）で堆積した第１の金属層１０８は、約２ｎｍ以下だけ第１の誘電体層１０６と横方向に重なる。
本明細書において説明される技法を用いる主な目的は、ナノ構造の製造を最適化することである。従って、最終的な構造の形状及び位置を精密に制御するために、より薄い層が使用される。任意選択的に、上記で先に説明された通り、スカラップ状の輪郭を平滑化するために、無方向性ウェット又は下流プラズマエッチングもまた使用され得る。
少なくとも１つの実施形態において、第１の金属層１０８の選択的堆積は、前駆体を用いて熱ＡＬＤ又は熱ＣＶＤにより達成され、且つ水素又はアンモニアなどの好適な共反応物質を使用し得る。一実施形態において、第１の金属層１０８の選択的堆積は、任意の隣接又は近接する誘電体表面の前処理を伴って、又は伴うことなく、実行され得る。
第１の金属層１０８は、限定されないが、上記において列挙された例示的な材料などの既知の選択的堆積技法に適合する任意の金属を含み得る。一実施形態によれば、第１の金属層１０８は、下地の金属領域１０４と同じ又は同様の金属を含み得る。代替的に、一実施形態において、第１の金属層１０８は、下地の金属領域１０４と異なる金属を含み得る。先に述べた通り、異なる金属層を用いることは、後続の金属層との界面結合を改善することにより、接触抵抗を改善し、ライン抵抗を低減させ、結果として生じる導電性構造の電子移動特性を改善し得る。
第１の誘電体層１０６と同様に、第１の金属層１０８もまた、非常に薄い膜において堆積する。例えば、横方向の重なりを抑制し、本発明の利点を完全に理解するためには、第１の金属層１０８が、４０オングストローム（４ｎｍ）未満、及びより好ましくは３０オングストローム（３ｎｍ）未満の厚さ（Ｔｍ）で堆積することが重要である。第１の金属層１０８が横方向に伸びて第１の誘電体層１０６上に形成される量は、第１の金属層１０８の厚さが減少するにつれて減少する。換言すれば、より薄い金属層（１０８）を選択的に堆積させることは、第１の金属層１０８が第１の誘電体層１０６と重なる量を抑制する、又は減少させる。
図３及び図３Ａに示されている実施形態において、第１の金属層１０８は、第１の誘電体層１０６よりも厚く堆積されて、最終的な機能部の形状及びサイズに対して若干程度の制御を提供する。そうすることが、最終的な構造の位置決め、並びに、第１の誘電体層１０６の上部に形成される、後に堆積する誘電体層の横方向成長の制御を助ける。より具体的には、第１の金属層１０８は第１の誘電体層１０６の厚さの最大２倍になり得る；しかしながら、最終的な導電性機能部の形状及びサイズを制御するため、正確な厚さは、必要に応じて調節又は調整され得る。
図４及び４Ａを参照すると、追加の誘電体層１１０及び追加の金属層１１２が交互の方式で周期的に堆積して、導電性機能部１１４を形成している。図４Ａは、図４の断面図、断面Ａである。
はじめに図３及び図３Ａの構造部に関し、追加の誘電体層１１０及び追加の金属層１１２は、交互の又は周期的な方式で次々と選択的に堆積する。本例において、第１の金属層１０８が最後に即座に堆積したため、追加の層（１１０、１１２）の堆積は、追加の誘電体層を選択的に堆積させることから始まる。各層の横方向成長は、一般的に、直前に堆積した層により制御されることに留意されたい。
例えば、追加の層（１１０、１１２）の交互選択的堆積は、導電性機能部１１４が所望のサイズ又は高さに達するまで継続する。結果として生じる導電性機能部１１４の高さは、堆積する層の合計数を調整することにより制御される；しかしながら、導電性機能部の横幅及び形状は、個々の層の厚さ及びそれらが堆積する順序を調整することにより制御される。
追加の誘電体層１１０及び追加の金属層１１２は、第１の金属層１０６及び第１の誘電体層１０８に関して上記されたものと同様の材料から、同様の技法を用いて、同様の厚さで形成される。代替的に、上記されたような特定の特性を生成又は制御するために、様々な異なる材料が用いられ得る。例えば、第１の誘電体層１０６は、追加の誘電体層１１０の全てと異なる材料であり得、同様に、第１の金属層１０８は、追加の金属層１１２の全てと異なる材料であり得る。
本例において、第１の誘電体層１０６は、第１の金属層１０８の厚さ（Ｔｍ）よりも薄い厚さ（Ｔｄ）で最初に堆積する。更に、追加の誘電体層１１０及び追加の金属層１１２はそれぞれ、第１の金属層１０８の厚さに等しい、又は実質的に同様の厚さを有する。換言すれば、本例によれば、堆積する第１の層は、全ての後に堆積する層よりも薄い。そのため、各導電性機能部１１４の横幅は、図４Ａに示されている通り、各金属領域１０４の横幅に実質的に等しい、又は、それよりも僅かに小さい。
先述の通り、本実施形態において第１の誘電体層１０６の厚さを調整することは、結果として生じる導電性機能部１１４の横幅を最終的に決定付ける。例えば、第１の誘電体層１０６の重なり又は横方向の伸びは、第１の誘電体層１０６の厚さが増加するにつれて増加する。同様に、第１の誘電体層１０６の重なり又は横方向の伸びは、第１の誘電体層１０６の厚さが減少するにつれて減少する。従って、非常に薄い第１の誘電体層１０８を堆積させることは、結果として生じる導電性機能部（１１４）の横幅の精密制御を提供する。ナノ構造の製造において、隣接する構造との電気的短絡を防止するために、結果として生じる導電性機能部の横幅を制御することがますます重要である。
加えて、追加の誘電体層１１０及び追加の金属層１１２の均一な、又は実質的に等しい厚さの結果として、導電性機能部１１４の側壁は、実質的に垂直又は鉛直である。
最終的に、本明細書において説明される周期的堆積技法は、ナノデバイスの限定的なリソグラフィ解像度によって位置ずれが生じやすい典型的なシングル又はデュアルダマシン技法などの既存の製造技法に対して優れた寸法制御を提供する。
図５～図９はそれぞれ、異なる代替的な実施形態を示し、本明細書の上記で説明された周期的堆積技法の機能及び独自の制御を実証している。
図５及び図５Ａを参照すると、追加の誘電体層１１０及び追加の金属層１１２が交互の方式で周期的に堆積して、導電性機能部１１４を形成している。図５Ａは、図５の断面図、断面Ａである。上記の通り、追加の誘電体層１１０及び追加の金属層１１２は、交互の又は周期的な方式で；しかしながら、異なる順序において異なる層厚で、次々と選択的に堆積する。
本例において、第１の金属層１０８は、第１の誘電体層１０６の厚さ（Ｔｄ）よりも薄い厚さ（Ｔｍ）で最初に堆積する。更に、追加の誘電体層１１０及び追加の金属層１１２はそれぞれ、第１の誘電体層１０６の厚さに等しい、又は実質的に同様の厚さを有する。そのため、各導電性機能部１１４の横幅は、図５Ａに示されている通り、各金属領域１０４の横幅に実質的に等しい、又は、それよりも僅かに大きい。
先述の通り、本実施形態において第１の金属層１０８の厚さを調整することは、結果として生じる導電性機能部１１４の横幅を最終的に決定付ける。例えば、第１の金属層１０６の重なり又は横方向の伸びは、第１の金属層１０６の厚さが増加するにつれて増加する。同様に、第１の金属層１０８の重なり又は横方向の伸びは、第１の金属層１０８の厚さが減少するにつれて減少する。従って、非常に薄い第１の金属層１０８を堆積させることは、結果として生じる導電性機能部（１１４）の横幅の精密制御を提供する。
加えて、図４及び４Ａに関して上述された例と同様に、追加の誘電体層１１０及び追加の金属層１１２の均一な、又は実質的に等しい厚さの結果として、導電性機能部１１４の側壁は、実質的に垂直又は鉛直である。
図６及び図６Ａを参照すると、追加の誘電体層１１０及び追加の金属層１１２が交互の方式で周期的に堆積して、導電性機能部１１４を形成している。図６Ａは、図６の断面図、断面Ａである。上記の通り、追加の誘電体層１１０及び追加の金属層１１２は、交互の又は周期的な方式で；しかしながら、異なる順序において異なる層厚で、次々と選択的に堆積する。
本例において、第１の金属層１０８は、第１の誘電体層１０６を含む全ての後に堆積する層の厚さに等しい厚さ（Ｔｍ）で最初に堆積する。更に、追加の誘電体層１１０及び追加の金属層１１２はそれぞれ、第１の金属層１０８及び第１の誘電体層１０６の両方の厚さに等しい、又は実質的に同様の厚さを有する。換言すれば、本実施形態における全ての層は、等しい厚さで設計され、堆積する。そのため、本実施形態の各導電性機能部１１４の横幅は、図６Ａに示されている通り、各金属領域１０４の横幅よりも大きくなる。
先述の通り、本実施形態において第１の金属層１０８の厚さを調整することは、結果として生じる導電性機能部１１４の横幅を最終的に決定付ける。例えば、本実施形態において、より厚い第１の層、ここでは第１の金属層１０８を堆積させることは、より大きい重なり又は横方向の伸びを生じさせ、従って、結果として生じる導電性機能部１１４を金属領域１０４よりも大きくさせる、又はより幅広くさせる。
加えて、図４及び４Ａに関して上述された例と同様に、追加の誘電体層１１０及び追加の金属層１１２の均一な、又は実質的に等しい厚さの結果として、導電性機能部１１４の側壁は、実質的に垂直又は鉛直である。
図７及び図７Ａを参照すると、追加の誘電体層１１０及び追加の金属層１１２が交互の方式で周期的に堆積して、導電性機能部１１４を形成している。図７Ａは図７の断面図、断面Ａである。上記の通り、追加の誘電体層１１０及び追加の金属層１１２は、交互の又は周期的な方式で；しかしながら、異なる順序において異なる層厚で、次々と選択的に堆積する。
本例において、第１の誘電体層１０６は、第１の金属層１０８を含む後に堆積する全ての層の厚さに等しい厚さ（Ｔｄ）で最初に堆積される。更に、追加の誘電体層１１０及び追加の金属層１１２はそれぞれ、第１の誘電体層１０６及び第１の金属層１０８の両方の厚さに等しい、又は実質的に同様の厚さを有する。換言すれば、本実施形態における全ての層は、等しい厚さで設計され、堆積する。そのため、本実施形態の各導電性機能部１１４の横幅は、図７Ａに示されている通り、各金属領域１０４の横幅よりも小さくなる。
先述の通り、本実施形態において第１の誘電体層１０６の厚さを調整することは、結果として生じる導電性機能部１１４の横幅を最終的に決定付ける。例えば、本実施形態において、より厚い第１の層、ここでは第１の誘電体層１０６を堆積させることは、より大きい重なり又は横方向の伸びを生じさせ、従って、結果として生じる導電性機能部１１４を金属領域１０４よりも小さくさせる、又はより狭くさせる。
加えて、図４及び４Ａに関して上述された例と同様に、追加の誘電体層１１０及び追加の金属層１１２の均一な、又は実質的に等しい厚さの結果として、導電性機能部１１４の側壁は、実質的に垂直又は鉛直である。
図８及び図８Ａを参照すると、追加の誘電体層１１０及び追加の金属層１１２が交互の方式で周期的に堆積して、導電性機能部１１４を形成している。図８Ａは図８の断面図、断面Ａである。上記の通り、追加の誘電体層１１０及び追加の金属層１１２は、交互の又は周期的な方式で；しかしながら、異なる順序において異なる層厚で、次々と選択的に堆積する。
本例において、第１の誘電体層１０６は、第１の金属層１０８の厚さ（Ｔｍ）よりも大きい厚さ（Ｔｄ）で最初に堆積する。更に、追加の誘電体層１１０は全て、第１の誘電体層１０６の厚さ（Ｔｄ）に等しい厚さで堆積し、追加の金属層１１２は全て、第１の金属層１０８の厚さ（Ｔｍ）に等しい厚さで堆積する。換言すれば、全ての誘電体層（１０６、１１０）は、全ての金属層（１０８、１１２）よりも厚い。そのため、図８Ａに示されている通り、各導電性機能部１１４の横幅は、その高さに対して減少する。同様の形状を有する導電性機能部は、第１の金属層１０８で周期的堆積を開始することによっても実現され得ることに留意されたい。層厚の差異にかかわらず、各層は依然として交互の方式で周期的に堆積することに留意されたい。
本実施形態によれば、金属層（１０８、１１２）に対して誘電体層（１０６、１１０）の厚さを調整することは、結果として生じる導電性機能部１１４の最終形状を最終的に決定付ける。例えば、本実施形態において、より厚い誘電体層（１０６、１１０）を堆積させることは、台形形状を有する最終的な導電性機能部１１４を生じさせる。最終的な導電性機能部１１４の正確な形状は、層厚及び堆積する層の数を調整することにより制御され得、一方、最終的な導電性機能部１１４のサイズは、上記で先に説明された通り、第１の層の厚さを調整することにより制御され得る。上述された例とは異なり、図８及び８Ａに示されている導電性機能部１１４の側壁は、実質的に垂直又は鉛直ではないが、代わりに、堆積する層の平面に対して若干の角度を有する。
図９及び図９Ａを参照すると、追加の誘電体層１１０及び追加の金属層１１２が交互の方式で周期的に堆積して、導電性機能部１１４を形成している。図９Ａは、図９の断面図、断面Ａである。上記の通り、追加の誘電体層１１０及び追加の金属層１１２は、交互の又は周期的な方式で；しかしながら、異なる順序において異なる層厚で、次々と選択的に堆積する。
本例において、第１の誘電体層１０６は、第１の金属層１０８の厚さ（Ｔｍ）よりも薄い厚さ（Ｔｄ）で最初に堆積する。更に、追加の誘電体層１１０は全て、第１の誘電体層１０６の厚さ（Ｔｄ）に等しい厚さで堆積し、追加の金属層１１２は全て、第１の金属層１０８の厚さ（Ｔｍ）に等しい厚さで堆積する。換言すれば、全ての誘電体層（１０６、１１０）は、全ての金属層（１０８、１１２）よりも薄い。そのため、図９Ａに示されている通り、各導電性機能部１１４の横幅は、その高さに対して増加する。同様の形状を有する導電性機能部は、第１の金属層１０８で周期的堆積を開始することによっても実現され得ることに留意されたい。層厚の差異にかかわらず、各層は依然として交互の方式で周期的に堆積することに留意されたい。
本実施形態によれば、誘電体層（１０６、１１０）に対して金属層（１０８、１１２）の厚さを調整することは、結果として生じる導電性機能部１１４の最終形状を最終的に決定付ける。例えば、本実施形態において、より厚い金属層（１０８、１１２）を堆積させることは、台形形状を有する、又は逆台形の最終的な導電性機能部１１４を生じさせる。最終的な導電性機能部１１４の正確な形状は、層厚及び堆積する層の数を調整することにより制御され得、一方、最終的な導電性機能部１１４のサイズは、上記で先に説明された通り、第１の層の厚さを調整することにより制御され得る。上述された例とは異なり、図９及び９Ａに示されている導電性機能部１１４の側壁は、実質的に垂直又は鉛直ではないが、代わりに、堆積する層の平面に対して若干の角度を有する。
非常に特殊な導電性機能部のサイズ及び形状は、交互の方式で周期的に堆積する様々な誘電体層及び金属層の順序及び厚さを調整することにより実現され得ることが、当業者により一般的に理解されている。上記で詳述した通り、本発明の実施形態は、非常に特殊な形状及びサイズを有する導電性機能部（１１４）の製造を可能にする。具体的には、上述の各製造技法は、結果として生じる導電性機能部の所望の形状及びサイズを実現するために、単独で又は組み合わせて使用され得る。従って、本発明の実施形態は、単独で又は組み合わせて、導電性機能部１１４の横幅、側壁角度、及び誘電体／金属境界の精密制御を提供する。
本発明の様々な実施形態の説明は、例示の目的で提示されてきたが、包括的であること、又は、開示される実施形態に限定されることを意図するものではない。本発明の範囲から逸脱することなく、多くの修正及び変形が当業者にとって明らかとなるであろう。本明細書において使用される用語は、実施形態の原理、実際の適用、又は、市場において見られる技術に対する技術的改善点を最も良く説明するために、又は、他の当業者が、本明細書において開示される実施形態を理解することを可能にするために選択された。

Claims (20)

  1. 第１の誘電体層内に埋め込まれた第１の導電性金属機能部を有する前記第１の誘電体層；
    第２の誘電体層内に埋め込まれた第２の導電性金属機能部を有する前記第２の誘電体層
    を備え、
    前記第２の導電性金属機能部は、前記第１の導電性金属機能部の上方にあり、これと直接接触している、及び、前記第２の導電性金属機能部及び前記第２の誘電体層の間の界面は、その全長にわたり反復するスカラップ形状を含む、
    半導体構造。
  2. 前記第２の導電性金属機能部は、前記第１の導電性金属機能部と自己位置合わせされている、請求項１に記載の半導体構造。
  3. 前記第２の導電性金属機能部は、実質的に鉛直の側壁、及び、下地の金属領域の横幅よりも小さい横幅を有する、請求項１に記載の半導体構造。
  4. 前記第２の導電性金属機能部は、実質的に鉛直の側壁、及び、下地の金属領域の横幅よりも大きい横幅を有する、請求項１に記載の半導体構造。
  5. 前記第２の導電性金属機能部の頂面の横幅は、前記第２の導電性金属機能部の底面の横幅よりも小さい、請求項１に記載の半導体構造。
  6. 前記第２の導電性金属機能部の頂面の横幅は、前記第２の導電性金属機能部の底面の横幅よりも大きい、請求項１に記載の半導体構造。
  7. 誘電体層内に埋め込まれた金属ナノ構造を備え、前記金属ナノ構造及び前記誘電体層の間の境界は、その全長にわたり反復するスカラップ形状を有する、半導体構造。
  8. 前記金属ナノ構造は、下地の金属領域と自己位置合わせされている、請求項７に記載の半導体構造。
  9. 前記金属ナノ構造は、実質的に鉛直の側壁、及び、下地の金属領域の横幅よりも小さい横幅を有する、請求項７に記載の半導体構造。
  10. 前記金属ナノ構造は、実質的に鉛直の側壁、及び、下地の金属領域の横幅よりも大きい横幅を有する、請求項７に記載の半導体構造。
  11. 前記金属ナノ構造の頂面の横幅は、前記金属ナノ構造の底面の横幅よりも小さい、請求項７に記載の半導体構造。
  12. 前記金属ナノ構造の頂面の横幅は、前記金属ナノ構造の底面の横幅よりも大きい、請求項７に記載の半導体構造。
  13. 誘電体層内に埋め込まれた導電性ナノ構造を備え、前記導電性ナノ構造及び前記誘電体層の間の界面は、その全長にわたり反復するスカラップ模様を有し、そのため、前記誘電体層の誘電材料のスカラップ状部分は、前記導電性ナノ構造の金属材料のスカラップ状部分と部分的に重なっている、半導体構造。
  14. 前記導電性ナノ構造は、下地の金属領域と自己位置合わせされている、請求項１３に記載の半導体構造。
  15. 前記導電性ナノ構造は、実質的に鉛直の側壁、及び、下地の金属領域の横幅よりも小さい横幅を有する、請求項１３に記載の半導体構造。
  16. 前記導電性ナノ構造は、実質的に鉛直の側壁、及び、下地の金属領域の横幅よりも大きい横幅を有する、請求項１３に記載の半導体構造。
  17. 前記導電性ナノ構造の頂面の横幅は、前記導電性ナノ構造の底面の横幅よりも小さい、請求項１３に記載の半導体構造。
  18. 前記導電性ナノ構造の頂面の横幅は、前記導電性ナノ構造の底面の横幅よりも大きい、請求項１３に記載の半導体構造。
  19. 前記誘電体層は、少なくとも２つの異なる材料から作られた複数の薄膜層を有する、請求項１３に記載の半導体構造。
  20. 前記導電性ナノ構造は、少なくとも２つの異なる材料から作られた複数の薄膜層を有する、請求項１３に記載の半導体構造。
JP2023560945A 2021-05-06 2022-04-08 選択的金属及び誘電体の交互周期的堆積 Pending JP2024519660A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/302,549 2021-05-06
US17/302,549 US11942426B2 (en) 2021-05-06 2021-05-06 Semiconductor structure having alternating selective metal and dielectric layers
PCT/CN2022/085869 WO2022233217A1 (en) 2021-05-06 2022-04-08 Alternating cyclic deposition of selective metals and dielectrics

Publications (1)

Publication Number Publication Date
JP2024519660A true JP2024519660A (ja) 2024-05-21

Family

ID=83901545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023560945A Pending JP2024519660A (ja) 2021-05-06 2022-04-08 選択的金属及び誘電体の交互周期的堆積

Country Status (3)

Country Link
US (1) US11942426B2 (ja)
JP (1) JP2024519660A (ja)
WO (1) WO2022233217A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942426B2 (en) 2021-05-06 2024-03-26 International Business Machines Corporation Semiconductor structure having alternating selective metal and dielectric layers

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US8357608B2 (en) 2010-08-09 2013-01-22 International Business Machines Corporation Multi component dielectric layer
US8232607B2 (en) 2010-11-23 2012-07-31 International Business Machines Corporation Borderless contact for replacement gate employing selective deposition
US8779600B2 (en) 2012-01-05 2014-07-15 International Business Machines Corporation Interlevel dielectric stack for interconnect structures
US8906801B2 (en) * 2012-03-12 2014-12-09 GlobalFoundries, Inc. Processes for forming integrated circuits and integrated circuits formed thereby
US9236292B2 (en) 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
WO2015147843A1 (en) 2014-03-27 2015-10-01 Intel Corporation Precursor and process design for photo-assisted metal atomic layer deposition (ald) and chemical vapor deposition (cvd)
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9312224B1 (en) 2014-12-11 2016-04-12 International Business Machines Corporation Interconnect structure containing a porous low k interconnect dielectric/dielectric cap
US9777025B2 (en) 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US9349687B1 (en) 2015-12-19 2016-05-24 International Business Machines Corporation Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect
US9711456B2 (en) 2015-12-19 2017-07-18 International Business Machines Corporation Composite manganese nitride/low-K dielectric cap
US10580644B2 (en) 2016-07-11 2020-03-03 Tokyo Electron Limited Method and apparatus for selective film deposition using a cyclic treatment
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
US10535560B2 (en) 2017-07-18 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure of semiconductor device
US10460930B2 (en) * 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
US10395986B1 (en) 2018-05-30 2019-08-27 International Business Machines Corporation Fully aligned via employing selective metal deposition
US10867850B2 (en) * 2018-07-13 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective deposition method for forming semiconductor structure
US10840133B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with staggered selective growth
US10749011B2 (en) 2018-10-24 2020-08-18 International Business Machines Corporation Area selective cyclic deposition for VFET top spacer
US11959874B2 (en) 2018-11-29 2024-04-16 International Business Machines Corporation Nanostructure featuring nano-topography with optimized electrical and biochemical properties
US11380781B2 (en) * 2019-12-17 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Contact and via structures for semiconductor devices
US11942426B2 (en) 2021-05-06 2024-03-26 International Business Machines Corporation Semiconductor structure having alternating selective metal and dielectric layers

Also Published As

Publication number Publication date
US20220359390A1 (en) 2022-11-10
WO2022233217A1 (en) 2022-11-10
US11942426B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
US10256186B2 (en) Interconnect structure having subtractive etch feature and damascene feature
TWI752253B (zh) 包含通孔插塞的半導體裝置及其形成方法
US7071532B2 (en) Adjustable self-aligned air gap dielectric for low capacitance wiring
TWI376015B (en) Semiconductor device and semiconductor device production method
JP2008532271A (ja) 原子層堆積のための表面のプラズマ前処理
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
JP2006520106A (ja) バリアで内側が覆われた半導体コンポーネントを製造する方法
US10685784B2 (en) Back-end-of-the line capacitor
JP2024519660A (ja) 選択的金属及び誘電体の交互周期的堆積
KR100910225B1 (ko) 반도체 소자의 다층 금속배선 형성방법
TWI253143B (en) Method for forming metal wiring in semiconductor device
US9653403B1 (en) Structure and process for W contacts
JP4536809B2 (ja) 銅めっきされた高アスペクト比のビア、及びその製造する方法
CN105830210A (zh) 作为用于先进互连的介电封顶阻挡层的含金属膜
US10825720B2 (en) Single trench damascene interconnect using TiN HMO
US11784127B2 (en) Ruthenium liner and cap for back-end-of-line
TW202236450A (zh) 半導體裝置
JP2005175055A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231114