JP2024503581A - マルチディスプレイシステム上での非同期メモリクロック変更の実行 - Google Patents

マルチディスプレイシステム上での非同期メモリクロック変更の実行 Download PDF

Info

Publication number
JP2024503581A
JP2024503581A JP2023537099A JP2023537099A JP2024503581A JP 2024503581 A JP2024503581 A JP 2024503581A JP 2023537099 A JP2023537099 A JP 2023537099A JP 2023537099 A JP2023537099 A JP 2023537099A JP 2024503581 A JP2024503581 A JP 2024503581A
Authority
JP
Japan
Prior art keywords
memory
display device
clock frequency
memory clock
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023537099A
Other languages
English (en)
Inventor
ラフマン アルシャド
パンチャチャラムーシー ラジーバン
イバノビッチ ボリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Publication of JP2024503581A publication Critical patent/JP2024503581A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

複数のディスプレイ上で非同期メモリクロック変更を実行するためのシステム、装置及び方法が開示される。随時、メモリクロック周波数変更が、複数のディスプレイに対してピクセルを駆動するために使用されるフレームバッファを格納するメモリサブシステムに対して望まれる。例えば、リアルタイムメモリ帯域幅需要が、既存のメモリクロック周波数で利用可能なメモリ帯域幅と異なる場合、制御ユニットは、第１のディスプレイの垂直帰線消去期間（ＶＢＩ）タイミングを追跡する。また、制御ユニットは、第２のディスプレイをパネルセルフリフレッシュ（ＰＳＲ）モードに入らせる。第２のディスプレイのＰＳＲモードが第１のディスプレイのＶＢＩと重複すると、メモリトレーニングを含むメモリクロック周波数変更が開始される。メモリクロック周波数変更の後、ディスプレイは、更新された周波数でメモリサブシステム内のフレームバッファによって駆動される。【選択図】図５

Description

（関連技術の説明）
多くのタイプのコンピュータシステムは、画像、ビデオストリーム及びデータを表示するためのディスプレイデバイスを含む。したがって、これらのシステムは、典型的には、画像及びビデオ情報を生成及び／又は操作するための機能を含む。デジタル撮像では、画像内の情報の最小項目は「画素」と呼ばれ、より一般的には「ピクセル」と呼ばれる。
いくつかのシステムは、複数の個別のディスプレイを含む。これらのシステムでは、マルチディスプレイ技術により、単一のグラフィックス処理ユニット（graphics processing unit、ＧＰＵ）（又は、アクセラレーテッドプロセッシングユニット（accelerated processing unit、ＡＰＵ）若しくは他のタイプのシステムオンチップ（system on chip、ＳＯＣ）等の他のデバイス、又は、ディスプレイコントローラを有する任意の特定用途向け集積回路（application－specific integrated circuit、ＡＳＩＣ））が、複数の独立したディスプレイ出力を同時にサポートすることが可能になる。一例では、コンピューティングシステムは、複数の高解像度ディスプレイを大きな統合ディスプレイ面に独立して接続して、拡張された視覚的作業空間を提供することができる。ゲーム、娯楽、医療、オーディオ及びビデオ編集、ビジネス並びに他のアプリケーションは、拡張された視覚的作業空間を利用し、マルチタスクの機会を増やすことができる。
サポートされるディスプレイごとに、ビデオサブシステムは、ダイナミックランダムアクセスメモリ（dynamic random access memory、ＤＲＡＭ）に記憶され得る、１つ以上のビデオフレーム等のデータを格納するそれぞれのフレームバッファを維持している。サポートされているディスプレイごとに、ビデオコントローラは、それぞれのフレームバッファにアクセスするために、１つ以上のＤＲＡＭインターフェースのうち所定の何れかを介してデータを読み取る。メモリクロックは、典型的には、ＤＲＡＭ内のフレームバッファにアクセスするためのデータレートを制御するために使用される。場合によっては、ピクセルビットストリームをフレームバッファからディスプレイデバイスに送信するための物理的接続を提供するために、コンピュータは、ディスプレイポート（DisplayPort、ＤＰ）、組み込みディスプレイポート（embedded DisplayPort、ｅＤＰ）、高精細マルチメディアインターフェース（high－definition multimedia interface、ＨＤＭＩ（登録商標））、又は、他のタイプのインターフェース等のインターフェースを通して、ディスプレイデバイスに直接接続される。一実施形態では、コンピュータからディスプレイデバイスに送信されるビデオストリームの帯域幅を制限するものは、ＤｉｓｐｌａｙＰｏｒｔ、ｅＤＰ又はＨＤＭＩ（登録商標）ケーブルの最大ビットレートであろう。
複数の作業負荷（例えば、ゲームレンダリング、ビデオ処理）がメモリサブシステムにアクセスしているシナリオでは、メモリサブシステムは、その最大可能周波数でクロックすることができるため、メモリサブシステムが多数の読取り及び書込みを確実に処理することができる。場合によっては、メモリサブシステムに過度に負荷がかかっていない場合には、システムは、電力消費を低減するためにメモリクロック周波数を下げようとする場合もある。メモリクロック周波数を変更するには、メモリインターフェース上で実行されるトレーニングセッション、構成／モード変更、又は、アクセスが一時的に停止されることを必要とする別のアクションが必要になる場合がある。しかしながら、マルチディスプレイシステムでは、各ディスプレイは、ディスプレイに対するピクセルの送信（駆動）に関連付けられた異なるタイミング特性を有する場合がある。これにより、メモリインターフェースが再トレーニングされる必要がある場合、又は、他のタイプのモード変更が実行される必要がある場合に、何れかのディスプレイに視覚的アーチファクトを導入することなく、全てのメモリアクセスを停止するための十分な持続時間を見出すことが困難又は不可能になる。したがって、いくつかのシステムでは、メモリクロックを最大周波数又は他の所定の周波数に強制的に維持することができる。その結果、複数のディスプレイの電力消費はかなりのものとなる可能性がある。現代の集積回路（integrated circuit、ＩＣ）の電力消費が増加するにつれて、より大型のファン、より大型のヒートシンク、及び、周囲温度を制御するシステム等のより高価な冷却システムを利用して、過剰な熱を除去し、ＩＣの故障を防止している。これにより音響が大きくなり、そのため、顧客が不快な経験をする可能性もある。
本明細書に記載の方法及び機構の利点は、添付の図面と併せて以下の説明を参照することによってよりよく理解され得る。
コンピューティングシステムの一実施形態のブロック図である。 マルチディスプレイシステムの一実施形態のブロック図である。 マルチディスプレイシステムのメモリクロック周波数更新のタイミングの一実施形態のタイミング図である。 一実施形態によるマルチディスプレイシステムにおけるメモリクロック周波数更新のタイミング図である。 マルチディスプレイシステムにおいてメモリクロック周波数変更を実行するための方法の一実施形態を示す一般化されたフロー図である。 マルチモードタイミングコントローラを動作させるための方法の一実施形態を示す一般化されたフロー図である。 部分ＰＳＲモード中にメモリクロック周波数更新を実行するための方法の一実施形態を示す一般化されたフロー図である。 メモリクロック周波数をいつ変更するかを決定するための方法の一実施形態を示す一般化されたフロー図である。
以下の説明では、本明細書に提示される方法及び機構の十分な理解を提供するために、多数の具体的な詳細が記載されている。しかしながら、当業者は、これらの具体的な詳細なしに様々な実施形態が実施され得ることを認識するべきである。いくつかの例では、本明細書に記載のアプローチを不明瞭にすることを避けるために、周知の構造、構成要素、信号、コンピュータプログラム命令及び技術が詳細に示されていない。説明を簡単且つ明確にするために、図に示される要素は必ずしも縮尺どおりに描かれているわけではないことが理解されよう。例えば、いくつかの要素の寸法は、他の要素に対して誇張されている場合がある。
複数のディスプレイ上で非同期メモリクロック変更を実行するためのシステム、装置及び方法が開示される。一実施形態では、マルチディスプレイシステムは、メモリサブシステム内のフレームバッファから複数のディスプレイを駆動する。一実施形態では、制御ユニットは、現在の動作状態に基づいてリアルタイムでメモリサブシステムに対するメモリ帯域幅需要を決定する。次に、制御ユニットは、リアルタイムメモリ帯域幅需要又は予測メモリ帯域幅需要を、既存のメモリクロック周波数設定で利用可能な帯域幅と比較する。既存のメモリクロック周波数設定で利用可能な帯域幅がリアルタイムメモリ帯域幅需要又は予測される需要と異なる場合、制御ユニットは、リアルタイム需要により適合するように既存のメモリクロック周波数設定を変更する決定を行う。様々な実施形態において、予測されるメモリ帯域幅需要は、機械学習モデル、ヒューリスティック、又は他の技法に基づいて生成される。
メモリサブシステムに対してメモリクロック周波数変更が望まれると制御ユニットが決定すると、制御ユニットは、第１のディスプレイをパネルセルフリフレッシュ（panel self－refresh、ＰＳＲ）モードに遷移させる。ＰＳＲモードへの遷移は、１つ以上のフレーム等のように、ある程度の時間を要する可能性がある。本明細書で使用される場合、「ＰＳＲモード」は、ディスプレイデバイス（すなわち、パネル）が、インターフェースに依存してピクセルのストリームを提供するのではなく、それ自体のメモリを使用して、スクリーン上に見えるものをリフレッシュする場合として定義される。第１のディスプレイをＰＳＲモードにするのと同時に、制御ユニットは、第２のディスプレイをチェックして、垂直帰線消去期間（vertical blanking interval、ＶＢＩ）がいつ発生するかを決定する。第１のディスプレイのＰＳＲモードが第２のディスプレイのＶＢＩと重複すると、メモリクロック周波数変更が開始される。また、多くのメモリデバイス（例えば、グラフィックスダブルデータレート６（graphics double data rate、GDDR６）シンクロナスダイナミックランダムアクセスメモリ（synchronous dynamic random－access memory、ＳＤＲＡＭ）デバイス）は、メモリクロック周波数が変更される場合にメモリトレーニングが必要になる。これらのメモリデバイスの場合、メモリトレーニングは、メモリクロック周波数変更の一部として実行される。メモリクロック周波数変更の後、第１のディスプレイは、ＰＳＲモードから遷移されるが、これには、ある程度の時間がかかる可能性があり、ディスプレイは、更新されたメモリクロック周波数で動作するメモリサブシステム内のフレームバッファによって駆動される。
図１を参照すると、コンピューティングシステム１００の一実施形態のブロック図が示されている。一実施形態では、コンピューティングシステム１００は、少なくともプロセッサ１０５Ａ～１０５Ｎ、入力／出力（input／output、Ｉ／Ｏ）インターフェース１２０、バス１２５、メモリコントローラ１３０、ネットワークインターフェース１３５、メモリデバイス１４０、ディスプレイコントローラ１５０Ａ～１５０Ｎ、ディスプレイ１５５Ａ～１５５Ｎ、及び、制御ユニット１６０を含む。他の実施形態では、コンピューティングシステム１００は、他の構成要素を含み、及び／又は、コンピューティングシステム１００は、別様に配置される。
ディスプレイコントローラ１５０Ａ～１５０Ｎは、システム１００に含まれる任意の数のディスプレイコントローラを表し、その数は実施形態に応じて変化する。各ディスプレイコントローラ１５０Ａ～１５０Ｎは、対応するディスプレイ１５５Ａ～１５５Ｎを駆動し、ディスプレイ１５５Ａ～１５５Ｎは、任意の数のディスプレイを表す。いくつかの実施形態では、ディスプレイコントローラ１５０Ａ～１５０Ｎのうち単一のディスプレイコントローラが、複数のディスプレイを駆動する。
ディスプレイコントローラ１５０Ａは、ディスプレイ１５５Ａがパネルセルフリフレッシュ（ＰＳＲ）モードにある場合に表示されるフレームを格納するためのバッファ１５２Ａを含む。ＰＳＲモードは、静的コンテンツが表示されている場合に使用され、ディスプレイ１５５Ａを、メモリデバイス１４０のフレームバッファ１４２から駆動するのではなく、バッファ１５２Ａから駆動できるようにする。これは、スクリーンコンテンツが変化していない場合の電力消費を低減するのに役立つ。例えば、デスクトップコンピュータ設定では、ユーザが文書又は他の静的コンテンツを見ている場合、画面ピクセルは変化せず、フレームをバッファ１５２Ａに格納して、ディスプレイ１５５Ａに対して繰り返し送ることができる。別の例では、モバイルデバイス設定において、モバイルデバイスがホーム画面を表示している場合、スクリーンコンテンツは変化していないため、ディスプレイ１５５Ａは、バッファ１５２Ａに格納されたフレームから駆動される。静的画面コンテンツの他の例は、様々な他の使用事例で遭遇することができる。
また、ディスプレイコントローラ１５０Ｎは、ディスプレイ１５５ＮがＰＳＲモードにある場合に同じ目的のためにバッファ１５２Ｎを含む。しかしながら、全てのディスプレイ１５５Ａ～１５５ＮがＰＳＲモードをサポートする必要はない。したがって、一実施形態では、システム１００は、ＰＳＲモードをサポートする１つ以上のディスプレイと、ＰＳＲモードをサポートしない１つ以上のディスプレイと、を含む。
一実施形態では、制御ユニット１６０は、電力状態変更を実行するための条件が検出されたかどうかを判定する。また、この実施形態では、制御ユニット１６０は、ディスプレイ１５５Ａ～１５５Ｎの垂直帰線消去期間のタイミングを監視する。本明細書で使用される場合、「垂直帰線消去期間」という用語は、第１のフレームの最後の可視ラインが表示された後であるが、第２のフレームの最初の可視ラインが表示される前までに経過する時間として定義され、ビデオシーケンスにおいて、第２のフレームは第１のフレームの直後に続く。フレーム内には、アクティブライン（すなわち、走査ライン）及び垂直帰線消去ラインがある。アクティブラインの数によってアクティブフレーム時間が決まり、垂直帰線消去ラインの数によって垂直帰線消去期間の持続時間が決まる。場合によっては、垂直同期（又はＶｓｙｎｃ）パルスが、垂直帰線消去期間の開始時に生成される。これらの場合、垂直同期パルスは、垂直帰線消去期間の発生のマーカーとして機能する。
電力状態変更を実行するための条件が検出されると、制御ユニット１６０は、第１のディスプレイがＰＳＲモードにあり、同時に第２のディスプレイが垂直帰線消去期間を受けている状態と一致するように、電力状態変更をいつ実施するかを決定する。一実施形態では、電力状態変更は、１つ以上のメモリデバイス１４０のメモリクロック周波数を調整することを伴う。制御ユニット１６０は、回路、メモリ要素及びプログラム命令の任意の好適な組み合わせを使用して実装することができる。制御ユニット１６０は、システム管理コントローラ、システム管理ユニット、システムコントローラ、コントローラ等のように、他の名前で呼ばれることもあることに留意されたい。図１には単一の制御ユニット１６０が示されているが、これは単に１つの実施形態を代表するものであることを理解されたい。他の実施形態では、システム１００は、任意の好適な位置に配置された複数の制御ユニット１６０を含むことができる。また、別の実施形態では、制御ユニット１６０は、プロセッサ１０５Ａ～１０５Ｎのうち何れかによって実装される。
プロセッサ１０５Ａ～１０５Ｎは、システム１００に含まれる任意の数のプロセッサを表す。一実施形態では、プロセッサ１０５Ａは、中央処理ユニット（central processing unit、ＣＰＵ）等の汎用プロセッサである。この実施形態では、プロセッサ１０５Ａは、システム１００内の他のプロセッサのうち１つ以上と通信するための、及び／又は、それらのプロセッサのうち１つ以上の動作を制御するためのドライバ１１０（例えば、グラフィックドライバ）を実行する。実施形態に応じて、ドライバ１１０は、ハードウェア、ソフトウェア及び／又はファームウェアの任意の好適な組み合わせを使用して実装することができることに留意されたい。
一実施形態では、プロセッサ１０５Ｎは、高並列アーキテクチャを有するデータ並列プロセッサである。データ並列プロセッサは、グラフィックス処理ユニット（ＧＰＵ）、デジタル信号プロセッサ（digital signal processor、ＤＳＰ）、フィールドプログラマブルゲートアレイ（field programmable gate array、ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）等を含む。いくつかの実施形態では、プロセッサ１０５Ａ～１０５Ｎは、複数のデータ並列プロセッサを含む。一実施形態では、プロセッサ１０５Ｎは、画像を表すピクセルデータをフレームバッファ１４２にレンダリングするＧＰＵである。次いで、このピクセルデータはディスプレイコントローラ１５０Ａ～１５０Ｎに提供され、それぞれディスプレイ１５５Ａ～１５５Ｎに対して送られる。他の実施形態では、ピクセルデータは複数のフレームバッファにレンダリングされ、各フレームバッファを使用して個別のディスプレイ１５５Ａ～１５５Ｎを駆動する。
メモリコントローラ１３０は、プロセッサ１０５Ａ～１０５Ｎによってアクセス可能な任意の数及びタイプのメモリコントローラを表す。メモリコントローラ１３０は、プロセッサ１０５Ａ～１０５Ｎから分離されているものとして示されているが、これは、単に１つの可能な実施形態を表すことを理解されたい。他の実施形態では、メモリコントローラ１３０は、プロセッサ１０５Ａ～１０５Ｎのうち１つ以上の内部に埋め込むことができ、及び／又は、メモリコントローラ１３０は、プロセッサ１０５Ａ～１０５Ｎのうち１つ以上と同じ半導体ダイ上に位置することができる。メモリコントローラ１３０は、任意の数及びタイプのメモリデバイス１４０に結合される。メモリデバイス１４０は、任意の数及びタイプのメモリデバイスを表す。例えば、メモリデバイス１４０内のメモリのタイプは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（Static Random Access Memory、ＳＲＡＭ）、グラフィックスダブルデータレート６（GDDR６）シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、強誘電体ランダムアクセスメモリ（Ferroelectric Random Access Memory、ＦｅＲＡＭ）等を含む。
Ｉ／Ｏインターフェース１２０は、任意の数及びタイプのＩ／Ｏインターフェース（例えば、周辺構成要素相互接続（peripheral component interconnect、ＰＣＩ）バス、PCI－Extended（PCI－X）、ＰＣＩＥ（PCI Express）バス、ギガビットイーサネット（登録商標）（gigabit Ethernet、GBE）バス、ユニバーサルシリアルバス（universal serial bus、USB））を表す。様々なタイプの周辺デバイス（図示せず）がＩ／Ｏインターフェース１２０に結合される。そのような周辺デバイスは、ディスプレイ、キーボード、マウス、プリンタ、スキャナ、ジョイスティック、他のタイプのゲームコントローラ、メディア記録デバイス、外部記憶デバイス、ネットワークインターフェースカード等を含む（が、これらに限定されない）。ネットワークインターフェース１３５は、ネットワークを介してネットワークメッセージを受信及び送信することができる。
様々な実施形態では、コンピューティングシステム１００は、コンピュータ、ラップトップ、モバイルデバイス、ゲームコンソール、サーバ、ストリーミングデバイス、ウェアラブルデバイス、又は、様々な他のタイプのコンピューティングシステム若しくはデバイスのうち何れかである。コンピューティングシステム１００の構成要素の数は、実施形態ごとに変化することに留意されたい。例えば、他の実施形態では、図１に示される数よりも多い又は少ない各構成要素が存在する。他の実施形態では、コンピューティングシステム１００は、図の混乱を回避するために図１に示されていない他の構成要素（例えば、位相ロックループ、電圧調整器）を含むことにも留意されたい。加えて、他の実施形態では、コンピューティングシステム１００は、図１に示される以外の方法で構築される。
図２を参照すると、マルチディスプレイシステム２００の一実施形態のブロック図が示されている。一実施形態では、システム２００は、処理要素２０５、制御ユニット２１０、ファブリック２１５、メモリサブシステム２２０、タイミングコントローラ２４０及び２６０、並びに、ディスプレイデバイス２５０及び２７０を含む。タイミングコントローラ２４０及び２６０は、それぞれディスプレイデバイス２５０及び２７０とは別の構成要素として示されているが、これは、タイミングコントローラ２４０及び２６０がそれぞれディスプレイデバイス２５０及び２７０内に統合されることを排除するものではない。言い換えれば、タイミングコントローラ２４０及び２６０は、実施形態に応じて、それぞれディスプレイデバイス２５０及び２７０の内部又は外部に配置することができる。同様に、バッファ２４５は、タイミングコントローラ２４０内に配置されるように示されているが、これは、他の実施形態では、バッファ２４５がタイミングコントローラ２４０の外部に配置されることを排除するものではない。タイミングコントローラは、略して「ＴＣＯＮ」又は「Ｔ－ＣＯＮ」と呼ばれることがあることに留意されたい。一般的に言えば、ＴＣＯＮは、様々なソースからビデオ画像及びフレームデータを受信し、データを処理し、次に、そのターゲットディスプレイと互換性のあるフォーマットでデータを送出する。
処理要素２０５は、任意の数、タイプ及び配置の処理リソース（例えば、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、ＡＳＩＣ）を表す。制御ユニット２１０は、実行ユニット、回路、メモリ及びプログラム命令の任意の好適な組み合わせを含む。制御ユニット２１０は、処理要素２０５とは別の構成要素として示されているが、これは、１つの特定の実施形態を表す。別の実施形態では、制御ユニット２１０の機能は、少なくとも部分的に、処理要素２０５によって実行される。ファブリック２１５は、システム２００の様々な構成要素を一緒に接続するための任意の数及びタイプのバス、通信デバイス／インターフェース、相互接続及び他のインターフェースモジュールを表す。
一実施形態では、処理要素２０５は、ディスプレイデバイス２５０及び２７０上に表示するためのピクセルデータを生成する。一実施形態では、このピクセルデータは、処理要素２０５によってメモリ２２０内のフレームバッファ２３０に書き込まれ、次いで、フレームバッファ２３０からディスプレイデバイス２５０及び２７０に対して送られる。一実施形態では、フレームバッファ２３０に格納されたピクセルデータは、ビデオシーケンスのフレームを表す。別の実施形態では、フレームバッファ２３０に格納されたピクセルデータは、ラップトップ又はデスクトップパーソナルコンピュータ（personal computer、ＰＣ）の画面コンテンツを表す。更なる実施形態では、フレームバッファ２３０に格納されたピクセルデータは、モバイルデバイス（例えば、スマートフォン、タブレット）の画面コンテンツを表す。
メモリサブシステム２２０は、任意の数及びタイプのメモリコントローラ及びメモリデバイスを含む。一実施形態では、メモリサブシステム２００は、様々な動作条件に従って調整され得る様々な異なるクロック周波数で動作することが可能である。しかしながら、メモリクロック周波数変更が実装される場合、メモリトレーニングが、典型的には、様々なパラメータを変更するため、データの転送のために生成された信号の特性を調整する等のために実行される。例えば、様々なメモリインターフェース信号の位相、遅延及び／又は電圧レベルは、メモリトレーニング中に試験され、調整される。これらのメモリインターフェース信号をトレーニングするために、メモリコントローラとメモリとの間で様々な信号送信が行われ得る。メモリクロック周波数を変更する場合に、このメモリトレーニングを実行する適切な時間を見出すことが難しい可能性がある。
一実施形態では、制御ユニット２１０は、ディスプレイデバイス２５０がＰＳＲモードにある場合、及び、ディスプレイデバイス２７０が垂直帰線消去期間を有する場合、メモリクロック周波数更新を実行させる。これにより、ディスプレイデバイス２５０及び２７０へのディスプレイデータの送信を中断することなく、メモリトレーニングを実行することができるようになる。ＰＳＲモードの間、ピクセルデータは、タイミングコントローラ２４０のバッファ２４５に格納され、メモリサブシステム２２０を介することなくディスプレイデバイス２５０に対して送られる。言い換えれば、ＰＳＲモードで動作する場合、ディスプレイデバイス２５０は、バッファ２４５に格納されたピクセルデータを使用してセルフリフレッシュを実行する。また、ディスプレイデバイス２７０に対して垂直帰線消去期間（ＶＢＩ）が発生すると、フレームバッファ２３０からディスプレイデバイス２７０にデータが転送されない。これは、メモリサブシステム２２０に対するメモリクロック周波数変更を開始するための機会のウィンドウを提供する。
一実施形態では、制御ユニット２１０は、メモリ帯域幅モニタ２１２と、追跡ユニット２１３と、周波数調整ユニット２１４と、を含む。メモリ帯域幅モニタ２１２、追跡ユニット２１３及び周波数調整ユニット２１４は、回路、実行ユニット及びプログラム命令の任意の組み合わせを使用して実装することができる。また、別の実施形態では、メモリ帯域幅モニタ２１２、追跡ユニット２１３及び周波数調整ユニット２１４は、制御ユニット２１０の一部ではなく、制御ユニット２１０とは別の個々のユニットである。他の実施形態では、制御ユニット２１０は、メモリ帯域幅モニタ２１２、追跡ユニット２１３及び周波数調整ユニット２１４と同様の機能を実行する構成要素の他の配置を含み得る。
一実施形態では、メモリ帯域幅モニタ２１２は、メモリサブシステム２２０のリアルタイムメモリ帯域幅需要を、既存のメモリクロックで利用可能なメモリ帯域幅と比較する。既存のメモリクロックで利用可能なメモリ帯域幅がリアルタイムメモリ帯域幅需要と閾値を超えて異なる場合、制御ユニット２１０は、メモリサブシステム２２０の１つ以上のクロックの周波数を変更する決定を行う。メモリサブシステム２２０の１つ以上のクロックの周波数を変更する決定がなされると、追跡ユニット２１３は、対応するコマンドをタイミングコントローラ２４０に送信することによって、ディスプレイデバイス２５０をＰＳＲモードに入れる。ディスプレイデバイス２５０がＰＳＲモードに入るのに数フレームかかる場合がある。ディスプレイデバイス２５０にかかるフレームの数は、実施形態に応じて変動し得る。また、追跡ユニット２１３は、ディスプレイデバイス２７０のＶＢＩのタイミングを追跡する。
一実施形態では、非ＰＳＲモードからＰＳＲモードへの遷移を促進するために、追跡ユニット２１３は、タイミングコントローラ２４０が以前に格納されたフレームをスキャンアウトするための信号を、サイドバンドインターフェース２４７を介してタイミングコントローラ２４０に送信する。サイドバンドインターフェース２４７は、ピクセルをタイミングコントローラ２４０に渡すために使用される主インターフェース２４２とは別であることに留意されたい。一実施形態では、主インターフェース２４２は、ｅＤＰインターフェースである。他の実施形態では、主インターフェース２４２は、様々な他のプロトコルのうち何れかと互換性がある。サイドバンドインターフェース２４７を介して信号を送信することにより、以前に格納されたフレームのスキャンアウトを呼び出すタイミング及びスケジューリングを、ディスプレイデバイス２７０のＶＢＩ期間の前の比較的短い期間（すなわち、ライン時間）内に発生させることができる。この方法は、タイミングコントローラ２４０がＰＳＲモードに入る前に数フレームの遅延が生じ得る、主インターフェース２４２を介して要求を送信する従来の方法とは対照的である。
タイミングコントローラ２４０がＰＳＲモードになると、周波数調整ユニット２１４は、追跡ユニット２１３がディスプレイデバイス２７０のためのＶＢＩがあると判断した場合に異なる周波数でメモリクロックを生成するようにＰＬＬ２２５をプログラムするコマンドを生成する。他の実施形態では、制御ユニット２１０は、ディスプレイデバイス２５０及び２７０それぞれのためのＰＳＲモードとＶＢＩとの重複中にメモリクロック周波数に対して調整を行わせるための論理及び／又はユニットの他の配置を含む。例えば、別の実施形態では、追跡ユニット２１３及び周波数調整ユニット２１４は、単一のユニットに一緒に組み合わされる。更なる実施形態では、周波数調整ユニット２１４は複数のユニットに分割され、第１のユニットは、ＰＬＬ２２５によって生成された周波数を変更するコマンドを生成し、第２のユニットは、コマンドをＰＬＬ２２５に送信する。制御ユニット２１０の機能を実装するための回路、処理要素、実行ユニット、インターフェースユニット、プログラム命令、及び、他の構成要素の他の配置が可能であり、企図される。
タイミングコントローラ（又はＴＣＯＮ）の機能は、ＴＣＯＮごとに異なる。いくつかのＴＣＯＮは、現在のピクチャの一部分のみを保持する。これらのＴＣＯＮでは、ＰＳＲが機能するために、ＴＣＯＮは、ピクチャがスキャンインされる毎にピクチャがＴＣＯＮのメモリにコピーされるモード（すなわち、「イネーブルＰＳＲ」）に入る必要がある。次に、ＰＳＲに入ると、最後の履歴ピクチャがメモリから読み出される。いくつかのＴＣＯＮ又はＴＣＯＮの特定のモードは、常に、利用可能な以前のピクチャを有する。この場合にＰＳＲモードに入ることは、イネーブルＰＳＲモードを必要としない。したがって、ＰＳＲモードに入ることは、ＴＣＯＮの能力又は機能性に応じて、２つのステップ又は１つのステップを伴うことができる。
システム２００は、様々なタイプのコンピューティングシステムのうち何れかとすることができる。例えば、一実施形態では、システム２００は、外部ディスプレイに接続されたラップトップを含む。この実施形態では、ディスプレイデバイス２５０は、ラップトップの内部ディスプレイであり、ディスプレイデバイス２７０は、外部ディスプレイである。別の実施形態では、システム２００は、外部ディスプレイに接続されたモバイルデバイスを含む。この実施形態では、ディスプレイデバイス２５０は、モバイルデバイスの内部ディスプレイであり、ディスプレイデバイス２７０は、外部ディスプレイである。本明細書で説明される技術を実装するためにシステム２００の構成要素を採用する他のシナリオが可能であり、企図される。
いくつかの実施形態では、システムは３つ以上のディスプレイを有することができる。例えば、一実施形態では、システムは、ＰＳＲ対応の複数の内部ディスプレイを有する。この実施形態では、第２の内部ディスプレイは、第１の内部ディスプレイと同様の論理を含むことができ、一方のディスプレイがＰＳＲ内に配置される場合、他方もまたＰＳＲ内に配置されるであろう。別の実施形態では、システムは、ＰＳＲ対応の複数の外部ディスプレイを含む。システムは、外部ディスプレイに問い合わせ、それらの能力と、適用可能であればＰＳＲ又は「セルフリフレッシュ」モードをトリガする方法と、を決定するであろう。
一実施形態では、他のディスプレイが「セルフリフレッシュ可能」である限り、単一の「セルフリフレッシュ可能でない」ディスプレイのみをサポートすることができるが、以下の例外があり、複数のセルフリフレッシュ可能でないディスプレイは、それらの垂直帰線消去期間が時々一致するように同期され得る場合、単一のディスプレイとして扱うことができる。例えば、２つの６０Ｈｚディスプレイは、一方のディスプレイのタイミングをビット単位で他方のディスプレイと一致するまで（わずかに）「引き込む」ことによって、一致するクロックを有するように同期され得る。一旦同期されると、それらを同期状態に保つために、非常に小さな調整が随時使用され得る。これは、「クロックプリング」又は「ジェンロッキング」として知られることが多い標準的な技術である。別の例では、６０Ｈｚ及び３０Ｈｚディスプレイは、同様の技術と同期して、（３０Ｈｚディスプレイに関して）１つおきにＶＢＩを有することができる。ＶＢＩ期間は、ディスプレイ間で異なる可能性があり、したがって、より短く一致する期間は、トレーニング／クロック変更に適用可能であろう。
図３を参照すると、マルチディスプレイシステムのためのメモリクロック周波数更新のタイミングの一実施形態のタイミング図３００が示されている。波形３０２は、外部ディスプレイ接続が、ＨＤＭＩ（登録商標）又はＤＰのようないくつかのプロトコルに従ってアクティブに確立される場合を示す。外部ディスプレイは、ディスプレイ接続がアクティブになる少し前に既に物理的に接続されていてもよい。従来技術では、外部ディスプレイがシステムに接続される場合、メモリクロックは、典型的には、その可能な最高周波数に設定される。その理由は、内部ディスプレイ及び外部ディスプレイの両方を静止させることができる時間を見出すことが困難であるため、外部ディスプレイが接続されている間、周波数に対する今後の調整が実行可能でないためである。しかしながら、本開示で説明される技術を使用して、外部ディスプレイが接続され、フレーム／画像をアクティブに表示している間のメモリクロック周波数への調整が可能である。
波形３０４は、外部ディスプレイのための垂直帰線消去（又はＶＢＬＡＮＫ）期間タイミングを表す。波形３０４に示される各パルスは、垂直帰線消去期間がいつ発生しているかを示す。波形３０６は、内部ディスプレイの垂直帰線消去期間のタイミングを示す。波形３０８は、内部ディスプレイがパネルセルフリフレッシュ（ＰＳＲ）モードに入るときを表す。波形３１０は、電力状態（又はＰＳｔａｔｅ）の変化がいつ起こるかを表す。波形３１２は、メモリクロックの変更がいつ行われるかを表す。
破線３１４によって示される時点において、内部ディスプレイに対して垂直帰線消去期間が発生する。破線３１６によって表される時点で、内部ディスプレイはＰＳＲモードに入る。次に、破線３１８によって表される時点で、外部ディスプレイがシステムに接続される。外部ディスプレイがシステムに接続されると、ＰＳＲモードは無効にされ（既に有効にされている場合）、今後のメモリクロック周波数変更は実施が困難になるため、メモリクロック周波数はその最高（又は所定の）可能な周波数に変更される。この例では、主ディスプレイ及び外部ディスプレイの垂直帰線消去期間が重複することは、まれ又はめったに発生しないため、メモリクロック周波数を変更する信頼できる方法として依存することはできない。しかしながら、メモリクロックをその最大周波数に保つことは、電力消費の点で効率的ではない。したがって、メモリクロック周波数を変更するための改善された方法が望まれる。
図４を参照すると、一実施形態によるマルチディスプレイシステムにおけるメモリクロック周波数更新のタイミング図４００が示されている。タイミング図４００は、（図３の）タイミング図３００に示されるものと同じ波形を含む。例えば、波形４０２は、システムへの外部ディスプレイの接続を表し、波形４０４は、外部ディスプレイのための垂直帰線消去期間のタイミングを表し、波形４０６は、内部ディスプレイの垂直帰線消去期間のタイミングを表し、波形４０８は、内部ディスプレイがＰＳＲモードに入るとき（又は、既にＰＳＲモードにあってもよいとき）を表し、波形４１０は、電力状態の変化を表し、波形４１２は、メモリクロック周波数が調整されるときを表す。
破線４１４によって表される時点において、内部ディスプレイの垂直帰線消去期間が発生する。破線４１６によって表される時点で、内部ディスプレイはＰＳＲモードに入る。破線４１８によって表される時点で、外部ディスプレイがシステムに接続されたときに電力状態変更が実施され、メモリクロック周波数をその最大値にする。これは、図３に示されるアプローチにおいて発生したものと同様である。
破線４１８によって表される時点と、破線４２０によって表される後の時点との間の期間内のある時点において、メモリクロック周波数を変更する決定が行われる。メモリクロック周波数を変更する決定がなされると、内部ディスプレイがＰＳＲモードに遷移するための信号が内部ディスプレイに送信される（内部ディスプレイがまだＰＳＲモードにない場合）。場合によっては、複数のフレームが経過してから内部ディスプレイがＰＳＲモードに入ることになるため、この遷移は、行われるのにある程度の時間がかかる可能性がある。内部ディスプレイが破線４２０においてＰＳＲモードに入ると、これにより、外部ディスプレイがその垂直帰線消去期間を有するときと一致する破線４２２によって表される時点において電力状態変更を発生させることができる。電力状態変更は、メモリクロック周波数を低減するように実行され、その結果、電力消費が低減することになる。メモリクロック周波数は、低い状態、又は、最高周波数と最低周波数との間の中間のどこかの状態であり得る。電力状態変更が実行された後、内部ディスプレイは、メモリクロック周波数を変更する決定がなされる前に内部ディスプレイにあった状態に応じて、オン又はオフのその以前のＰＳＲモードに戻ることができる。
ＰＳＲモードを使用して電力状態変更を実行するこの技術によって、内部ディスプレイ及び外部ディスプレイの両方において垂直帰線消去期間が重複するのを待つという従来技術と比較して、電力状態変更を実行するための時間を選択することが容易になる。ディスプレイが更新されていない場合に電力節約のためにＰＳＲモードにある選択は、独立した決定であり、ＰＳＲを使用してメモリ／クロック／モード変更を容易にする場合、このアクションが完了すると、ＰＳＲ状態が復元されることが必要である。
図５を参照すると、マルチディスプレイシステムでメモリクロック周波数変更を実行するための方法５００の一実施形態が示されている。説明の目的で、この実施形態におけるステップ及び図６～図８のステップが、順番に示されている。しかしながら、記載された方法の様々な実施形態では、記載された要素のうち１つ以上が、示された順序とは異なる順序で同時に実行されるか、又は、完全に省略されることに留意されたい。必要に応じて、他の追加の要素も実行される。本明細書に記載の様々なシステム又は装置の何れも、方法５００を実施するように構成される。
制御ユニットは、複数のディスプレイを駆動するメモリサブシステムのメモリクロック周波数への変更を引き起こすための１つ以上の条件が満たされていると判定する（ブロック５０５）。一実施形態では、メモリサブシステムのメモリクロック周波数への変更は、電力状態変更の一部として実行される。メモリクロック周波数への変更をトリガする１つ以上の条件は、実施形態ごとに異なる可能性がある。方法８００は、メモリクロック周波数への変更をトリガするための条件の一例を説明している。他の実施形態では、他の条件がメモリクロック周波数変更を引き起こし得る。例えば、一実施形態では、交流（alternating current、ＡＣ）電力又は直流（direct current、ＤＣ）電力を接続又は切断することによって、メモリクロック周波数を変更させる可能性がある。電源に応じて異なる許容クロック範囲が存在し得る。別の実施形態では、ホストシステム又は装置の温度の変化が、メモリクロック周波数を変更する所望をトリガすることができる。例えば、ホストシステム／装置の温度が第１の閾値を超える場合、制御ユニットは、温度を下げるために電力消費を低減しようと試みることになる。電力消費を低減する何れかの方法は、メモリクロック周波数を下げることによるものである。更なる実施形態では、温度が第２の閾値を下回る場合、制御ユニットは、メモリクロック周波数を増加させることができるが、そうすることでシステム／装置を過熱させないためである。更に別の実施形態では、性能向上が望ましいと考えられる場合、制御ユニットは、メモリクロック周波数を上げることによって性能を向上させようと試みることになる。メモリクロック周波数を変更するための他の条件も可能であり、企図される。
いくつかの実施形態では、メモリクロック周波数への変更をトリガするための条件は、イベント駆動型であり得る。メモリコントローラは、使用されるスループットが、瞬時に、ウィンドウにわたっていくつかの閾値を超える／下回る場合、又は、何らかの方法で時間的にフィルタリングされた場合、イベントを配置することができる。作業負荷が依頼された場合に、作業負荷がスケジュール又は実行される前であっても作業負荷がリソースを必要とすることを機構が認識又は予測する、ソフトウェア、ファームウェア又はハードウェアベースの機構もあり得る。同様に、作業負荷が終了すると、機構は、何れのリソースがもはや必要でないかを認識する。また、同様の機構が周期的な作業負荷を処理することができる。別の実施形態では、リアルタイムオペレーティングシステム（real－time operating system、ＲＴＯＳ）が期限を認識している場合があり、ＲＴＯＳは、近づいている期限に応じてより最適なクロックを選ぶことができる。
次に、メモリクロック周波数を変化させるための条件を検出することに応じて、制御ユニットは、第１のディスプレイデバイスが垂直帰線消去期間（ＶＢＩ）を有するときを追跡する（ブロック５１０）。また、メモリクロック周波数の変更を引き起こすための条件を検出したことに応じて、制御ユニットは、第２のディスプレイデバイスをＰＳＲモードに入らせる（ブロック５１５）。場合によっては、ＰＳＲモードに入ることは、第１のステップでＰＳＲモードが有効化され、次いで、第２のステップでＰＳＲモードに入るという２つのステップを伴うことができる。これは、少なくとも１つの実施形態では、第２のディスプレイデバイスの特定のＴＣＯＮの能力に依存し得る。第２のディスプレイデバイスがすでにＰＳＲモードにある場合、ブロック５１５はスキップされ得る。第２のディスプレイデバイスがＰＳＲモードに入った後、第１のディスプレイデバイスが垂直帰線消去期間を有する場合（条件ブロック５２０、「はい」）、制御ユニットは、垂直帰線消去期間中にメモリクロック周波数更新を開始する（ブロック５２５）。一実施形態では、メモリクロック周波数更新の一部として、メモリトレーニングが実行される。メモリクロック周波数更新が実行された後、制御ユニットは、第２のディスプレイデバイスにＰＳＲモードを終了させる（ブロック５３０）。第２のディスプレイデバイスは、ＰＳＲモードに留まるための他の条件が検出された場合、ＰＳＲモードに留まることができることに留意されたい。ブロック５３０の後、方法５００は終了する。第２のディスプレイデバイスが垂直帰線消去期間にない場合（条件ブロック５２０、「いいえ」）、方法５００は条件ブロック５２０に留まる。方法５００は、メモリクロック周波数を変更するための条件が検出される毎に繰り返すことができることに留意されたい。
様々な実施形態では、方法５００において説明した第１及び第２のディスプレイデバイスは、異なるリフレッシュレートを有する。例えば、一実施形態では、第１のディスプレイデバイスは第１のリフレッシュレート（例えば、毎秒６０フレーム（frames per second、ｆｐｓ））を有し、第２のディスプレイデバイスは第２のリフレッシュレート（例えば、２４ｆｐｓ）を有する。この説明のために、第２のリフレッシュレートは第１のリフレッシュレートとは異なるものと仮定する。この実施形態では、ディスプレイデバイスのＶＢＩは異なるレートで発生し、ＶＢＩが整合するのを待つことは、メモリクロック周波数更新を発生させるための信頼できる戦略ではない。そのため、方法５００は、ディスプレイデバイスが異なるフレームリフレッシュレートを有するときであっても、メモリクロック周波数更新を依然として発生させるための有用な技術となる。
図６を参照すると、マルチモードタイミングコントローラを動作させるための方法６００の一実施形態が示されている。タイミングコントローラは、ピクセルをディスプレイに対して送信するために第１のモードで動作する（ブロック６０５）。第１のモードで動作している間、タイミングコントローラは、第１のインターフェースを介して、ディスプレイに対して送信されるピクセルを受信する（ブロック６１０）。一実施形態では、第１のインターフェースは、ｅＤＰインターフェースである。他の実施形態では、第１のインターフェースは、他の様々なタイプのインターフェースのうち何れかであり得る。
次いで、後の時点で、タイミングコントローラは、ホスト（例えば、プロセッサ）から信号又はコマンドを受信して、第２のモードにプリエンプティブに切り替える（ブロック６１５）。信号又はコマンドは、実施形態に応じて、第１のインターフェース上で、又は、サイドバンド信号を使用して通信することができる。一実施形態では、第２のモードは、ＰＳＲモードへの比較的高速な遷移を可能にするプレＰＳＲモードである。例えば、この実施形態では、第１のモードからＰＳＲモードに切り替えるのに４サイクル又は５サイクルかかる場合があるが、プレＰＳＲモードからＰＳＲモードに切り替えるのに１サイクル又は２サイクルしかかからない場合もある。
次に、タイミングコントローラは、第３のモードに切り替えるための信号又はコマンドをホストから受信する（ブロック６２０）。一実施形態では、第３のモードは、ＰＳＲモードである。一シナリオでは、信号又はコマンドは、タイミングコントローラが第３のモードで動作する間のフレーム数を指定する。第３のモードで動作している間、タイミングコントローラは、埋め込みフレームバッファに結合された第２のインターフェースから、ディスプレイに送られるピクセルを受信する（ブロック６２５）。一実施形態では、タイミングコントローラは、指定された数のフレームの間、埋め込みフレームバッファからディスプレイにピクセルを送る。別の実施形態では、タイミングコントローラは、第３のモードを終了するための信号又はコマンドをホストから受信するまで、ピクセルを埋め込みフレームバッファからディスプレイに送る。何れの場合も、タイミングコントローラは、後の時点で第２又は第１のモードに戻る（ブロック６３０）。タイミングコントローラが第３のモードから第２又は第１のモードに戻るかどうかは、ホストからの特定のコマンド、プログラム可能な設定、１つ以上の動作条件の状態等を含む様々な要因に依存し得る。ブロック６３０の後、方法６００は終了する。
図７を参照すると、部分ＰＳＲモード中にメモリクロック周波数更新を実行するための方法７００の一実施形態が示されている。システムは、ピクセルデータを第１及び第２のディスプレイデバイスに対して送る（ブロック７０５）。ピクセルデータを第１及び第２のディスプレイデバイスに送る間、制御ユニットは、メモリサブシステムのメモリクロック周波数を更新するための１つ以上の条件を検出する（ブロック７１０）。検出される条件は、実施形態ごとに異なり得る。
メモリサブシステムのメモリクロック周波数を更新するための条件を検出したことに応じて、制御ユニットは、第１のディスプレイデバイスがＶＢＩを有するときを追跡する（ブロック７１５）。また、メモリサブシステムのメモリクロック周波数を更新するための条件を検出したことに応じて、制御ユニットは、第２のディスプレイデバイスを部分ＰＳＲモードに入れる（ブロック７２０）。部分ＰＳＲモードは、画面の一部分のみが再描画され、残りの部分が以前のフレームからリフレッシュされる（すなわち、繰り返される）モードを指す。例えば、ユーザがマウスを画面の新しい部分に移動させるが、他の画面コンテンツは同じままである場合、部分ＰＳＲモードは、マウスの移動によって影響を受けるフレームの部分のみを更新しながら、以前のフレームの大部分を再使用するように実施され得る。部分ＰＳＲモードは、画面の一部のみが更新されている他のシナリオでも使用することができる。部分ＰＳＲモードは、「Ｓｅｌｅｃｔｉｖｅ Ｕｐｄａｔｅ ＰＳＲ」と呼ばれることもあることに留意されたい。
次に、制御ユニットは、部分ＰＳＲモードの異なる段階のタイミングを追跡する（ブロック７２５）。次いで、制御ユニットは、第１のディスプレイデバイスのＶＢＩが第２のディスプレイデバイスの部分ＰＳＲモードのリフレッシュ部分と重複する（すなわち、整合する）ときに発生するように、メモリサブシステムのメモリクロック周波数への更新をスケジューリングする（ブロック７３０）。ブロック７３０の後、方法７００は終了する。
図８を参照すると、メモリクロック周波数をいつ変更するかを決定するための方法８００の一実施形態が示されている。メモリ帯域幅モニタ（例えば、図２のメモリ帯域幅モニタ２１２）は、メモリサブシステムのリアルタイムメモリ帯域幅需要を、メモリクロックの既存の周波数で利用可能なメモリ帯域幅と比較する（ブロック８０５）。比較は、瞬間的に行うか、又は、固定された又は適応可能な持続時間にわたって複数回行うこともできる。リアルタイムメモリ帯域幅需要は、制御アルゴリズムに依存し、現在のピーク、最近のピーク、ローリング平均、フィルタリング後、又は、他の変動を含むことができる。一実施形態では、リアルタイムメモリ帯域幅需要は、作業負荷が起こるように要求又はスケジューリングされているが、まだ始まっていない場合の予測需要を含む。別の実施形態では、リアルタイムメモリ帯域幅需要は、トレンド需要を含む。
メモリクロックの既存の周波数で利用可能なメモリ帯域幅（bandwidth、ＢＷ）が、リアルタイムメモリ帯域幅需要と閾値を超えて異なる場合（条件ブロック８１０、「はい」）、制御ユニット（例えば、制御ユニット２１０）は、１つ以上のメモリクロックの周波数を変更する決定を行う（ブロック８１５）。一実施形態では、各メモリクロックは、個別の制御パラメータ（例えば、個別の閾値）を有する。様々な実施形態では、閾値は、時間フィルタ、ヒステリシス等の構成要素を含むことができる。一実施形態では、利用可能なメモリ帯域幅が需要よりも大きい場合、周波数の変更を遅延させることができる、ヒューリスティック又は数学的な条件があり得る。利用可能なメモリ帯域幅が需要よりも小さい場合、制御ユニットは、周波数を可能な限り迅速に増加させたい場合がある。したがって、条件ブロック８１０における条件は、プログラム可能であり、時間、フィルタリング等を含むことができる。
次に、追跡ユニット（例えば、追跡ユニット２１３）及び周波数調整ユニット（例えば、周波数調整ユニット２１４）は、第１のディスプレイデバイス上のＶＢＩと第２のディスプレイデバイス上のＰＳＲモードとが重複した場合にメモリクロック周波数変更を発生させる（ブロック８２０）。プログラム可能遅延（ブロック８２５）の後、方法８００はブロック８０５に戻る。ブロック８２５内のプログラム可能遅延は、メモリクロック周波数変更のヒステリシスを防止する。そうではなく、メモリクロックの既存の周波数で利用可能なメモリ帯域幅がリアルタイムメモリ帯域幅需要の閾値内である場合（条件ブロック８１０、「いいえ」）、方法８００はブロック８０５に戻る。
様々な実施形態では、ソフトウェアアプリケーションのプログラム命令を使用して、本明細書に記載の方法及び／又は機構を実装する。例えば、汎用又は専用プロセッサによって実行可能なプログラム命令が企図される。様々な実施形態では、そのようなプログラム命令は、高レベルプログラミング言語によって表される。他の実施形態では、プログラム命令は、高レベルプログラミング言語からバイナリ、中間又は他の形式にコンパイルされる。代替的に、ハードウェアの挙動又は設計を説明するプログラム命令が書かれる。そのようなプログラム命令は、Ｃ等の高レベルプログラミング言語によって表される。代替的に、Ｖｅｒｉｌｏｇ等のハードウェア設計言語（hardware design language、ＨＤＬ）が使用される。様々な実施形態では、プログラム命令は、様々な非一時的なコンピュータ可読記憶媒体の何れかに記憶される。記憶媒体は、プログラム実行のためにプログラム命令をコンピューティングシステムに提供するために、使用中にコンピューティングシステムによってアクセス可能である。一般的に言えば、そのようなコンピューティングシステムは、少なくとも１つ以上のメモリと、プログラム命令を実行するように構成された１つ以上のプロセッサと、を含む。
上記の実施形態は、実施形態の非限定的な例にすぎないことを強調しておきたい。上記の開示が十分に理解されると、多数の変形及び修正が当業者に明らかになるであろう。以下の特許請求の範囲は、全てのそのような変形及び修正を包含すると解釈されることが意図されている。

Claims (20)

  1. 装置であって、
    追跡ユニットと、
    周波数調整ユニットと、を備え、
    前記追跡ユニットは、
    メモリサブシステムのメモリクロック周波数を変更するための条件が満たされていると決定したことに応じて、
    第１のディスプレイデバイスの垂直帰線消去期間（ＶＢＩ）タイミングを追跡することと、
    第２のディスプレイデバイスをパネルセルフリフレッシュ（ＰＳＲ）モードに遷移させることと、
    を行うように構成されており、
    前記周波数調整ユニットは、
    前記第１のディスプレイデバイスのＶＢＩが、前記第２のディスプレイデバイスがＰＳＲモードにある状態と重複する場合に、前記メモリクロック周波数の調整を行わせるように構成されている、
    装置。
  2. 前記調整は、前記メモリクロック周波数を第１の周波数から前記第１の周波数とは異なる第２の周波数に変化させる、
    請求項１の装置。
  3. 前記メモリクロック周波数を変更するための条件は、前記メモリクロック周波数で利用可能なメモリ帯域幅から閾値を超えて異なるメモリ帯域幅需要を含む、
    請求項１の装置。
  4. 前記追跡ユニットは、前記調整が前記メモリクロック周波数に対して行われた後に、前記第２のディスプレイデバイスにＰＳＲモードを終了させるように構成されている、
    請求項１の装置。
  5. 前記装置は、
    前記第２のディスプレイデバイスを部分ＰＳＲモードにすることと、
    前記第２のディスプレイデバイスの部分ＰＳＲモードのリフレッシュ部分が前記第１のディスプレイデバイスの前記ＶＢＩと重複するときに発生するように、前記メモリクロック周波数の調整をスケジューリングすることと、
    を行うように構成されている、
    請求項１の装置。
  6. 前記装置は、前記第２のディスプレイデバイスがＰＳＲモードにあり、同時に前記第１のディスプレイデバイスに対して前記ＶＢＩが発生している間に、メモリトレーニングを実行させるように構成されている、
    請求項１の装置。
  7. 前記周波数調整ユニットは、前記第２のディスプレイの前記ＰＳＲモードが前記第１のディスプレイデバイスの前記ＶＢＩと重複する場合に、前記メモリクロック周波数の調整を行わせるコマンドを位相ロックループに送信するように構成されている、
    請求項１の装置。
  8. 方法であって、
    制御ユニットが、メモリサブシステムのメモリクロック周波数を変更するための条件が満たされていると決定したことに応じて、第１のディスプレイデバイスの垂直帰線消去期間（ＶＢＩ）タイミングを追跡することと、
    第２のディスプレイデバイスをパネルセルフリフレッシュ（ＰＳＲ）モードに遷移させることと、
    前記第１のディスプレイデバイスのＶＢＩが、前記第２のディスプレイデバイスがＰＳＲモードにある状態と重複することに応じて、前記メモリクロック周波数の調整を行わせることと、を含む、
    方法。
  9. 前記調整は、前記メモリクロック周波数を第１の周波数から前記第１の周波数とは異なる第２の周波数に変化させる、
    請求項８の方法。
  10. 前記メモリクロック周波数を変更するための条件は、前記メモリクロック周波数で利用可能なメモリ帯域幅から閾値を超えて異なるリアルタイムメモリ帯域幅需要を含む、
    請求項８の方法。
  11. 前記調整が前記メモリクロック周波数に対して行われた後に、前記第２のディスプレイデバイスにＰＳＲモードを終了させることを含む、
    請求項８の方法。
  12. 前記第２のディスプレイデバイスを部分ＰＳＲモードにすることと、
    前記第２のディスプレイデバイスの部分ＰＳＲモードのリフレッシュ部分が前記第１のディスプレイデバイスの前記ＶＢＩと重複するときに発生するように、前記メモリクロック周波数の調整をスケジューリングすることと、を含む、
    請求項８の方法。
  13. 前記第２のディスプレイデバイスがＰＳＲモードにあり、同時に前記第１のディスプレイデバイスに対して前記ＶＢＩが発生している間に、メモリトレーニングを実行させることを含む、
    請求項８の方法。
  14. 前記第２のディスプレイデバイスの前記ＰＳＲモードが前記第１のディスプレイデバイスの前記ＶＢＩと重複すると決定したことに応じて、前記メモリクロック周波数の調整を行わせるコマンドを位相ロックループに送信することを含む、
    請求項８の方法。
  15. システムであって、
    ピクセルデータを第１のディスプレイデバイスに送るように構成されたタイミングコントローラと、
    制御ユニットと、を備え、
    前記制御ユニットは、メモリサブシステムのメモリクロック周波数を変更するための条件が満たされていると決定したことに応じて、
    前記タイミングコントローラをパネルセルフリフレッシュ（ＰＳＲ）モードに遷移させることと、
    第２のディスプレイデバイスの垂直帰線消去期間（ＶＢＩ）タイミングを追跡することと、
    前記タイミングコントローラの前記ＰＳＲモードが前記第２のディスプレイのＶＢＩと重複すると決定したことに応じて、メモリクロック周波数の調整を行わせることと、
    を行うように構成されている、
    システム。
  16. 前記調整は、前記メモリクロック周波数を第１の周波数から前記第１の周波数とは異なる第２の周波数に変化させる、
    請求項１５のシステム。
  17. 前記メモリクロック周波数を変更するための条件は、前記メモリクロック周波数で利用可能なメモリ帯域幅から閾値を超えて異なるリアルタイムメモリ帯域幅需要を含む、
    請求項１５のシステム。
  18. 前記制御ユニットは、前記調整が前記メモリクロック周波数に対して行われた後に、前記タイミングコントローラにＰＳＲモードを終了させるように構成されている、
    請求項１５のシステム。
  19. 前記制御ユニットは、
    前記タイミングコントローラを部分ＰＳＲモードにすることと、
    前記タイミングコントローラの部分ＰＳＲモードのリフレッシュ部分が前記第２のディスプレイデバイスの前記ＶＢＩと重複するときに発生するように、前記メモリクロック周波数の調整をスケジューリングすることと、
    を行うように構成されている、
    請求項１５のシステム。
  20. 前記制御ユニットは、前記タイミングコントローラがＰＳＲモードにあり、同時に前記第２のディスプレイデバイスに対して前記ＶＢＩが発生している間、メモリトレーニングを実行させるように構成されている、
    請求項１５のシステム。
JP2023537099A 2020-12-22 2021-12-16 マルチディスプレイシステム上での非同期メモリクロック変更の実行 Pending JP2024503581A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/131,209 2020-12-22
US17/131,209 US11699408B2 (en) 2020-12-22 2020-12-22 Performing asynchronous memory clock changes on multi-display systems
PCT/IB2021/061867 WO2022137046A1 (en) 2020-12-22 2021-12-16 Performing asynchronous memory clock changes on multi-display systems

Publications (1)

Publication Number Publication Date
JP2024503581A true JP2024503581A (ja) 2024-01-26

Family

ID=82022428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023537099A Pending JP2024503581A (ja) 2020-12-22 2021-12-16 マルチディスプレイシステム上での非同期メモリクロック変更の実行

Country Status (6)

Country Link
US (1) US11699408B2 (ja)
EP (1) EP4268222A1 (ja)
JP (1) JP2024503581A (ja)
KR (1) KR20230119169A (ja)
CN (1) CN116635929A (ja)
WO (1) WO2022137046A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854491B2 (en) * 2022-03-24 2023-12-26 Synaptics Incorporated Mode switching in display device for driving a display panel
US20240111442A1 (en) * 2022-09-29 2024-04-04 Advanced Micro Devices, Inc. On-Demand Regulation of Memory Bandwidth Utilization to Service Requirements of Display

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3195926B2 (ja) 1991-02-08 2001-08-06 フバ オートモティブ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディッド ゲセルシャフト 自動車テレビジョン信号受信における受信妨害を除去するためのアンテナダイバーシチ受信装置
US5860056A (en) 1995-01-19 1999-01-12 Uniden America Corporation Satellite information update system
US5818543A (en) 1995-09-06 1998-10-06 Premier Wireless, Inc. Diversity receiver for television
US6414960B1 (en) 1998-12-29 2002-07-02 International Business Machines Corp. Apparatus and method of in-service audio/video synchronization testing
US6943844B2 (en) 2001-06-13 2005-09-13 Intel Corporation Adjusting pixel clock
US20030072376A1 (en) 2001-10-12 2003-04-17 Koninklijke Philips Electronics N.V. Transmission of video using variable rate modulation
US20040204103A1 (en) 2002-03-18 2004-10-14 Rouphael Antoine J. Adaptive beamforming in a wireless communication system
US7542446B2 (en) 2002-07-31 2009-06-02 Mitsubishi Electric Research Laboratories, Inc. Space time transmit diversity with subgroup rate control and subgroup antenna selection in multi-input multi-output communications systems
US7245272B2 (en) * 2002-10-19 2007-07-17 Via Technologies, Inc. Continuous graphics display for dual display devices during the processor non-responding period
US20040081238A1 (en) 2002-10-25 2004-04-29 Manindra Parhy Asymmetric block shape modes for motion estimation
EP1455534A1 (en) 2003-03-03 2004-09-08 Thomson Licensing S.A. Scalable encoding and decoding of interlaced digital video data
AU2005204032B2 (en) 2004-01-07 2008-04-03 Olympus Corporation Receiver apparatus, transmitter apparatus, and transmitting/receiving system
JP2005236816A (ja) 2004-02-20 2005-09-02 Pioneer Electronic Corp テレビ受信機およびダイバーシティ受信方法
EP1774794A1 (en) 2004-07-20 2007-04-18 Qualcomm Incorporated Method and apparatus for frame rate up conversion with multiple reference frames and variable block sizes
US7827424B2 (en) * 2004-07-29 2010-11-02 Ati Technologies Ulc Dynamic clock control circuit and method
US20060212911A1 (en) 2005-03-15 2006-09-21 Radiospire Networks, Inc. System, method and apparatus for wireless delivery of analog media from a media source to a media sink
US20060209890A1 (en) 2005-03-15 2006-09-21 Radiospire Networks, Inc. System, method and apparatus for placing training information within a digital media frame for wireless transmission
US20060209892A1 (en) 2005-03-15 2006-09-21 Radiospire Networks, Inc. System, method and apparatus for wirelessly providing a display data channel between a generalized content source and a generalized content sink
US8619860B2 (en) 2005-05-03 2013-12-31 Qualcomm Incorporated System and method for scalable encoding and decoding of multimedia data using multiple layers
US7479981B2 (en) 2005-06-20 2009-01-20 Microsoft Corporation Testing a vertical blanking interval signal
US8365238B2 (en) 2006-01-06 2013-01-29 Amimon Ltd Method and apparatus for using the video blanking period for the maintenance of a modem that is used for wireless transmission of video
EP1821417B1 (en) 2006-02-15 2009-12-30 Sony Deutschland GmbH Method for classifying a signal
US7881258B2 (en) 2006-03-22 2011-02-01 Sibeam, Inc. Mechanism for streaming media data over wideband wireless networks
US8681159B2 (en) 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US8698812B2 (en) 2006-08-04 2014-04-15 Ati Technologies Ulc Video display mode control
KR100842544B1 (ko) 2006-09-11 2008-07-01 삼성전자주식회사 스케일러블 영상 코딩을 이용한 전송 방법 및 이를 이용한이동통신 시스템
US8300563B2 (en) 2006-09-29 2012-10-30 Intel Corporation Aggregated transmission in WLAN systems with FEC MPDUs
WO2008074020A2 (en) 2006-12-13 2008-06-19 Viasat, Inc. Acm aware encoding systems and methods
US8578432B2 (en) 2007-12-07 2013-11-05 Cisco Technology, Inc. Policy control over switched delivery networks
US8265171B2 (en) 2008-02-26 2012-09-11 Richwave Technology Corp. Error resilient video transmission using instantaneous receiver feedback and channel quality adaptive packet retransmission
DE102008029353A1 (de) 2008-06-20 2009-12-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Zuweisen und Schätzen von Übertragungssymbolen
EP2139238A1 (en) 2008-06-25 2009-12-30 Telefonaktiebolaget LM Ericsson (publ) Multiple description coding based method, system, and receiver for wireless video broadcasting
US8478204B2 (en) 2008-07-14 2013-07-02 Samsung Electronics Co., Ltd. System and method for antenna training of beamforming vectors having reuse of directional information
US8374254B2 (en) 2008-12-15 2013-02-12 Sony Mobile Communications Ab Multimedia stream combining
US8588193B1 (en) 2009-02-03 2013-11-19 Sibeam, Inc. Enhanced wireless data rates using multiple beams
US8422961B2 (en) 2009-02-23 2013-04-16 Nokia Corporation Beamforming training for functionally-limited apparatuses
US10165286B2 (en) 2009-07-08 2018-12-25 Dejero Labs Inc. System and method for automatic encoder adjustment based on transport data
JP2011059351A (ja) 2009-09-09 2011-03-24 Toshiba Corp 映像信号処理装置および映像信号処理方法
CA2773808A1 (en) 2009-09-15 2011-03-24 Rockstar Bidco, LP Adaptive modulation and coding scheme adjustment in wireless networks
US9264992B2 (en) 2009-09-22 2016-02-16 Samsung Electronics Co., Ltd. Method and system for announcement time of idle timeout for power saving operations in wireless networks
US9048993B2 (en) 2009-12-18 2015-06-02 Qualcomm Incorporated Wireless communication channel blanking
US8755455B2 (en) 2010-01-12 2014-06-17 Quantenna Communications Inc. Quality of service and rate selection
FR2960320B1 (fr) 2010-05-21 2012-05-04 Canon Kk Procede de gestion d'une transmission de donnees depuis un dispositif emetteur, produit programme d'ordinateur, moyen de stockage et dispositif emetteur correspondants
US9973848B2 (en) 2011-06-21 2018-05-15 Amazon Technologies, Inc. Signal-enhancing beamforming in an augmented reality environment
US10209771B2 (en) 2016-09-30 2019-02-19 Sony Interactive Entertainment Inc. Predictive RF beamforming for head mounted display
US10051643B2 (en) 2011-08-17 2018-08-14 Skyline Partners Technology Llc Radio with interference measurement during a blanking interval
US8730328B2 (en) 2011-10-06 2014-05-20 Qualcomm Incorporated Frame buffer format detection
KR101872977B1 (ko) 2011-11-09 2018-07-03 삼성전자주식회사 빔 포밍 링크를 생성하는 통신 기기 및 빔 포밍 링크 생성 방법
US9271168B2 (en) 2012-01-27 2016-02-23 Interdigital Patent Holdings, Inc. Systems and/or methods for managing or improving interference between cells
US8971438B2 (en) 2012-07-09 2015-03-03 Qualcomm Incorporated Methods and apparatus for simplified beamforming
US9591513B2 (en) 2012-08-06 2017-03-07 Vid Scale, Inc. Rate adaptation using network signaling
US9001879B2 (en) 2012-11-08 2015-04-07 Intel Corporation Apparatus, system and method of beam selection for beamformed diversity wireless communication
JP6190889B2 (ja) 2012-11-09 2017-08-30 インターデイジタル パテント ホールディングス インコーポレイテッド ビーム形成方法およびビームを使用するための方法
US10062142B2 (en) * 2012-12-31 2018-08-28 Nvidia Corporation Stutter buffer transfer techniques for display systems
US9472844B2 (en) 2013-03-12 2016-10-18 Intel Corporation Apparatus, system and method of wireless beamformed communication
US9780910B2 (en) 2013-03-14 2017-10-03 Harris Corporation Systems and methods for multiple stream encoded digital video
US20140368667A1 (en) 2013-06-14 2014-12-18 Intel Corporation Apparatus, system, and method for n-phase data mapping
US8976220B2 (en) 2013-07-05 2015-03-10 Sorenson Communications, Inc. Devices and methods for hosting a video call between a plurality of endpoints
US10291503B2 (en) 2013-09-26 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. File block placement in a distributed network
US10341208B2 (en) 2013-09-26 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. File block placement in a distributed network
US10205954B2 (en) 2013-10-23 2019-02-12 Qualcomm Incorporated Carriage of video coding standard extension bitstream data using MPEG-2 systems
US9860091B2 (en) 2014-01-30 2018-01-02 Telefonaktiebolaget Lm Ericsson (Publ) Table design for 256 quadrature amplitude modulation
CN110048749B (zh) 2014-08-18 2021-08-31 松下电器产业株式会社 多输入多输出训练方法及无线装置
US9786985B2 (en) 2014-08-27 2017-10-10 Intel IP Corporation Apparatus, system and method of beamforming training
US9799954B2 (en) 2014-08-29 2017-10-24 Advanced Micro Devices, Inc. Apparatus with multi-directional radiation capability using multiple antenna elements
US9712221B2 (en) 2014-10-10 2017-07-18 Intel Corporation Apparatus, system and method of beamforming
JP6481339B2 (ja) 2014-11-12 2019-03-13 富士ゼロックス株式会社 帯域幅予測装置、帯域幅予測システム、帯域幅予測プログラム、帯域幅予測方法、及び記録媒体
US9753118B2 (en) 2014-11-25 2017-09-05 Qualcomm Incorporated Technique for obtaining the rotation of a wireless device
US9510236B2 (en) 2015-02-02 2016-11-29 Accelerated Media Technologies, Inc. Systems and methods for electronic news gathering
US20160227229A1 (en) 2015-02-04 2016-08-04 Harris Corporation Mobile ad hoc network media aware networking element
US9761202B2 (en) 2015-03-09 2017-09-12 Apple Inc. Seamless video transitions
JP6423523B2 (ja) 2015-04-09 2018-11-14 オリンパス株式会社 画像通信システム、画像送信装置、画像送信方法、およびプログラム
US20160301770A1 (en) 2015-04-10 2016-10-13 Facebook, Inc. Systems and methods for predicting bandwidth to optimize user experience
US9716537B2 (en) 2015-04-23 2017-07-25 Nitero Pty Ltd Automatic antenna sector-level sweep in an IEEE 802.11ad system
US9450620B1 (en) 2015-06-25 2016-09-20 Nitero Pty Ltd. Fast indirect antenna control
US9871642B2 (en) 2015-06-25 2018-01-16 Telefonaktiebolaget Lm Ericsson (Publ) Enabling higher-order modulation in a cellular network
CN105898799B (zh) 2015-10-30 2019-04-30 法法汽车(中国)有限公司 基于信号强度的移动网络的多链路带宽分配方法及装置
US10312980B2 (en) 2015-11-06 2019-06-04 Futurewei Technologies, Inc. Method and apparatus for multiuser MIMO beamforming training
US10027393B2 (en) 2015-12-23 2018-07-17 Intel IP Corporation Beamform training and operation for multiple single-input single-output links
US10411776B2 (en) 2016-01-14 2019-09-10 Qualcomm Incorporated Beamforming training using multiple-input and multiple-output transmission scheme
US20170222704A1 (en) 2016-02-02 2017-08-03 Qualcomm Incorporated Beamforming for line of sight (los) link
US10141994B2 (en) 2016-03-10 2018-11-27 Qualcomm Incorporated Technique for reducing responding sector sweep time for millimeter-wave devices
US20180062719A1 (en) 2016-08-26 2018-03-01 Qualcomm Incorporated Modalities to trigger air-interface beamforming in virtual reality use cases
US10582458B2 (en) 2016-09-01 2020-03-03 Qualcomm Incorporated Listen before talk design for spectrum sharing in new radio (NR)
US10613211B2 (en) 2016-09-15 2020-04-07 Avago Technologies International Sales Pte. Limited Virtual angle-of-arrival/angle-of-departure tracking
US20180123901A1 (en) 2016-10-31 2018-05-03 Level 3 Communication, Llc Distributed calculation of customer bandwidth utilization models
WO2018082580A1 (zh) 2016-11-04 2018-05-11 中兴通讯股份有限公司 一种干扰处理方法及装置、设备、存储介质
US10855550B2 (en) 2016-11-16 2020-12-01 Cisco Technology, Inc. Network traffic prediction using long short term memory neural networks
US10498418B2 (en) 2017-01-11 2019-12-03 Qualcomm Incorporated Fragmented beamforming for wireless devices
US10448303B2 (en) 2017-01-12 2019-10-15 Qualcomm Incorporated Beamforming triggering for wireless devices
US11228348B2 (en) 2017-01-13 2022-01-18 Qualcomm Incorporated Efficient beamforming technique
US10848218B2 (en) 2017-02-06 2020-11-24 Qualcomm Incorporated Fast beam refinement phase for periodic beamforming training
US11240682B2 (en) 2017-02-14 2022-02-01 Qualcomm Incorporated Split sector level sweep using beamforming refinement frames
US10523295B2 (en) 2017-02-28 2019-12-31 Qualcomm Incorporated Split beamforming refinement phase (BRP) based sector level sweep (SLS) for multi-antenna array devices
US10447351B2 (en) 2017-02-28 2019-10-15 Qualcomm Incorporated Partial multi-antenna sector level sweep
US10178570B2 (en) 2017-03-31 2019-01-08 Fortinet, Inc. Dynamic application bandwidth throttling and station steering for access points based on QOE (quality of experience) on a wireless network
US9948413B1 (en) 2017-04-20 2018-04-17 Oculus Vr, Llc Relay system calibration for wireless communications between a head-mounted display and a console
US11140368B2 (en) 2017-08-25 2021-10-05 Advanced Micro Devices, Inc. Custom beamforming during a vertical blanking interval
US10680927B2 (en) 2017-08-25 2020-06-09 Advanced Micro Devices, Inc. Adaptive beam assessment to predict available link bandwidth
US11539908B2 (en) 2017-09-29 2022-12-27 Advanced Micro Devices, Inc. Adjustable modulation coding scheme to increase video stream robustness
US10871559B2 (en) 2017-09-29 2020-12-22 Advanced Micro Devices, Inc. Dual purpose millimeter wave frequency band transmitter
US11398856B2 (en) 2017-12-05 2022-07-26 Advanced Micro Devices, Inc. Beamforming techniques to choose transceivers in a wireless mesh network
US10938503B2 (en) 2017-12-22 2021-03-02 Advanced Micro Devices, Inc. Video codec data recovery techniques for lossy wireless links
US10461817B2 (en) 2018-01-02 2019-10-29 Intel IP Corporation Enhanced multiple-input multiple-output beam refinement protocol transmit sector sweep
US10382308B2 (en) 2018-01-10 2019-08-13 Citrix Systems, Inc. Predictive technique to suppress large-scale data exchange
US10728358B2 (en) 2018-01-24 2020-07-28 Citrix Systems, Inc. Method to compute the tradeoff between user experience from prefetching versus the bandwidth constraints/cost at the cloud service
US10966135B2 (en) 2018-09-28 2021-03-30 Intel Corporation Software-defined networking data re-direction
US10959111B2 (en) 2019-02-28 2021-03-23 Advanced Micro Devices, Inc. Virtual reality beamforming

Also Published As

Publication number Publication date
KR20230119169A (ko) 2023-08-16
CN116635929A (zh) 2023-08-22
US11699408B2 (en) 2023-07-11
WO2022137046A1 (en) 2022-06-30
EP4268222A1 (en) 2023-11-01
US20220199047A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US10049642B2 (en) Sending frames using adjustable vertical blanking intervals
US7657775B1 (en) Dynamic memory clock adjustments
US10798334B2 (en) Image processing system, image display method, display device and storage medium
TWI552136B (zh) 用以控制自我刷新顯示功能之技術（二）
US11474591B2 (en) Fine-grain GPU power management and scheduling for virtual reality applications
US7327329B2 (en) Dynamically selecting either frame rate conversion (FRC) or pixel overdrive in an LCD panel based display
US20180158438A1 (en) Extending the range of variable refresh rate displays
JP2024503581A (ja) マルチディスプレイシステム上での非同期メモリクロック変更の実行
US20120092351A1 (en) Facilitating atomic switching of graphics-processing units
TWI749756B (zh) 借助於合成器生成一系列訊框方法和裝置
JP5974218B1 (ja) 画像通信装置
US11763778B2 (en) Reduced vertical blanking regions for display systems that support variable refresh rates
CN114009035A (zh) 在功率管理性能得到保证的情况下的实时gpu渲染
CN115151886A (zh) 基于帧更新延迟dsi时钟改变以提供更平滑的用户界面体验
US20190018443A1 (en) Image transmission apparatus, image transmission system, and method of controlling image transmission apparatus
US20240111442A1 (en) On-Demand Regulation of Memory Bandwidth Utilization to Service Requirements of Display
JP7433344B2 (ja) 可変レートリフレッシュディスプレイのためのフレーム再生
US20240103754A1 (en) Memory Power Performance State Optimization During Image Display
US11948534B2 (en) Display cycle control system
US9564186B1 (en) Method and apparatus for memory access

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231110