JP2024096140A - 認証システム - Google Patents

認証システム Download PDF

Info

Publication number
JP2024096140A
JP2024096140A JP2024063416A JP2024063416A JP2024096140A JP 2024096140 A JP2024096140 A JP 2024096140A JP 2024063416 A JP2024063416 A JP 2024063416A JP 2024063416 A JP2024063416 A JP 2024063416A JP 2024096140 A JP2024096140 A JP 2024096140A
Authority
JP
Japan
Prior art keywords
light
layer
transistor
abbreviation
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024063416A
Other languages
English (en)
Inventor
誠一 米田
Seiichi Yoneda
雄介 根来
Yusuke Negoro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2024096140A publication Critical patent/JP2024096140A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/117—Identification of persons
    • A61B5/1171—Identification of persons based on the shapes or appearances of their bodies or parts thereof
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B49/00—Electric permutation locks; Circuits therefor ; Mechanical aspects of electronic locks; Mechanical keys therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/22—Indexing; Data structures therefor; Storage structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/10—Image acquisition
    • G06V10/12—Details of acquisition arrangements; Constructional details thereof
    • G06V10/14—Optical characteristics of the device performing the acquisition or on the illumination arrangements
    • G06V10/143—Sensing or illuminating at different wavelengths
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/14—Vascular patterns
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C9/00—Individual registration on entry or exit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0861—Network architectures or network communication protocols for network security for authentication of entities using biometrical features, e.g. fingerprint, retina-scan
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2101—Auditing as a secondary aspect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1347—Preprocessing; Feature extraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1365—Matching; Classification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Vascular Medicine (AREA)
  • Biomedical Technology (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • Medical Informatics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Biophysics (AREA)
  • Surgery (AREA)
  • Public Health (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Animal Behavior & Ethology (AREA)
  • Veterinary Medicine (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Image Input (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】新規な認証システムを提供する。また、解錠履歴の記録方法を提供する。【解決手段】演算装置と入出力装置とを有する認証システムであって、演算装置は第１の制御情報および第２の制御情報を供給し、検知信号を供給される。また、入出力装置は電気錠および読み取り部を備え、電気錠は第２の制御情報に基づいて解錠される。読み取り部は第１の制御情報を供給され検知信号を供給し、発光素子および画素アレイを備える。発光素子は、赤外線を含む光を照射し、画素アレイは画素を備え、画素は撮像回路および光電変換素子を備え、撮像回路は光電変換素子と電気的に接続され、撮像回路はトランジスタを含み、トランジスタは酸化物半導体膜を備える。【選択図】図１

Description

本発明の一態様は、認証システムまたは認証システムを用いた解錠履歴の記録方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
生体に装着される生体通信用端末装置との間で生体を経由して通信を行って認証を行う生体通信用認証装置が知られている（特許文献１）。
生体通信用認証装置は、生体に近接可能に配設された通信用電気錠と、通信用電極を介して起動信号を送信する送信回路と、通信用電極を介して個人識別ＩＤが含まれる受信信号を受信する受信回路と、受信回路部を介して断続的に送信された起動信号送信タイミングにおける受信信号レベルに基づいて通信用電極に対する生体の近接の有無を判定する近接状態判定部と、個人識別ＩＤに基づいて照合を行う照合部と、を有し、生体の近接有りと判定されかつ照合結果が適合であるときに認証を許可する認証制御部を備える。
特開２０１１－１０１０９５号公報
本発明の一態様は、利便性または信頼性に優れた新規な認証システムを提供することを課題の一とする。または、利便性または信頼性に優れた解錠履歴の記録方法を提供することを課題の一とする。または、新規な認証システム、新規な解錠履歴の記録方法または新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、演算装置と、入出力装置と、を有する認証システムである。
演算装置は、第１の制御情報および第２の制御情報を供給し、演算装置は、検知信号を供給される。
入出力装置は、電気錠および読み取り部を備える。
電気錠は第２の制御情報に基づいて解錠する。また、読み取り部は第１の制御情報を供給され、検知信号を供給し、読み取り部は発光素子および画素アレイを備える。
発光素子は赤外線を含む光を照射し、画素アレイは画素を備え、画素は撮像回路および光電変換素子を備える。
撮像回路は光電変換素子と電気的に接続され、撮像回路はトランジスタを含む。トランジスタは酸化物半導体膜を備え、光電変換素子は有機半導体膜を含む。
これにより、例えば、身体的特徴を撮影することができる。または、例えば、静脈の広がりや静脈の配置のパターンを撮影することができる。または、身体的特徴に含まれる情報を抽出することができる。または、セキュリティを高めることができる。その結果、利便性または信頼性に優れた新規な認証システムを提供することができる。
また、本発明の一態様は、上記の演算装置が、演算部および記憶部を備える認証システムである。
記憶部は、プログラム、第１のデータベースを格納する。
演算部は、プログラムに基づいて、検知信号から特徴量を抽出し、演算部は、第１のデータベースを用いて、特徴量を検定する。
演算部は、検定結果に基づいて、第２の制御情報を供給する。
これにより、所定の身体的特徴を備える個体を認証することができる。または、セキュリティを高めることができる。その結果、利便性または信頼性に優れた新規な認証システムを提供することができる。
また、本発明の一態様は、上記の記憶部が第２のデータベースを格納する認証システムである。
演算部は、検定結果に基づいて、第２のデータベースに解錠履歴を記録する。
これにより、解錠履歴を記録することができる。または、所定の身体的特徴を備える個体と、解錠履歴を関連付けて記録することができる。または、セキュリティを高めることができる。その結果、利便性または信頼性に優れた新規な認証システムを提供することができる。
また、本発明の一態様は、上記の画素が、第１の層と、第２の層と、を有する認証システムである。
第１の層は、第１のトランジスタと、第２のトランジスタと、を有し、第２の層は、発光素子と、光電変換素子と、を有する。
第１のトランジスタのソース又はドレインの一方は、発光素子の一方の電極と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、光電変換素子の一方の電極と電気的に接続されている。
また、本発明の一態様は、上記の酸化物半導体膜が、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）と、を有する、認証システムである。
これにより、レンズなどの光学系部品を減らすことができる。または、厚さを薄くできる。または、広い範囲を撮像できる。または、大面積化が容易である。または、近接した被写体を撮像できる。または、精細な撮像ができる。その結果、利便性または信頼性に優れた新規な認証システムを提供することができる。
また、本発明の一態様は、第１のステップ乃至第７のステップを有する解錠履歴の記録方法である。
第１のステップにおいて、撮像して検知信号を取得する。
第２のステップにおいて、検知信号に、所定の大きさを超える変化が認められる場合は、第３のステップに進み、所定の大きさ以下の変化しか認められない場合は、第１のステップに進む。
第３のステップにおいて、撮像して検知信号を取得する。
第４のステップにおいて、検知信号から特徴量を抽出する。
第５のステップにおいて、第１のデータベースを用いて、特徴量を検定し、第１のデータベースが特徴量と一致するデータを含む場合は、第６のステップに進み、第１のデータベースが特徴量と一致するデータを含まない場合は、第１のステップに進む。
第６のステップにおいて、第２の制御情報を供給し、電気錠を解錠する。
第７のステップにおいて、解錠履歴を第２のデータベースに記録する。
これにより、解錠履歴を第２のデータベースに記録することができる。または、所定の身体的特徴を備える個体と、解錠履歴を関連付けて記録することができる。または、セキュリティを高めることができる。その結果、利便性または信頼性に優れた新規な解錠履歴の記録方法を提供することができる。
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース電極を、他方がドレイン電極を指す。
本発明の一態様によれば、利便性または信頼性に優れた新規な認証システムを提供することができる。または、利便性または信頼性に優れた解錠履歴の記録方法を提供することができる。または、新規な認証システム、新規な解錠履歴の記録方法、または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａ乃至図１Ｅは、実施の形態に係る認証システムの構成を説明する図である。 図２は、実施の形態に係る認証システムを用いて、解錠履歴を記録する方法を説明する図である。 図３は、半導体装置の構成例を説明する図である。 図４Ａおよび図４Ｂは、半導体装置の構成例を説明する図である。 図５Ａ乃至図５Ｄは、半導体装置の作製方法の一例を説明する図である。 図６Ａ乃至図６Ｃは、半導体装置の作製方法の一例を説明する図である。 図７Ａおよび図７Ｂは、半導体装置の作製方法の一例を説明する図である。 図８Ａ乃至図８Ｃは、発光素子の構成例を説明する図である。 図９は、半導体装置の構成例を説明する図である。 図１０Ａおよび図１０Ｂは、半導体装置の構成例を説明する図である。 図１１は、半導体装置の構成例を説明する図である。 図１２は、画素の構成例を説明する図である。 図１３Ａおよび図１３Ｂは、半導体装置の構成例を説明する図である。 図１４Ａは、ローリングシャッタ方式を説明する図であり、図１４Ｂは、グローバルシャッタ方式を説明する図である。 図１５は、画素の構成例を説明する図である。 図１６は、半導体装置の構成例を説明する図である。 図１７は、半導体装置の動作方法の一例を説明する図である。 図１８Ａ乃至図１８Ｄは、トランジスタの構成例を説明する図である。 図１９Ａ乃至図１９Ｃは、電子機器を説明する図である。 図２０は、市場イメージを説明する図である。
本発明の一態様の認証システムは、演算装置と入出力装置とを有する。演算装置は第１の制御情報および第２の制御情報を供給し、検知信号を供給される。また、入出力装置は電気錠および読み取り部を備え、電気錠は第２の制御情報に基づいて解錠される。読み取り部は第１の制御情報を供給され検知信号を供給し、発光素子および画素アレイを備える。発光素子は、赤外線を含む光を照射し、画素アレイは画素を備え、画素は撮像回路および光電変換素子を備え、撮像回路は光電変換素子と電気的に接続され、撮像回路はトランジスタを含み、トランジスタは酸化物半導体膜を備える。また、光電変換素子は有機半導体膜を含む。
これにより、例えば、身体的特徴を撮影することができる。または、例えば、静脈の広がりや静脈の配置のパターンを撮影することができる。または、身体的特徴に含まれる情報を抽出することができる。または、セキュリティを高めることができる。その結果、利便性または信頼性に優れた新規な認証システムを提供することができる。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面において示す各構成の、位置、大きさ、範囲等は、理解の簡単のため、実際の位置、大きさ、範囲等を表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲等に限定されない。
なお、「膜」という用語と、「層」という用語とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
（実施の形態１）
本実施の形態では、本発明の一態様の認証システムの構成について、図１、図２、図１１乃至図１３を参照しながら説明する。
図１は、本発明の一態様の認証システムの構成を説明する図である。図１Ａは本発明の一態様の認証システムのブロック図である。また、図１Ｂは本発明の一態様の認証システムに用いる読み取り部の上面図であり、図１Ｃは図１Ｂの切断線Ａ１－Ａ２における断面図である。また、図１Ｄおよび図１Ｅは本発明の一態様の認証システムの読み取り部を用いて、手のひらを撮影している様子を説明する模式図である。
図２は、本発明の一態様の認証システムを用いて、解錠履歴を記録する方法を説明するフローチャートである。
図１１は、本発明の一態様の認証システムに用いることができる半導体装置の画素の構成を説明する断面図である。
図１２は、本発明の一態様の認証システムに用いることができる半導体装置の画素の構成を説明する回路図である。
図１３は、本発明の一態様の認証システムに用いることができる半導体装置の構成を説明するブロック図である。
なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例えば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍおよび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。
＜認証システムの構成例１＞
本実施の形態で説明する認証システムは、演算装置６１０と、入出力装置６２０と、を有する（図１Ａ参照）。
《演算装置６１０》
演算装置６１０は、制御情報ＣＩ１および制御情報ＣＩ２を供給する。また、演算装置６１０は、検知信号ＤＳを供給される。
《入出力装置６２０》
入出力装置６２０は、電気錠６７０および読み取り部６６０を備える。
《電気錠６７０》
電気錠６７０は、制御情報ＣＩ２に基づいて、解錠する。
《読み取り部６６０》
読み取り部６６０は、第１の制御情報ＣＩ１を供給され、検知信号ＤＳを供給する。また、読み取り部６６０は、発光素子４０および画素アレイ１５１を備える（図１Ｂ参照）。
例えば、実施の形態２において説明する半導体装置を読み取り部６６０に用いることができる。
《発光素子４０》
発光素子４０は、赤外線を含む光ＩＲを照射する（図１Ｃ参照）。
《画素アレイ１５１》
画素アレイ１５１は画素１０を備える（図１３Ａ参照）。
《画素１０》
画素１０は、撮像回路１００および光電変換素子１２を備える（図１２参照）。
撮像回路１００は光電変換素子１２と電気的に接続され、撮像回路１００はトランジスタを含む。
トランジスタは、酸化物半導体膜を備える（図１１参照）。
また、本発明の一態様のトランジスタには、キャリア濃度の低い酸化物半導体膜を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、酸化物半導体膜中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸化物半導体膜中に酸素欠損を形成する場合がある。酸化物半導体膜中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体膜を用いたトランジスタは、ノーマリーオン特性となりやすい。
また、酸素欠損に水素が入った欠陥は、酸化物半導体膜のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体膜においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体膜のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えてもよい。
よって、酸化物半導体膜をトランジスタに用いる場合、酸化物半導体膜中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体膜において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体膜をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
チャネル形成領域として機能する酸化物半導体膜のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域の酸化物半導体膜のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
《光電変換素子１２》
光電変換素子１２は有機半導体膜を含む（図１１参照）。
これにより、例えば、身体的特徴を撮影することができる。または、例えば、静脈の広がりや静脈のパターンを撮影することができる。または、身体的特徴に含まれる情報を抽出することができる。または、セキュリティを高めることができる。その結果、利便性または信頼性に優れた新規な認証システムを提供することができる。
《演算装置６１０の構成例２》
また、演算装置６１０は、演算部６１１および記憶部６１２を備える（図１Ａ参照）。
記憶部６１２は、プログラムおよびデータベースＤＢ１を格納する。
演算部６１１はプログラムに基づいて、検知信号ＤＳから特徴量を抽出し、演算部６１１はデータベースＤＢ１を用いて、特徴量を検定する。また、演算部６１１は、検定結果に基づいて、制御情報ＣＩ２を供給する。
これにより、例えば、所定の身体的特徴を備える個体を認証することができる。または、セキュリティを高めることができる。その結果、利便性または信頼性に優れた新規な認証システムを提供することができる。
《記憶部６１２の構成例２》
また、記憶部６１２はデータベースＤＢ２を格納する。
演算部６１１は、検定結果に基づいて、データベースＤＢ２に解錠履歴を記録する。
これにより、解錠履歴を記録することができる。または、所定の身体的特徴を備える個体と、解錠履歴を関連付けて記録することができる。または、セキュリティを高めることができる。その結果、利便性または信頼性に優れた新規な認証システムを提供することができる。
《プログラム》
本発明の一態様のプログラムは、第１のステップ乃至第７のステップを有する（図２参照）。
［第１のステップ］
第１のステップにおいて、撮像して検知信号ＤＳを取得する（図２（Ｓ１）参照）。具体的には、認証システムの演算装置６１０は制御信号ＣＩ１を供給する（図１Ａ参照）。また、制御信号ＣＩ１に基づいて、読み取り部６６０の発光素子４０は赤外線を含む光ＩＲを照射し、画素アレイ１５１を用いて撮像する。なお、読み取り部６６０は検知信号ＤＳを供給する。これにより、演算装置６１０は検知信号ＤＳを取得することができる。
［第２のステップ］
第２のステップにおいて、検知信号ＤＳに、所定の大きさを超える変化が認められる場合は、第３のステップに進み、所定の大きさ以下の変化しか認められない場合は、第１のステップに進む（図２（Ｓ２）参照）。例えば、光ＩＲの一部を遮蔽または反射する物が、読み取り部６６０に近接してあるとき、検知信号ＤＳは変化する（図１Ｄまたは図１Ｅ参照）。これにより、認証システムは被写体が、読み取り部６６０の近くにあることを知ることができる。
［第３のステップ］
第３のステップにおいて、撮像して検知信号ＤＳを取得する（図２（Ｓ３）参照）。具体的には、認証システムの演算装置６１０は制御信号ＣＩ１を供給する（図１Ａ参照）。また、制御信号ＣＩ１に基づいて、読み取り部６６０の発光素子４０は赤外線を含む光ＩＲを照射し、画素アレイ１５１を用いて撮像する。なお、読み取り部６６０は検知信号ＤＳを供給する。これにより、演算装置６１０は検知信号ＤＳを取得することができる。
［第４のステップ］
第４のステップにおいて、検知信号ＤＳから特徴量を抽出する（図２（Ｓ４）参照）。例えば、静脈の広がりや静脈の配置のパターンに由来する特徴量を、検知信号ＤＳから抽出する。
［第５のステップ］
第５のステップにおいて、データベースＤＢ１を用いて、特徴量を検定し、データベースＤＢ１が特徴量と一致するデータを含む場合は、第６のステップに進む。また、データベースＤＢ１が特徴量と一致するデータを含まない場合は、第１のステップに進む（図２（Ｓ５）参照）。
［第６のステップ］
第６のステップにおいて、制御情報ＣＩ２を供給し、電気錠６７０を解錠する（図２（Ｓ６）参照）。
［第７のステップ］
第７のステップにおいて、解錠履歴をデータベースＤＢ２に記録する（図２（Ｓ７）参照）。
これにより、解錠履歴を第２のデータベースＤＢ２に記録することができる。または、所定の身体的特徴を備える個体と、解錠履歴を関連付けて記録することができる。または、セキュリティを高めることができる。その結果、利便性または信頼性に優れた新規な解錠履歴の記録方法を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の認証システムに用いることができる半導体装置、及びその作製方法について、図面を参照して説明する。
まず、基板に光電変換素子を形成し、それと共に当該基板に開口部を設ける。次に、当該開口部に埋め込むように導電層を形成する。その後、基板上にトランジスタを形成する。例えば、ソース又はドレインの一方が上記光電変換素子の一方の電極と電気的に接続される第１のトランジスタ、及びソース又はドレインの一方が上記導電層と電気的に接続される第２のトランジスタを形成する。
次に、トランジスタを形成した基板の裏面を、上記導電層が露出するように研磨する。その後、画素電極と、発光層と、共通電極と、を有する発光素子を、上記導電層と画素電極とが電気的に接続されるように形成する。以上が本発明の一態様の認証システムに用いることができる半導体装置の作製方法である。
本発明の一態様の認証システムに用いることができる半導体装置では、発光素子が発し、被写体から反射された光を光電変換素子で検出する。例えば、発光素子として、赤外光を発する素子を用いることで、本発明の一態様の認証システムに用いることができる半導体装置は、指紋認証、静脈認証等の生体認証を行う機能を有することができる。又は、工業製品の不良解析等を行う機能を有することができる。
また、発光素子として可視光を発する素子を用いることで、本発明の一態様の認証システムに用いることができる半導体装置は画像を表示する機能を有することができる。以上により、発光素子として赤外光と可視光の両方を発する素子を用いることで、上記生体認証、不良解析等を行いつつ、画像の表示を行うことができる。例えば、認証結果等を表示することができる。なお、発光素子として可視光を発する素子を用いた場合であっても、当該発光素子が発し、被写体から反射された可視光を光電変換素子で検出することにより、上記生体認証、不良解析等を行うことができる。
本明細書等において、赤外光とは、例えば波長が０．７μｍ以上１０００μｍ以下の光を示す。また、例えば波長が０．７μｍ以上２．５μｍ以下の光である近赤外光を、単に赤外光という場合がある。
本発明の一態様の認証システムに用いることができる半導体装置では、トランジスタ、及び当該トランジスタと電気的に接続されている配線等が形成されている層の上に、発光素子及び光電変換素子を形成する。これにより、発光素子が発する光が配線等により遮られることを抑制することができるので、本発明の一態様の認証システムに用いることができる半導体装置から射出される光を高輝度なものとし、また本発明の一態様の認証システムに用いることができる半導体装置の消費電力を低減することができる。また、半導体装置に入射された光が配線等により遮られることを抑制することができるので、本発明の一態様の認証システムに用いることができる半導体装置における光の検出感度を高めることができる。
＜画素の断面構成例１＞
図３は、本発明の一態様の半導体装置が有する画素である、画素１０の構成例を説明する断面図である。画素１０は、基板３０と基板５０との間に、トランジスタ１０１、トランジスタ１３２、光電変換素子１２、発光素子４０等を有する。ここで、トランジスタ１０１及びトランジスタ１３２には、例えばチャネル形成領域に金属酸化物を用いたトランジスタ（以下、ＯＳトランジスタ）を用いることができる。
図３に示すように、画素１０は、層６１と、層６２と、層６３と、の積層構成とすることができる。層６１には、基板３０と、絶縁層８１と、絶縁層８２と、トランジスタ１０１及びトランジスタ１３２と、絶縁層８０と、絶縁層８６と、が設けられる。トランジスタ１０１及びトランジスタ１３２は、絶縁層８２と絶縁層８０の間に設けられる。また、トランジスタ１０１及びトランジスタ１３２のチャネル形成領域、ソース領域、及びドレイン領域を覆うように絶縁層８４及び絶縁層８５が設けられる。また、絶縁層８２と絶縁層８４の間に、絶縁層８３が設けられる。
トランジスタ１０１のソース又はドレインの一方と電気的に接続されるように導電層２１が設けられ、トランジスタ１０１のソース又はドレインの他方と電気的に接続されるように導電層２２が設けられる。また、トランジスタ１３２のソース又はドレインの一方と電気的に接続されるように導電層２３が設けられ、トランジスタ１３２のソース又はドレインの他方と電気的に接続されるように導電層２４が設けられる。なお、導電層２１乃至導電層２４を、配線という場合がある。また、本発明の一態様の半導体装置に設けられる他の導電層についても、配線という場合がある。
基板３０として、シリコン基板、ガラス基板、セラミクス基板、樹脂基板等を用いることができる。なお、本発明の一態様の半導体装置に設けられる他の基板についても、基板３０と同様の材料を有する基板を用いることができる場合がある。
絶縁層８０乃至絶縁層８６の少なくとも一層に、水や水素等の不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア膜として機能させることができるので、トランジスタ１０１及びトランジスタ１３２等に不純物が入り込むことを効果的に抑制することができる。よって、本発明の一態様の半導体装置の信頼性を高めることができる。
トランジスタ１０１及びトランジスタ１３２等、層６１に設けられるトランジスタとして、ＯＳトランジスタ等の薄膜トランジスタとすることが好ましい。これにより、フィールド酸化膜等の素子間分離層を設けなくても、層６１に設けられたトランジスタ等の素子について素子間分離を行うことができる。よって、本発明の一態様の半導体装置を簡易な方法で作製することができる。
層６２には基板１１と、光電変換素子１２と、が設けられる。基板１１は、例えばシリコン基板とすることができる。例えば、結晶方位が（１００）である単結晶を有するシリコン基板とすることができる。基板１１の厚さは、２μｍ以上２０μｍ以下とすることが好ましい。
本明細書等において、基板１１の、層６１側の面を表面とし、層６３側の面を裏面とする。
光電変換素子１２は、基板１１に設けることができ、例えばｐｎ接合型フォトダイオード、又はｐｉｎ接合型フォトダイオードとすることができる。例えば、基板１１に低抵抗領域１３を設けることで、光電変換素子１２を形成することができる。例えば、基板１１がｐ型基板である場合、低抵抗領域１３をｎ型領域とすることにより、光電変換素子１２としてｐｎ接合型フォトダイオードを形成することができる。ここで、基板１１の電気抵抗は、８Ω・ｃｍ以上１２Ω・ｃｍ以下とすることが好ましい。
基板１１に低抵抗領域１３を設けることにより光電変換素子１２を形成する場合、光電変換素子１２の一方の電極には低抵抗領域１３が含まれるとすることができ、光電変換素子１２の他方の電極には基板１１が含まれるとすることができる。例えば、基板１１がｐ型基板、低抵抗領域１３がｎ型領域である場合、光電変換素子１２のアノードには基板１１が含まれ、光電変換素子１２のカソードには低抵抗領域１３が含まれるとすることができる。
低抵抗領域１３は、導電層２１と電気的に接続されている。よって、光電変換素子１２の一方の電極は、導電層２１を介してトランジスタ１０１のソース又はドレインの一方と電気的に接続されている。したがって、トランジスタ１０１は、光電変換素子１２の動作を制御する機能を有することができる。
また、基板１１に開口部が設けられており、当該開口部の側面を覆うように絶縁層８７が設けられている。側面を絶縁層８７で覆われた上記開口部には導電層１４が設けられ、導電層１４は導電層２３と電気的に接続されている。
トランジスタ１０１及びトランジスタ１３２等、層６１に設けられるトランジスタとしてＯＳトランジスタを用いる場合、当該トランジスタのチャネル形成領域の近傍に設けられる絶縁層中の水素は、金属酸化物層中にキャリアを生成する要因の一つとなる。よって、ＯＳトランジスタのチャネル形成領域の近傍に設けられる絶縁層中の水素は少ないほうがよい。一方、基板１１としてシリコン基板を用いる場合、光電変換素子１２の近傍に設けられる絶縁層中の水素は、シリコンのダングリングボンドを終端する。よって、光電変換素子１２の近傍に設けられる絶縁層中の水素は多い方がよい。そこで、絶縁層８０を、水素を透過しにくい材料で形成することにより、基板１１側に水素を閉じ込めることができ、またトランジスタ１０１及びトランジスタ１３２等に水素が入り込むことを抑制することができる。よって、絶縁層８０を設けない場合より、本発明の一態様の半導体装置の信頼性を向上させることができる。
絶縁層８０に用いることができる、水素を透過しにくい材料としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等が挙げられる。
層６３には導電層３１と、絶縁層３２と、発光素子４０と、絶縁層３３と、が設けられる。また、層６３には基板５０と、フィルタ５１と、が設けられる。基板５０と基板１１は封止層５２を介して封止されている。ここで、発光素子４０として、例えば白色光及び赤外光を発する機能を有する素子を用いることが好ましい。
基板１１と接する領域を有するように、導電層３１が設けられる。導電層３１を設けることにより、光電変換素子１２の他方の電極を低抵抗化することができる。
導電層３１を覆うように絶縁層３２が設けられ、絶縁層３２上に発光素子４０が設けられる。発光素子４０は、絶縁層３２側から、導電層４１、ＥＬ層４２、導電層４３の順に積層された積層構造を有する。つまり、発光素子４０は、ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子とすることができる。発光素子４０としてＥＬ素子を用いることにより、本発明の一態様の半導体装置を小型化・薄型化することができるので、様々な電子機器へ搭載することが可能となり、当該電子機器の携帯性を向上させることができる。
導電層４１は、絶縁層３２に設けられた開口を介して、導電層１４と電気的に接続されている。また、導電層４１の端を覆うように、絶縁層３３が設けられる。
絶縁層３２及び絶縁層３３として、例えば酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、又は窒化酸化絶縁膜を用いることができる。当該絶縁層は、単層又は積層で形成することができる。酸化絶縁膜としては、酸化シリコン膜、酸化アルミニウム膜、酸化ガリウム膜、酸化ゲルマニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化ネオジム膜、酸化ハフニウム膜、及び酸化タンタル膜等が挙げられる。窒化絶縁膜としては、窒化シリコン膜、及び窒化アルミニウム等が挙げられる。酸化窒化絶縁膜としては、酸化窒化シリコン膜等が挙げられる。窒化酸化絶縁膜としては、窒化酸化シリコン膜等が挙げられる。なお、絶縁層８１乃至絶縁層８７、トランジスタ１０１及びトランジスタ１３２のゲート絶縁層等、本発明の一態様の半導体装置が有する他の絶縁層も、上記材料を有する絶縁層とすることができる場合がある。
本明細書等において「酸化窒化シリコン」とは、その組成として、酸素の含有量が窒素の含有量よりも多いものをいう。また、本明細書等において、「窒化酸化シリコン」とは、その組成として、窒素の含有量が酸素の含有量よりも多いものをいう。
また、導電層４１には金属等の低抵抗の導電膜を用いることができる。例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一種以上を用いて形成することができる。なお、導電層２１乃至導電層２４、及び導電層１４、並びにトランジスタ１０１及びトランジスタ１３２のソース電極、ドレイン電極、ゲート電極等、本発明の一態様の半導体装置が有する他の導電層も、上記材料を有する導電層とすることができる場合がある。
導電層４１及び導電層４３は、発光素子４０の電極としての機能を有する。よって、発光素子４０の一方の電極は、導電層１４及び導電層２３を介してトランジスタ１３２のソース又はドレインの一方と電気的に接続されているということができる。したがって、トランジスタ１３２は、発光素子４０の動作を制御する機能を有することができる。なお、導電層４１は、例えば発光素子４０の画素電極としての機能を有することができ、導電層４３は、例えば発光素子４０の共通電極としての機能を有することができる。
ここで、導電層４３として、透光性を有する導電層を用いることができる。例えば、発光素子４０が可視光及び赤外光を発する機能を有する場合、導電層４３として可視光及び赤外光を透過する透光性導電層を用いることができる。例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等を用いることができる。又は、カドミウム錫酸化物（ＣＴＯ：Ｃａｄｍｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等を用いることができる。
封止層５２は、発光素子４０に酸素、水素、水分、二酸化炭素等が入り込むことを抑制する機能を有する。封止層５２としては窒素やアルゴン等の不活性な気体の他に、紫外線硬化樹脂、又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）等を用いることができる。また、封止層５２に乾燥剤が含まれていてもよい。
また、封止層５２の一部として、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）等の保護層を設けてもよい。
フィルタ５１は、封止層５２を介して光電変換素子１２及び発光素子４０と重なる領域を有するように設けられる。フィルタ５１は、特定の波長の光を吸収する機能を有する。例えば、赤色の光以外の光を吸収する機能を有する。この場合、発光素子４０から白色光が発せられるとすると、赤色の光が基板５０等を介して画素１０の外部に射出される。又は、フィルタ５１は、例えば緑色の光以外の光を吸収する機能を有する。この場合、発光素子４０から白色光が発せられるとすると、緑色の光が基板５０等を介して画素１０の外部に射出される。又は、フィルタ５１は、例えば青色の光以外の光を吸収する機能を有する。この場合、発光素子４０から白色光が発せられるとすると、青色の光が基板５０等を介して画素１０の外部に射出される。
又は、フィルタ５１は、赤外光以外の光を吸収する機能を有する構成とすることができる。例えば、可視光を吸収する機能を有する。この場合、発光素子４０から、白色光及び赤外光が発せられるとすると、赤外光が基板５０等を介して画素１０の外部に射出される。
画素１０は、光電変換素子１２と、発光素子４０と、を有する。これにより、発光素子４０から基板５０等を介して画素１０の外部に射出され、被写体に当たることにより反射された光を、光電変換素子１２により検出することができる。これにより、例えば発光素子４０として赤外光を発する素子を用いることで、本発明の一態様の半導体装置は、物体を検出する機能を有することができる。例えば、本発明の一態様の半導体装置に手のひらをかざすことにより静脈認証を行うことができ、指をかざすことにより指紋認証を行うことができる。つまり、本発明の一態様の半導体装置は、生体認証を行う機能を有することができる。また、本発明の一態様の半導体装置は、食品内の異物検査や工業製品の不良解析等の非破壊検査に利用することもできる。
ここで、フィルタ５１を、発光素子４０だけでなく、光電変換素子１２とも重なる領域を有するように設けることにより、発光素子４０から基板５０を介して画素１０の外部に射出される光の波長以外の波長の光が、光電変換素子１２に入射されることを抑制することができる。これにより、光電変換素子１２による検出精度を高め、本発明の一態様の半導体装置の信頼性を高めることができる。
また、発光素子４０が白色光等の可視光を発する機能を有することにより、本発明の一態様の半導体装置は、画像を表示する機能を有することができる。例えば、光電変換素子１２により取得された撮像データに対応する画像を、発光素子４０を用いて表示することができる。又は、認証結果等、光電変換素子１２により取得された撮像データから得られた情報を表示することができる。又は、画素１０の外部から供給された画像データに対応する画像を表示することができる。例えば、インターネットを介して得られた画像データに対応する画像を表示することができる。
以上により、発光素子４０として赤外光と可視光の両方を発する素子を用いることで、本発明の一態様の半導体装置は上記生体認証、不良解析等を行いつつ、画像の表示を行うことができる。なお、発光素子４０として可視光を発する素子を用いた場合であっても、発光素子４０から基板５０等を介して画素１０の外部に射出され、被写体に当たることにより反射された可視光を、光電変換素子１２で検出することにより、上記生体認証、不良解析等を行うことができる。
以上、本発明の一態様の半導体装置は、光電変換素子１２が設けられた撮像装置と、発光素子４０が設けられた表示装置と、を有する半導体装置であるということができる。
ここで、基板５０は、ガラス基板等、透光性を有する基板とする。これにより、発光素子４０から発せられる光、及び光電変換素子１２に入射する光が、基板５０により遮られることを抑制することができる。よって、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。また、本発明の一態様の半導体装置における光の検出感度を高めることができる。
また、導電層３１は、導電層４３と同様に、透光性を有する導電層を用いることができる。例えば、可視光及び赤外光を透過する透光性導電層を用いることができる。これにより、光電変換素子１２に入射する光が、導電層３１に遮られることを抑制することができるので、本発明の一態様の半導体装置における光の検出感度を高めることができる。なお、導電層３１は、例えば導電層４３に用いることができる材料を有することができる。
なお、導電層４１及び導電層４３と重なるＥＬ層４２は発光することができるが、導電層４３と重なり、かつ導電層４１と重ならないＥＬ層４２は発光することはできない。また、ＥＬ層４２は極めて薄い薄膜であり、可視光及び赤外光の吸収を無視することができる。したがって、光電変換素子１２上にＥＬ層４２及び導電層４３を重ねて設けることができる。
図３に示すように、画素１０は、トランジスタ、及び当該トランジスタと電気的に接続されている配線等が形成されている層である層６１の上に、光電変換素子１２、及び発光素子４０を形成する。これにより、発光素子４０が発する光が配線等により遮られることを抑制することができるので、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。また、半導体装置に入射された光が配線等により遮られることを抑制することができるので、本発明の一態様の半導体装置における光の検出感度を高めることができる。
図４Ａは、本発明の一態様の半導体装置の構成例を示す図である。図４Ａでは、画素１０として、画素１０Ｒ、画素１０Ｇ、画素１０Ｂ、及び画素１０ＩＲの構成例を示している。
画素１０Ｒ、画素１０Ｇ、画素１０Ｂ、及び画素１０ＩＲは、それぞれ図３に示す構成を適用することができる。なお、図４Ａでは層６１を省略しているが、実際には画素１０Ｒ、画素１０Ｇ、画素１０Ｂ、及び画素１０ＩＲはそれぞれ層６１を有する。
本発明の一態様の半導体装置では、図４Ａに示す構成の光電変換素子１２の側面を、光制御層５６で囲まれた構成とすることができる。光制御層５６は、隣接する光電変換素子１２間における素子分離層としての機能を有する。光電変換素子１２の受光面から側面に向かって入射した光は光制御層５６で反射又は減衰させることができる。したがって、隣接する光電変換素子１２に当該光を侵入させることを防止することができる。よって、光電変換素子１２による検出精度を高め、本発明の一態様の半導体装置の信頼性を高めることができる。なお、光制御層５６を設けなくてもよい。
光制御層５６としては、シリコンよりも屈折率の低い材料を用いることが好ましい。例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、又は酸化タンタル等の絶縁体を用いることができる。また、アクリル樹脂やポリイミド等の有機材料を用いてもよい。シリコンよりも屈折率の低い材料を用いることで、光電変換素子１２の側面に入射した光が全反射しやすくなる。また、上記材料の替わりに空気、窒素、酸素、アルゴン、ヘリウム等の気体を用いても良く、この場合、大気圧よりも低い圧力としても良い。
光制御層５６としては、光を吸収しやすい材料を用いてもよい。例えば、カーボンブラック等のカーボン系黒色顔料、チタンブラック等のチタン系黒色顔料、鉄の酸化物、銅及びクロムの複合酸化物、銅、クロム及び亜鉛の複合酸化物、等の材料が添加された樹脂等を用いることができる。
層６３に設けられる発光素子４０は、前述のように、例えば白色光及び赤外光を発する機能を有することができる。画素１０Ｒが有する層６３には、光電変換素子１２及び発光素子４０と重なる領域を有するように、フィルタ５１Ｒを設けることができる。フィルタ５１Ｒは、例えば赤色の光を透過する機能を有する。よって、画素１０Ｒは、赤色の光を射出し、赤色の光を光電変換素子１２により検出する機能を有することができる。
また、画素１０Ｇが有する層６３には、光電変換素子１２及び発光素子４０と重なる領域を有するように、フィルタ５１Ｇを設けることができる。フィルタ５１Ｇは、例えば緑色の光を透過する機能を有する。よって、画素１０Ｇは、緑色の光を射出し、緑色の光を光電変換素子１２により検出する機能を有することができる。
また、画素１０Ｂが有する層６３には、光電変換素子１２及び発光素子４０と重なる領域を有するように、フィルタ５１Ｂを設けることができる。フィルタ５１Ｂは、例えば青色の光を透過する機能を有する。よって、画素１０Ｂは、青色の光を射出し、青色の光を光電変換素子１２により検出する機能を有することができる。
さらに、画素１０ＩＲが有する層６３には、光電変換素子１２及び発光素子４０と重なる領域を有するように、フィルタ５１ＩＲを設けることができる。フィルタ５１ＩＲは、例えば赤外光を透過し、可視光を吸収する機能を有する。よって、画素１０Ｂは、赤外光を射出し、赤外光を光電変換素子１２により検出する機能を有することができる。
画素１０Ｒが赤色の光を射出して当該光を検出する機能を有し、画素１０Ｇが緑色の光を射出して当該光を検出する機能を有し、画素１０Ｂが青色の光を射出して当該光を検出する機能を有し、画素１０ＩＲが赤外光を射出して当該光を検出する機能を有することにより、本発明の一態様の半導体装置は、カラー画像を表示し、かつ可視光及び赤外光を検出する機能を有することができる。なお、画素１０Ｒ、画素１０Ｇ、画素１０Ｂは、それぞれ黄色、シアン、マゼンタ等の色の光を射出し、当該光を検出する機能を有していてもよい。
ここで、画素１０Ｒ、画素１０Ｇ、画素１０Ｂ、及び画素１０ＩＲは、それぞれ副画素ということができる。また、画素１０Ｒ、画素１０Ｇ、画素１０Ｂ、及び画素１０ＩＲにより、１画素が構成されているということができる。なお、本明細書等において、「画素」という用語が「副画素」を示す場合がある。例えば、画素１０は、副画素であるということができる。
画素１０Ｒには、フィルタ５１Ｒと重なる領域を有するように、フィルタ５３を設けることができる。また、画素１０Ｇには、フィルタ５１Ｇと重なる領域を有するように、フィルタ５３を設けることができる。さらに、画素１０Ｂには、フィルタ５１Ｂと重なる領域を有するように、フィルタ５３を設けることができる。フィルタ５３は、例えば可視光を透過し、赤外光を吸収する機能を有する。つまり、フィルタ５３は、赤外光カットフィルタであるということができる。
画素１０Ｒ、画素１０Ｇ、及び画素１０Ｂにフィルタ５３を設けることにより、例えば全ての発光素子４０が赤外光を発する機能を有する場合であっても、画素１０Ｒが有する光電変換素子１２、画素１０Ｇが有する光電変換素子１２、及び画素１０Ｂが有する光電変換素子１２が、赤外光を検出することを抑制する。これにより、光電変換素子１２による検出精度を高め、本発明の一態様の半導体装置の信頼性を高めることができる。
なお、図４Ａでは、フィルタ５１Ｒ、フィルタ５１Ｇ、及びフィルタ５１Ｂの上にフィルタ５３が設けられた構成を示しているが、フィルタ５１Ｒ、フィルタ５１Ｇ、及びフィルタ５１Ｂの下にフィルタ５３が設けられていてもよい。
層６３の上には、光電変換素子１２と重なる領域を有するように、マイクロレンズ５４を設けることができる。これにより、光電変換素子１２による光の検出感度を高めることができる。
図４Ｂは、本発明の一態様の半導体装置の構成例を示す図であり、図４Ａに示す構成の変形例である。図４Ｂに示す構成の半導体装置は、画素１０Ｇ及び画素１０Ｂにフィルタ５３が設けられていない点が、図４Ａに示す構成の半導体装置と異なる。
フィルタ５１Ｇ、及びフィルタ５１Ｂは、赤色の光を吸収する機能を有する。よって、赤色の光と波長が近い、赤外光も吸収する場合がある。この場合、画素１０Ｇ及び画素１０Ｂに、赤外光を吸収する機能を有するフィルタ５３を設けなくても、画素１０Ｇに設けられた光電変換素子１２、及び画素１０Ｂに設けられた光電変換素子１２が赤外光を検出することを抑制することができる。本発明の一態様の半導体装置を図４Ｂに示す構成とすることにより、画素１０Ｇが有する発光素子４０から発せられた光、及び画素１０Ｂが有する発光素子４０から発せられた光が、フィルタ５３に吸収されることを抑制することができる。よって、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。また、本発明の一態様の半導体装置における光の検出感度を高めることができる。
＜画素の作製方法の一例＞
図５Ａ、図５Ｂ、図５Ｃ、図５Ｄ、図６Ａ、図６Ｂ、図６Ｃ、図７Ａ、図７Ｂは、図３に示す構成の画素１０の作製方法の一例を示す図である。
なお、発光装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法や、熱ＣＶＤ法等がある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法がある。
また、発光装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット、ディスペンス等）、印刷法（スクリーン印刷、オフセット印刷等）などの方法、ドクターナイフ、スリットコーター、ロールコーター、カーテンコーター、ナイフコーター等の設備を用いることができる。
また、発光装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。又は、ナノインプリント法、サンドブラスト法、リフトオフ法等により薄膜を加工してもよい。また、メタルマスク等の遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、又はこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、又はＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビーム等のビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法等を用いることができる。
図３に示す構成の画素１０の作製方法の一例について説明する。まず、基板１１上に低抵抗領域１３を形成する（図５Ａ）。これにより、光電変換素子１２を作製することができる。低抵抗領域１３は、基板１１に不純物を添加することにより形成することができる。例えば、リン、砒素等の５価元素を添加することで、低抵抗領域１３をｎ型の領域とすることができ、ホウ素、アルミニウム等の３価元素を添加することで、低抵抗領域１３をｐ型の領域とすることができる。なお、基板１１がｐ型基板である場合、低抵抗領域１３はｎ型の領域とすることができ、基板１１がｎ型基板である場合、低抵抗領域１３はｐ型の領域とすることができる。
上記不純物の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション等が挙げられる。
次に、基板１１に開口部を設ける。当該開口部は、基板１１を貫通している必要はない。その後、開口部の側面を覆うように絶縁層８７を設け、絶縁層８７に覆われた開口部を埋めるように、導電層１４を形成する（図５Ｂ）。
基板１１として、ＳＯＩ基板を用いてもよい。この場合は、ＢＯＸ層に達するように、基板１１に開口部を設ける。
次に、絶縁層８７上、及び導電層１４上に絶縁層８６を形成し、絶縁層８６上に絶縁層８０を形成する。その後、絶縁層８０上にトランジスタ１０１及びトランジスタ１３２を形成する。なお、トランジスタ１０１及びトランジスタ１３２のチャネル形成領域、ソース領域、及びドレイン領域を覆うように、絶縁層８５及び絶縁層８４を形成する。また、絶縁層８４上に絶縁層８３を形成する。絶縁層８３は層間絶縁膜としての機能を有し、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されている。なお、絶縁層８３は平坦化されていなくてもよい。また、絶縁層８３以外の層についても、ＣＭＰ法等により平坦化処理を行うことができる。
ここで、トランジスタ１０１及びトランジスタ１３２は、同一の工程で作製することができる。つまり、光電変換素子１２の動作を制御する機能を有するトランジスタと、発光素子４０の動作を制御する機能を有するトランジスタと、を同一の工程で作製することができる。よって、光電変換素子１２の動作を制御する機能を有するトランジスタと、発光素子４０の動作を制御する機能を有するトランジスタと、を異なる工程で作製する場合より、本発明の一態様の半導体装置の作製工程を簡易なものとすることができる。したがって、本発明の一態様の半導体装置を低価格なものとすることができる。なお、容量素子等、トランジスタ以外の回路素子も、トランジスタと同一の工程で作製することができる。
トランジスタ１０１及びトランジスタ１３２等の形成後に、絶縁層８２を形成する。次に、絶縁層８０、及び絶縁層８２乃至絶縁層８７に開口部を設け、当該開口部を埋めるように導電層２１乃至導電層２４を形成する。具体的には、トランジスタ１０１のソース又はドレインの一方、及び低抵抗領域１３と電気的に接続されるように導電層２１を形成し、トランジスタ１０１のソース又はドレインの他方と電気的に接続されるように導電層２２を形成する。また、トランジスタ１３２のソース又はドレインの一方、及び導電層１４と電気的に接続されるように導電層２３を形成し、トランジスタ１３２のソース又はドレインの他方と電気的に接続されるように導電層２４を形成する。
導電層２１乃至導電層２４の形成後、導電層２１乃至導電層２４上、及び絶縁層８２上に絶縁層８１を形成する（図５Ｃ）。その後、絶縁層８１上に基板３０を貼り合わせる（図５Ｄ）。絶縁層８１と基板３０は、例えば圧着により貼り合わせることができる。又は、絶縁層８１と基板３０の間に接着層を設けることで、絶縁層８１上に基板３０を貼り合わせることができる。基板３０は、以降の作製工程における支持基板としての機能を有する。
次に、基板１１の裏面、及び絶縁層８７を研磨して、導電層１４を露出させる（図６Ａ）。例えば、グラインダーを用いることにより、基板１１を研磨することができる。また、グラインダーを用いて基板１１を研磨した後、ＣＭＰ法を用いて基板１１及び絶縁層８７を研磨することにより、導電層１４を露出させることができる。グラインダーを用いることにより、基板１１を高速に研磨することができる。また、ＣＭＰ法を用いることにより、基板１１及び絶縁層８７の研磨を精密に行うことができ、基板１１の平坦性を高めることができる。なお、図６Ａにおいて点線で囲まれた部分は、基板１１の研磨された部分である。
基板１１がＳＯＩ基板である場合は、低抵抗領域１３を構成する材料とは異なる材料を有する層である、ＢＯＸ層を研磨することにより、導電層１４を露出させることができる。これにより、研磨工程の制御を簡易に行うことができる。
次に、基板１１上に導電層３１を形成する（図６Ｂ）。具体的には、基板１１上、導電層１４上、及び絶縁層８７上に導電膜を成膜した後、フォトリソグラフィ法等によりパターニングを行う。その後、当該導電膜の、導電層１４と接する部分をエッチング法等により除去する。以上により、導電層３１を形成することができる。なお、図６Ｂでは、導電層３１は絶縁層８７と接する領域を有していないが、絶縁層８７と接する領域を有していてもよい。
次に、導電層３１を覆うように絶縁層３２を形成する（図６Ｃ）。具体的には、導電層３１上、基板１１上、導電層１４上、及び絶縁層８７上に絶縁膜を成膜し、導電層１４に達する開口部を当該絶縁膜に設けることにより、絶縁層３２を形成することができる。なお、図６Ｃでは、絶縁層３２は絶縁層８７と接する領域を有しているが、絶縁層８７と接する領域を有していなくてもよい。また、図６Ｃでは、絶縁層３２は導電層１４と接する領域を有していないが、導電層１４と接する領域を有してもよい。
次に、導電層１４と電気的に接続されるように、導電層４１を形成する。その後、導電層４１と重なる領域を有するようにＥＬ層４２を形成し、導電層４１及びＥＬ層４２と重なる領域を有するように導電層４３を形成する（図７Ａ）。以上により、発光素子４０を作製することができる。ここで、ＥＬ層４２は、蒸着法、塗布法、印刷法、吐出法等の方法で形成することができる。
次に、基板５０上にフィルタ５１を形成する（図７Ｂ）。ここで、フィルタ５１の他、赤外光カットフィルタとしての機能を有するフィルタ５３を形成してもよい。なお、フィルタ５１及びフィルタ５３は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
その後、封止層５２を用いて、基板５０と基板１１を封止する。以上が図３に示す構成の画素１０の作製方法の一例である。
図５乃至図７に示す方法で画素１０を作製することにより、トランジスタ、及び当該トランジスタと電気的に接続されている配線等が形成されている層である層６１の上に、光電変換素子１２、及び発光素子４０を形成することができる。これにより、発光素子４０が発する光が配線等により遮られることを抑制することができるので、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。また、半導体装置に入射された光が配線等により遮られることを抑制することができるので、本発明の一態様の半導体装置における光の検出感度を高めることができる。
＜発光素子の構成例＞
図８Ａ乃至図８Ｃは、発光素子４０の構成例を示す図である。図８Ａには、導電層４１と導電層４３の間にＥＬ層４２が挟まれた構造（シングル構造）を示す。前述のとおり、ＥＬ層４２には発光材料が含まれ、例えば、有機化合物である発光材料が含まれる。
図８Ｂは、ＥＬ層４２の積層構造を示す図である。ここで、図８Ｂに示す構造の発光素子４０では、導電層４１はアノードとしての機能を有し、導電層４３はカソードとしての機能を有する。
ＥＬ層４２は、導電層４１の上に、正孔注入層７１、正孔輸送層７２、発光層７３、電子輸送層７４、電子注入層７５が順次積層された構造を有する。なお、導電層４１がカソードとしての機能を有し、導電層４３がアノードとしての機能を有する場合は、積層順は逆になる。
発光層７３は、発光材料や複数の材料を適宜組み合わせて有しており、所望の発光色を呈する蛍光発光や燐光発光が得られる構成とすることができる。また、発光層７３を発光色の異なる積層構造としてもよい。なお、この場合、積層された各発光層に用いる発光物質やその他の物質は、それぞれ異なる材料を用いればよい。
発光素子４０において、例えば、図８Ｂに示す導電層４１を反射電極とし、導電層４３を半透過・半反射電極とし、微小光共振器（マイクロキャビティ）構造とすることにより、ＥＬ層４２に含まれる発光層７３から得られる発光を両電極間で共振させ、導電層４３を透過して射出される発光を強めることができる。
なお、発光素子４０の導電層４１が、反射性を有する導電性材料と透光性を有する導電性材料（透明導電膜）との積層構造からなる反射電極である場合、透明導電膜の膜厚を制御することにより光学調整を行うことができる。具体的には、発光層７３から得られる光の波長λに対して、導電層４１と、導電層４３との電極間距離がｍλ／２（ただし、ｍは自然数）近傍となるように調整するのが好ましい。
また、発光層７３から得られる所望の光（波長：λ）を増幅させるために、導電層４１から発光層の所望の光が得られる領域（発光領域）までの光学距離と、導電層４３から発光層７３の所望の光が得られる領域（発光領域）までの光学距離と、をそれぞれ（２ｍ’＋１）λ／４（ただし、ｍ’は自然数）近傍となるように調節するのが好ましい。なお、ここでいう発光領域とは、発光層７３における正孔（ホール）と電子との再結合領域を示す。
このような光学調整を行うことにより、発光層７３から得られる特定の単色光のスペクトルを狭線化させ、色純度のよい発光を得ることができる。
但し、上記の場合、導電層４１と導電層４３との光学距離は、厳密には導電層４１における反射領域から導電層４３における反射領域までの総厚ということができる。しかし、導電層４１や導電層４３における反射領域を厳密に決定することは困難であるため、導電層４１と導電層４３の任意の位置を反射領域と仮定することで充分に上述の効果を得ることができるものとする。また、導電層４１と、所望の光が得られる発光層との光学距離は、厳密には導電層４１における反射領域と、所望の光が得られる発光層における発光領域との光学距離であるということができる。しかし、導電層４１における反射領域や、所望の光が得られる発光層における発光領域を厳密に決定することは困難であるため、導電層４１の任意の位置を反射領域、所望の光が得られる発光層の任意の位置を発光領域と仮定することで充分に上述の効果を得ることができるものとする。
図８Ｂに示す発光素子４０は、マイクロキャビティ構造を有するため、同じＥＬ層を有していても異なる波長の光（単色光）を取り出すことができる。従って、異なる発光色を得るための塗り分けが不要となる。従って、高精細化を実現することが容易である。また、着色層との組み合わせも可能である。さらに、特定波長の正面方向の発光強度を強めることが可能となるため、低消費電力化を図ることができる。
なお、図８Ｂに示す発光素子４０は、マイクロキャビティ構造を有していなくてもよい。この場合、発光層７３が白色光及び赤外光を発する構造とし、着色層を設けることにより、所定の色の光を取り出すことができる。また、ＥＬ層４２を形成する際、異なる発光色を得るための塗り分けを行えば、着色層を設けなくても所定の色の光を取り出すことができる。
導電層４１と導電層４３の少なくとも一方は、透光性を有する電極（透明電極、半透過・半反射電極等）とすることができる。透光性を有する電極が透明電極の場合、透明電極の可視光の透過率は、４０％以上とする。また、半透過・半反射電極の場合、半透過・半反射電極の可視光の反射率は、２０％以上８０％以下、好ましくは４０％以上７０％以下とする。また、これらの電極の抵抗率は、１×１０－２Ωｃｍ以下が好ましい。
導電層４１又は導電層４３が、反射性を有する電極（反射電極）である場合、反射性を有する電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、この電極の抵抗率は、１×１０－２Ωｃｍ以下が好ましい。
発光素子４０の構成は、図８Ｃに示す構成としてもよい。図８Ｃには、導電層４１と導電層４３との間に３層のＥＬ層（ＥＬ層４２ａ、ＥＬ層４２ｂ、及びＥＬ層４２ｃ）が設けられる発光素子４０の構成（タンデム構成）を示す。ここで、ＥＬ層４２ａとＥＬ層４２ｂの間には電荷発生層４４ａが設けられ、ＥＬ層４２ｂとＥＬ層４２ｃの間には電荷発生層４４ｂが設けられる。
ここで、例えばＥＬ層４２ａは青色光を発する機能を有し、ＥＬ層４２ｂは黄色光を発する機能を有し、ＥＬ層４２ｃは赤外光を発する機能を有する。青色の補色は黄色であるので、図８Ｃに示す構成の発光素子４０は、白色光と赤外光を発する機能を有することができる。
発光素子４０をタンデム構造とすることで、発光素子４０の電流効率及び外部量子効率を高めることができる。よって、発光素子４０が発する光を高輝度なものとすることができる。また、本発明の一態様の半導体装置の消費電力を低減することができる。ここで、ＥＬ層４２ａ、ＥＬ層４２ｂ、及びＥＬ層４２ｃは、図８Ｂに示すＥＬ層４２と同様の構成とすることができる。
電荷発生層４４ａは、導電層４１と導電層４３との間に電圧を供給したときに、ＥＬ層４２ａ及びＥＬ層４２ｂのうち、一方に電子を注入し、他方に正孔（ホール）を注入する機能を有する。また、電荷発生層４４ｂは、導電層４１と導電層４３との間に電圧を供給したときに、ＥＬ層４２ｂ及びＥＬ層４２ｃのうち、一方に電子を注入し、他方に正孔（ホール）を注入する機能を有する。以上より、導電層４１の電位が導電層４３の電位より高くなるように電圧を供給すると、電荷発生層４４ａからＥＬ層４２ａに電子が注入され、電荷発生層４４ａからＥＬ層４２ｂに正孔が注入されることになる。また、電荷発生層４４ｂからＥＬ層４２ｂに電子が注入され、電荷発生層４４ｂからＥＬ層４２ｃに正孔が注入されることになる。
なお、電荷発生層４４は、光取り出し効率の点から、可視光を透過する（具体的には、電荷発生層４４の可視光の透過率が、４０％以上である）ことが好ましい。また、電荷発生層４４の導電率は、導電層４１の導電率、又は導電層４３の導電率より低くてもよい。
＜発光素子の構成材料＞
次に、発光素子４０に用いることができる構成材料について説明する。
＜＜導電層４１及び導電層４３＞＞
導電層４１及び導電層４３には、アノード及びカソードの機能が満たせるのであれば、以下に示す材料を適宜組み合わせて用いることができる。例えば、金属、合金、電気伝導性化合物、及びこれらの混合物等を適宜用いることができる。具体的には、Ｉｎ－Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯともいう）、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物が挙げられる。その他、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、イットリウム（Ｙ）、ネオジム（Ｎｄ）等の金属、及びこれらを適宜組み合わせて含む合金を用いることもできる。その他、上記例示のない元素周期表の第１族又は第２族に属する元素（例えば、リチウム（Ｌｉ）、セシウム（Ｃｓ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ））、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属及びこれらを適宜組み合わせて含む合金、その他グラフェン等を用いることができる。
＜＜正孔注入層７１及び正孔輸送層７２＞＞
正孔注入層７１は、アノードである導電層４１又は電荷発生層４４からＥＬ層４２に正孔を注入する層であり、正孔注入性の高い材料を含む層である。ここで、ＥＬ層４２は、ＥＬ層４２ａ、ＥＬ層４２ｂ、ＥＬ層４２ｃ、及びＥＬ層４２（１）乃至ＥＬ層４２（ｎ）を含むものとする。
正孔注入性の高い材料としては、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等の遷移金属酸化物が挙げられる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（略称：ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’－ビス［Ｎ－（４－ジフェニルアミノフェニル）－Ｎ－フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、Ｎ，Ｎ’－ビス｛４－［ビス（３－メチルフェニル）アミノ］フェニル｝－Ｎ，Ｎ’－ジフェニル－（１，１’－ビフェニル）－４，４’－ジアミン（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、又はポリ（３，４－エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（略称：ＰＥＤＯＴ／ＰＳＳ）等の高分子等を用いることができる。
また、正孔注入性の高い材料としては、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料を用いることもできる。この場合、アクセプター性材料により正孔輸送性材料から電子が引き抜かれて正孔注入層７１で正孔が発生し、正孔輸送層７２を介して発光層７３に正孔が注入される。なお、正孔注入層７１は、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料からなる単層で形成してもよいが、正孔輸送性材料とアクセプター性材料（電子受容性材料）とをそれぞれ別の層で積層して形成してもよい。
正孔輸送層７２は、正孔注入層７１によって、導電層４１から注入された正孔を発光層７３に輸送する層である。なお、正孔輸送層７２は、正孔輸送性材料を含む層である。正孔輸送層７２に用いる正孔輸送性材料は、特に正孔注入層７１のＨＯＭＯ準位と同じ、あるいは近いＨＯＭＯ準位を有するものを用いることが好ましい。
正孔注入層７１に用いるアクセプター性材料としては、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、酸化モリブデン、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、酸化レニウムが挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。その他、キノジメタン誘導体やクロラニル誘導体、ヘキサアザトリフェニレン誘導体等の有機アクセプターを用いることができる。具体的には、７，７，８，８－テトラシアノ－２，３，５，６－テトラフルオロキノジメタン（略称：Ｆ４－ＴＣＮＱ）、クロラニル、２，３，６，７，１０，１１－ヘキサシアノ－１，４，５，８，９，１２－ヘキサアザトリフェニレン（略称：ＨＡＴ－ＣＮ）等を用いることができる。
正孔注入層７１及び正孔輸送層７２に用いる正孔輸送性材料としては、１０－６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いることができる。
正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体やインドール誘導体）や芳香族アミン化合物が好ましく、具体例としては、４，４’－ビス［Ｎ－（１－ナフチル）－Ｎ－フェニルアミノ］ビフェニル（略称：ＮＰＢ又はα－ＮＰＤ）、Ｎ，Ｎ’－ビス（３－メチルフェニル）－Ｎ，Ｎ’－ジフェニル－［１，１’－ビフェニル］－４，４’－ジアミン（略称：ＴＰＤ）、４，４’－ビス［Ｎ－（スピロ－９，９’－ビフルオレン－２－イル）－Ｎ－フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）、４－フェニル－４’－（９－フェニルフルオレン－９－イル）トリフェニルアミン（略称：ＢＰＡＦＬＰ）、４－フェニル－３’－（９－フェニルフルオレン－９－イル）トリフェニルアミン（略称：ｍＢＰＡＦＬＰ）、４－フェニル－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡ１ＢＰ）、３－［４－（９－フェナントリル）－フェニル］－９－フェニル－９Ｈ－カルバゾール（略称：ＰＣＰＰｎ）、Ｎ－（４－ビフェニル）－Ｎ－（９，９－ジメチル－９Ｈ－フルオレン－２－イル）－９－フェニル－９Ｈ－カルバゾール－３－アミン（略称：ＰＣＢｉＦ）、Ｎ－（１，１’－ビフェニル－４－イル）－Ｎ－［４－（９－フェニル－９Ｈ－カルバゾール－３－イル）フェニル］－９，９－ジメチル－９Ｈ－フルオレン－２－アミン（略称：ＰＣＢＢｉＦ）、４，４’－ジフェニル－４’’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＢｉ１ＢＰ）、４－（１－ナフチル）－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡＮＢ）、４，４’－ジ（１－ナフチル）－４’’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＮＢＢ）、９，９－ジメチル－Ｎ－フェニル－Ｎ－［４－（９－フェニル－９Ｈ－カルバゾール－３－イル）フェニル］フルオレン－２－アミン（略称：ＰＣＢＡＦ）、Ｎ－フェニル－Ｎ－［４－（９－フェニル－９Ｈ－カルバゾール－３－イル）フェニル］スピロ－９，９’－ビフルオレン－２－アミン（略称：ＰＣＢＡＳＦ）、４，４’，４’’－トリス（カルバゾール－９－イル）トリフェニルアミン（略称：ＴＣＴＡ）、４，４’，４’’－トリス（Ｎ，Ｎ－ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’－トリス［Ｎ－（３－メチルフェニル）－Ｎ－フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン骨格を有する化合物、１，３－ビス（Ｎ－カルバゾリル）ベンゼン（略称：ｍＣＰ）、４，４’－ジ（Ｎ－カルバゾリル）ビフェニル（略称：ＣＢＰ）、３，６－ビス（３，５－ジフェニルフェニル）－９－フェニルカルバゾール（略称：ＣｚＴＰ）、３，３’－ビス（９－フェニル－９Ｈ－カルバゾール）（略称：ＰＣＣＰ）、３－［Ｎ－（９－フェニルカルバゾール－３－イル）－Ｎ－フェニルアミノ］－９－フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６－ビス［Ｎ－（９－フェニルカルバゾール－３－イル）－Ｎ－フェニルアミノ］－９－フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３－［Ｎ－（１－ナフチル）－Ｎ－（９－フェニルカルバゾール－３－イル）アミノ］－９－フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）、１，３，５－トリス［４－（Ｎ－カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９－［４－（１０－フェニル－９－アントラセニル）フェニル］－９Ｈ－カルバゾール（略称：ＣｚＰＡ）等のカルバゾール骨格を有する化合物、４，４’，４’’－（ベンゼン－１，３，５－トリイル）トリ（ジベンゾチオフェン）（略称：ＤＢＴ３Ｐ－ＩＩ）、２，８－ジフェニル－４－［４－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］ジベンゾチオフェン（略称：ＤＢＴＦＬＰ－ＩＩＩ）、４－［４－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］－６－フェニルジベンゾチオフェン（略称：ＤＢＴＦＬＰ－ＩＶ）等のチオフェン骨格を有する化合物、４，４’，４’’－（ベンゼン－１，３，５－トリイル）トリ（ジベンゾフラン）（略称：ＤＢＦ３Ｐ－ＩＩ）、４－｛３－［３－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］フェニル｝ジベンゾフラン（略称：ｍｍＤＢＦＦＬＢｉ－ＩＩ）等のフラン骨格を有する化合物が挙げられる。
さらに、ポリ（Ｎ－ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４－ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ－（４－｛Ｎ’－［４－（４－ジフェニルアミノ）フェニル］フェニル－Ｎ’－フェニルアミノ｝フェニル）メタクリルアミド］（略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’－ビス（４－ブチルフェニル）－Ｎ，Ｎ’－ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ－ＴＰＤ）等の高分子化合物を用いることもできる。
但し、正孔輸送性材料は、上記に限られることなく公知の様々な材料を１種又は複数種組み合わせて正孔輸送性材料として正孔注入層７１及び正孔輸送層７２に用いることができる。なお、正孔輸送層７２は、各々複数の層から形成されていてもよい。すなわち、例えば第１の正孔輸送層と第２の正孔輸送層とが積層されていてもよい。
＜＜発光層７３＞＞
発光層７３は、発光物質を含む層である。なお、発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色等の発光色を呈する物質を適宜用いる。ここで、図８Ｃに示すように、発光素子４０が複数のＥＬ層を有する場合、それぞれのＥＬ層に設けられる発光層７３に異なる発光物質を用いることにより、異なる発光色を呈する構成とすることができる。なお、一つの発光層が異なる発光物質を有する積層構造であってもよい。
また、発光層７３は、発光物質（ゲスト材料）に加えて、１種又は複数種の有機化合物（ホスト材料、アシスト材料）を有していてもよい。また、１種又は複数種の有機化合物としては、正孔輸送性材料や電子輸送性材料の一方又は両方を用いることができる。
発光層７３に用いることができる発光物質としては、特に限定は無く、一重項励起エネルギーを可視光領域の発光に変える発光物質、又は三重項励起エネルギーを可視光領域の発光に変える発光物質を用いることができる。なお、上記発光物質としては、例えば、以下のようなものが挙げられる。
一重項励起エネルギーを発光に変える発光物質としては、蛍光を発する物質（蛍光材料）が挙げられ、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、ナフタレン誘導体等が挙げられる。特にピレン誘導体は発光量子収率が高いので好ましい。ピレン誘導体の具体例としては、Ｎ，Ｎ’－ビス（３－メチルフェニル）－Ｎ，Ｎ’－ビス［３－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］ピレン－１，６－ジアミン（略称：１，６ｍＭｅｍＦＬＰＡＰｒｎ）、Ｎ，Ｎ’－ジフェニル－Ｎ，Ｎ’－ビス［４－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］ピレン－１，６－ジアミン（略称：１，６ＦＬＰＡＰｒｎ）、Ｎ，Ｎ’－ビス（ジベンゾフラン－２－イル）－Ｎ，Ｎ’－ジフェニルピレン－１，６－ジアミン（略称：１，６ＦｒＡＰｒｎ）、Ｎ，Ｎ’－ビス（ジベンゾチオフェン－２－イル）－Ｎ，Ｎ’－ジフェニルピレン－１，６－ジアミン（略称：１，６ＴｈＡＰｒｎ）、Ｎ，Ｎ’－（ピレン－１，６－ジイル）ビス［（Ｎ－フェニルベンゾ［ｂ］ナフト［１，２－ｄ］フラン）－６－アミン］（略称：１，６ＢｎｆＡＰｒｎ）、Ｎ，Ｎ’－（ピレン－１，６－ジイル）ビス［（Ｎ－フェニルベンゾ［ｂ］ナフト［１，２－ｄ］フラン）－８－アミン］（略称：１，６ＢｎｆＡＰｒｎ－０２）、Ｎ，Ｎ’－（ピレン－１，６－ジイル）ビス［（６，Ｎ－ジフェニルベンゾ［ｂ］ナフト［１，２－ｄ］フラン）－８－アミン］（略称：１，６ＢｎｆＡＰｒｎ－０３）等が挙げられる。またピレン誘導体は、本発明の一態様における青色の色度を達成するのに有用な化合物群である。
その他にも、５，６－ビス［４－（１０－フェニル－９－アントリル）フェニル］－２，２’－ビピリジン（略称：ＰＡＰ２ＢＰｙ）、５，６－ビス［４’－（１０－フェニル－９－アントリル）ビフェニル－４－イル］－２，２’－ビピリジン（略称：ＰＡＰＰ２ＢＰｙ）、Ｎ，Ｎ’－ビス［４－（９Ｈ－カルバゾール－９－イル）フェニル］－Ｎ，Ｎ’－ジフェニルスチルベン－４，４’－ジアミン（略称：ＹＧＡ２Ｓ）、４－（９Ｈ－カルバゾール－９－イル）－４’－（１０－フェニル－９－アントリル）トリフェニルアミン（略称：ＹＧＡＰＡ）、４－（９Ｈ－カルバゾール－９－イル）－４’－（９，１０－ジフェニル－２－アントリル）トリフェニルアミン（略称：２ＹＧＡＰＰＡ）、Ｎ，９－ジフェニル－Ｎ－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール－３－アミン（略称：ＰＣＡＰＡ）、４－（１０－フェニル－９－アントリル）－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡＰＡ）、４－［４－（１０－フェニル－９－アントリル）フェニル］－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡＰＢＡ）、ペリレン、２，５，８，１１－テトラ（ｔｅｒｔ－ブチル）ペリレン（略称：ＴＢＰ）、Ｎ，Ｎ’’－（２－ｔｅｒｔ－ブチルアントラセン－９，１０－ジイルジ－４，１－フェニレン）ビス［Ｎ，Ｎ’，Ｎ’－トリフェニル－１，４－フェニレンジアミン］（略称：ＤＰＡＢＰＡ）、Ｎ，９－ジフェニル－Ｎ－［４－（９，１０－ジフェニル－２－アントリル）フェニル］－９Ｈ－カルバゾール－３－アミン（略称：２ＰＣＡＰＰＡ）、Ｎ－［４－（９，１０－ジフェニル－２－アントリル）フェニル］－Ｎ，Ｎ’，Ｎ’－トリフェニル－１，４－フェニレンジアミン（略称：２ＤＰＡＰＰＡ）等を用いることができる。
また、三重項励起エネルギーを発光に変える発光物質としては、例えば、燐光を発する物質（燐光材料）や熱活性化遅延蛍光を示す熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料が挙げられる。
燐光材料としては、有機金属錯体、金属錯体（白金錯体）、希土類金属錯体等が挙げられる。これらは、物質ごとに異なる発光色（発光ピーク）を示すため、必要に応じて適宜選択して用いる。
青色又は緑色を呈し、発光スペクトルのピーク波長が４５０ｎｍ以上５７０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、トリス｛２－［５－（２－メチルフェニル）－４－（２，６－ジメチルフェニル）－４Ｈ－１，２，４－トリアゾール－３－イル－κＮ２］フェニル－κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｔｚ－ｄｍｐ）３］）、トリス（５－メチル－３，４－ジフェニル－４Ｈ－１，２，４－トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ）３］）、トリス［４－（３－ビフェニル）－５－イソプロピル－３－フェニル－４Ｈ－１，２，４－トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｔｚ－３ｂ）３］）、トリス［３－（５－ビフェニル）－５－イソプロピル－４－フェニル－４Ｈ－１，２，４－トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒ５ｂｔｚ）３］）、のような４Ｈ－トリアゾール骨格を有する有機金属錯体、トリス［３－メチル－１－（２－メチルフェニル）－５－フェニル－１Ｈ－１，２，４－トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ１－ｍｐ）３］）、トリス（１－メチル－５－フェニル－３－プロピル－１Ｈ－１，２，４－トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｐｒｐｔｚ１－Ｍｅ）３］）のような１Ｈ－トリアゾール骨格を有する有機金属錯体、ｆａｃ－トリス［１－（２，６－ジイソプロピルフェニル）－２－フェニル－１Ｈ－イミダゾール］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｍｉ）３］）、トリス［３－（２，６－ジメチルフェニル）－７－メチルイミダゾ［１，２－ｆ］フェナントリジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｉｍｐｔ－Ｍｅ）３］）のようなイミダゾール骨格を有する有機金属錯体、ビス［２－（４’，６’－ジフルオロフェニル）ピリジナト－Ｎ，Ｃ２’］イリジウム（ＩＩＩ）テトラキス（１－ピラゾリル）ボラート（略称：ＦＩｒ６）、ビス［２－（４’，６’－ジフルオロフェニル）ピリジナト－Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：ＦＩｒｐｉｃ）、ビス［２－（３，５－ビストリフルオロメチル－フェニル）－ピリジナト－Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：［Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ）］）、ビス［２－（４’，６’－ジフルオロフェニル）ピリジナト－Ｎ，Ｃ２’］イリジウム（ＩＩＩ）アセチルアセトナート（略称：ＦＩｒ（ａｃａｃ））のように電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体等が挙げられる。
緑色又は黄色を呈し、発光スペクトルのピーク波長が４９５ｎｍ以上５９０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、トリス（４－メチル－６－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）３］）、トリス（４－ｔ－ブチル－６－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）３］）、（アセチルアセトナト）ビス（６－メチル－４－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（６－ｔｅｒｔ－ブチル－４－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［６－（２－ノルボルニル）－４－フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｎｂｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［５－メチル－６－（２－メチルフェニル）－４－フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｍｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス｛４，６－ジメチル－２－［６－（２，６－ジメチルフェニル）－４－ピリミジニル－κＮ３］フェニル－κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｐｍ－ｄｍｐ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（４，６－ジフェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｐｍ）２（ａｃａｃ）］）のようなピリミジン骨格を有する有機金属イリジウム錯体、（アセチルアセトナト）ビス（３，５－ジメチル－２－フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ－Ｍｅ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（５－イソプロピル－３－メチル－２－フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ－ｉＰｒ）２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属イリジウム錯体、トリス（２－フェニルピリジナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｐｙ）３］）、ビス（２－フェニルピリジナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｐｙ）２（ａｃａｃ）］）、ビス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｚｑ）２（ａｃａｃ）］）、トリス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｂｚｑ）３］）、トリス（２－フェニルキノリナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｑ）３］）、ビス（２－フェニルキノリナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｑ）２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属イリジウム錯体、ビス（２，４－ジフェニル－１，３－オキサゾラト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｄｐｏ）２（ａｃａｃ）］）、ビス｛２－［４’－（パーフルオロフェニル）フェニル］ピリジナト－Ｎ，Ｃ２’｝イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐ－ＰＦ－ｐｈ）２（ａｃａｃ）］）、ビス（２－フェニルベンゾチアゾラト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｔ）２（ａｃａｃ）］）等の有機金属錯体の他、トリス（アセチルアセトナト）（モノフェナントロリン）テルビウム（ＩＩＩ）（略称：［Ｔｂ（ａｃａｃ）３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。
上述した中で、ピリジン骨格（特にフェニルピリジン骨格）又はピリミジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における緑色の色度を達成するのに有用な化合物群である。
黄色又は赤色を呈し、発光スペクトルのピーク波長が５７０ｎｍ以上７５０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、（ジイソブチリルメタナト）ビス［４，６－ビス（３－メチルフェニル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）２（ｄｉｂｍ）］）、ビス［４，６－ビス（３－メチルフェニル）ピリミジナト］（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）２（ｄｐｍ）］）、（ジピバロイルメタナト）ビス［４，６－ジ（ナフタレン－１－イル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄ１ｎｐｍ）２（ｄｐｍ）］）のようなピリミジン骨格を有する有機金属錯体、（アセチルアセトナト）ビス（２，３，５－トリフェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）２（ａｃａｃ）］）、ビス（２，３，５－トリフェニルピラジナト）（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）２（ｄｐｍ）］）、ビス｛４，６－ジメチル－２－［３－（３，５－ジメチルフェニル）－５－フェニル－２－ピラジニル－κＮ］フェニル－κＣ｝（２，６－ジメチル－３，５－ヘプタンジオナト－κ２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ－Ｐ）２（ｄｉｂｍ）］）、ビス｛４，６－ジメチル－２－［５－（４－シアノ－２，６－ジメチルフェニル）－３－（３，５－ジメチルフェニル）－２－ピラジニル－κＮ］フェニル－κＣ｝（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト－κ２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ－ｄｍＣＰ）２（ｄｐｍ）］）、（アセチルアセトナト）ビス［２－メチル－３－フェニルキノキサリナト－Ｎ，Ｃ２’］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｑ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（２，３－ジフェニルキノキサリナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｑ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［２，３－ビス（４－フルオロフェニル）キノキサリナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属錯体や、トリス（１－フェニルイソキノリナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｉｑ）３］）、ビス（１－フェニルイソキノリナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｉｑ）２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属錯体、２，３，７，８，１２，１３，１７，１８－オクタエチル－２１Ｈ，２３Ｈ－ポルフィリン白金（ＩＩ）（略称：［ＰｔＯＥＰ］）のような白金錯体、トリス（１，３－ジフェニル－１，３－プロパンジオナト）（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＤＢＭ）３（Ｐｈｅｎ）］）、トリス［１－（２－テノイル）－３，３，３－トリフルオロアセトナト］（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＴＴＡ）３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。
上述した中で、ピラジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における赤色の色度を達成するのに有用な化合物群である。特に、［Ｉｒ（ｄｍｄｐｐｒ－ｄｍＣＰ）２（ｄｐｍ）］のようにシアノ基を有する有機金属イリジウム錯体は、安定性が高く好ましい。
なお、青色の発光物質としては、フォトルミネッセンスのピーク波長が４３０ｎｍ以上４７０ｎｍ以下、より好ましくは４３０ｎｍ以上４６０ｎｍ以下の物質を用いればよい。また、緑色の発光物質としては、フォトルミネッセンスのピーク波長が５００ｎｍ以上５４０ｎｍ以下、より好ましくは５００ｎｍ以上５３０ｎｍ以下の物質を用いればよい。赤色の発光物質としては、フォトルミネッセンスのピーク波長が６１０ｎｍ以上６８０ｎｍ以下、より好ましくは６２０ｎｍ以上６８０ｎｍ以下の物質を用いればよい。なお、フォトルミネッセンス測定は溶液、薄膜のいずれでもよい。
このような化合物と、マイクロキャビティ効果を併用することで、より容易に上述した色度を達成することができる。この時、マイクロキャビティ効果を得るのに必要な半透過・半反射電極（金属薄膜部分）の膜厚は、２０ｎｍ以上４０ｎｍ以下が好ましい。より好ましくは２５ｎｍより大きく、４０ｎｍ以下である。なお、４０ｎｍを超えると効率が低下してしまう可能性がある。
発光層７３に用いる有機化合物（ホスト材料、アシスト材料）としては、発光物質（ゲスト材料）のエネルギーギャップより大きなエネルギーギャップを有する物質を、一種若しくは複数種選択して用いればよい。なお、上述した正孔輸送性材料及び後述する電子輸送性材料は、それぞれ、ホスト材料又はアシスト材料として用いることもできる。
発光物質が蛍光材料である場合、ホスト材料としては、一重項励起状態のエネルギー準位が大きく、三重項励起状態のエネルギー準位が小さい有機化合物を用いるのが好ましい。例えば、アントラセン誘導体やテトラセン誘導体を用いるのが好ましい。具体的には、９－フェニル－３－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール（略称：ＰＣｚＰＡ）、３－［４－（１－ナフチル）－フェニル］－９－フェニル－９Ｈ－カルバゾール（略称：ＰＣＰＮ）、９－［４－（１０－フェニル－９－アントラセニル）フェニル］－９Ｈ－カルバゾール（略称：ＣｚＰＡ）、７－［４－（１０－フェニル－９－アントリル）フェニル］－７Ｈ－ジベンゾ［ｃ，ｇ］カルバゾール（略称：ｃｇＤＢＣｚＰＡ）、６－［３－（９，１０－ジフェニル－２－アントリル）フェニル］－ベンゾ［ｂ］ナフト［１，２－ｄ］フラン（略称：２ｍＢｎｆＰＰＡ）、９－フェニル－１０－｛４－（９－フェニル－９Ｈ－フルオレン－９－イル）ビフェニル－４’－イル｝アントラセン（略称：ＦＬＰＰＡ）、５，１２－ジフェニルテトラセン、５，１２－ビス（ビフェニル－２－イル）テトラセン等が挙げられる。
発光物質が燐光材料である場合、ホスト材料としては、発光物質の三重項励起エネルギー（基底状態と三重項励起状態とのエネルギー差）よりも三重項励起エネルギーの大きい有機化合物を選択すればよい。なお、この場合には、亜鉛やアルミニウム系金属錯体の他、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾイミダゾール誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ピリミジン誘導体、トリアジン誘導体、ピリジン誘導体、ビピリジン誘導体、フェナントロリン誘導体等の他、芳香族アミンやカルバゾール誘導体等を用いることができる。
具体的には、トリス（８－キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｑ）、トリス（４－メチル－８－キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｍｑ３）、ビス（１０－ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（ＩＩ）（略称：ＢｅＢｑ２）、ビス（２－メチル－８－キノリノラト）（４－フェニルフェノラト）アルミニウム（ＩＩＩ）（略称：ＢＡｌｑ）、ビス（８－キノリノラト）亜鉛（ＩＩ）（略称：Ｚｎｑ）、ビス［２－（２－ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＰＢＯ）、ビス［２－（２－ベンゾチアゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＢＴＺ）等の金属錯体、２－（４－ビフェニリル）－５－（４－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール（略称：ＰＢＤ）、１，３－ビス［５－（ｐ－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール－２－イル］ベンゼン（略称：ＯＸＤ－７）、３－（４－ビフェニリル）－４－フェニル－５－（４－ｔｅｒｔ－ブチルフェニル）－１，２，４－トリアゾール（略称：ＴＡＺ）、２，２’，２’’－（１，３，５－ベンゼントリイル）－トリス（１－フェニル－１Ｈ－ベンゾイミダゾール）（略称：ＴＰＢＩ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２，９－ビス（ナフタレン－２－イル）－４，７－ジフェニル－１，１０－フェナントロリン（略称：ＮＢｐｈｅｎ）、９－［４－（５－フェニル－１，３，４－オキサジアゾール－２－イル）フェニル］－９Ｈ－カルバゾール（略称：ＣＯ１１）等の複素環化合物、ＮＰＢ、ＴＰＤ、ＢＳＰＢ等の芳香族アミン化合物が挙げられる。
また、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、クリセン誘導体、ジベンゾ［ｇ，ｐ］クリセン誘導体等の縮合多環芳香族化合物が挙げられ、具体的には、９，１０－ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、Ｎ，Ｎ－ジフェニル－９－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール－３－アミン（略称：ＣｚＡ１ＰＡ）、４－（１０－フェニル－９－アントリル）トリフェニルアミン（略称：ＤＰｈＰＡ）、ＹＧＡＰＡ、ＰＣＡＰＡ、Ｎ，９－ジフェニル－Ｎ－｛４－［４－（１０－フェニル－９－アントリル）フェニル］フェニル｝－９Ｈ－カルバゾール－３－アミン（略称：ＰＣＡＰＢＡ）、９，１０－ジフェニル－２－［Ｎ－フェニル－Ｎ－（９－フェニル－９Ｈ－カルバゾール－３－イル）アミノ］アントラセン（略称：２ＰＣＡＰＡ）、６，１２－ジメトキシ－５，１１－ジフェニルクリセン、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’’，Ｎ’’，Ｎ’’’，Ｎ’’’－オクタフェニルジベンゾ［ｇ，ｐ］クリセン－２，７，１０，１５－テトラアミン（略称：ＤＢＣ１）、９－［４－（１０－フェニル－９－アントラセニル）フェニル］－９Ｈ－カルバゾール（略称：ＣｚＰＡ）、３，６－ジフェニル－９－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール（略称：ＤＰＣｚＰＡ）、９，１０－ビス（３，５－ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、９，１０－ジ（２－ナフチル）アントラセン（略称：ＤＮＡ）、２－ｔｅｒｔ－ブチル－９，１０－ジ（２－ナフチル）アントラセン（略称：ｔ－ＢｕＤＮＡ）、９，９’－ビアントリル（略称：ＢＡＮＴ）、９，９’－（スチルベン－３，３’－ジイル）ジフェナントレン（略称：ＤＰＮＳ）、９，９’－（スチルベン－４，４’－ジイル）ジフェナントレン（略称：ＤＰＮＳ２）、１，３，５－トリ（１－ピレニル）ベンゼン（略称：ＴＰＢ３）等を用いることができる。
また、発光層７３に複数の有機化合物を用いる場合、励起錯体を形成する化合物を発光物質と混合して用いることが好ましい。この場合、様々な有機化合物を適宜組み合わせて用いることができるが、効率よく励起錯体を形成するためには、正孔を受け取りやすい化合物（正孔輸送性材料）と、電子を受け取りやすい化合物（電子輸送性材料）とを組み合わせることが特に好ましい。なお、正孔輸送性材料及び電子輸送性材料の具体例については、本実施の形態で示す材料を用いることができる。
ＴＡＤＦ材料とは、三重項励起状態をわずかな熱エネルギーによって一重項励起状態にアップコンバート（逆項間交差）が可能で、一重項励起状態からの発光（蛍光）を効率よく呈する材料のことである。また、熱活性化遅延蛍光が効率良く得られる条件としては、三重項励起準位と一重項励起準位のエネルギー差が０ｅＶ以上０．２ｅＶ以下、好ましくは０ｅＶ以上０．１ｅＶ以下であることが挙げられる。また、ＴＡＤＦ材料における遅延蛍光とは、通常の蛍光と同様のスペクトルを持ちながら、寿命が著しく長い発光をいう。その寿命は、１０－６秒以上、好ましくは１０－３秒以上である。
ＴＡＤＦ材料としては、例えば、フラーレンやその誘導体、プロフラビン等のアクリジン誘導体、エオシン等が挙げられる。また、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、スズ（Ｓｎ）、白金（Ｐｔ）、インジウム（Ｉｎ）、若しくはパラジウム（Ｐｄ）等を含む金属含有ポルフィリンが挙げられる。金属含有ポルフィリンとしては、例えば、プロトポルフィリン－フッ化スズ錯体（ＳｎＦ２（Ｐｒｏｔｏ ＩＸ））、メソポルフィリン－フッ化スズ錯体（ＳｎＦ２（Ｍｅｓｏ ＩＸ））、ヘマトポルフィリン－フッ化スズ錯体（ＳｎＦ２（Ｈｅｍａｔｏ ＩＸ））、コプロポルフィリンテトラメチルエステル－フッ化スズ錯体（ＳｎＦ２（Ｃｏｐｒｏ ＩＩＩ－４Ｍｅ））、オクタエチルポルフィリン－フッ化スズ錯体（ＳｎＦ２（ＯＥＰ））、エチオポルフィリン－フッ化スズ錯体（ＳｎＦ２（Ｅｔｉｏ Ｉ））、オクタエチルポルフィリン－塩化白金錯体（ＰｔＣｌ２ＯＥＰ）等が挙げられる。
その他にも、２－（ビフェニル－４－イル）－４，６－ビス（１２－フェニルインドロ［２，３－ａ］カルバゾール－１１－イル）－１，３，５－トリアジン（ＰＩＣ－ＴＲＺ）、２－｛４－［３－（Ｎ－フェニル－９Ｈ－カルバゾール－３－イル）－９Ｈ－カルバゾール－９－イル］フェニル｝－４，６－ジフェニル－１，３，５－トリアジン（ＰＣＣｚＰＴｚｎ）、２－［４－（１０Ｈ－フェノキサジン－１０－イル）フェニル］－４，６－ジフェニル－１，３，５－トリアジン（ＰＸＺ－ＴＲＺ）、３－［４－（５－フェニル－５，１０－ジヒドロフェナジン－１０－イル）フェニル］－４，５－ジフェニル－１，２，４－トリアゾール（ＰＰＺ－３ＴＰＴ）、３－（９，９－ジメチル－９Ｈ－アクリジン－１０－イル）－９Ｈ－キサンテン－９－オン（ＡＣＲＸＴＮ）、ビス［４－（９，９－ジメチル－９，１０－ジヒドロアクリジン）フェニル］スルホン（ＤＭＡＣ－ＤＰＳ）、１０－フェニル－１０Ｈ，１０’Ｈ－スピロ［アクリジン－９，９’－アントラセン］－１０’－オン（ＡＣＲＳＡ）、等のπ電子過剰型複素芳香環及びπ電子不足型複素芳香環を有する複素環化合物を用いることができる。なお、π電子過剰型複素芳香環とπ電子不足型複素芳香環とが直接結合した物質は、π電子過剰型複素芳香環のドナー性とπ電子不足型複素芳香環のアクセプター性が共に強くなり、一重項励起状態と三重項励起状態のエネルギー差が小さくなるため、特に好ましい。
なお、ＴＡＤＦ材料を用いる場合、他の有機化合物と組み合わせて用いることもできる。
＜＜電子輸送層７４＞＞
電子輸送層７４は、電子注入層７５によって、導電層４３から注入された電子を発光層７３に輸送する層である。なお、電子輸送層７４は、電子輸送性材料を含む層である。電子輸送層７４に用いる電子輸送性材料は、１×１０－６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものを用いることができる。
電子輸送性材料としては、キノリン配位子、ベンゾキノリン配位子、オキサゾール配位子、あるいはチアゾール配位子を有する金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、フェナントロリン誘導体、ピリジン誘導体、ビピリジン誘導体等が挙げられる。その他、含窒素複素芳香族化合物のようなπ電子不足型複素芳香族化合物を用いることもできる。
具体的には、Ａｌｑ３、トリス（４－メチル－８－キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｍｑ３）、ビス（１０－ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（ＩＩ）（略称：ＢｅＢｑ２）、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、ビス［２－（２－ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（ＩＩ）（略称：Ｚｎ（ＢＴＺ）２）等の金属錯体、２－（４－ビフェニリル）－５－（４－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール（略称：ＰＢＤ）、１，３－ビス［５－（ｐ－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール－２－イル］ベンゼン（略称：ＯＸＤ－７）、３－（４’－ｔｅｒｔ－ブチルフェニル）－４－フェニル－５－（４’’－ビフェニル）－１，２，４－トリアゾール（略称：ＴＡＺ）、３－（４－ｔｅｒｔ－ブチルフェニル）－４－（４－エチルフェニル）－５－（４－ビフェニリル）－１，２，４－トリアゾール（略称：ｐ－ＥｔＴＡＺ）、バソフェナントロリン（略称：Ｂｐｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、４，４’－ビス（５－メチルベンゾオキサゾール－２－イル）スチルベン（略称：ＢｚＯＳ）等の複素芳香族化合物、２－［３－（ジベンゾチオフェン－４－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＰＤＢｑ－ＩＩ）、２－［３’－（ジベンゾチオフェン－４－イル）ビフェニル－３－イル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＢＰＤＢｑ－ＩＩ）、２－［４－（３，６－ジフェニル－９Ｈ－カルバゾール－９－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ＣｚＰＤＢｑ－ＩＩＩ）、７－［３－（ジベンゾチオフェン－４－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：７ｍＤＢＴＰＤＢｑ－ＩＩ）、６－［３－（ジベンゾチオフェン－４－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：６ｍＤＢＴＰＤＢｑ－ＩＩ）等のキノキサリンないしはジベンゾキノキサリン誘導体を用いることができる。
また、ポリ（２，５－ピリジンジイル）（略称：ＰＰｙ）、ポリ［（９，９－ジヘキシルフルオレン－２，７－ジイル）－ｃｏ－（ピリジン－３，５－ジイル）］（略称：ＰＦ－Ｐｙ）、ポリ［（９，９－ジオクチルフルオレン－２，７－ジイル）－ｃｏ－（２，２’－ビピリジン－６，６’－ジイル）］（略称：ＰＦ－ＢＰｙ）のような高分子化合物を用いることもできる。
また、電子輸送層７４は、単層のものだけでなく、上記物質からなる層が２層以上積層した構造であってもよい。
＜＜電子注入層７５＞＞
電子注入層７５は、電子注入性の高い物質を含む層である。電子注入層７５には、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）、リチウム酸化物（ＬｉＯｘ）等のようなアルカリ金属、アルカリ土類金属、又はそれらの化合物を用いることができる。また、フッ化エルビウム（ＥｒＦ３）のような希土類金属化合物を用いることができる。また、電子注入層７５にエレクトライドを用いてもよい。エレクトライドとしては、例えば、カルシウムとアルミニウムの混合酸化物に電子を高濃度添加した物質等が挙げられる。なお、上述した電子輸送層７４を構成する物質を用いることもできる。
また、電子注入層７５に、有機化合物と電子供与体（ドナー）とを混合してなる複合材料を用いてもよい。このような複合材料は、電子供与体によって有機化合物に電子が発生するため、電子注入性及び電子輸送性に優れている。この場合、有機化合物としては、発生した電子の輸送に優れた材料であることが好ましく、具体的には、例えば上述した電子輸送層７４に用いる電子輸送性材料（金属錯体や複素芳香族化合物等）を用いることができる。電子供与体としては、有機化合物に対し電子供与性を示す物質であればよい。具体的には、アルカリ金属やアルカリ土類金属や希土類金属が好ましく、リチウム、セシウム、マグネシウム、カルシウム、エルビウム、イッテルビウム等が挙げられる。また、アルカリ金属酸化物やアルカリ土類金属酸化物が好ましく、リチウム酸化物、カルシウム酸化物、バリウム酸化物等が挙げられる。また、酸化マグネシウムのようなルイス塩基を用いることもできる。また、テトラチアフルバレン（略称：ＴＴＦ）等の有機化合物を用いることもできる。
＜＜電荷発生層４４＞＞
電荷発生層４４（電荷発生層４４ａ、電荷発生層４４ｂ）は、導電層４１と導電層４３との間に電圧を印加したときに、当該電荷発生層４４に接する２つのＥＬ層４２のうち、導電層４１と近い側のＥＬ層４２に電子を注入し、導電層４３と違い側のＥＬ層４２に正孔を注入する機能を有する。なお、電荷発生層４４は、正孔輸送性材料に電子受容体（アクセプター）が添加された構成であっても、電子輸送性材料に電子供与体（ドナー）が添加された構成であってもよい。また、これらの両方の構成が積層されていてもよい。なお、上述した材料を用いて電荷発生層４４を形成することにより、ＥＬ層が積層された場合における、本発明の一態様の半導体装置の駆動電圧の上昇を抑制することができる。
電荷発生層４４において、正孔輸送性材料に電子受容体が添加された構成とする場合、電子受容体としては、７，７，８，８－テトラシアノ－２，３，５，６－テトラフルオロキノジメタン（略称：Ｆ４－ＴＣＮＱ）、クロラニル等を挙げることができる。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウム等が挙げられる。
電荷発生層４４において、電子輸送性材料に電子供与体が添加された構成とする場合、電子供与体としては、アルカリ金属又はアルカリ土類金属又は希土類金属又は元素周期表における第２、第１３族に属する金属及びその酸化物、炭酸塩を用いることができる。具体的には、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、イッテルビウム（Ｙｂ）、インジウム（Ｉｎ）、酸化リチウム、炭酸セシウム等を用いることが好ましい。また、テトラチアナフタセンのような有機化合物を電子供与体として用いてもよい。
なお、発光素子４０の作製には、蒸着法等の真空プロセスや、スピンコート法やインクジェット法等の溶液プロセスを用いることができる。蒸着法を用いる場合には、スパッタ法、イオンプレーティング法、イオンビーム蒸着法、分子線蒸着法、真空蒸着法等の物理蒸着法（ＰＶＤ法）や、化学蒸着法（ＣＶＤ法）等を用いることができる。特に発光素子のＥＬ層に含まれる機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層については、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、マイクロコンタクト法等）等の方法により形成することができる。
なお、本実施の形態で示す発光素子のＥＬ層を構成する各機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層は、上述した材料に限られることはなく、それ以外の材料であっても各層の機能を満たせるものであれば組み合わせて用いることができる。一例としては、高分子化合物（オリゴマー、デンドリマー、ポリマー等）、中分子化合物（低分子と高分子の中間領域の化合物：分子量４００以上４０００以下）、無機化合物（量子ドット材料等）等を用いることができる。なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等を用いることができる。
＜画素の断面構成例２＞
図９は、画素１０の構成例を説明する断面図であり、図３に示す構成の画素１０の変形例である。図９に示す構成の画素１０は、ＥＬ層４２を塗り分けにより形成している点が、図３に示す構成の画素１０と異なる。
図３に示す構成の画素１０では、例えば全ての画素１０に設けられたＥＬ層４２が、白色光と赤外光を発する。一方、図９に示す構成の画素１０では、例えば赤色光を発するＥＬ層４２と、緑色光を発するＥＬ層４２と、青色光を発するＥＬ層４２と、赤外光を発するＥＬ層４２と、を塗り分けて形成する。このため、発光素子４０と重なる領域を有するようにフィルタ５１を設けなくてもよい。したがって、発光素子４０から発せられた光がフィルタ５１により吸収されることを抑制することができる。これにより、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。なお、図９に示す構成の画素１０においても、発光素子４０と重なる領域を有するようにフィルタ５１を設けてもよい。この場合、本発明の一態様の半導体装置から射出される光の色純度を高めることができる。
図１０Ａは、画素１０の構成例を説明する断面図であり、図３に示す構成の画素１０の変形例である。図１０Ａに示す構成の画素１０は、基板１１の裏面上に導電層３１が形成されておらず、基板１１の裏面側に低抵抗領域３４が形成されている点が、図３に示す構成の画素１０と異なる。
低抵抗領域３４は、図６Ａに示すように基板１１の裏面を研磨した後に、基板１１の裏面から不純物を添加することにより形成することができる。例えば、３価元素を添加することで、低抵抗領域３４をｐ型の領域とすることができ、５価元素を添加することで、低抵抗領域３４をｎ型の領域とすることができる。なお、基板１１がｐ型基板である場合、低抵抗領域３４はｐ型の領域とすることができ、基板１１がｎ型基板である場合、低抵抗領域３４はｎ型の領域とすることができる。また、上記不純物の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション等が挙げられる。
図１０Ｂは、画素１０の構成例を説明する断面図であり、図３に示す構成の画素１０の変形例である。図１０Ｂに示す構成の画素１０は、層６３の内部にマイクロレンズ５５を設けている点が、図３に示す構成の画素１０と異なる。
マイクロレンズ５５は、光電変換素子１２と重なる領域を有するように設けられる。これにより、光が垂直方向に光電変換素子１２に入射されるようになり、光電変換素子１２による光の検出感度を高めることができる。
なお、図１０Ｂでは、絶縁層３２に覆われるようにマイクロレンズ５５を設けているが、本発明の一態様はこれに限らない。例えば、絶縁層３３に覆われるようにマイクロレンズ５５を設けてもよい。また、層６３の内部と、層６３の上（図４参照）と、の両方に、マイクロレンズアレイを設けてもよい。
＜画素の断面構成例３＞
図１１は、画素１０の構成例を説明する断面図である。図１１に示す構成の画素１０は、基板６０と基板５０との間に、トランジスタ１０１、トランジスタ１３２、光電変換素子１２、発光素子４０等が設けられる。
図１１に示す構成の画素１０は、層６１と、層６４と、の積層構成とすることができる。層６１には、基板６０と、絶縁層８６と、絶縁層８０と、トランジスタ１０１及びトランジスタ１３２と、絶縁層８２と、が設けられる。トランジスタ１０１及びトランジスタ１３２は、絶縁層８０と絶縁層８２の間に設けられる。また、トランジスタ１０１及びトランジスタ１３２のチャネル形成領域、ソース領域、及びドレイン領域を覆うように絶縁層８５及び絶縁層８４が設けられる。また、絶縁層８４と絶縁層８２の間に、絶縁層８３が設けられる。
トランジスタ１０１のソース又はドレインの一方と電気的に接続されるように導電層２１が設けられ、トランジスタ１０１のソース又はドレインの他方と電気的に接続されるように導電層２２が設けられる。また、トランジスタ１３２のソース又はドレインの一方と電気的に接続されるように導電層２３が設けられ、トランジスタ１３２のソース又はドレインの他方と電気的に接続されるように導電層２４が設けられる。
基板６０として、シリコン基板、ガラス基板、セラミクス基板、樹脂基板等を用いることができる。なお、基板６０と、トランジスタ１０１及びトランジスタ１３２との間に、トランジスタ等を設けることができる。例えば、基板６０としてシリコン基板を用いた場合、Ｓｉトランジスタを設けることができる。
層６４には絶縁層３２と、発光素子４０と、光電変換素子１２と、絶縁層３３と、が設けられる。また、層６４には基板５０と、フィルタ５１と、が設けられる。基板５０と基板６０は封止層５２を介して封止されている。
導電層２１乃至導電層２４を覆うように絶縁層３２が設けられ、絶縁層３２上に発光素子４０及び光電変換素子１２が設けられる。
発光素子４０は、絶縁層３２側から、導電層４１、ＥＬ層４２、導電層４３の順に積層された積層構造を有する。光電変換素子１２は、絶縁層３２側から、導電層４５、活性層４６、導電層４３の順に積層された構成を有する。
ここで、導電層４１と導電層４５は同一の工程で形成することができる。具体的には、導電層２１乃至導電層２４上、及び絶縁層８２上に絶縁膜を成膜し、導電層２１に達する開口部、及び導電層２３に達する開口部を当該絶縁膜に設けることにより、絶縁層３２を形成する。次に、絶縁層３２上、及び上記開口部に導電膜を成膜した後、フォトリソグラフィ法等によりパターニングを行う。その後、形成したパターンに従って、当該導電膜をエッチング法等により加工する。以上により、導電層４１及び導電層４５を形成することができる。
また、導電層４３は、発光素子４０の共通電極と、光電変換素子１２の共通電極の両方を兼ねることができる。以上により、画素１０を図１１に示す構成とすることにより、本発明の一態様の半導体装置の作製工程を簡易なものとすることができる。したがって、本発明の一態様の半導体装置を低価格なものとすることができる。
導電層４１は、絶縁層３２に設けられた開口を介して、導電層２３と電気的に接続されている。導電層４５は、絶縁層３２に設けられた開口を介して、導電層２１と電気的に接続されている。また、導電層４１の端、及び導電層４５の端を覆うように、絶縁層３３が設けられる。
導電層４１及び導電層４５には、金属等の低抵抗の導電膜を用いることができる。例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一種以上を用いて形成することができる。
導電層４５は、光電変換素子１２の電極としての機能を有する。よって、光電変換素子１２の一方の電極は、導電層２１を介してトランジスタ１０１のソース又はドレインの一方と電気的に接続されているということができる。
活性層４６は、ｐ型半導体とｎ型半導体とを積層し、ｐｎ接合を実現した積層構造、又は、ｐ型半導体、ｉ型半導体、及びｎ型半導体を積層し、ｐｉｎ接合を実現した積層構造等とすることができる。
活性層４６に用いる半導体として、シリコン等の無機半導体、又は有機化合物を含む有機半導体を用いることができる。特に、有機半導体材料を用いると、発光素子４０のＥＬ層４２と、活性層４６とをそれぞれ同じ製造装置で形成することができるため好ましい。
活性層４６として有機半導体材料を用いる場合、ｎ型半導体の材料としては、フラーレン（例えばＣ６０、Ｃ７０等）又はその誘導体等の電子受容性の有機半導体材料を用いることができる。また、ｐ型半導体の材料としては、銅（ＩＩ）フタロシアニン（略称：ＣｕＰｃ）や５，１０，１５，２０－テトラフェニルビスベンゾ［５，６］インデノ［１，２，３－ｃｄ：１’，２’，３’－ｌｍ］ペリレン（略称：ＤＢＰ）等の電子供与性の有機半導体材料を用いることができる。活性層４６は、電子受容性の半導体材料と電子供与性の半導体材料の積層構造（ｐ－ｎ積層構造）としてもよいし、これらの間に電子受容性の半導体材料と電子供与性の半導体材料を共蒸着したバルクへテロ構造層を設けた積層構造（ｐ－ｉ－ｎ積層構造）としてもよい。また光を照射していない時の、暗電流を抑制する目的で、上記のｐ－ｎ積層構造又はｐ－ｉ－ｎ積層構造の周辺（上側又は下側）に、ホールブロック層として機能する層や、電子ブロック層として機能する層を設けてもよい。
画素１０を図１１に示す構成とする場合、画素１０の内部に基板１１を設ける必要が無い。このため、基板６０及び基板５０として、可とう性を有する基板（以下、可とう性基板ともいう）とすること等により、本発明の一態様の半導体装置を、可とう性を有する半導体装置とすることができる。
可とう性基板として、フィルムを用いた基板とすることが好ましく、特に樹脂フィルムを用いた基板とすることが好ましい。これにより、本発明の一態様の半導体装置の可とう性を高めることができ、また軽量化、薄型化が可能となる。
可とう性基板として、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用いることができる。又は、可撓性を有する程度の厚さのガラスを用いてもよい。
＜画素の回路構成例＞
図１２は、画素１０の構成例を説明する回路図である。画素１０は、光電変換素子１２が設けられた撮像回路１００と、発光素子４０が設けられた表示回路１３０と、を有する。
＜＜撮像回路の構成例＞＞
撮像回路１００は、光電変換素子１２の他、トランジスタ１０１と、トランジスタ１０２と、トランジスタ１０３と、トランジスタ１０４と、容量素子１０５と、を有する。なお、容量素子１０５を設けない構成としてもよい。
光電変換素子１２の一方の電極は、トランジスタ１０１のソース又はドレインの一方と電気的に接続されている。トランジスタ１０１のソース又はドレインの一方は、トランジスタ１０２のソース又はドレインの一方と電気的に接続されている。トランジスタ１０２のソース又はドレインの一方は、トランジスタ１０３のゲートと電気的に接続されている。トランジスタ１０３のゲートは、容量素子１０５の一方の電極と電気的に接続されている。トランジスタ１０３のソース又はドレインの一方は、トランジスタ１０４のソース又はドレインの一方と電気的に接続されている。
ここで、トランジスタ１０１のソース又はドレインの一方、トランジスタ１０２のソース又はドレインの一方、トランジスタ１０３のゲート、及び容量素子１０５の一方の電極が電気的に接続されているノードをノードＦＤとする。ノードＦＤは電荷蓄積部として機能させることができる。
トランジスタ１０１のゲートは、配線１１１と電気的に接続されている。トランジスタ１０２のゲートは、配線１１２と電気的に接続されている。トランジスタ１０４のゲートは、配線１１４と電気的に接続されている。光電変換素子１２の他方の電極は、配線１２１と電気的に接続されている。トランジスタ１０２のソース又はドレインの他方は、配線１２２と電気的に接続されている。トランジスタ１０４のソース又はドレインの他方は、配線１２４と電気的に接続されている。容量素子１０５の他方の電極は、配線１２５と電気的に接続されている。
配線１１１、配線１１２、及び配線１１４は走査線としての機能を有し、配線１１１、配線１１２、配線１１４を介して各トランジスタのゲートに供給される信号により、各トランジスタの導通を制御することができる。配線１２４はデータ線としての機能を有し、光電変換素子１２により取得された撮像データは配線１２４を介して撮像回路１００の外部に出力される。
配線１２１、配線１２２、及び配線１２５は電源線としての機能を有する。図１２に示す撮像回路１００は、光電変換素子１２のカソードがトランジスタ１０１のソース又はドレインの一方と電気的に接続され、光電変換素子１２のアノードが配線１２１と電気的に接続される構成である。よって、配線１２１を低電位、配線１２２を高電位とすることにより、ノードＦＤを高電位にリセットして動作させる構成とすることができるので、光電変換素子１２を逆バイアスで動作させることができる。なお、配線１２５は、低電位とすることができる。
本明細書等において、高電位とは、低電位よりも高い電位を示す。例えば、高電位は正電位とすることができ、低電位は接地電位又は負電位とすることができる。
トランジスタ１０１は、転送トランジスタとしての機能を有する。トランジスタ１０１を導通状態とすることにより、ノードＦＤの電位を、光電変換素子１２の露光量に応じた電位とすることができる。これにより、撮像回路１００が撮像データを取得することができる。
トランジスタ１０２は、リセットトランジスタとしての機能を有する。トランジスタ１０２を導通状態とすることにより、ノードＦＤの電位を配線１２２の電位にリセットすることができる。
トランジスタ１０３は、増幅トランジスタとしての機能を有し、ノードＦＤの電位に応じた出力を行うことができる。
トランジスタ１０４は、選択トランジスタとしての機能を有する。トランジスタ１０４を導通状態とすることにより、撮像データを配線１２４に出力することができる。具体的には、配線１２４の電流を、撮像データに対応する値とすることができる。
＜＜表示回路の構成例＞＞
表示回路１３０は、発光素子４０の他、トランジスタ１３１と、トランジスタ１３２と、トランジスタ１３３と、容量素子１３４と、を有する。
トランジスタ１３１のソース又はドレインの一方は、トランジスタ１３２のゲートと電気的に接続されている。トランジスタ１３２のゲートは、容量素子１３４の一方の電極と電気的に接続されている。トランジスタ１３２のソース又はドレインの一方は、トランジスタ１３３のソース又はドレインの一方と電気的に接続されている。トランジスタ１３３のソース又はドレインの一方は、容量素子１３４の他方の電極と電気的に接続されている。容量素子１３４の他方の電極は、発光素子４０の一方の電極と電気的に接続されている。
トランジスタ１３１のソース又はドレインの他方は、配線１４１と電気的に接続されている。トランジスタ１３２のソース又はドレインの他方は、配線１４２と電気的に接続されている。トランジスタ１３３のソース又はドレインの他方は、配線１４３と電気的に接続されている。トランジスタ１３１のゲート、及びトランジスタ１３３のゲートは、配線１４４と電気的に接続されている。発光素子４０の他方の電極は、配線１４５と電気的に接続されている。
配線１４１はデータ線としての機能を有し、発光素子４０の発光輝度に関する情報を有するデータが、配線１４１を介して表示回路１３０に供給される。配線１４３はモニタ線としての機能を有し、配線１４３を流れる電流を検出すること等により、発光素子４０の電気特性等を検出することができる。配線１４４は走査線としての機能を有し、配線１４４を介してトランジスタ１３１及びトランジスタ１３３のゲートに供給される信号により、トランジスタ１３１及びトランジスタ１３３の導通を制御することができる。
配線１４２及び配線１４５は電源線としての機能を有する。図１２に示す表示回路１３０は、発光素子４０のアノードがトランジスタ１３２のソース又はドレインの一方と電気的に接続され、発光素子４０のカソードが配線１４５と電気的に接続される構成である。よって、配線１４２を高電位、配線１４５を低電位とすることにより、発光素子４０を順バイアスで動作させることができるので、発光素子４０に、表示回路１３０に供給されたデータに対応する大きさの電流を流すことができる。これにより、発光素子４０を、表示回路１３０に供給されたデータに対応する輝度で発光させることができる。
図１２に示す構成の表示回路１３０において、トランジスタ１３１を導通状態とすることにより、トランジスタ１３２のゲートの電位を、配線１４１から供給されるデータに対応する電位とすることができる。これにより、表示回路１３０にデータを書き込むことができる。
トランジスタ１３２は、駆動トランジスタとしての機能を有し、当該トランジスタに供給される電位に応じて発光素子４０に流れる電流を制御することができる。
また、トランジスタ１３３を導通状態とすることにより、配線１４３に電流を流すことができる。これにより、発光素子４０の電気特性等を取得することができる。
図１２では、撮像回路１００と、表示回路１３０と、が電気的に接続されない構成としている。これにより、撮像回路１００と、表示回路１３０と、を独立して制御することができる。なお、撮像回路１００と、表示回路１３０と、が電気的に接続される構成とする場合、撮像回路１００の動作と、表示回路１３０の動作と、を互いに依存させて制御することができる。
＜半導体装置の構成例＞
図１３Ａは、本発明の一態様の半導体装置の構成例を説明するブロック図である。当該半導体装置は、マトリクス状に配列された画素１０を有する画素アレイ１５１と、ゲートドライバ回路１５２と、ソースドライバ回路１５３と、を有する。画素１０には、撮像回路１００及び表示回路１３０が設けられる。
ゲートドライバ回路１５２は、画素アレイ１５１の行を選択する機能を有する。ソースドライバ回路１５３は、表示回路１３０に供給するデータを生成する機能を有する。また、ソースドライバ回路１５３は、撮像回路１００が取得した撮像データを受信し、半導体装置の外部に出力する機能を有する。
図１３Ａに示す半導体装置では、全ての画素１０が撮像回路１００と表示回路１３０の両方を有しているが、本発明の一態様はこれに限らない。図１３Ｂは、画素アレイ１５１の構成例を示す図であり、図１３Ａに示す構成の画素アレイ１５１の変形例である。図１３Ｂに示す構成の画素アレイ１５１は、一部の画素１０にのみ撮像回路１００が設けられている点が、図１３Ａに示す構成の画素アレイ１５１と異なる。
図１３Ｂに示す構成の画素アレイ１５１を有する半導体装置では、表示回路１３０の開口面積を大きくすることができる。これにより、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。
ここで、図１２等に示す撮像回路１００が有する、トランジスタ１０１及びトランジスタ１０２にはＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、オフ電流が極めて低い特性を有する。トランジスタ１０１及びトランジスタ１０２にＯＳトランジスタを用いることによって、ノードＦＤで電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。
図１４Ａはローリングシャッタ方式の動作方法を模式化した図であり、図１４Ｂはグローバルシャッタ方式を模式化した図である。Ｅｎはｎ列目（ｎは自然数）の露光（蓄積動作）、Ｒｎはｎ列目の読み出し動作を表している。図１４Ａ、図１４Ｂでは、１行目（Ｌｉｎｅ［１］）からＭ行目（Ｌｉｎｅ［Ｍ］）（Ｍは自然数）までの動作を示している。
ローリングシャッタ方式は、露光とデータの読み出しを順次行う動作方法であり、ある行の読み出し期間と他の行の露光期間を重ねる方式である。露光後すぐに読み出し動作を行うため、データの保持期間が比較的短い回路構成であっても撮像を行うことができる。しかしながら、撮像の同時性がないデータで１フレームの画像が構成されるため、動体の撮像においては画像に歪が生じてしまう。
一方で、グローバルシャッタ方式は、全画素で同時に露光を行って各画素にデータを保持し、行毎にデータを読み出す動作方法である。したがって、動体の撮像であっても歪のない画像を得ることができる。
画素にＳｉトランジスタ等の比較的オフ電流の高いトランジスタを用いた場合は、電荷蓄積部から電荷がリークしやすいためローリングシャッタ方式が用いられる。Ｓｉトランジスタを用いてグローバルシャッタ方式を実現するには、別途メモリ回路等を設ける必要があり、さらに複雑な動作を高速で行わなければならない。一方で、画素にＯＳトランジスタを用いた場合は、電荷蓄積部からの電荷のリークがほとんどないため、容易にグローバルシャッタ方式を実現することができる。
なお、トランジスタ１０３及びトランジスタ１０４にもＯＳトランジスタを適用してもよい。また、表示回路１３０が有するトランジスタ１３１乃至トランジスタ１３３にもＯＳトランジスタを適用してもよい。本発明の一態様の半導体装置が有するトランジスタの全てを、ＯＳトランジスタ等、一種類のトランジスタとすることにより、本発明の一態様の半導体装置の作製工程を簡易なものとすることができる。よって、本発明の一態様の半導体装置を低価格なものとすることができる。なお、トランジスタ１０１乃至トランジスタ１０４、及びトランジスタ１３１乃至トランジスタ１３３の全て又は一部を、Ｓｉトランジスタとしてもよい。Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン、単結晶シリコン等）を有するトランジスタ等が挙げられる。
図１５は、画素１０の構成例を説明する回路図であり、図１２に示す構成の画素１０の変形例である。図１５に示す構成の画素１０は、撮像回路１００が有する容量素子１０５の他方の電極に、電源線としての機能を有する配線１２５ではなく、データ線としての機能を有する配線１５５が電気的に接続されている点が、図１２に示す構成の画素１０と異なる。
図１５に示す構成の撮像回路１００では、配線１５５を介して、容量素子１０５の他方の電極にデータを供給することができる。当該データは、光電変換素子１２を用いて取得した撮像データに付加することができる。これにより、例えば撮像回路１００が取得した撮像データを補正することができる。例えば、撮像回路１００が取得した撮像データに対し、ノイズ除去等の画像処理を行うことができる。
なお、図１５に示す撮像回路１００は、光電変換素子１２のアノードがトランジスタ１０１のソース又はドレインの一方と電気的に接続され、光電変換素子１２のカソードが配線１２１と電気的に接続される構成である。よって、配線１２１を高電位、配線１２２を低電位とすることにより、ノードＦＤを低電位にリセットして動作させることができるので、光電変換素子１２を逆バイアスで動作させることができる。
図１６は、本発明の一態様の半導体装置の構成例を説明するブロック図であり、図１３Ａに示す構成の半導体装置の変形例である。図１６に示す構成の半導体装置は、データ生成回路１５４を有する点が、図１３Ａに示す構成の半導体装置と異なる。
図１６に示す画素１０として、図１５に示す構成の画素１０を適用することができる。撮像回路１００と電気的に接続された配線１５５は、データ生成回路１５４と電気的に接続されている。データ生成回路１５４は、撮像回路１００に供給するデータを生成する機能を有する。データ生成回路１５４が生成したデータは、配線１５５を介して撮像回路１００に供給される。具体的には、データ生成回路１５４が生成したデータは、配線１５５を介して、撮像回路１００が有する容量素子１０５の他方の電極に供給される。
図１７は、図１５に示す構成の撮像回路１００の動作方法の一例を説明するタイミングチャートである。なお、本明細書におけるタイミングチャートにおいて、“Ｈ”は高電位を示し、“Ｌ”は低電位を示す。
期間Ｔ１において、配線１１１の電位、及び配線１１２の電位を高電位とし、配線１１４の電位を低電位とすることにより、トランジスタ１０１及びトランジスタ１０２が導通し、トランジスタ１０４が非導通となる。これにより、ノードＦＤの電位が配線１２２の電位である低電位にリセットされる。また、配線１５５の電位を、参照電位である電位Ｖｒｅｆとする。電位Ｖｒｅｆは、例えば接地電位とすることができる。以下では、電位Ｖｒｅｆは接地電位とする。
期間Ｔ２において、配線１１１の電位を高電位とし、配線１１２の電位、及び配線１１４の電位を低電位とすることにより、トランジスタ１０１が導通し、トランジスタ１０２及びトランジスタ１０４が非導通となる。これにより、光電変換素子１２への露光量に応じてノードＦＤの電位が上昇する。なお、配線１５５の電位は電位Ｖｒｅｆのままとする。
期間Ｔ３において、配線１１１の電位、配線１１２の電位、及び配線１１４の電位を低電位とすることにより、トランジスタ１０１、トランジスタ１０２、及びトランジスタ１０４が非導通となる。これにより、ノードＦＤの電位が確定し、保持される。以上により、撮像データが取得される。ここで、確定したノードＦＤの電位を、電位Ｖ１とする。なお、配線１５５の電位は電位Ｖｒｅｆのままとする。
ノードＦＤと電気的に接続されるトランジスタ１０１及びトランジスタ１０２に、オフ電流の低いＯＳトランジスタを用いることによって、ノードＦＤからの電荷のリークを抑えることができ、撮像回路１００が取得した撮像データの保持時間を延ばすことができる。
期間Ｔ４において、配線１１１の電位、及び配線１１２の電位を低電位とし、配線１１４の電位を高電位とすることにより、トランジスタ１０１及びトランジスタ１０２が非導通となり、トランジスタ１０４が導通する。これにより、次の数式（１）で示される電流Ｉｒｅｆが、配線１２４に流れる。ここで、ｋは比例定数、Ｖｔｈはトランジスタ１０３のしきい値電圧である。なお、配線１５５の電位は電位Ｖｒｅｆのままとする。
その後、期間Ｔ５において、配線１５５の電位を、図１６に示すデータ生成回路１５４が生成したデータに対応する電位とする。当該電位を電位Ｖ２とし、ノードＦＤの容量結合係数を１とすると、ノードＦＤの電位は電位“Ｖ１＋Ｖ２”となる。これにより、次の数式（２）で示される電流Ｉが、配線１２４に流れる。
配線１２４を流れる電流が数式（２）で示される値となった後、“Ｉｒｅｆ－Ｉ”を算出する。当該演算は、演算回路（図１６等には図示せず）等を用いて行うことができる。なお、以下では、“Ｉｒｅｆ－Ｉ”をΔＩと表記する。
次に、数式（３）に示すΔＩから、露光されていない場合の“Ｉｒｅｆ－Ｉ”であるΔＩ０を差し引いた値を算出する。つまり、“ΔＩ－ΔＩ０”を算出する。当該演算は、上記演算回路等を用いて行うことができる。ここで、ΔＩ０は以下の数式（４）で示すことができる。なお、配線１２４を流れる電流がΔＩ０である場合における、ノードＦＤの電位は、配線１２２の電位であるとし、当該電位は接地電位であるとする。
よって、“ΔＩ－ΔＩ０”は以下の数式（５）で示すことができる。
以上により、配線１２４に流れる電流の値が、撮像回路１００が取得した撮像データに対応する電位Ｖ１と、データ生成回路１５４から撮像回路１００に供給されたデータに対応する電位Ｖ２と、の積に対応する値となる。よって、撮像回路１００が取得した撮像データに、データ生成回路１５４から撮像回路１００に供給されたデータを付加することができる。以上が期間Ｔ５における動作である。
期間Ｔ６において、配線１１１、配線１１２、及び配線１１４の電位を低電位とする。これにより、トランジスタ１０１、トランジスタ１０２、及びトランジスタ１０４が非導通となる。以上が図１５に示す構成の撮像回路１００の動作方法の一例である。
＜トランジスタの構成例＞
図１８Ａに、トランジスタ１０１等に適用することができるＯＳトランジスタの詳細な構成例を示す。図１８Ａに示すＯＳトランジスタは、金属酸化物層及び導電層の積層上に絶縁層を設け、当該金属酸化物層に達する溝を当該絶縁層及び導電層に設けることでソース電極２０５及びドレイン電極２０６を形成する、セルフアライン型の構成である。
ＯＳトランジスタは、金属酸化物層２０７に形成されるチャネル形成領域２１０、ソース領域２０３、及びドレイン領域２０４の他、ゲート電極２０１、ゲート絶縁層２０２、及びバックゲート電極２３５を有する構成とすることができる。ここで、上記溝には少なくともゲート絶縁層２０２及びゲート電極２０１が設けられる。当該溝には、さらに金属酸化物層２０８が設けられていてもよい。また、絶縁層８５は、バックゲート電極２３５のゲート絶縁層としての機能を有する。
ＯＳトランジスタは、図１８Ｂに示すように、ゲート電極２０１をマスクとして金属酸化物層にソース領域２０３及びドレイン領域２０４を形成するセルフアライン型の構成としてもよい。
又は、図１８Ｃに示すように、ソース電極２０５又はドレイン電極２０６とゲート電極２０１とが重なる領域を有するノンセルフアライン型のトップゲート型トランジスタであってもよい。
バックゲート電極２３５は、図１８Ｄに示すトランジスタのチャネル幅方向の断面図のように、対向して設けられるトランジスタのフロントゲートであるゲート電極２０１と電気的に接続してもよい。なお、図１８Ｄは図１８Ａのトランジスタを例として示しているが、その他の構造のトランジスタも同様である。また、バックゲート電極２３５にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本実施の形態は、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）等と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）等と、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、又はＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、又はＩｎ（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３等が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域は、ＧａＯＸ３等が主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３等が主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３等が主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３等に起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、及び高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を用いることができる電子機器の一例を説明する。
図１９Ａは生体認証機器であり、筐体９１１、操作ボタン９１２、検知部９１３等を有する。検知部９１３上に手や指をかざす、又は密着することにより静脈の形状を認識することができる。検知部９１３は、画像を表示することもできる。取得したデータは無線通信ユニット９１４でサーバに送信してデータベースと照合し、個人を特定することができる。また、操作ボタンにより暗証番号等を入力することもできる。
本発明の一態様の半導体装置は検知部９１３の直下に配置される。これにより、検知部９１３による検出感度を高め、また検知部９１３に高輝度の画像を表示することができる。
図１９Ｂは非破壊検査機器であり、筐体９２１、操作パネル９２２、搬送機構９２３、モニタ９２４、検知ユニット９２５等を有する。被検査部材９２６は搬送機構９２３で検知ユニット９２５の直下に運搬される。被検査部材９２６は、検知ユニット９２５内に設けられた本発明の一態様の半導体装置で撮像が行われ、撮像された画像がモニタ９２４に映し出される。その後、筐体９２１の出口まで運搬され、不良品が分別されて回収される。
本発明の一態様の半導体装置は検知ユニット９２５の直下に配置される。これにより、検知ユニット９２５による検出感度を高めることができる。
図１９Ｃは食品選別機器であり、筐体９３１、操作ボタン９３２、表示部９３３、遮光フード９３４等を有する。果物等の被検査食材に受光部の周囲に設けられた遮光フード９３４を密着させて撮像することにより、食材内に混入した異物、虫、食材内部の空洞や腐敗等を検出することができる。また、検出した赤外光等の強度から食材の糖度や水分量等も検出することができる。食品選別機器では、不良品やグレードの選別や収穫期の判断を行うことができる。
本発明の一態様の半導体装置は、受光部に設けることができる。これにより、受光部による光の検出感度を高めることができる。なお、図１９Ｂに示す構成を食品選別機器として用いてもよい。又は、図１９Ｃに示す構成を非破壊検査機器として用いてもよい。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を用いることができる市場イメージについて説明する。
＜市場イメージ＞
まず、本発明の一態様の半導体装置を用いることができる市場イメージを図２０に示す。図２０において、領域７０１は、チャネル形成領域に酸化物半導体を有するトランジスタを適用したディスプレイ（Ｄｉｓｐｌａｙ）に応用可能な製品領域（ＯＳ Ｄｉｓｐｌａｙ）を表し、領域７０２は、チャネル形成領域に酸化物半導体を有するトランジスタを適用したＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）をアナログ（ａｎａｌｏｇ）に応用可能な製品領域（ＯＳ ＬＳＩ ａｎａｌｏｇ）を表し、領域７０３は、チャネル形成領域に酸化物半導体を有するトランジスタを適用したＬＳＩをデジタル（ｄｉｇｉｔａｌ）に応用可能な製品領域（ＯＳ ＬＳＩ ｄｉｇｉｔａｌ）を表す。本発明の一態様の半導体装置は、図２０に示す領域７０１、領域７０２、及び領域７０３の３つの領域、別言すると３つの大きな市場に好適に用いることができる。
また、図２０において、領域７０４は、領域７０１と、領域７０２とが重なった領域を表し、領域７０５は、領域７０２と、領域７０３とが重なった領域を表し、領域７０６は、領域７０１と、領域７０３とが重なった領域を表し、領域７０７は、領域７０１と、領域７０２と、領域７０３とが、それぞれ重なった領域を表す。
ＯＳ Ｄｉｓｐｌａｙでは、例えば、Ｂｏｔｔｏｍ Ｇａｔｅ型のＯＳ ＦＥＴ（ＢＧ ＯＳＦＥＴ）、Ｔｏｐ Ｇａｔｅ型のＯＳ ＦＥＴ（ＴＧ ＯＳ ＦＥＴ）などのＦＥＴ構造を好適に用いることができる。なお、Ｂｏｔｔｏｍ Ｇａｔｅ型のＯＳ ＦＥＴには、チャネルエッチ型のＦＥＴ、及びチャネル保護型のＦＥＴも含まれる。また、Ｔｏｐ Ｇａｔｅ型のＯＳ ＦＥＴには、ＴＧＳＡ（Ｔｏｐ Ｇａｔｅ Ｓｅｌｆ－Ａｌｉｇｎｅｄ）型のＦＥＴも含まれる。
また、ＯＳ ＬＳＩ ａｎａｌｏｇ及びＯＳ ＬＳＩ ｄｉｇｉｔａｌでは、例えば、Ｇａｔｅ Ｌａｓｔ型のＯＳ ＦＥＴ（ＧＬ ＯＳ ＦＥＴ）を好適に用いることができる。
なお、上述のトランジスタは、それぞれ、ゲート電極が１つのＳｉｎｇｌｅ Ｇａｔｅ構造のトランジスタ、ゲート電極が２つのＤｕａｌ Ｇａｔｅ構造のトランジスタ、またはゲート電極が３つ以上のトランジスタを含む。また、Ｄｕａｌ Ｇａｔｅ構造のトランジスタの中でも特に、Ｓ－ｃｈａｎｎｅｌ（ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ）構造のトランジスタを用いると好適である。
なお、本明細書等において、Ｓ－ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。
また、ＯＳ Ｄｉｓｐｌａｙ（領域７０１）に含まれる製品としては、ＬＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、及びＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を表示素子に有する製品が挙げられる。または、上記表示素子と、Ｑ－Ｄｏｔ（Ｑｕａｎｔｕｍ Ｄｏｔ）とを組み合わせることも好適である。
なお、本実施の形態において、ＥＬとは、有機ＥＬ、及び無機ＥＬを含む。また、本実施の形態において、ＬＥＤとは、マイクロＬＥＤ、ミニＬＥＤ、及びマクロＬＥＤを含む。なお、本明細書等において、チップの面積が１００００μｍ２以下の発光ダイオードをマイクロＬＥＤ、チップの面積が１００００μｍ２より大きく１ｍｍ２以下の発光ダイオードをミニＬＥＤ、チップの面積が１ｍｍ２より大きい発光ダイオードをマクロＬＥＤと記す場合がある。
また、ＯＳ ＬＳＩ ａｎａｌｏｇ（領域７０２）に含まれる製品としては、様々な周波数の音域（例えば、周波数が２０Ｈｚ以上２０ｋＨｚ以下の可聴音、または２０ｋＨｚ以上の超音波など）に対応する音源定位デバイス、あるいはバッテリー制御用デバイス（バッテリー制御用ＩＣ、バッテリー保護用ＩＣ、またはバッテリマネジメントシステム）などが挙げられる。
また、ＯＳ ＬＳＩ ｄｉｇｉｔａｌ（領域７０３）に含まれる製品としては、メモリデバイス、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）デバイス、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）デバイス、ＦＰＧＡ（ｆｉｅｌｄ－ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）デバイス、パワーデバイス、ＯＳ ＬＳＩと、Ｓｉ ＬＳＩとを積層または混在させたハイブリッドデバイス、発光素子などが挙げられる。
また、領域７０４に含まれる製品としては、表示領域に赤外線センサ、または近赤外線センサを有する表示素子、あるいはＯＳ ＦＥＴを有するセンサ付き信号処理デバイス、または埋め込み型バイオセンサデバイスなどが挙げられる。また、領域７０５に含まれる製品としては、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換回路などを有する処理回路、あるいは、当該処理回路を有するＡＩ（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）デバイスなどが挙げられる。また、領域７０６に含まれる製品としては、Ｐｉｘｅｌ ＡＩ技術が適用された表示デバイスなどが挙げられる。なお、本明細書等において、Ｐｉｘｅｌ ＡＩ技術とは、ディスプレイの画素回路に搭載されたＯＳ ＦＥＴなどにより構成されるメモリを活用する技術をいう。
また、領域７０７に含まれる製品としては、上記領域７０１乃至領域７０６に含まれる、あらゆる製品を組み合わせた複合的な製品が挙げられる。
以上のように、本発明の一態様の半導体装置は、図２０に示すように、あらゆる製品領域に適用することが可能である。すなわち、本発明の一態様の半導体装置は、多くの市場に適用することが可能である。
なお、本実施の形態に示す構成は、本明細書等に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１０：画素、１０Ｂ：画素、１０Ｇ：画素、１０ＩＲ：画素、１０Ｒ：画素、１１：基板、１２：光電変換素子、１３：低抵抗領域、１４：導電層、２１：導電層、２２：導電層、２３：導電層、２４：導電層、３０：基板、３１：導電層、３２：絶縁層、３３：絶縁層、３４：低抵抗領域、４０：発光素子、４１：導電層、４２：ＥＬ層、４２ａ：ＥＬ層、４２ｂ：ＥＬ層、４２ｃ：ＥＬ層、４３：導電層、４４：電荷発生層、４４ａ：電荷発生層、４４ｂ：電荷発生層、４５：導電層、４６：活性層、５０：基板、５１：フィルタ、５１Ｂ：フィルタ、５１Ｇ：フィルタ、５１ＩＲ：フィルタ、５１Ｒ：フィルタ、５２：封止層、５３：フィルタ、５４：マイクロレンズ、５５：マイクロレンズ、５６：光制御層、６０：基板、６１：層、６２：層、６３：層、６４：層、７１：正孔注入層、７２：正孔輸送層、７３：発光層、７４：電子輸送層、７５：電子注入層、８０：絶縁層、８１：絶縁層、８２：絶縁層、８３：絶縁層、８４：絶縁層、８５：絶縁層、８６：絶縁層、８７：絶縁層、１００：撮像回路、１０１：トランジスタ、１０２：トランジスタ、１０３：トランジスタ、１０４：トランジスタ、１０５：容量素子、１１１：配線、１１２：配線、１１４：配線、１２１：配線、１２２：配線、１２４：配線、１２５：配線、１３０：表示回路、１３１：トランジスタ、１３２：トランジスタ、１３３：トランジスタ、１３４：容量素子、１４１：配線、１４２：配線、１４３：配線、１４４：配線、１４５：配線、１５１：画素アレイ、１５２：ゲートドライバ回路、１５３：ソースドライバ回路、１５４：データ生成回路、１５５：配線、２０１：ゲート電極、２０２：ゲート絶縁層、２０３：ソース領域、２０４：ドレイン領域、２０５：ソース電極、２０６：ドレイン電極、２０７：金属酸化物層、２０８：金属酸化物層、２１０：チャネル形成領域、２３５：バックゲート電極、６１０：演算装置、６１１：演算部、６１２：記憶部、６２０：入出力装置、６６０：部、６７０：電気錠、７０１：領域、７０２：領域、７０３：領域、７０４：領域、７０５：領域、７０６：領域、７０７：領域、９１１：筐体、９１２：操作ボタン、９１３：検知部、９１４：無線通信ユニット、９２１：筐体、９２２：操作パネル、９２３：搬送機構、９２４：モニタ、９２５：検知ユニット、９２６：被検査部材、９３１：筐体、９３２：操作ボタン、９３３：表示部、９３４：遮光フード

Claims (2)

  1. 演算装置と、
    入出力装置と、を有し、
    前記演算装置は、第１の制御情報および第２の制御情報を供給し、
    前記演算装置は、検知信号を供給され、
    前記入出力装置は、電気錠および読み取り部を備え、
    前記電気錠は、前記第２の制御情報に基づいて、解錠し、
    前記読み取り部は、前記第１の制御情報を供給され、前記検知信号を供給し、
    前記読み取り部は、発光素子および画素アレイを備え、
    前記発光素子は、赤外光および可視光を発する機能を有し、
    前記画素アレイは、画素を備え、
    前記画素は、撮像回路および光電変換素子を備え、
    前記撮像回路は、前記光電変換素子と電気的に接続され、
    前記撮像回路は、トランジスタを含み、
    前記トランジスタは、酸化物半導体膜を備え、
    前記光電変換素子は、有機半導体膜を含み、
    前記演算装置は、演算部および記憶部を備え、
    前記記憶部は、プログラムおよび第１のデータベースを格納し、
    前記演算部は、前記プログラムに基づいて、前記検知信号から特徴量を抽出し、前記演算部は前記第１のデータベースを用いて、前記特徴量を検定し、前記検定した結果に基づいて、前記第２の制御情報を供給し、
    前記記憶部は、第２のデータベースを格納し、
    前記演算部は、前記検定した結果に基づいて、前記第２のデータベースに開錠した履歴を記録する、認証システム。
  2. 請求項１において、
    前記プログラムは、第１のステップ乃至第７のステップを有し、
    前記第１のステップにおいて、前記演算装置は、前記第１の制御情報を供給し、前記発光素子は、前記第１の制御情報に基づいて前記赤外光および前記可視光を発し、前記読み取り部は、前記画素アレイを用いて撮像し、
    前記第２のステップにおいて、前記検知信号に、所定の大きさを超える変化が認められる場合は、前記第３のステップに進み、所定の大きさを超える変化が認められない場合は、前記第１のステップに進み、
    前記第３のステップにおいて、前記演算装置は、前記検知信号を取得し、
    前記第４のステップにおいて、前記検知信号から前記特徴量を抽出し、
    前記第５のステップにおいて、前記第１のデータベースを用いて、前記特徴量を検定し、前記第１のデータベースが前記特徴量と一致するデータを含む場合は、前記第６のステップに進み、前記第１のデータベースが前記特徴量と一致するデータを含まない場合は、前記第１のステップに進み、
    前記第６のステップにおいて、前記第２の制御情報を供給し、前記電気錠を解錠し、
    前記第７のステップにおいて、前記解錠した履歴を前記第２のデータベースに記録する、認証システム。
JP2024063416A 2018-10-05 2024-04-10 認証システム Pending JP2024096140A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018189681 2018-10-05
JP2018189681 2018-10-05
JP2020550947A JP7472029B2 (ja) 2018-10-05 2019-09-26 認証システム
PCT/IB2019/058152 WO2020070590A1 (ja) 2018-10-05 2019-09-26 認証システム、認証システムを用いた解錠履歴の記録方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020550947A Division JP7472029B2 (ja) 2018-10-05 2019-09-26 認証システム

Publications (1)

Publication Number Publication Date
JP2024096140A true JP2024096140A (ja) 2024-07-12

Family

ID=70055896

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020550947A Active JP7472029B2 (ja) 2018-10-05 2019-09-26 認証システム
JP2024063416A Pending JP2024096140A (ja) 2018-10-05 2024-04-10 認証システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020550947A Active JP7472029B2 (ja) 2018-10-05 2019-09-26 認証システム

Country Status (3)

Country Link
US (2) US11847195B2 (ja)
JP (2) JP7472029B2 (ja)
WO (1) WO2020070590A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7462619B2 (ja) 2019-05-10 2024-04-05 株式会社半導体エネルギー研究所 表示装置、及び電子機器
US11832464B2 (en) 2019-08-02 2023-11-28 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
KR20220009562A (ko) * 2020-07-16 2022-01-25 엘지디스플레이 주식회사 표시장치와 이를 포함한 모바일 단말기

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006149634A (ja) 2004-11-29 2006-06-15 Canon Inc 指の生体情報検出装置及び生体情報認証装置
US8736587B2 (en) 2008-07-10 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052085A1 (ja) 2009-10-30 2011-05-05 富士通フロンテック株式会社 生体情報登録方法、生体認証方法および生体認証装置
JP5476095B2 (ja) 2009-11-04 2014-04-23 株式会社イトーキ 生体通信用認証装置及び生体通信用認証システム
JP5782613B2 (ja) 2010-04-12 2015-09-24 国立大学法人 鹿児島大学 入室者認証装置
CN103460244B (zh) * 2011-03-29 2016-02-10 富士通先端科技株式会社 生物体认证装置、生物体认证系统以及生物体认证方法
US9053365B2 (en) * 2013-09-16 2015-06-09 EyeVerify, Inc. Template update for biometric authentication
JP6303485B2 (ja) * 2013-12-20 2018-04-04 富士通株式会社 生体認証装置及び生体認証方法
JP6340793B2 (ja) 2013-12-27 2018-06-13 セイコーエプソン株式会社 光学装置
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
WO2016084214A1 (ja) * 2014-11-28 2016-06-02 株式会社日立製作所 血管画像撮影装置および個人認証システム
US9987489B2 (en) * 2015-03-27 2018-06-05 Elwha Llc Controlling ear stimulation in response to electrical contact sensing
JP6660720B2 (ja) * 2015-12-08 2020-03-11 株式会社日立製作所 指静脈認証装置
JP6020748B1 (ja) 2016-01-08 2016-11-02 日本電産リード株式会社 扉用虹彩認証装置、及び虹彩認証システム
JP2017196319A (ja) * 2016-04-28 2017-11-02 ソニー株式会社 撮像装置、認証処理装置、撮像方法、認証処理方法およびプログラム
US10931859B2 (en) * 2016-05-23 2021-02-23 InSyte Systems Light emitter and sensors for detecting biologic characteristics
JP6648639B2 (ja) * 2016-05-27 2020-02-14 富士通株式会社 生体情報処理装置、生体情報処理方法および生体情報処理プログラム
JP2019219698A (ja) 2016-09-16 2019-12-26 日本電産リード株式会社 虹彩認証装置
JP6840973B2 (ja) * 2016-09-23 2021-03-10 富士通株式会社 照合方法、照合装置、照合プログラム
GB2555817A (en) * 2016-11-10 2018-05-16 Sthaler Ltd Biometric transaction system
TWI837648B (zh) * 2017-07-31 2024-04-01 日商松下知識產權經營股份有限公司 拍攝裝置
US10719692B2 (en) * 2017-09-09 2020-07-21 Apple Inc. Vein matching for difficult biometric authentication cases
JP6751072B2 (ja) * 2017-12-27 2020-09-02 株式会社日立製作所 生体認証システム

Also Published As

Publication number Publication date
US20240211556A1 (en) 2024-06-27
JP7472029B2 (ja) 2024-04-22
JPWO2020070590A1 (ja) 2021-10-14
US11847195B2 (en) 2023-12-19
WO2020070590A1 (ja) 2020-04-09
US20210342423A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
US11672136B2 (en) Light-emitting element, display module, lighting module, light-emitting device, display device, electronic appliance, and lighting device
US11825718B2 (en) Light-emitting element, display module, lighting module, light-emitting device, display device, electronic appliance, and lighting device
US11659758B2 (en) Display unit, display module, and electronic device
US10504966B2 (en) Light-emitting device comprising transparent conductive films having different thicknesses
US10680017B2 (en) Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
JP2024096140A (ja) 認証システム
US20220069025A1 (en) Light-Emitting Apparatus, Lighting Device, Display Device, Module, and Electronic Device
TWI845616B (zh) 眼鏡式電子裝置
US20230225149A1 (en) Composite material for hole-injection layer, optical device, apparatus, module, electronic device, and lighting device
JP2017120867A (ja) 発光素子、表示装置、電子機器、及び照明装置
JP7278046B2 (ja) 半導体装置の作製方法
US11088328B2 (en) Method of analyzing organic semiconductor element
JP2024052976A (ja) 発光デバイス
US20220069258A1 (en) Light-Emitting Device
JP7520831B2 (ja) 表示装置
KR20240049303A (ko) 보호층용 유기 금속 화합물, 보호층, 유기 반도체층의 가공 방법, 및 유기 반도체 디바이스의 제작 방법
JP2023079216A (ja) 有機半導体素子、有機ｅｌ素子、およびフォトダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240509