JP2024038997A - 集積回路素子 - Google Patents

集積回路素子 Download PDF

Info

Publication number
JP2024038997A
JP2024038997A JP2023133883A JP2023133883A JP2024038997A JP 2024038997 A JP2024038997 A JP 2024038997A JP 2023133883 A JP2023133883 A JP 2023133883A JP 2023133883 A JP2023133883 A JP 2023133883A JP 2024038997 A JP2024038997 A JP 2024038997A
Authority
JP
Japan
Prior art keywords
metal
layer
interface layer
electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023133883A
Other languages
English (en)
Inventor
漢 鎭 林
正 敏 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2024038997A publication Critical patent/JP2024038997A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】漏れ電流が減少したキャパシタ構造物を含む集積回路素子を提供する。【解決手段】本発明による集積回路素子は、基板上に配置されたトランジスタと、トランジスタに電気的に連結されたキャパシタ構造物と、を含み、キャパシタ構造物は、第１仕事関数を有する第１導電物質を含む第１電極と、第１電極上に配置され、第１金属を含有した誘電層と、誘電層を挟んで第１電極と対向し、第１仕事関数よりも小さい第２仕事関数を有する第２導電物質を含む第２電極と、誘電層と第２電極との間に挿入された界面層と、を含み、第２電極と誘電層との間の電気的エネルギー障壁は、界面層によって増加する。【選択図】図１

Description

本発明は、集積回路素子に関し、より詳しくは、キャパシタを含む集積回路素子に関する。
電子技術の発達によって、半導体素子のダウンスケーリング（ｄｏｗｎ－ｓｃａｌｉｎｇ）が急速に進められており、これにより、電子素子を構成するパターンが微細化されている。これに基づき、微細化されたサイズを有するキャパシタにおいて漏れ電流を減少させ、所望の電気的特性を維持することができる構造を開発する必要がある。
特開２００２－２０３９１４号公報
本発明の目的は、漏れ電流を減少させることができるキャパシタ構造物を含む集積回路素子を提供することにある。
上記目的を達成するためになされた本発明の一態様による集積回路素子は、基板上に配置されたトランジスタと、前記トランジスタに電気的に連結されたキャパシタ構造物と、を含み、前記キャパシタ構造物は、第１仕事関数を有する第１導電物質を含む第１電極と、前記第１電極上に配置され、第１金属を含有した誘電層と、前記誘電層を挟んで前記第１電極と対向し、前記第１仕事関数よりも小さい第２仕事関数を有する第２導電物質を含む第２電極と、前記誘電層と前記第２電極との間に挿入された界面層と、を含み、前記第２電極と前記誘電層との間の電気的エネルギー障壁は、前記界面層によって増加したことを特徴とする。
上記目的を達成するためになされた本発明の他の態様による集積回路素子は、基板上に配置されたトランジスタと、前記トランジスタに電気的に連結されたキャパシタ構造物と、を含み、前記キャパシタ構造物は、第１仕事関数を有する第１導電物質を含む第１電極と、前記第１電極上に配置され、第１金属を含有した第１金属酸化物からなる誘電層と、前記誘電層を挟んで前記第１電極と対向し、前記第１仕事関数よりも小さい第２仕事関数を有する第２導電物質を含む第２電極と、前記誘電層と前記第２電極との間に挿入された界面層と、を含み、前記界面層は、第２金属を含有した絶縁性界面層を含み、前記絶縁性界面層の前記第２金属の原子価は、前記誘電層の前記第１金属の原子価よりも小さいことを特徴とする。
上記目的を達成するためになされた本発明のさらに他の態様による集積回路素子は、基板の内部で第１方向に延びるワードライントレンチ内に配置されたワードラインと、前記基板上にあり、前記ワードラインに連結されたコンタクト構造物と、前記コンタクト構造物上に配置され、前記コンタクト構造物に電気的に連結されたキャパシタ構造物と、を含み、前記キャパシタ構造物は、第１仕事関数を有する第１導電物質を含む第１電極と、前記第１電極上に配置され、第１金属を含有した第１金属酸化物からなる誘電層と、前記誘電層を挟んで前記第１電極と対向し、前記第１仕事関数よりも小さい第２仕事関数を有する第２導電物質を含む第２電極と、前記誘電層と前記第２電極との間に挿入された界面層と、を含み、前記第１金属は、Ｚｒ、Ｈｆ、Ｔｉ、及びＴａのうちから選択され、前記界面層は、第２金属を含有し、前記第２金属の原子価が、前記誘電層の前記第１金属の原子価よりも小さい絶縁性界面層と、第３金属を含有し、前記第３金属の電気陰性度が、前記誘電層の前記第１金属の電気陰性度よりも大きい第１導電性界面層と、を含み、前記絶縁性界面層と前記第１導電性界面層は、前記誘電層と前記第２電極との間で前記第２電極の表面に垂直な垂直方向に積層され、前記第２電極と前記誘電層との間の電気的エネルギー障壁は、前記界面層によって増加したことを特徴とする。
本発明による集積回路素子によれば、キャパシタにおいて漏れ電流を減少させることができる。
本発明の一実施形態による集積回路素子のキャパシタ構造物を示す断面図である。 比較例による集積回路素子のキャパシタ構造物を示す断面図である。 図２Ａのキャパシタ構造物に対するエネルギーバンドダイアグラムである。 図２Ａのキャパシタ構造物において、印加電圧による漏れ電流の挙動を表すＩ－Ｖ特性を示すグラフである。 本発明の一実施形態によるキャパシタ構造物において、印加電圧による漏れ電流の挙動を表すＩ－Ｖ特性を示すグラフである。 本発明の一実施形態による集積回路素子のキャパシタ構造物を示す断面図である。 図４Ａのキャパシタ構造物において、印加電圧によるエネルギーバンドダイアグラムを示す図である。 本発明の一実施形態による集積回路素子のキャパシタ構造物を示す断面図である。 図５Ａのキャパシタ構造物において、印加電圧によるエネルギーバンドダイアグラムを示す図である。 本発明の一実施形態による集積回路素子のキャパシタ構造物を示す断面図である。 本発明の一実施形態による集積回路素子のキャパシタ構造物を示す断面図である。 本発明の一実施形態によるキャパシタ構造物において、印加電圧によるエネルギーバンドダイアグラムを示す図である。 本発明の一実施形態によるキャパシタ構造物において、印加電圧によるエネルギーバンドダイアグラムを示す図である。 本発明の一実施形態によるキャパシタ構造物において、印加電圧によるエネルギーバンドダイアグラムを示す図である。 本発明の一実施形態による集積回路素子のキャパシタ構造物を示す断面図である。 本発明の一実施形態によるキャパシタ構造物において、印加電圧によるエネルギーバンドダイアグラムを示す図である。 本発明の例示的な実施形態によるキャパシタ構造物において、印加電圧によるエネルギーバンドダイアグラムを示す図である。 本発明の一実施形態による集積回路素子を示すレイアウト図である。 図１４のＢ１－Ｂ１’線に沿った断面図である。 本発明の一実施形態による集積回路素子を示すレイアウト図である。 図１６のＢ２－Ｂ２’線に沿った断面図である。
以下、図面を参照して、本発明の実施形態について詳細に説明する。図面上の同一構成要素に対しては同一参照符号を使用し、それらに係わる重複説明は省略する。
図１は、本発明の一実施形態による集積回路素子のキャパシタ構造物１００を示す断面図である。
図１を参照すれば、集積回路素子は、基板上に形成されるキャパシタ構造物１００を含む。
基板は、ＳｉやＧｅのような元素半導体、またはＳｉＣ、ＧａＡｓ、ＩｎＡｓ、及びＩｎＰのような化合物半導体を含んでもよい。基板は、半導体基板と、半導体基板上に形成された少なくとも１つの絶縁膜または少なくとも１つの導電領域と、を含む構造物を含む。導電領域は、例えば、不純物がドーピングされたウェル（ｗｅｌｌ）または不純物がドーピングされた構造物を含んでもよい。一実施形態において、基板は、ＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）構造のような多様な素子分離構造を有する。
キャパシタ構造物１００は、基板上に配置され、基板上及び／または基板内に形成されたトランジスタに電気的に連結される。キャパシタ構造物１００は、第１方向Ｄ１に沿って順次に積層された第１電極１１０、誘電層１２０、界面層（ｉｎｔｅｒｆａｃｉａｌ ｌａｙｅｒ）１４０、及び第２電極１３０を含む。第１方向Ｄ１は、誘電層１２０と対向する第２電極１３０の一表面に垂直な方向と定義され、第２方向Ｄ２は、誘電層１２０と対向する第２電極１３０の一表面に平行な方向と定義される。
第１電極１１０と第２電極１３０は、誘電層１２０及び界面層１４０を挟んで互いに対向する。一実施形態において、第１電極１１０は、下部電極と称され、第２電極１３０は、上部電極と称される。一実施形態において、第１電極１１０は、上部電極と称され、第２電極１３０は、下部電極と称される。
第１電極１１０及び第２電極１３０は、それぞれ金属含有膜またはドーピングされたポリシリコンを含む。第１電極１１０及び第２電極１３０は、それぞれ金属膜、導電性金属酸化膜、導電性金属窒化膜、導電性金属酸窒化膜、またはそれらの組み合わせを含んでもよい。一実施形態において、第１電極１１０及び第２電極１３０は、それぞれチタン（Ｔｉ）、ニオブ（Ｎｂ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）のような金属、上記金属を含有した窒化物、または上記金属を含有した酸化物を含んでもよい。一実施形態において、第１電極１１０及び第２電極１３０は、それぞれＮｂＮ、ＴｉＮ、ＴａＮ、ＣｏＮ、ＳｎＯ２、またはそれらの組み合わせを含んでもよい。一実施形態において、第１電極１１０及び第２電極１３０は、それぞれＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含んでもよい。但し、第１電極１１０の物質及び第２電極１３０の物質は上述の例に限定されるものではない。一部実施形態において、第１電極１１０及び第２電極１３０は、それぞれ単層または多層の構造を有しうる。
一実施形態において、第１電極１１０は、第１仕事関数を有する第１導電物質からなり、第２電極１３０は、第１仕事関数よりも小さい第２仕事関数を有する第２導電物質からなる。第１導電物質と第２導電物質とは、互いに異なっている。一実施形態において、第１仕事関数は、予め決定された基準仕事関数よりも大きい値に決定され、第２仕事関数は、基準仕事関数よりも小さい値に決定される。一実施形態において、基準仕事関数は、４．０ｅＶ～５．５ｅＶから選択される１つの値、４．２ｅＶ～５．３ｅＶから選択される１つの値、または４．５ｅＶ～５．０ｅＶから選択される１つの値である。一実施形態において、第１電極１１０の第１導電物質は、貴金属（例えば、Ｐｔ、Ｉｒなど）を含有してもよく、第２電極１３０の第２導電物質は、Ｔｉ、Ｔａ、Ｎｂ、Ｗなどを含有してもよい。
誘電層１２０は、高誘電膜を含む。本明細書において使用される用語「高誘電膜」は、シリコン酸化膜よりも高い誘電定数を有する誘電膜と定義される。一実施形態において、誘電層１２０は、第１金属を含有した第１金属酸化物からなる。第１金属は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、ニオブ（Ｎｂ）、セリウム（Ｃｅ）、ランタン（Ｌａ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ストロンチウム（Ｓｒ）、及びバリウム（Ｂａ）のうちから選択される少なくとも１つを含む。一実施形態において、誘電層１２０をなす第１金属酸化物は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＳｒＴｉＯ３、ＢａＳｒＴｉＯ３、Ｎｂ２Ｏ５、ＣｅＯ２、またはそれらの組み合わせを含むが、それらに限定されるものではない。誘電層１２０は、１つの高誘電膜からなる単一膜構造を有してもよく、複数の高誘電膜を含む多重膜構造を有してもよい。
界面層１４０は、誘電層１２０と第２電極１３０との間に介在される。界面層１４０は、誘電層１２０と第２電極１３０との間に挿入され、挿入された界面層１４０により、誘電層１２０と第２電極１３０との間の電気的エネルギー障壁（ｅｌｅｃｔｒｉｃａｌ ｅｎｅｒｇｙ ｂａｒｒｉｅｒ）が増加する。界面層１４０は、絶縁性界面膜、導電性界面膜、またはそれらの組み合わせを含んでもよい。例えば、界面層１４０の厚みは、１Å～３０Å、１Å～２５Å、１Å～２０Å、１Å～１５Å、１Å～１０Å、または１Å～５Åである。
図２Ａは、比較例による集積回路素子のキャパシタ構造物１００’を示す断面図である。図２Ｂは、図２Ａのキャパシタ構造物１００’に対するエネルギーバンドダイアグラムである。図２Ｃは、図２Ａのキャパシタ構造物１００’において、印加電圧による漏れ電流の挙動を表すＩ－Ｖ特性を示すグラフである。
図２Ａ～図２Ｃを参照すれば、比較例によるキャパシタ構造物１００’は、第１方向Ｄ１に順に積層された第１電極１１０、誘電層１２０、及び第２電極１３０を含む。比較例によるキャパシタ構造物１００’は、界面層を含まず、第２電極１３０が誘電層１２０に接触する。
第１電極１１０は、第１仕事関数Φ１を有する第１導電物質からなり、第２電極１３０は、第２仕事関数Φ２を有する第２導電物質からなる。第１仕事関数Φ１は、真空エネルギー準位（ｖａｃｕｕｍ ｅｎｅｒｇｙ ｌｅｖｅｌ）Ｅ０と第１導電物質のフェルミ準位との差に該当し、第２仕事関数Φ２は、真空エネルギー準位Ｅ０と第２導電物質のフェルミ準位との差に該当する。第１仕事関数Φ１が第２仕事関数Φ２よりも大きいため、第１電極１１０と誘電層１２０との間に形成される第１電気的エネルギー障壁Φ３は、第２電極１３０と誘電層１２０との間に形成される第２電気的エネルギー障壁Φ４よりも大きい。第２電極１３０と誘電層１２０との間の第２電気的エネルギー障壁Φ４が、第１電極１１０と誘電層１２０との間の第１電気的エネルギー障壁Φ３よりも小さい場合、キャパシタ構造物１００’に外部電圧が印加される間、電気的エネルギー障壁が相対的に小さい第２電極１３０側により多くの漏れ電流が発生することになる。この場合、図２Ｃに示すように、キャパシタ構造物１００’に印加される外部電圧による漏れ電流の挙動を表すＩ－Ｖ特性が非対称的に示される。すなわち、キャパシタ構造物１００’に正の値を有する電圧（すなわち、０Ｖより高い電圧）が印加される場合の漏れ電流と、キャパシタ構造物１００’に負の値を有する電圧（すなわち、０Ｖより低い電圧）が印加される場合の漏れ電流とが非対称的に示される。Ｉ－Ｖ特性が非対称的な場合、キャパシタ構造物１００’に印加される外部電圧の印加方向のうちのいずれか一方向でより多くの漏れ電流が発生することになり、キャパシタ構造物１００’で損失される電荷量が多くなり、キャパシタ構造物１００’の信頼性が低下するという問題がある。
図３は、本発明の一実施形態によるキャパシタ構造物１００において、印加電圧による漏れ電流の挙動を表すＩ－Ｖ特性を示すグラフである。
図１及び図３を参照すれば、界面層１４０は、第２電極１３０と誘電層１２０との間に挿入され、第２電極１３０と誘電層１２０との間の電気的エネルギー障壁は、界面層１４０によって増加する。一実施形態において、第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁は、界面層１４０により、第１電極１１０と誘電層１２０との間に形成される第１電気的エネルギー障壁（図２ＢのΦ３）と実質的に同一または類似のレベルに増加する。一実施形態において、第２電極１３０と誘電層１２０との間に挿入された界面層１４０がｐ型ドーピング効果に基づいて作用することにより、第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が増加する。一実施形態において、第２電極１３０と誘電層１２０との間に挿入された界面層１４０が形成する分極（ｐｏｌａｒｉｚａｔｉｏｎ）により、第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が増加する。図３に示すように、仕事関数が互いに異なる第１電極１１０及び第２電極１３０を含むキャパシタ構造物１００において、第２電極１３０と誘電層１２０との間の電気的エネルギー障壁が界面層１４０によって増加することにより、キャパシタ構造物に印加される外部電圧による漏れ電流の挙動を表すＩ－Ｖ特性が対称的に示される。キャパシタ構造物１００が対称形Ｉ－Ｖ特性を有する場合、キャパシタ構造物１００に印加される外部電圧による漏れ電流は、外部電圧の両方向に対称的に発生し、この場合、キャパシタ構造物１００からの電荷量損失が抑制され、窮極的にキャパシタ構造物１００の信頼性が向上する。
図４Ａは、本発明の一実施形態による集積回路素子のキャパシタ構造物１０１を示す断面図である。図４Ｂは、図４Ａのキャパシタ構造物１０１において、印加電圧によるエネルギーバンドダイアグラムを示す図である。
図４Ａ及び図４Ｂを参照すれば、キャパシタ構造物１０１は、第１方向Ｄ１に順に積層された第１電極１１０、誘電層１２０、絶縁性界面層（ｉｎｓｕｌａｔｉｎｇ ｉｎｔｅｒｆａｃｉａｌ ｌａｙｅｒ）１４１、及び第２電極１３０を含む。
絶縁性界面層１４１は、第２金属を含有した絶縁物質からなる。絶縁性界面層１４１の第２金属は、誘電層１２０の第１金属とは互いに異なっている。一実施形態において、絶縁性界面層１４１は、第２金属を含有した金属酸化物を含んでもよい。
一実施形態において、絶縁性界面層１４１に含有された第２金属の原子価（ｖａｌｅｎｃｅ）は、誘電層１２０に含有された第１金属の原子価よりも小さい。一実施形態において、誘電層１２０に含有された第１金属が＋４以上の原子価状態を有するとき、絶縁性界面層１４１に含有された第２金属は、＋３以下の原子価状態を有する。一実施形態において、誘電層１２０に含有された第１金属が＋３以上の原子価状態を有するとき、絶縁性界面層１４１に含有された第２金属は、＋２以下の原子価状態を有する。一実施形態において、誘電層１２０に含有される第１金属は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）のうちから選択され、絶縁性界面層１４１に含有される第２金属は、希土類金属（例えば、ランタン（Ｌａ）、イットリウム（Ｙ））のうちから選択される。一実施形態において、誘電層１２０は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ３、またはそれらの組み合わせを含み、絶縁性界面層１４１は、Ｌａ２Ｏ３、Ｙ２Ｏ３、またはそれらの組み合わせを含んでもよい。
一実施形態において、絶縁性界面層１４１の第１方向Ｄ１の厚みは、５Å以下である。例えば、絶縁性界面層１４１の第１方向Ｄ１の厚みは、１Å～５Åである。
第２電極１３０と誘電層１２０との間に挿入される絶縁性界面層１４１が、誘電層１２０に含有された第１金属の原子価よりも小さい原子価を有する第２金属を含有する場合、絶縁性界面層１４１がｐ型ドーピング効果に基づいて作用することにより、第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が増加する。これにより、第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が絶縁性界面層１４１によって増加し、仕事関数が互いに異なる第１電極１１０及び第２電極１３０を含むキャパシタ構造物１０１が対称形Ｉ－Ｖ特性を有する。
図５Ａは、本発明の一実施形態による集積回路素子のキャパシタ構造物１０２を示す断面図である。図５Ｂは、図５Ａのキャパシタ構造物１０２において、印加電圧によるエネルギーバンドダイアグラムを示す図である。
図５Ａ及び図５Ｂを参照すれば、キャパシタ構造物１０２は、第１方向Ｄ１に順に積層された第１電極１１０、誘電層１２０、第１導電性界面層（ｆｉｒｓｔ ｃｏｎｄｕｃｔｉｖｅ ｉｎｔｅｒｆａｃｉａｌ ｌａｙｅｒ）１４２、及び第２電極１３０を含む。
第１導電性界面層１４２は、第３金属を含有した導電物質からなる。一実施形態において、第１導電性界面層１４２は、第３金属、第３金属を含有した導電性窒化物、第３金属を含有した導電性酸化物、第３金属を含有した導電性酸窒化物、またはそれらの組み合わせを含んでもよい。
一実施形態において、第１導電性界面層１４２に含有された第３金属の電気陰性度（ｅｌｅｃｔｒｏｎｅｇａｔｉｖｉｔｙ）は、誘電層１２０に含有された第１金属の電気陰性度よりも大きい。一実施形態において、第３金属の電気陰性度は、予め決定された基準電気陰性度よりも大きい値に決定され、第１金属の電気陰性度は、基準電気陰性度よりも小さい値に決定される。第１金属の電気陰性度、第３金属の電気陰性度、及び基準電気陰性度は、ポーリング（Ｐａｕｌｉｎｇ）電気陰性度尺度によっても定義される。一実施形態において、基準電気陰性度は、１．０～２．０から選択される１つの値、１．１～１．９から選択される１つの値、１．２～１．８から選択される１つの値、または１．３～１．７から選択される１つの値である。誘電層１２０に含有された第１金属は、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及びアルミニウム（Ａｌ）のうちから選択され、第１導電性界面層１４２に含有された第３金属は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、及びスズ（Ｓｎ）のうちから選択される。
一実施形態において、第１導電性界面層１４２の第１方向Ｄ１の厚みは、１０Å以下である。例えば、第１導電性界面層１４２の第１方向Ｄ１の厚みは、１Å～１０Åである。
第２電極１３０と誘電層１２０との間に挿入される第１導電性界面層１４２が、誘電層１２０に含有された第１金属の電気陰性度よりも大きい電気陰性度を有する第３金属を含有する場合、第２電極１３０と誘電層１２０との間に挿入された第１導電性界面層１４２が形成する分極により、第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が増加する。これにより、仕事関数が互いに異なる第１電極１１０及び第２電極１３０を含むキャパシタ構造物１０２は、対称形Ｉ－Ｖ特性を有する。
図６は、本発明の一実施形態による集積回路素子のキャパシタ構造物１０３を示す断面図である。
図６を参照すれば、キャパシタ構造物１０３は、第１方向Ｄ１に順に積層された第１電極１１０、誘電層１２０、第２導電性界面層１４３、及び第２電極１３０を含む。
第２導電性界面層１４３は、第４金属を含有した導電物質からなる。一実施形態において、第２導電性界面層１４３は、第４金属を含有した第２金属酸化物を含んでもよい。
一実施形態において、第２導電性界面層１４３に含有された第２金属酸化物の酸素化学ポテンシャル（Ｏｘｙｇｅｎ Ｃｈｅｍｉｃａｌ Ｐｏｔｅｎｔｉａｌ）は、誘電層１２０に含有された第１金属酸化物の酸素化学ポテンシャルよりも大きい。一実施形態において、誘電層１２０の第１金属酸化物は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＳｒＴｉＯ３、ＢａＳｒＴｉＯ３、またはそれらの組み合わせを含み、第２導電性界面層１４３の第２金属酸化物は、Ｍｏ酸化物、Ｗ酸化物、Ｒｕ酸化物、Ｉｒ酸化物、Ｐｔ酸化物、Ｓｎ酸化物、またはそれらの組み合わせを含んでもよい。
一実施形態において、第２導電性界面層１４３の第１方向Ｄ１の厚みは、１０Å以下である。例えば、第２導電性界面層１４３の第１方向Ｄ１の厚みは、１Å～１０Åである。
第２電極１３０と誘電層１２０との間に挿入される第２導電性界面層１４３をなす第２金属酸化物の酸素化学ポテンシャルが、誘電層１２０をなす第１金属酸化物の酸素化学ポテンシャルよりも大きい場合、第２電極１３０と誘電層１２０との間に挿入された第２導電性界面層１４３が形成する分極により、第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が増加する。これにより、仕事関数が互いに異なる第１電極１１０及び第２電極１３０を含むキャパシタ構造物１０３は、対称形Ｉ－Ｖ特性を有する。
図７は、本発明の一実施形態による集積回路素子のキャパシタ構造物１０４を示す断面図である。
図７を参照すれば、キャパシタ構造物１０４は、第１方向Ｄ１に順に積層された第１電極１１０、誘電層１２０、界面層１５０、及び第２電極１３０を含み、界面層１５０は、第１方向Ｄ１に積層された第１界面層１５１及び第２界面層１５３を含む。第１界面層１５１は、誘電層１２０に接触し、第２界面層１５３は、第２電極１３０に接触する。
第１界面層１５１は、図４Ａ及び図４Ｂを参照して説明した絶縁性界面層１４１、図５Ａ及び図５Ｂを参照して説明した第１導電性界面層１４２、及び図６を参照して説明した第２導電性界面層１４３のうちのいずれか１つに該当する。第２界面層１５３は、図４Ａ及び図４Ｂを参照して説明した絶縁性界面層１４１、図５Ａ及び図５Ｂを参照して説明した第１導電性界面層１４２、及び図６を参照して説明した第２導電性界面層１４３のうちのいずれか１つに該当する。
図８は、本発明の一実施形態によるキャパシタ構造物１０４において、印加電圧によるエネルギーバンドダイアグラムを示す図である。
図７及び図８を参照すれば、キャパシタ構造物１０４において、第１界面層１５１は、図４Ａ及び図４Ｂを参照して説明した絶縁性界面層１４１に該当し、第２界面層１５３は、図５Ａ及び図５Ｂを参照して説明した第１導電性界面層１４２、及び図６を参照して説明した第２導電性界面層１４３のうちのいずれか１つに該当する。第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が、第１界面層１５１及び第２界面層１５３によって増加し、仕事関数が互いに異なる第１電極１１０及び第２電極１３０を含むキャパシタ構造物１０４が対称形Ｉ－Ｖ特性を有する。
図９は、本発明の一実施形態によるキャパシタ構造物１０４において、印加電圧によるエネルギーバンドダイアグラムを示す図である。
図７及び図９を参照すれば、キャパシタ構造物１０４において、第１界面層１５１は、図５Ａ及び図５Ｂを参照して説明した第１導電性界面層１４２、及び図６を参照して説明した第２導電性界面層１４３のうちのいずれか１つに該当し、第２界面層１５３は、図４Ａ及び図４Ｂを参照して説明した絶縁性界面層１４１に該当する。第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が、第１界面層１５１及び第２界面層１５３によって増加し、仕事関数が互いに異なる第１電極１１０及び第２電極１３０を含むキャパシタ構造物１０４が対称形Ｉ－Ｖ特性を有する。
図１０は、本発明の一実施形態によるキャパシタ構造物１０４において、印加電圧によるエネルギーバンドダイアグラムを示す図である。
図７及び図１０を参照すれば、キャパシタ構造物１０４において、第１界面層１５１及び第２界面層１５３のうちのいずれか１層は、図５Ａ及び図５Ｂを参照して説明した第１導電性界面層１４２に該当し、第１界面層１５１及び第２界面層１５３のうちのいずれか１層は、図６を参照して説明した第２導電性界面層１４３に該当する。第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が、第１界面層１５１及び第２界面層１５３によって増加し、仕事関数が互いに異なる第１電極１１０及び第２電極１３０を含むキャパシタ構造物１０４が対称形Ｉ－Ｖ特性を有する。
図１１は、本発明の一実施形態による集積回路素子のキャパシタ構造物１０５を示す断面図である。
図１１を参照すれば、キャパシタ構造物１０５は、第１方向Ｄ１に順に積層された第１電極１１０、誘電層１２０、界面層１６０、及び第２電極１３０を含み、界面層１６０は、第１方向Ｄ１に積層された第１界面層１６１、第２界面層１６３、及び第３界面層１６５を含む。第１界面層１６１は、誘電層１２０に接触し、第３界面層１６５は、第２電極１３０に接触し、第２界面層１６３は、第１界面層１６１と第３界面層１６５との間に介在される。
第１界面層１６１は、図４Ａ及び図４Ｂを参照して説明した絶縁性界面層１４１、図５Ａ及び図５Ｂを参照して説明した第１導電性界面層１４２、及び図６を参照して説明した第２導電性界面層１４３のうちのいずれか１つに該当する。第２界面層１６３は、図４Ａ及び図４Ｂを参照して説明した絶縁性界面層１４１、図５Ａ及び図５Ｂを参照して説明した第１導電性界面層１４２、及び図６を参照して説明した第２導電性界面層１４３のうちのいずれか１つに該当する。第３界面層１６５は、図４Ａ及び図４Ｂを参照して説明した絶縁性界面層１４１、図５Ａ及び図５Ｂを参照して説明した第１導電性界面層１４２、及び図６を参照して説明した第２導電性界面層１４３のうちのいずれか１つに該当する。
図１２は、本発明の一実施形態によるキャパシタ構造物１０５において、印加電圧によるエネルギーバンドダイアグラムを示す図である。
図１１及び図１２を参照すれば、キャパシタ構造物１０５において、第１界面層１６１及び第３界面層１６５は、それぞれ図４Ａ及び図４Ｂを参照して説明した絶縁性界面層１４１に該当し、第２界面層１６３は、図５Ａ及び図５Ｂを参照して説明した第１導電性界面層１４２、及び図６を参照して説明した第２導電性界面層１４３のうちのいずれか１つに該当する。第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が界面層１６０によって増加し、仕事関数が互いに異なる第１電極１１０及び第２電極１３０を含むキャパシタ構造物１０５が対称形Ｉ－Ｖ特性を有する。
図１３は、本発明の一実施形態によるキャパシタ構造物１０５において、印加電圧によるエネルギーバンドダイアグラムを示す図である
図１１及び図１３を参照すれば、キャパシタ構造物１０５において、第１界面層１６１及び第３界面層１６５は、それぞれ図５Ａ及び図５Ｂを参照して説明した第１導電性界面層１４２、及び図６を参照して説明した第２導電性界面層１４３のうちのいずれか１つに該当し、第２界面層１６３は、図４Ａ及び図４Ｂを参照して説明した絶縁性界面層１４１に該当する。第２電極１３０と誘電層１２０との間に形成される電気的エネルギー障壁が界面層１６０によって増加し、仕事関数が互いに異なる第１電極１１０及び第２電極１３０を含むキャパシタ構造物１０５が対称形Ｉ－Ｖ特性を有する。
図１４は、本発明の一実施形態による集積回路素子２００を示すレイアウト図である。図１５は、図１４のＢ１－Ｂ１’線に沿った断面図である。
図１４及び図１５を参照すれば、集積回路素子２００は、埋め込みチャネルアレイトランジスタ（Ｂｕｒｉｅｄ Ｃｈａｎｎｅｌ Ａｒｒａｙ Ｔｒａｎｓｉｓｔｏｒ：ＢＣＡＴ）構造上にキャパシタ構造物ＣＳＡを含む。
基板２１０は、素子分離膜２１２によって定義される活性領域ＡＣを具備する。一部実施形態において、基板２１０は、Ｓｉウェーハである。
一部実施形態において、素子分離膜２１２は、ＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）構造を有する。例えば、素子分離膜２１２は、基板２１０内に形成された素子分離トレンチ２１２Ｔを充填する絶縁物質を含む。絶縁物質は、ＦＳＧ（ｆｌｕｏｒｉｄｅ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＢＰＳＧ（ｂｏｒｏ－ｐｈｏｓｐｈｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ（ｐｈｏｓｐｈｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＦＯＸ（ｆｌｏｗａｂｌｅ ｏｘｉｄｅ）、ＰＥ－ＴＥＯＳ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｔｅｔｒａ－ｅｔｈｙｌ－ｏｒｔｈｏ－ｓｉｌｉｃａｔｅ）、またはＴＯＳＺ（ｔｏｎｅｎ ｓｉｌａｚｅｎｅ）を含むが、それらに限定されるものではない。
活性領域ＡＣは、それぞれ短軸及び長軸を有する比較的長いアイランド状を有する。図示されたように、活性領域ＡＣの長軸は、基板２１０の上面に平行なＤ３方向に沿って配列される。一部実施形態において、活性領域ＡＣは、第１導電型を有する。第１導電型は、ｐ型（または、ｎ型）である。
基板２１０は、Ｘ方向に沿って延びるワードライントレンチ２２０Ｔを具備する。ワードライントレンチ２２０Ｔは、活性領域ＡＣと交差し、基板２１０の上面から所定の深さに形成される。ワードライントレンチ２２０Ｔの一部分は、素子分離膜２１２の内部に延び、素子分離膜２１２内に形成されるワードライントレンチ２２０Ｔの一部分は、活性領域ＡＣ内に形成されるワードライントレンチ２２０Ｔの一部分よりも低いレベルに位置する底面を具備する。
ワードライントレンチ２２０Ｔの両側に位置する活性領域ＡＣの上部（ｕｐｐｅｒ ｐｏｒｔｉｏｎ）には、第１ソース／ドレイン領域２１６Ａ及び第２ソース／ドレイン領域２１６Ｂが配置される。第１ソース／ドレイン領域２１６Ａ及び第２ソース／ドレイン領域２１６Ｂは、第１導電型とは異なる第２導電型を有する不純物がドーピングされた不純物領域である。第２導電型は、ｎ型（または、ｐ型）である。
ワードライントレンチ２２０Ｔの内部には、ワードラインＷＬが形成される。ワードラインＷＬは、ワードライントレンチ２２０Ｔの内壁上に順次に形成されたゲート絶縁層２２２、ゲート電極２２４、及びゲートキャッピング層２２６を含む。
ゲート絶縁層２２２は、所定の厚みでワードライントレンチ２２０Ｔの内壁にコンフォーマルに形成される。ゲート絶縁層２２２は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、ＯＮＯ（ｏｘｉｄｅ／ｎｉｔｒｉｄｅ／ｏｘｉｄｅ）、またはシリコン酸化物よりも高い誘電定数を有する高誘電物質のうちから選択される少なくとも１つを含む。例えば、ゲート絶縁層２２２は、約１０～２５の誘電定数を有する。一部実施形態において、ゲート絶縁層２２２は、ＨｆＯ２、Ａｌ２Ｏ３、ＨｆＡｌＯ３、Ｔａ２Ｏ３、ＴｉＯ２、またはそれらの組み合わせを含むが、それらに限定されるものではない。
ゲート電極２２４は、ゲート絶縁層２２２上で、ワードライントレンチ２２０Ｔの底部から所定の高さまで、ワードライントレンチ２２０Ｔを充填するように形成される。ゲート電極２２４は、ゲート絶縁層２２２上に配置される仕事関数調節層（図示せず）と、仕事関数調節層上でワードライントレンチ２２０Ｔの底部を充填する埋め込み金属層（図示せず）とを含む。例えば、仕事関数調節層は、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴｉＡｌＣ、ＴｉＡｌＣＮ、ＴｉＳｉＣＮ、Ｔａ、ＴａＮ、ＴａＡｌＮ、ＴａＡｌＣＮ、ＴａＳｉＣＮのような金属、金属窒化物、または金属炭化物を含み、埋め込み金属層は、Ｗ、ＷＮ、ＴｉＮ、及びＴａＮのうちの少なくとも１つを含む。
ゲートキャッピング層２２６は、ゲート電極２２４上で、ワードライントレンチ２２０Ｔの残留部分を充填する。例えば、ゲートキャッピング層２２６は、シリコン酸化物、シリコン酸窒化物、及びシリコン窒化物のうちの少なくとも１つを含む。
第１ソース／ドレイン領域２１６Ａ上には、Ｘ方向に垂直なＹ方向に沿って延びるビットラインＢＬが形成される。ビットラインＢＬは、基板２１０上に順次に積層されたビットラインコンタクト２３２、ビットライン導電層２３４、及びビットラインキャッピング層２３６を含む。例えば、ビットラインコンタクト２３２は、ポリシリコンを含み、ビットライン導電層２３４は、金属を含む。ビットラインキャッピング層２３６は、シリコン窒化物またはシリコン酸窒化物などの絶縁物質を含む。図面には、ビットラインコンタクト２３２の底面が基板２１０の上面と同一レベルを有するように示されているが、これとは異なり、ビットラインコンタクト２３２の底面が基板２１０の上面よりも低いレベルに形成されることも可能である。
選択的に、ビットラインコンタクト２３２とビットライン導電層２３４との間に、ビットライン中間層（図示せず）が介在される。ビットライン中間層は、タングステンシリサイドのような金属シリサイド、またはタングステン窒化物のような金属窒化物を含んでもよい。ビットラインＢＬの側壁には、ビットラインスペーサ（図示せず）がさらに形成される。ビットラインスペーサは、シリコン酸化物、シリコン酸窒化物、またはシリコン窒化物のような絶縁物質で構成された単層または多層の構造を有する。また、ビットラインスペーサは、エアスペーサ（図示せず）をさらに含む。
基板２１０上には、第１層間絶縁膜２４２が形成され、ビットラインコンタクト２３２が第１層間絶縁膜２４２を貫通し、第１ソース／ドレイン領域２１６Ａと連結される。第１層間絶縁膜２４２上には、ビットライン導電層２３４及びビットラインキャッピング層２３６が配置される。第２層間絶縁膜２４４は、第１層間絶縁膜２４２上で、ビットライン導電層２３４の側面、並びにビットラインキャッピング層２３６の側面及び上面をカバーする。
コンタクト構造物２４６は、第２ソース／ドレイン領域２１６Ｂ上に配置される。コンタクト構造物２４６の側壁を第１及び第２層間絶縁膜２４２、２４４が取り囲む。一部実施形態において、コンタクト構造物２４６は、基板２１０上に順次に積層された下部コンタクトパターン（図示せず）、金属シリサイド層（図示せず）、及び上部コンタクトパターン（図示せず）と、上部コンタクトパターンの側面及び底面を取り囲むバリヤー層（図示せず）とを含む。一部実施形態において、下部コンタクトパターンは、ポリシリコンを含み、上部コンタクトパターンは、金属物質を含む。バリヤー層は、導電性を有する金属窒化物を含んでもよい。
第２層間絶縁膜２４４上には、キャパシタ構造物ＣＳＡが形成される。キャパシタ構造物ＣＳＡは、図１及び図３～図１３を参照して説明したキャパシタ構造物１００、１０１、１０２、１０３、１０４、１０５のうちのいずれか１つに該当する。第２層間絶縁膜２４４上には、開口部２５０Ｔを具備するエッチング停止膜２５０が形成され、エッチング停止膜２５０の開口部２５０Ｔ内に、下部電極２６１の底部が配置される。
キャパシタ構造物ＣＳＡは、コンタクト構造物２４６と電気的に連結される下部電極２６１、下部電極２６１上の誘電層２６３、誘電層２６３上の上部電極２６５、及び誘電層２６３と上部電極２６５との間に介在された界面層２６７を含む。下部電極２６１は、コンタクト構造物２４６上でＺ方向に延びるピラー状に形成され、誘電層２６３は、下部電極２６１の上面及び側壁に沿ってコンフォーマルに延びる。上部電極２６５は、誘電層２６３上に配置される。界面層２６７は、図１及び図３～図１３を参照して説明した界面層１４０、１４１、１４２、１４３、１５０、１６０のうちのいずれか１つに該当する。図１５では、上部電極２６５をなす導電物質の仕事関数が、下部電極２６１をなす導電物質の仕事関数よりも小さく、界面層２６７が上部電極２６５と誘電層２６３との間に挿入されたものと示されている。しかし、一実施形態によれば、下部電極２６１をなす導電物質の仕事関数が、上部電極２６５をなす導電物質の仕事関数よりも小さく、この場合、上部電極２６５が誘電層２６３に直接接触し、界面層２６７が下部電極２６１と誘電層２６３との間に介在されることも可能である。
図面には、Ｘ方向及びＹ方向に沿って反復的に配列されるコンタクト構造物２４６上で、キャパシタ構造物ＣＳＡがＸ方向及びＹ方向に沿って反復的に配列されたものが示されている。しかし、図示されたものとは異なり、Ｘ方向及びＹ方向に沿って反復的に配列されるコンタクト構造物２４６上で、キャパシタ構造物ＣＳＡは、ハニカム構造のような六角形状に配列することもでき、この場合、コンタクト構造物２４６とキャパシタ構造物ＣＳＡとの間にランディングパッド（図示せず）が形成される。
本発明の一実施形態によれば、仕事関数が相対的に小さい電極と誘電層２６３との間に挿入された界面層２６７により、仕事関数が相対的に小さい電極と誘電層２６３との間の電気的エネルギー障壁が増加するので、キャパシタ構造物ＣＳＡは、対称形Ｉ－Ｖ特性を有する。これにより、キャパシタ構造物ＣＳＡの信頼性、及びキャパシタ構造物ＣＳＡを含む集積回路素子２００の信頼性が向上する。
図１６は、本発明の一実施形態による集積回路素子３００を示すレイアウト図である。図１７は、図１６のＢ２－Ｂ２’線に沿った断面図である。
図１６及び図１７を参照すれば、集積回路素子３００は、垂直チャネルトランジスタ（Ｖｅｒｔｉｃａｌ Ｃｈａｎｎｅｌ Ｔｒａｎｓｉｓｔｏｒ：ＶＣＴ）構造上にキャパシタ構造物ＣＳＢを含む。
基板３１０上には、下部絶縁層３１２が配置され、下部絶縁層３１２上に複数の第１導電ライン３２０がＸ方向に互いに離隔されて、Ｙ方向に延びる。下部絶縁層３１２上には、複数の第１絶縁パターン３２２が複数の第１導電ライン３２０間の空間を充填するように配置される。複数の第１導電ライン３２０は、集積回路素子３００のビットラインＢＬに対応する。
一部実施形態において、複数の第１導電ライン３２０は、ドーピングされたポリシリコン、金属、導電性金属窒化物、導電性金属シリサイド、導電性金属酸化物、またはそれらの組み合わせを含んでもよい。例えば、複数の第１導電ライン３２０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯ、ＲｕＯ、またはそれらの組み合わせを含むが、それらに限定されるものではない。複数の第１導電ライン３２０は、上記物質の単層または多層の構造を有する。一部実施形態において、複数の第１導電ライン３２０は、二次元半導体物質を含み、例えば、二次元半導体物質は、グラフェン（ｇｒａｐｈｅｎｅ）、カーボンナノチューブ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ）、またはそれらの組み合わせを含んでもよい。
チャネル層３３０は、複数の第１導電ライン３２０上で、Ｘ方向及びＹ方向に離隔して配置されたアイランド状に配列される。チャネル層３３０は、Ｘ方向によるチャネル幅と、Ｚ方向によるチャネル高さとを有し、チャネル高さがチャネル幅よりもさらに大きい。チャネル層３３０の底部は、第１ソース／ドレイン領域（図示せず）として機能し、チャネル層３３０の上部は、第２ソース／ドレイン領域（図示せず）として機能し、第１及び第２ソース／ドレイン領域間のチャネル層３３０の一部分は、チャネル領域（図示せず）として機能する。垂直チャネルトランジスタは、チャネル層３３０のチャネル長が基板３１０からＺ方向に沿って延びる構造を示す。
一部実施形態において、チャネル層３３０は、酸化物半導体を含み、例えば、酸化物半導体は、ＩｎｘＧａｙＺｎｚＯ、ＩｎｘＧａｙＳｉｚＯ、ＩｎｘＳｎｙＺｎｚＯ、ＩｎｘＺｎｙＯ、ＺｎｘＯ、ＺｎｘＳｎｙＯ、ＺｎｘＯｙＮ、ＺｒｘＺｎｙＳｎｚＯ、ＳｎｘＯ、ＨｆｘＩｎｙＺｎｚＯ、ＧａｘＺｎｙＳｎｚＯ、ＡｌｘＺｎｙＳｎｚＯ、ＹｂｘＧａｙＺｎｚＯ、ＩｎｘＧａｙＯ、またはそれらの組み合わせを含んでもよい。チャネル層３３０は、酸化物半導体の単層または多層の構造を有する。一部実施形態において、チャネル層３３０は、シリコンのバンドギャップエネルギーよりもさらに大きいバンドギャップエネルギーを有する。チャネル層３３０は、多結晶または非晶質であるが、それらに限定されるものではない。一部実施形態において、チャネル層３３０は、二次元半導体物質を含み、例えば、二次元半導体物質は、グラフェン、カーボンナノチューブ、またはそれらの組み合わせを含んでもよい。
一部実施形態において、ゲート電極３４０は、チャネル層３３０の側壁を取り囲み、Ｘ方向に延びる。図面において、ゲート電極３４０は、チャネル層３３０の側壁の全体を取り囲むゲートオールアラウンドタイプのゲート電極である。ゲート電極３４０は、集積回路素子３００のワードラインＷＬに対応する。
他の実施形態において、ゲート電極３４０は、デュアルゲートタイプのゲート電極であり、例えば、チャネル層３３０の第１側壁と対向する第１サブゲート電極（図示せず）、及びチャネル層３３０の第１側壁の反対になる第２側壁と対向する第２サブゲート電極（図示せず）を含む。
さらに他の実施形態において、ゲート電極３４０は、チャネル層３３０の第１側壁のみをカバーし、Ｘ方向に延びるシングルゲートタイプのゲート電極である。
ゲート電極３４０は、ドーピングされたポリシリコン、金属、導電性金属窒化物、導電性金属シリサイド、導電性金属酸化物、またはそれらの組み合わせを含んでもよい。例えば、ゲート電極３４０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯｘ、ＲｕＯｘ、またはそれらの組み合わせを含むが、それらに限定されるものではない。
ゲート絶縁層３５０は、チャネル層３３０の側壁を取り囲み、チャネル層３３０とゲート電極３４０との間に介在される。一部実施形態において、ゲート絶縁層３５０は、シリコン酸化膜、シリコン酸窒化膜、シリコン酸化膜よりも高い誘電定数を有する高誘電膜、またはそれらの組み合わせを含んでもよい。高誘電膜は、金属酸化物または金属酸化窒化物を含んでもよい。例えば、ゲート絶縁層３５０を構成する高誘電膜は、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＴａＯ、ＨｆＴｉＯ、ＨｆＺｒＯ、ＺｒＯ２、Ａｌ２Ｏ３、またはそれらの組み合わせを含むが、それらに限定されるものではない。
複数の第１絶縁パターン３２２上には、チャネル層３３０の下部側壁を取り囲む第１埋め込み絶縁層３４２が配置され、第１埋め込み絶縁層３４２上に、チャネル層３３０の下部側壁を取り囲み、ゲート電極３４０をカバーする第２埋め込み絶縁層３４４が配置される。
チャネル層３３０上には、キャパシタコンタクト３６０が配置される。キャパシタコンタクト３６０は、チャネル層３３０と垂直にオーバーラップするように配置され、Ｘ方向及びＹ方向に離隔して配置されるマトリックス形態に配列される。キャパシタコンタクト３６０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯ、ＲｕＯ、またはそれらの組み合わせを含むが、それらに限定されるものではない。上部絶縁層３６２は、第２埋め込み絶縁層３４４上で、キャパシタコンタクト３６０の側壁を取り囲む。
上部絶縁層３６２上には、エッチング停止膜２５０が配置され、エッチング停止膜２５０上にキャパシタ構造物ＣＳＢが配置される。キャパシタ構造物ＣＳＢは、図１及び図３～図１３を参照して説明したキャパシタ構造物１００、１０１、１０２、１０３、１０４、１０５のうちのいずれか１つに該当する。キャパシタ構造物ＣＳＢは、下部電極２６１、誘電層２６３、上部電極２６５、及び界面層２６７を含む。下部電極２６１は、キャパシタコンタクト３６０と電気的に連結され、誘電層２６３は、下部電極２６１をカバーし、上部電極２６５は、誘電層２６３上で、下部電極２６１をカバーする。下部電極２６１の側壁上には、支持部材２９０が配置される。界面層２６７は、上部電極２６５と誘電層２６３との間に介在される。界面層２６７は、図１及び図３～図１３を参照して説明した界面層１４０、１４１、１４２、１４３、１５０、１６０のうちのいずれか１つに該当する。図１７では、上部電極２６５をなす導電物質の仕事関数が、下部電極２６１をなす導電物質の仕事関数よりも小さく、界面層２６７が上部電極２６５と誘電層２６３との間に挿入されたものと示されている。しかし、一実施形態によれば、下部電極２６１をなす導電物質の仕事関数が、上部電極２６５をなす導電物質の仕事関数よりも小さく、この場合、上部電極２６５が誘電層２６３に直接接触し、界面層２６７が下部電極２６１と誘電層２６３との間に介在されることも可能である。
本発明の一実施形態によれば、仕事関数が相対的に小さい電極と誘電層２６３との間に挿入された界面層２６７により、仕事関数が相対的に小さい電極と誘電層２６３との間の電気的エネルギー障壁が増加するので、キャパシタ構造物ＣＳＢは、対称形Ｉ－Ｖ特性を有する。これにより、キャパシタ構造物ＣＳＢの信頼性、及びキャパシタ構造物ＣＳＢを含む集積回路素子３００の信頼性が向上する。
以上のように、図面と明細書で例示的な実施形態が開示された。本明細書において、特定用語を使用して実施形態を説明したが、それは、単に本発明の技術的思想を説明するための目的で使用されたものであり、意味限定や本発明の技術範囲を限定するために使用されたものではない。したがって、当該技術分野における通常の知識を有する者であれば、それらから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。
１００、１０１、１０２、１０３、１０４、１０５ キャパシタ構造物
１１０ 第１電極
１２０ 誘電層
１３０ 第２電極
１４０、１５０、１６０ 界面層
１４１ 絶縁性界面層
１４２ 第１導電性界面層
１４３ 第２導電性界面層
１５１、１６１ 第１界面層
１５３、１６３ 第２界面層
１６５ 第３界面層
２００、３００ 集積回路素子
２１０、３１０ 基板

Claims (20)

  1. 基板上に配置されたトランジスタと、
    前記トランジスタに電気的に連結されたキャパシタ構造物と、を含み、
    前記キャパシタ構造物は、
    第１仕事関数を有する第１導電物質を含む第１電極と、
    前記第１電極上に配置され、第１金属を含有した誘電層と、
    前記誘電層を挟んで前記第１電極と対向し、前記第１仕事関数よりも小さい第２仕事関数を有する第２導電物質を含む第２電極と、
    前記誘電層と前記第２電極との間に挿入された界面層と、を含み、
    前記第２電極と前記誘電層との間の電気的エネルギー障壁は、前記界面層によって増加したことを特徴とする集積回路素子。
  2. 前記界面層は、第２金属を含有した絶縁性界面層を含み、
    前記絶縁性界面層の前記第２金属の原子価（ｖａｌｅｎｃｅ）は、前記誘電層の前記第１金属の原子価よりも小さいことを特徴とする請求項１に記載の集積回路素子。
  3. 前記絶縁性界面層の前記第２金属は、＋３以下の原子価を有し、
    前記誘電層の前記第１金属は、＋４の原子価を有することを特徴とする請求項２に記載の集積回路素子。
  4. 前記絶縁性界面層の厚みは、前記誘電層と対向する前記第２電極の表面に垂直な垂直方向に５Å以下であることを特徴とする請求項２に記載の集積回路素子。
  5. 前記誘電層の前記第１金属は、Ｚｒ、Ｈｆ、Ｔｉ、及びＴａのうちから選択され、
    前記絶縁性界面層の前記第２金属は、希土類金属のうちから選択されることを特徴とする請求項２に記載の集積回路素子。
  6. 前記界面層は、第３金属を含有した第１導電性界面層を含み、
    前記第１導電性界面層の前記第３金属の電気陰性度は、前記誘電層の前記第１金属の電気陰性度よりも大きいことを特徴とする請求項１に記載の集積回路素子。
  7. 前記第１導電性界面層の厚みは、前記誘電層と対向する前記第２電極の表面に垂直な垂直方向に１０Å以下であることを特徴とする請求項６に記載の集積回路素子。
  8. 前記誘電層の前記第１金属は、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ｓｒ、Ｂａ、及びＡｌのうちから選択され、
    前記第１導電性界面層の前記第３金属は、Ｃｒ、Ｍｏ、Ｗ、Ｒｕ、Ｃｏ、Ｉｒ、Ｎｉ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、及びＳｎのうちから選択されることを特徴とする請求項６に記載の集積回路素子。
  9. 前記誘電層は、前記第１金属を含有した第１金属酸化物からなり、
    前記界面層は、第２金属酸化物からなる第２導電性界面層を含み、
    前記第２導電性界面層の前記第２金属酸化物の酸素化学ポテンシャル（Ｏｘｙｇｅｎ Ｃｈｅｍｉｃａｌ Ｐｏｔｅｎｔｉａｌ）は、前記誘電層の前記第１金属酸化物の酸素化学ポテンシャルよりも高いことを特徴とする請求項１に記載の集積回路素子。
  10. 前記第２導電性界面層の厚みは、前記誘電層と対向する前記第２電極の表面に垂直な垂直方向に１０Å以下であることを特徴とする請求項９に記載の集積回路素子。
  11. 前記界面層は、
    第２金属を含有し、前記第２金属の原子価が、前記誘電層の前記第１金属の原子価よりも小さい絶縁性界面層と、
    第３金属を含有し、前記第３金属の電気陰性度が、前記第１金属の電気陰性度よりも大きい第１導電性界面層と、を含むことを特徴とする請求項１に記載の集積回路素子。
  12. 前記誘電層は、前記第１金属を含有した第１金属酸化物からなり、
    前記界面層は、
    第２金属を含有し、前記第２金属の原子価が、前記誘電層の前記第１金属の原子価よりも小さい絶縁性界面層と、
    第２金属酸化物からなり、前記第２金属酸化物の酸素化学ポテンシャルが、前記第１金属酸化物の酸素化学ポテンシャルよりも高い第２導電性界面層と、を含むことを特徴とする請求項１に記載の集積回路素子。
  13. 前記誘電層は、前記第１金属を含有した第１金属酸化物からなり、
    前記界面層は、
    第３金属を含有し、前記第３金属の電気陰性度が、前記誘電層の前記第１金属の電気陰性度より高い第１導電性界面層と、
    第２金属酸化物からなり、前記第２金属酸化物の酸素化学ポテンシャルが、前記第１金属酸化物の酸素化学ポテンシャルよりも高い第２導電性界面層と、を含むことを特徴とする請求項１に記載の集積回路素子。
  14. 前記界面層は、
    前記誘電層に接触した第１界面層と、
    前記第１界面層を挟んで、前記誘電層から離隔された第２界面層と、
    前記第２界面層と前記第２電極との間の第３界面層と、を含み、
    前記第１界面層及び前記第３界面層は、それぞれ前記誘電層の前記第１金属の原子価よりも小さい原子価を有する金属を含有した絶縁性界面層であり、
    前記第２界面層は、前記誘電層の前記第１金属の電気陰性度よりも大きい電気陰性度を有する金属を含有した導電性界面層であることを特徴とする請求項１に記載の集積回路素子。
  15. 前記界面層は、
    前記誘電層に接触した第１界面層と、
    前記第１界面層を挟んで、前記誘電層から離隔された第２界面層と、
    前記第２界面層と前記第２電極との間の第３界面層と、を含み、
    前記第１界面層及び前記第３界面層は、それぞれ前記誘電層の前記第１金属の電気陰性度よりも大きい電気陰性度を有する金属を含有した導電性界面層であり、
    前記第２界面層は、前記誘電層の前記第１金属の原子価よりも小さい原子価を有する金属を含有した絶縁性界面層であることを特徴とする請求項１に記載の集積回路素子。
  16. 前記誘電層は、前記第１金属を含有した第１金属酸化物からなり、
    前記界面層は、
    前記誘電層に接触した第１界面層と、
    前記第１界面層を挟んで、前記誘電層から離隔された第２界面層と、
    前記第２界面層と前記第２電極との間の第３界面層と、を含み、
    前記第１界面層及び前記第３界面層は、それぞれ前記誘電層の前記第１金属の原子価よりも小さい原子価を有する金属を含有した絶縁性界面層であり、
    前記第２界面層は、前記第１金属酸化物の酸素化学ポテンシャルよりも高い酸素化学ポテンシャルを有する金属酸化物からなる導電性界面層であることを特徴とする請求項１に記載の集積回路素子。
  17. 前記誘電層は、前記第１金属を含有した第１金属酸化物からなり、
    前記界面層は、
    前記誘電層に接触した第１界面層と、
    前記第１界面層を挟んで、前記誘電層から離隔された第２界面層と、
    前記第２界面層と前記第２電極との間の第３界面層と、を含み、
    前記第１界面層及び前記第３界面層は、それぞれ前記第１金属酸化物の酸素化学ポテンシャルよりも大きい酸素化学ポテンシャルを有する金属酸化物からなる導電性界面層であり、
    前記第２界面層は、前記誘電層の前記第１金属の原子価よりも小さい原子価を有する金属を含有した絶縁性界面層であることを特徴とする請求項１に記載の集積回路素子。
  18. 基板上に配置されたトランジスタと、
    前記トランジスタに電気的に連結されたキャパシタ構造物と、を含み、
    前記キャパシタ構造物は、
    第１仕事関数を有する第１導電物質を含む第１電極と、
    前記第１電極上に配置され、第１金属を含有した第１金属酸化物からなる誘電層と、
    前記誘電層を挟んで前記第１電極と対向し、前記第１仕事関数よりも小さい第２仕事関数を有する第２導電物質を含む第２電極と、
    前記誘電層と前記第２電極との間に挿入された界面層と、を含み、
    前記界面層は、第２金属を含有した絶縁性界面層を含み、
    前記絶縁性界面層の前記第２金属の原子価は、前記誘電層の前記第１金属の原子価よりも小さいことを特徴とする集積回路素子。
  19. 前記界面層は、第３金属を含有した第１導電性界面層をさらに含み、
    前記第１導電性界面層の前記第３金属の電気陰性度は、前記誘電層の前記第１金属の電気陰性度よりも大きいことを特徴とする請求項１８に記載の集積回路素子。
  20. 基板の内部で第１方向に延びるワードライントレンチ内に配置されたワードラインと、
    前記基板上にあり、前記ワードラインに連結されたコンタクト構造物と、
    前記コンタクト構造物上に配置され、前記コンタクト構造物に電気的に連結されたキャパシタ構造物と、を含み、
    前記キャパシタ構造物は、
    第１仕事関数を有する第１導電物質を含む第１電極と、
    前記第１電極上に配置され、第１金属を含有した第１金属酸化物からなる誘電層と、
    前記誘電層を挟んで前記第１電極と対向し、前記第１仕事関数よりも小さい第２仕事関数を有する第２導電物質を含む第２電極と、
    前記誘電層と前記第２電極との間に挿入された界面層と、を含み、
    前記第１金属は、Ｚｒ、Ｈｆ、Ｔｉ、及びＴａのうちから選択され、
    前記界面層は、
    第２金属を含有し、前記第２金属の原子価が、前記誘電層の前記第１金属の原子価よりも小さい絶縁性界面層と、
    第３金属を含有し、前記第３金属の電気陰性度が、前記誘電層の前記第１金属の電気陰性度よりも大きい第１導電性界面層と、を含み、
    前記絶縁性界面層と前記第１導電性界面層は、前記誘電層と前記第２電極との間で前記第２電極の表面に垂直な垂直方向に積層され、
    前記第２電極と前記誘電層との間の電気的エネルギー障壁は、前記界面層によって増加したことを特徴とする集積回路素子。
JP2023133883A 2022-09-08 2023-08-21 集積回路素子 Pending JP2024038997A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0114468 2022-09-08
KR1020220114468A KR20240035239A (ko) 2022-09-08 2022-09-08 집적회로 소자

Publications (1)

Publication Number Publication Date
JP2024038997A true JP2024038997A (ja) 2024-03-21

Family

ID=87060318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023133883A Pending JP2024038997A (ja) 2022-09-08 2023-08-21 集積回路素子

Country Status (5)

Country Link
US (1) US20240090200A1 (ja)
EP (1) EP4336559A1 (ja)
JP (1) JP2024038997A (ja)
KR (1) KR20240035239A (ja)
CN (1) CN117673024A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4428500B2 (ja) * 2001-07-13 2010-03-10 富士通マイクロエレクトロニクス株式会社 容量素子及びその製造方法
KR20210026529A (ko) * 2019-08-30 2021-03-10 에스케이하이닉스 주식회사 캐패시터 및 그 제조 방법
US20220140067A1 (en) * 2020-11-03 2022-05-05 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor apparatus including the same
JP2022121083A (ja) 2021-02-08 2022-08-19 株式会社シマノ グリップ並びにこれを有するリールシート及び釣竿

Also Published As

Publication number Publication date
EP4336559A1 (en) 2024-03-13
US20240090200A1 (en) 2024-03-14
KR20240035239A (ko) 2024-03-15
CN117673024A (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US20210246044A1 (en) Semiconductor device comprising work function metal pattern in boundry region and method for fabricating the same
CN111883533A (zh) 存储器结构
US20240147709A1 (en) Semiconductor memory device
US11488958B2 (en) Semiconductor device electrodes including fluorine
TW202236613A (zh) 半導體裝置
US20240099017A1 (en) Semiconductor device
CN111490047B (zh) 内存结构
US20230262959A1 (en) Semiconductor memory device
JP2024038997A (ja) 集積回路素子
TW202224147A (zh) 半導體記憶體裝置
KR20230007773A (ko) 커패시터 구조체, 그를 포함하는 반도체 메모리 장치, 그의 제조 방법 및 그를 포함하는 반도체 장치의 제조 방법
TW202412191A (zh) 積體電路裝置
US20240164084A1 (en) Semiconductor device
US20230402500A1 (en) Capacitor structure, semiconductor memory device including the structure, and method for manufacturing the structure
US20240074163A1 (en) Integrated circuit device
US20230328962A1 (en) Semiconductor device
US20230284434A1 (en) Semiconductor device and method for fabricating the same
KR20230056990A (ko) 반도체 장치
KR20240068170A (ko) 반도체 장치
KR20220035887A (ko) 반도체 메모리 장치 및 그 제조 방법
KR20230163233A (ko) 반도체 장치
TW202345348A (zh) 半導體記憶體裝置
CN115589721A (zh) 集成电路器件及其制造方法
KR20230014794A (ko) 반도체 메모리 장치 제조 방법
KR20230077515A (ko) 반도체 장치