JP2024035578A - 絶縁型電源装置 - Google Patents
絶縁型電源装置 Download PDFInfo
- Publication number
- JP2024035578A JP2024035578A JP2022140140A JP2022140140A JP2024035578A JP 2024035578 A JP2024035578 A JP 2024035578A JP 2022140140 A JP2022140140 A JP 2022140140A JP 2022140140 A JP2022140140 A JP 2022140140A JP 2024035578 A JP2024035578 A JP 2024035578A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- voltage
- input
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title abstract 3
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 238000004804 winding Methods 0.000 claims abstract description 24
- 238000007599 discharging Methods 0.000 claims abstract description 14
- 238000009499 grossing Methods 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000005856 abnormality Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】ラッチ機能を備えた制御ICを使用している絶縁型電源装置において、数秒程度の短い時間のACコンセントからのプラグの抜き差しによりラッチ停止状態を解除させて電源出力を復帰させ、ユーザーが電源装置の故障と誤判断するのを防止する。【解決手段】トランスの一次側巻線と直列に接続されたスイッチング素子と、スイッチング素子を制御する制御ICと、制御ICの電源電圧を生成する補助電源回路とを備え、ダイオード・ブリッジ回路の正極側出力端子と制御ICの電源電圧端子または高電圧入力端子との間に抵抗素子が接続され、制御ICは異常検出時にスイッチング動作を停止させるラッチ機能を備えている絶縁型電源装置において、ダイオード・ブリッジ回路の一方の入力端子と制御ICの電源電圧端子との間に、交流入力がなくなったことを検出して平滑コンデンサを放電させることによってラッチ停止状態を解除するラッチ解除回路を設けた。【選択図】図1
Description
本発明は、電圧変換用トランスの一次側巻線と直列に接続されたスイッチング素子を制御する制御用半導体装置を備えた絶縁型電源装置に関する。
従来、スイッチング電源装置の1つとして、トランスの一次側巻線に間欠的に電流を流すためのスイッチング素子としてのトランジスタ(シリコン基板の他、GaNやSiCの基板上のトランジスタを含む)および該スイッチング素子をオン、オフ制御する制御回路(一次側制御IC)を備え、一次側巻線に電流を流すことで二次側巻線に誘起された電流をダイオードにより整流し、コンデンサで平滑して出力するスイッチング電源装置(絶縁型DC-DCコンバータ)がある。
また、直流電源装置には、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を、上記スイッチング電源装置(絶縁型DC-DCコンバータ)で降圧して所望の電位の直流電圧に変換する絶縁型AC-DCコンバータがある。
また、直流電源装置には、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を、上記スイッチング電源装置(絶縁型DC-DCコンバータ)で降圧して所望の電位の直流電圧に変換する絶縁型AC-DCコンバータがある。
従来、絶縁型AC-DCコンバータを構成する一次側制御ICには、安全性を確保するために、入力電圧の異常や過電流出力、過電圧出力、内部温度上昇などの異常を検出する保護機能が設けられている。かかる保護機能として、異常検出時にスイッチング素子の発振(スイッチング動作)を強制的に停止させるラッチ機能と呼ばれる制御機能がある。なお、ラッチ機能に関する発明は、例えば特許文献1に記載されている。
このラッチ機能による停止状態を解除するためには、通常の場合、電源装置のユーザーが異常要因を取り除いた後、ACコンセントから電源コードの先端のプラグを引き抜いて電源装置を切り離し、数分~数十分の間放置する必要がある。理由は、ダイオード・ブリッジ回路の後段には安定化用の大容量コンデンサが設けられており、このコンデンサに蓄積された電荷によって一次側制御ICの電源電圧が下がらず動作状態をキープするためである。
ラッチ機能を備えた一次側制御ICを使用した電源装置においては、ラッチ停止状態に陥った場合、スイッチング動作が停止するのみで、状態表示を行うことはない。そのため、かかる電源装置のユーザーは、ラッチ停止で電源装置の出力がなくなると、ラッチ状態であることに気づかず、ACコンセントからプラグを引き抜いてすぐに差し込む操作を、一般に行う。しかし、ラッチ停止の場合、一次側コンデンサの残留電荷で一次側制御ICが作動状態を継続しているので、ラッチ停止状態が解除されることがない。そのため、ユーザーはプラグを抜き差ししたことで一次側制御ICが再起動したと勘違いし、プラグを抜き差ししても電源装置の出力がないと、その時点で電源装置が故障していると判断してしまう可能性が高いという課題がある。
なお、AC電源がオフなったことを検出したときに、ダイオード・ブリッジ回路の後段のコンデンサに保持されている残留電荷を放電させる放電回路を設けるようにした発明として、例えば特許文献2に記載されているものがある。また、上記コンデンサの電荷量がスイッチングIC(一次側制御IC)の作動に必要な最低限の電荷量を下回った場合に、二次側からのフィードバック電圧を保持する第2のコンデンサを放電させ、発振停止状態を解除する強制放電回路を設けるようにした発明として、例えば特許文献3に記載されているものがある。
特許文献2に記載されている放電回路は、一次側巻線に接続されているスイッチング素子を利用してダイオード・ブリッジ回路の後段のコンデンサに保持されている残留電荷を放電させるものであり、本願発明とは放電の仕方が全く異なる。
また、特許文献3に記載されている強制放電回路は、AC電源が断たれダイオード・ブリッジ回路の後段のコンデンサの電荷量がスイッチングICの作動に必要な最低限の電荷量を下回った場合に、フィードバック電圧を保持する第2のコンデンサを放電させるというもので、本願発明とは放電対象のコンデンサが異なる。
また、特許文献3に記載されている強制放電回路は、AC電源が断たれダイオード・ブリッジ回路の後段のコンデンサの電荷量がスイッチングICの作動に必要な最低限の電荷量を下回った場合に、フィードバック電圧を保持する第2のコンデンサを放電させるというもので、本願発明とは放電対象のコンデンサが異なる。
本発明は前述したような課題に着目してなされたもので、その目的とするところは、ラッチ停止の機能を備えた一次側制御ICを使用している絶縁型電源装置において、数秒程度の短い時間のACコンセントからのプラグの抜き差しによりラッチ停止状態を解除させて電源出力を復帰させることができ、それによってユーザーが電源装置の故障と誤判断するのを防止することにある。
上記目的を達成するため本発明は、
入力された交流を直流に変換するダイオード・ブリッジ回路と、該ダイオード・ブリッジ回路の後段に接続された平滑コンデンサと、補助巻線を備え前記平滑コンデンサにより平滑された電圧が一次側巻線に印加される電圧変換用のトランスと、前記一次側巻線と直列に接続されたスイッチング素子と、前記スイッチング素子を制御する電源制御用半導体装置と、前記補助巻線に誘起された電圧を整流し平滑して前記電源制御用半導体装置の電源電圧を生成する補助電源回路と、を備え、前記ダイオード・ブリッジ回路の正極側出力端子と前記電源制御用半導体装置の電源電圧端子または高電圧入力端子との間に抵抗素子が接続されている絶縁型電源装置において、
前記電源制御用半導体装置は、異常検出時に前記スイッチング素子のスイッチング動作を停止させるラッチ機能を備え、
前記ダイオード・ブリッジ回路の一方の入力端子と前記電源制御用半導体装置の電源電圧端子との間に、前記ダイオード・ブリッジ回路への交流入力がなくなったことを検出して前記平滑コンデンサの蓄積電荷を放電させることによって前記ラッチ機能によるラッチ停止状態を解除するラッチ解除回路が設けられているように構成したものである。
入力された交流を直流に変換するダイオード・ブリッジ回路と、該ダイオード・ブリッジ回路の後段に接続された平滑コンデンサと、補助巻線を備え前記平滑コンデンサにより平滑された電圧が一次側巻線に印加される電圧変換用のトランスと、前記一次側巻線と直列に接続されたスイッチング素子と、前記スイッチング素子を制御する電源制御用半導体装置と、前記補助巻線に誘起された電圧を整流し平滑して前記電源制御用半導体装置の電源電圧を生成する補助電源回路と、を備え、前記ダイオード・ブリッジ回路の正極側出力端子と前記電源制御用半導体装置の電源電圧端子または高電圧入力端子との間に抵抗素子が接続されている絶縁型電源装置において、
前記電源制御用半導体装置は、異常検出時に前記スイッチング素子のスイッチング動作を停止させるラッチ機能を備え、
前記ダイオード・ブリッジ回路の一方の入力端子と前記電源制御用半導体装置の電源電圧端子との間に、前記ダイオード・ブリッジ回路への交流入力がなくなったことを検出して前記平滑コンデンサの蓄積電荷を放電させることによって前記ラッチ機能によるラッチ停止状態を解除するラッチ解除回路が設けられているように構成したものである。
上記のような構成によれば、ダイオード・ブリッジ回路の一方の入力端子と前記電源制御用半導体装置の電源電圧端子との間に設けられたラッチ解除回路が、ダイオード・ブリッジ回路への交流入力がなくなったことを検出してダイオード・ブリッジ回路の後段の平滑コンデンサの蓄積電荷を放電させる。そのため、ラッチ停止状態にあるときにACコンセントからプラグが抜去されて交流入力がなくなると、一次側制御ICのラッチ機能によるラッチ停止状態を速やかに解除することができる。また、直後にプラグを差し込むことにより電源出力を復帰させることができ、それによってユーザーが、ラッチ停止した電源装置を故障していると誤判断するのを防止することができる。
本発明によれば、ラッチ停止の機能を備えた一次側制御ICを使用している絶縁型電源装置において、数秒程度の短い時間のACコンセントからのプラグの抜き差しにより、ラッチ停止状態を解除させて電源出力を復帰させることができ、それによってユーザーが電源装置の故障と誤判断するのを防止することができるという効果がある。
以下、本発明の好適な実施形態を、図面を参照しながら説明する。
図1は、本発明に係る電源制御用半導体装置(一次側制御IC)を使用した絶縁型電源装置としてのAC-DCコンバータの一実施形態を示す回路構成図である。なお、本発明に係る絶縁型電源装置はトランスの一次側の回路に特徴を有するものであり、二次側回路はどのような構成であっても良いので、図1においては、二次側巻線と二次側回路の図示を省略している。
図1は、本発明に係る電源制御用半導体装置(一次側制御IC)を使用した絶縁型電源装置としてのAC-DCコンバータの一実施形態を示す回路構成図である。なお、本発明に係る絶縁型電源装置はトランスの一次側の回路に特徴を有するものであり、二次側回路はどのような構成であっても良いので、図1においては、二次側巻線と二次側回路の図示を省略している。
本実施形態のAC-DCコンバータは、AC電源11からの交流電圧を整流するダイオード・ブリッジ回路12および平滑コンデンサC3と、一次側巻線Npと線補助巻線Nbおよび二次側巻線とを有しダイオード・ブリッジ回路12の出力端子間に接続された電圧変換用のトランス13と、このトランス13の一次側巻線Npと直列に接続されたMOSFET(絶縁ゲート型電界効果トランジスタ)からなるスイッチングトランジスタQ1と、該スイッチングトランジスタQ1をオン、オフ駆動する一次側制御IC14を備える。
特に限定されるものでないが、一次側制御IC14は、スイッチングトランジスタQ1のゲート駆動信号を出力する外部端子GATEと、電源電圧端子VCCと、接地端子GNDと、二次側回路からのフィードバック電圧が入力される外部端子FBを備える。
また、一次側制御IC14は、入力電圧の異常や過電流出力、過電圧出力、内部温度上昇のいずれかの異常またはいずれか2以上の異常を検出する機能と、異常検出時にスイッチングトランジスタQ1の発振(スイッチング動作)を強制的に停止させるラッチ機能を備えている。
また、一次側制御IC14は、入力電圧の異常や過電流出力、過電圧出力、内部温度上昇のいずれかの異常またはいずれか2以上の異常を検出する機能と、異常検出時にスイッチングトランジスタQ1の発振(スイッチング動作)を強制的に停止させるラッチ機能を備えている。
本実施形態のAC-DCコンバータにおいては、トランス13の補助巻線Nbと直列に接続された整流用ダイオードD2と、このダイオードD2のカソード端子と接地点との間に接続された平滑用のコンデンサC2とからなる補助電源回路15が設けられ、該補助電源回路15で整流、平滑された電圧が一次側制御IC14の電源電圧端子VCCに印加されている。また、ダイオード・ブリッジ回路12の正極側出力端子と一次側制御IC14の電源電圧端子VCCとの間には、抵抗R8が接続されている。この抵抗R8は、補助巻線Nbに電圧が誘起されていないAC電源投入直後に一次側制御IC14に動作電圧を与えるためのものである。
一方、この抵抗R8があることによって、一次側制御IC14が有するラッチ機能により、Q1の発振(スイッチング動作)が停止されて電源装置の動作が停止した際に、ユーザーがACコンセントからプラグを引き抜いたとしても、比較的容量値の大きなコンデンサC3に蓄積されている電荷が、補助巻線Nb側の整流平滑回路のコンデンサC2に供給される。
そのため、一次側制御IC14の電源電圧端子VCCの電圧が、なかなかICの最低動作電圧(ICが低電圧誤動作防止機能を有するときはUVLO電圧)以下に下がらず、一次側制御IC14のラッチ機能による停止状態が維持される。その結果、ユーザーがACコンセントからプラグを引き抜いた後すぐにプラグを差し込むと、一次側制御IC14のラッチ停止状態が解除されず、ユーザーは電源装置が故障していると誤判断してしまうおそれがある。これを防止するため、本実施形態のAC-DCコンバータにおいては、後述のラッチ解除回路16が設けられる。
そのため、一次側制御IC14の電源電圧端子VCCの電圧が、なかなかICの最低動作電圧(ICが低電圧誤動作防止機能を有するときはUVLO電圧)以下に下がらず、一次側制御IC14のラッチ機能による停止状態が維持される。その結果、ユーザーがACコンセントからプラグを引き抜いた後すぐにプラグを差し込むと、一次側制御IC14のラッチ停止状態が解除されず、ユーザーは電源装置が故障していると誤判断してしまうおそれがある。これを防止するため、本実施形態のAC-DCコンバータにおいては、後述のラッチ解除回路16が設けられる。
なお、図1の実施形態においては、抵抗R8の一方の端子を一次側制御IC14の電源電圧端子VCCに接続しているが、例えば特開2016-158310号公報に記載されているように、一次側制御IC14がダイオード・ブリッジ回路12の前段の高電圧が印加される端子(HV)を有する場合には、その高電圧端子HVに抵抗R8の一方の端子を接続するようにしても良い。つまり、一次側制御IC14がHV端子を有していない場合には抵抗R8をVCC端子に接続し、一次側制御IC14がHV端子を有している場合には、R8をHV端子に接続すると良い。高電圧端子HVに抵抗R8の一方の端子を接続することにより、ICの起動完了後にIC内部で高電圧端子HVと電源電圧端子VCCとの間に接続されている起動スイッチがオフとなるため、起動時やラッチ動作以外の定常動作時においては抵抗R8で生じる損失を抑制することができる。
なお、図示しないが、上記トランス13の二次側には、二次側巻線と直列に接続された整流用ダイオードと平滑用のコンデンサが設けられ、一次側巻線Npに間欠的に電流を流すことで二次側巻線に誘起される交流電圧を整流し平滑することによって、直流出力電圧を生成し出力するように構成される。
また、上記トランス13の二次側には、例えば誤差アンプを備えたシャントレギュレータなどから構成され出力電圧を検出する出力電圧検出回路と、検出された電圧に応じた出力電圧検出信号を一次側へ伝達するフォトダイオードのような信号伝達手段とが設けられ、検出電圧に応じた強度を有する光信号が一次側へ伝達される。
また、上記トランス13の二次側には、例えば誤差アンプを備えたシャントレギュレータなどから構成され出力電圧を検出する出力電圧検出回路と、検出された電圧に応じた出力電圧検出信号を一次側へ伝達するフォトダイオードのような信号伝達手段とが設けられ、検出電圧に応じた強度を有する光信号が一次側へ伝達される。
一方、上記トランス13の一次側には、図示しないが、二次側回路の上記フォトダイオードと共にフォトカプラを構成するフォトトランジスタが設けられている。そして、二次側回路で検出された電圧に応じた電流が上記フォトダイオードに流され、検出電圧に応じた強度を有する光信号が出力される。この光信号が一次側へ伝達されることで、光強度に応じた電流がフォトトランジスタに流れ、その電流が一次側制御IC14内部に設けられ上記外部端子FBに接続されているプルアップ抵抗等で電圧に変換されて入力される。
本実施形態のAC-DCコンバータでは、二次側の出力電圧が高いほどフォトダイオードに流れる電流とフォトトランジスタに流れる電流が多くなり、一次側制御IC14の外部端子FBの電圧が低くなるように構成される。
本実施形態のAC-DCコンバータでは、二次側の出力電圧が高いほどフォトダイオードに流れる電流とフォトトランジスタに流れる電流が多くなり、一次側制御IC14の外部端子FBの電圧が低くなるように構成される。
次に、上記ダイオード・ブリッジ回路12の一方の入力端子と一次側制御IC14の電源電圧端子VCCとの間に設けられるラッチ解除回路16の具体的な構成と作用効果について説明する。
図2は、ラッチ解除回路を設けない場合のAC-DCコンバータの回路構成を示す。図2の回路においては、前述したように、ACコンセントからプラグを引き抜いたとしても、コンデンサC3に蓄積されている電荷がコンデンサC2に供給され、ラッチ停止状態が維持される。そこで、破線で示すように、一次側制御IC14の電源電圧端子VCCと接地点との間に放電用の抵抗Rdを接続して、コンデンサC3、C2の蓄積電荷を放電することが考えられる。
しかし、図2の回路の場合、放電用抵抗Rdに常時電流が流れる構成であるため、放電に要する時間を短くすべく放電用抵抗Rdの抵抗値を小さくすると通常使用時における消費電力が増大する。一方、消費電力を減らすべく放電用抵抗Rdの抵抗値を大きな値に設定すると、放電に要する時間が長くなってしまうという問題点がある。
しかし、図2の回路の場合、放電用抵抗Rdに常時電流が流れる構成であるため、放電に要する時間を短くすべく放電用抵抗Rdの抵抗値を小さくすると通常使用時における消費電力が増大する。一方、消費電力を減らすべく放電用抵抗Rdの抵抗値を大きな値に設定すると、放電に要する時間が長くなってしまうという問題点がある。
本実施形態のAC-DCコンバータにおけるラッチ解除回路16は、上記のような問題点を解決したもので、AC入力検出部16Aと放電実行部16Bとから構成される。
AC入力検出部16Aは、図1に示すように、AC電源11からの交流電圧が入力される一方の端子と一次側回路の接地点との間に直列形態に接続されたダイオードD1、抵抗R1、R2と、抵抗R1とR2の接続ノードNaと接地点との間に接続されたコンデンサC1と、接続ノードaと接地点との間に直列形態に接続された抵抗R3、R4と、一次側制御IC14の電源電圧端子VCCと接地点との間に直列形態に接続された抵抗R5およびトランジスタQ2とを有し、抵抗R3とR4の接続ノードNbの電位がトランジスタQ2のベース端子に印加されるように構成されている。ダイオードD1と抵抗R1、R2とにより抵抗分圧回路が構成される。
AC入力検出部16Aは、図1に示すように、AC電源11からの交流電圧が入力される一方の端子と一次側回路の接地点との間に直列形態に接続されたダイオードD1、抵抗R1、R2と、抵抗R1とR2の接続ノードNaと接地点との間に接続されたコンデンサC1と、接続ノードaと接地点との間に直列形態に接続された抵抗R3、R4と、一次側制御IC14の電源電圧端子VCCと接地点との間に直列形態に接続された抵抗R5およびトランジスタQ2とを有し、抵抗R3とR4の接続ノードNbの電位がトランジスタQ2のベース端子に印加されるように構成されている。ダイオードD1と抵抗R1、R2とにより抵抗分圧回路が構成される。
一方、放電実行部16Bは、一次側制御IC14の電源電圧端子VCCと接地点との間に直列形態に接続された抵抗R6およびトランジスタQ3を有し、トランジスタQ3のベース端子に、AC入力検出部16AのトランジスタQ2のコレクタ電圧が印加されている。これにより、正常にAC入力がある場合には、AC入力検出部16AのトランジスタQ2がオン状態にされてコレクタ電圧が低くなり、放電実行部16BのトランジスタQ3がオフされることで、コンデンサC2、C3の放電が防止される。また、AC入力がなくなると、ノードNa、Nbの電位が下がってトランジスタQ2がオフ状態にされてコレクタ電圧が高くなり、トランジスタQ3がオンされることで、コンデンサC2、C3の蓄積電荷を放電する。
その結果、一次側制御IC14の保護機能でラッチ停止状態になった場合に、ユーザーが、異常の原因を除去してACコンセントからプラグを引き抜くと、速やかにコンデンサC2、C3の蓄積電荷が放電されて、一次側制御IC14の電源電圧をICの最低動作電圧またはUVLO電圧以下に低下させることができる。それによって、一次側制御IC14のラッチ停止状態が解除され、その後プラグが差し込まれると、電源投入時の動作で一次側制御IC14が起動されて電源装置の出力が正常に復帰することとなる。
さらに、トランスの二次側回路にも過電流出力や過電圧出力などの異常を検出した場合に、例えば二次側の電圧平滑回路と出力端子とに設けられた出力遮断用のスイッチをオフして回路を保護するラッチ機能が設けられることがある。上記実施形態のラッチ解除回路16によれば、二次側回路がラッチ停止状態になって、ユーザーがACコンセントからプラグを引き抜くと、速やかにコンデンサC2、C3の蓄積電荷が放電されて一次側制御IC14の電源電圧をICの最低動作電圧またはUVLO電圧以下に低下させるため、二次側回路のラッチ停止状態を解除させることができる。
さらに、本実施形態のラッチ解除回路16は、抵抗R1とR5の抵抗値が、図2の回路における放電用抵抗Rdに比べて充分に高く設定されることで、通常使用時における消費電力を抑制できるように構成される。また、トランジスタQ3と直列のR6の抵抗値は、R1、R5の抵抗値に比べて充分に小さな値に設定される。これにより、Q3がオンされた際に、コンデンサC2、C3の蓄積電荷を、速やかに放電させることができる。
なお、AC入力検出部16AのコンデンサC1は、AC電源の瞬断を誤ってAC入力遮断として検出しないようにするためのものである。例えば通常動作時における前記スイッチングトランジスタQ1のスイッチング動作1サイクルの時間以下(1秒未満)の瞬時停電が起きても、AC入力遮断として検出しないように、C1の容量値を設定すれば良い。
なお、AC入力検出部16AのコンデンサC1は、AC電源の瞬断を誤ってAC入力遮断として検出しないようにするためのものである。例えば通常動作時における前記スイッチングトランジスタQ1のスイッチング動作1サイクルの時間以下(1秒未満)の瞬時停電が起きても、AC入力遮断として検出しないように、C1の容量値を設定すれば良い。
次に、本実施形態のラッチ解除回路16を構成する抵抗R1~R6の抵抗値およびコンデンサC1の容量値の具体的な設定の仕方について説明する。なお、以下の説明においては、一次側制御IC14の電源電圧端子VCCよりIC内部へ流れる電流をIcc、抵抗R8を流れる電流をI1、抵抗R5を流れる電流をI2、抵抗R6を流れる電流をI3、抵抗R4を流れる電流をI4、トランジスタQ2のベース電流をIb、Q2の電流増幅率をhfeとする。
[抵抗R8、R5、R6の設定]
本実施形態のラッチ解除回路16においては、AC入力があり、ラッチ停止状態が維持されている状態においては、Q2がオン、Q3がオフの状態となっており、Icc<I1-I2且つVcc>IC最低動作電圧(UVLO電圧)の関係が成り立ってなければならない。
IC内部へ流れる電流Iccは使用する制御ICの種類によって異なり、抵抗R8,R5の抵抗値は、ラッチ停止時のIccの大きさ、AC入力電圧値Vac、ICの電源電圧Vccの値に応じて設定する。
一方、AC入力が遮断され、ラッチ解除回路16の機能が働く時は、Q2がオフ、Q3がオンの状態となるようにするため、I1<Icc+I2+I3の関係が成り立っている必要があり、この条件を十分満たせるように抵抗R6の抵抗値を設定する。
本実施形態のラッチ解除回路16においては、AC入力があり、ラッチ停止状態が維持されている状態においては、Q2がオン、Q3がオフの状態となっており、Icc<I1-I2且つVcc>IC最低動作電圧(UVLO電圧)の関係が成り立ってなければならない。
IC内部へ流れる電流Iccは使用する制御ICの種類によって異なり、抵抗R8,R5の抵抗値は、ラッチ停止時のIccの大きさ、AC入力電圧値Vac、ICの電源電圧Vccの値に応じて設定する。
一方、AC入力が遮断され、ラッチ解除回路16の機能が働く時は、Q2がオフ、Q3がオンの状態となるようにするため、I1<Icc+I2+I3の関係が成り立っている必要があり、この条件を十分満たせるように抵抗R6の抵抗値を設定する。
[抵抗R1~R4、トランジスタQ2の設定]
AC入力があり、ラッチ停止状態が維持されている状態においては、Q2がオン、Q3がオフの状態となるように構成されており、抵抗R5からQ2のコレクタへ電流I2が流れている。これを維持するためには、Ib>I2/hfeを流し続ける必要がある。
この際、Q2にベース電流Ibを安定して流すために、AC入力電圧が最低値(AC100V地域ではAC90V)の時に、ノードNaの電圧Vaが1V以上になるように、抵抗R1,R2の抵抗値を設定する。
AC入力があり、ラッチ停止状態が維持されている状態においては、Q2がオン、Q3がオフの状態となるように構成されており、抵抗R5からQ2のコレクタへ電流I2が流れている。これを維持するためには、Ib>I2/hfeを流し続ける必要がある。
この際、Q2にベース電流Ibを安定して流すために、AC入力電圧が最低値(AC100V地域ではAC90V)の時に、ノードNaの電圧Vaが1V以上になるように、抵抗R1,R2の抵抗値を設定する。
また、抵抗R3にはQ2のベース電流Ibと抵抗R4の電流I4を合わせた電流(Ib+I4)が流れるので、Q2をオンさせるノードNbの電圧Vb(バイポーラトランジスタのベース・エミッタ間飽和電圧であるおよそ0.6V)を維持するためには、次式
R3=(Va-Vb)/(Ib+I4) ……(1)
を満たすように、抵抗R3の抵抗値を設定すればよい。例えばR4=10kΩに設定した場合には、I4=Vb/R4=0.6/10=0.06であるので、上記式(1)より、
R3=0.4/(Ib+0.06)
となる。
R3=(Va-Vb)/(Ib+I4) ……(1)
を満たすように、抵抗R3の抵抗値を設定すればよい。例えばR4=10kΩに設定した場合には、I4=Vb/R4=0.6/10=0.06であるので、上記式(1)より、
R3=0.4/(Ib+0.06)
となる。
[コンデンサC1の設定]
本実施形態のラッチ解除回路16においては、コンデンサC1の大きさにより、プラグ引き抜き後何秒でラッチを解除するかを設定することができる。
コンデンサC1の電荷は抵抗R2,R3,R4を介して放電されるため、コンデンサC1の電荷を放電させるのに要する時間tは、R2,R3,R4の合成抵抗値をRcとおくと、
t=-C1*Rc*ln(Va/Vb) ……(2)
で表わされる。
従って、例えば1秒後のラッチ解除を目指す場合には、R2,R3,R4の合成抵抗値Rcを計算し、算出されたRcの値と、tの値(=1秒)、Vb=0.6V、Va=1Vを上記の式(2)に代入することで、コンデンサC1の容量値を求めることができる。
本実施形態のラッチ解除回路16においては、コンデンサC1の大きさにより、プラグ引き抜き後何秒でラッチを解除するかを設定することができる。
コンデンサC1の電荷は抵抗R2,R3,R4を介して放電されるため、コンデンサC1の電荷を放電させるのに要する時間tは、R2,R3,R4の合成抵抗値をRcとおくと、
t=-C1*Rc*ln(Va/Vb) ……(2)
で表わされる。
従って、例えば1秒後のラッチ解除を目指す場合には、R2,R3,R4の合成抵抗値Rcを計算し、算出されたRcの値と、tの値(=1秒)、Vb=0.6V、Va=1Vを上記の式(2)に代入することで、コンデンサC1の容量値を求めることができる。
なお、上記実施形態においては、抵抗R1とR2の接続ノードNaと接地点との間に抵抗R3,R4を直列に接続して、抵抗R3とR4の接続ノードNbの電圧Vb(=0.6V)をトランジスタQ2のベース端子に印加している。このように構成しているのは、コンデンサC1の放電所要時間tを1秒のような短い時間にするには、コンデンサC1の容量値を比較的小さな値に設定する必要があり、コンデンサC1の容量値を小さな値に設定すると、接続ノードNaの電位が変動してしまうので、それを抑制するためである。
一方、コンデンサC1の放電所要時間tすなわち交流入力の遮断検出から放電実行部16Bによる放電開始までの時間を例えば5秒のような時間に設定する場合には、コンデンサC1の容量値が大きくなって接続ノードNaの電位が安定する。そのため、図3に示すように、抵抗R3,R4を省略した構成とした上で、AC入力があるときに抵抗R1とR2の接続ノードNaの電位が、Q2のオン状態を維持するのに必要な0.6V以上となるように、R1,R2の抵抗値を設定するように構成することも可能である。
これにより、図1に示すラッチ解除回路と同様に、ACコンセントからプラグが引き抜かれた際にラッチ停止状態を解除する動作をさせることができるとともに、ラッチ解除回路16の構成素子数を減らすことができるという利点がある。一方、図1に示す実施例のラッチ解除回路は、本変形例に比べて、抵抗の数は多くなるものの、コンデンサC1の容量値を小さくすることができ、消費電力を減らすことができるという利点がある。
これにより、図1に示すラッチ解除回路と同様に、ACコンセントからプラグが引き抜かれた際にラッチ停止状態を解除する動作をさせることができるとともに、ラッチ解除回路16の構成素子数を減らすことができるという利点がある。一方、図1に示す実施例のラッチ解除回路は、本変形例に比べて、抵抗の数は多くなるものの、コンデンサC1の容量値を小さくすることができ、消費電力を減らすことができるという利点がある。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、スイッチングトランジスタQ1を、一次側制御IC14とは別個の素子としているが、スイッチングトランジスタQ1を一次側制御IC14に取り込んで1つの半導体集積回路として構成してもよい。また、二次側回路はダイオード整流方式の回路を使用したものでも、同期整流方式の回路を使用したものでも良い。また、前記実施形態ではラッチ解除回路を構成するトランジスタQ2、Q3としてMOSトランジスタを使用しているが、バイポーラトランジスタを使用しても良い。その場合、ノードNbの電圧は、AC入力電圧が最低値の時に、MOSトランジスタのしきい値電圧Vth以上となるように設定される。
また、前記実施形態では、一例として、一次側制御IC14が、スイッチングトランジスタQ1のゲート駆動信号を出力する外部端子GATEと、二次側回路からのフィードバック信号が入力される外部端子FBを備えるものを示したが、スイッチングトランジスタQ1と直列に接続された電流検出用の抵抗により電流-電圧変換された電圧が入力される電流検出端子(CS端子)が外部端子としてさらに設けられているものであっても良い。この場合、一次側制御IC14は、電流検出端子の電圧に基づいて例えばQ1のドレイン電圧の共振のボトムを検出してQ1をターンオフさせる機能を有するように構成することが考えられる。
11…交流電源、12…ダイオード・ブリッジ回路、13トランス、14…スイッチング電源用半導体装置(一次側制御IC)、15…補助電源回路、16……ラッチ解除回路、16A……AC入力検出部、16B……放電実行部
Claims (5)
- 入力された交流を直流に変換するダイオード・ブリッジ回路と、該ダイオード・ブリッジ回路の後段に接続された平滑コンデンサと、補助巻線を備え前記平滑コンデンサにより平滑された電圧が一次側巻線に印加される電圧変換用のトランスと、前記一次側巻線と直列に接続されたスイッチング素子と、前記スイッチング素子を制御する電源制御用半導体装置と、前記補助巻線に誘起された電圧を整流し平滑して前記電源制御用半導体装置の電源電圧を生成する補助電源回路と、を備え、前記ダイオード・ブリッジ回路の正極側出力端子と前記電源制御用半導体装置の電源電圧端子または高電圧入力端子との間に抵抗素子が接続されている絶縁型電源装置であって、
前記電源制御用半導体装置は、異常検出時に前記スイッチング素子のスイッチング動作を停止させるラッチ機能を備え、
前記ダイオード・ブリッジ回路の一方の入力端子と前記電源制御用半導体装置の電源電圧端子との間に、前記ダイオード・ブリッジ回路への交流入力がなくなったことを検出して前記平滑コンデンサの蓄積電荷を放電させることによって前記ラッチ機能によるラッチ停止状態を解除するラッチ解除回路が設けられていることを特徴とする絶縁型電源装置。 - 前記ラッチ解除回路は、前記ダイオード・ブリッジ回路への交流入力の有無を検出する交流入力検出回路と、前記電源制御用半導体装置の電源電圧端子と接地点との間に接続され前記交流入力検出回路からの信号によってオン、オフされる第1トランジスタを有する放電回路と、を備え。
前記交流入力検出回路は、前記ダイオード・ブリッジ回路の一方の入力端子と接地点との間に直列形態に接続された整流素子および高抵抗素子を含む複数の抵抗素子からなり前記交流入力を分圧する抵抗分圧回路を備え、前記抵抗分圧回路により分圧された電圧に基づいて前記ダイオード・ブリッジ回路への交流入力の有無を検出することを特徴とする請求項1に記載の絶縁型電源装置。 - 前記交流入力検出回路は、前記電源制御用半導体装置の電源電圧端子と接地点との間に直列形態に接続された高抵抗素子および第2トランジスタを備え、該第2トランジスタの制御端子に前記抵抗分圧回路により分圧された電圧が印加され、当該第2トランジスタの出力電位によって前記放電回路を構成する前記第1トランジスタがオン、オフ制御されるように構成されていることを特徴とする請求項2に記載の絶縁型電源装置。
- 前記抵抗分圧回路は、
前記ダイオード・ブリッジ回路の一方の入力端子と接地点との間に前記整流素子と直列形態に接続された第1抵抗素子および第2抵抗素子と、
前記第1抵抗素子と第2抵抗素子の接続ノードと接地点との間に直列形態に接続された第3抵抗素子および第4抵抗素子と、
前記第1抵抗素子と第2抵抗素子の接続ノードと接地点との間に接続された容量素子と、を備え、少なくとも前記第1抵抗素子は高抵抗素子により構成されており、
前記第3抵抗素子と第4抵抗素子の接続ノードに、前記第2トランジスタの制御端子が接続され、
前記第2トランジスタはバイポーラトランジスタであり、前記第3抵抗素子と第4抵抗素子の接続ノードの電位は、交流が入力されている状態であって交流入力電圧が最低値の時でもベース・エミッタ間飽和電圧以上になるように設定されていることを特徴とする請求項3に記載の絶縁型電源装置。 - 前記交流入力検出回路による交流入力の遮断検出から前記放電回路による放電開始までの時間は、通常動作時における前記スイッチング素子のスイッチング動作1サイクルの時間よりも長くなるように、前記抵抗分圧回路の時定数が設定されていることを特徴とする請求項2~4のいずれかに記載の絶縁型電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022140140A JP2024035578A (ja) | 2022-09-02 | 2022-09-02 | 絶縁型電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022140140A JP2024035578A (ja) | 2022-09-02 | 2022-09-02 | 絶縁型電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024035578A true JP2024035578A (ja) | 2024-03-14 |
Family
ID=90194787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022140140A Pending JP2024035578A (ja) | 2022-09-02 | 2022-09-02 | 絶縁型電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024035578A (ja) |
-
2022
- 2022-09-02 JP JP2022140140A patent/JP2024035578A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1226648B1 (en) | Protecting switching power supply from fault condition | |
US8064179B2 (en) | Integrated circuit including a switching regulator design for power over Ethernet devices | |
US6362981B1 (en) | Output feedback and under-voltage detection system | |
TW201931750A (zh) | 電源控制用半導體裝置、電源裝置以及x電容器的放電方法 | |
JP5099183B2 (ja) | 起動回路 | |
JP5799537B2 (ja) | スイッチング電源装置の制御回路及びスイッチング電源装置 | |
JP6578111B2 (ja) | 絶縁型のdc/dcコンバータおよびそのフィードバック回路、それを用いた電源装置、電源アダプタおよび電子機器 | |
WO2012140840A1 (ja) | コンバータ装置及び半導体装置 | |
JP6796136B2 (ja) | スイッチング電源装置および半導体装置 | |
KR20170119683A (ko) | 전원 제어용 반도체 장치 | |
JP2005518772A (ja) | スイッチドモード電源の始動回路 | |
JP2009177990A (ja) | スイッチング電源装置及びこれを用いた電気機器 | |
JP2009153234A (ja) | スイッチング電源装置 | |
WO2016132930A1 (ja) | 電源制御用半導体装置 | |
US8289740B2 (en) | Voltage reduction detection circuit and switching power supply system | |
JP2016059255A (ja) | 絶縁同期整流型dc/dcコンバータおよびその同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 | |
JP2018019589A (ja) | 絶縁同期整流型dc/dcコンバータ、同期整流コントローラ、シャントレギュレータ回路、電源アダプタおよび電子機器 | |
JP2016158399A (ja) | 電源制御用半導体装置 | |
US7898824B2 (en) | Power supply circuit with feedback circuit | |
JP2009296790A (ja) | スイッチング電源装置 | |
JP6842252B2 (ja) | 絶縁同期整流型dc/dcコンバータ、その保護方法、電源アダプタおよび電子機器 | |
JP2011200034A (ja) | スイッチング電源装置 | |
JP6514910B2 (ja) | 絶縁同期整流型dc/dcコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 | |
JP2024035578A (ja) | 絶縁型電源装置 | |
JP2014045601A (ja) | 入力電圧の遮断検出回路を備えた電源装置 |