JP2024031869A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024031869A
JP2024031869A JP2023132730A JP2023132730A JP2024031869A JP 2024031869 A JP2024031869 A JP 2024031869A JP 2023132730 A JP2023132730 A JP 2023132730A JP 2023132730 A JP2023132730 A JP 2023132730A JP 2024031869 A JP2024031869 A JP 2024031869A
Authority
JP
Japan
Prior art keywords
pattern
semiconductor device
substrate
channel
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023132730A
Other languages
English (en)
Inventor
チョル 金
然 鍍 鄭
貴 臨 朴
イェ 琳 李
基 哲 金
慶 寅 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2024031869A publication Critical patent/JP2024031869A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】改善した特性を有する半導体装置を提供する。【解決手段】本発明の半導体装置は、基板の上面に垂直な垂直方向に沿って基板上に互いに離隔する各チャンネルと、基板上に形成されて各チャンネルの一部の上下面及び側壁を取り囲むゲート構造物と、ゲート構造物に隣接する基板上に形成されて各チャンネルの側壁に接触するソース・ドレイン層と、を備え、各チャンネルのうちの最上層チャンネルの上部には、窒素がドープされた含窒素部が形成される。【選択図】図４

Description

本発明は、半導体装置に関し、より詳しくは、垂直方向に積層された複数のチャンネルを含む半導体装置に関する。
垂直方向に積層された複数のチャンネルを含む半導体装置の製造方法において、垂直方向に沿って交互に積層された犠牲ライン及び半導体ライン上にダミーゲート構造物及びゲートスペーサを形成し、これらをエッチングマスクとして用いるエッチング工程により半導体ライン及び犠牲ラインをエッチングすることで、それぞれ半導体パターン及び犠牲パターンを形成し、半導体パターンの側壁に接触するソース・ドレイン層を形成し、エッチング工程により犠牲パターンを除去し、開口を形成した後、開口内にゲート構造物を形成する。
エッチング工程を行うことで各パターンが受けた損傷を回復し、エッチング残留物を除去するために硬化工程又は洗浄工程を行い、これらの工程により所望しない酸化膜が形成されるか、或いはパターンのうちの一部が除去され、これは一部のパターンの間の電気的絶縁性を弱くして電気的ショートの原因となる。
特開２０２１－２７３４７号公報
本発明は、上記従の問題点に鑑みてなされたものであって、本発明の目的は、改善した特性を有する半導体装置を提供することにある。
上記目的を達成するためになされた本発明の一態様による半導体装置は、基板の上面に垂直な垂直方向に沿って前記基板上に互いに離隔する各チャンネルと、前記基板上に形成されて前記各チャンネルの一部の上下面及び側壁を取り囲むゲート構造物と、前記ゲート構造物に隣接する前記基板上に形成されて前記各チャンネルの側壁に接触するソース・ドレイン層と、を備え、前記各チャンネルのうちの最上層チャンネルの上部には、窒素がドープされた含窒素部が形成される。
上記目的を達成するためになされた本発明の他の態様による半導体装置は、基板の上面に垂直な垂直方向に沿って前記基板上に互いに離隔する各チャンネルと、前記基板上に形成されて前記各チャンネルの一部の上下面及び側壁を取り囲むゲート構造物と、前記ゲート構造物に隣接する前記基板上に形成されて前記各チャンネルの側壁に接触するソース・ドレイン層と、前記各チャンネルのうちの最上層チャンネルの縁部の上面に形成されてシリコン酸窒化物を含む酸化パターンと、を備える。
上記目的を達成するためになされた本発明の更に他の態様による半導体装置は、基板上に形成されたアクティブパターンと、前記基板の上面に垂直な垂直方向に沿って前記アクティブパターン上に互いに離隔する各チャンネルと、前記基板上に形成されて前記各チャンネルの一部の上下面及び側壁を取り囲むゲート構造物と、前記ゲート構造物に隣接する前記基板上に形成されて前記各チャンネルの側壁に接触するソース・ドレイン層と、前記ゲート構造物の上部の側壁に形成されたゲートスペーサと、前記各チャンネルのうちの最上層チャンネルの中央部の上部に形成された含窒素部と、前記最上層チャンネルの各両縁部の上面と前記ゲートスペーサの底面との間に形成された酸化パターンと、を備える。
本発明の半導体装置によると、ゲート構造物とソース・ドレイン層との間の電気的絶縁性が強くなることで、これらの間の電気的ショート現象が減少する。
本発明の一実施形態による半導体装置を説明するための平面図である。 本発明の一実施形態による半導体装置を説明するための断面図である。 本発明の一実施形態による半導体装置を説明するための断面図である。 本発明の一実施形態による半導体装置を説明するための断面図である。 本発明の一実施形態による半導体装置を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための平面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための平面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための平面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための平面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための平面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の他の例を説明するための断面図である。 本発明の一実施形態による半導体装置の他の例の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の他の例を説明するための断面図である。 本発明の一実施形態による半導体装置の他の例の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の他の例の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の他の例を説明するための断面図である。 本発明の一実施形態による半導体装置の他の例を説明するための断面図である。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。以下、発明の詳細な説明では、基板の上面に平行な水平方向のうちの互いに交差する２つの方向をそれぞれ第１及び第２の方向（Ｄ１、Ｄ２）と定義し、基板の上面に垂直な方向を第３の方向（Ｄ３）と定義する。本実施形態において、第１及び第２の方向（Ｄ１、Ｄ２）は、互いに直交する。
図１～図５は、本発明の一実施形態による半導体装置を説明するための平面図及び断面図である。具体的に、図１は、平面図であり、図２～図５は、断面図である。ここで、図２は、図１のＡ－Ａ’線に沿う断面図であり、図３は、図１のＢ－Ｂ’線に沿う断面図であり、図５は、図１のＣ－Ｃ’線に沿う断面図である。一方、図４は、図３のＸ領域に対する拡大断面図である。
図１～図５に示すように、半導体装置は、基板１００上に形成されたアクティブパターン１０５と、素子分離パターン１３０と、半導体パターン１２４と、第２の酸化パターン１２４ｂと、ゲート構造物２９０と、ゲートスペーサ１８０と、キャッピングパターン３００と、ソース・ドレイン層２１０と、第１及び第２のコンタクトプラグ（３３０、３４０）と、第１及び第２の層間絶縁膜（２３０、３１０）とを含む。
基板１００は、シリコン、ゲルマニウム、シリコン－ゲルマニウム、又はＧａＰ、ＧａＡｓ、ＧａＳｂなどのようなＩＩＩ－Ｖ族化合物を含む。他の実施形態によると、基板１００は、ＳＯＩ（Ｓｉｌｉｃｏｎ－Ｏｎ－Ｉｎｓｕｌａｔｏｒ）基板、又はＧＯＩ（Ｇｅｒｍａｎｉｕｍ－Ｏｎ－Ｉｎｓｕｌａｔｏｒ：ＧＯＩ）基板である。
アクティブパターン１０５は、基板１００の上部に突出し、その側壁は素子分離パターン１３０により覆われる。本実施形態において、アクティブパターン１０５は、第１の方向（Ｄ１）に延在し、第２の方向（Ｄ２）に沿って互いに離隔して複数に形成される。アクティブパターン１０５は、基板１００と実質的に同一の物質を含み、素子分離パターン１３０は、例えばシリコン酸化物のような酸化物を含む。
半導体パターン１２４は、アクティブパターン１０５の上面から第３の方向（Ｄ３）に沿って互いに離隔して複数の層に形成され、それぞれが第１の方向（Ｄ１）に一定の長さだけ延在する。図面上では、半導体パターン１２４が、３つの層にそれぞれ形成されているものとして示しているが、本発明は、これに限定されるものではなく、これよりも多いか又は少ない数の層に形成され得る。
また、図面上では、第１の方向（Ｄ１）に延在するアクティブパターン１０５上の各層に、第１の方向（Ｄ１）に互いに離隔する２つの半導体パターン１２４が形成されているものとして示しているが、本発明は、これに限定されるものではなく、第１の方向（Ｄ１）に沿って互いに離隔する任意の複数の半導体パターン１２４が形成され得る。
一実施形態において、半導体パターン１２４は、シリコンを含むナノシート（ｎａｎｏ－ｓｈｅｅｔ）又はナノワイヤ（ｎａｎｏ－ｗｉｒｅ）である。本実施形態において、半導体パターン１２４は、これを含むトランジスタのチャンネルの役割を果たし、これによりチャンネルとも称する。
本実施形態において、半導体パターン１２４の上部及び側部には、窒素がドープされたシリコンを含む第２の含窒素部１２２ａを含む。
より具体的に、第２の含窒素部１２２ａは、最上層の半導体パターン１２４の上部及び第２の方向（Ｄ２）への側部に形成され、またそれ以下の層に形成された各半導体パターン１２４の第２の方向（Ｄ２）への側部に形成される。
本実施形態において、最上層の半導体パターン１２４の上部に形成された第２の含窒素部１２２ａは、最上層の半導体パターン１２４の第２の方向（Ｄ２）への中央部の上部に形成され、第２の方向（Ｄ２）への両縁部に比べて第３の方向（Ｄ３）に突出する。
第２の酸化パターン１２４ｂは、最上層の半導体パターン１２４の各両縁部上に形成され、第２の含窒素部１２２ａから互いに離隔する。本実施形態において、第２の酸化パターン１２４ｂは、第２の含窒素部１２２ａと実質的に同一の高さに形成される。これにより、第２の酸化パターン１２４ｂの上下面は、それぞれ第２の含窒素部１２２ａの上下面と実質的に同一の高さに形成される。
一実施形態において、第２の酸化パターン１２４ｂは、シリコン酸窒化物を含む。
ゲート構造物２９０は、アクティブパターン１０５及び素子分離パターン１３０の上から第２の方向（Ｄ２）に延在し、ゲート絶縁パターン２６０と、第１の導電パターン２７０と、第２の導電パターン２８０とを含む。ここで、第１及び第２の導電パターン（２７０、２８０）は、ゲート電極を形成する。
本実施形態において、ゲート構造物２９０は、各半導体パターン１２４の第１の方向（Ｄ１）への中央部を取り囲み、各半導体パターン１２４の中央部の上下面及び第２の方向（Ｄ２）への両側壁を覆う。
本実施形態において、最上層の半導体パターン１２４の中央部の上部に形成された第２の含窒素部１２２ａは、第３の方向（Ｄ３）に沿ってゲート構造物２９０に重なり、第１の方向（Ｄ１）への幅がゲート構造物２９０の第１の方向（Ｄ１）への幅よりも小さい。
本実施形態において、ゲート絶縁パターン２６０及び第１の導電パターン２７０は、各半導体パターン１２４の表面、アクティブパターン１０５の上面、素子分離パターン１３０の上面、ソース・ドレイン層２１０の一部側壁、ゲートスペーサ１８０の内側壁、及び第２の酸化パターン１２４ｂの内側壁上に順次積層され、第２の導電パターン２８０は、第３の方向（Ｄ３）に互いに離隔する半導体パターン１２４の間の空間、最下層の半導体パターン１２４とアクティブパターン１０５との間の空間、及び最上層の半導体パターン１２４の上部から第１の方向（Ｄ１）に互いに離隔するゲートスペーサ１８０の間の空間を満たす。
以下では、ゲート構造物２９０のうちの最上層の半導体パターン１２４上に形成された部分を上部と定義し、それ以下の高さに形成された部分を下部と定義して説明する。
ゲート絶縁パターン２６０は、例えばシリコン酸化物のような酸化物を含む。各第１及び第２の導電パターン（２７０、２８０）は、例えばチタン窒化物（ＴｉＮ）、チタンアルミニウム窒化物（ＴｉＡｌＮ）、タンタル窒化物（ＴａＮ）、タンタルアルミニウム窒化物（ＴａＡｌＮ）などのような金属窒化物、例えばチタンアルミニウム（ＴｉＡｌ）、チタンアルミニウム炭化物（ＴｉＡｌＣ）、チタンアルミニウム酸窒化物（ＴｉＡｌＯＮ）、チタンアルミニウム炭窒化物（ＴｉＡｌＣＮ）、チタンアルミニウム酸炭窒化物（ＴｉＡｌＯＣＮ）などのような金属合金、金属炭化物、金属酸窒化物、金属炭窒化物若しくは金属酸炭窒化物、又は、例えばタングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タンタル（Ｔａ）などの低抵抗金属を含む。ここで、第１及び第２の導電パターン（２７０、２８０）は、互いに同一の物質又は互いに異なる物質を含む。
ゲートスペーサ１８０は、ゲート構造物２９０の上部の第１の方向（Ｄ１）への各両側壁に形成される。
本実施形態において、ゲートスペーサ１８０は、第１の方向（Ｄ１）への幅が相対的に大きい下部１８０ａと、第１の方向（Ｄ１）への幅が相対的に小さい上部１８０ｂとを含む。ここで、ゲート構造物２９０に対向するゲートスペーサ１８０の下部１８０ａの側壁は、第１の方向（Ｄ１）に膨らむ形状を有し、ゲート構造物２９０に対向するゲートスペーサ１８０の上部１８０ｂの側壁は、基板１００の上面に垂直である。
第２の酸化パターン１２４ｂは、第３の方向（Ｄ３）に沿ってゲートスペーサ１８０に重なる。本実施形態において、最上層の半導体パターン１２４とゲートスペーサ１８０との間に形成された第２の酸化パターン１２４ｂの外側壁は、最上層の半導体パターン１２４の側壁及びゲートスペーサ１８０の外側壁に第３の方向（Ｄ３）に沿って重なり、これらより第１の方向（Ｄ１）に沿って凹んでいる第２のリセス１９５を含む。
本実施形態において、第２の酸化パターン１２４ｂは、第３の方向（Ｄ３）に沿ってゲート構造物２９０に重ならないが、本発明はこれに限定されない。
キャッピングパターン３００は、ゲート構造物２９０の上面に接触し、ゲートスペーサ１８０の内側壁に接触する。
各ゲートスペーサ１８０及びキャッピングパターン３００は、例えばシリコン窒化物のような絶縁性窒化物を含む。
ソース・ドレイン層２１０は、ゲート構造物２９０に隣接するアクティブパターン１０５上に形成され、複数の層に形成された半導体パターン１２４の第１の方向（Ｄ１）への各両側壁に共通に接触してこれらに接続される。また、ソース・ドレイン層２１０の上部は、ゲートスペーサ１８０の外側壁に部分的に接触する。
一実施形態において、ソース・ドレイン層２１０は、ｐ型不純物を含む単結晶シリコン－ゲルマニウムを含む。他の実施形態において、ソース・ドレイン層２１０は、ｎ型不純物を含む単結晶シリコン又は単結晶シリコン炭化物を含む。
本実施形態において、ソース・ドレイン層２１０は、最上層の半導体パターン１２４の第１の方向（Ｄ１）への各両縁部上に形成された第２の酸化パターン１２４ｂの外側壁に接触する。ここで、第２の酸化パターン１２４ｂの外側壁には、最上層の半導体パターン１２４の側壁及びゲートスペーサ１８０の外側壁から凹んでいる第２のリセス１９５が形成されるため、ソース・ドレイン層２１０は、第２の酸化パターン１２４ｂに接触する部分が他の部分に比べて第１の方向（Ｄ１）に突出する。
第１の層間絶縁膜２３０は、基板１００上に形成されてソース・ドレイン層２１０の上面及びゲートスペーサ１８０の外側壁を覆い、第２の層間絶縁膜３１０は、第１の層間絶縁膜２３０、キャッピングパターン３００、及びゲートスペーサ１８０上に形成される。
各第１及び第２の層間絶縁膜（２３０、３１０）は、例えばシリコン酸炭化物（ＳｉＯＣ）、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、シリコン炭窒化物（ＳｉＣＮ）、シリコン酸炭窒化物（ＳｉＯＣＮ）などのような絶縁物質を含む。
第１のコンタクトプラグ３３０は、第１及び第２の層間絶縁膜（２３０、３１０）及びソース・ドレイン層２１０の上部を貫通して、これに電気的に接続される。ここで、第１のコンタクトプラグ３３０とソース・ドレイン層２１０との間には、オーミックコンタクトパターン３２０が形成される。
第２のコンタクトプラグ３４０は、第２の層間絶縁膜３１０及びキャッピングパターン３００を貫通して、ゲート電極に含まれる第２の導電パターン２８０に接触する。
各第１及び第２のコンタクトプラグ（３３０、３４０）は、例えば金属、金属窒化物などを含み、オーミックコンタクトパターン３２０は、例えばコバルトシリサイド、ニッケルシリサイド、チタンシリサイドなどのような金属シリサイドを含む。
図示していないが、第１及び第２のコンタクトプラグ（３３０、３４０）上には、これらにそれぞれ接触して電気的信号を与える上部配線が形成される。
半導体装置は、第３の方向（Ｄ３）に沿って互いに離隔して複数に形成され、チャンネルの役割をそれぞれ果たす半導体パターン１２４を含むＭＢＣＦＥＴ（Ｍｕｌｔｉ－Ｂｒｉｄｇｅ Ｃｈａｎｎｅｌ ＦＥＴ）である。
半導体装置において、ゲート構造物２９０の上部とソース・ドレイン層２１０との間には、ゲートスペーサ１８０が形成され、また最上層半導体パターン１２４とゲートスペーサ１８０との間に形成された第２の酸化パターン１２４ｂも、ゲート構造物２９０の上部とソース・ドレイン層２１０との間に形成される。これにより、ゲート構造物２９０の上部とソース・ドレイン層２１０とは、ゲートスペーサ１８０及び第２の酸化パターン１２４ｂにより互いに電気的に絶縁されるため、これらの間の電気的ショート現象を防止することができる。
図６～図３２は、本発明の一実施形態による半導体装置の製造方法を説明するための平面図及び断面図である。具体的に、図６、図１３、図２０、図２５、及び図３０は、平面図であり、図７～図１２、図１４～図１９、図２１～図２４、図２６～図２９、及び図３１～図３２は、断面図である。
図７、図９、図１１、及び図１４は、対応する平面図のＡ－Ａ’線に沿う断面図であり、図８、図１０、図１２、図１５～図１９、図２１～図２２、図２４、図２６、図２８～図２９、及び図３１～図３２は、対応する平面図のＢ－Ｂ’線に沿う断面図であり、図２３及び図２７は、対応する平面図のＣ－Ｃ’線に沿う断面図である。一方、図１７、図１９、図２２、図２４、図２９、及び図３２は、それぞれ対応する断面図のＸ領域に対する拡大断面図である。
図６～図８を参照すると、基板１００上に犠牲膜及び半導体膜を交互に繰返して積層し、最上層に形成された半導体膜上に、第１の方向（Ｄ１）に延在する第１のエッチングマスクを形成した後、これを用いて半導体膜、犠牲膜、及び基板１００の上部をエッチングする。
これにより、基板１００上に第１の方向（Ｄ１）に延在するアクティブパターン１０５が形成され、アクティブパターン１０５上には、第３の方向（Ｄ３）に沿って交互に繰返して積層された犠牲ライン１１２及び半導体ライン１２２を含むピン構造物が形成される。本実施形態において、ピン構造物は、基板１００上から第１の方向（Ｄ１）に延在し、第２の方向（Ｄ２）に沿って互いに離隔して複数に形成される。
図面上では、基板１００上にそれぞれ３つの層に犠牲ライン１１２及び半導体ライン１２２が形成されたものが示されているが、本発明はこれに限定されるものではない。半導体ライン１２２は、例えばシリコンを含み、犠牲ライン１１２は、基板１００及び半導体ライン１２２に対してエッチング選択比を有する物質、例えばシリコン－ゲルマニウムを含む。
その後、基板１００上にアクティブパターン１０５の側壁を覆う素子分離パターン１３０を形成する。
図９及び図１０に示すように、基板１００上にピン構造物及び素子分離パターン１３０を覆うダミーゲート絶縁膜１４０を形成する。
ダミーゲート絶縁膜１４０は、例えばシリコン酸化物（ＳｉＯ２）のような酸化物を含む。
図１１及び図１２に示すように、ダミーゲート絶縁膜１４０に対して、例えばプラズマ窒化工程のような窒化工程を行う。
これにより、ダミーゲート絶縁膜１４０は、例えばシリコン酸窒化物（ＳｉＯＮ）のような絶縁性窒化物を含む犠牲ゲート絶縁膜１４５に変わる。
一方、窒化工程に際して、ダミーゲート絶縁膜１４０の下に形成された半導体ライン１２２の上面及び側壁、及び犠牲ライン１１２の側壁には、窒素が浸透して残留する。これにより、半導体ライン１２２の上面及び／又は側壁には、窒素がドープされたシリコンを含む第２の含窒素部１２２ａが形成され、犠牲ライン１１２の側壁には、窒素がドープされたシリコン－ゲルマニウムを含む第１の含窒素部１１２ａが形成される。
図１３～図１５に示すように、犠牲ゲート絶縁膜１４５上にダミーゲート電極膜及びダミーゲートマスク膜を順次形成し、ダミーゲートマスク膜上に第２の方向（Ｄ２）に延在する第２のエッチングマスクを形成した後、これを用いてダミーゲートマスク膜をエッチングすることで、基板１００上にダミーゲートマスク１６０を形成する。
その後、ダミーゲートマスク１６０をエッチングマスクとして用いて下部のダミーゲート電極膜及び犠牲ゲート絶縁膜１４５をエッチングすることで、基板１００上にダミーゲート電極１５０及び犠牲ゲート絶縁パターン１４７をそれぞれ形成する。
アクティブパターン１０５及びこれに隣接する素子分離パターン１３０の一部上に順次積層された犠牲ゲート絶縁パターン１４７、ダミーゲート電極１５０、及びダミーゲートマスク１６０は、ダミーゲート構造物１７０を形成する。本実施形態において、ダミーゲート構造物１７０は、ピン構造物及び素子分離パターン１３０上から第２の方向（Ｄ２）に延在し、ピン構造物の上面及び第２の方向（Ｄ２）への両側壁を覆う。
図１６及び図１７ａに示すように、ダミーゲート電極１５０の縁部の下に形成された犠牲ゲート絶縁パターン１４７部分をエッチング工程により除去し、これによりダミーゲート電極１５０の下には、犠牲ゲート絶縁パターン１４７の側壁に第１のリセス１４９が形成される。
犠牲ゲート絶縁パターン１４７は、シリコン酸窒化物（ＳｉＯＮ）を含むため、例えばシリコン酸化物（ＳｉＯ２）を含むものに比べてエッチング速度が遅く、これによりエッチング工程時に除去される犠牲ゲート絶縁パターン１４７の量を調節することが容易になる。
本実施形態において、エッチング工程に際して、犠牲ゲート絶縁パターン１４７は、中央部を基準に上下部が同一量分エッチングされ、これによりエッチング工程後に残る犠牲ゲート絶縁パターン１４７は、前記中央部を中心に第３の方向（Ｄ３）に対称的な形状を有する。また、エッチング工程後に残留する犠牲ゲート絶縁パターン１４７は、上部からみると、全ての部分がダミーゲート電極１５０の外郭に突出せずに、ダミーゲート電極１５０が形成された領域の内部にのみ形成される。
一方、図１７ｂに示すように、図１１及び図１２で説明した窒化工程を行わない場合、ダミーゲート絶縁膜１４０がパターニングされて形成されたダミーゲート絶縁パターン１４２は、シリコン酸化物を含み、これによりエッチング工程に際して、エッチング速度が相対的に早いため、エッチング工程時に除去されるダミーゲート絶縁パターン１４２の量を調節することが難しい。
これにより、エッチング工程に際して、ダミーゲート絶縁パターン１４２は、中央部を基準に上下部が同一にエッチングされず、例えば下部が上部に比べて不十分にエッチングされ、これによりエッチング工程後に残るダミーゲート絶縁パターン１４２は、前記中央部を中心に第３の方向（Ｄ３）に対称的な形状を有さない。また、エッチング工程後に残るダミーゲート絶縁パターン１４２は、上部からみると、例えば下部がダミーゲート電極１５０の外郭に部分的に突出し、ダミーゲート電極１５０が形成された領域の外部にも形成される。
図１８及び図１９に示すように、ダミーゲート構造物１７０の形成のためのエッチング工程時に損傷したピン構造物の表面及びダミーゲート構造物１７０の表面に対する硬化（ｃｕｒｉｎｇ）工程を行う。
一実施形態において、硬化工程は、例えばフッ酸（ＨＦ）及びＳＣ１溶液を用いて行い、ＳＣ１溶液に含まれる酸素成分によりピン構造物の表面及びダミーゲート構造物１７０の表面が酸化される。
これにより、窒素がドープされたシリコンを含み、半導体ライン１２２の上面及び側壁に形成された第２の含窒素部１２２ａの一部、具体的に犠牲ゲート絶縁パターン１４７により覆われない第２の含窒素部１２２ａ部分は、シリコン酸窒化物を含む第２の酸化膜１２２ｂに変わる。また、窒素がドープされたシリコン－ゲルマニウムを含み、犠牲ライン１１２の側壁に形成された第１の含窒素部１１２ａの一部は、第１の酸化膜（図示せず）に変わる。
一方、ポリシリコンを含むダミーゲート電極１５０の側壁には、シリコン酸化物を含む第３の酸化膜１５０ａが形成され、シリコン窒化物を含むダミーゲートマスク１６０の上面及び側壁には、シリコン酸窒化物を含む第４の酸化膜１６０ａが形成される。
但し、シリコン酸窒化物を含んで酸素成分を含む犠牲ゲート絶縁パターン１４７の側壁には、更なる酸化膜が形成されず、硬化工程によりやや体積が増加する。これにより、硬化工程により形成される第２の酸化膜１２２ｂの一部は、犠牲ゲート絶縁パターン１４７の縁に部分的に接触する。
図２０～図２３に示すように、ダミーゲート構造物１７０の側壁に、ゲートスペーサ１８０を形成する。
具体的に、ピン構造物、素子分離パターン１３０、及びダミーゲート構造物１７０が形成された基板１００上にスペーサ膜を形成した後、これを異方性エッチングすることでダミーゲート構造物１７０の第１の方向（Ｄ１）への各両側壁を覆うゲートスペーサ１８０を形成する。
異方性エッチング工程に際して、ダミーゲートマスク１６０の上面に形成された第４の酸化膜１６０ａ部分は、共に除去される。
その後、ダミーゲート構造物１７０及びゲートスペーサ１８０をエッチングマスクとして用いて、露出したピン構造物及びその下部のアクティブパターン１０５の上部をエッチングすることで、第１の開口１９０を形成する。
これにより、ダミーゲート構造物１７０及びゲートスペーサ１８０の下部に形成された犠牲ライン１１２及び半導体ライン１２２は、それぞれ犠牲パターン１１４及び半導体パターン１２４に変わり、第１の方向（Ｄ１）に延在するピン構造物は、第１の方向（Ｄ１）に沿って互いに離隔して複数に分離される。
エッチング工程に際して、第１の酸化膜及び第２の酸化膜１２２ｂも部分的にエッチングされて、それぞれ第１の酸化パターン（図示せず）及び第２の酸化パターン１２４ｂに変わる。
以下では、説明の便宜上、ダミーゲート構造物１７０、この各両側壁に形成されたゲートスペーサ１８０、及びその下部のピン構造物を共にスタック構造物と称する。本実施形態において、スタック構造物は、第２の方向（Ｄ２）に延在し、第１の方向（Ｄ１）に沿って互いに離隔して複数に形成される。
図２４に示すように、スタック構造物が形成された基板１００に対して、洗浄工程を行う。
洗浄工程を行うことにより、第１の開口１９０により露出した第２の酸化パターン１２４ｂの側壁部分が除去されて、第２のリセス１９５が形成される。
上述したように、第２の酸化パターン１２４ｂは、シリコン酸窒化物を含むため、例えばシリコン酸化物を含むことに比べて洗浄工程時に除去される第２の酸化パターン１２４ｂ部分の量が相対的に小さい。これにより、本実施形態において、第２のリセス１９５は、上部からみると、ゲートスペーサ１８０が形成された領域の内部にのみ形成され、第３の方向（Ｄ３）にダミーゲート構造物１７０には重ならない。
図２５～図２７に示すように、第１の開口１９０により露出したアクティブパターン１０５の上面、並びに半導体パターン１２４及び犠牲パターン１１４の側壁をシードとして用いる選択エピタキシャル成長（ＳＥＧ）工程を行うことで、第１の開口１９０内に、ソース・ドレイン層２１０を形成する。
ＳＥＧ工程は、例えばジクロロシラン（ＳｉＨ２Ｃｌ２）ガス、四水素化ゲルマニウム（ＧｅＨ４）ガスなどをソースガスとして行い、これにより単結晶シリコン－ゲルマニウム（ＳｉＧｅ）層が形成される。ここで、ｐ型不純物ソースガス、例えばジボラン（Ｂ２Ｈ６）ガスなどを共に使用して、ｐ型不純物がドープされた単結晶シリコン－ゲルマニウム層を形成する。
或いは、ＳＥＧ工程は、例えばジシラン（Ｓｉ２Ｈ６）ガス及びＳｉＨ３ＣＨ３ガスなどをソースガスとして用いて行い、これにより単結晶シリコン炭化物（ＳｉＣ）層が形成される。ここで、ｎ型不純物ソースガス、例えばホスフィン（ＰＨ３）ガスなどを共に用いて、ｎ型不純物がドープされた単結晶シリコン炭化物層を形成する。これとは異なり、選択エピタキシャル成長（ＳＥＧ）工程は、ｎ型不純物ソースガスと共に、例えばジシラン（Ｓｉ２Ｈ６）ガスのようなシリコンソースのみを用いて、ｎ型不純物がドープされた単結晶シリコン層を形成することもできる。
その後、スタック構造物及びソース・ドレイン層２１０を覆う第１の層間絶縁膜２３０を基板１００上に形成する。
図２８及び図２９に示すように、スタック構造物に含まれるダミーゲート電極１５０の上面が露出するまで平坦化工程を行い、第１の層間絶縁膜２３０の上部及びダミーゲート構造物１７０に含まれるダミーゲートマスク１６０を除去し、ここでダミーゲートマスク１６０の側壁に形成された第４の酸化膜１６０ａも共に除去される。
その後、露出したダミーゲート電極１５０、犠牲ゲート絶縁パターン１４７、及び犠牲パターン１１４を、例えば湿式エッチング工程及び／又は乾式エッチング工程により除去し、ここでダミーゲート電極１５０の側壁に形成された第３の酸化膜１５０ａ、及び犠牲ゲート絶縁パターン１４７に接触する第２の酸化パターン１２４ｂ部分も共に除去される。
但し、本実施形態において、第２の酸化パターン１２４ｂは全体的に除去されず、例えば第３の方向（Ｄ３）にダミーゲート電極１５０に重ならない部分は残留する。
これにより、ゲートスペーサ１８０の内側壁及び最上層の半導体パターン１２４の上面を露出させる第２の開口２４０が形成され、またソース・ドレイン層２１０の一部側壁、半導体パターン１２４の表面、及びアクティブパターン１０５の上面を露出させる第３の開口２５０が形成される。ここで、第２の開口２４０により、半導体パターン１２４の上面及び側壁に形成された第２の含窒素部１２２ａの表面、及び第２の酸化パターン１２４ｂの側壁も露出する。
図３０～図３２に示すように、第２及び第３の開口（２４０、２５０）により露出したゲートスペーサ１８０の内側壁、半導体パターン１２４の表面、第２の酸化パターン１２４ｂの側壁、アクティブパターン１０５の上面、素子分離パターン１３０の上面、及びソース・ドレイン層２１０の一部側壁、並びに第１の層間絶縁膜２３０の上面にゲート絶縁膜及び第１の導電膜を順次積層し、第１の導電膜上に第２及び第３の開口（２４０、２５０）の残りの部分を満たす第２の導電膜を形成する。
一実施形態において、アクティブパターン１０５の上面及び半導体パターン１２４の表面には、例えばシリコン酸化物を含むインタフェースパターンが更に形成される。
その後、第１の層間絶縁膜２３０の上面が露出するまで第１及び第２の導電膜並びにゲート絶縁膜を平坦化する。これにより、第２及び第３の開口（２４０、２５０）を満たし、ゲート絶縁パターン２６０、第１の導電パターン２７０、及び第２の導電パターン２８０を含むゲート構造物２９０が形成される。ここで、第１及び第２の導電パターン（２７０、２８０）は、共にゲート電極を形成する。
再度、図１～図５を参照すると、ゲート構造物２９０の上部を除去して第３のリセスを形成し、第３のリセス内にキャッピングパターン３００を形成する。
その後、キャッピングパターン３００、ゲートスペーサ１８０、及び第１の層間絶縁膜２３０上に第２の層間絶縁膜３１０を形成し、第１及び第２の層間絶縁膜（２３０、３１０）並びにソース・ドレイン層２１０の上部を貫通する第１のコンタクトプラグ３３０と、第２の層間絶縁膜３１０及びキャッピングパターン３００を貫通して第２の導電パターン２８０の上面に接触する第２のコンタクトプラグ３４０とを形成する。
本実施形態において、第１のコンタクトプラグ３３０とソース・ドレイン層２１０との間には、オーミックコンタクトパターン３２０が更に形成される。
その後、第１及び第２のコンタクトプラグ（３３０、３４０）に電気的に接続される上部配線を形成することで、半導体装置の製造を完成する。
上述したように、アクティブパターン１０５上に形成されて、交互に積層された犠牲ライン１１２及び半導体ライン１２２を含むピン構造物上に、シリコン酸化物を含むダミーゲート絶縁膜１４０を形成した後、これに対して窒化工程を行うことでシリコン酸窒化物を含む犠牲ゲート絶縁膜１４５を形成し、ここで半導体ライン１２２の上部には、窒素がドープされたシリコンを含む第２の含窒素部１２２ａが形成される。
その後、ダミーゲート構造物１７０を形成する工程において、犠牲ゲート絶縁膜１４５がパターニングされて犠牲ゲート絶縁パターン１４７が形成され、更なるエッチング工程によりこの側部を除去して第１のリセス１４９を形成する。犠牲ゲート絶縁膜１４５は、シリコン酸化物の代わりにシリコン酸窒化物を含むため、更なるエッチング工程に際して、エッチング速度が遅く、犠牲ゲート絶縁パターン１４７が除去される量を容易に調節することができ、犠牲ゲート絶縁パターン１４７は、上部からみると、ダミーゲート電極１５０が形成された領域内部にのみ形成される。
その後、ピン構造物及びダミーゲート構造物１７０に対してフッ酸（ＨＦ）及びＳＣ１溶液を用いる硬化工程を行い、ＳＣ１溶液に含まれる酸素成分により、犠牲ゲート絶縁パターン１４７で覆われない第２の含窒素部１２２ａ部分は、シリコン酸窒化物を含む第２の酸化膜１２２ｂに変わるが、酸素成分を含む犠牲ゲート絶縁パターン１４７は、体積が殆ど増加しない。
ダミーゲート構造物１７０の側壁にゲートスペーサ１８０を形成した後、これらをエッチングマスクとして用いるエッチング工程により、ピン構造物及びアクティブパターン１０５の上部をエッチングすることで第１の開口１９０を形成し、犠牲ライン１１２及び半導体ライン１２２は、それぞれ犠牲パターン１１４及び半導体パターン１２４に変わり、第２の酸化膜１２２ｂは、第２の酸化パターン１２４ｂに変わる。
その後、洗浄工程により、第１の開口１９０で露出した第２の酸化パターン１２４ｂが部分的に除去されるが、シリコン酸化物を含むことに比べて相対的に小量除去される。
第１の開口１９０内に、ソース・ドレイン層２１０を形成した後、ダミーゲート構造物１７０及び犠牲パターン１１４を除去して第２及び第３の開口（２４０、２５０）を形成するとき、犠牲ゲート絶縁パターン１４７に隣接する第２の酸化パターン１２４ｂも部分的に除去されるが、全部が除去されるものではなく、少なくとも一部が残留する。
これにより、第２及び第３の開口（２４０、２５０）内にゲート構造物２９０を形成しても、第２の開口２４０内に形成されたゲート構造物２９０部分、即ち最上層の半導体パターン１２４上に形成されたゲート構造物２９０の上部とソース・ドレイン層２１０との間には、ゲートスペーサ１８０のみならず、第２の酸化パターン１２４ｂが形成されるため、これらの間の電気的ショート現象を防止することができる。
図３３は、本発明の一実施形態による半導体装置の他の例を説明するための断面図であり、図４に対応する。
半導体装置は、第２の酸化パターン１２４ｂ及びゲート絶縁パターン２６０を除き、図１～図５で説明した半導体装置と同様であるため、重複する説明は省略する。
図３３に示すように、第２の酸化パターン１２４ｂは、第２の含窒素部１２２ａから互いに離れることなく、これらは互いに接触する。
これにより、第２の酸化パターン１２４ｂと第２の含窒素部１２２ａとの間にはゲート絶縁パターン２６０が介在せず、ゲート絶縁パターン２６０は、第２の含窒素部１２２ａの側壁及び第２の酸化パターン１２４ｂの内側壁に接触しない。
本実施形態において、第２の酸化パターン１２４ｂの一部は、第３の方向（Ｄ３）に沿ってゲート構造物２９０に重なる。
図３４は、本発明の一実施形態による半導体装置の他の例の製造方法を説明するための断面図であり、図１９に対応する。
半導体装置の製造方法は、図６～図３２、及び図１～図５で説明した工程と同様の工程を含むため、重複する説明は省略する。
先ず、図１～図１９で説明した工程と同様の工程を行う。
但し、硬化工程を行った後、最上層半導体パターン１２４の各両縁部上に形成される第２の酸化膜１２２ｂは、犠牲ゲート絶縁パターン１４７の縁部に接触しない。
その後、図２０～図２９で説明した工程と同様の工程を行い、但し第２の開口２４０の形成に際して、第２の酸化パターン１２４ｂは、犠牲ゲート絶縁パターン１４７に接触しないため、第２の酸化パターン１２４ｂは、一部でも除去されない。
その後、図３０～図３２、及び図１～図５で説明した工程と同様の工程を行い、半導体装置の製造を完成する。
図３５は、本発明の一実施形態による半導体装置の他の例を説明するための断面図であり、図４に対応する。
半導体装置は、第２の含窒素部１２２ａ、第２の酸化パターン１２４ｂ、及びゲート絶縁パターン２６０を除き、図１～図５で説明した半導体装置と同様であるため、重複する説明は省略する。
図３５に示すように、最上層の半導体パターン１２４の上部に形成された第２の含窒素部１２２ａは、最上層の半導体パターン１２４の第１の方向（Ｄ１）への中央部のみならず、各両縁部の上部にも形成され、これにより第２の酸化パターン１２４ｂは形成されない。
一方、第２の含窒素部１２２ａは、窒素がドープされたシリコンを含むため、洗浄工程又はゲート構造物２９０の形成のための第２及び第３の開口（２４０、２５０）形成工程時に除去されず、これによりゲート構造物２９０の上部とソース・ドレイン層２１０との間の電気的な絶縁性が維持される。
図３６及び図３７は、本発明の一実施形態による半導体装置の他の例の製造方法を説明するための断面図であって、それぞれ図２４及び図２９に対応する。
半導体装置の製造方法は、図６～図３２、及び図１～図５で説明した工程と同様の工程を含むため、重複する説明は省略する。
先ず、図１～図１７で説明した工程と同様の工程を行う。
その後、図１８及び図１９で説明した硬化工程を行わない。これにより最上層の半導体パターン１２４の上部に形成された第２の含窒素部１２２ａの各両縁部が第２の酸化膜１２２ｂに変わらない。
図３６に示すように、図２０～図２４で説明した工程と同様の工程を行う。
但し、シリコン酸窒化物を含む第２の酸化パターン１２４ｂの代わりに、最上層半導体パターン１２４の各両縁部の上部には、窒素がドープされたシリコンを含む第２の含窒素部１２２ａが形成されているため、洗浄工程を行っても第２のリセス１９５は形成されない。
図３７に示すように、図２５～図２９で説明した工程と同様の工程を行う。
但し、犠牲ゲート絶縁パターン１４７に接触する第２の含窒素部１２２ａは、窒素がドープされたシリコンを含むため、犠牲ゲート絶縁パターン１４７が除去されて第２の開口２４０が形成されるときに共に除去されない。
再度、図３５を参照すると、図３０～図３２、及び図１～図５で説明した工程と同様の工程を行うことで、半導体装置の製造を完成する。
図３８及び図３９は、本発明の一実施形態による半導体装置の他の例を説明するための断面図であって、図３に対応する。
半導体装置は、ソース・ドレイン層２１０の形状又は内部スペーサを更に含むことを除き、図１～図５で説明した半導体装置と同様であるため、重複する説明は省略する。
図３８に示すように、ソース・ドレイン層２１０の第１の方向（Ｄ１）への側壁は、基板１００の上面に対して垂直ではなく変わる勾配を有する。
即ち、ソース・ドレイン層２１０の側壁は、第３の方向（Ｄ３）に沿って屈曲し、第１の方向（Ｄ１）に凹形状及び凸形状が第３の方向（Ｄ３）に沿って交互に繰り返される。本実施形態において、ソース・ドレイン層２１０は、第１の方向（Ｄ１）に各半導体パターン１２４に対向する部分の幅がゲート構造物２９０の下部に対向する幅よりも小さい。
図３９に示すように、ソース・ドレイン層２１０とゲート構造物２９０の下部との間には、内部スペーサ３５０が形成される。
本実施形態において、内部スペーサ３５０は、ゲート構造物２９０に向かって膨らむ形状を有する。内部スペーサ３５０は、例えばシリコン窒化物のような絶縁性窒化物を含む。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術思想から逸脱しない範囲内で多様に変更実施することが可能である。
１００ 基板
１０５ アクティブパターン
１１２ 犠牲ライン
１１２ａ、１２２ａ 第１、第２の含窒素部
１１４ 犠牲パターン
１２２ 半導体ライン
１２２ｂ、１５０ａ、１６０ａ 第２～第４の酸化膜
１２４ 半導体パターン
１２４ｂ 第２の酸化パターン
１３０ 素子分離パターン
１４０ ダミーゲート絶縁膜
１４２ ダミーゲート絶縁パターン
１４５ 犠牲ゲート絶縁膜
１４７ 犠牲ゲート絶縁パターン
１４９、１９５ 第１、第２のリセス
１５０ ダミーゲート電極
１６０ ダミーゲートマスク
１７０ ダミーゲート構造物
１８０ ゲートスペーサ
１９０、２４０、２５０ 第１～第３の開口
２１０ ソース・ドレイン層
２３０、３１０ 第１、第２の層間絶縁膜
２６０ ゲート絶縁パターン
２７０、２８０ 第１、第２の導電パターン
２９０ ゲート構造物
３００ キャッピングパターン
３２０ オーミックコンタクトパターン
３３０、３４０ 第１、第２のコンタクトプラグ
３５０ 内部スペーサ

Claims (10)

  1. 基板の上面に垂直な垂直方向に沿って前記基板上に互いに離隔する各チャンネルと、
    前記基板上に形成されて前記各チャンネルの一部の上下面及び側壁を取り囲むゲート構造物と、
    前記ゲート構造物に隣接する前記基板上に形成されて前記各チャンネルの側壁に接触するソース・ドレイン層と、を備え、
    前記各チャンネルのうちの最上層チャンネルの上部には、窒素がドープされた含窒素部が形成されることを特徴とする半導体装置。
  2. 前記含窒素部は、前記最上層チャンネルの他の部分よりも前記垂直方向に突出することを特徴とする請求項１に記載の半導体装置。
  3. 前記各チャンネルは、前記基板の上面に平行な第１の方向に延在し、
    前記含窒素部は、前記最上層チャンネルの前記第１の方向への中央部の上部に形成されることを特徴とする請求項１に記載の半導体装置。
  4. 前記最上層チャンネルの前記第１の方向への各両縁部の上面に形成されてシリコン酸窒化物を含む酸化パターンを更に備えることを特徴とする請求項３に記載の半導体装置。
  5. 前記酸化パターンは、前記含窒素部と同一の高さに形成されることを特徴とする請求項４に記載の半導体装置。
  6. 前記含窒素部と前記酸化パターンとの間には、前記ゲート構造物の一部が形成されることを特徴とする請求項４に記載の半導体装置。
  7. 前記含窒素部と前記酸化パターンとは、互いに接触することを特徴とする請求項４に記載の半導体装置。
  8. 基板の上面に垂直な垂直方向に沿って前記基板上に互いに離隔する各チャンネルと、
    前記基板上に形成されて前記各チャンネルの一部の上下面及び側壁を取り囲むゲート構造物と、
    前記ゲート構造物に隣接する前記基板上に形成されて前記各チャンネルの側壁に接触するソース・ドレイン層と、
    前記各チャンネルのうちの最上層チャンネルの縁部の上面に形成されてシリコン酸窒化物を含む酸化パターンと、を備えることを特徴とする半導体装置。
  9. 前記ゲート構造物の上部の側壁に接触するゲートスペーサを更に含み、
    前記酸化パターンは、前記最上層チャンネルと前記ゲートスペーサとの間に形成されることを特徴とする請求項８に記載の半導体装置。
  10. 基板上に形成されたアクティブパターンと、
    前記基板の上面に垂直な垂直方向に沿って前記アクティブパターン上に互いに離隔する各チャンネルと、
    前記基板上に形成されて前記各チャンネルの一部の上下面及び側壁を取り囲むゲート構造物と、
    前記ゲート構造物に隣接する前記基板上に形成されて前記各チャンネルの側壁に接触するソース・ドレイン層と、
    前記ゲート構造物の上部の側壁に形成されたゲートスペーサと、
    前記各チャンネルのうちの最上層チャンネルの中央部の上部に形成された含窒素部と、
    前記最上層チャンネルの各両縁部の上面と前記ゲートスペーサの底面との間に形成された酸化パターンと、を備えることを特徴とする半導体装置。

JP2023132730A 2022-08-25 2023-08-16 半導体装置 Pending JP2024031869A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0106707 2022-08-25
KR1020220106707A KR20240028674A (ko) 2022-08-25 2022-08-25 반도체 장치

Publications (1)

Publication Number Publication Date
JP2024031869A true JP2024031869A (ja) 2024-03-07

Family

ID=87473737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023132730A Pending JP2024031869A (ja) 2022-08-25 2023-08-16 半導体装置

Country Status (5)

Country Link
US (1) US20240072177A1 (ja)
EP (1) EP4328975A1 (ja)
JP (1) JP2024031869A (ja)
KR (1) KR20240028674A (ja)
CN (1) CN117637807A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019112545A1 (de) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
US11152491B2 (en) * 2018-08-23 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure with inner spacer layer
US11114547B2 (en) * 2019-09-17 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor with negative capacitance dieletric structures
US11233149B2 (en) * 2020-03-03 2022-01-25 Taiwan Semiconductor Manufacturing Co., . Ltd. Spacer structures for semiconductor devices
US20210408239A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Plasma nitridation for gate oxide scaling of ge and sige transistors

Also Published As

Publication number Publication date
US20240072177A1 (en) 2024-02-29
CN117637807A (zh) 2024-03-01
EP4328975A1 (en) 2024-02-28
KR20240028674A (ko) 2024-03-05

Similar Documents

Publication Publication Date Title
KR102399071B1 (ko) 반도체 장치
US10748923B2 (en) Vertical memory devices and methods of manufacturing the same
US11728343B2 (en) Semiconductor devices
KR20200002277A (ko) 반도체 장치 및 그 제조 방법
US11695041B2 (en) Method of manufacturing a semiconductor device
KR20160122475A (ko) 반도체 장치 및 그 제조 방법
KR20210104294A (ko) 반도체 장치 및 그 제조 방법
KR20200131497A (ko) 반도체 장치
KR20220028703A (ko) 반도체 장치
US20220406888A1 (en) Semiconductor devices
KR20170110332A (ko) 반도체 장치 및 그 제조 방법
JP2024031869A (ja) 半導体装置
US20230402377A1 (en) Semiconductor devices
EP4080557A1 (en) Semiconductor devices and methods of manufacturing the same
US20240145387A1 (en) Semiconductor device including a contact plug
US20230335606A1 (en) Semiconductor devices
US20240145542A1 (en) Semiconductor devices
US20240170546A1 (en) Semiconductor devices having contact plugs
EP4369411A1 (en) Semiconductor devices
KR20240028751A (ko) 반도체 장치
KR20230118257A (ko) 반도체 장치 및 그 제조 방법
KR20230152254A (ko) 반도체 장치
KR20240076253A (ko) 반도체 장치
KR20240028058A (ko) 반도체 장치
KR20240066682A (ko) 반도체 장치