CN117637807A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN117637807A
CN117637807A CN202310891065.9A CN202310891065A CN117637807A CN 117637807 A CN117637807 A CN 117637807A CN 202310891065 A CN202310891065 A CN 202310891065A CN 117637807 A CN117637807 A CN 117637807A
Authority
CN
China
Prior art keywords
semiconductor device
gate structure
pattern
substrate
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310891065.9A
Other languages
English (en)
Inventor
金喆
郑然镀
朴贵临
李艺琳
金基哲
崔庆寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117637807A publication Critical patent/CN117637807A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了半导体器件。所述半导体器件包括：沟道，所述沟道在衬底上沿基本上垂直于所述衬底的上表面的垂直方向彼此间隔开；栅极结构，所述栅极结构位于所述衬底上并且与每一个所述沟道的至少一部分的下表面和上表面及第一侧壁接界；以及源极/漏极层，所述源极/漏极层位于所述衬底的与所述栅极结构相邻的部分上并且接触所述沟道的第二侧壁。含氮部分形成在最上面的一个所述沟道的上部，并且可以被掺杂有氮。

Description

半导体器件
相关申请的交叉引用
本申请要求于2022年8月25日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2022-0106707的优先权，该韩国专利申请的内容通过引用整体地并入本文。
技术领域
示例实施例涉及半导体器件。更具体地，示例实施例涉及包括沿垂直方向顺序地堆叠的多个沟道的半导体器件。
背景技术
在制造包括沿垂直方向顺序地堆叠的多个沟道的半导体器件的方法中，可以在沿垂直方向交替地且重复地堆叠的牺牲线和半导体线上形成虚设栅极结构和栅极间隔物。使用虚设栅极结构和栅极间隔物作为蚀刻掩模来执行蚀刻工艺以蚀刻半导体线和牺牲线，从而分别形成半导体图案和牺牲图案。源极/漏极层被形成为接触半导体图案的侧壁，通过蚀刻工艺穿过牺牲图案形成开口，并且在该开口中形成栅极结构。
当执行蚀刻工艺时，执行固化工艺或清洁工艺以消除对图案的损坏并且去除蚀刻残留物。通过固化工艺或清洁工艺，可能形成不期望的氧化层，或者可能去除一些图案。因此，一些图案之间的电绝缘可能劣化，这可能导致图案之间的电短路。
发明内容
示例实施例提供了一种具有增强特性的半导体器件。
根据示例实施例，提供了一种半导体器件。所述半导体器件可以包括：沟道，所述沟道在衬底上沿基本上垂直于所述衬底的上表面的垂直方向彼此间隔开；栅极结构，所述栅极结构位于所述衬底上并且与每一个所述沟道的至少一部分的下表面和上表面及第一侧壁接界；以及源极/漏极层，所述源极/漏极层位于所述衬底的与所述栅极结构相邻的部分上并且接触所述沟道的第二侧壁。含氮部分可以形成在最上面的一个所述沟道的上部，并且可以被掺杂有氮。
根据示例实施例，提供了一种半导体器件。所述半导体器件可以包括：沟道，所述沟道在衬底上沿基本上垂直于所述衬底的上表面的垂直方向彼此间隔开；栅极结构，所述栅极结构位于所述衬底上并且与每一个所述沟道的至少一部分的下表面和上表面及第一侧壁接界；源极/漏极层，所述源极/漏极层位于所述衬底的与所述栅极结构相邻的部分上并且接触所述沟道的第二侧壁；以及氧化物图案，所述氧化物图案位于最上面的一个所述沟道的端部的上表面上并且包括氮氧化硅。
根据示例实施例，提供了一种半导体器件。所述半导体器件可以包括：有源图案，所述有源图案位于衬底上；沟道，所述沟道在所述有源图案上沿基本上垂直于所述衬底的上表面的垂直方向彼此间隔开；栅极结构，所述栅极结构位于所述衬底上并且与每一个所述沟道的至少一部分的下表面和上表面及第一侧壁接界；源极/漏极层，所述源极/漏极层位于所述衬底的与所述栅极结构相邻的部分上并且接触所述沟道的第二侧壁；栅极间隔物，所述栅极间隔物位于所述栅极结构的上侧壁上；含氮部分，所述含氮部分位于最上面的一个所述沟道的上部；以及氧化物图案，所述氧化物图案位于最上面的一个所述沟道的每一个相对端部的上表面与所述栅极间隔物的下表面之间。
在根据示例实施例的半导体器件中，可以增强栅极结构与源极/漏极层之间的电绝缘，使得可以降低栅极结构与源极/漏极层之间的电短路的风险。
附图说明
图1至图5是图示了根据示例实施例的半导体器件的俯视图和截面图。
图6至图32是图示了根据示例实施例的制造半导体器件的方法的俯视图和截面图。
图33是图示了根据示例实施例的半导体器件的截面图。
图34是图示了根据示例实施例的制造半导体器件的方法的截面图。
图35是图示了根据示例实施例的半导体器件的截面图。
图36和图37是图示了根据示例实施例的制造半导体器件的方法的截面图。
图38和图39是图示了根据示例实施例的半导体器件的截面图。
具体实施方式
将在下文中参考附图更全面地描述根据示例实施例的半导体器件及其制造方法。在下文中，在说明书中(并且不一定在权利要求书中)，在基本上平行于衬底的上表面的水平方向当中的可以彼此交叉的两个方向可以分别被称为第一方向D1和第二方向D2，并且基本上垂直于衬底的上表面的垂直方向可以被称为第三方向D3。在示例实施例中，第一方向D1和第二方向D2可以基本上彼此垂直。在整个本申请中，相似的附图标记指相似的元件。如本文所使用的，术语“和/或”包括一个或更多个关联列举的项目的任何和所有组合。注意，尽管未相对于一个实施例具体地描述，但是针对一个实施例描述的方面可以被并入在不同实施例中。也就是说，能够以任何方式和/或组合来组合所有实施例和/或任何实施例的特征。
图1至图5是图示了根据示例实施例的半导体器件的俯视图和截面图。特别地，图1是俯视图，图2至图5是截面图。图2是沿着图1的线A-A'截取的截面图，图3是沿着图1的线B-B'截取的截面图，图5是沿着图1的线C-C'截取的截面图。图4是图3的区域X的放大截面图。
参考图1至图5，半导体器件可以包括有源图案105、隔离图案130、半导体图案124、第二氧化物图案124b、栅极结构290、栅极间隔物180、覆盖图案300、源极/漏极层210、第一接触插塞330和第二接触插塞340以及第一绝缘间层230和第二绝缘间层310。
衬底100可以包括半导体材料(例如，硅、锗、硅锗等)或III-V族半导体化合物(例如，GaP、GaAs、GaSb等)。在一些实施例中，衬底100可以包括绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
有源图案105可以具有从衬底100的上表面突出的鳍状形状，因此也可以被称为有源鳍(fin)。有源图案105的侧壁可以被隔离图案130至少部分地覆盖。有源图案105可以在第一方向D1上延伸，并且多个有源图案105可以在第二方向D2上彼此间隔开。有源图案105可以包括与衬底100的材料基本上相同的材料，并且隔离图案130可以包括氧化物，例如氧化硅。
半导体图案124可以分别形成在沿第三方向D3上彼此间隔开的多个水平高度处，并且每一个半导体图案124可以在第一方向D1上延伸到给定长度。图2和图3示出了半导体图案124分别形成在三个水平高度处，然而，本发明构思的实施例可以不限于此。
图2示出了在沿第一方向D1延伸的有源图案105上的每个水平高度(即，D3方向上的水平高度)处彼此间隔开的两列半导体图案124，然而，本发明构思的实施例可以不限于此，并且多个半导体图案124可以在有源图案105上的每个水平高度(即，D3方向上的水平高度)处彼此间隔开。
在示例实施例中，半导体图案124可以是包括半导体材料(例如，硅、锗等)的纳米片或纳米线。在示例实施例中，半导体图案124可以用作晶体管中的沟道，因此也可以被称为沟道。
在示例实施例中，第二含氮部分122a可以形成在半导体图案124的上部和横向部分处，并且第二含氮部分122a可以包括掺杂有氮的硅。
特别地，第二含氮部分122a可以形成在最上面的一个半导体图案124在第二方向D2上的上部和相对横向部分处，并且可以形成在位于最上面的一个半导体图案124下方的其他半导体图案124在第二方向D2上的相对横向部分处。
在示例实施例中，位于最上面的一个半导体图案124的上部的第二含氮部分122a可以形成在最上面的一个半导体图案124在第二方向D2上的中央部分的上部，并且当与最上面的一个半导体图案124在第二方向D2上的边缘部分相比时，第二含氮部分122a可以在第三方向D3上向上突出。
第二氧化物图案124b可以形成在最上面的一个半导体图案124在第二方向D2上的边缘部分上，并且可以与第二含氮部分122a间隔开。在示例实施例中，第二氧化物图案124b可以沿D3方向形成在与第二含氮部分122a的水平高度基本上相同的水平高度处。因此，第二氧化物图案124b的上表面和下表面可以沿D3方向形成在与第二含氮部分122a的上表面和下表面的水平高度基本上相同的各个水平高度处。
在示例实施例中，第二氧化物图案124b可以包括氧化硅。
栅极结构290可以在有源图案105和隔离图案130上沿第二方向D2延伸，并且可以包括栅极绝缘图案260、第一导电图案270和第二导电图案280。第一导电图案270和第二导电图案280可以形成栅电极。
在示例实施例中，栅极结构290可以与每一个半导体图案124在第一方向D1上的中央部分接界并且至少部分地围绕该中央部分，并且可以位于每一个半导体图案124的中央部分在第二方向D2上的下表面及上表面和相对侧壁上，并且至少部分地覆盖该下表面和上表面及相对侧壁。
在实施例中，位于最上面的一个半导体图案124的中央部分的上部的第二含氮部分122a可以在第三方向D3上与栅极结构290交叠，并且第二含氮部分122a在第一方向D1上的宽度可以小于栅极结构290在第一方向D1上的宽度。
在示例实施例中，栅极绝缘图案260和第一导电图案270可以堆叠在每一个半导体图案124的表面、有源图案105的上表面、隔离图案130的上表面、源极/漏极层210的侧壁、栅极间隔物180的内侧壁和第二氧化物图案124b的内侧壁上，并且第二导电图案280可以位于在第三方向D3上彼此间隔开的半导体图案124之间的空间、有源图案105与最下面的一个半导体图案124之间的空间、以及最上面的一个半导体图案124上的在第一方向D1上彼此间隔开的栅极间隔物180之间的空间中，并且至少部分地填充这些空间。
在下文中，栅极结构290沿D3方向位于最上面的一个半导体图案124上的部分可以被称为栅极结构290的上部，并且栅极结构在上部下方的其他部分可以被称为栅极结构290的下部。
栅极绝缘图案260可以包括氧化物，例如氧化硅。第一导电图案270和第二导电图案280中的每一者可以包括金属氮化物(例如，氮化钛、氮化钛铝、氮化钽、氮化钽铝等)、金属合金(例如，钛铝、碳化钛铝、氮氧化钛铝、碳氮化钛铝、碳氮氧化钛铝等)、金属碳化物、金属氮氧化物、金属碳氮化物、金属碳氮氧化物和/或低电阻金属(例如，钨、铝、铜、钽)。第一导电图案270和第二导电图案280可以包括彼此基本上相同的材料或彼此不同的材料。
栅极间隔物180可以形成在栅极结构290在第一方向D1上的每一个相对侧壁上。
在示例实施例中，栅极间隔物180可以包括在第一方向D1上具有相对大宽度的下部180a和在第一方向D1上具有相对小宽度的上部180b。栅极间隔物180的下部180a的面向栅极结构290的侧壁可以在第一方向D1上凸出，并且栅极间隔物180的上部180b的面向栅极结构290的侧壁可以基本上垂直于衬底100的上表面。
第二氧化物图案124b可以在第三方向D3上与栅极间隔物180交叠。在示例实施例中，第二氧化物图案124b在最上面的一个半导体图案124与栅极间隔物180之间的外侧壁可以既不与最上面的一个半导体图案124的侧壁对准，也不与栅极间隔物180的外侧壁对准，并且可以具有在第一方向D1上凹入的第二凹部195。
在示例实施例中，第二氧化物图案124b可以在第三方向D3上不与栅极结构290交叠，然而，本发明构思的实施例可以不限于此。
覆盖图案300可以接触栅极结构290的上表面和栅极间隔物180的内侧壁。
栅极间隔物180和覆盖图案300中的每一者可以包括绝缘氮化物，例如氮化硅。
源极/漏极层210可以形成在有源图案105的与栅极结构290相邻的部分上，并且可以共同地接触半导体图案124在第一方向D1上的每一个相对侧壁。在一些实施例中，源极/漏极层210可以接触栅极间隔物180的外侧壁。
在示例实施例中，源极/漏极层210可以包括掺杂有p型杂质的单晶硅锗。或者，源极/漏极层210可以包括掺杂有n型杂质的单晶硅或掺杂有n型杂质的单晶碳化硅。
在示例实施例中，源极/漏极层210可以在最上面的一个半导体图案124在第一方向D1上的每一个相对端部上接触第二氧化物图案124b的外侧壁。第二氧化物图案124b可以包括在其外侧壁上的第二凹部195，该第二凹部195可以从最上面的一个半导体图案124的侧壁和栅极间隔物180的外侧壁凹入，因此源极/漏极层210的接触第二氧化物图案124b的部分可以从其其他部分在第一方向D1上朝向栅极结构290突出。
第一绝缘间层230可以形成在衬底100上，并且可以至少部分地覆盖源极/漏极层210的上表面和栅极间隔物180的外侧壁。第二绝缘间层310可以形成在第一绝缘间层230、覆盖图案300和栅极间隔物180上。
第一绝缘间层230和第二绝缘间层310中的每一者可以包括绝缘材料，例如碳氧化硅、氧化硅、氮化硅、氮氧化硅、碳氮化硅和/或碳氮氧化硅等。
第一接触插塞330可以延伸穿过第一绝缘间层230和第二绝缘间层310以及源极/漏极层210的上部以电连接到该上部。可以在第一接触插塞330与源极/漏极层210之间形成欧姆接触图案320。
第二接触插塞340可以延伸穿过第二绝缘间层310和覆盖图案300，并且可以接触栅电极中包括的第二导电图案280。
第一接触插塞330和第二接触插塞340中的每一者可以包括例如金属、金属氮化物等，欧姆接触图案320可以包括金属硅化物，例如硅化钴、硅化镍、硅化钛等。
可以在第一接触插塞330和第二接触插塞340上形成上布线，以对第一接触插塞330和第二接触插塞340施加电信号。
半导体器件可以是包括在第三方向D3上彼此间隔开并且分别用作沟道的半导体图案124的多桥沟道场效应晶体管(MBCFET)。
在半导体器件中，栅极间隔物180可以形成在栅极结构290的上部与源极/漏极层210之间，并且位于最上面的一个半导体图案124与栅极间隔物180之间的第二氧化物图案124b也可以形成在栅极结构290的上部与源极/漏极层210之间。因此，栅极结构290的上部和源极/漏极层210可以通过栅极间隔物180和第二氧化物图案124b彼此电绝缘，并且可以降低或防止栅极结构290与源极/漏极层210之间的电短路的风险。
图6至图32是图示了根据示例实施例的制造半导体器件的方法的俯视图和截面图。特别地，图6、图13、图20、图25和图30是俯视图，图7-12、图14-19、图21-24、图26-29和图31-32是截面图。
图7、图9、图11和图14分别是沿着对应的俯视图的线A-A'截取的截面图，图8、图10、图12、图15-19、图21-22、图24、图26、图28-29和图31-32分别是沿着对应的俯视图的线B-B'截取的截面图，图23和图27分别是沿着对应的俯视图的线C-C'截取的截面图。图17、图19、图22、图24、图29和图32分别是对应的俯视图的区域X的放大截面图。
参考图6至图8，可以在衬底100上交替地和重复地堆叠牺牲层和半导体层，可以在最上面的一个半导体层上形成在第一方向D1上延伸的第一蚀刻掩模，并且可以使用第一蚀刻掩模来蚀刻半导体层、牺牲层和衬底100的上部。
因此，可以在衬底100上形成在第一方向D1上延伸的有源图案105，并且可以在有源图案105上形成包括在第三方向D3上交替地和重复地堆叠的牺牲线112和半导体线122的鳍结构。在示例实施例中，鳍结构可以在衬底100上沿第一方向D1延伸，并且多个鳍结构可以在衬底100上沿第二方向D2彼此间隔开。
图7示出了在D3方向上分别处于三个水平高度的三条牺牲线112和三条半导体线122，然而，本发明构思的实施例可以不限于此。牺牲线112可以包括相对于衬底100和半导体线122具有蚀刻选择性的材料，例如硅锗。
可以在衬底100上形成隔离图案130，以至少部分地覆盖有源图案105的侧壁。
参考图9和图10，可以在衬底100上形成虚设栅极绝缘层140，以至少部分地覆盖鳍结构和隔离图案130。
虚设栅极绝缘层140可以包括氧化物，例如氧化硅。
参考图11和图12，可以对虚设栅极绝缘层140执行氮化工艺，例如等离子体氮化工艺。
因此，虚设栅极绝缘层140可以被转换为包括绝缘氮化物(例如，氮氧化硅)的牺牲栅极绝缘层145。
在氮化工艺期间，氮可以渗入到并且保留在半导体线122的上表面和侧壁以及牺牲线112的侧壁中。因此，可以在半导体线122的上表面和在第二方向D2上的侧壁处形成包括掺杂有氮的硅的第二含氮部分122a，并且可以在牺牲线112在第二方向D2上的侧壁处形成包括掺杂有氮的硅锗的第一含氮部分112a。
参考图13至图15，可以在牺牲栅极绝缘层145上顺序地形成虚设栅电极层和虚设栅极掩模层，可以在虚设栅极掩模层上形成在第二方向D2上延伸的第二蚀刻掩模，并且可以使用第二蚀刻掩模来蚀刻虚设栅极掩模层以形成虚设栅极掩模160。
可以使用虚设栅极掩模160作为蚀刻掩模来蚀刻虚设栅电极层和牺牲栅极绝缘层145，以在衬底100上分别形成虚设栅电极150和牺牲栅极绝缘图案147。
在有源图案105和与有源图案105相邻的隔离图案130的一部分上沿第三方向D3顺序地堆叠的牺牲栅极绝缘图案147、虚设栅电极150和虚设栅极掩模160可以形成虚设栅极结构170。在示例实施例中，虚设栅极结构170可以在鳍结构和隔离图案130上沿第二方向D2延伸，并且可以位于鳍结构的上表面和在第二方向D2上的相对侧壁上并且至少部分地覆盖该上表面和相对侧壁。
参考图16和图17A，可以通过蚀刻工艺来去除牺牲栅极绝缘图案147在虚设栅电极150的边缘部分下方的一部分，以在牺牲栅极绝缘图案147在虚设栅电极150下方的侧壁上形成第一凹部149。
牺牲栅极绝缘图案147可以包括例如氮氧化硅，因此当与包括例如氧化硅的层相比时，牺牲栅极绝缘图案146的蚀刻速率可以是相对低的。因此，可以相对容易地控制牺牲栅极绝缘图案147的在蚀刻工艺期间去除的一部分的量。
在示例实施例中，在蚀刻工艺期间，牺牲栅极绝缘图案147的下部和上部可以被蚀刻基本上相同的量，因此在蚀刻工艺之后留下的牺牲栅极绝缘图案147可以参考通过牺牲栅极绝缘图案147在第三方向D3上的中央部分的假想平面在第三方向D3上大致对称。另外地，蚀刻工艺之后的牺牲栅极绝缘图案147可以在俯视图中不朝向虚设栅电极150的外部突出，并且可以仅在俯视图中形成在虚设栅电极150的区域中。
参考图17B，如果不执行参考图11和图12图示的氮化工艺，则可以通过对虚设栅极绝缘层140进行图案化而形成的虚设栅极绝缘图案142可以包括氧化硅。因此，在蚀刻工艺期间，虚设栅极绝缘图案142的蚀刻速率可能较高，以致虚设栅极绝缘图案142的在蚀刻工艺期间去除的一部分的量可能难以控制。
因此，在蚀刻工艺期间，虚设栅极绝缘图案142的下部和上部可能未被蚀刻相同的量，并且例如，下部可以被蚀刻得比上部少，使得在蚀刻工艺之后留下的虚设栅极绝缘图案142可以在第三方向D3上不对称。另外地，在俯视图中，蚀刻工艺之后的虚设栅极绝缘图案142可以朝向虚设栅电极150的外部突出，以形成在虚设栅电极150的外部。
参考图18和图19，可以对鳍结构和虚设栅极结构170的在用于形成虚设栅极结构170的蚀刻工艺期间可能被损坏的表面执行固化工艺。
在示例实施例中，可以使用例如HF和SC1溶液来执行固化工艺，并且可以通过SC1溶液中包括的氧来使鳍结构和虚设栅极结构170的表面氧化。
因此，在半导体线122的上表面和侧壁处的可以包括掺杂有氮的硅的第二含氮部分122a的一部分，特别是第二含氮部分122a的未被牺牲栅极绝缘图案147覆盖的一部分可以被转换为包括氮氧化硅的第二氧化物层122b。另外地，在牺牲线112的侧壁处的可以包括掺杂有氮的硅锗的第一含氮部分112a的一部分可以被转换为第一氧化物层(未示出)。
可以在虚设栅电极150的侧壁处形成第三氧化物层150a，包括例如多晶硅可以被形成为包括氧化硅，可以在上表面处形成第四氧化物层160a，并且虚设栅极掩模160的侧壁可以被形成为包括氮氧化硅。
然而，可以不在牺牲栅极绝缘图案147的包括氮氧化硅的侧壁上形成额外的氧化物层，并且牺牲栅极绝缘图案147的体积可以稍微增加。因此，可以通过固化工艺而形成的第二氧化物层122b的一部分可以部分地接触牺牲栅极绝缘图案147的边缘部分。
参考图20至图23，可以在虚设栅极结构170的侧壁上形成栅极间隔物180。
特别地，可以在具有鳍结构、隔离图案130和虚设栅极结构170的衬底100上形成间隔物层，并且可以不各向异性地蚀刻该间隔物层，以在虚设栅极结构170在第一方向D1上的每一个相对侧壁上形成栅极间隔物180。
在各向异性蚀刻工艺期间，可以去除第四氧化物层160a在虚设栅极掩模160的上表面上的一部分。
可以使用虚设栅极结构170和栅极间隔物180作为蚀刻掩模来蚀刻有源图案的上部和鳍结构以形成第一开口190。
因此，位于虚设栅极结构170和栅极间隔物180下方的牺牲线112和半导体线122可以分别被转化为牺牲图案114和半导体图案124，并且在第一方向D1上延伸的鳍结构可以被划分为在第一方向D1上彼此间隔开的多个部分。
在蚀刻工艺期间，第一氧化物层和第二氧化物层122b也可以被部分地蚀刻，以形成第一氧化物图案(未示出)和第二氧化物图案124b。
在下文中，虚设栅极结构170、位于虚设栅极结构170的每一个相对侧壁上的栅极间隔物180和鳍结构可以被称为堆叠结构。在示例实施例中，堆叠结构可以在第二方向D2上延伸，并且多个堆叠结构可以在第一方向D1上彼此间隔开。
参考图24，可以对在其上具有堆叠结构的衬底100执行清洁工艺。
通过清洁工艺，可以去除第二氧化物图案124b的由第一开口190暴露的横向部分，以形成第二凹部195。
如以上图示的，第二氧化物图案124b可以包括例如氮氧化硅，因此当与包括例如氧化硅的层相比时，第二氧化物图案124b的在清洁工艺期间去除的部分的量可以是相对小的。因此，在俯视图中，位于第二氧化物图案124b的外侧壁上的第二凹部195可以仅形成在栅极间隔物180的区域中，并且可以在第三方向D3上不与虚设栅极结构170交叠。
参考图25至图27，可以使用有源图案105的上表面以及半导体图案124和牺牲图案114的由第一开口190暴露的侧壁作为第一开口190中的源极/漏极层210的籽晶(seed)来执行选择性外延生长(SEG)工艺。
在示例实施例中，可以使用硅源气体(例如，二氯硅烷(SiH2Cl2)气体)、锗源气体(例如，锗烷(GeH4)气体)来执行SEG工艺，因此可以形成单晶硅锗层作为第二源极/漏极层210。也可以使用p型杂质源气体(例如，乙硼烷(B2H6)气体)，使得可以形成掺杂有p型杂质的单晶硅锗层作为第二源极/漏极层210。
在另一示例实施例中，可以使用硅源气体(例如，乙硅烷(Si2H6)气体)和碳源气体(例如，SiH3CH3)来执行SEG工艺，因此可以形成单晶碳化硅层作为第一源极/漏极层210。也可以使用n型杂质源气体(例如，PH3、POCl3、P2O5等)，使得可以形成掺杂有n型杂质的单晶碳化硅层作为第一源极/漏极层210。在其他实施例中，可以使用硅源气体和杂质源气体来执行SEG工艺，使得可以形成掺杂有n型杂质的单晶硅层作为第一源极/漏极层210。
可以在衬底100上形成第一绝缘间层230以位于堆叠结构和源极/漏极层210上并且至少部分地覆盖堆叠结构和源极/漏极层210。
参考图28和图29，可以执行平坦化工艺，直到堆叠结构中包括的虚设栅电极150的上表面被暴露，使得可以去除第一绝缘间层230的上部和虚设栅极结构170中包括的虚设栅极掩模160。在平坦化工艺期间，也可以去除位于虚设栅极掩模160的侧壁上的第四氧化物层160a。
可以例如通过使用湿法蚀刻工艺和/或干法蚀刻工艺来去除虚设栅电极150、牺牲栅极绝缘图案147和牺牲图案114，并且也可以去除位于虚设栅电极150的侧壁上的第三氧化物层150a和第二氧化物图案124b的与牺牲栅极绝缘图案147接触的一部分。
然而，在示例实施例中，第二氧化物图案124b可能未被完全去除，并且例如，第二氧化物图案124b的在第三方向D3上不与虚设栅电极150交叠的一部分可以留下。
因此，可以形成暴露栅极间隔物180的内侧壁和最上面的一个半导体图案124的上表面的第二开口240，以及暴露第三源极/漏极层210的侧壁、半导体图案124的表面和有源图案105的上表面的第三开口250。另外地，在半导体图案124的上表面和侧壁处的第二含氮部分122a的表面以及第二氧化物图案124b的侧壁可以通过第二开口240被暴露。
参考图30至图32，可以在通过第二开口240和第三开口250暴露的栅极间隔物180的内侧壁、半导体图案124的表面、第二氧化物图案124b的侧壁、有源图案105的上表面、隔离图案130的上表面以及源极/漏极层120的侧壁上顺序地堆叠栅极绝缘层和第一导电层。可以在第一导电层上形成第一绝缘间层230的上表面和第二导电层，以至少部分地填充第二开口240和第三开口250的其余部分。
在示例实施例中，可以在有源图案105的上表面和半导体图案124的表面上进一步形成包括例如氧化硅的界面图案。
可以使第一导电层和第二导电层以及栅极绝缘层平坦化，直到第一绝缘间层的上表面被暴露。因此，可以形成至少部分地填充第二开口240和第三开口250并且包括栅极绝缘图案260、第一导电图案270和第二导电图案280的栅极结构290。第一导电图案270和第二导电图案280可以形成栅电极。
参考图1至图5，可以去除栅极结构290的上部以形成第三凹部，并且可以在第三凹部中形成覆盖图案300。
可以在覆盖图案300、栅极间隔物180和第一绝缘间层230上形成第二绝缘间层310。可以形成第一接触插塞330和第二接触插塞340，所述第一接触插塞330延伸穿过第一绝缘间层230和第二绝缘间层310以及源极/漏极层210的上部，所述第二接触插塞340延伸穿过第二绝缘间层310和覆盖图案300以接触第二导电图案280的上表面。
在示例实施例中，可以在第一接触插塞330与源极/漏极层210之间进一步形成欧姆接触图案320。
可以在第一接触插塞330和第二接触插塞340上进一步形成上布线，以完成半导体器件的制造。
如以上图示的，在包括交替地堆叠在有源图案105上的牺牲线112和半导体线122的鳍结构上形成包括例如氧化硅的虚设栅极绝缘层140之后，可以对虚设栅极绝缘层140执行氮化工艺以形成包括例如氮氧化硅的牺牲栅极绝缘层145，并且可以在半导体线122的上部形成包括掺杂有氮的硅的第二含氮部分122a。
在形成虚设栅极结构170期间，可以对牺牲栅极绝缘层145进行图案化以形成牺牲栅极绝缘图案147，并且可以通过额外的蚀刻工艺进一步蚀刻牺牲栅极绝缘图案147的横向部分以形成第一凹部149。牺牲栅极绝缘层145可以包括例如氮氧化硅而不是氧化硅，因此牺牲栅极绝缘图案147的蚀刻速率在额外的蚀刻工艺期间可以是相对低的，使得可以相对容易地控制牺牲栅极绝缘图案147的通过额外的蚀刻工艺去除的部分的量，并且在俯视图中，牺牲栅极绝缘图案147可以仅形成在虚设栅电极150的区域中。
可以使用例如HF和SC1溶液来对鳍结构和虚设栅极结构170执行固化工艺，并且第二含氮部分122a的未被牺牲栅极绝缘图案147覆盖的部分可以被SC1溶液中包括的氧转换为包括氮氧化硅的第二氧化物层122b，而包括氧的牺牲栅极绝缘图案147的体积可能几乎不增加。
在虚设栅极结构170的侧壁上形成栅极间隔物180之后，可以通过使用虚设栅极结构170和栅极间隔物180作为蚀刻掩模的蚀刻工艺来蚀刻鳍结构和有源图案105的上部以形成第一开口190，并且牺牲线112和半导体线122可以分别被转化为牺牲图案114和半导体图案124，并且第二氧化物层122b可以被转化为第二氧化物图案124b。
在清洁工艺期间，可以部分地去除通过第一开口190暴露的第二氧化物图案124b，然而，当与包括氧化硅的层相比时，可以仅去除少量的第二氧化物图案124b。
在第一开口190中形成源极/漏极层210之后，当虚设栅极结构170和牺牲图案114被去除以形成第二开口240和第三开口250时，与牺牲栅极绝缘图案147相邻的第二氧化物图案124b也可以被部分地去除，但是可能未被完全去除。
因此，当在第二开口240和第三开口250中形成栅极结构290时，不仅栅极间隔物180而且第二氧化物图案124b可以形成在第二开口240中的栅极结构290的一部分之间，即，形成在位于最上面的一个半导体图案124上的栅极结构290的上部与源极/漏极层210之间，使得可以降低或防止栅极结构290与源极/漏极层210之间的电短路的风险。
图33是图示了根据示例实施例的半导体器件的截面图，并且可以对应于图4。
除了第二氧化物图案124b和栅极绝缘图案260之外，此半导体器件可以与图1至图5的半导体器件基本上相同或相似，因此在此省略对其的重复说明。
参考图33，第二氧化物图案124b可以不与第二含氮部分122a间隔开，而是可以接触第二含氮部分122a。
因此，栅极绝缘图案260可以不介于第二氧化物图案124b与第二含氮部分122a之间，并且可以不接触第二含氮部分122a的侧壁和第二氧化物图案124b的内侧壁。
在示例实施例中，第二氧化物图案124b的一部分可以在第三方向D3上与栅极结构290交叠。
图34是图示了根据示例实施例的制造半导体器件的方法的截面图，并且可以对应于图19。
此方法可以包括与参考图6至图32和图1至图5图示的工艺基本上相同或相似的工艺，因此在此省略对其的重复说明。
参考图34，可以执行与参考图1至图19图示的工艺基本上相同或相似的工艺。
然而，在固化工艺之后，位于最上面的一个半导体图案124的每一个相对端部上的第二氧化物层122b可以不接触牺牲栅极绝缘图案147的边缘部分。
然而，可以执行与参考图20至图29图示的工艺基本上相同或相似的工艺。在形成第二开口240期间，第二氧化物图案124b可以不接触牺牲栅极绝缘图案147，因此可以不去除第二氧化物图案124b的任何部分。
可以执行与参考图30至图32和图1至图5图示的工艺基本上相同或相似的工艺，以完成半导体器件的制造。
图35是图示了根据示例实施例的半导体器件的截面图，并且可以对应于图4。
除了第二含氮部分122a、第二氧化物图案124b和栅极绝缘图案260之外，此半导体器件可以与图1至图5的半导体器件基本上相同或相似，因此在此省略对其的重复说明。
参考图35，在最上面的一个半导体图案124的上部的第二含氮部分122a不仅可以形成在第一方向D1上的中央部分处，而且可以形成在第一方向D1上的边缘部分处，因此可以不形成第二氧化物图案124b。
第二含氮部分122a可以包括掺杂有氮的硅，因此在清洁工艺或形成用于形成栅极结构290的第二开口240和第三开口250期间可以未被去除。因此，可以获取栅极结构290与源极/漏极层210之间的电绝缘。
图36和图37是图示了根据示例实施例的制造半导体器件的方法的截面图，并且可以分别对应于图24和图29。
此方法可以包括与参考图6至图32和图1至图5图示的工艺基本上相同或相似的工艺，因此在此省略对其的重复说明。
可以执行与参考图1至图17图示的工艺基本上相同或相似的工艺。
可以不执行参考图18和图19图示的固化工艺。因此，在最上面的一个半导体图案124的上部的第二含氮部分122a的端部可以未被转换为第二氧化物层122b。
参考图36，可以执行与参考图20至图24图示的工艺基本上相同或相似的工艺。
然而，代替包括例如氮氧化硅的第二氧化物图案124b，包括掺杂有氮的硅的第二含氮部分122a可以形成在最上面的一个半导体图案124的端部，使得当执行清洁工艺时，可以不形成第二凹部195。
参考图37，可以执行与参考图25至图29图示的工艺基本上相同或相似的工艺。
然而，接触牺牲栅极绝缘图案147的第二含氮部分122a可以包括掺杂有氮的硅，以免当牺牲栅极绝缘图案147被去除以形成第二开口240时被去除。
参考图35，可以执行与参考图30至图32和图1至图5图示的工艺基本上相同或相似的工艺，以完成半导体器件的制造。
图38和图39是图示了根据示例实施例的半导体器件的截面图，并且可以对应于图3。
除了源极/漏极层210的形状或进一步包括内部间隔物之外，这些半导体器件可以与图1至图5的半导体器件基本上相同或相似，因此在此省略对其的重复说明。
参考图38，源极/漏极层210在第一方向D1上的侧壁可以不基本上垂直于衬底100的上表面，而是可以具有相对于衬底100的上表面变化的斜率。
源极/漏极层210的侧壁可以具有第一方向D1上的、可以在第三方向D3上改变的宽度。在一些实施例中，宽度可以在第三方向D3上周期性地改变。因此，源极/漏极层210的侧壁可以具有第一方向D1上的、可以沿第三方向D3交替地和重复地堆叠的凹入部分和凸出部分。在示例实施例中，源极/漏极层210的面向半导体图案124的宽度可以小于源极/漏极层210的面向栅极结构290的下部的宽度。
参考图39，可以在源极/漏极层210与栅极结构290的下部之间形成内部间隔物350。
在示例实施例中，内部隔离物350可以具有朝向栅极结构290的凸出形状。内部间隔物350可以包括绝缘氮化物，例如氮化硅。
上文说明示例实施例，而不应被解释为对其的限制。尽管已经描述了几个示例实施例，但是本领域的技术人员将容易地理解，在不实质上脱离本发明构思的新颖教导和优点的情况下，在示例实施例中许多修改是可能的。因此，所有此类修改都旨在被包括在如权利要求书中限定的本发明构思的范围内。在权利要求书中，手段加功能语句旨在涵盖本文描述为执行所记载的功能的结构，并且不仅涵盖结构等同形式而且涵盖等同结构。因此，应当理解，上文说明各种示例实施例，而不应被解释为限于所公开的具体示例实施例，并且对所公开的示例实施例的修改以及其他示例实施例旨在被包括在所附权利要求的范围内。

Claims (20)

1.一种半导体器件，所述半导体器件包括：
沟道，所述沟道在衬底上沿基本上垂直于所述衬底的上表面的垂直方向彼此间隔开；
栅极结构，所述栅极结构位于所述衬底上，所述栅极结构与每一个所述沟道的至少一部分的下表面和上表面及第一侧壁接界；以及
源极/漏极层，所述源极/漏极层位于所述衬底的与所述栅极结构相邻的部分上，所述源极/漏极层接触所述沟道的第二侧壁，
其中，在最上面的一个所述沟道的上部形成有含氮部分，所述含氮部分被掺杂有氮。
2.根据权利要求1所述的半导体器件，其中，所述含氮部分在所述垂直方向上从最上面的一个所述沟道的其他部分突出。
3.根据权利要求1所述的半导体器件，其中，每一个所述沟道在基本上平行于所述衬底的上表面的第一方向上延伸，并且
其中，所述含氮部分形成在最上面的一个所述沟道在所述第一方向上的中央部分的上部。
4.根据权利要求3所述的半导体器件，所述半导体器件还包括氧化物图案，所述氧化物图案位于最上面的一个所述沟道在所述第一方向上的每一个相对端部的上表面上，所述氧化物图案包括氮氧化硅。
5.根据权利要求4所述的半导体器件，其中，所述氧化物图案沿所述垂直方向形成在与所述含氮部分的水平高度基本上相同的水平高度处。
6.根据权利要求4所述的半导体器件，其中，所述栅极结构的一部分介于所述含氮部分与所述氧化物图案之间。
7.根据权利要求4所述的半导体器件，其中，所述含氮部分和所述氧化物图案彼此接触。
8.根据权利要求1所述的半导体器件，其中，每一个所述沟道在基本上平行于所述衬底的上表面的第一方向上延伸，并且所述栅极结构在基本上平行于所述衬底的上表面并且与所述第一方向交叉的第二方向上延伸，并且
其中，所述含氮部分形成在每一个所述沟道在所述第二方向上的每一个相对侧壁处。
9.根据权利要求1所述的半导体器件，其中：
所述栅极结构包括：
下部，所述下部在所述垂直方向上比最上面的一个所述沟道的上表面低；以及
上部，所述上部位于所述下部上，
所述半导体器件还包括栅极间隔物，所述栅极间隔物位于所述栅极结构的所述上部的侧壁上，并且
所述栅极间隔物包括：
下部，所述下部具有第一宽度；以及
上部，所述上部具有小于所述第一宽度的第二宽度。
10.根据权利要求9所述的半导体器件，其中，所述栅极间隔物的所述下部具有朝向所述栅极结构延伸的凸出形状。
11.一种半导体器件，所述半导体器件包括：
沟道，所述沟道在衬底上沿基本上垂直于所述衬底的上表面的垂直方向彼此间隔开；
栅极结构，所述栅极结构位于所述衬底上，所述栅极结构与每一个所述沟道的至少一部分的下表面和上表面及第一侧壁接界；
源极/漏极层，所述源极/漏极层位于所述衬底的与所述栅极结构相邻的部分上，所述源极/漏极层接触所述沟道的第二侧壁；以及
氧化物图案，所述氧化物图案位于最上面的一个所述沟道的端部的上表面上，所述氧化物图案包括氮氧化硅。
12.根据权利要求11所述的半导体器件，所述半导体器件还包括位于所述栅极结构的上侧壁上的栅极间隔物，
其中，所述氧化物图案介于最上面的一个所述沟道与所述栅极间隔物之间。
13.根据权利要求11所述的半导体器件，其中，所述氧化物图案在所述垂直方向上不与所述栅极结构交叠。
14.根据权利要求13所述的半导体器件，其中，所述氧化物图案的侧壁接触所述栅极结构。
15.根据权利要求11所述的半导体器件，其中，所述氧化物图案的一部分在所述垂直方向上与所述栅极结构交叠。
16.一种半导体器件，所述半导体器件包括：
有源图案，所述有源图案位于衬底上；
沟道，所述沟道在所述有源图案上沿基本上垂直于所述衬底的上表面的垂直方向彼此间隔开；
栅极结构，所述栅极结构位于所述衬底上，所述栅极结构与每一个所述沟道的至少一部分的下表面和上表面及第一侧壁接界；
源极/漏极层，所述源极/漏极层位于所述衬底的与所述栅极结构相邻的部分上，所述源极/漏极层接触所述沟道的第二侧壁；
栅极间隔物，所述栅极间隔物位于所述栅极结构的上侧壁上；
含氮部分，所述含氮部分位于最上面的一个所述沟道的上部；以及
氧化物图案，所述氧化物图案位于最上面的一个所述沟道的每一个相对端部的上表面与所述栅极间隔物的下表面之间。
17.根据权利要求16所述的半导体器件，其中，所述含氮部分包括掺杂有氮的硅，并且所述氧化物图案包括氮氧化硅。
18.根据权利要求16所述的半导体器件，其中：
所述有源图案在基本上平行于所述衬底的上表面的第一方向上延伸，并且所述栅极结构在基本上平行于所述衬底的上表面并且与所述第一方向交叉的第二方向上延伸，
所述栅极间隔物形成在所述栅极结构在所述第一方向上的每一个相对侧壁处，并且
所述含氮部分形成在最上面的一个所述沟道在所述第一方向上的中央部分的上部，并且氧化物图案形成在最上面的一个所述沟道在所述第一方向上的每一个相对端部的上表面上。
19.根据权利要求18所述的半导体器件，其中，所述氧化物图形在所述垂直方向上不与所述栅极结构交叠。
20.根据权利要求18所述的半导体器件，其中，所述氧化物图案的一部分在所述垂直方向上与所述栅极结构交叠。
CN202310891065.9A 2022-08-25 2023-07-19 半导体器件 Pending CN117637807A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0106707 2022-08-25
KR1020220106707A KR20240028674A (ko) 2022-08-25 2022-08-25 반도체 장치

Publications (1)

Publication Number Publication Date
CN117637807A true CN117637807A (zh) 2024-03-01

Family

ID=87473737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310891065.9A Pending CN117637807A (zh) 2022-08-25 2023-07-19 半导体器件

Country Status (5)

Country Link
US (1) US20240072177A1 (zh)
EP (1) EP4328975A1 (zh)
JP (1) JP2024031869A (zh)
KR (1) KR20240028674A (zh)
CN (1) CN117637807A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019112545A1 (de) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
US11152491B2 (en) * 2018-08-23 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure with inner spacer layer
US11114547B2 (en) * 2019-09-17 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor with negative capacitance dieletric structures
US11233149B2 (en) * 2020-03-03 2022-01-25 Taiwan Semiconductor Manufacturing Co., . Ltd. Spacer structures for semiconductor devices
US20210408239A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Plasma nitridation for gate oxide scaling of ge and sige transistors

Also Published As

Publication number Publication date
JP2024031869A (ja) 2024-03-07
KR20240028674A (ko) 2024-03-05
US20240072177A1 (en) 2024-02-29
EP4328975A1 (en) 2024-02-28

Similar Documents

Publication Publication Date Title
US20200006333A1 (en) Semiconductor devices and methods of manufacturing the same
US11728343B2 (en) Semiconductor devices
CN111952371A (zh) 半导体器件
US11695041B2 (en) Method of manufacturing a semiconductor device
US11955556B2 (en) Semiconductor devices and methods of manufacturing the same
CN116682856A (zh) Finfet器件及其制造方法
US11978805B2 (en) Semiconductor device
CN111490044A (zh) 半导体器件
US20220406888A1 (en) Semiconductor devices
EP4328975A1 (en) Semiconductor devices
TW202040697A (zh) 形成半導體裝置的方法
US20240145542A1 (en) Semiconductor devices
US20230402377A1 (en) Semiconductor devices
US20240145387A1 (en) Semiconductor device including a contact plug
US20240213371A1 (en) Semiconductor devices and methods of manufacturing the same
US20230317824A1 (en) Semiconductor devices
US20240136396A1 (en) Semiconductor devices
EP4369411A1 (en) Semiconductor devices
KR20240028058A (ko) 반도체 장치
CN115548017A (zh) 包括源/漏层的半导体器件及其制造方法
TW202418594A (zh) 半導體裝置
KR20240076253A (ko) 반도체 장치
CN115223934A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication