TW202418594A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202418594A
TW202418594A TW112119828A TW112119828A TW202418594A TW 202418594 A TW202418594 A TW 202418594A TW 112119828 A TW112119828 A TW 112119828A TW 112119828 A TW112119828 A TW 112119828A TW 202418594 A TW202418594 A TW 202418594A
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
contact plug
disposed
semiconductor device
substrate
Prior art date
Application number
TW112119828A
Other languages
English (en)
Inventor
張仁圭
金眞範
鄭秀珍
金傔
金茶惠
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202418594A publication Critical patent/TW202418594A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置，包括：主動圖案，設置於基底上；閘極結構，設置於主動圖案上；多個通道，設置於基底上且在實質上垂直於基底的上表面的垂直方向上彼此間隔開；第一磊晶層，設置於主動圖案的相鄰於閘極結構的部分上；以及接觸插塞，設置於第一磊晶層上。接觸插塞包括：下部部分；中間部分，設置於下部部分上，其中中間部分具有沿著垂直方向自中間部分的底部至頂部增加的寬度；以及上部部分，設置於中間部分上。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案主張於2022年10月27日在韓國智慧財產局（Korean Intellectual Property Office，KIPO）提出申請的韓國專利申請案第10-2022-0140027號的優先權，所述韓國專利申請案的全部內容併入本案供參考。
實施例是有關於半導體裝置。更具體而言，實施例是有關於包括在垂直方向上依序堆疊的多個通道的半導體裝置。
在製造包括在垂直方向上依序堆疊的多個通道的半導體裝置的方法中，在交替且重複地堆疊於垂直方向上的犧牲線及半導體線上形成虛設閘極結構及閘極間隔件，使用虛設閘極結構及閘極間隔件作為蝕刻遮罩實行蝕刻製程來分別對半導體線及犧牲線進行蝕刻以形成半導體圖案及犧牲圖案，形成源極/汲極層以接觸半導體圖案的側壁，藉由蝕刻製程穿過犧牲圖案形成開口，且在開口中形成閘極結構。
隨著半導體裝置的積體度增大，開口可具有減小的直徑，且因此用於形成開口的製程變得更具挑戰性。
實施例提供一種具有增強的特性的半導體裝置。
根據實施例，提供一種半導體裝置。半導體裝置包括：主動圖案，設置於基底上；閘極結構，設置於主動圖案上；多個通道，設置於基底上且在實質上垂直於基底的上表面的垂直方向上彼此間隔開；第一磊晶層，設置於主動圖案的相鄰於閘極結構的部分上；以及接觸插塞，設置於第一磊晶層上。接觸插塞包括：下部部分；中間部分，設置於下部部分上，其中中間部分具有沿著垂直方向自中間部分的底部至頂部增加的寬度；以及上部部分，設置於中間部分上。
根據實施例，提供一種半導體裝置。半導體裝置包括：主動圖案，設置於基底上；閘極結構，設置於主動圖案上；多個通道，設置於基底上且在實質上垂直於基底的上表面的垂直方向上彼此間隔開；第一磊晶層，設置於主動圖案的相鄰於閘極結構的部分上；以及接觸插塞。接觸插塞包括：下部部分及中間部分，在垂直方向上依序堆疊，其中下部部分及中間部分延伸穿過第一磊晶層的上部部分；及上部部分，設置於中間部分上，其中上部部分在垂直方向上延伸；以及第二磊晶層，設置於接觸插塞的中間部分上。第二磊晶層與接觸插塞的上部部分的側壁的一部分接觸。
根據實施例，提供一種半導體裝置。半導體裝置包括：主動圖案，設置於基底上，其中主動圖案在實質上平行於基底的上表面的第一方向上延伸；閘極結構，設置於主動圖案上，其中閘極結構在第二方向上延伸，所述第二方向實質上平行於基底的上表面且與第一方向交叉；多個通道，設置於主動圖案上，且在實質上垂直於基底的上表面的第三方向上彼此間隔開；第一磊晶層，設置於主動圖案的在第一方向上相鄰於閘極結構的部分上，其中第一磊晶層包含摻雜有n型雜質的矽；接觸插塞，設置於第一磊晶層上，其中接觸插塞包括：下部部分；中間部分，設置於下部部分上，其中中間部分在第一方向上具有沿著垂直方向自中間部分的底部至頂部增加的寬度；及上部部分，設置於中間部分上；以及第二磊晶層，設置於接觸插塞的中間部分上。第二磊晶層接觸接觸插塞的上部部分在第一方向上的側壁的一部分且包含矽或摻雜有p型雜質的矽中的一者。
在根據實施例的半導體裝置中，可藉由改變微小的製程條件而將接觸插塞形成為以大面積接觸第一磊晶層。
在下文中將參考附圖更充分地闡述根據實施例的半導體裝置及其製造方法。在下文中，在說明書中（但未必在申請專利範圍中），與基底的上表面實質上平行且彼此交叉的兩個水平方向可分別被稱為第一方向D1及第二方向D2，且實質上垂直於基底的上表面的垂直方向可被稱為第三方向D3。在實施例中，第一方向D1與第二方向D2實質上彼此垂直。
圖1至圖4是根據實施例的半導體裝置的平面圖及剖視圖。舉例而言，圖1是平面圖，且圖2至圖4是剖視圖。圖2是沿著圖1所示的線A-A'截取的剖視圖，圖3是沿著圖1所示的線B-B'截取的剖視圖，且圖4是沿著圖1所示的線C-C'截取的剖視圖。
參照圖1至圖4，在實施例中，半導體裝置包括主動圖案105、隔離圖案130、半導體圖案124、閘極結構280、閘極間隔件180、頂蓋圖案300、第一磊晶層210、第二磊晶層220、第一接觸插塞330及第二接觸插塞350、通孔370以及第一絕緣間層至第三絕緣間層230、310及340。
基底100包含半導體材料（例如矽、鍺、矽鍺等中的至少一者）或者III-V半導體化合物（例如GaP、GaAs、GaSb等）。在一些實施例中，基底100包括絕緣體上矽（silicon-on-insulator，SOI）基底或絕緣體上鍺（germanium-on-insulator，GOI）基底中的一者。
主動圖案105具有自基底100的上表面突出的鰭狀形狀，且因此亦可被稱為主動鰭。主動圖案105的側壁被隔離圖案130覆蓋。主動圖案105在第一方向D1上延伸，且多個主動圖案105在第二方向D2上彼此間隔開。主動圖案105包含與基底100的材料實質上相同的材料，且隔離圖案130包含氧化物（例如氧化矽）。
在第三方向D3上彼此間隔開的多個水準處形成有半導體圖案124，且半導體圖案124中的每一者在第一方向D1上延伸給定的長度。圖2及圖3示出分別在三個水準處形成半導體圖案124，然而，本發明概念的實施例未必僅限於此。
圖2示出在主動圖案105上在每一水準處彼此間隔開且在第一方向D1上延伸的兩個半導體圖案124，然而，本發明概念的實施例未必僅限於此，且在其他實施例中，多於兩個半導體圖案124在主動圖案105上在每一水準處在第二方向D2上彼此間隔開。
在實施例中，半導體圖案124為包含半導體材料（例如矽或鍺等中的一或多者）的奈米片或奈米導線。在實施例中，半導體圖案124在電晶體中充當通道，且因此亦可被稱為通道。
閘極結構280在主動圖案105及隔離圖案130上在第二方向D2上延伸，且包括閘極絕緣圖案260及閘極電極270。
在實施例中，閘極結構280環繞半導體圖案124中的每一者的中心部分，且覆蓋半導體圖案124中的每一者的中心部分的下表面及上表面以及相對的側壁。
在實施例中，閘極絕緣圖案260堆疊於半導體圖案124中的每一者的表面、主動圖案105的上表面、隔離圖案130的上表面、第一磊晶層210的側壁的一部分以及閘極間隔件180的內壁上，且閘極電極270填充在第三方向D3上彼此間隔開的半導體圖案124之間的空間、主動圖案105與最下部半導體圖案124之間的空間、以及在最下部半導體圖案124上在第一方向D1上彼此間隔開的閘極間隔件180之間的空間。
在下文中，閘極結構280的位於最下部半導體圖案124上的部分可被稱為閘極結構280的上部部分，且閘極結構280的位於下部部分之下的部分可被稱為閘極結構280的下部部分。
閘極絕緣圖案260包含氧化物（例如氧化矽）。閘極電極270包含金屬氮化物（例如氮化鈦、氮化鈦鋁、氮化鉭、或氮化鉭鋁等中的至少一者）、金屬合金（例如鈦鋁、碳化鈦鋁、氮氧化鈦鋁、碳氮化鈦鋁、或氧碳氮化鈦鋁等中的至少一者）、金屬碳化物、金屬氮氧化物、金屬碳氮化物、金屬氧碳氮化物、或低電阻金屬（例如鎢、鋁、銅或鉭）。
閘極間隔件180形成於閘極結構280在第一方向D1上的相對側壁中的每一者上。
頂蓋圖案300與閘極結構280的上表面及閘極間隔件180的內側壁接觸。
閘極間隔件180及頂蓋圖案300中的每一者包含絕緣氮化物（例如氮化矽）。
第一磊晶層210形成於主動圖案105的相鄰於閘極結構280的部分上，且在半導體圖案124的第一方向D1上共同接觸相對側壁中的每一者。在一些實施例中，第一磊晶層210接觸閘極間隔件180的外側壁。
在實施例中，第一磊晶層210在第一方向D1上的橫截面具有凹的上表面。第一磊晶層210包括下部部分及上部部分，且第一磊晶層210的上部部分在第三方向D3上自第一磊晶層210的下部部分的在第一方向D1上的邊緣部分突出。
在實施例中，第一磊晶層210的第一部分在第一方向D1上的寬度沿著第三方向D3實質上恆定，且第一磊晶層210的在其第一部分上的第二部分在第一方向D1上的寬度沿著第三方向D3自第二部分的底部至頂部逐漸減小。
在實施例中，第一磊晶層210包含單晶矽或摻雜有n型雜質的單晶碳化矽中的一者，且因此充當n通道金屬氧化物半導體（n-channel metal oxide semiconductor，NMOS）電晶體的源極/汲極區。因此，第一磊晶層210可被稱為源極/汲極層210。
第二磊晶層220形成於第一磊晶層210上。在實施例中，第二磊晶層220包含矽或p型雜質。
第一絕緣間層230形成於基底100上，且覆蓋第二磊晶層220的上表面及閘極間隔件180的外側壁。第二絕緣間層310形成於第一絕緣間層230、頂蓋圖案300及閘極間隔件180上。第三絕緣間層340形成於第二絕緣間層310及第一接觸插塞330上。
第一絕緣間層至第三絕緣間層230、310及340中的每一者包含絕緣材料（例如碳氧化矽、氧化矽、氮化矽、氮氧化矽、碳氮化矽或氧碳氮化矽等中的至少一者）。
第一接觸插塞330包括在第三方向D3上依序堆疊的下部部分330a、中間部分330b及上部部分330c。
圖3示出第一接觸插塞330的下表面形成於位於自上方向下的第二水準處的半導體圖案124的上表面與下表面之間，然而，本發明概念的實施例未必僅限於此。在其他實施例中，第一接觸插塞330的下表面低於第二水準半導體圖案124的下表面，或者高於第二水準半導體圖案124的上表面。
在實施例中，第一接觸插塞330的下部部分330a在第一方向D1上的寬度沿著第三方向D3實質上恆定。因此，第一接觸插塞330的下部部分330a在第一方向D1上的側壁實質上垂直於基底100的上表面。
在實施例中，第一接觸插塞330的中間部分330b在第一方向D1上的寬度沿著第三方向D3自中間部分330b的底部至頂部增加。因此，第一接觸插塞330的中間部分330b在第一方向D1上的側壁相對於基底100的上表面傾斜。
在實施例中，第一接觸插塞330的中間部分330b的上表面與第一磊晶層210的最上部表面實質上共面。
在實施例中，第一接觸插塞330的中間部分330b的上表面在第一方向D1上的寬度大於第一接觸插塞330的上部部分330b的下表面在第一方向D1上的寬度。
第一接觸插塞330的上部部分330c的下部側壁被第二磊晶層220覆蓋。
第二接觸插塞350延伸穿過第二絕緣間層310及第三絕緣間層340以及頂蓋圖案300以接觸閘極電極270。第一接觸插塞330及第二接觸插塞350中的每一者包含例如金屬或金屬氮化物等中的至少一者。
通孔370延伸穿過第三絕緣間層340以接觸第一接觸插塞330，且包含例如金屬或金屬氮化物等中的至少一者。
在第一接觸插塞330及第二接觸插塞350上進一步形成有上部導線，且上部導線將電訊號施加至第一接觸插塞330及第二接觸插塞350。
在實施例中，半導體裝置為包括半導體圖案124的多橋通道場效電晶體（multi-bridge channel field effect transistor，MBCFET），所述半導體圖案124在第三方向D3上彼此間隔開且用作通道。
如以下參照圖5至圖28所述，第一接觸插塞330以大面積接觸第一磊晶層210，且因此第一接觸插塞330與第一磊晶層210之間的接觸電阻減小。
圖5至圖28是示出根據實施例的製造半導體裝置的方法的平面圖及剖視圖。舉例而言，圖5、圖8、圖11、圖14、圖19及圖23為平面圖，且圖6至圖7、圖9至圖10、圖12至圖13、圖15至圖18、圖20至圖22以及圖24至圖28為剖視圖。
圖6及圖9是沿著相應平面圖的線A-A'截取的剖視圖，圖7、圖10、圖12、圖15、圖17、圖20、圖22、圖24至圖25及圖27是沿著相應平面圖的線B-B'截取的剖視圖，且圖13、圖16、圖18、圖21、圖26及圖28是沿著相應平面圖的線C-C'截取的剖視圖。
參照圖5至圖7，在實施例中，犧牲磊晶層及半導體層交替且重複地堆疊於基底100上，在最上部半導體層上形成在第一方向D1上延伸的第一蝕刻遮罩，且使用第一蝕刻遮罩對半導體層、犧牲磊晶層及基底100的上部部分進行蝕刻。
因此，在基底100上形成在第一方向D1上延伸的主動圖案105，且在主動圖案105上形成包括在第三方向D3上交替且重複地堆疊的犧牲線112及半導體線122的鰭結構。在實施例中，鰭結構在基底100上在第一方向D1上延伸，且多個鰭結構在基底100上在第二方向D2上彼此間隔開。
圖6及圖7示出分別位於三個水準處的三個犧牲線112及三個半導體線122，然而，本發明概念的實施例未必僅限於此。犧牲線112包含對於基底100及半導體線122具有蝕刻選擇性的材料（例如矽鍺）。
在覆蓋主動圖案105的側壁的基底100上形成隔離圖案130。
參照圖8及圖10，在實施例中，在覆蓋鰭結構及隔離圖案130的基底100上形成虛設閘極絕緣層、虛設閘極電極層及虛設閘極遮罩，在虛設閘極遮罩層上形成在第二方向D2上延伸的第二蝕刻遮罩，且使用第二蝕刻遮罩對虛設閘極遮罩層進行蝕刻以形成虛設閘極遮罩160。
使用虛設閘極遮罩160作為蝕刻遮罩對虛設閘極電極層及虛設閘極絕緣層進行蝕刻以分別在基底100上形成虛設閘極電極150及虛設閘極絕緣圖案140。
在主動圖案105上在第三方向D3上依序堆疊的虛設閘極絕緣圖案140、虛設閘極電極150及虛設閘極遮罩160以及隔離圖案130的與主動圖案105相鄰的部分形成虛設閘極結構170。
在實施例中，虛設閘極結構170在鰭結構及隔離圖案130上在第二方向D2上延伸，且覆蓋鰭結構的上表面及在第二方向D2上相對的側壁。
在實施例中，多個虛設閘極結構170在第一方向D1上彼此間隔開。
參照圖11至圖13，在實施例中，在虛設閘極結構170的側壁上形成閘極間隔件180。
舉例而言，在其上形成有鰭結構、隔離圖案130及虛設閘極結構170的基底100上形成有間隔件層，且對間隔件層進行非等向性蝕刻以在虛設閘極結構170的在第一方向D1上相對的側壁上形成閘極間隔件180。
使用虛設閘極結構170及閘極間隔件180作為蝕刻遮罩對鰭結構及主動圖案105的上部部分進行蝕刻以形成第一開口190。
因此，將位於虛設閘極結構170及閘極間隔件180之下的犧牲線112及半導體線122分別轉變成犧牲圖案114及半導體圖案124，且將在第一方向D1上延伸的鰭結構劃分成在第一方向D1上彼此間隔開的多個部分。
在下文中，虛設閘極結構170、位於虛設閘極結構170的相對側壁中的每一者上的閘極間隔件180及鰭結構可被稱為堆疊結構。在實施例中，堆疊結構在第二方向D2上延伸，且多個堆疊結構在第一方向D1上彼此間隔開。
參照圖14至圖16，在實施例中，使用主動圖案105的上表面以及被第一開口190暴露出的半導體圖案124及犧牲圖案114的側壁作為晶種實行第一選擇性磊晶生長（selective epitaxial growth，SEG）製程以在第一開口190中形成第一磊晶層210。
在實施例中，使用矽源氣體（例如二矽烷（Si 2H 6）氣體及SiH 3CH 3氣體）來實行第一SEG製程，且因此可形成單晶碳化矽（SiC）層作為第一磊晶層210。亦可使用n型雜質源氣體（例如PH 3等），使得形成摻雜有n型雜質的單晶碳化矽層作為第一磊晶層210。
第一磊晶層210自被第一開口190暴露出的主動圖案105在第三方向D3上生長，且自被第一開口190暴露出的半導體圖案124及犧牲圖案114的側壁在第一方向D1上生長。在實施例中，第一磊晶層210在第一方向D1上的橫截面具有凹的上表面。第一磊晶層210包括下部部分及上部部分，且上部部分自下部部分在第一方向D1上的邊緣部分在第三方向D3上突出。
在實施例中，第一磊晶層210的上部部分在第一方向D1上的寬度在給定高度處自底部部分至中心部分實質上恆定，且寬度沿著第三方向D3自第一磊晶層210的上部部分的中心部分至頂部部分逐漸減小。
參照圖17至圖18，在實施例中，使用第一磊晶層210作為晶種來實行第二SEG製程以在第一磊晶層210上形成犧牲磊晶層215。
在實施例中，犧牲磊晶層215的最上部表面與第一磊晶層210的最上部表面實質上共面。在實施例中，犧牲磊晶層215的上表面的沿著第一方向D1在第三方向D3上的高度實質上恆定。
在實施例中，使用矽源氣體（例如二氯矽烷（SiH 2Cl 2）氣體及鍺源氣體（例如鍺烷（GeH 4）氣體）實行第二SEG製程，且因此形成單晶矽鍺層作為犧牲磊晶層215。作為另外一種選擇，在實施例中，使用鍺源氣體（例如鍺烷（GeH 4）氣體）實行第二SEG製程，且因此形成單晶鍺層作為犧牲磊晶層215。
參照圖19至圖21，在實施例中，使用犧牲磊晶層215作為晶種實行第三SEG製程以在犧牲磊晶層215上形成第二磊晶層220。
第二磊晶層220覆蓋犧牲磊晶層215。在實施例中，第二磊晶層220在第一方向D1上的橫截面的上表面具有向上彎曲的凸出形狀。
使用矽源氣體（例如二氯矽烷（SiH 2Cl 2）氣體）實行第三SEG製程，且因此形成單晶矽層作為第二磊晶層220。在實施例中，亦使用p型雜質源氣體（例如二硼烷（B 2H 6）氣體），使得形成摻雜有p型雜質的單晶矽層作為第二磊晶層220。
可分別形成第一磊晶層210、犧牲磊晶層215及第二磊晶層220的第一SEG製程至第三SEG製程是原位實行的。
參照圖22，在實施例中，在覆蓋堆疊結構及第二磊晶層220的基底100上形成第一絕緣間層230。
實行平坦化製程直至堆疊結構中的虛設閘極電極150的上表面被暴露出為止，藉此移除第一絕緣間層230的上部部分及虛設閘極結構170中的虛設閘極遮罩160。
藉由例如濕式蝕刻製程及/或乾式蝕刻製程移除虛設閘極電極150、虛設閘極絕緣圖案140及犧牲圖案114。
因此，可形成第二開口240及第三開口250，第二開口240暴露出閘極間隔件180的內側壁及最上部半導體圖案124的上表面，第三開口250暴露出第一磊晶層210的側壁的一部分、半導體圖案124的表面及主動圖案105的上表面。
參照圖23至圖24，在實施例中，在閘極間隔件180的內側壁、半導體圖案124的表面、主動圖案105的上表面、隔離圖案130的上表面以及第一磊晶層210的被第二開口240及第三開口250暴露出的側壁的部分上形成有閘極絕緣層，且在對第二開口240及第三開口250的剩餘部分進行填充的閘極絕緣層上形成閘極電極層。
在實施例中，在形成閘極絕緣層之前在主動圖案105的上表面及半導體圖案124的表面上進一步形成包含例如氧化矽的介面圖案。
對閘極電極層及閘極絕緣層進行平坦化直至暴露出第一絕緣間層230的上表面為止。因此，形成填充第二開口240及第三開口250且包括閘極絕緣圖案260及閘極電極270的閘極結構280。
參照圖25至圖26，在實施例中，移除閘極結構280的上部部分以形成凹槽，且在凹槽中形成頂蓋圖案300。
在頂蓋圖案300、閘極間隔件180及第一絕緣間層230上形成第二絕緣間層310，且移除第一絕緣間層230及第二絕緣間層310的部分以及第二磊晶層220的一部分以形成暴露出犧牲磊晶層215的第四開口315。
在實施例中，藉由例如濕式蝕刻製程移除第一絕緣間層230及第二絕緣間層310以及第二磊晶層220。
參照圖27及圖28，在實施例中，移除暴露出的犧牲磊晶層215。
藉由例如濕式蝕刻製程及/或乾式蝕刻製程移除犧牲磊晶層215。因此，第四開口315向下擴大。犧牲磊晶層215包含對於第一磊晶層210中的單晶矽或單晶碳化矽具有蝕刻選擇性的材料（例如單晶鍺或單晶矽鍺），且因此在蝕刻製程期間第一磊晶層210不被移除。
形成用於填充第四開口315的第一接觸插塞330。
在實施例中，第一接觸插塞330包括在第三方向D3上依序堆疊的下部部分330a、中間部分330b及上部部分330c。第一接觸插塞330的下部部分330a及中間部分330b形成於第四開口315的藉由移除犧牲磊晶層215而擴大的部分中，且第一接觸插塞330的上部部分330c形成於第四開口315的在移除犧牲磊晶層215之前存在的部分中。
因此，第一接觸插塞330的下部部分330a及中間部分330b具有與犧牲磊晶層215實質上相同的形狀。犧牲磊晶層215藉由第二SEG製程形成，且犧牲磊晶層215形成於藉由第一SEG製程形成的第一磊晶層210上。因此，可藉由第一SEG製程及第二SEG製程對犧牲磊晶層215的形狀進行調整，且第一接觸插塞330被形成為以大面積接觸第一磊晶層210。
第一SEG製程至第三SEG製程是原位實行的，且因此，與藉由單個SEG製程形成磊晶層相比以及與接觸磊晶層的上表面的接觸插塞相比，可在不顯著改變製程條件的情況下形成第一接觸插塞330。
再次參照圖1至圖4，在實施例中，在第二絕緣間層310及第一接觸插塞330上形成第三絕緣間層340，且形成延伸穿過第二絕緣間層310及第三絕緣間層340以及頂蓋圖案300的第二接觸插塞350以接觸閘極結構280的上表面。
形成穿過第二絕緣間層310及第三絕緣間層340且接觸第一接觸插塞330的上表面的通孔370。
在第一接觸插塞330及第二接觸插塞350以及通孔370上進一步形成上部配線，以完成根據實施例的半導體裝置的製作。
如上所述，藉由實行第一SEG製程至第三SEG製程分別形成第一磊晶層210、犧牲磊晶層215及第二磊晶層220，第一絕緣間層230及第二絕緣間層310形成於第二磊晶層220上，第四開口315穿過第一絕緣間層230及第二絕緣間層310形成以暴露出犧牲磊晶層215，且藉由蝕刻製程經由第四開口315移除暴露出的犧牲磊晶層215。
第一接觸插塞330的下部部分330a及中間部分330b形成於第四開口314的藉由移除犧牲磊晶層215而擴大的部分中。因此，第一接觸插塞330的下部部分330a及中間部分330b的形狀取決於第一磊晶層210及犧牲磊晶層215的形狀，且可對第一SEG製程及第二SEG製程進行調整，使得第一接觸插塞330與第一磊晶層210以大面積接觸。
犧牲磊晶層215包含與第一磊晶層210具有蝕刻選擇性的材料，且因此在移除犧牲磊晶層215的蝕刻製程期間第一磊晶層210不被移除。
圖29及圖30是分別根據對應於圖3及圖4的實施例的半導體裝置的剖視圖。
除了更包括第一歐姆接觸圖案320及第二歐姆接觸圖案325之外，如圖29及圖30中所示的半導體裝置與圖1至圖4所示的半導體裝置實質上相同或相似，且因此在本文中不再對重復的說明進行贅述。
參照圖29至圖30，在實施例中，第一歐姆接觸圖案320形成於第一接觸插塞330與第一磊晶層210之間，且第二歐姆接觸圖案325形成於第一接觸插塞330與第二磊晶層220之間。
第一歐姆接觸圖案320及第二歐姆接觸圖案325中的每一者包含例如矽化鈷、矽化鎳或矽化鈦等中的至少一者。
圖31及圖32是分別根據對應於圖3及圖4的實施例的半導體裝置的剖視圖。
除了第一磊晶層210的形狀或者更包括內部間隔件360之外，圖31及圖32所示的半導體裝置與圖1至圖4所示的半導體裝置實質上相同或相似，且因此在本文中不再對重復的說明進行贅述。
參照圖31，在實施例中，第一磊晶層210在第一方向D1上的側壁不實質上垂直於基底100的上表面，而是相對於基底100的上表面具有不同的斜率。
第一磊晶層210在第一方向D1上的寬度沿著第三方向D3改變。舉例而言，第一磊晶層210的寬度沿著第三方向D3週期性地改變。因此，第一磊晶層210的側壁具有在第一方向D1上振盪的形狀，且在第一方向D1上具有沿著第三方向D3交替且重複地設置的凹陷部分及凸出部分。在實施例中，第一磊晶層210的面對半導體圖案124的寬度小於第一磊晶層210的面對閘極結構280的下部部分的寬度。
參照圖32，在實施例中，內部間隔件360形成於第一磊晶層210與閘極結構280的下部部分之間。
在實施例中，內部間隔件360具有朝向閘極結構280彎曲的凸出形狀。內部間隔件360包含絕緣氮化物（例如氮化矽）。
圖33是根據對應於圖3的實施例的半導體裝置的剖視圖。
除了不包括第二磊晶層220及除了第一接觸插塞330的上部部分330c的形狀之外，圖33所示的半導體裝置與圖1至圖4所示的半導體裝置實質上相同或相似，且因此在本文中不再對重復的說明進行贅述。
參照圖33，在實施例中，第一接觸插塞330的中間部分330b的上表面具有與第一接觸插塞330的上部部分330c的下表面的面積實質上相同的面積。
第一接觸插塞330的上部部分330c在第一方向D1上的寬度沿著第三方向D3自底部部分至給定部分逐漸減小，且寬度沿著第三方向D3自上部部分330c的給定部分至頂部部分逐漸增加。
圖34是示出根據對應於圖25的實施例的製造半導體裝置的方法的剖視圖。
圖34所示的方法包括與參照圖5至圖28及圖1至圖4所示的製程實質上相同或相似的製程，且因此在本文中不再對重複的說明進行贅述。
實行與參照圖4至圖26所示的製程實質上相同或相似的製程。
然而，與參照圖25及圖26所示的製程不同，藉由濕式蝕刻製程而非乾式蝕刻製程移除第二磊晶層220，且因此第二磊晶層220被全部移除。
實行與參照圖27至圖28所示的製程實質上相同或相似的製程。因此，犧牲磊晶層215被第一接觸插塞330的下部部分330a及中間部分330b取代，且第二磊晶層220被第一接觸插塞330的上部部分330c的一部分取代。
實行與參照圖1至圖5所示的製程實質上相同或相似的製程以完成根據實施例的半導體裝置的製作。
圖35是根據對應於圖3的實施例的半導體裝置的剖視圖。
除了第一接觸插塞330的中間部分330b的形狀之外，圖35所示的半導體裝置與圖1至圖4所示的半導體裝置實質上相同或相似，且因此在本文中不再對重複的說明進行贅述。
參照圖35，在實施例中，第一接觸插塞330的中間部分330b的上表面高於第一磊晶層210的最上部表面，且第一接觸插塞330的中間部分330b的側壁的上部部分與閘極間隔件180在第一方向D1上的外側壁接觸。
在實施例中，第一接觸插塞330的中間部分330b在第一方向D1上的寬度沿著第三方向D3自底部部分至給定部分逐漸增加且沿著第三方向D3自給定部分至頂部部分保持實質上恆定。因此，第一接觸插塞330的中間部分330b在第一方向D1上的側壁包括第一部分及第二部分，第一部分相對於基底的上表面傾斜，第二部分實質上垂直於基底100的上表面。
圖36是示出根據對應於圖17的實施例的製造半導體裝置的方法的剖視圖。
圖36所示的方法包括與參照圖5至圖28及圖1至圖4所示的製程實質上相同或相似的製程，且因此在本文中不再對重複的說明進行贅述。
實行與參照圖5至圖18所示的製程實質上相同或相似的製程。
然而，與參照圖17至圖18所示的製程不同，犧牲磊晶層215的最上部表面高於第一磊晶層210的最上部表面。
實行與參照圖19至圖28及圖1至圖4所示的製程實質上相同或相似的製程以完成根據實施例的半導體裝置的製作。
圖37是根據對應於圖3的實施例的半導體裝置的剖視圖。
除了第一接觸插塞330的上部部分330c的形狀之外，圖37所示的半導體裝置與圖1至圖4所示的半導體裝置實質上相同或相似，且因此在本文中不再對重複的說明進行贅述。
參照圖37，在實施例中，第一接觸插塞330與閘極間隔件180自對準，且因此第一接觸插塞330的上部部分330c的側壁接觸閘極間隔件180在第一方向D1上的外側壁。
圖38是示出根據對應於圖25的實施例的製造半導體裝置的方法的剖視圖。
圖38所示的方法包括與參照圖5至圖28及圖1至圖4所示的製程實質上相同或相似的製程，且因此在本文中不再對重複的說明進行贅述。
實行與參照圖5至圖26所示的製程實質上相同或相似的製程。
然而，在實施例中，與參照圖25至圖26所示的製程不同，當移除第一絕緣間層230及第二絕緣間層310以及第二磊晶層220以形成第四開口315時，形成於在第一方向D1上彼此相鄰且彼此面對的閘極結構280的側壁上的閘極間隔件180之間的第一絕緣間層230及第二磊晶層220被完全移除。
實行與參照圖27至圖28及圖1至圖4所示的製程實質上相同或相似的製程以完成根據實施例的半導體裝置的製作。
前述內容是對實施例的例示，而不應被解釋為對實施例進行限制。儘管已闡述了數個實施例，然而熟習此項技術者應易於理解，在本質上不背離本發明概念的新穎教示內容及優點的情況下，可對實施例進行諸多潤飾。因此，應理解，前述內容是對各種實施例的例示，而不應被解釋為限於所揭露的特定實施例，並且對所揭露的實施例以及其他實施例的潤飾旨在包括於所附申請專利範圍的範圍內。
100:基底 105:主動圖案 112:犧牲線 114:犧牲圖案 122:半導體線 124:半導體圖案/第二水準半導體圖案 130:隔離圖案 140:虛設閘極絕緣圖案 150:虛設閘極電極 160:虛設閘極遮罩 170:虛設閘極結構 180:閘極間隔件 190:第一開口 210:第一磊晶層/ 源極/汲極層 215:犧牲磊晶層 220:第二磊晶層 230:第一絕緣間層 240:第二開口 250:第三開口 260:閘極絕緣圖案 270:閘極電極 280:閘極結構 300:頂蓋圖案 310:第二絕緣間層 315:第四開口 320:第一歐姆接觸圖案 325:第二歐姆接觸圖案 330:第一接觸插塞 330a:下部部分 330b:中間部分 330c:上部部分 340:第三絕緣間層 350:第二接觸插塞 360:內部間隔件 370:通孔 A-A'、B-B'、C-C':線 D1:第一方向 D2:第二方向 D3:第三方向
圖1至圖4是根據實施例的半導體裝置的平面圖及剖視圖。 圖5至圖28是示出根據實施例的製造半導體裝置的方法的平面圖及剖視圖。 圖29及圖30是根據實施例的半導體裝置的剖視圖。 圖31是根據實施例的半導體裝置的剖視圖。 圖32是根據實施例的半導體裝置的剖視圖。 圖33是根據實施例的半導體裝置的剖視圖。 圖34是示出根據實施例的製造半導體裝置的方法的剖視圖。 圖35是根據實施例的半導體裝置的剖視圖。 圖36是示出根據實施例的製造半導體裝置的方法的剖視圖。 圖37是根據實施例的半導體裝置的剖視圖。 圖38是示出根據實施例的製造半導體裝置的方法的剖視圖。
100:基底
105:主動圖案
124:半導體圖案/第二水準半導體圖案
180:閘極間隔件
210:第一磊晶層/源極/汲極層
220:第二磊晶層
230:第一絕緣間層
260:閘極絕緣圖案
270:閘極電極
280:閘極結構
300:頂蓋圖案
310:第二絕緣間層
330:第一接觸插塞
330a:下部部分
330b:中間部分
330c:上部部分
340:第三絕緣間層
350:第二接觸插塞
370:通孔
B-B':線
D1:第一方向
D2:第二方向
D3:第三方向

Claims (10)

  1. 一種半導體裝置，包括： 主動圖案，設置於基底上； 閘極結構，設置於所述主動圖案上； 多個通道，設置於所述基底上，其中所述多個通道在實質上垂直於所述基底的上表面的垂直方向上彼此間隔開； 第一磊晶層，設置於所述主動圖案的相鄰於所述閘極結構的部分上；以及 接觸插塞，設置於所述第一磊晶層上，其中所述接觸插塞包括： 下部部分； 中間部分，設置於所述下部部分上，其中所述中間部分具有沿著所述垂直方向自所述中間部分的底部至頂部增加的寬度；及 上部部分，設置於所述中間部分上。
  2. 如請求項1所述的半導體裝置，其中所述接觸插塞的所述中間部分的上表面的寬度大於所述接觸插塞的所述上部部分的下表面的寬度。
  3. 如請求項2所述的半導體裝置，更包括：第二磊晶層，設置於所述第一磊晶層上，其中所述第二磊晶層與所述接觸插塞的所述上部部分的側壁接觸。
  4. 如請求項3所述的半導體裝置，其中所述第二磊晶層包含矽或摻雜有p型雜質的矽中的一者。
  5. 如請求項3所述的半導體裝置，更包括： 第一歐姆接觸圖案，夾置於所述接觸插塞與所述第一磊晶層之間；以及 第二歐姆接觸圖案，夾置於所述接觸插塞與所述第二磊晶層之間。
  6. 一種半導體裝置，包括： 主動圖案，設置於基底上； 閘極結構，設置於所述主動圖案上； 多個通道，設置於所述基底上，其中所述多個通道在實質上垂直於所述基底的上表面的垂直方向上彼此間隔開； 第一磊晶層，設置於所述主動圖案的相鄰於所述閘極結構的部分上； 接觸插塞，包括： 下部部分及中間部分，在所述垂直方向上依序堆疊，其中所述下部部分及所述中間部分延伸穿過所述第一磊晶層的上部部分；及 上部部分，設置於所述中間部分上，其中所述上部部分在所述垂直方向上延伸；以及 第二磊晶層，設置於所述接觸插塞的所述中間部分上，其中所述第二磊晶層與所述接觸插塞的所述上部部分的側壁的一部分接觸。
  7. 如請求項6所述的半導體裝置，其中所述第一磊晶層包含摻雜有n型雜質的矽。
  8. 如請求項6所述的半導體裝置，其中所述第二磊晶層包含矽或摻雜有p型雜質的矽中的一者。
  9. 如請求項6所述的半導體裝置，其中所述接觸插塞的所述中間部分的上表面的寬度大於所述接觸插塞的所述上部部分的下表面的寬度。
  10. 一種半導體裝置，包括： 主動圖案，設置於基底上，其中所述主動圖案在實質上平行於所述基底的上表面的第一方向上延伸； 閘極結構，位於所述主動圖案上，其中所述閘極結構在第二方向上延伸，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉； 多個通道，設置於所述主動圖案上，且在實質上垂直於所述基底的所述上表面的第三方向上彼此間隔開； 第一磊晶層，設置於所述主動圖案的在所述第一方向上相鄰於所述閘極結構的部分上，其中所述第一磊晶層包含摻雜有n型雜質的矽； 接觸插塞，設置於所述第一磊晶層上，其中所述接觸插塞包括： 下部部分； 中間部分，設置於所述下部部分上，其中所述中間部分在所述第一方向上具有沿著所述垂直方向自所述中間部分的底部至頂部增加的寬度；及 上部部分，設置於所述中間部分上；以及 第二磊晶層，設置於所述接觸插塞的所述中間部分上，其中所述第二磊晶層接觸所述接觸插塞的所述上部部分在所述第一方向上的側壁的一部分且包含矽或摻雜有p型雜質的矽中的一者。
TW112119828A 2022-10-27 2023-05-29 半導體裝置 TW202418594A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220140027A KR20240059135A (ko) 2022-10-27 2022-10-27 반도체 장치
KR10-2022-0140027 2022-10-27

Publications (1)

Publication Number Publication Date
TW202418594A true TW202418594A (zh) 2024-05-01

Family

ID=86425891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112119828A TW202418594A (zh) 2022-10-27 2023-05-29 半導體裝置

Country Status (5)

Country Link
US (1) US20240145542A1 (zh)
EP (1) EP4362102A1 (zh)
KR (1) KR20240059135A (zh)
CN (1) CN118471917A (zh)
TW (1) TW202418594A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR102283024B1 (ko) * 2017-09-01 2021-07-27 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11450572B2 (en) * 2020-05-22 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR20220030374A (ko) * 2020-08-28 2022-03-11 삼성전자주식회사 반도체 장치
US12119387B2 (en) * 2020-09-25 2024-10-15 Intel Corporation Low resistance approaches for fabricating contacts and the resulting structures
US20220336614A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Source/Drain Silicide for Multigate Device Performance and Method of Fabricating Thereof

Also Published As

Publication number Publication date
US20240145542A1 (en) 2024-05-02
EP4362102A1 (en) 2024-05-01
CN118471917A (zh) 2024-08-09
KR20240059135A (ko) 2024-05-07

Similar Documents

Publication Publication Date Title
US11923456B2 (en) Semiconductor devices
US20230307498A1 (en) Semiconductor devices
TWI776937B (zh) 半導體裝置
KR20200002277A (ko) 반도체 장치 및 그 제조 방법
US20240213371A1 (en) Semiconductor devices and methods of manufacturing the same
US11233122B2 (en) Semiconductor devices
US11757015B2 (en) Semiconductor devices
US11791381B2 (en) Semiconductor devices
US12051754B2 (en) Method of forming a semiconductor device with a seed layer migration process
TW202418594A (zh) 半導體裝置
KR102455609B1 (ko) 반도체 장치
TW202040697A (zh) 形成半導體裝置的方法
US11670701B2 (en) Semiconductor devices
US20230402377A1 (en) Semiconductor devices
EP4328975A1 (en) Semiconductor devices
US20240105717A1 (en) Semiconductor device
KR20240028058A (ko) 반도체 장치
KR20240076253A (ko) 반도체 장치
TW202308104A (zh) 半導體裝置
KR20240053843A (ko) 반도체 장치의 제조 방법
KR20240104607A (ko) 반도체 장치
CN115548017A (zh) 包括源/漏层的半导体器件及其制造方法