JP2024031537A - パターン基板の製造方法、パターン基板、およびパターン基板中間体 - Google Patents

パターン基板の製造方法、パターン基板、およびパターン基板中間体 Download PDF

Info

Publication number
JP2024031537A
JP2024031537A JP2022135174A JP2022135174A JP2024031537A JP 2024031537 A JP2024031537 A JP 2024031537A JP 2022135174 A JP2022135174 A JP 2022135174A JP 2022135174 A JP2022135174 A JP 2022135174A JP 2024031537 A JP2024031537 A JP 2024031537A
Authority
JP
Japan
Prior art keywords
layer
patterning
patterned substrate
manufacturing
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022135174A
Other languages
English (en)
Inventor
浩 福井
Hiroshi Fukui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Gelest Inc
Original Assignee
Mitsubishi Chemical Corp
Gelest Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp, Gelest Inc filed Critical Mitsubishi Chemical Corp
Priority to JP2022135174A priority Critical patent/JP2024031537A/ja
Priority to US18/453,817 priority patent/US20240072127A1/en
Publication of JP2024031537A publication Critical patent/JP2024031537A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G03F7/0043—Chalcogenides; Silicon, germanium, arsenic or derivatives thereof; Metals, oxides or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Figure 2024031537000001
【課題】難エッチング性素材を絶縁層として用いる場合であっても、上記絶縁層を容易にパターニングしてパターン基板を得ることのできる、優れたパターン基板の製法と、それによって得られるパターン基板と、そのパターン基板中間体を提供する。
【解決手段】基板１０上に、絶縁層１１と電極層１２がこの順で積層されたパターン基板を製造する方法において、有機レジスト材料層１３を形成する工程と、前記有機レジスト材料層１３をＥＵＶ照射によりパターニングして第１のパターニング層１３ａを得る工程と、前記第１のパターニング層１３ａを現像する工程と、前記第１のパターニング層１３ａを除去する工程と、を有している。
【選択図】図１

Description

本発明は、各種の半導体デバイスに用いられるパターン基板の製造方法と、それによって得られるパターン基板、そして上記パターン基板を得るために用いられるパターン基板中間体に関する。
近年、高度な情報化社会へのパラダイムシフトを背景に、より高速でより大量の情報を、より高い精度で取り扱うことが求められており、半導体を用いた集積回路等、半導体デバイスに関する技術は、日々めざましく進歩している。
上記半導体デバイスの製造プロセスは、ごく簡単なＭＯＳデバイスの模式図を例にとって説明すると、以下のとおりである。まず、図３（ａ）に示すように、シリコン基板１上に、ゲート絶縁膜となるシリコン酸化膜２を、熱酸化等を用いて形成する。そして、図３（ｂ）に示すように、上記シリコン酸化膜２上に、ＣＶＤ法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）等を用いて、ゲート電極となるポリシリコン膜３を形成する。
ついで、図３（ｃ）、（ｄ）に示すように、上記ポリシリコン膜３をフォトレジスト膜４で覆い、リソグラフィーにより所望のマスクを用いて露光、現像することにより、ゲート電極のマクスパターニングを行う。そして、図４（ａ）、（ｂ）に示すように、パターニングされたフォトレジスト膜４をマスクとして、上記ポリシリコン膜３およびシリコン酸化膜２を、例えばＲＩＥ法（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）によりエッチングする。
つぎに、図４（ｃ）に示すように、酸素ガスを用いたアッシング（ａｓｈｉｎｇ、灰化）によりフォトレジスト膜４を除去する。このようにして、図４（ｄ）に示すような、凹凸パターンを有するパターン基板を得た後、層間絶縁膜の形成、パターニング、金属の埋め込み、平坦化等を繰り返して所定の配線と素子を形成し、デバイスに必要な回路を形成していく。
このようなパターン基板を用いた半導体デバイスに用いられるゲート絶縁膜としては、上記の例のように、シリコン酸化膜が多用されているが、近年、半導体デバイスのさらなる高集積化、高速化の要求に応えるために、より高い比誘電率を有する、いわゆる「ｈｉｇｈ－κ」といわれる酸化ハフニウム、ケイ酸ハフニウムオキシナイド、ハフニウムアルミネート等の金属酸化物をゲート絶縁膜として用いることが検討されている。
すなわち、比誘電率の高いこれらの材料を用いると、ゲートリーク電流を抑制できることから、ゲート絶縁膜のさらなる薄膜化、パターンの微細化を可能にすることが期待されており、そのようなｈｉｇｈ－κ材料を用いた半導体装置がいくつか提案されている（特許文献１等を参照）。
特開２０２２－８３３６号公報
しかしながら、上記ｈｉｇｈ－κ材料は、難エッチング性を示すため、ｈｉｇｈ－κ材料からなる絶縁層を直接エッチング処理してパターン形成することは容易でなく、これを効率よくエッチングする方法の開発が強く求められている。
ちなみに、上記特許文献１では、第１の絶縁層としてｈｉｇｈ－κ膜を用い、第２の絶縁膜として酸化シリコン等の一般的な絶縁膜を用い、両者を組み合わせた積層構造にした上で、第２の絶縁膜のみをエッチングしてパターン化することで、絶縁層全体の比誘電率を高めたことが特徴であり、ｈｉｇｈ－κ膜からなる絶縁膜自体をパターン化することには成功していない。
本発明は、このような事情に鑑みてなされたもので、ｈｉｇｈ－κ材料等の難エッチング性素材を絶縁層として用いる場合であっても、上記絶縁層を容易にパターニングしてパターン基板を得ることのできる、優れたパターン基板の製法と、それによって得られるパターン基板と、そのパターン基板中間体の提供を、その目的とする。
しかるに、本発明者はかかる事情に鑑み、基板上に、絶縁層をパターニングする際に、有機レジスト材料層を利用して製造工程を工夫することにより、難エッチング性素材からなる絶縁層を効率よくパターニングすることができることを見いだし、本発明に到達した。
すなわち、本発明は、以下の態様を有する。
［１］ 基板上に、絶縁層と電極層がこの順で積層されたパターン基板を製造する方法において、有機レジスト材料層を形成する工程と、前記有機レジスト材料層をＥＵＶ照射によりパターニングして第１のパターニング層を得る工程と、前記第１のパターニング層を現像する工程と、前記現像された第１のパターニング層を有する基板上に、絶縁層を形成する工程と、前記絶縁層上に、電極層を形成する工程と、前記電極層上に第２の有機レジスト材料層を形成する工程と、前記第２の有機レジスト材料層をＥＵＶ照射によりパターニングして第２のパターニング層を得る工程と、前記第２のパターニング層を現像する工程と、前記現像された第２のパターニング層の非存在部の電極層を除去することにより電極層をパターニングする工程と、前記現像された第２のパターニング層の非存在部の前記第１のパターニング層および前記第１のパターニング層上の絶縁層を除去する工程と、前記現像された第２のパターニング層を除去する工程と、を有するパターン基板の製造方法。
［２］ 前記現像された第２のパターニング層の非存在部の電極層を除去することにより電極層をパターニングする工程と、前記現像された第２のパターニング層の非存在部の前記第１のパターニング層および前記第１のパターニング層上の絶縁層を除去する工程と、前記現像された第２のパターニング層を除去する工程とを、順次、もしくは同時に行う、［１］記載のパターン基板の製造方法。
［３］ 前記有機レジスト材料層が、有機ヒドロキシオキソスズ層である、［１］または［２］記載のパターン基板の製法。
［４］ 前記有機ヒドロキシオキソスズ層が、下記の一般式（１）で示される有機ヒドロキシオキソスズ前駆体を用いて形成される、［３］記載のパターン基板の製法。

［化３］
ＲＳｎＸ3 …（１）
［Ｒは炭素数１～３０の炭化水素基、Ｘは加水分解性置換基を示す。］

［５］ 基板上に、絶縁層と電極層がこの順で積層されたパターン基板を製造する方法において、有機ヒドロキシオキソスズ層を形成する工程と、前記有機ヒドロキシオキソスズ層をＥＵＶ照射によりパターニングして第１のパターニング層を得る工程と、前記第１のパターニング層を現像する工程と、前記第１のパターニング層を除去する工程と、
を有するパターン基板の製造方法。
［６］ 前記現像された第１のパターニング層を有する基板上に、絶縁層を形成する工程を有する、［５］記載のパターン基板の製造方法。
［７］ 前記絶縁層上に、電極層を形成する工程と、前記電極層上に第２の有機ヒドロキシオキソスズ層を形成する工程と、前記第２の有機ヒドロキシオキソスズ層をＥＵＶ照射によりパターニングして第２のパターニング層を得る工程と、前記第２のパターニング層を現像する工程と、前記現像された第２のパターニング層を除去する工程と、を有する、［６］記載のパターン基板の製造方法。
［８］ 前記現像された第２のパターニング層を除去する工程と、前記パターニング層上の絶縁層を除去する工程とを、順次、もしくは同時に行う、［７］記載のパターン基板の製造方法。
［９］ 前記有機ヒドロキシオキソスズ層が、下記の一般式（１）で示される有機ヒドロキシオキソスズ前駆体を用いて形成される、［５］～［８］のいずれかに記載のパターン基板の製法。

［化４］
ＲＳｎＸ3 …（１）
［Ｒは炭素数１～３０の炭化水素基、Ｘは加水分解性置換基を示す。］

［１０］ 前記第１のパターニング層を現像する工程において、前記パターニング層のＥＵＶ非照射部が、酸によって除去される、［１］～［９］のいずれかに記載のパターン基板の製造方法。
［１１］ 前記ＥＵＶ非照射部の除去が、酸性ガスを用いた気相処理によってなされる、［１０］記載のパターン基板の製造方法。
［１２］ 前記絶縁層が、難エッチング性素材によって形成される、［１］～［１１］のいずれかに記載のパターン基板の製造方法。
［１３］ 前記難エッチング性素材が、比誘電率κが９以上のｈｉｇｈ－κ材料である、［１２］記載のパターン基板の製造方法。
［１４］ 前記比誘電率κが９以上のｈｉｇｈ－κ材料が、酸化ハフニウム、ケイ酸ハフニウムオキシナイド、ハフニウムアルミネート、酸化ジルコニウム、酸化タンタル、酸化アルミニウムジルコニウム、酸化アルミニウム、ランタン系酸化物、およびこれらとシリカアルミニウムとの化合物からなる群から選択される少なくとも一種の化合物である、［１３］記載のパターン基板の製造方法。
［１５］ 前記第２のパターニング層を現像する工程において、前記第２のパターニング層のＥＵＶ非照射部を、酸によって除去する、［１］～［４］、［７］～［１３］のいずれかに記載のパターン基板の製造方法。
［１６］ 前記ＥＵＶ非照射部の除去が、酸性ガスを用いた気相処理によってなされる、［１５］記載のパターン基板の製造方法。
［１７］ ［１］～［１５］のいずれかに記載のパターン基板の製造方法によって得られるパターン基板であって、基板上に、パターニング層除去跡を含むパターン構成を有する絶縁層と、電極層とが、この順で形成されているパターン基板。
［１８］ ［１７］記載のパターン基板を得るための中間体であって、基板上に第１のパターニング層を有し、上記第１のパターニング層を含む形で、基板上に絶縁層を有する、パターン基板中間体。
［１９］ 前記絶縁層上に電極層を有する、［１８］に記載のパターン基板中間体。
［２０］ 前記電極層上に、第２のパターニング層を有する、［１９］のパターン基板中間体。
本発明のパターン基板の製造方法によれば、絶縁層のパターニングに際し、有機レジスト材料層を利用してパターニングを行うため、絶縁層が難エッチング性素材であっても、これを効率よくパターニングすることができる。また、絶縁層をエッチング除去する量がごく少なくてすむため、絶縁層を形成するための材料コストを低減することができる。
そして、本発明のパターン基板によれば、上記本発明の製造方法によって、ｈｉｇｈ－κ材料等の難エッチング性素材を用いた絶縁層が効率よく形成されているため、優れた電気特性を示すという利点を有する。また、難エッチング性素材の使用量を低減できるため、材料コストを抑えることができる。
また、本発明のパターン基板中間体によれば、上記パターン基板の製造を、効率的に行うことができる。
（ａ）～（ｄ）は、いずれも本発明の一実施形態における製造工程の説明図である。 （ａ）～（ｄ）は、いずれも本発明の一実施形態における製造工程の説明図である。 （ａ）～（ｄ）は、いずれも従来のパターン基板の製造工程の説明図である。 （ａ）～（ｄ）は、いずれも従来のパターン基板の製造工程の説明図である。
以下、本発明の実施形態に基づいて本発明をより詳細に説明するが、本発明は以下の実施形態に限定されない。
なお、本発明において「Ｙ～Ｚ」（Ｙ，Ｚは任意の数字）と表現する場合、特にことわらない限り「Ｙ以上Ｚ以下」の意と共に、「好ましくはＹより大きい」または「好ましくはＺより小さい」の意も包含する。
また、「Ｙ以上」（Ｙは任意の数字）または「Ｚ以下」（Ｚは任意の数字）と表現した場合、「Ｙより大きいことが好ましい」または「Ｚ未満であることが好ましい」旨の意も包含する。
さらに、本発明において、「ｙおよび／またはｚ（ｙ，ｚは任意の構成または成分）」とは、ｙのみ、ｚのみ、ｙおよびｚ、という３通りの組合せを意味するものである。
本発明の一実施形態は、例えば図２（ｄ）に示すような、基板１０上に、絶縁層１１と電極層１２がこの順で積層されたパターン基板を製造する方法に関するものであり、この実施形態を、図１（ａ）～（ｄ）、図２（ａ）～（ｄ）を用いて、順を追って説明する。
＜１：有機ヒドロキシオキソスズ層の形成＞
本実施形態では、まず、図１（ａ）に示すように、基板１０上に、有機レジスト材料層として、有機ヒドロキシオキソスズ層１３を形成する。
上記基板１０としては、特に制限されず、得られるパターン基板の用途や要求される特性に応じて、適宜の材質のものが用いられる。例えば、Ｓｉ、ＳｉＯ2、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ＢＮ、ＧａＮ、ＴｉＮ、ＢＰＳＧ、ＳＯＧ、Ｃｒ、ＣｒＯ、ＣｒＯＮ、ＭｏＳｉ等によって形成された基板が挙げられる。
なお、上記基板１０の表面（その上に絶縁層１１が形成される側の面）は、必ずしも平坦で均一な材質である必要はなく、基板１０の表面の一部が、例えはエッチング等によって除去されて凹状領域を含むものであってもよい。また、逆に、基板１０の表面の一部に、他の材料が堆積等によって追加されて凸状領域を含むものであってもよい。そして、基板１０の厚みも、特に限定されず、パターン基板の用途や種類等に応じて適宜の厚みに設定される。
上記基板１０上に形成される有機ヒドロキシオキソスズ層１３は、後述するように、この有機ヒドロキシオキソスズ層１３よりも後から形成される絶縁層１１のエッチングによるパターニングを補助するために用いられるもので、ＥＵＶ照射によって容易にパターニングすることができるものである。
上記有機ヒドロキシオキソスズ層１３を形成するには、一般式「ＲpＳｎＸm」で示される有機ヒドロキシオキソスズ前駆体が用いられる。
上記式において、「Ｒ」はベータ水素を有する炭化水素基であり、好ましくは炭素数１～３０、より好ましくは炭素数１～１５、より好ましくは１～１０、さらに好ましくは炭素数２～６の炭化水素基である。例えばメチル基、エチル基、ｎ－プロピル基、イソプロピル基、ｎ－ブチル基、イソブチル基、ｔ－ブチル基、１－メチルシクロペンチル基等の飽和炭化水素基、ビニル基、２－プロぺニル基等の不飽和炭化水素基が挙げられる。
また、上記式において、「Ｘ」は加水分解性置換基を意味し、例えばハロゲン、アミノ基、アルコキシ基(－ＯＲ’)、アルキニド(Ｒ’Ｃ≡Ｃ)、アジド(Ｎ3－)、ジアルキルアミノ基（－ＮＲ’2）（－ＮＲ’Ｒ”）、アルキルカルボニルアミノ基（－Ｎ（Ｒ’）Ｃ（Ｏ）Ｒ’）（－Ｎ（Ｒ’）Ｃ（Ｏ）Ｒ”）（－Ｎ（Ｒ”）Ｃ（Ｏ）Ｒ’）、カルボニルオキシ基（－ＯＣＯＲ’）、カルボニルアミノ基（－Ｎ（Ｈ）Ｃ（Ｏ）Ｒ’）等が挙げられる。Ｒ’、Ｒ”はそれぞれ独立する、炭素数１～１０の炭化水素基である。なかでも、Ｘはジアルキルアミノ基、アルコキシ基、アルキルカルボニルアミノ基、ハロゲン、カルボニルオキシ基であることが好ましく、とりわけ、Ｘがジアルキルアミノ基、アルコキシ基であるものが好ましく、さらには、ジアルキルアミノ基（－ＮＲ’2）、アルコキシ基(－ＯＲ’)である。
そして、上記式において「ｐ」は１～３の整数、「ｍ」は１～４の整数である。
かかる有機ヒドロキシオキソスズ前駆体の分子量は通常２００～９００、好ましくは２４０～７００、特に好ましくは２８０～５００である。
本実施形態においては、上記有機ヒドロキシオキソスズ前駆体のなかでも、特に、下記の一般式（１）で示される有機ヒドロキシオキソスズ前駆体を用いることが、効果の上で好適である。そして、下記式のＲは、前記一般式における「Ｒ」と同様、ベータ水素を有する炭化水素基であり、そのなかでも、炭素数が１～１５、より好ましくは１～１０、さらに好ましくは２～６のものが好ましい。また、下記式のＸは、前記一般式における「Ｘ」と同様のものであり、なかでも、ジアルキルアミノ基、アルコキシ基、アルキルカルボニルアミノ基、ハロゲン、カルボニルオキシ基が特に好ましく、とりわけ、Ｘがジアルキルアミノ基、アルコキシ基であるものが好ましく、さらには、ジアルキルアミノ基（－ＮＲ’2）、アルコキシ基(－ＯＲ’)である。

［化５］
ＲＳｎＸ3 …（１）
［Ｒは炭素数１～３０の炭化水素基、Ｘは加水分解性置換基を示す。］
このような有機ヒドロキシオキソスズ前駆体としては、ｔ－ブチルトリス（ジメチルアミノ）スズ、ｎ－ブチルトリス（ジメチルアミノ）スズ、ｔ－ブチルトリス（ジエチルアミノ）スズ、ジ（ｔ－ブチル）ジ（ジメチルアミノ）スズ、ｓｅｃ－ブチルトリス（ジメチルアミノ）スズ、ｎ－ペンチルトリス（ジメチルアミノ）スズ、イソブチルトリス（ジメチルアミノ）スズ、イソプロピルトリス（ジメチルアミノ）スズ、ｔ－ブチルトリス（ｔ－ブトキシ）スズ、ｎ－ブチル（トリス（ｔ－ブトキシ）スズ、またはイソプロピルトリス（ｔ－ブトキシ）スズ等が挙げられる。
そして、上記有機ヒドロキシオキソスズ前駆体は、単独で用いても２種以上を併用してもよい。そして、上記有機ヒドロキシオキソスズ前駆体を用いた層の形成は、特に制限はなく、スピンコート法、ＣＶＤ法、物理気相堆積法、原子層堆積法等、従来公知の各種の成膜方法から適宜選択することができる。
本実施形態においては、とりわけＣＶＤ法を用いることが好適である。上記ＣＶＤ法を用いる場合、上記有機ヒドロキシオキソスズ前駆体と、ヒドロキシ基を付与するための酸素含有カウンター反応物とを、別々の入口経由でＣＶＤ装置の堆積チャンバ内に導入し、両者を気相で混合し反応させることにより、基板１０上に、有機ヒドロキシオキソスズ層１３を形成することができる。
なお、上記酸素含有カウンター反応物は、ＣＶＤ法に限らず、他の堆積方法においても、有機ヒドロキシオキソスズ前駆体と組み合わせて用いられるもので、有機ヒドロキシオキソスズ前駆体を酸化してヒドロキシ基を多数生じさせる役割を果たすものである。上記酸素含有カウンター反応物としては、例えば、水、過酸化水素、ギ酸、アルコール、酸素、オゾン等が挙げられ、これらは単独で用いても２種以上を併用してもよい。
また、上記ＣＶＤ法によって有機ヒドロキシオキソスズ層１３を形成する場合、成膜時の圧力条件は、一般に、１０～１５００Ｐａであり、なかでも、６５～２７０Ｐａであることが好ましい。そして、成膜時の基板１０の温度は、一般に、０～２５０℃であり、なかでも、２０～１５０℃であることが好ましい。
上記有機ヒドロキシオキソスズ層１３の厚みも、特に限定するものではないが、この有機ヒドロキシオキソスズ層１３をパターニングして得られる第１のパターニング層１３ａの厚みｔ１が、その後に形成する絶縁層１１の厚みｔ２よりもやや薄くなるように設定することが、絶縁層１１のエッチングを効率よく行うために好適である（図１の［ｃ］を参照）。ちなみに、ｔ１／ｔ２＝０．７～１に設定することが、より効果的である。
＜２：有機ヒドロキシオキソスズ層のパターニングおよび現像＞
つぎに、上記有機ヒドロキシオキソスズ層１３の特定領域のみにＥＵＶを照射して硬化させることにより第１のパターニング層１３ａを形成する。そして、上記第１のパターニング層１３ａの、ＥＵＶの非照射部（未硬化部）を除去することにより、図１（ｂ）に示すように、第１のパターニング層１３ａを現像する。
上記ＥＵＶとは、波長が１０～１５ｎｍ前後の電磁波（Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－Ｖｉｏｌｅｔ）のことをいう。上記ＥＵＶ照射により、前記有機ヒドロキシオキソスズ層１３が有する多くの末端ヒドロキシ基同士が架橋して－Ｏ－結合を生成し、ＥＵＶ照射部が硬化する。また、非照射部は硬化しないため、パターン化しようとする部分のみにＥＵＶ照射を行うことにより、有機ヒドロキシオキソスズ層１３のパターニングを行うことができる。
上記ＥＵＶ照射を行うための光源としては、高温のプラズマ、特にレーザ励起プラズマ等が用いられる。そして、その照射量は、第１のパターニング層１３ａの厚み等にもよるが、通常、１５～８０ｍＪ／ｃｍ2であることが好適である。
そして、上記第１のパターニング層１３ａの現像は、上記第１のパターニング層１３ａから、ＥＵＶの非照射部（未硬化部分）を除去することによって行われるが、上記現像は、酸を用いた、通常エッチング工程でなされるウエットエッチングプロセスまたはドライエッチングプロセス（気相処理）を用いて行われる。
現像において、上記ウエットエッチングプロセスを用いて行う場合は、第１のパターニング層１３ａの未硬化部分を溶解除去するための溶媒として、例えば、イソプロピルアルコール、ｎ－ブチルアルコール、ｎ－ブチルアセテート、２－ヘプタノン、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、酢酸ブチル等を用いることができる。これらは単独で用いても２種以上を併用してもよい。
また、現像において、上記ドライエッチングプロセス（気相処理）を用いて行う場合は、ハロゲン化水素、ハロゲン、ジボラン、三塩化ホウ素、他のルイス酸等の酸性物質やアルゴン、また、シリコンとの選択性を向上させるためにＯ2やＨ2を適宜混合し、上記第１のパターニング層１３ａの表面と接するようにガス状態で流しながら、穏やかなプラズマ処理（高圧、低電力）または熱処理を行う。上記酸性物質も、単独で用いても２種以上を併用してもよい。
本実施形態では、とりわけ、プラズマによるドライエッチングプロセスを用いることが好ましい。上記プラズマエッチングプロセスを用いる場合、プラズマプロセスは、従来公知の、トランス結合型プラズマ（ＴＣＰ）、誘電結合型プラズマ（ＩＣＰ）、容量結合型プラズマ（ＣＣＰ）、電子サイクロトン共鳴プラズマ（ＥＣＰ ）等を含むが、ＣＣＰプラズマにおいてはイオンフラックスとイオンエネルギーを独立制御できないため、通常はＣＣＰプラズマ以外の高密度プラズマを用いて、電子密度をおおよそ１０10から１０13／ｃｍ3程度に制御する。そして、上記プロセスは、好ましくは０．６Ｐａ以上、より好ましくは２Ｐａ以上の圧力で、好ましくは１ｋＷ以下、より好ましくは５００Ｗ以下の電力レベルで行うことができる。流量は、好ましくは４０～１０００標準立方センチメートル／分（ｓｃｃｍ）であり、より詳細には、好ましくは１～３０００秒間、より好ましくは１０～６００秒間に、約５００ｓｃｃｍの流量となるように設定することができる。温度は、好ましくは０～３００℃、より好ましくは３０～１２０℃に設定することができる。
＜３：絶縁層の形成＞
つぎに、現像された上記第１のパターニング層１３ａを有する基板１０に、図１（ｃ）に示すように、上記第１のパターニング層１３ａを覆うようにして絶縁層１１を形成する。上記絶縁層１１の厚みｔ２は、すでに述べたように、第１のパターニング層１３ａの厚みｔ１との関係が、ｔ１／ｔ２＝０．７～１になるように設定することが、効率よく絶縁層１１のエッチングを行う上で好適である。
上記絶縁層１１は、従来、ゲート絶縁層等に多用されている酸化シリコン（ＳｉＯ2）等を用いて形成してもよいが、本発明では、高比誘電率でありながら難エッチング性であるために半導体デバイスへの使用が限定されていた、難エッチング性素材からなる絶縁材料、効率よくエッチング処理することができるという利点を有していることから、上記難エッチング性素材からなる絶縁材料を用いることが好適である。
このような、高比誘電率を有する難エッチング性素材としては、例えば、比誘電率κが９以上のｈｉｇｈ－κ材料が挙げられる。具体的には、酸化ハフニウム、ケイ酸ハフニウムオキシナイド、ハフニウムアルミネート、酸化ジルコニウム、酸化タンタル、酸化アルミニウムジルコニウム、酸化アルミニウム、ランタン系酸化物、およびこれらとシリカアルミニウムとの化合物等が挙げられる。これらは単独で用いても２種以上を併用してもよい。
そして、本実施形態では、上記ｈｉｇｈ－κ材料のなかでも、特に、酸化ハフニウム（κが１３～１８）、酸化ジルコニウム（κが１３より大）が、とりわけ優れた高比誘電率を示すことから好適である。
上記絶縁層１１は、絶縁材料を、ＣＶＤ法、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ法等、従来公知の各種の成膜法を用いて成膜することによって得られる。
＜４：電極層の形成＞
つぎに、上記絶縁層１１の上に、図１（ｄ）に示すように、電極層１２を形成する。上記電極層１２は、半導電性材料、例えばポリシリコンを、ＣＶＤ法やスパッタ法等の従来公知の成膜方法によって成膜することによって得ることができる。
上記電極層１２の厚みは、特に限定されるものではなく、得られるパターン基板の用途や要求される特性に応じて、適宜の厚みに設定される。
＜５：第２の有機ヒドロキシオキソスズ層の形成＞
つぎに、上記電極層１２の上に、図２（ａ）に示すように、第２の有機ヒドロキシオキソスズ層１４を形成する。上記第２の有機ヒドロキシオキソスズ層１４は、前記有機ヒドロキシオキソスズ層１３に用いられる有機ヒドロキシオキソスズ前駆体と同様のものを用いて形成される。上記第２の有機ヒドロキシオキソスズ層１４と前記有機ヒドロキシオキソスズ層１３とは、必ずしも同一の材料を用いる必要はなく、またその成膜方法も同一である必要はないが、両者とも、その好適な前駆体の種類や、好適な成膜方法は共通しており、その説明を省略する。
＜６：第２のパターニングおよび現像＞
つぎに、上記第２の有機ヒドロキシオキソスズ層１４の特定領域のみにＥＵＶを照射して硬化させることにより第２のパターニング層１４ａを形成する。そして、上記第２のパターニング層１４ａの、ＥＵＶの非照射部（未硬化部分）を除去することにより、図２（ｂ）に示すように、第２のパターニング層１４ａを現像する。
なお、上記パターニングと現像の方法は、前記有機ヒドロキシオキソスズ層１３をパターニングして第１のパターニング層１３ａにした後、現像する方法と同様にして行うことができる。
＜７：電極層のパターニング＞
つぎに、上記第２のパターニング層１４ａをマスクとして、上記電極層１２の露出部分を、例えばプラズマエッチングすることにより除去して、図２（ｃ）に示すように、電極層１２をパターニングする。
＜８：第２のパターニング層の除去＞
そして、上記電極層１２上の、現像された第２のパターニング層１４ａを、ドライエッチング（アッシング）によって除去する。ドライエッチングの条件は、前記第１のパターニング層１３ａの除去と同様にして行うことができる。
＜９：絶縁層の除去＞
つぎに、上記第２のパターニング層１４ａおよび電極層１２の非存在領域から露出する絶縁層１１を、プラズマドライエッチングにより除去する。このとき、図２（ｃ）に示すように、上記絶縁層１１の下には、先に形成された第１のパターニング層１３ａが重なって設けられているため、この部分の絶縁層１１の厚みはごく薄くなっている。したがって、上記絶縁層１１が、難エッチング性素材で形成されていても、この部分の絶縁層１１を、効率よくエッチング除去することができる。上記プラズマドライエッチングの条件は、絶縁層１１と第２のパターニング層１４ａ（レジスト層）の両方を除去できるように、エッチングとアッシングに対応した反応気体に順次変更しながらプラズマエッチングすると効果的である。その場合、例えば、三塩化ホウ素（ＢＣｌ3）を用いたプラズマ処理によるエッチングで絶縁層１１を除去し、つぎに、ハロゲン化水素（ＨＸ）または塩素ガス（Ｃｌ2）を用いたプラズマ処理によるアッシングを行うことができる。また、高濃度のＢＣｌ3によってもアッシング可能である。
なお、絶縁層１１のエッチングと第２のパターニング層１４ａ（レジスト）のアッシングを同時に行う場合、例えば、ＥＣＲプラズマ装置を用い、ＢＣｌ3とＣｌ2の混合ガス（Ｃｌ2が６０体積％以下）を用いることにより、エッチングとアッシングの同時処理が可能である。
また、絶縁層が極めて薄膜である場合は、反応気体を変更しながらエッチングとアッシングを段階的に進める必要がなく、一段階の処理で、二つの層１１、１４ａの除去が終了する可能性がある。
＜１０：基板上の第１のパターニング層の除去＞
つぎに、上記絶縁層１１の除去によって露出する、基板１０上に形成された第１のパターニング層１３ａを、酸を用いたドライエッチングによって除去する。上記ドライエッチングは、前述の、第２のパターニング層を除去する場合と同様にして行うことができる。
このようにして、図２（ｄ）に示すような、基板１０上に、絶縁層１１と電極層１２がこの順で積層され、所定のパターンを有するパターン基板を得ることができる。
上記のパターン基板の製造方法によれば、絶縁層１１のパターニングに際し、有機ヒドロキシオキソスズ層１３（第１のパターニング層１３ａ）を利用してパターニングを行うため、絶縁層１１が難エッチング性素材であっても、これを効率よくパターニングすることができる。また、絶縁層１１をエッチング除去する量がごく少なくてすむため、絶縁層１１を形成するための材料コストを低減することができる。
そして、このようにして得られたパターン基板は、効率よく短時間で絶縁層１１のパターニングがなされているため、基板１０や電極層１２に余分な負荷がかかっておらず、安定した電気特性を有するものとなる。
また、絶縁層１１として、比誘電率κの高い難エッチング性素材を用いたパターン基板を、効率よく製造することができるため、とりわけ電気特性に優れたパターン基板を提供することができる。
なお、上記の実施形態では、第２のパターニング層１４ａの除去（前記第８の工程）と、絶縁層１１の除去（前記第９の工程）とを、順次、段階的に行うか、上記二つの工程を、一工程で行うことを説明したが、エッチング条件によっては、前記第８工程の、第２のパターニング層１４ａを除去すると同時に、前記第９工程の、絶縁層１１の除去と、前記第１０工程の、基板１０上の第１のパターニング層１３ａの除去とを、一気に同時に行うことができる。この場合、例えば、６００Ｗ以上の高出力（前述の「穏やかなプラズマ処理」よりも高出力）、低圧下で、ＢＣｌ3とＣｌ2の混合ガスを用いたプラズマ処理を行うことが好適である。また、シリコンとの反応選択性を得るために、プラズマプロセスによっては、Ｏ2やＨ2を混在させる場合もある。
また、上記の実施形態では、電極層１２のパターニングに際して、絶縁層１１のパターニングのために用いた第１のパターニング層１３ａと同様の、第２のパターニング層１４ａを形成し、これを、電極層１２をエッチングする際のマスクとして利用したが、電極層１２のパターニングには、必ずしも第２のパターニング層１４ａを用いる必要はなく、一般的なパターニング方法を採用してもよい。
ただし、上記の実施形態のように、第１のパターニング層１３ａと、第２のパターニング層１４ａとを組み合わせて用いると、前述のとおり、第２のパターニング層１４ａをエッチングして除去する際、その条件によっては、パターニングされた電極層１２の非存在領域において露出する絶縁層１１の部分、さらにはその下の第１のパターニング層１３ａを同時に除去することができ、より一層、製造効率を向上させることができる。
なお、上記の実施形態では、第１のパターニング層１３ａ、第２のパターニング層１４ａを形成するための有機レジスト材料層として、有機ヒドロキシオキソスズ層を用いたが、有機レジスト材料層は、必ずしも有機ヒドロキシオキソスズ層である必要はなく、上記の実施形態と同様にして取り扱うことのできる有機レジスト材料層であれば、どのような種類のものであっても差し支えない。例えば、公知のスズ以外の金属を用いた有機金属化合物レジスト材料、ポリマーレジスト材料、金属酸化物レジスト材料等が挙げられる。
さらに、上記の実施形態では、図１（ａ）～（ｄ）、および図２（ａ）～（ｄ）に示す一連の製造工程を、順を追って連続的に行うようにしたが、必ずしも一連の工程を連続的に行う必要はなく、別途作製された中間体を準備し、それに対して、処理を行ってパターン基板を得るようにしてもよい。上記中間体としては、例えば、基板１０上に、第１のパターニング層１３ａが形成され、上記第１のパターニング層１３ａを含む形で、基板１０上に絶縁層１１が形成された構成のもの（図１［ｃ］の段階のもの）が挙げられる。
また、他の中間体として、上記絶縁層１１上に電極層１２が形成された構成のもの（図１［ｄ］の段階のもの）が挙げられる。そして、さらに他の中間体として、上記電極層１２の上に、第２のパターニング層１４ａが形成された構成のもの（図２［ｂ］の段階のもの）が挙げられる。
これらのパターン基板中間体を利用することにより、工場規模や設備等に応じて、パターン基板の生産工程を分業化することができ、パターン基板を効率よく製造することができる。
以下、実施例により本発明を具体的に説明する。但し、本発明は、以下の実施例により何ら限定されるものではない。
［１．有機レジスト材料層の形成］
有機レジスト材料層として、有機ヒドロキシオキソスズ層を採用する。そして、基板として厚み５０μｍのシリコン基板を用意し、その上に、ＣＶＤ法よって、有機ヒドロキシオキソスズ層の前駆体であるトリス（ジメチルアミノ）イソプロピルスズを用いて、厚み１５ｎｍの有機ヒドロキシオキソスズ層を形成する（図１［ａ］を参照）。なお、ＣＶＤ法の条件は下記のとおりである。
成膜時圧力：１３３Ｐａ（１トル）
成膜時温度：１２０℃（ウエハステージ温度）
［２：有機レジスト材料層のパターニングおよび現像］
上記有機レジスト材料層の特定領域のみにＥＵＶ照射を行い、有機ヒドロキシオキソスズ層の特定領域を硬化させる。上記ＥＵＶ照射条件は、下記のとおりである。
光源：極端紫外線ＥＵＶ）（波長１３．５ｎｍ）
照射量：５０ｍＪ／ｃｍ2
そして、パターニングされたパターニング層の、未硬化部分を、プラズマドライエッチングプロセスを用いて除去し、パターニング層を現像する（図１［ｂ］を参照）。エッチング条件は、下記のとおりである。
エッチングガス：ＨＣｌ
圧力：２．６Ｐａ（２０ミリトル）
ガス流量：２００ｓｃｃｍ
温度：８０℃
出力：４００Ｗ
［３．絶縁層の形成］
つぎに、現像されたパターニング層（第１のパターニング層と称する）を有する基板上に、酸化ハフニウム（比誘電率κ＝１５）からなる絶縁層を、ＲＦプラズマ（高周波）法によって形成する（図１［ｃ］を参照）。なお、絶縁層の厚み（ｔ２）は１０μｍであり、前記第１のパターニング層の厚み（ｔ１）が９．５μｍであることから、ｔ１／ｔ２＝０．９５である。
［４：電極層の形成］
つぎに、上記絶縁層の上に、ポリシリコンからなる厚み２０μｍの電極層を、ＣＶＤ法によって形成する（図１［ｄ］を参照）。
［５：第２の有機レジスト材料層の形成］
第２の有機レジスト材料層として、有機ヒドロキシオキソスズ層を採用する。そして、上記電極層の上に、ＣＶＤ法よって、有機ヒドロキシオキソスズ層の前駆体であるトリス（ジメチルアミノ）イソプロピルスズを用いて、厚み１５ｎｍの、第２の有機ヒドロキシオキソスズ層を形成する（図２［ａ］を参照）。なお、ＣＶＤ法の条件は下記のとおりである。
成膜時圧力：１３３Ｐａ（１トル）
成膜時温度：１２０℃（ウエハステージ温度）
［６：第２の有機レジスト材料層のパターニングおよび現像］
つぎに、前述の［２：有機レジスト材料層のパターニングおよび現像］の工程と同様にして、第１のパターニング層の非存在部をマスクするように上記第２の有機ヒドロキシオキソスズ層のパターニングと現像を行う（図２［ｂ］を参照）。これにより、第２のパターニング層が得られる。
［７．電極層のパターニング］
つぎに、上記第２のパターニング層から露出する電極層の部分を、プラズマドライエッチングにより除去して、電極層をパターニングする（図２［ｃ］を参照）。
［８．９．１０：第２のパターニング層、絶縁層、基板上の有機レジスト材料層の除去］
第２のパターニング層と、絶縁層と、基板上の第１のパターニング層の三層を、ＥＣＲプラズマ装置を用いたドライエッチングにより一気に除去する（図２［ｄ］を参照）。エッチング条件は、下記のとおりである。
エッチングガス：ＢＣｌ3とＣｌ2の混合ガス（Ｃｌ2が６０体積％）
圧力：０．７Ｐａ（５ミリトル）
ガス流量：４０ｓｃｃｍ
電子密度；約１０10／ｃｍ3
処理時間：６０～９０秒
温度：２５～６０℃
上記実施例によれば、絶縁層が難エッチング性の酸化ハフニウムであるにもかかわらず、これをスムーズにエッチング除去することができる。したがって、この方法によれば、上記酸化ハフニウムに限らず、各種の難エッチング材料を絶縁層として用いたパターン基板を効率よく提供することができる。
本発明のパターン基板の製造方法によれば、絶縁層として難エッチング性素材を用いた、電気特性に優れたパターン基板を製造することができ、有用である。そして、上記パターン基板は、トランジスタ等、多種多様な半導体デバイスに広く利用することができる。
１０ 基板
１１ 絶縁層
１２ 電極層
１３ 有機ヒドロキシオキソスズ層（有機レジスト材料層）
１３ａ 第１のパターニング層

Claims (20)

  1. 基板上に、絶縁層と電極層がこの順で積層されたパターン基板を製造する方法において、
    有機レジスト材料層を形成する工程と、
    前記有機レジスト材料層をＥＵＶ照射によりパターニングして第１のパターニング層 を得る工程と、
    前記第１のパターニング層を現像する工程と、
    前記現像された第１のパターニング層を有する基板上に、絶縁層を形成する工程と、
    前記絶縁層上に、電極層を形成する工程と、
    前記電極層上に第２の有機レジスト材料層を形成する工程と、
    前記第２の有機レジスト材料層をＥＵＶ照射によりパターニングして第２のパターニング層を得る工程と、
    前記第２のパターニング層を現像する工程と、
    前記現像された第２のパターニング層の非存在部の電極層を除去することにより電極層をパターニングする工程と、
    前記現像された第２のパターニング層の非存在部の前記第１のパターニング層および前記第１のパターニング層上の絶縁層を除去する工程と、
    前記現像された第２のパターニング層を除去する工程と、
    を有するパターン基板の製造方法。
  2. 前記現像された第２のパターニング層の非存在部の電極層を除去することにより電極層をパターニングする工程と、
    前記現像された第２のパターニング層の非存在部の前記第１のパターニング層および前記第１のパターニング層上の絶縁層を除去する工程と、
    前記現像された第２のパターニング層を除去する工程とを、順次、もしくは同時に行う、請求項１記載のパターン基板の製造方法。
  3. 前記有機レジスト材料層が、有機ヒドロキシオキソスズ層である、請求項１または２記載のパターン基板の製法。
  4. 前記有機ヒドロキシオキソスズ層が、下記の一般式（１）で示される有機ヒドロキシオキソスズ前駆体を用いて形成される、請求項３記載のパターン基板の製法。

    ［化１］
    ＲＳｎＸ3 …（１）
    ［Ｒは炭素数１～３０の炭化水素基、Ｘは加水分解性置換基を示す。］
  5. 基板上に、絶縁層と電極層がこの順で積層されたパターン基板を製造する方法において、
    有機ヒドロキシオキソスズ層を形成する工程と、
    前記有機ヒドロキシオキソスズ層をＥＵＶ照射によりパターニングして第１のパターニング層を得る工程と、
    前記第１のパターニング層を現像する工程と、
    前記第１のパターニング層を除去する工程と、
    を有するパターン基板の製造方法。
  6. 前記現像された第１のパターニング層を有する基板上に、絶縁層を形成する工程を有する、請求項５記載のパターン基板の製造方法。
  7. 前記絶縁層上に、電極層を形成する工程と、
    前記電極層上に第２の有機ヒドロキシオキソスズ層を形成する工程と、
    前記第２の有機ヒドロキシオキソスズ層をＥＵＶ照射によりパターニングして第２のパターニング層を得る工程と、
    前記第２のパターニング層を現像する工程と、
    前記現像された第２のパターニング層を除去する工程と、
    を有する、請求項６記載のパターン基板の製造方法。
  8. 前記現像された第２のパターニング層を除去する工程と、前記パターニング層上の絶縁層を除去する工程とを、順次、もしくは同時に行う、請求項７記載のパターン基板の製造方法。
  9. 前記有機ヒドロキシオキソスズ層が、下記の一般式（１）で示される有機ヒドロキシオキソスズ前駆体を用いて形成される、請求項５または６記載のパターン基板の製法。

    ［化２］
    ＲＳｎＸ3 …（１）
    ［Ｒは炭素数１～３０の炭化水素基、Ｘは加水分解性置換基を示す。］
  10. 前記第１のパターニング層を現像する工程において、前記パターニング層のＥＵＶ非照射部が、酸によって除去される、請求項１または５記載のパターン基板の製造方法。
  11. 前記ＥＵＶ非照射部の除去が、酸性ガスを用いた気相処理によってなされる、請求項１０記載のパターン基板の製造方法。
  12. 前記絶縁層が、難エッチング性素材によって形成される、請求項１または５記載のパターン基板の製造方法。
  13. 前記難エッチング性素材が、比誘電率κが９以上のｈｉｇｈ－κ材料である、請求項１２記載のパターン基板の製造方法。
  14. 前記比誘電率κが９以上のｈｉｇｈ－κ材料が、酸化ハフニウム、ケイ酸ハフニウムオキシナイド、ハフニウムアルミネート、酸化ジルコニウム、酸化タンタル、酸化アルミニウムジルコニウム、酸化アルミニウム、ランタン系酸化物、およびこれらとシリカアルミニウムとの化合物からなる群から選択される少なくとも一種の化合物である、請求項１３記載のパターン基板の製造方法。
  15. 前記第２のパターニング層を現像する工程において、前記第２のパターニング層のＥＵＶ非照射部を、酸によって除去する、請求項１または７記載のパターン基板の製造方法。
  16. 前記ＥＵＶ非照射部の除去が、酸性ガスを用いた気相処理によってなされる、請求項１５記載のパターン基板の製造方法。
  17. 請求項１または５記載のパターン基板の製造方法によって得られるパターン基板であって、基板上に、パターニング層除去跡を含むパターン構成を有する絶縁層と、電極層とが、この順で形成されているパターン基板。
  18. 請求項１７記載のパターン基板を得るための中間体であって、基板上に第１のパターニング層を有し、上記第１のパターニング層を含む形で、基板上に絶縁層を有するパターン基板中間体。
  19. 前記絶縁層上に電極層を有する、請求項１８記載のパターン基板中間体。
  20. 前記電極層上に、第２のパターニング層を有する、請求項１９記載のパターン基板中間体。
JP2022135174A 2022-08-26 2022-08-26 パターン基板の製造方法、パターン基板、およびパターン基板中間体 Pending JP2024031537A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022135174A JP2024031537A (ja) 2022-08-26 2022-08-26 パターン基板の製造方法、パターン基板、およびパターン基板中間体
US18/453,817 US20240072127A1 (en) 2022-08-26 2023-08-22 Manufacturing method of patternig substrate, patterned substrate, and intermediate patterned substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022135174A JP2024031537A (ja) 2022-08-26 2022-08-26 パターン基板の製造方法、パターン基板、およびパターン基板中間体

Publications (1)

Publication Number Publication Date
JP2024031537A true JP2024031537A (ja) 2024-03-07

Family

ID=89997879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022135174A Pending JP2024031537A (ja) 2022-08-26 2022-08-26 パターン基板の製造方法、パターン基板、およびパターン基板中間体

Country Status (2)

Country Link
US (1) US20240072127A1 (ja)
JP (1) JP2024031537A (ja)

Also Published As

Publication number Publication date
US20240072127A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
TWI450317B (zh) 光罩圖案之形成方法及半導體裝置之製造方法
KR101556574B1 (ko) 이중 패터닝 식각 프로세스
US8465903B2 (en) Radiation patternable CVD film
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
TWI422995B (zh) A method of forming a mask pattern, a method of forming a fine pattern, and a film forming apparatus
US8273258B2 (en) Fine pattern forming method
TWI338332B (en) Method for etching a molybdenum layer suitable for photomask fabrication
CN111032667A (zh) 有机金属化合物和沉积高纯度氧化锡方法
KR20050028781A (ko) 선택적 측벽 폴리머 증착에 의해 포토레지스트 트리밍공정의 임계크기 미세로딩을 제어하는 방법
US7858270B2 (en) Method for etching using a multi-layer mask
US20120220132A1 (en) Semiconductor device manufacturing method
JPH07183194A (ja) 多層レジストパターン形成方法
JP2001526463A (ja) 基板から有機反射防止皮膜をエッチングするためのシステムと方法
US20200335338A1 (en) Multiple spacer patterning schemes
US10361112B2 (en) High aspect ratio gap fill
WO2022100070A1 (zh) 光刻胶的处理方法及自对准双图案化方法
US20040185674A1 (en) Nitrogen-free hard mask over low K dielectric
WO2006070553A1 (ja) 半導体装置の製造方法
JP2024031537A (ja) パターン基板の製造方法、パターン基板、およびパターン基板中間体
JPH04240729A (ja) パターン形成方法
JP2024055016A (ja) パターン基板の製造方法、パターン基板、およびパターン基板中間体
WO2022251029A1 (en) Metalorganic films for extreme ultraviolet patterning
TW201729286A (zh) 蝕刻方法
KR100477386B1 (ko) 심층 자외선 노출용 개선된 건식 사진평판 공정 처리방법
JPH0831797A (ja) 選択エッチング方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20240205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20240205