JP2024025184A - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP2024025184A
JP2024025184A JP2022128422A JP2022128422A JP2024025184A JP 2024025184 A JP2024025184 A JP 2024025184A JP 2022128422 A JP2022128422 A JP 2022128422A JP 2022128422 A JP2022128422 A JP 2022128422A JP 2024025184 A JP2024025184 A JP 2024025184A
Authority
JP
Japan
Prior art keywords
layer
layers
semiconductor device
nitride crystal
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022128422A
Other languages
English (en)
Inventor
浩 中村
Hiroshi Nakamura
伸一 塩井
Shinichi Shioi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanan Japan Technology Corp
Original Assignee
Sanan Japan Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanan Japan Technology Corp filed Critical Sanan Japan Technology Corp
Priority to JP2022128422A priority Critical patent/JP2024025184A/ja
Priority to CN202310967603.8A priority patent/CN117594653A/zh
Publication of JP2024025184A publication Critical patent/JP2024025184A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】チャネル移動度が高い半導体装置と、その半導体装置の製造方法を提供する。
【解決手段】半導体装置は、第１導電型または第２導電型の炭化珪素で形成された第１不純物層と、第１導電型の炭化珪素で形成されたドリフト層と、第２導電型の炭化珪素で形成された複数のボディ層と、第１導電型の炭化珪素でそれぞれ形成された複数の第２不純物層と、第２導電型の炭化珪素でそれぞれ形成された複数のボディコンタクト層と、複数のトレンチの内部にそれぞれ形成された複数のゲート電極層と、複数のボディ層のそれぞれの上において、第２不純物層と接触するように形成された複数の第１電極層と、第１不純物層に形成された第２電極層と、複数のトレンチのそれぞれの内部とゲート電極層との間に形成され、アルミニウムと窒素とを含んだ複数の窒化物結晶絶縁層と、を備えた。
【選択図】図１

Description

本開示は、半導体装置と、その半導体装置の製造方法に関連する。
特許文献１は、半導体装置を開示する。当該半導体装置によれば、不純物層と電極層との接続性が低くなることを抑制し得る。
特開２０２２－１０２４５０号公報
しかしながら、特許文献１に記載の半導体装置において、従来技術のゲート絶縁膜の構造および従来技術のゲート絶縁膜形成方法では、ベース層(もしくはボディ層)とゲート絶縁膜との界面に、欠陥として高密度の界面準位が導入される。このため、炭化珪素本来の高いチャネル移動度が抑制される。その結果、チャネル抵抗を十分に低くすることができない。
本開示は、上述の課題を解決するためになされた。本開示の目的は、チャネル移動度が高い半導体装置と、その半導体装置の製造方法を提供することである。
本開示に係る半導体装置は、
第１導電型または第２導電型の炭化珪素で形成された第１不純物層と、
前記第１不純物層の第１面において第１導電型の炭化珪素で形成されたドリフト層と、
前記ドリフト層の上において第２導電型の炭化珪素で形成された複数のボディ層と、
前記複数のボディ層のそれぞれの上において前記ドリフト層よりも高不純物濃度の第１導電型の炭化珪素でそれぞれ形成された複数の第２不純物層と、
前記複数のボディ層のそれぞれの上において第２不純物層に囲まれ、ボディ層よりも高不純物濃度の第２導電型の炭化珪素でそれぞれ形成された複数のボディコンタクト層と、
隣接したボディ層においてボディ層と第２不純物層とを貫通して前記ドリフト層まで達する複数のトレンチの内部にそれぞれ形成された複数のゲート電極層と、
前記複数のボディ層のそれぞれの上において、第２不純物層と接触するように形成された複数の第１電極層と、
前記第１不純物層の第２面に形成された第２電極層と、
前記複数のトレンチのそれぞれの内面とゲート電極層との間に形成され、アルミニウムと窒素とを含んだ複数の窒化物結晶絶縁層と、
を備えた。
前記複数の窒化物結晶絶縁層は、前記複数のトレンチの底面および側面にそれぞれ形成されたことが、本開示の一形態とされる。
前記複数の窒化物結晶絶縁層は、アルミニウムと窒素とで形成されたことが、本開示の一形態とされる。
前記複数の窒化物結晶絶縁層は、ボロンを含んだことが、本開示の一形態とされる。
前記複数の窒化物結晶絶縁層は、ガリウムとインジウムとスカンジウムとのうちの少なくとも１つを含んだことが、本発明の一形態とされる。
前記複数のトレンチのそれぞれの内部において窒化物結晶絶縁層とゲート電極層との間に形成された複数の酸化物層、
を備えたことが、本開示の一形態とされる。
前記複数の酸化物層は、二酸化珪素であることが、本開示の一形態とされる。
前記複数の酸化物層は、酸化アルミニウムであることが、本開示の一形態とされる。
前記複数の窒化物結晶絶縁層は、前記複数の酸化物層よりも厚いことが、本開示の一形態とされる。
前記複数のトレンチの側面は、非極性面であることが、本開示の一形態とされる。
本開示に係る半導体装置の製造方法は、
第１導電型または第２導電型の炭化珪素で形成された第１不純物層の第１面において第１導電型の炭化珪素のドリフト層を形成するドリフト層形成工程と、
前記ドリフト層の上において第２導電型の炭化珪素で複数のボディ層を形成するボディ層形成工程と、
前記複数のボディ層のそれぞれの上において前記ドリフト層よりも高不純物濃度の第１導電型の炭化珪素で複数の第２不純物層をそれぞれ形成する第２不純物層形成工程と、
前記複数のボディ層のそれぞれの上において第２不純物層に囲まれるように、ボディ層よりも高不純物濃度の第２導電型の炭化珪素で複数のボディコンタクト層をそれぞれ形成するボディコンタクト層形成工程と、
隣接したボディ層においてボディ層と第２不純物層とを貫通して前記ドリフト層まで達するように複数のトレンチを形成するトレンチ形成工程と、
前記複数のトレンチのそれぞれの内部に複数のゲート電極層をそれぞれ形成するゲート電極層形成工程と、
前記複数のボディ層のそれぞれの上において、第２不純物層と接触するように複数の第１電極層をそれぞれ形成する第１電極層形成工程と、
前記第１不純物層の第２面に第２電極層を形成する第２電極層形成工程と、
前記トレンチ形成工程の後、かつ、前記ゲート電極層形成工程の前に、前記複数のトレンチのそれぞれの内面においてアルミニウムと窒素とを含んだ複数の窒化物結晶絶縁層をそれぞれ形成する窒化物結晶絶縁層形成工程と、
を備えた。
前記窒化物結晶絶縁層形成工程は、前記複数の窒化物結晶絶縁層をヘテロエピタキシャル成長させる工程を含んだことが、本開示の一形態とされる。
前記トレンチ形成工程の後、前記複数のトレンチの底面と側面との境界部をラウンド化するアニール工程、
を備えたことが、本開示の一形態とされる。
前記窒化物結晶絶縁層形成工程は、キャリアガスとして水素を供給する工程を含んだことが、本開示の一形態とされる。
前記窒化物結晶絶縁層形成工程は、ＭＯＣＶＤ法またはＡＬＤ法により前記複数の窒化物結晶絶縁層を形成する工程を含んだことが、本開示の一形態とされる。
前記複数のトレンチのそれぞれの内部において前記複数の窒化物結晶絶縁層の上に複数の酸化物層をそれぞれ形成する酸化物層形成工程、
を備え、
前記ゲート電極層形成工程は、前記複数のトレンチのそれぞれの内部において前記複数の酸化物層の上に前記複数のゲート電極層をそれぞれ形成する工程を含んだことが、本開示の一形態とされる。
前記トレンチ形成工程は、前記複数のトレンチの側面が非極性面となるように前記複数のトレンチを形成する工程を含んだことが、本開示の一形態とされる。
本開示によれば、チャネル移動度が高い半導体装置と、その半導体装置の製造方法を提供することができる。
実施の形態１における半導体装置の要部の縦断面図である。 実施の形態１における半導体装置の窒化物結晶絶縁層の選定方法を説明する際に用いられる図である。 実施の形態１における半導体装置の製造方法を説明するためのフローチャートである。
実施の形態について添付の図面に従って説明する。なお、各図中、同一または相当する部分には同一の符号が付される。当該部分の重複説明は適宜に簡略化ないし省略される。
実施の形態１．
図１は実施の形態１における半導体装置の要部の縦断面図である。
図１において、半導体装置１は、炭化珪素のＭＩＳＦＥＴである。半導体装置１は、トレンチ型である。半導体装置１は、ドレイン層２とドリフト層３と複数のボディ層４と複数のソース層５と複数のボディコンタクト層６と複数の酸化物層７と複数のゲート電極層８と複数の層間絶縁層９と複数のソース電極層１０と配線電極層１１とドレイン電極層１２と複数の窒化物結晶絶縁層１３とを備える。
なお、図１において、複数の酸化物層７と複数のゲート電極層８と複数の層間絶縁層９と複数の窒化物結晶絶縁層１３とは、それぞれ１つのみが図示される。
ドレイン層２は、第１不純物層として、第１導電型の炭化珪素で形成される。例えば、ドレイン層２は、ｎ＋型の４Ｈ－ＳｉＣで形成される。例えば、ドレイン層２は、窒素を不純物として形成される。ドリフト層３は、ドレイン層２の第１面（図１においては上面）に形成される。ドリフト層３は、ドレイン層２よりも低不純物濃度の第１導電型の炭化珪素で形成される。例えば、ドリフト層３は、ｎ－型の層である。例えば、ドリフト層３は、エピタキシャル成長によりドレイン層２の上に形成される。
複数のボディ層４は、ドリフト層３の上に形成される。複数のボディ層４は、第２導電型の炭化珪素で形成される。例えば、複数のボディ層４は、ｐ－型の層である。例えば、複数のボディ層４は、アルミニウムを不純物としてイオン注入法により形成される。複数のソース層５は、第２不純物層として、複数のボディ層４のそれぞれの上に形成される。複数のソース層５は、ドリフト層３よりも高不純物濃度の第１導電型の炭化珪素で形成される。例えば、複数のソース層５は、ｎ＋型の層である。例えば、複数のソース層５は、窒素を不純物としてイオン注入法により形成される。複数のボディコンタクト層６は、複数のボディ層４のそれぞれの上に形成される。複数のボディ層４のそれぞれにおいて、ボディコンタクト層６は、ソース層５に囲まれる。複数のボディコンタクト層６は、複数のボディ層４よりも高不純物濃度の第２導電型の炭化珪素で形成される。例えば、複数のボディコンタクト層６は、ｐ＋型の層である。例えば、複数のボディコンタクト層６は、アルミニウムを不純物としてイオン注入法により形成される。
複数の酸化物層７は、隣接したボディ層４においてボディ層４とソース層５とを貫通してドリフト層３まで達する複数のトレンチＴの内部にそれぞれ形成される。例えば、複数の酸化物層７は、二酸化珪素である。例えば、複数の酸化物層７は、酸化アルミニウムである。例えば、複数の酸化物層７は、熱酸化により形成される。例えば、複数の酸化物層７は、ＣＶＤ法またはＡＬＤ法により形成される。複数のゲート電極層８は、複数のトレンチＴのそれぞれの内部において複数の酸化物層７の上にそれぞれ形成される。例えば、複数のゲート電極層８は、ＣＶＤ法によりポリシリコンで形成される。
複数の層間絶縁層９は、複数のゲート電極層８をそれぞれ覆うように形成される。例えば、複数の層間絶縁層９は、ＣＶＤ法により形成される。複数のソース電極層１０は、複数のボディ層４のそれぞれに対応して形成される。ソース電極層１０は、第１電極層として、ソース層５と接触するように形成される。ソース電極層１０は、ボディコンタクト層６にまたがるように形成されてもよい。例えば、複数のソース電極層１０は、スパッタ法によりＮｉ等を成膜し、熱処理して形成される。例えば、複数のソース電極層１０は、スパッタ法によりＴｉ等を成膜して形成される。配線電極層１１は、複数のソース電極層１０を覆うように形成される。例えば、配線電極層１１は、スパッタ法によりアルミニウム合金で形成される。
ドレイン電極層１２は、第２電極層として、ドレイン層２の第２面（図１においては下面）に形成される。例えば、ドレイン電極層１２は、スパッタ法によりＮｉ等を成膜し、熱処理して形成される。
本実施の形態においては、複数の窒化物結晶絶縁層１３が付加される。複数の窒化物結晶絶縁層１３は、複数のトレンチＴのそれぞれの内面と酸化物層７との間に形成される。具体的には、複数の窒化物結晶絶縁層１３は、複数のトレンチＴの底面および側面にそれぞれ形成される。例えば、複数の窒化物結晶絶縁層１３は、複数の酸化物層７よりも厚い。例えば、複数の窒化物結晶絶縁層１３は、複数の酸化物層７よりも薄い。
複数の窒化物結晶絶縁層１３は、アルミニウムと窒素とを含む。例えば、複数の窒化物結晶絶縁層１３は、アルミニウムおよび窒素のみで形成される。例えば、複数の窒化物結晶絶縁層１３は、ボロンを含む。例えば、複数の窒化物結晶絶縁層１３は、ガリウムを含む。例えば、複数の窒化物結晶絶縁層１３は、インジウムまたはスカンジウムを含む。
なお、トレンチＴの底面は、極性面である。具体的には、トレンチＴの底面は、（０００１）Ｓｉ面または（０００－１）Ｃ面である。トレンチＴの側面は、非極性面である。具体的には、トレンチＴの側面は、（１１－２０）Ａ面または（１－１００）Ｍ面または（０３－３８）面である。
例えば、窒化物結晶絶縁層１３は、トレンチＴの底面（結晶面）および側面（結晶面）を成長面としてヘテロエピタキシャル成長により、炭化珪素のホモエピタキシャル成長よりも低温の雰囲気の中で形成される。例えば、窒化物結晶絶縁層１３は、トレンチＴの底面および側面を成長面としてＭＯＣＶＤ法またはＡＬＤ法により形成される。例えば、窒化物結晶絶縁層１３は、キャリアガスとして水素が供給された雰囲気の中で形成される。
次に、図２を用いて、窒化物結晶絶縁層１３の選定方法を説明する。
図２は実施の形態１における半導体装置の窒化物結晶絶縁層の選定方法を説明する際に用いられる図である。
図２において、炭化珪素（４Ｈ－ＳｉＣ）と窒化物結晶絶縁層１３とに関し、バンドギャップと電子親和力と格子定数ａと格子定数ｃとc軸方向の分子層数と1分子層長さとが示される。
窒化物結晶絶縁層１３の組成は、炭化珪素（４Ｈ－ＳｉＣ）のバンドギャップと電子親和力と格子定数ａと1分子層長さと自らのバンドギャップと電子親和力と格子定数ａと1分子層長さとを考慮して選定される。
トレンチ型の半導体装置１の場合、トレンチＴの底面については、窒化物結晶絶縁層１３の格子定数ａと炭化珪素（４Ｈ－ＳｉＣ）の格子定数ａとの差が小さいことが好ましい。一方、トレンチＴの側面については、窒化物結晶絶縁層１３の1分子層長さと炭化珪素（４Ｈ－ＳｉＣ）の1分子層長さとの差が小さいことが好ましい。
図２に示されるように、窒化アルミニウム（ＡｌＮ）の格子定数ａと炭化珪素（４Ｈ－ＳｉＣ）の格子定数ａとの差は小さい。窒化アルミニウム（ＡｌＮ）の1分子層長さと炭化珪素（４Ｈ－ＳｉＣ）の1分子層長さとの差は小さい。このため、第１例においては、窒化物結晶絶縁層１３として、窒化アルミニウム（ＡｌＮ）が選定される。
窒化物結晶絶縁層１３の格子定数ａと1分子層長さとが炭化珪素（４Ｈ－ＳｉＣ）の格子定数ａと1分子層長さとにそれぞれより近づくように、窒化物結晶絶縁層１３の組成が選定される場合もある。窒化物結晶絶縁層１３の組成を変えることで、バンドギャップと電子親和力と格子定数ａと1分子層長さが変化し、炭化珪素（４Ｈ－ＳｉＣ）の格子定数ａと1分子層長さに近づくように、窒化物結晶絶縁層１３の組成が選定される場合もある。
例えば、第２例の窒化物結晶絶縁層１３として、第１例の窒化物結晶絶縁層１３に対して数パーセントのボロン（Ｂ）が添加された組成が選定される。例えば、第３例の窒化物結晶絶縁層１３として、第１例の窒化物結晶絶縁層１３または第２例の窒化物結晶絶縁層１３に対して数パーセントのガリウム（Ｇａ）が添加された組成が選定される。例えば、第４例の窒化物結晶絶縁層１３として、第１例の窒化物結晶絶縁層１３から第３例の窒化物結晶絶縁層１３のいずれかに対して数パーセントのインジウム（Ｉｎ）が添加された組成が選定される。例えば、第５例の窒化物結晶絶縁層１３として、第１例の窒化物結晶絶縁層１３から第４例の窒化物結晶絶縁層１３のいずれかに対して数パーセントのスカンジウム（Ｓｃ）が添加された組成が選定される。例えば、第６例の窒化物結晶絶縁層１３として、厚さの薄い第１例の窒化物結晶絶縁層１３と厚さの薄い他の組成の窒化物結晶絶縁層とを組み合わせて、超格子構造のように層を形成してもよい。例えば、第７例の窒化物結晶絶縁層１３として、厚さの薄い第１例の窒化物結晶絶縁層１３と厚さの薄い窒化ボロン（ＢＮ）の層とを組み合わせて、超格子構造のように層を形成してもよい。
次に、図３を用いて、半導体装置１の製造方法を説明する。
図３は実施の形態１における半導体装置の製造方法を説明するためのフローチャートである。
図３に示されるように、半導体装置１は、第１不純物層形成工程とドリフト層形成工程とボディ層形成工程と第２不純物層形成工程とボディコンタクト層形成工程と高温アニール工程とトレンチ形成工程とアニール工程と窒化物結晶絶縁層形成工程と酸化物層形成工程とゲート電極層形成工程と層間絶縁層形成工程と第１電極層形成工程と配線電極層形成工程と第２電極層形成工程とを経て製造される。
ステップＳ１において、第１不純物層形成工程が行われる。第１不純物層形成工程においては、基板がドレイン層２として形成される。その後、ステップＳ２において、ドリフト層形成工程が行われる。ドリフト層形成工程においては、エピタキシャル層がドリフト層３として形成される。
その後、ステップＳ３において、ボディ層形成工程が行われる。ボディ層形成工程においては、イオン注入法により複数のボディ層４が形成される。その後、ステップＳ４において、不純物層形成工程が行われる。第２不純物層形成工程においては、第２不純物層として、イオン注入法により複数のソース層５が形成される。その後、ステップＳ５において、ボディコンタクト層形成工程が行われる。ボディコンタクト層形成工程においては、イオン注入法により複数のボディコンタクト層６が形成される。その後、ステップＳ６において、高温アニール工程が行われる。高温アニール工程においては、イオン注入された不純物元素（ドーパント）を活性化させるために、アニール処理が高温の雰囲気の中で行われる。
その後、ステップＳ７において、トレンチ形成工程が行われる。トレンチ形成工程においては、エッチングにより複数のトレンチＴが形成される。この際、複数のトレンチＴは、側面の非極性面がエッチングにより露出することで形成される。その後、ステップＳ８において、アニール工程が行われる。アニール工程においては、複数のトレンチＴにおいて、底面と側面との平坦性が改善されつつ、底面と側面との境界部がラウンド化される。例えば、アニール工程は、シリコンガスの雰囲気で行われる。
その後、ステップＳ９において、窒化物結晶絶縁層形成工程が行われる。窒化物結晶絶縁層形成工程においては、例としてＭＯＣＶＤ法によるヘテロエピタキシャル成長により複数の窒化物結晶絶縁層１３が形成される。または、ＡＬＤ法により結晶性を有する複数の窒化物結晶絶縁層１３が形成される。その後、ステップＳ１０において、酸化物層形成工程が行われる。酸化物層形成工程においては、ＣＶＤ法により複数の酸化物層７が形成される。その後、ステップＳ１１において、ゲート電極層形成工程が行われる。ゲート電極層形成工程においては、複数のゲート電極層８が形成される。
その後、ステップＳ１２において、層間絶縁層形成工程が行われる。層間絶縁層形成工程においては、層間絶縁層９が形成される。その後、ステップＳ１３において、第１電極層形成工程が行われる。第１電極層形成工程においては、第１電極層として、複数のソース電極層１０が形成される。その後、ステップＳ１４において、配線電極層形成工程が行われる。配線電極層形成工程においては、配線電極層１１が形成される。
その後、ステップＳ１５において、第２電極層形成工程が行われる。第２電極層形成工程においては、第２電極層として、ドレイン電極層１２が形成される。
以上で説明された実施の形態１によれば、複数のトレンチＴのそれぞれの内部において、窒化物結晶絶縁層１３は、トレンチＴの内面とゲート電極層８との間に形成される。窒化物結晶絶縁層１３は、アルミニウムと窒素とを含む。このため、トレンチＴの内面と窒化物結晶絶縁層１３との間において界面欠陥密度を低減することができる。その結果、チャネル移動度を高めることができる。
また、窒化物結晶絶縁層１３は、トレンチＴの底面および側面に形成される。このため、チャネル移動度をより確実に高めることができる。
また、窒化物結晶絶縁層１３は、アルミニウムと窒素とで形成される。このため、窒化物結晶絶縁層１３を容易に形成することができる。
また、窒化物結晶絶縁層１３は、ボロンを含む。このため、チャネル移動度をより確実に高めることができる。
また、窒化物結晶絶縁層１３は、ガリウムとインジウムとスカンジウムとのうちの少なくとも１つを含む。このため、チャネル移動度をより確実に高めることができる。
また、複数のトレンチＴのそれぞれの内部において、酸化物層７は、窒化物結晶絶縁層１３とゲート電極層８との間に形成される。このため、ゲートのリーク電流を抑制することができる。
また、酸化物層７は、二酸化珪素である。このため、酸化物層７を容易に形成することができる。
また、酸化物層７は、酸化アルミニウムである。このため、酸化物層７を容易に形成することができる。
また、窒化物結晶絶縁層１３は、酸化物層７よりも厚い。このため、半導体装置１の信頼性を向上することができる。
なお、窒化物結晶絶縁層１３において格子不整合によりミスフィット転位が導入される場合は、窒化物結晶絶縁層１３をミスフィット転位が導入されない厚さとなるように薄くし、酸化物層７を追加で堆積すればよい。この場合、ゲートのリーク電流をより確実に抑制することができる。その結果、半導体装置１の信頼性を向上することができる。
また、トレンチＴの側面は、非極性面である。この場合、トレンチＴの側面にヘテロエピタキシャル成長した窒化物結晶絶縁層１３において、ピエゾ電界の発生を抑制することができる。このため、ピエゾ電界に起因する不均一性を抑制することができる。その結果、性能のばらつきが抑制された高品質の半導体装置１を得ることができる。
また、窒化物結晶絶縁層１３は、ヘテロエピタキシャル成長により形成される。窒化物のヘテロエピタキシャル成長温度は、炭化珪素（４Ｈ－ＳｉＣ）のエピタキシャル成長温度よりも低温である。さらに、ヘテロエピタキシャル成長の炉内においては、酸素が排除される。このため、炭化珪素の酸化を抑制しつつ、高品質の窒化物結晶絶縁層１３を形成することができる。
また、アニール工程により、トレンチＴにおいて、底面と側面との平坦性が改善されつつ、トレンチＴの底面と側面との境界部がラウンド化される。この場合、トレンチＴの底面と側面との境界部において局所的に電界が高くなる領域を減らすことができる。このため、トレンチＴの底面と側面との境界部の電界分布を改善することができる。その結果、絶縁破壊が発生することを抑制できる。
また、窒化物結晶絶縁層１３は、キャリアガスとして水素が供給された雰囲気の中で形成される。このため、高品質の窒化物結晶絶縁層１３を形成することができる。
また、窒化物結晶絶縁層１３は、ＭＯＣＶＤ法またはＡＬＤ法により形成される。このため、高品質の窒化物結晶絶縁層１３を形成することができる。
なお、酸化物層７を形成せずに、窒化物結晶絶縁層１３だけでゲート絶縁層を形成してもよい。この場合、図３において、ステップＳ１０の工程を不要とすることができる。
また、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。この場合も、チャネル移動度を高めることができる。
また、半導体装置１をＩＧＢＴとしてもよい。この場合、第１不純物層としてのドレイン層２を、Ｐ＋型のコレクタ層とすればよい。第２不純物層としてのソース層５をエミッタ層とすればよい。第１電極層としてのソース電極層１０をエミッタ電極層とすればよい。第２電極層としてのドレイン電極層１２をコレクタ電極層とすればよい。
少なくとも一つの実施形態のいくつかの側面が説明されたが、様々な改変、修正および改善が当業者にとって容易に想起されることを理解されたい。かかる改変、修正および改善は、本開示の一部となることが意図され、かつ、本開示の範囲内にあることが意図される。
理解するべきことだが、ここで述べられた方法および装置の実施形態は、上記説明に記載され又は添付図面に例示された構成要素の構造および配列の詳細への適用に限られない。方法および装置は、他の実施形態で実装し、様々な態様で実施又は実行することができる。
特定の実装例は、例示のみを目的としてここに与えられ、限定されることを意図しない。
本開示で使用される表現および用語は、説明目的であって、限定としてみなすべきではない。ここでの「含む」、「備える」、「有する」、「包含する」およびこれらの変形の使用は、以降に列挙される項目およびその均等物並びに付加項目の包括を意味する。
「又は（若しくは）」の言及は、「又は（若しくは）」を使用して記載される任意の用語が、当該記載の用語の一つの、一つを超える、およびすべてのものを示すように解釈され得る。
前後左右、頂底上下、横縦、表裏への言及は、いずれも、記載の便宜を意図する。当該言及は、本開示の構成要素がいずれか一つの位置的又は空間的配向に限られるものではない。したがって、上記説明および図面は、例示にすぎない。
１ 半導体装置、 ２ ドレイン層（第１不純物層）、 ３ ドリフト層、 ４ ボディ層、 ５ ソース層（第２不純物層）、 ６ ボディコンタクト層、 ７ 酸化物層、 ８ ゲート電極層、 ９ 層間絶縁層、 １０ ソース電極層（第１電極層）、 １１ 配線電極層、 １２ ドレイン電極層（第２電極層）、 １３ 窒化物結晶絶縁層

Claims (17)

  1. 第１導電型または第２導電型の炭化珪素で形成された第１不純物層と、
    前記第１不純物層の第１面において第１導電型の炭化珪素で形成されたドリフト層と、
    前記ドリフト層の上において第２導電型の炭化珪素で形成された複数のボディ層と、
    前記複数のボディ層のそれぞれの上において前記ドリフト層よりも高不純物濃度の第１導電型の炭化珪素でそれぞれ形成された複数の第２不純物層と、
    前記複数のボディ層のそれぞれの上において第２不純物層に囲まれ、ボディ層よりも高不純物濃度の第２導電型の炭化珪素でそれぞれ形成された複数のボディコンタクト層と、
    隣接したボディ層においてボディ層と第２不純物層とを貫通して前記ドリフト層まで達する複数のトレンチの内部にそれぞれ形成された複数のゲート電極層と、
    前記複数のボディ層のそれぞれの上において、第２不純物層と接触するように形成された複数の第１電極層と、
    前記第１不純物層の第２面に形成された第２電極層と、
    前記複数のトレンチのそれぞれの内面とゲート電極層との間に形成され、アルミニウムと窒素とを含んだ複数の窒化物結晶絶縁層と、
    を備えた半導体装置。
  2. 前記複数の窒化物結晶絶縁層は、前記複数のトレンチの底面および側面にそれぞれ形成された請求項１に記載の半導体装置。
  3. 前記複数の窒化物結晶絶縁層は、アルミニウムと窒素とで形成された請求項１に記載の半導体装置。
  4. 前記複数の窒化物結晶絶縁層は、ボロンを含んだ請求項１に記載の半導体装置。
  5. 前記複数の窒化物結晶絶縁層は、ガリウムとインジウムとスカンジウムとのうちの少なくとも１つを含んだ請求項１に記載の半導体装置。
  6. 前記複数のトレンチのそれぞれの内部において窒化物結晶絶縁層とゲート電極層との間に形成された複数の酸化物層、
    を備えた請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 前記複数の酸化物層は、二酸化珪素である請求項６に記載の半導体装置。
  8. 前記複数の酸化物層は、酸化アルミニウムである請求項６に記載の半導体装置。
  9. 前記複数の窒化物結晶絶縁層は、前記複数の酸化物層よりも厚い請求項６に記載の半導体装置。
  10. 前記複数のトレンチの側面は、非極性面である請求項１から請求項４のいずれか一項に記載の半導体装置。
  11. 第１導電型または第２導電型の炭化珪素で形成された第１不純物層の第１面において第１導電型の炭化珪素のドリフト層を形成するドリフト層形成工程と、
    前記ドリフト層の上において第２導電型の炭化珪素で複数のボディ層を形成するボディ層形成工程と、
    前記複数のボディ層のそれぞれの上において前記ドリフト層よりも高不純物濃度の第１導電型の炭化珪素で複数の第２不純物層をそれぞれ形成する第２不純物層形成工程と、
    前記複数のボディ層のそれぞれの上において第２不純物層に囲まれるように、ボディ層よりも高不純物濃度の第２導電型の炭化珪素で複数のボディコンタクト層をそれぞれ形成するボディコンタクト層形成工程と、
    隣接したボディ層においてボディ層と第２不純物層とを貫通して前記ドリフト層まで達するように複数のトレンチを形成するトレンチ形成工程と、
    前記複数のトレンチのそれぞれの内部に複数のゲート電極層をそれぞれ形成するゲート電極層形成工程と、
    前記複数のボディ層のそれぞれの上において、第２不純物層と接触するように複数の第１電極層をそれぞれ形成する第１電極層形成工程と、
    前記第１不純物層の第２面に第２電極層を形成する第２電極層形成工程と、
    前記トレンチ形成工程の後、かつ、前記ゲート電極層形成工程の前に、前記複数のトレンチのそれぞれの内面においてアルミニウムと窒素とを含んだ複数の窒化物結晶絶縁層をそれぞれ形成する窒化物結晶絶縁層形成工程と、
    を備えた半導体装置の製造方法。
  12. 前記窒化物結晶絶縁層形成工程は、前記複数の窒化物結晶絶縁層をヘテロエピタキシャル成長させる工程を含んだ請求項１１に記載の半導体装置の製造方法。
  13. 前記トレンチ形成工程の後、前記複数のトレンチの底面と側面との境界部をラウンド化するアニール工程、
    を備えた請求項１１に記載の半導体装置の製造方法。
  14. 前記窒化物結晶絶縁層形成工程は、キャリアガスとして水素を供給する工程を含んだ請求項１１に記載の半導体装置の製造方法。
  15. 前記窒化物結晶絶縁層形成工程は、ＭＯＣＶＤ法またはＡＬＤ法により前記複数の窒化物結晶絶縁層を形成する工程を含んだ請求項１１に記載の半導体装置の製造方法。
  16. 前記複数のトレンチのそれぞれの内部において前記複数の窒化物結晶絶縁層の上に複数の酸化物層をそれぞれ形成する酸化物層形成工程、
    を備え、
    前記ゲート電極層形成工程は、前記複数のトレンチのそれぞれの内部において前記複数の酸化物層の上に前記複数のゲート電極層をそれぞれ形成する工程を含んだ請求項１１に記載の半導体装置の製造方法。
  17. 前記トレンチ形成工程は、前記複数のトレンチの側面が非極性面となるように前記複数のトレンチを形成する工程を含んだ請求項１１から請求項１６のいずれか一項に記載の半導体装置の製造方法。

JP2022128422A 2022-08-10 2022-08-10 半導体装置、半導体装置の製造方法 Pending JP2024025184A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022128422A JP2024025184A (ja) 2022-08-10 2022-08-10 半導体装置、半導体装置の製造方法
CN202310967603.8A CN117594653A (zh) 2022-08-10 2023-08-02 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022128422A JP2024025184A (ja) 2022-08-10 2022-08-10 半導体装置、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2024025184A true JP2024025184A (ja) 2024-02-26

Family

ID=89915540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022128422A Pending JP2024025184A (ja) 2022-08-10 2022-08-10 半導体装置、半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2024025184A (ja)
CN (1) CN117594653A (ja)

Also Published As

Publication number Publication date
CN117594653A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
JP6058170B2 (ja) 炭化珪素半導体装置
JP5430677B2 (ja) エピタキシャルウエハ及び半導体素子
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP6634914B2 (ja) 炭化珪素半導体装置
JP6543814B2 (ja) 半導体装置及びその製造方法
JP5649152B1 (ja) 半導体装置及びその製造方法
JPWO2008056698A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2012049491A (ja) 半導体装置
JP2011140429A (ja) エピタキシャルウエハ及び半導体素子
JP2019134164A (ja) 半導体装置および半導体装置の製造方法
JP6035763B2 (ja) ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法
JP7196458B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP5417760B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2024025184A (ja) 半導体装置、半導体装置の製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
US20220406931A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2020068241A (ja) 半導体装置、基板、及び、半導体装置の製造方法
JP2014013850A (ja) 炭化珪素基板および半導体装置の製造方法、ならびに炭化珪素基板および半導体装置
US20130102141A1 (en) Method for manufacturing semiconductor device
JP4029731B2 (ja) 半導体装置の製造方法
EP4449476A1 (en) Reducing electrical activity of defects in silicon carbide grown on silicon