JP2024024647A - metal parts - Google Patents
metal parts Download PDFInfo
- Publication number
- JP2024024647A JP2024024647A JP2023202508A JP2023202508A JP2024024647A JP 2024024647 A JP2024024647 A JP 2024024647A JP 2023202508 A JP2023202508 A JP 2023202508A JP 2023202508 A JP2023202508 A JP 2023202508A JP 2024024647 A JP2024024647 A JP 2024024647A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- lead frame
- semiconductor device
- temperature environment
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 title claims abstract description 37
- 238000007747 plating Methods 0.000 claims abstract description 96
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 34
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 abstract description 22
- 229920005989 resin Polymers 0.000 description 39
- 239000011347 resin Substances 0.000 description 39
- 230000000052 comparative effect Effects 0.000 description 37
- 238000007789 sealing Methods 0.000 description 24
- 238000009713 electroplating Methods 0.000 description 13
- 238000012360 testing method Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 238000011156 evaluation Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 238000000465 moulding Methods 0.000 description 6
- 239000002253 acid Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000005238 degreasing Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- -1 organic acid salts Chemical class 0.000 description 3
- 150000003839 salts Chemical class 0.000 description 3
- LFAGQMCIGQNPJG-UHFFFAOYSA-N silver cyanide Chemical compound [Ag+].N#[C-] LFAGQMCIGQNPJG-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910002651 NO3 Inorganic materials 0.000 description 2
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000009864 tensile test Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 150000002823 nitrates Chemical class 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/46—Electroplating: Baths therefor from solutions of silver
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】高温環境下での半導体装置の信頼性を向上させる金属部品を提供する。【解決手段】金属部品1は、半導体装置の製造に用いられる金属部品であって、導電性を有する基材2と、基材の表面2aの全面または一部に形成される貴金属めっき層3と、を備える。貴金属めっき層は、表面3aに凹凸形状を有し、凹凸形状における凸部3bのアスペクト比が0.3以上である。【選択図】図2The present invention provides a metal component that improves the reliability of a semiconductor device in a high-temperature environment. A metal component 1 is a metal component used in manufacturing a semiconductor device, and includes a conductive base material 2 and a noble metal plating layer 3 formed on the entire surface or a part of a surface 2a of the base material. , is provided. The noble metal plating layer has an uneven shape on the surface 3a, and the aspect ratio of the convex portions 3b in the uneven shape is 0.3 or more. [Selection diagram] Figure 2
Description
開示の実施形態は、金属部品に関する。 TECHNICAL FIELD The disclosed embodiments relate to metal parts.
従来、半導体装置の製造に用いられるリードフレーム等の金属部品において、金属基材の表面の一部または全面に貴金属めっき層を形成する技術が知られている。中でも、Cuを主体とした金属基材の一部にAgめっき層を形成した金属部品は、高い放熱性と導電性から、信頼性が要求される半導体装置に広く採用されている(特許文献1参照)。 2. Description of the Related Art Conventionally, in metal parts such as lead frames used in the manufacture of semiconductor devices, a technique is known in which a noble metal plating layer is formed on a part or the entire surface of a metal base material. Among these, metal parts in which an Ag plating layer is formed on a part of a metal base material mainly made of Cu are widely used in semiconductor devices that require reliability due to their high heat dissipation and conductivity (Patent Document 1) reference).
半導体装置は、半導体素子や金属部品等を樹脂で封止しており、金属と樹脂との界面が存在している。金属と樹脂とでは熱膨張係数が大きく異なるため、実装時や駆動時の熱により、金属と樹脂との界面における応力が増加し、かかる封止樹脂とめっき層との間の接着強度が低下する場合がある。これにより、封止樹脂とめっき層との間に剥離が生じ、半導体装置の信頼性が低下してしまう恐れがあった。 In a semiconductor device, semiconductor elements, metal parts, and the like are sealed with resin, and an interface between the metal and the resin exists. Since the thermal expansion coefficients of metal and resin are significantly different, the heat generated during mounting and driving increases stress at the interface between metal and resin, reducing the adhesive strength between the sealing resin and the plating layer. There are cases. This may cause peeling between the sealing resin and the plating layer, reducing the reliability of the semiconductor device.
実施形態の一態様は、上記に鑑みてなされたものであって、高温環境下での半導体装置の信頼性を向上させることができる金属部品を提供することを目的とする。 One aspect of the embodiment has been made in view of the above, and aims to provide a metal component that can improve the reliability of a semiconductor device in a high-temperature environment.
実施形態の一態様に係る金属部品は、半導体装置の製造に用いられる金属部品において、導電性を有する基材と、前記基材の表面の全面または一部に形成される貴金属めっき層と、を備える。また、前記貴金属めっき層は、表面に凹凸形状を有し、前記凹凸形状における凸部のアスペクト比が0.3以上である。 A metal component according to one aspect of the embodiment is a metal component used for manufacturing a semiconductor device, and includes a conductive base material and a noble metal plating layer formed on the entire surface or a part of the surface of the base material. Be prepared. Further, the noble metal plating layer has an uneven shape on the surface, and the aspect ratio of the convex portion in the uneven shape is 0.3 or more.
実施形態の一態様によれば、高温環境下での半導体装置の信頼性を向上させることができる。 According to one aspect of the embodiment, reliability of a semiconductor device in a high-temperature environment can be improved.
以下、添付図面を参照して、本願の開示する半導体装置の製造に用いられる金属部品のうち、その一例としてリードフレームについて説明する。なお、以下に示す実施形態により本開示が限定されるものではない。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a lead frame will be described as an example of metal parts used for manufacturing a semiconductor device disclosed in the present application with reference to the accompanying drawings. Note that the present disclosure is not limited to the embodiments described below.
また、図面は模式的なものであり、各要素の寸法の関係、各要素の比率等は、現実と異なる場合があることに留意する必要がある。さらに、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。 Furthermore, it should be noted that the drawings are schematic, and the dimensional relationship of each element, the ratio of each element, etc. may differ from reality. Furthermore, drawings may include portions with different dimensional relationships and ratios.
従来、半導体装置の製造に用いられるリードフレーム等の金属部品において、金属基材の表面の一部または全面にAgめっき層などの貴金属めっき層を形成する技術が知られている。Agめっき層を金属基材の表面に形成することにより、金属基材と半導体素子およびボンディングワイヤとの間の接合強度を向上させることができることから、半導体装置の信頼性を向上させることができる。 2. Description of the Related Art Conventionally, in metal components such as lead frames used in the manufacture of semiconductor devices, a technique is known in which a noble metal plating layer such as an Ag plating layer is formed on a part or the entire surface of a metal base material. By forming the Ag plating layer on the surface of the metal base material, the bonding strength between the metal base material, the semiconductor element, and the bonding wire can be improved, and therefore the reliability of the semiconductor device can be improved.
中でも、Cuを主体とした金属基材の表面の一部にAgめっき層を形成したリードフレームは、高い放熱性と導電性を有し、信頼性が要求される半導体装置に広く採用されている。 Among these, lead frames, which have a Ag plating layer formed on part of the surface of a metal base material mainly made of Cu, have high heat dissipation and conductivity, and are widely used in semiconductor devices that require reliability. .
半導体装置は、半導体素子や金属部品等を樹脂で封止しており、金属と樹脂との界面が存在している。金属と樹脂とでは熱膨張係数が大きく異なるため、実装時や駆動時の熱により、金属と樹脂との界面で応力が増加する。 In a semiconductor device, semiconductor elements, metal parts, and the like are sealed with resin, and an interface between the metal and the resin exists. Since the thermal expansion coefficients of metal and resin are significantly different, stress increases at the interface between metal and resin due to heat during mounting and driving.
特に、実装時のはんだリフロー温度は樹脂のガラス転移温度よりも高く、かかる封止樹脂と金属部品との間の接着強度を極端に低下させてしまう。これにより、樹脂との接着強度が低い貴金属めっき層が応力に耐え切れず、封止樹脂との間に剥離が生じ、半導体装置の信頼性が低下してしまう恐れがあった。 In particular, the solder reflow temperature during mounting is higher than the glass transition temperature of the resin, which extremely reduces the adhesive strength between the sealing resin and the metal component. As a result, the noble metal plating layer, which has a low adhesive strength with the resin, cannot withstand the stress, and peeling occurs between the noble metal plating layer and the sealing resin, which may reduce the reliability of the semiconductor device.
そこで、上述の問題点を克服し、高温環境下での半導体装置の信頼性を向上させることができる技術の実現が期待されている。 Therefore, there are expectations for the realization of a technology that can overcome the above-mentioned problems and improve the reliability of semiconductor devices in high-temperature environments.
<リードフレームおよび半導体装置>
最初に、図1を参照しながら、実施形態に係るリードフレーム1および半導体装置100について説明する。図1の(a)は、実施形態に係るリードフレーム1の模式図であり、図1の(b)は、実施形態に係る半導体装置100を示す断面図である。
<Lead frames and semiconductor devices>
First, a
図1の(a)に示すリードフレーム1は、QFP(Quad Flat Package)タイプの半導体装置100の製造に用いられるリードフレームについて示している。なお、本開示の技術は、その他のタイプ、たとえばSOP(Small Outline Package)や半導体装置の裏面にリードが露出するQFN(Quad Flat Non-lead package)などの半導体装置の製造に用いられるリードフレームに適用してもよい。
A
実施形態に係るリードフレーム1は、たとえば平面視で帯形状を有し、長手方向に沿って複数の単位リードフレーム10が並んで形成されている。かかる単位リードフレーム10は、リードフレーム1を用いて製造される半導体装置100の一つ一つに対応する部位である。なお、リードフレーム1の長手方向に沿ってだけでなく、幅方向にも沿って複数の単位リードフレーム10が並んで形成されていてもよい。
The
図1の(a)に示すように、単位リードフレーム10は、ダイパッド11と、複数のリード12と、ダムバー13とを有する。なお、図1の(a)には図示していないが、リードフレーム1における長辺側の側面にパイロット孔が並んで設けられていてもよい。
As shown in FIG. 1A, the
ダイパッド11は、たとえば、単位リードフレーム10の中央部分に設けられる。かかるダイパッド11のおもて面側には、図1の(b)に示すように、半導体素子101が搭載可能である。
The
ダイパッド11は、ダイパッド支持部11aによって単位リードフレーム10の外縁部との間が連結され、単位リードフレーム10に支持される。かかるダイパッド支持部11aは、たとえば、ダイパッド11の四隅にそれぞれ設けられる。
The
複数のリード12は、ダイパッド11の周囲に並んで配置されており、それぞれの先端部12aが単位リードフレーム10の外縁部からダイパッド11に向かって伸びている。かかるリード12は、図1の(b)に示すように、半導体装置100の接続端子として機能する。
The plurality of leads 12 are arranged side by side around the
リード12は、先端部12aおよび基端部12bを有する。図1の(b)に示すように、半導体装置100において、リード12の先端部12aにはCuやCu合金、Au、Au合金などで構成されるボンディングワイヤ102が接続される。そのため、リードフレーム1には、ボンディングワイヤ102との高い接合特性が求められる。ダムバー13は、隣接するリード12同士の間を接続する。
The lead 12 has a
半導体装置100は、リードフレーム1、半導体素子101およびボンディングワイヤ102に加えて、封止樹脂103を有する。封止樹脂103は、たとえば、エポキシ樹脂などで構成され、モールド工程などにより所定の形状に成型される。封止樹脂103は、半導体素子101やボンディングワイヤ102、ダイパッド11の表面、リード12の先端部12aなどを封止する。
The
また、リード12の基端部12bは、半導体装置100の外部端子(アウターリード)として機能し、基板にはんだ接合される。また、ダイパッド11の裏面が封止樹脂103から露出するタイプやヒートスラグを設けるタイプの半導体装置100においては、それらの裏面が基板にはんだ接合される。そのため、リードフレーム1には、はんだに対する高い濡れ性が求められる。
Further, the
なお、ダムバー13は、封止樹脂103を成型するモールド工程において、使用している樹脂が基端部12b(アウターリード)側に漏れ出さないためのダムの機能を有し、半導体装置100の製造工程において最終的に切断される。
Note that the
ここで、実施形態に係るリードフレーム1では、ダイパッド11およびリード12の先端部12aにめっき層3が形成される。かかるめっき層3は、貴金属めっき層の一例であり、たとえば、Ag(銀)を主成分として構成される。
Here, in the
これにより、リードフレーム1とボンディングワイヤ102との間の接合強度を向上させることができる。さらに、リードフレーム1とはんだとの間の接合強度を向上させることができることから、リードフレーム1と半導体素子101との間の接合強度を向上させることができる。
Thereby, the bonding strength between the
<リードフレームの詳細>
つづいて、実施形態に係るリードフレーム1の詳細について、図2を参照しながら説明する。図2は、実施形態に係るリードフレーム1の拡大断面図である。
<Lead frame details>
Next, details of the
図2に示すように、実施形態に係るリードフレーム1は、基材2と、めっき層3とを備える。基材2は、導電性を有する材料(たとえば、銅や銅合金、鉄ニッケル合金などの金属材料)で構成される。
As shown in FIG. 2, the
めっき層3は、基材2の表面2aに形成され、実施形態ではAgを主成分とするめっき層である。さらに、めっき層3は、図2に示すように、表面3aに凹凸形状を有する。すなわち、めっき層3の表面3aは、複数の凸部3bを有する。
The
なお、基材2とめっき層3との間に、金属拡散防止や耐熱性向上を目的として、Cu、Ni、Pd、Au、Ag等を主成分とするめっき層を、下地めっき層として少なくとも一層形成してもよい。また、Au、Pt、Pd、Ag等を主成分とするめっき層をめっき層3の表面に形成してもよい。
In addition, between the
ここで、実施形態では、めっき層3の表面3aに形成される凸部3bのアスペクト比(すなわち、凸部3bの幅に対する凸部3bの高さの割合)が0.3以上であるとよい。これにより、半導体装置100が高温環境下にさらされる際(たとえば、リフロー工程でプリント基板等に実装される際)に生じる、封止樹脂103とめっき層3との間における接着強度の低下を最小限に抑えることができる。
Here, in the embodiment, the aspect ratio of the
したがって、実施形態によれば、高温環境下での半導体装置100の信頼性を向上させることができる。
Therefore, according to the embodiment, the reliability of the
また、実施形態では、めっき層3の表面3aに形成される凸部3bのアスペクト比が0.5以上であるとさらによい。これにより、半導体装置100が高温環境下にさらされる際に生じる、封止樹脂103とめっき層3との間における接着強度の低下をさらに抑えることができる。
Further, in the embodiment, it is further preferable that the aspect ratio of the
したがって、実施形態によれば、高温環境下での半導体装置100の信頼性をさらに向上させることができる。
Therefore, according to the embodiment, the reliability of the
なお、実施形態において、めっき層3の表面3aに形成される凸部3bのアスペクト比は、1.2以下であるとよい。これにより、表面3aに凹凸形状を有するめっき層3を簡便に形成することができることから、リードフレーム1の製造コストを低減することができる。
In the embodiment, the aspect ratio of the
また、実施形態では、基材2に形成されためっき層3を封止樹脂103で封止し、260(℃)に加熱した際のめっき層3と封止樹脂103との間のシア強度が、2(MPa)以上であるとよい。
Further, in the embodiment, the shear strength between the
このように、半導体装置100が高温環境下にさらされる際の封止樹脂103とめっき層3との間の接着強度(すなわち、シア強度)を所定の値以上にすることにより、高温環境下での半導体装置100の信頼性をさらに向上させることができる。
In this way, by setting the adhesive strength (i.e., shear strength) between the sealing
また、実施形態では、基材2に形成されためっき層3を封止樹脂103で封止し、260(℃)に加熱した際のめっき層3と封止樹脂103との間のシア強度が、加熱前のめっき層3と封止樹脂103との間のシア強度の10(%)以上であるとよい。
Further, in the embodiment, the shear strength between the
このように、半導体装置100が高温環境下にさらされる際に生じる、封止樹脂103とめっき層3との間の接着強度(すなわち、シア強度)の残存率を所定の比率以上にすることにより、高温環境下での半導体装置100の信頼性をさらに向上させることができる。
In this way, by increasing the residual rate of adhesive strength (i.e., shear strength) between the sealing
また、実施形態では、めっき層3に対するステッチプル強度試験において、プル強度が5.0(g)以上であるとよい。このように、めっき層3とボンディングワイヤ102との間の接合強度に関する試験であるステッチプル強度試験において、接合強度を所定の値以上にすることにより、半導体装置100の信頼性をさらに向上させることができる。
Further, in the embodiment, in a stitch pull strength test for the
以下、実施例および比較例を参照しながら本開示の内容をより詳細に説明するが、本開示は下記の実施例に限定されるものではない。 Hereinafter, the contents of the present disclosure will be described in more detail with reference to Examples and Comparative Examples, but the present disclosure is not limited to the Examples below.
<評価1>
[実施例1]
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、電解めっき処理でAgめっき層を形成した。
<
[Example 1]
First, a lead frame base material containing copper as a main component was prepared. Next, after degreasing and acid washing the base material, an Ag plating layer was formed on the surface of the base material by electrolytic plating treatment.
この電解めっき処理におけるめっき浴は、硝酸塩や有機酸塩などの電導塩をベースとした浴に、K(AgCN2):120(g/L)、粗化添加剤:80(ml/L)を添加して建浴した。そして、電解めっき処理の処理条件を、浴温:61(℃)、電流密度:70(A/dm2)とし、Agめっき層を5μmの厚みで形成した。 The plating bath used in this electrolytic plating process is a bath based on conductive salts such as nitrates and organic acid salts, K (AgCN 2 ): 120 (g/L), and roughening additive: 80 (ml/L). I added it and prepared a bath. Then, the electrolytic plating treatment conditions were bath temperature: 61 (° C.), current density: 70 (A/dm 2 ), and an Ag plating layer was formed with a thickness of 5 μm.
かかる条件で電解めっき処理を施すことにより、Agめっき層の表面が凹凸形状であるAgめっき層が形成された。また、かかる凹凸形状における凸部のアスペクト比は、0.55であった。これにより、実施例1のリードフレームを得た。 By performing the electrolytic plating treatment under these conditions, an Ag plating layer having an uneven surface was formed. Further, the aspect ratio of the convex portions in this uneven shape was 0.55. Thereby, the lead frame of Example 1 was obtained.
なお、本開示において、表面に形成される凸部のアスペクト比は、株式会社キーエンス製の形状解析レーザ顕微鏡VK-X210を用い、室温環境下で測定した。また、かかるアスペクト比の値は、N=20の平均値を用いた。 In the present disclosure, the aspect ratio of the convex portions formed on the surface was measured at room temperature using a shape analysis laser microscope VK-X210 manufactured by Keyence Corporation. Moreover, the average value of N=20 was used as the value of the aspect ratio.
[実施例2~14]
上述の実施例1と同様な方法を用いて、表面に凹凸形状が形成されたAgめっき層を有する実施例2~14のリードフレームを得た。なお、実施例2~14では、Agめっき層に形成される凸部のアスペクト比がさまざまな値となるように、電解めっき処理の条件を適宜調整した。
[Examples 2 to 14]
Using the same method as in Example 1 above, lead frames of Examples 2 to 14 having Ag plating layers with irregularities formed on the surface were obtained. In Examples 2 to 14, the conditions of the electrolytic plating treatment were adjusted as appropriate so that the aspect ratios of the convex portions formed on the Ag plating layer varied.
[比較例1]
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った。これにより、比較例1のリードフレームを得た。すなわち、比較例1のリードフレームは、表面にAgめっき層が形成されず、銅の基材がそのまま露出するリードフレームである。
[Comparative example 1]
First, a lead frame base material containing copper as a main component was prepared. Next, the base material was degreased and washed with acid. As a result, a lead frame of Comparative Example 1 was obtained. That is, the lead frame of Comparative Example 1 is a lead frame in which an Ag plating layer is not formed on the surface and the copper base material is exposed as it is.
[比較例2]
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、電解めっき処理でAgめっき層を形成した。
[Comparative example 2]
First, a lead frame base material containing copper as a main component was prepared. Next, after degreasing and acid washing the base material, an Ag plating layer was formed on the surface of the base material by electrolytic plating treatment.
この電解めっき処理におけるめっき浴は、硝酸塩や有機酸塩などの電導塩をベースとした浴に、K(AgCN2):120(g/L)を添加して建浴した。そして、電解めっき処理の処理条件を、浴温:65(℃)、電流密度:70(A/dm2)とし、Agめっき層を5μmの厚みで形成した。 A plating bath for this electrolytic plating process was prepared by adding K(AgCN 2 ): 120 (g/L) to a bath based on a conductive salt such as a nitrate or an organic acid salt. Then, the electrolytic plating treatment conditions were bath temperature: 65 (° C.), current density: 70 (A/dm 2 ), and an Ag plating layer was formed with a thickness of 5 μm.
かかる条件で電解めっき処理を施すことにより、Agめっき層の表面が平滑なAgめっき層が形成された。すなわち、比較例2のAgめっき層では、凸部のアスペクト比がほぼゼロであった。これにより、比較例2のリードフレームを得た。 By performing the electrolytic plating treatment under these conditions, an Ag plating layer with a smooth surface was formed. That is, in the Ag plating layer of Comparative Example 2, the aspect ratio of the protrusions was approximately zero. Thereby, a lead frame of Comparative Example 2 was obtained.
つづいて、上記にて得られた実施例1~14および比較例1、2のリードフレームのシア強度を評価した。図3は、シア強度試験の試験用サンプルについて説明するための図である。まず、図3に示すように、実施例1~14および比較例1、2のリードフレームの表面に、エポキシ樹脂(EME-G631H)からなる樹脂カップを成形した。 Subsequently, the shear strength of the lead frames of Examples 1 to 14 and Comparative Examples 1 and 2 obtained above was evaluated. FIG. 3 is a diagram for explaining a test sample for a shear strength test. First, as shown in FIG. 3, resin cups made of epoxy resin (EME-G631H) were molded on the surfaces of the lead frames of Examples 1 to 14 and Comparative Examples 1 and 2.
かかる樹脂カップの成形条件は、成形温度:180(℃)、成形時間:90(秒)、キュア温度:180(℃)、キュア時間:4(時間)であった。 The molding conditions for this resin cup were molding temperature: 180 (°C), molding time: 90 (seconds), curing temperature: 180 (°C), and curing time: 4 (hours).
次に、SEMI標準規格G69-0996により規定される手順に従って、カップシア試験を実施した。具体的には、各試験用サンプルの樹脂カップに図示しないゲージを押しつけて、図3の矢印方向に移動させ、せん断強さを測定した。かかる測定の際のゲージの高さ(シア高さ)は100(μm)、ゲージの速度(シア速度)は100(μm/s)であった。 A cup shear test was then conducted according to the procedure specified by SEMI standard G69-0996. Specifically, a gauge (not shown) was pressed against the resin cup of each test sample and moved in the direction of the arrow in FIG. 3 to measure the shear strength. The height of the gauge (shear height) during this measurement was 100 (μm), and the speed of the gauge (shear speed) was 100 (μm/s).
図4の(a)は、比較例1、2および実施例1に係るリードフレームの室温環境下でのシア強度を示す図である。図4の(a)に示すように、平滑なAgめっき層が形成された比較例2と、凸部が0.3以上のアスペクト比を有するAgめっき層が形成された実施例1との比較により、実施例1のリードフレームは、室温環境下において、シア強度が増加していることがわかる。 FIG. 4A is a diagram showing the shear strength of the lead frames according to Comparative Examples 1 and 2 and Example 1 in a room temperature environment. As shown in FIG. 4(a), comparison between Comparative Example 2 in which a smooth Ag plating layer was formed and Example 1 in which a Ag plating layer in which the convex portions had an aspect ratio of 0.3 or more was formed. It can be seen that the lead frame of Example 1 has increased shear strength in a room temperature environment.
したがって、実施形態によれば、室温環境下での半導体装置の信頼性を向上させることができる。 Therefore, according to the embodiment, the reliability of the semiconductor device in a room temperature environment can be improved.
なお、銀と比べて銅は封止樹脂に対して良好な密着性を示すことから、図4の(a)に示すように、室温環境下では、比較例1のリードフレームのシア強度は良好な値を示している。 In addition, since copper exhibits better adhesion to the sealing resin than silver, the shear strength of the lead frame of Comparative Example 1 was good at room temperature, as shown in Figure 4 (a). It shows the value.
図4の(b)は、比較例1、2および実施例1に係るリードフレームの高温環境下でのシア強度を示す図である。かかる測定結果は、260(℃)の環境下で実施したシア強度試験の結果である。 FIG. 4B is a diagram showing the shear strength of the lead frames according to Comparative Examples 1 and 2 and Example 1 in a high-temperature environment. These measurement results are the results of a shear strength test conducted in an environment of 260 (° C.).
図4の(b)に示すように、高温環境下では、比較例1、2のリードフレームは、シア強度が大きく低下しているのに対し、実施例1のリードフレームでは、シア強度の低下が最小限に押さえ込まれている。 As shown in FIG. 4(b), under high-temperature environments, the shear strength of the lead frames of Comparative Examples 1 and 2 decreases significantly, whereas the shear strength of the lead frame of Example 1 decreases. is kept to a minimum.
具体的には、比較例1のリードフレームは、室温環境下に対して高温環境下ではシア強度が約6(%)まで低下している。また、比較例2のリードフレームは、室温環境下に対して高温環境下ではシア強度が約5(%)まで低下している。一方で、実施例1のリードフレームは、室温環境下に対して高温環境下ではシア強度が約15(%)の低下に留まっている。 Specifically, in the lead frame of Comparative Example 1, the shear strength is reduced to about 6 (%) in a high temperature environment compared to a room temperature environment. Further, in the lead frame of Comparative Example 2, the shear strength is reduced to about 5 (%) in a high temperature environment compared to a room temperature environment. On the other hand, in the lead frame of Example 1, the shear strength was only about 15% lower in a high temperature environment than in a room temperature environment.
このように、比較例1、2と実施例1との比較により、実施例1のリードフレームは、高温環境下において、封止樹脂とめっき層との間における接着強度の低下が最小限に抑えられている。したがって、実施形態によれば、高温環境下での半導体装置の信頼性を向上させることができる。 As described above, a comparison between Comparative Examples 1 and 2 and Example 1 shows that the lead frame of Example 1 minimizes the decrease in adhesive strength between the sealing resin and the plating layer in a high-temperature environment. It is being Therefore, according to the embodiment, the reliability of the semiconductor device in a high temperature environment can be improved.
つづいて、実施例2~6および比較例2のリードフレームの表面粗さRaおよび表面積増加率を評価した。かかるリードフレームの表面粗さRaおよび表面積増加率は、株式会社キーエンス製の形状解析レーザ顕微鏡VK-X210を用い、室温環境下で測定した。 Subsequently, the surface roughness Ra and surface area increase rate of the lead frames of Examples 2 to 6 and Comparative Example 2 were evaluated. The surface roughness Ra and surface area increase rate of the lead frame were measured at room temperature using a shape analysis laser microscope VK-X210 manufactured by Keyence Corporation.
図5の(a)は、比較例2および実施例2~6に係るリードフレームの高温環境下(260℃)でのシア強度と、表面粗さRaとの関係を示す図である。図5の(a)に示す実施例2~6の比較により、めっき層の表面粗さRaが高いリードフレームであっても、高温環境下のシア強度は向上していないことがわかる。 FIG. 5(a) is a diagram showing the relationship between shear strength and surface roughness Ra in a high temperature environment (260° C.) of lead frames according to Comparative Example 2 and Examples 2 to 6. A comparison of Examples 2 to 6 shown in FIG. 5(a) shows that even lead frames with high surface roughness Ra of the plating layer do not have improved shear strength in a high temperature environment.
すなわち、実施形態において、めっき層の表面粗さRaと高温環境下のシア強度とは、相関性が低いことが明らかとなった。 That is, in the embodiment, it has become clear that the surface roughness Ra of the plating layer and the shear strength under a high temperature environment have a low correlation.
図5の(b)は、比較例2および実施例2~6に係るリードフレームの高温環境下(260℃)でのシア強度と、表面積増加率との関係を示す図である。図5の(b)に示す実施例2~6の比較により、めっき層の表面積増加率が高いリードフレームであっても、高温環境下のシア強度は向上していないことがわかる。 FIG. 5(b) is a diagram showing the relationship between shear strength and surface area increase rate in a high temperature environment (260° C.) of lead frames according to Comparative Example 2 and Examples 2 to 6. A comparison of Examples 2 to 6 shown in FIG. 5(b) shows that even in lead frames in which the surface area increase rate of the plating layer is high, the shear strength under a high temperature environment is not improved.
すなわち、実施形態において、めっき層の表面積増加率と高温環境下のシア強度とは、相関性が低いことが明らかとなった。 That is, in the embodiment, it has become clear that the surface area increase rate of the plating layer and the shear strength in a high temperature environment have a low correlation.
図6は、比較例2および実施例2~6に係るリードフレームの高温環境下でのシア強度と、アスペクト比との関係を示す図である。図6に示す実施例2~6の比較により、めっき層に形成される凸部のアスペクト比が高いリードフレームでは、高温環境下のシア強度が向上していることがわかる。 FIG. 6 is a diagram showing the relationship between the shear strength in a high temperature environment and the aspect ratio of lead frames according to Comparative Example 2 and Examples 2 to 6. A comparison of Examples 2 to 6 shown in FIG. 6 shows that lead frames in which the aspect ratio of the convex portions formed in the plating layer is high have improved shear strength in a high-temperature environment.
すなわち、実施形態において、めっき層に形成される凸部のアスペクト比と高温環境下のシア強度とは、相関性が高いことが明らかとなった。 That is, in the embodiment, it has become clear that the aspect ratio of the convex portions formed in the plating layer and the shear strength in a high temperature environment are highly correlated.
図7は、実施形態に係るリードフレームにおけるアスペクト比と高温環境下でのシア強度との相関関係を示す図である。図7に示す結果から、めっき層に形成される凸部のアスペクト比と高温環境下のシア強度とは、高い相関性を有することが明らかとなった。 FIG. 7 is a diagram showing the correlation between the aspect ratio and shear strength in a high temperature environment in the lead frame according to the embodiment. The results shown in FIG. 7 revealed that the aspect ratio of the convex portions formed in the plating layer and the shear strength in a high temperature environment have a high correlation.
ここまで説明したように、実施形態では、めっき層の表面粗さや表面積増加率ではなく、凸部のアスペクト比に着目してめっき層の表面形態を改質することとした。 As described above, in the embodiment, the surface morphology of the plating layer is modified by focusing on the aspect ratio of the convex portions, rather than the surface roughness or surface area increase rate of the plating layer.
そして、実施形態では、凸部のアスペクト比が0.3以上であるめっき層をリードフレームに形成することにより、高温環境下のシア強度を増加させることができることから、高温環境下での半導体装置の信頼性を向上させることができる。 In the embodiment, by forming a plating layer in which the aspect ratio of the convex portion is 0.3 or more on the lead frame, the shear strength in a high temperature environment can be increased. reliability can be improved.
<評価2>
[比較例3]
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、電解めっき処理でAgめっき層を形成した。
<
[Comparative example 3]
First, a lead frame base material containing copper as a main component was prepared. Next, after degreasing and acid washing the base material, an Ag plating layer was formed on the surface of the base material by electrolytic plating treatment.
この電解めっき処理におけるめっき浴は、硝酸塩や有機酸塩などの電導塩をベースとした浴に、K(AgCN2):120(g/L)を添加して建浴した。そして、電解めっき処理の処理条件を、浴温:65(℃)、電流密度:90(A/dm2)とし、Agめっき層を5μmの厚みで形成した。 A plating bath for this electrolytic plating process was prepared by adding K(AgCN 2 ): 120 (g/L) to a bath based on a conductive salt such as a nitrate or an organic acid salt. Then, the electrolytic plating treatment conditions were bath temperature: 65 (° C.), current density: 90 (A/dm 2 ), and an Ag plating layer was formed with a thickness of 5 μm.
かかる条件で電解めっき処理を施すことにより、Agめっき層の表面が粗化されている(無光沢である)Agめっき層が形成された。また、比較例3のAgめっき層では、凸部のアスペクト比が0.3未満であった。これにより、比較例3のリードフレームを得た。 By performing the electrolytic plating treatment under these conditions, an Ag plating layer with a roughened (matte) surface was formed. Furthermore, in the Ag plating layer of Comparative Example 3, the aspect ratio of the convex portions was less than 0.3. As a result, a lead frame of Comparative Example 3 was obtained.
つづいて、上記にて得られた比較例3および実施例2のリードフレームに対して、市販の走査電子顕微鏡(SEM)(株式会社日立ハイテクフィールディング製、日立超高分解能電界放出形走査電子顕微鏡S-4800)を用いて、表面形態および表面近傍の断面形態を評価した。 Subsequently, the lead frames of Comparative Example 3 and Example 2 obtained above were examined using a commercially available scanning electron microscope (SEM) (Hitachi High-Resolution Field Emission Scanning Electron Microscope S manufactured by Hitachi High-Tech Fielding Co., Ltd.). -4800) to evaluate the surface morphology and cross-sectional morphology near the surface.
なお、かかる表面形態および表面近傍の断面形態の評価は、熱処理前と、所定の熱処理(400(℃)、10分間)の後との両方で行った。 The surface morphology and the cross-sectional morphology near the surface were evaluated both before heat treatment and after predetermined heat treatment (400 (° C.), 10 minutes).
図8は、比較例3に係るリードフレームに形成されためっき層の熱処理前および熱処理後の表面形態および断面形態を示す図である。図8に示すように、比較例3のリードフレームにおいて、熱処理後のめっき層では再結晶化が進むため、表面の形態が大きく変化していることがわかる。 FIG. 8 is a diagram showing the surface morphology and cross-sectional morphology of the plating layer formed on the lead frame according to Comparative Example 3 before and after heat treatment. As shown in FIG. 8, it can be seen that in the lead frame of Comparative Example 3, recrystallization progresses in the plating layer after heat treatment, so the surface morphology changes significantly.
すなわち、比較例3のリードフレームを用いた半導体装置では、かかる表面形態の大きな変化に起因して、高温環境下においてめっき層と封止樹脂との剥離が生じる恐れがあるため、高温環境下での信頼性が悪化する恐れがある。 In other words, in the semiconductor device using the lead frame of Comparative Example 3, there is a risk that the plating layer and the sealing resin will peel off in a high-temperature environment due to such a large change in surface morphology. reliability may deteriorate.
図9は、実施例2に係るリードフレームに形成されためっき層の熱処理前および熱処理後の表面形態および断面形態を示す図である。図9に示すように、実施例2のリードフレームでは、熱処理後でも表面の形態はほとんど変化していないことがわかる。 FIG. 9 is a diagram showing the surface morphology and cross-sectional morphology of the plating layer formed on the lead frame according to Example 2 before and after heat treatment. As shown in FIG. 9, it can be seen that the surface morphology of the lead frame of Example 2 hardly changes even after the heat treatment.
また、図9に示す実施例2のリードフレームでは、熱処理前のアスペクト比が0.54であったのに対し、熱処理後のアスペクト比が0.53であった。すなわち、変形例2のリードフレームでは、熱処理後でもアスペクト比はほとんど変化していないことがわかる。 Further, in the lead frame of Example 2 shown in FIG. 9, the aspect ratio before heat treatment was 0.54, but the aspect ratio after heat treatment was 0.53. That is, it can be seen that in the lead frame of Modification Example 2, the aspect ratio hardly changes even after the heat treatment.
このように、実施例2のリードフレームは、熱履歴が加わった後でも表面形態が大きく変化せず、さらに凸部の高いアスペクト比が維持されていることから、封止樹脂とめっき層との間における接着強度の低下を最小限に抑えることができる。 In this way, the surface morphology of the lead frame of Example 2 does not change significantly even after being subjected to thermal history, and the high aspect ratio of the convex portions is maintained, so the relationship between the sealing resin and the plating layer is The decrease in adhesive strength between the two can be minimized.
<評価3>
次に、測定温度が変化した場合のシア強度の推移(すなわち、リードフレームに加わる熱履歴が変化した場合のシア強度の推移)について評価した。具体的には、図3に示した樹脂カップが表面に形成された実施例1のリードフレームに対して、160(℃)~400(℃)の間の所定の温度で10分間保持した後のシア強度をそれぞれ測定した。結果を図10に示す。
<
Next, the transition of shear strength when the measurement temperature changed (that is, the transition of shear strength when the thermal history applied to the lead frame changed) was evaluated. Specifically, the lead frame of Example 1 on which the resin cup shown in FIG. The shear strength of each was measured. The results are shown in FIG.
図10は、実施例1に係るリードフレームの熱履歴によるシア強度の推移について示す図である。図10に示すように、実施例1に係るリードフレームでは、160(℃)~400(℃)の範囲で熱履歴が加わった場合にも、熱環境下のシア強度が維持されていることがわかる。 FIG. 10 is a diagram showing changes in shear strength depending on the thermal history of the lead frame according to Example 1. As shown in FIG. 10, the lead frame according to Example 1 maintains shear strength in a thermal environment even when subjected to thermal history in the range of 160 (°C) to 400 (°C). Recognize.
したがって、実施形態によれば、160(℃)~400(℃)の範囲で熱履歴が加わった場合にも、封止樹脂とめっき層との間における接着強度の低下を最小限に抑えることができる。 Therefore, according to the embodiment, even when heat history is applied in the range of 160 (°C) to 400 (°C), the decrease in adhesive strength between the sealing resin and the plating layer can be minimized. can.
<評価4>
次に、実施例1および比較例2のリードフレームを用いて半導体装置を組み立てた際の組立評価と、実施例1および比較例2のリードフレームを用いて組み立てられた半導体装置の信頼性評価とを実施した。結果を表1に示す。
<
Next, we will discuss assembly evaluation when semiconductor devices were assembled using the lead frames of Example 1 and Comparative Example 2, and reliability evaluation of semiconductor devices assembled using the lead frames of Example 1 and Comparative Example 2. was carried out. The results are shown in Table 1.
表1に示すように、比較例2のリードフレームを用いた場合の組み立て評価と、実施例1のリードフレームを用いた場合の組み立て評価とは、いずれもすべての項目で良好な結果であった。 As shown in Table 1, both the assembly evaluation using the lead frame of Comparative Example 2 and the assembly evaluation using the lead frame of Example 1 had good results in all items. .
さらに、凹凸形状を有する表面に対しては低い値になりやすいステッチプル強度試験のプル強度に関しては、平滑な表面を有する比較例2のリードフレームよりも、凹凸形状を有する実施例1のリードフレームの方が良好な結果(Min.5.5(g))であった。これにより、実施形態では、半導体装置をさらに安定的に組み立てることができる。 Furthermore, regarding the pull strength of the stitch pull strength test, which tends to be lower for surfaces with uneven shapes, the lead frame of Example 1, which has an uneven surface, has a higher pull strength than the lead frame of Comparative Example 2, which has a smooth surface. The result was better (Min. 5.5 (g)). Thereby, in the embodiment, the semiconductor device can be assembled more stably.
なお、本開示におけるステッチプル強度試験は、以下のように評価した。まず、めっき層の表面にステッチ状にボンディングワイヤを接合した。次に、このステッチ状のボンディングワイヤにフックを引っ掛けて170μm/sの速度で引張試験を行い、かかる引張試験における引張強度をステッチプル強度試験の結果とした。 Note that the stitch pull strength test in the present disclosure was evaluated as follows. First, a bonding wire was bonded to the surface of the plating layer in a stitched manner. Next, a hook was hooked onto this stitch-like bonding wire to perform a tensile test at a speed of 170 μm/s, and the tensile strength in this tensile test was taken as the result of the stitch pull strength test.
また、表1に示すように、比較例2のリードフレームを用いた半導体装置の信頼性評価は良好な結果でなかったのに対し、実施例1のリードフレームを用いた半導体装置の信頼性評価は良好な結果であった。 In addition, as shown in Table 1, the reliability evaluation of the semiconductor device using the lead frame of Comparative Example 2 did not give good results, whereas the reliability evaluation of the semiconductor device using the lead frame of Example 1 The results were good.
すなわち、実施形態では、表面に形成される凸部のアスペクト比が0.3以上であるめっき層を用いることにより、半導体装置に高い信頼性を付与することができる。 That is, in the embodiment, high reliability can be imparted to the semiconductor device by using a plating layer in which the aspect ratio of the convex portions formed on the surface is 0.3 or more.
以上、本発明の実施形態について説明したが、本発明は上述の実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、上記の実施形態では、Agを主成分とするめっき層について示したが、本開示はかかる例に限られず、Ag以外の貴金属元素を主成分とするめっき層において、表面に形成される凸部のアスペクト比を0.3以上にしてもよい。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various changes can be made without departing from the spirit thereof. For example, in the above embodiment, a plating layer containing Ag as the main component was described, but the present disclosure is not limited to such an example, and the present disclosure is not limited to such an example. The aspect ratio of the portion may be 0.3 or more.
以上のように、実施形態に係る金属部品(リードフレーム1)は、半導体装置の製造に用いられる金属部品において、基材2と、貴金属めっき層(めっき層3)と、を備える。基材2は、導電性を有する。貴金属めっき層(めっき層3)は、基材2の表面の全面または一部に形成される。また、貴金属めっき層(めっき層3)は、表面3aに凹凸形状を有し、凹凸形状における凸部3bのアスペクト比が0.3以上である。これにより、高温環境下での半導体装置100の信頼性を向上させることができる。
As described above, the metal component (lead frame 1) according to the embodiment is a metal component used for manufacturing a semiconductor device, and includes a
また、実施形態に係る金属部品(リードフレーム1)において、貴金属めっき層(めっき層3)は、Agを主成分として含有する。これにより、リードフレーム1とボンディングワイヤ102との間の接合強度を向上させることができるとともに、リードフレーム1と半導体素子101との間の接合強度を向上させることができる。
Moreover, in the metal component (lead frame 1) according to the embodiment, the noble metal plating layer (plating layer 3) contains Ag as a main component. Thereby, the bonding strength between the
また、実施形態に係る金属部品(リードフレーム1)において、凸部3bのアスペクト比が0.5以上である。これにより、高温環境下での半導体装置100の信頼性をさらに向上させることができる。
Further, in the metal component (lead frame 1) according to the embodiment, the aspect ratio of the
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。 Further advantages and modifications can be easily deduced by those skilled in the art. Therefore, the broader aspects of the invention are not limited to the specific details and representative embodiments shown and described above. Accordingly, various changes may be made without departing from the spirit or scope of the general inventive concept as defined by the appended claims and their equivalents.
1 リードフレーム(金属部品の一例)
2 基材
2a 表面
3 めっき層(貴金属めっき層の一例)
3a 表面
3b 凸部
100 半導体装置
101 半導体素子
102 ボンディングワイヤ
103 封止樹脂
1 Lead frame (an example of metal parts)
2
Claims (3)
導電性を有する基材と、
前記基材の表面の全面または一部に形成される貴金属めっき層と、
を備え、
前記貴金属めっき層は、表面に凹凸形状を有し、前記凹凸形状における凸部のアスペクト比が0.3以上である
金属部品。 In metal parts used in the manufacture of semiconductor devices,
A base material having conductivity;
A noble metal plating layer formed on the entire surface or a part of the surface of the base material,
Equipped with
The noble metal plating layer has an uneven shape on the surface, and the aspect ratio of the convex portion in the uneven shape is 0.3 or more. A metal part.
請求項1に記載の金属部品。 The metal component according to claim 1, wherein the noble metal plating layer contains Ag as a main component.
請求項1または2に記載の金属部品。 The metal component according to claim 1 or 2, wherein the aspect ratio of the convex portion is 0.5 or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023202508A JP2024024647A (en) | 2021-07-28 | 2023-11-30 | metal parts |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021123496A JP7454530B2 (en) | 2021-07-28 | 2021-07-28 | metal parts |
JP2023202508A JP2024024647A (en) | 2021-07-28 | 2023-11-30 | metal parts |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021123496A Division JP7454530B2 (en) | 2021-07-28 | 2021-07-28 | metal parts |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2024024647A true JP2024024647A (en) | 2024-02-22 |
JP2024024647A5 JP2024024647A5 (en) | 2024-04-24 |
Family
ID=82656483
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021123496A Active JP7454530B2 (en) | 2021-07-28 | 2021-07-28 | metal parts |
JP2023202508A Pending JP2024024647A (en) | 2021-07-28 | 2023-11-30 | metal parts |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021123496A Active JP7454530B2 (en) | 2021-07-28 | 2021-07-28 | metal parts |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230047332A1 (en) |
EP (1) | EP4124678A1 (en) |
JP (2) | JP7454530B2 (en) |
CN (1) | CN115692353A (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH053277A (en) | 1991-06-25 | 1993-01-08 | Hitachi Ltd | Semiconductor device |
JPH0786484A (en) * | 1993-09-14 | 1995-03-31 | Matsushita Electron Corp | Resin-sealed semiconductor device |
JP6733941B1 (en) * | 2019-03-22 | 2020-08-05 | 大口マテリアル株式会社 | Substrate for mounting semiconductor elements |
JP6744020B1 (en) | 2019-03-22 | 2020-08-19 | 大口マテリアル株式会社 | Lead frame |
-
2021
- 2021-07-28 JP JP2021123496A patent/JP7454530B2/en active Active
-
2022
- 2022-07-14 CN CN202210824388.1A patent/CN115692353A/en active Pending
- 2022-07-19 EP EP22185760.0A patent/EP4124678A1/en active Pending
- 2022-07-22 US US17/871,281 patent/US20230047332A1/en active Pending
-
2023
- 2023-11-30 JP JP2023202508A patent/JP2024024647A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP7454530B2 (en) | 2024-03-22 |
US20230047332A1 (en) | 2023-02-16 |
CN115692353A (en) | 2023-02-03 |
EP4124678A1 (en) | 2023-02-01 |
JP2023019035A (en) | 2023-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3841768B2 (en) | Package parts and semiconductor packages | |
US6713852B2 (en) | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin | |
JP3760075B2 (en) | Lead frame for semiconductor packages | |
JP5863174B2 (en) | Manufacturing method of semiconductor device | |
US6583500B1 (en) | Thin tin preplated semiconductor leadframes | |
JP2009517869A (en) | Lead frame with improved solderability and improved moisture resistance reliability of semiconductor devices | |
US6995042B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
JP2009010407A (en) | Package component, manufacturing method therefor, and semiconductor package | |
US20020047186A1 (en) | Semiconductor leadframes comprising silver plating | |
US6545344B2 (en) | Semiconductor leadframes plated with lead-free solder and minimum palladium | |
JP2020155748A (en) | Lead frame | |
JPH06232313A (en) | Lead frame for semiconductor device and semiconductor device using the same | |
JP5264939B2 (en) | Package parts and semiconductor packages | |
JP7454530B2 (en) | metal parts | |
JP4628263B2 (en) | Package component, manufacturing method thereof, and semiconductor package | |
JP2000077593A (en) | Lead frame for semiconductor | |
JP6744020B1 (en) | Lead frame | |
JP6827150B1 (en) | Lead frame material and its manufacturing method, lead frame and electrical and electronic parts | |
US20220285252A1 (en) | Metal component | |
JPH10284666A (en) | Electronic component device | |
KR100691338B1 (en) | Leadframe for fabricating Semiconductor Device | |
TW541362B (en) | Lead-free electroplating process | |
JP2020155747A (en) | Lead frame | |
KR20060108353A (en) | Multi-layer metallic substrate for fabricating electronic device | |
JPH04174546A (en) | Manufacture of semiconductor lead frame |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240416 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240416 |