JP2023019035A - Metal component - Google Patents

Metal component Download PDF

Info

Publication number
JP2023019035A
JP2023019035A JP2021123496A JP2021123496A JP2023019035A JP 2023019035 A JP2023019035 A JP 2023019035A JP 2021123496 A JP2021123496 A JP 2021123496A JP 2021123496 A JP2021123496 A JP 2021123496A JP 2023019035 A JP2023019035 A JP 2023019035A
Authority
JP
Japan
Prior art keywords
plating layer
lead frame
semiconductor device
temperature environment
shear strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021123496A
Other languages
Japanese (ja)
Other versions
JP7454530B2 (en
Inventor
公彦 久保
Kimihiko Kubo
綾太 古野
Ryota FURUNO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2021123496A priority Critical patent/JP7454530B2/en
Priority to CN202210824388.1A priority patent/CN115692353A/en
Priority to EP22185760.0A priority patent/EP4124678A1/en
Priority to US17/871,281 priority patent/US20230047332A1/en
Publication of JP2023019035A publication Critical patent/JP2023019035A/en
Priority to JP2023202508A priority patent/JP2024024647A/en
Application granted granted Critical
Publication of JP7454530B2 publication Critical patent/JP7454530B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/46—Electroplating: Baths therefor from solutions of silver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

To improve the reliability of a semiconductor device under a high-temperature environment.SOLUTION: A metal component used for manufacturing a semiconductor device, comprises: a conductive base material; and a noble metal plating layer formed on the whole or a part of a surface of the base material. The noble metal plating layer has an uneven shape on its surface. An aspect ratio of a convex part in the uneven shape is equal to or more than 0.3.SELECTED DRAWING: Figure 2

Description

開示の実施形態は、金属部品に関する。 The disclosed embodiments relate to metal parts.

従来、半導体装置の製造に用いられるリードフレーム等の金属部品において、金属基材の表面の一部または全面に貴金属めっき層を形成する技術が知られている。中でも、Ｃｕを主体とした金属基材の一部にＡｇめっき層を形成した金属部品は、高い放熱性と導電性から、信頼性が要求される半導体装置に広く採用されている（特許文献１参照）。 2. Description of the Related Art Conventionally, there has been known a technique of forming a noble metal plating layer on a part or the entire surface of a metal substrate in a metal component such as a lead frame used for manufacturing a semiconductor device. Among them, metal parts in which an Ag plating layer is formed on a part of a metal base mainly composed of Cu are widely used in semiconductor devices that require reliability due to their high heat dissipation and conductivity (Patent Document 1 reference).

特開平０５－００３２７７号公報JP-A-05-003277

半導体装置は、半導体素子や金属部品等を樹脂で封止しており、金属と樹脂との界面が存在している。金属と樹脂とでは熱膨張係数が大きく異なるため、実装時や駆動時の熱により、金属と樹脂との界面における応力が増加し、かかる封止樹脂とめっき層との間の接着強度が低下する場合がある。これにより、封止樹脂とめっき層との間に剥離が生じ、半導体装置の信頼性が低下してしまう恐れがあった。 2. Description of the Related Art In a semiconductor device, semiconductor elements, metal parts, and the like are sealed with resin, and there is an interface between the metal and the resin. Since the coefficient of thermal expansion differs greatly between metal and resin, the stress at the interface between the metal and resin increases due to heat during mounting and driving, and the adhesive strength between the sealing resin and the plating layer decreases. Sometimes. As a result, peeling may occur between the sealing resin and the plating layer, and the reliability of the semiconductor device may deteriorate.

実施形態の一態様は、上記に鑑みてなされたものであって、高温環境下での半導体装置の信頼性を向上させることができる金属部品を提供することを目的とする。 One aspect of the embodiments has been made in view of the above, and an object thereof is to provide a metal component that can improve the reliability of a semiconductor device in a high-temperature environment.

実施形態の一態様に係る金属部品は、半導体装置の製造に用いられる金属部品において、導電性を有する基材と、前記基材の表面の全面または一部に形成される貴金属めっき層と、を備える。また、前記貴金属めっき層は、表面に凹凸形状を有し、前記凹凸形状における凸部のアスペクト比が０．３以上である。 A metal component according to one aspect of an embodiment is a metal component used in the manufacture of a semiconductor device, comprising a conductive base material and a noble metal plating layer formed on the entire surface or a part of the surface of the base material. Prepare. Further, the noble metal plating layer has an uneven shape on its surface, and the aspect ratio of the protrusions in the uneven shape is 0.3 or more.

実施形態の一態様によれば、高温環境下での半導体装置の信頼性を向上させることができる。 According to one aspect of the embodiment, it is possible to improve the reliability of the semiconductor device in a high temperature environment.

図１は、実施形態に係るリードフレームの模式図および実施形態に係る半導体装置を示す断面図である。FIG. 1 is a schematic diagram of a lead frame according to an embodiment and a cross-sectional view showing a semiconductor device according to the embodiment. 図２は、実施形態に係るリードフレームの拡大断面図である。FIG. 2 is an enlarged cross-sectional view of the lead frame according to the embodiment. 図３は、シア強度試験の試験用サンプルについて説明するための図である。FIG. 3 is a diagram for explaining a test sample for the shear strength test. 図４は、比較例１、２および実施例１に係るリードフレームの室温環境下および高温環境下でのシア強度を示す図である。FIG. 4 is a diagram showing the shear strength of the lead frames according to Comparative Examples 1 and 2 and Example 1 under a room temperature environment and a high temperature environment. 図５は、比較例２および実施例２～６に係るリードフレームの高温環境下でのシア強度と、表面粗さＲａとの関係を示す図、および比較例２および実施例２～６に係るリードフレームの高温環境下でのシア強度と、表面積増加率との関係を示す図である。FIG. 5 is a diagram showing the relationship between the shear strength in a high temperature environment and the surface roughness Ra of the lead frames according to Comparative Example 2 and Examples 2 to 6, and for Comparative Example 2 and Examples 2 to 6. FIG. 4 is a diagram showing the relationship between the shear strength of a lead frame in a high-temperature environment and the surface area increase rate; 図６は、比較例２および実施例２～６に係るリードフレームの高温環境下でのシア強度と、アスペクト比との関係を示す図である。FIG. 6 is a diagram showing the relationship between the shear strength in a high-temperature environment and the aspect ratio of lead frames according to Comparative Example 2 and Examples 2 to 6. In FIG. 図７は、実施形態に係るリードフレームにおけるアスペクト比と高温環境下でのシア強度との相関関係を示す図である。FIG. 7 is a diagram showing the correlation between the aspect ratio and the shear strength in a high-temperature environment in the leadframe according to the embodiment. 図８は、比較例３に係るリードフレームに形成されためっき層の熱処理前および熱処理後の表面形態および断面形態を示す図である。8A and 8B are diagrams showing surface morphology and cross-sectional morphology of a plating layer formed on a lead frame according to Comparative Example 3 before and after heat treatment. 図９は、実施例２に係るリードフレームに形成されためっき層の熱処理前および熱処理後の表面形態および断面形態を示す図である。9A and 9B are diagrams showing the surface morphology and cross-sectional morphology of the plating layer formed on the lead frame according to Example 2 before and after heat treatment. 図１０は、実施例１に係るリードフレームの熱履歴によるシア強度の推移について示す図である。FIG. 10 is a diagram showing changes in shear strength due to thermal history of the lead frame according to Example 1. FIG.

以下、添付図面を参照して、本願の開示する半導体装置の製造に用いられる金属部品のうち、その一例としてリードフレームについて説明する。なお、以下に示す実施形態により本開示が限定されるものではない。 Hereinafter, a lead frame will be described as an example of the metal parts used in the manufacture of the semiconductor device disclosed in the present application with reference to the accompanying drawings. It should be noted that the present disclosure is not limited by the embodiments shown below.

また、図面は模式的なものであり、各要素の寸法の関係、各要素の比率等は、現実と異なる場合があることに留意する必要がある。さらに、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。 Also, it should be noted that the drawings are schematic, and the relation of dimensions of each element, the ratio of each element, etc. may differ from reality. Furthermore, even between the drawings, there are cases where portions having different dimensional relationships and ratios are included.

従来、半導体装置の製造に用いられるリードフレーム等の金属部品において、金属基材の表面の一部または全面にＡｇめっき層などの貴金属めっき層を形成する技術が知られている。Ａｇめっき層を金属基材の表面に形成することにより、金属基材と半導体素子およびボンディングワイヤとの間の接合強度を向上させることができることから、半導体装置の信頼性を向上させることができる。 2. Description of the Related Art Conventionally, there is known a technique of forming a noble metal plating layer such as an Ag plating layer on a part or the entire surface of a metal base material in metal parts such as lead frames used for manufacturing semiconductor devices. By forming the Ag plating layer on the surface of the metal base, the bonding strength between the metal base, the semiconductor element and the bonding wire can be improved, so the reliability of the semiconductor device can be improved.

中でも、Ｃｕを主体とした金属基材の表面の一部にＡｇめっき層を形成したリードフレームは、高い放熱性と導電性を有し、信頼性が要求される半導体装置に広く採用されている。 Among them, a lead frame in which an Ag-plated layer is formed on a part of the surface of a metal base mainly composed of Cu has high heat dissipation and conductivity, and is widely used in semiconductor devices that require reliability. .

半導体装置は、半導体素子や金属部品等を樹脂で封止しており、金属と樹脂との界面が存在している。金属と樹脂とでは熱膨張係数が大きく異なるため、実装時や駆動時の熱により、金属と樹脂との界面で応力が増加する。 2. Description of the Related Art In a semiconductor device, semiconductor elements, metal parts, and the like are sealed with resin, and there is an interface between the metal and the resin. Since the coefficient of thermal expansion differs greatly between metal and resin, stress increases at the interface between metal and resin due to heat during mounting and driving.

特に、実装時のはんだリフロー温度は樹脂のガラス転移温度よりも高く、かかる封止樹脂と金属部品との間の接着強度を極端に低下させてしまう。これにより、樹脂との接着強度が低い貴金属めっき層が応力に耐え切れず、封止樹脂との間に剥離が生じ、半導体装置の信頼性が低下してしまう恐れがあった。 In particular, the solder reflow temperature at the time of mounting is higher than the glass transition temperature of the resin, and the adhesive strength between the sealing resin and the metal parts is extremely reduced. As a result, the noble metal plating layer, which has a low adhesion strength to the resin, cannot withstand the stress, causing separation from the sealing resin, which may reduce the reliability of the semiconductor device.

そこで、上述の問題点を克服し、高温環境下での半導体装置の信頼性を向上させることができる技術の実現が期待されている。 Therefore, it is expected to realize a technology capable of overcoming the above-mentioned problems and improving the reliability of semiconductor devices in a high-temperature environment.

＜リードフレームおよび半導体装置＞
最初に、図１を参照しながら、実施形態に係るリードフレーム１および半導体装置１００について説明する。図１の（ａ）は、実施形態に係るリードフレーム１の模式図であり、図１の（ｂ）は、実施形態に係る半導体装置１００を示す断面図である。 <Lead frame and semiconductor device>
First, a lead frame 1 and a semiconductor device 100 according to an embodiment will be described with reference to FIG. FIG. 1(a) is a schematic diagram of a lead frame 1 according to an embodiment, and FIG. 1(b) is a sectional view showing a semiconductor device 100 according to an embodiment.

図１の（ａ）に示すリードフレーム１は、ＱＦＰ（Quad Flat Package）タイプの半導体装置１００の製造に用いられるリードフレームについて示している。なお、本開示の技術は、その他のタイプ、たとえばＳＯＰ（Small Outline Package）や半導体装置の裏面にリードが露出するＱＦＮ（Quad Flat Non-lead package）などの半導体装置の製造に用いられるリードフレームに適用してもよい。 A lead frame 1 shown in (a) of FIG. 1 shows a lead frame used for manufacturing a QFP (Quad Flat Package) type semiconductor device 100 . Note that the technology of the present disclosure can be applied to lead frames used in the manufacture of other types of semiconductor devices, such as SOPs (Small Outline Packages) and QFNs (Quad Flat Non-lead Packages) in which leads are exposed on the back surface of the semiconductor device. may apply.

実施形態に係るリードフレーム１は、たとえば平面視で帯形状を有し、長手方向に沿って複数の単位リードフレーム１０が並んで形成されている。かかる単位リードフレーム１０は、リードフレーム１を用いて製造される半導体装置１００の一つ一つに対応する部位である。なお、リードフレーム１の長手方向に沿ってだけでなく、幅方向にも沿って複数の単位リードフレーム１０が並んで形成されていてもよい。 A lead frame 1 according to the embodiment has, for example, a band shape in a plan view, and a plurality of unit lead frames 10 are formed side by side along the longitudinal direction. The unit leadframe 10 is a part corresponding to each semiconductor device 100 manufactured using the leadframe 1 . A plurality of unit lead frames 10 may be formed side by side not only along the longitudinal direction of the lead frame 1 but also along the width direction.

図１の（ａ）に示すように、単位リードフレーム１０は、ダイパッド１１と、複数のリード１２と、ダムバー１３とを有する。なお、図１の（ａ）には図示していないが、リードフレーム１における長辺側の側面にパイロット孔が並んで設けられていてもよい。 As shown in (a) of FIG. 1 , the unit lead frame 10 has a die pad 11 , a plurality of leads 12 and a dam bar 13 . Although not shown in FIG. 1A, pilot holes may be provided side by side on the longer side of the lead frame 1 .

ダイパッド１１は、たとえば、単位リードフレーム１０の中央部分に設けられる。かかるダイパッド１１のおもて面側には、図１の（ｂ）に示すように、半導体素子１０１が搭載可能である。 Die pad 11 is provided, for example, in the central portion of unit lead frame 10 . A semiconductor element 101 can be mounted on the front surface of the die pad 11 as shown in FIG. 1(b).

ダイパッド１１は、ダイパッド支持部１１ａによって単位リードフレーム１０の外縁部との間が連結され、単位リードフレーム１０に支持される。かかるダイパッド支持部１１ａは、たとえば、ダイパッド１１の四隅にそれぞれ設けられる。 The die pad 11 is connected to the outer edge of the unit lead frame 10 by the die pad supporting portion 11 a and supported by the unit lead frame 10 . Such die pad support portions 11a are provided, for example, at the four corners of the die pad 11, respectively.

複数のリード１２は、ダイパッド１１の周囲に並んで配置されており、それぞれの先端部１２ａが単位リードフレーム１０の外縁部からダイパッド１１に向かって伸びている。かかるリード１２は、図１の（ｂ）に示すように、半導体装置１００の接続端子として機能する。 A plurality of leads 12 are arranged side by side around the die pad 11 , and each tip 12 a extends from the outer edge of the unit lead frame 10 toward the die pad 11 . Such leads 12 function as connection terminals of the semiconductor device 100, as shown in FIG. 1(b).

リード１２は、先端部１２ａおよび基端部１２ｂを有する。図１の（ｂ）に示すように、半導体装置１００において、リード１２の先端部１２ａにはＣｕやＣｕ合金、Ａｕ、Ａｕ合金などで構成されるボンディングワイヤ１０２が接続される。そのため、リードフレーム１には、ボンディングワイヤ１０２との高い接合特性が求められる。ダムバー１３は、隣接するリード１２同士の間を接続する。 Lead 12 has a distal end 12a and a proximal end 12b. As shown in FIG. 1B, in a semiconductor device 100, a bonding wire 102 made of Cu, a Cu alloy, Au, an Au alloy, or the like is connected to the tip 12a of a lead 12. As shown in FIG. Therefore, the lead frame 1 is required to have high bonding characteristics with the bonding wire 102 . The dam bar 13 connects between adjacent leads 12 .

半導体装置１００は、リードフレーム１、半導体素子１０１およびボンディングワイヤ１０２に加えて、封止樹脂１０３を有する。封止樹脂１０３は、たとえば、エポキシ樹脂などで構成され、モールド工程などにより所定の形状に成型される。封止樹脂１０３は、半導体素子１０１やボンディングワイヤ１０２、ダイパッド１１の表面、リード１２の先端部１２ａなどを封止する。 A semiconductor device 100 has a sealing resin 103 in addition to a lead frame 1 , a semiconductor element 101 and bonding wires 102 . The sealing resin 103 is made of, for example, epoxy resin, and is molded into a predetermined shape by a molding process or the like. The sealing resin 103 seals the semiconductor element 101, the bonding wires 102, the surface of the die pad 11, the tips 12a of the leads 12, and the like.

また、リード１２の基端部１２ｂは、半導体装置１００の外部端子（アウターリード）として機能し、基板にはんだ接合される。また、ダイパッド１１の裏面が封止樹脂１０３から露出するタイプやヒートスラグを設けるタイプの半導体装置１００においては、それらの裏面が基板にはんだ接合される。そのため、リードフレーム１には、はんだに対する高い濡れ性が求められる。 A base end portion 12b of the lead 12 functions as an external terminal (outer lead) of the semiconductor device 100 and is soldered to the substrate. In the semiconductor device 100 of the type in which the back surface of the die pad 11 is exposed from the sealing resin 103 or the type in which a heat slug is provided, the back surface thereof is soldered to the substrate. Therefore, the lead frame 1 is required to have high solder wettability.

なお、ダムバー１３は、封止樹脂１０３を成型するモールド工程において、使用している樹脂が基端部１２ｂ（アウターリード）側に漏れ出さないためのダムの機能を有し、半導体装置１００の製造工程において最終的に切断される。 The dam bar 13 has a dam function to prevent the resin used from leaking to the base end portion 12b (outer lead) side in the molding process of molding the sealing resin 103. It is finally cut in the process.

ここで、実施形態に係るリードフレーム１では、ダイパッド１１およびリード１２の先端部１２ａにめっき層３が形成される。かかるめっき層３は、貴金属めっき層の一例であり、たとえば、Ａｇ（銀）を主成分として構成される。 Here, in the lead frame 1 according to the embodiment, the plating layer 3 is formed on the die pad 11 and the tip portions 12 a of the leads 12 . The plated layer 3 is an example of a noble metal plated layer, and is composed mainly of Ag (silver), for example.

これにより、リードフレーム１とボンディングワイヤ１０２との間の接合強度を向上させることができる。さらに、リードフレーム１とはんだとの間の接合強度を向上させることができることから、リードフレーム１と半導体素子１０１との間の接合強度を向上させることができる。 Thereby, the bonding strength between the lead frame 1 and the bonding wire 102 can be improved. Furthermore, since the bonding strength between the lead frame 1 and the solder can be improved, the bonding strength between the lead frame 1 and the semiconductor element 101 can be improved.

＜リードフレームの詳細＞
つづいて、実施形態に係るリードフレーム１の詳細について、図２を参照しながら説明する。図２は、実施形態に係るリードフレーム１の拡大断面図である。 <Lead frame details>
Next, details of the lead frame 1 according to the embodiment will be described with reference to FIG. FIG. 2 is an enlarged cross-sectional view of the lead frame 1 according to the embodiment.

図２に示すように、実施形態に係るリードフレーム１は、基材２と、めっき層３とを備える。基材２は、導電性を有する材料（たとえば、銅や銅合金、鉄ニッケル合金などの金属材料）で構成される。 As shown in FIG. 2, the lead frame 1 according to the embodiment includes a base material 2 and a plating layer 3. As shown in FIG. The base material 2 is made of a conductive material (for example, a metal material such as copper, a copper alloy, or an iron-nickel alloy).

めっき層３は、基材２の表面２ａに形成され、実施形態ではＡｇを主成分とするめっき層である。さらに、めっき層３は、図２に示すように、表面３ａに凹凸形状を有する。すなわち、めっき層３の表面３ａは、複数の凸部３ｂを有する。 The plating layer 3 is formed on the surface 2a of the substrate 2, and is a plating layer containing Ag as a main component in the embodiment. Further, the plated layer 3 has an uneven surface 3a, as shown in FIG. That is, the surface 3a of the plating layer 3 has a plurality of protrusions 3b.

なお、基材２とめっき層３との間に、金属拡散防止や耐熱性向上を目的として、Ｃｕ、Ｎｉ、Ｐｄ、Ａｕ、Ａｇ等を主成分とするめっき層を、下地めっき層として少なくとも一層形成してもよい。また、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ等を主成分とするめっき層をめっき層３の表面に形成してもよい。 In addition, between the base material 2 and the plating layer 3, at least one layer of a plating layer containing Cu, Ni, Pd, Au, Ag, etc. as a main component is provided as a base plating layer for the purpose of preventing metal diffusion and improving heat resistance. may be formed. Also, a plating layer containing Au, Pt, Pd, Ag, or the like as a main component may be formed on the surface of the plating layer 3 .

ここで、実施形態では、めっき層３の表面３ａに形成される凸部３ｂのアスペクト比（すなわち、凸部３ｂの幅に対する凸部３ｂの高さの割合）が０．３以上であるとよい。これにより、半導体装置１００が高温環境下にさらされる際（たとえば、リフロー工程でプリント基板等に実装される際）に生じる、封止樹脂１０３とめっき層３との間における接着強度の低下を最小限に抑えることができる。 Here, in the embodiment, the aspect ratio of the protrusions 3b formed on the surface 3a of the plating layer 3 (that is, the ratio of the height of the protrusions 3b to the width of the protrusions 3b) is preferably 0.3 or more. . This minimizes the decrease in adhesive strength between the sealing resin 103 and the plating layer 3 that occurs when the semiconductor device 100 is exposed to a high-temperature environment (for example, when it is mounted on a printed circuit board or the like in a reflow process). can be kept to a limit.

したがって、実施形態によれば、高温環境下での半導体装置１００の信頼性を向上させることができる。 Therefore, according to the embodiment, it is possible to improve the reliability of the semiconductor device 100 in a high temperature environment.

また、実施形態では、めっき層３の表面３ａに形成される凸部３ｂのアスペクト比が０．５以上であるとさらによい。これにより、半導体装置１００が高温環境下にさらされる際に生じる、封止樹脂１０３とめっき層３との間における接着強度の低下をさらに抑えることができる。 Further, in the embodiment, it is more preferable that the aspect ratio of the protrusions 3b formed on the surface 3a of the plating layer 3 is 0.5 or more. As a result, it is possible to further suppress a decrease in adhesive strength between the sealing resin 103 and the plating layer 3 that occurs when the semiconductor device 100 is exposed to a high-temperature environment.

したがって、実施形態によれば、高温環境下での半導体装置１００の信頼性をさらに向上させることができる。 Therefore, according to the embodiment, it is possible to further improve the reliability of the semiconductor device 100 in a high temperature environment.

なお、実施形態において、めっき層３の表面３ａに形成される凸部３ｂのアスペクト比は、１．２以下であるとよい。これにより、表面３ａに凹凸形状を有するめっき層３を簡便に形成することができることから、リードフレーム１の製造コストを低減することができる。 In addition, in the embodiment, the aspect ratio of the protrusions 3b formed on the surface 3a of the plating layer 3 is preferably 1.2 or less. As a result, the plating layer 3 having the uneven shape on the surface 3a can be easily formed, so that the manufacturing cost of the lead frame 1 can be reduced.

また、実施形態では、基材２に形成されためっき層３を封止樹脂１０３で封止し、２６０（℃）に加熱した際のめっき層３と封止樹脂１０３との間のシア強度が、２（ＭＰａ）以上であるとよい。 Further, in the embodiment, the plated layer 3 formed on the base material 2 is sealed with the sealing resin 103, and the shear strength between the plated layer 3 and the sealing resin 103 when heated to 260 (° C.) is , 2 (MPa) or more.

このように、半導体装置１００が高温環境下にさらされる際の封止樹脂１０３とめっき層３との間の接着強度（すなわち、シア強度）を所定の値以上にすることにより、高温環境下での半導体装置１００の信頼性をさらに向上させることができる。 Thus, by setting the adhesive strength (that is, shear strength) between the sealing resin 103 and the plating layer 3 when the semiconductor device 100 is exposed to a high-temperature environment to a predetermined value or more, The reliability of the semiconductor device 100 can be further improved.

また、実施形態では、基材２に形成されためっき層３を封止樹脂１０３で封止し、２６０（℃）に加熱した際のめっき層３と封止樹脂１０３との間のシア強度が、加熱前のめっき層３と封止樹脂１０３との間のシア強度の１０（％）以上であるとよい。 Further, in the embodiment, the plated layer 3 formed on the base material 2 is sealed with the sealing resin 103, and the shear strength between the plated layer 3 and the sealing resin 103 when heated to 260 (° C.) is , 10% or more of the shear strength between the plated layer 3 and the sealing resin 103 before heating.

このように、半導体装置１００が高温環境下にさらされる際に生じる、封止樹脂１０３とめっき層３との間の接着強度（すなわち、シア強度）の残存率を所定の比率以上にすることにより、高温環境下での半導体装置１００の信頼性をさらに向上させることができる。 In this way, by setting the residual ratio of the adhesive strength (that is, shear strength) between the sealing resin 103 and the plating layer 3 that occurs when the semiconductor device 100 is exposed to a high-temperature environment to a predetermined ratio or more, , the reliability of the semiconductor device 100 in a high-temperature environment can be further improved.

また、実施形態では、めっき層３に対するステッチプル強度試験において、プル強度が５．０（ｇ）以上であるとよい。このように、めっき層３とボンディングワイヤ１０２との間の接合強度に関する試験であるステッチプル強度試験において、接合強度を所定の値以上にすることにより、半導体装置１００の信頼性をさらに向上させることができる。 Further, in the embodiment, the stitch pull strength test on the plating layer 3 preferably has a pull strength of 5.0 (g) or more. In this way, the reliability of the semiconductor device 100 can be further improved by increasing the bonding strength to a predetermined value or higher in the stitch pull strength test, which is a test regarding the bonding strength between the plating layer 3 and the bonding wire 102. can be done.

以下、実施例および比較例を参照しながら本開示の内容をより詳細に説明するが、本開示は下記の実施例に限定されるものではない。 The contents of the present disclosure will be described in more detail below with reference to examples and comparative examples, but the present disclosure is not limited to the following examples.

＜評価１＞
［実施例１］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、電解めっき処理でＡｇめっき層を形成した。 <Evaluation 1>
[Example 1]
First, a lead frame base material containing copper as a main component was prepared. Next, after the base material was degreased and washed with an acid, an Ag plating layer was formed on the surface of the base material by electroplating.

この電解めっき処理におけるめっき浴は、硝酸塩や有機酸塩などの電導塩をベースとした浴に、Ｋ（ＡｇＣＮ２）：１２０（ｇ／Ｌ）、粗化添加剤：８０（ｍｌ／Ｌ）を添加して建浴した。そして、電解めっき処理の処理条件を、浴温：６１（℃）、電流密度：７０（Ａ／ｄｍ２）とし、Ａｇめっき層を５μｍの厚みで形成した。 The plating bath in this electroplating treatment is a bath based on conductive salts such as nitrates and organic acid salts, containing K (AgCN 2 ): 120 (g/L) and a roughening additive: 80 (ml/L). It was added to make a bath. Then, the treatment conditions for the electrolytic plating treatment were a bath temperature of 61 (° C.) and a current density of 70 (A/dm 2 ), and an Ag plating layer was formed with a thickness of 5 μm.

かかる条件で電解めっき処理を施すことにより、Ａｇめっき層の表面が凹凸形状であるＡｇめっき層が形成された。また、かかる凹凸形状における凸部のアスペクト比は、０．５５であった。これにより、実施例１のリードフレームを得た。 By performing the electroplating treatment under these conditions, an Ag plating layer having an uneven surface was formed. In addition, the aspect ratio of the projections in the uneven shape was 0.55. Thus, a lead frame of Example 1 was obtained.

なお、本開示において、表面に形成される凸部のアスペクト比は、株式会社キーエンス製の形状解析レーザ顕微鏡ＶＫ－Ｘ２１０を用い、室温環境下で測定した。また、かかるアスペクト比の値は、Ｎ＝２０の平均値を用いた。 In the present disclosure, the aspect ratio of the projections formed on the surface was measured under a room temperature environment using a shape analysis laser microscope VK-X210 manufactured by KEYENCE CORPORATION. Moreover, the average value of N=20 was used for the value of this aspect-ratio.

［実施例２～１４］
上述の実施例１と同様な方法を用いて、表面に凹凸形状が形成されたＡｇめっき層を有する実施例２～１４のリードフレームを得た。なお、実施例２～１４では、Ａｇめっき層に形成される凸部のアスペクト比がさまざまな値となるように、電解めっき処理の条件を適宜調整した。 [Examples 2 to 14]
Using the same method as in Example 1, lead frames of Examples 2 to 14 having Ag-plated layers with irregularities formed on their surfaces were obtained. In Examples 2 to 14, the conditions of the electroplating treatment were appropriately adjusted so that the aspect ratios of the protrusions formed on the Ag plating layer were varied.

［比較例１］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った。これにより、比較例１のリードフレームを得た。すなわち、比較例１のリードフレームは、表面にＡｇめっき層が形成されず、銅の基材がそのまま露出するリードフレームである。 [Comparative Example 1]
First, a lead frame base material containing copper as a main component was prepared. The substrate was then degreased and acid washed. Thus, a lead frame of Comparative Example 1 was obtained. That is, the lead frame of Comparative Example 1 is a lead frame in which an Ag plating layer is not formed on the surface and the copper base material is exposed as it is.

［比較例２］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、電解めっき処理でＡｇめっき層を形成した。 [Comparative Example 2]
First, a lead frame base material containing copper as a main component was prepared. Next, after the base material was degreased and washed with an acid, an Ag plating layer was formed on the surface of the base material by electroplating.

この電解めっき処理におけるめっき浴は、硝酸塩や有機酸塩などの電導塩をベースとした浴に、Ｋ（ＡｇＣＮ２）：１２０（ｇ／Ｌ）を添加して建浴した。そして、電解めっき処理の処理条件を、浴温：６５（℃）、電流密度：７０（Ａ／ｄｍ２）とし、Ａｇめっき層を５μｍの厚みで形成した。 The plating bath in this electrolytic plating treatment was prepared by adding K(AgCN 2 ): 120 (g/L) to a bath based on a conductive salt such as nitrate or organic acid salt. Then, the treatment conditions for the electrolytic plating treatment were bath temperature: 65 (° C.), current density: 70 (A/dm 2 ), and an Ag plating layer was formed with a thickness of 5 μm.

かかる条件で電解めっき処理を施すことにより、Ａｇめっき層の表面が平滑なＡｇめっき層が形成された。すなわち、比較例２のＡｇめっき層では、凸部のアスペクト比がほぼゼロであった。これにより、比較例２のリードフレームを得た。 By performing the electroplating treatment under such conditions, an Ag plating layer having a smooth surface was formed. That is, in the Ag-plated layer of Comparative Example 2, the aspect ratio of the protrusions was almost zero. Thus, a lead frame of Comparative Example 2 was obtained.

つづいて、上記にて得られた実施例１～１４および比較例１、２のリードフレームのシア強度を評価した。図３は、シア強度試験の試験用サンプルについて説明するための図である。まず、図３に示すように、実施例１～１４および比較例１、２のリードフレームの表面に、エポキシ樹脂（ＥＭＥ－Ｇ６３１Ｈ）からなる樹脂カップを成形した。 Subsequently, the shear strength of the lead frames of Examples 1 to 14 and Comparative Examples 1 and 2 obtained above was evaluated. FIG. 3 is a diagram for explaining a test sample for the shear strength test. First, as shown in FIG. 3, resin cups made of epoxy resin (EME-G631H) were formed on the surfaces of the lead frames of Examples 1 to 14 and Comparative Examples 1 and 2. As shown in FIG.

かかる樹脂カップの成形条件は、成形温度：１８０（℃）、成形時間：９０（秒）、キュア温度：１８０（℃）、キュア時間：４（時間）であった。 The molding conditions for the resin cup were molding temperature: 180 (° C.), molding time: 90 (seconds), curing temperature: 180 (° C.), and curing time: 4 (hours).

次に、ＳＥＭＩ標準規格Ｇ６９－０９９６により規定される手順に従って、カップシア試験を実施した。具体的には、各試験用サンプルの樹脂カップに図示しないゲージを押しつけて、図３の矢印方向に移動させ、せん断強さを測定した。かかる測定の際のゲージの高さ（シア高さ）は１００（μｍ）、ゲージの速度（シア速度）は１００（μｍ／ｓ）であった。 The cup shear test was then performed according to the procedure specified by SEMI standard G69-0996. Specifically, a gauge (not shown) was pressed against the resin cup of each test sample and moved in the direction of the arrow in FIG. 3 to measure the shear strength. The height of the gauge (shear height) during this measurement was 100 (μm), and the speed of the gauge (shear speed) was 100 (μm/s).

図４の（ａ）は、比較例１、２および実施例１に係るリードフレームの室温環境下でのシア強度を示す図である。図４の（ａ）に示すように、平滑なＡｇめっき層が形成された比較例２と、凸部が０．３以上のアスペクト比を有するＡｇめっき層が形成された実施例１との比較により、実施例１のリードフレームは、室温環境下において、シア強度が増加していることがわかる。 FIG. 4(a) is a diagram showing the shear strength of the lead frames according to Comparative Examples 1 and 2 and Example 1 under a room temperature environment. As shown in (a) of FIG. 4 , comparison between Comparative Example 2 in which a smooth Ag plating layer was formed and Example 1 in which an Ag plating layer having convex portions with an aspect ratio of 0.3 or more was formed. , it can be seen that the lead frame of Example 1 has an increased shear strength in a room temperature environment.

したがって、実施形態によれば、室温環境下での半導体装置の信頼性を向上させることができる。 Therefore, according to the embodiment, it is possible to improve the reliability of the semiconductor device under the room temperature environment.

なお、銀と比べて銅は封止樹脂に対して良好な密着性を示すことから、図４の（ａ）に示すように、室温環境下では、比較例１のリードフレームのシア強度は良好な値を示している。 Since copper exhibits better adhesion to the sealing resin than silver, the lead frame of Comparative Example 1 has good shear strength under room temperature conditions, as shown in FIG. value.

図４の（ｂ）は、比較例１、２および実施例１に係るリードフレームの高温環境下でのシア強度を示す図である。かかる測定結果は、２６０（℃）の環境下で実施したシア強度試験の結果である。 FIG. 4(b) is a diagram showing the shear strength of the lead frames according to Comparative Examples 1 and 2 and Example 1 in a high-temperature environment. These measurement results are the results of a shear strength test performed in an environment of 260 (°C).

図４の（ｂ）に示すように、高温環境下では、比較例１、２のリードフレームは、シア強度が大きく低下しているのに対し、実施例１のリードフレームでは、シア強度の低下が最小限に押さえ込まれている。 As shown in FIG. 4B, in a high-temperature environment, the lead frames of Comparative Examples 1 and 2 have a significantly reduced shear strength, whereas the lead frame of Example 1 has a reduced shear strength. is kept to a minimum.

具体的には、比較例１のリードフレームは、室温環境下に対して高温環境下ではシア強度が約６（％）まで低下している。また、比較例２のリードフレームは、室温環境下に対して高温環境下ではシア強度が約５（％）まで低下している。一方で、実施例１のリードフレームは、室温環境下に対して高温環境下ではシア強度が約１５（％）の低下に留まっている。 Specifically, in the lead frame of Comparative Example 1, the shear strength is lowered to about 6 (%) in a high temperature environment as compared to the room temperature environment. In addition, the lead frame of Comparative Example 2 has a shear strength that is reduced to about 5% under a high temperature environment as compared with a room temperature environment. On the other hand, in the lead frame of Example 1, the shear strength is only about 15 (%) lower in the high temperature environment than in the room temperature environment.

このように、比較例１、２と実施例１との比較により、実施例１のリードフレームは、高温環境下において、封止樹脂とめっき層との間における接着強度の低下が最小限に抑えられている。したがって、実施形態によれば、高温環境下での半導体装置の信頼性を向上させることができる。 As described above, the comparison between Comparative Examples 1 and 2 and Example 1 shows that the lead frame of Example 1 minimizes the decrease in adhesive strength between the sealing resin and the plating layer in a high-temperature environment. It is Therefore, according to the embodiment, it is possible to improve the reliability of the semiconductor device in a high temperature environment.

つづいて、実施例２～６および比較例２のリードフレームの表面粗さＲａおよび表面積増加率を評価した。かかるリードフレームの表面粗さＲａおよび表面積増加率は、株式会社キーエンス製の形状解析レーザ顕微鏡ＶＫ－Ｘ２１０を用い、室温環境下で測定した。 Subsequently, the surface roughness Ra and surface area increase rate of the lead frames of Examples 2 to 6 and Comparative Example 2 were evaluated. The surface roughness Ra and surface area increase rate of the lead frame were measured at room temperature using a shape analysis laser microscope VK-X210 manufactured by Keyence Corporation.

図５の（ａ）は、比較例２および実施例２～６に係るリードフレームの高温環境下（２６０℃）でのシア強度と、表面粗さＲａとの関係を示す図である。図５の（ａ）に示す実施例２～６の比較により、めっき層の表面粗さＲａが高いリードフレームであっても、高温環境下のシア強度は向上していないことがわかる。 FIG. 5(a) is a diagram showing the relationship between the shear strength in a high temperature environment (260° C.) and the surface roughness Ra of the lead frames according to Comparative Example 2 and Examples 2 to 6. FIG. From the comparison of Examples 2 to 6 shown in FIG. 5(a), it can be seen that the shear strength in a high-temperature environment is not improved even in a lead frame having a plated layer with a high surface roughness Ra.

すなわち、実施形態において、めっき層の表面粗さＲａと高温環境下のシア強度とは、相関性が低いことが明らかとなった。 That is, in the embodiments, it was found that the correlation between the surface roughness Ra of the plating layer and the shear strength in a high-temperature environment is low.

図５の（ｂ）は、比較例２および実施例２～６に係るリードフレームの高温環境下（２６０℃）でのシア強度と、表面積増加率との関係を示す図である。図５の（ｂ）に示す実施例２～６の比較により、めっき層の表面積増加率が高いリードフレームであっても、高温環境下のシア強度は向上していないことがわかる。 FIG. 5(b) is a diagram showing the relationship between the shear strength in a high temperature environment (260° C.) and the surface area increase rate of the lead frames according to Comparative Example 2 and Examples 2 to 6. FIG. From the comparison of Examples 2 to 6 shown in FIG. 5(b), it can be seen that the shear strength in a high-temperature environment is not improved even in lead frames having a high surface area increase rate of the plating layer.

すなわち、実施形態において、めっき層の表面積増加率と高温環境下のシア強度とは、相関性が低いことが明らかとなった。 That is, in the embodiments, it was found that there is a low correlation between the surface area increase rate of the plating layer and the shear strength in a high-temperature environment.

図６は、比較例２および実施例２～６に係るリードフレームの高温環境下でのシア強度と、アスペクト比との関係を示す図である。図６に示す実施例２～６の比較により、めっき層に形成される凸部のアスペクト比が高いリードフレームでは、高温環境下のシア強度が向上していることがわかる。 FIG. 6 is a diagram showing the relationship between the shear strength in a high-temperature environment and the aspect ratio of lead frames according to Comparative Example 2 and Examples 2 to 6. In FIG. A comparison of Examples 2 to 6 shown in FIG. 6 reveals that the lead frame having a high aspect ratio of the protrusions formed on the plating layer has improved shear strength in a high-temperature environment.

すなわち、実施形態において、めっき層に形成される凸部のアスペクト比と高温環境下のシア強度とは、相関性が高いことが明らかとなった。 That is, in the embodiments, it was found that there is a high correlation between the aspect ratio of the protrusions formed on the plating layer and the shear strength in a high-temperature environment.

図７は、実施形態に係るリードフレームにおけるアスペクト比と高温環境下でのシア強度との相関関係を示す図である。図７に示す結果から、めっき層に形成される凸部のアスペクト比と高温環境下のシア強度とは、高い相関性を有することが明らかとなった。 FIG. 7 is a diagram showing the correlation between the aspect ratio and the shear strength in a high-temperature environment in the leadframe according to the embodiment. From the results shown in FIG. 7, it has been clarified that the aspect ratio of the protrusions formed on the plating layer and the shear strength in a high-temperature environment have a high correlation.

ここまで説明したように、実施形態では、めっき層の表面粗さや表面積増加率ではなく、凸部のアスペクト比に着目してめっき層の表面形態を改質することとした。 As described so far, in the embodiments, the surface morphology of the plating layer is modified by focusing on the aspect ratio of the protrusions instead of the surface roughness and surface area increase rate of the plating layer.

そして、実施形態では、凸部のアスペクト比が０．３以上であるめっき層をリードフレームに形成することにより、高温環境下のシア強度を増加させることができることから、高温環境下での半導体装置の信頼性を向上させることができる。 In addition, in the embodiment, by forming the plating layer in which the aspect ratio of the protrusions is 0.3 or more on the lead frame, the shear strength in a high temperature environment can be increased. reliability can be improved.

＜評価２＞
［比較例３］
最初に、銅を主成分とするリードフレームの基材を準備した。次に、基材の脱脂及び酸洗浄を行った後、電解めっき処理によって、基材の表面に、電解めっき処理でＡｇめっき層を形成した。 <Evaluation 2>
[Comparative Example 3]
First, a lead frame base material containing copper as a main component was prepared. Next, after the base material was degreased and washed with an acid, an Ag plating layer was formed on the surface of the base material by electroplating.

この電解めっき処理におけるめっき浴は、硝酸塩や有機酸塩などの電導塩をベースとした浴に、Ｋ（ＡｇＣＮ２）：１２０（ｇ／Ｌ）を添加して建浴した。そして、電解めっき処理の処理条件を、浴温：６５（℃）、電流密度：９０（Ａ／ｄｍ２）とし、Ａｇめっき層を５μｍの厚みで形成した。 The plating bath in this electrolytic plating treatment was prepared by adding K(AgCN 2 ): 120 (g/L) to a bath based on a conductive salt such as nitrate or organic acid salt. Then, the treatment conditions for the electrolytic plating treatment were bath temperature: 65 (° C.), current density: 90 (A/dm 2 ), and an Ag plating layer was formed with a thickness of 5 μm.

かかる条件で電解めっき処理を施すことにより、Ａｇめっき層の表面が粗化されている（無光沢である）Ａｇめっき層が形成された。また、比較例３のＡｇめっき層では、凸部のアスペクト比が０．３未満であった。これにより、比較例３のリードフレームを得た。 By performing the electroplating treatment under such conditions, an Ag plating layer having a roughened (matte) Ag plating layer surface was formed. Further, in the Ag plating layer of Comparative Example 3, the aspect ratio of the protrusions was less than 0.3. Thus, a lead frame of Comparative Example 3 was obtained.

つづいて、上記にて得られた比較例３および実施例２のリードフレームに対して、市販の走査電子顕微鏡（ＳＥＭ）（株式会社日立ハイテクフィールディング製、日立超高分解能電界放出形走査電子顕微鏡Ｓ－４８００）を用いて、表面形態および表面近傍の断面形態を評価した。 Subsequently, a commercially available scanning electron microscope (SEM) (manufactured by Hitachi High-Tech Fielding Co., Ltd., Hitachi Ultra High Resolution Field Emission Scanning Electron Microscope S -4800) was used to evaluate surface morphology and near-surface cross-sectional morphology.

なお、かかる表面形態および表面近傍の断面形態の評価は、熱処理前と、所定の熱処理（４００（℃）、１０分間）の後との両方で行った。 The surface morphology and the cross-sectional morphology near the surface were evaluated both before the heat treatment and after the predetermined heat treatment (400 (° C.), 10 minutes).

図８は、比較例３に係るリードフレームに形成されためっき層の熱処理前および熱処理後の表面形態および断面形態を示す図である。図８に示すように、比較例３のリードフレームにおいて、熱処理後のめっき層では再結晶化が進むため、表面の形態が大きく変化していることがわかる。 8A and 8B are diagrams showing surface morphology and cross-sectional morphology of a plating layer formed on a lead frame according to Comparative Example 3 before and after heat treatment. As shown in FIG. 8, in the lead frame of Comparative Example 3, recrystallization progresses in the plated layer after the heat treatment, so that the surface morphology is greatly changed.

すなわち、比較例３のリードフレームを用いた半導体装置では、かかる表面形態の大きな変化に起因して、高温環境下においてめっき層と封止樹脂との剥離が生じる恐れがあるため、高温環境下での信頼性が悪化する恐れがある。 That is, in the semiconductor device using the lead frame of Comparative Example 3, due to such a large change in the surface morphology, peeling between the plating layer and the sealing resin may occur in a high temperature environment. reliability may be compromised.

図９は、実施例２に係るリードフレームに形成されためっき層の熱処理前および熱処理後の表面形態および断面形態を示す図である。図９に示すように、実施例２のリードフレームでは、熱処理後でも表面の形態はほとんど変化していないことがわかる。 9A and 9B are diagrams showing the surface morphology and cross-sectional morphology of the plating layer formed on the lead frame according to Example 2 before and after heat treatment. As shown in FIG. 9, in the lead frame of Example 2, it can be seen that the surface morphology hardly changes even after the heat treatment.

また、図９に示す実施例２のリードフレームでは、熱処理前のアスペクト比が０．５４であったのに対し、熱処理後のアスペクト比が０．５３であった。すなわち、変形例２のリードフレームでは、熱処理後でもアスペクト比はほとんど変化していないことがわかる。 In the lead frame of Example 2 shown in FIG. 9, the aspect ratio before heat treatment was 0.54, while the aspect ratio after heat treatment was 0.53. That is, it can be seen that the aspect ratio of the lead frame of Modification 2 hardly changes even after the heat treatment.

このように、実施例２のリードフレームは、熱履歴が加わった後でも表面形態が大きく変化せず、さらに凸部の高いアスペクト比が維持されていることから、封止樹脂とめっき層との間における接着強度の低下を最小限に抑えることができる。 Thus, in the lead frame of Example 2, the surface morphology did not change significantly even after the heat history was applied, and the high aspect ratio of the convex portions was maintained. It is possible to minimize the decrease in adhesive strength between the two.

＜評価３＞
次に、測定温度が変化した場合のシア強度の推移（すなわち、リードフレームに加わる熱履歴が変化した場合のシア強度の推移）について評価した。具体的には、図３に示した樹脂カップが表面に形成された実施例１のリードフレームに対して、１６０（℃）～４００（℃）の間の所定の温度で１０分間保持した後のシア強度をそれぞれ測定した。結果を図１０に示す。 <Evaluation 3>
Next, the transition of the shear strength when the measurement temperature changes (that is, the transition of the shear strength when the heat history applied to the lead frame changes) was evaluated. Specifically, the lead frame of Example 1 having the resin cup formed on the surface shown in FIG. Shear strength was measured respectively. The results are shown in FIG.

図１０は、実施例１に係るリードフレームの熱履歴によるシア強度の推移について示す図である。図１０に示すように、実施例１に係るリードフレームでは、１６０（℃）～４００（℃）の範囲で熱履歴が加わった場合にも、熱環境下のシア強度が維持されていることがわかる。 FIG. 10 is a diagram showing changes in shear strength due to thermal history of the lead frame according to Example 1. FIG. As shown in FIG. 10, in the lead frame according to Example 1, even when a thermal history was applied in the range of 160 (° C.) to 400 (° C.), the shear strength in the thermal environment was maintained. Recognize.

したがって、実施形態によれば、１６０（℃）～４００（℃）の範囲で熱履歴が加わった場合にも、封止樹脂とめっき層との間における接着強度の低下を最小限に抑えることができる。 Therefore, according to the embodiment, even when a heat history is applied in the range of 160 (° C.) to 400 (° C.), it is possible to minimize the decrease in adhesive strength between the sealing resin and the plating layer. can.

＜評価４＞
次に、実施例１および比較例２のリードフレームを用いて半導体装置を組み立てた際の組立評価と、実施例１および比較例２のリードフレームを用いて組み立てられた半導体装置の信頼性評価とを実施した。結果を表１に示す。 <Evaluation 4>
Next, an assembly evaluation when a semiconductor device was assembled using the lead frames of Example 1 and Comparative Example 2, and a reliability evaluation of a semiconductor device assembled using the lead frames of Example 1 and Comparative Example 2. carried out. Table 1 shows the results.

Figure 2023019035000002
Figure 2023019035000002

表１に示すように、比較例２のリードフレームを用いた場合の組み立て評価と、実施例１のリードフレームを用いた場合の組み立て評価とは、いずれもすべての項目で良好な結果であった。 As shown in Table 1, both the assembly evaluation using the lead frame of Comparative Example 2 and the assembly evaluation using the lead frame of Example 1 gave good results in all items. .

さらに、凹凸形状を有する表面に対しては低い値になりやすいステッチプル強度試験のプル強度に関しては、平滑な表面を有する比較例２のリードフレームよりも、凹凸形状を有する実施例１のリードフレームの方が良好な結果（Ｍｉｎ．５．５（ｇ））であった。これにより、実施形態では、半導体装置をさらに安定的に組み立てることができる。 Furthermore, with respect to the pull strength in the stitch pull strength test, which tends to be a low value for the surface having an uneven shape, the lead frame of Example 1 having an uneven shape is higher than the lead frame of Comparative Example 2 having a smooth surface. was a better result (Min. 5.5 (g)). Thereby, in the embodiment, the semiconductor device can be assembled more stably.

なお、本開示におけるステッチプル強度試験は、以下のように評価した。まず、めっき層の表面にステッチ状にボンディングワイヤを接合した。次に、このステッチ状のボンディングワイヤにフックを引っ掛けて１７０μｍ／ｓの速度で引張試験を行い、かかる引張試験における引張強度をステッチプル強度試験の結果とした。 The stitch pull strength test in the present disclosure was evaluated as follows. First, a bonding wire was joined to the surface of the plating layer in a stitch shape. Next, a hook was hooked on this stitch-shaped bonding wire to perform a tensile test at a speed of 170 μm/s, and the tensile strength in this tensile test was taken as the result of the stitch pull strength test.

また、表１に示すように、比較例２のリードフレームを用いた半導体装置の信頼性評価は良好な結果でなかったのに対し、実施例１のリードフレームを用いた半導体装置の信頼性評価は良好な結果であった。 Further, as shown in Table 1, the reliability evaluation of the semiconductor device using the lead frame of Comparative Example 2 was not good, whereas the reliability evaluation of the semiconductor device using the lead frame of Example 1 was not good. gave good results.

すなわち、実施形態では、表面に形成される凸部のアスペクト比が０．３以上であるめっき層を用いることにより、半導体装置に高い信頼性を付与することができる。 That is, in the embodiment, by using the plating layer in which the aspect ratio of the protrusions formed on the surface is 0.3 or more, high reliability can be imparted to the semiconductor device.

以上、本発明の実施形態について説明したが、本発明は上述の実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、上記の実施形態では、Ａｇを主成分とするめっき層について示したが、本開示はかかる例に限られず、Ａｇ以外の貴金属元素を主成分とするめっき層において、表面に形成される凸部のアスペクト比を０．３以上にしてもよい。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. For example, in the above embodiment, a plating layer containing Ag as a main component was shown, but the present disclosure is not limited to such an example, and in a plating layer containing a noble metal element other than Ag as a main component, protrusions formed on the surface The aspect ratio of the portion may be 0.3 or more.

以上のように、実施形態に係る金属部品（リードフレーム１）は、半導体装置の製造に用いられる金属部品において、基材２と、貴金属めっき層（めっき層３）と、を備える。基材２は、導電性を有する。貴金属めっき層（めっき層３）は、基材２の表面の全面または一部に形成される。また、貴金属めっき層（めっき層３）は、表面３ａに凹凸形状を有し、凹凸形状における凸部３ｂのアスペクト比が０．３以上である。これにより、高温環境下での半導体装置１００の信頼性を向上させることができる。 As described above, the metal component (lead frame 1) according to the embodiment is a metal component used for manufacturing a semiconductor device, and includes the base material 2 and the noble metal plating layer (plating layer 3). The base material 2 has electrical conductivity. A noble metal plating layer (plating layer 3 ) is formed on the entire surface or a part of the surface of the substrate 2 . Moreover, the noble metal plating layer (plating layer 3) has an uneven shape on the surface 3a, and the aspect ratio of the convex portions 3b in the uneven shape is 0.3 or more. This can improve the reliability of the semiconductor device 100 in a high temperature environment.

また、実施形態に係る金属部品（リードフレーム１）において、貴金属めっき層（めっき層３）は、Ａｇを主成分として含有する。これにより、リードフレーム１とボンディングワイヤ１０２との間の接合強度を向上させることができるとともに、リードフレーム１と半導体素子１０１との間の接合強度を向上させることができる。 Moreover, in the metal component (lead frame 1) according to the embodiment, the noble metal plating layer (plating layer 3) contains Ag as a main component. Thereby, the bonding strength between the lead frame 1 and the bonding wire 102 can be improved, and the bonding strength between the lead frame 1 and the semiconductor element 101 can be improved.

また、実施形態に係る金属部品（リードフレーム１）において、凸部３ｂのアスペクト比が０．５以上である。これにより、高温環境下での半導体装置１００の信頼性をさらに向上させることができる。 Moreover, in the metal component (lead frame 1) according to the embodiment, the aspect ratio of the protrusion 3b is 0.5 or more. This can further improve the reliability of the semiconductor device 100 in a high-temperature environment.

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。 Further effects and modifications can be easily derived by those skilled in the art. Therefore, the broader aspects of the invention are not limited to the specific details and representative embodiments so shown and described. Accordingly, various changes may be made without departing from the spirit or scope of the general inventive concept defined by the appended claims and equivalents thereof.

１ リードフレーム（金属部品の一例）
２ 基材
２ａ 表面
３ めっき層（貴金属めっき層の一例）
３ａ 表面
３ｂ 凸部
１００ 半導体装置
１０１ 半導体素子
１０２ ボンディングワイヤ
１０３ 封止樹脂 1 Lead frame (an example of metal parts)
2 base material 2a surface 3 plating layer (an example of a noble metal plating layer)
3a surface 3b convex portion 100 semiconductor device 101 semiconductor element 102 bonding wire 103 sealing resin

Claims (3)

半導体装置の製造に用いられる金属部品において、
導電性を有する基材と、
前記基材の表面の全面または一部に形成される貴金属めっき層と、
を備え、
前記貴金属めっき層は、表面に凹凸形状を有し、前記凹凸形状における凸部のアスペクト比が０．３以上である
金属部品。 For metal parts used in the manufacture of semiconductor devices,
a conductive base material;
a noble metal plating layer formed on the entire or part of the surface of the base material;
with
The metal part, wherein the noble metal plating layer has an uneven surface, and the aspect ratio of the protrusions in the uneven shape is 0.3 or more. 前記貴金属めっき層は、Ａｇを主成分として含有する
請求項１に記載の金属部品。 The metal part according to claim 1, wherein the noble metal plating layer contains Ag as a main component. 前記凸部のアスペクト比が０．５以上である
請求項１または２に記載の金属部品。 The metal component according to claim 1 or 2, wherein the convex portion has an aspect ratio of 0.5 or more.
JP2021123496A 2021-07-28 2021-07-28 metal parts Active JP7454530B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021123496A JP7454530B2 (en) 2021-07-28 2021-07-28 metal parts
CN202210824388.1A CN115692353A (en) 2021-07-28 2022-07-14 Metal component
EP22185760.0A EP4124678A1 (en) 2021-07-28 2022-07-19 Metal component
US17/871,281 US20230047332A1 (en) 2021-07-28 2022-07-22 Metal component
JP2023202508A JP2024024647A (en) 2021-07-28 2023-11-30 metal parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021123496A JP7454530B2 (en) 2021-07-28 2021-07-28 metal parts

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023202508A Division JP2024024647A (en) 2021-07-28 2023-11-30 metal parts

Publications (2)

Publication Number Publication Date
JP2023019035A true JP2023019035A (en) 2023-02-09
JP7454530B2 JP7454530B2 (en) 2024-03-22

Family

ID=82656483

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021123496A Active JP7454530B2 (en) 2021-07-28 2021-07-28 metal parts
JP2023202508A Pending JP2024024647A (en) 2021-07-28 2023-11-30 metal parts

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023202508A Pending JP2024024647A (en) 2021-07-28 2023-11-30 metal parts

Country Status (4)

Country Link
US (1) US20230047332A1 (en)
EP (1) EP4124678A1 (en)
JP (2) JP7454530B2 (en)
CN (1) CN115692353A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155746A (en) * 2019-03-22 2020-09-24 大口マテリアル株式会社 Lead frame

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053277A (en) 1991-06-25 1993-01-08 Hitachi Ltd Semiconductor device
JPH0786484A (en) * 1993-09-14 1995-03-31 Matsushita Electron Corp Resin-sealed semiconductor device
JP6733941B1 (en) * 2019-03-22 2020-08-05 大口マテリアル株式会社 Substrate for mounting semiconductor elements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155746A (en) * 2019-03-22 2020-09-24 大口マテリアル株式会社 Lead frame

Also Published As

Publication number Publication date
JP7454530B2 (en) 2024-03-22
US20230047332A1 (en) 2023-02-16
CN115692353A (en) 2023-02-03
EP4124678A1 (en) 2023-02-01
JP2024024647A (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
JP3760075B2 (en) Lead frame for semiconductor packages
US20040232534A1 (en) Packaging component and semiconductor package
US6583500B1 (en) Thin tin preplated semiconductor leadframes
JP5863174B2 (en) Manufacturing method of semiconductor device
JP2009517869A (en) Lead frame with improved solderability and improved moisture resistance reliability of semiconductor devices
US6995042B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
US20020047186A1 (en) Semiconductor leadframes comprising silver plating
JP2020155748A (en) Lead frame
JP2989406B2 (en) Preplated frame for semiconductor device and method of manufacturing the same
JP2021530111A (en) Semiconductor device with electroplated die mounting
JP6685112B2 (en) Lead frame, lead frame package, and manufacturing method thereof
JP7454530B2 (en) metal parts
JP6744020B1 (en) Lead frame
US11728179B2 (en) Surface mount semiconductor device and method of manufacture
JP6827150B1 (en) Lead frame material and its manufacturing method, lead frame and electrical and electronic parts
US20220285252A1 (en) Metal component
JPH1084065A (en) Conductive material for electronic component
KR101128974B1 (en) Lead frame and method for preparing the same
JP2020155747A (en) Lead frame
JPS60253107A (en) Heat resistant ag coating conductor
TW541362B (en) Lead-free electroplating process
KR20050003226A (en) Pre-plating method of lead frame for semiconductor package
JPS6292350A (en) Lead material for electronic part

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230320

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240311

R150 Certificate of patent or registration of utility model

Ref document number: 7454530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150