KR20050003226A - Pre-plating method of lead frame for semiconductor package - Google Patents
Pre-plating method of lead frame for semiconductor package Download PDFInfo
- Publication number
- KR20050003226A KR20050003226A KR1020030043375A KR20030043375A KR20050003226A KR 20050003226 A KR20050003226 A KR 20050003226A KR 1020030043375 A KR1020030043375 A KR 1020030043375A KR 20030043375 A KR20030043375 A KR 20030043375A KR 20050003226 A KR20050003226 A KR 20050003226A
- Authority
- KR
- South Korea
- Prior art keywords
- tin
- lead
- lead frame
- alloy
- semiconductor package
- Prior art date
Links
- 238000007747 plating Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 27
- 229910001128 Sn alloy Inorganic materials 0.000 claims abstract description 21
- 239000010949 copper Substances 0.000 claims abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052802 copper Inorganic materials 0.000 claims abstract description 14
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052797 bismuth Inorganic materials 0.000 claims description 10
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 239000004332 silver Substances 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005275 alloying Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 30
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 229910052763 palladium Inorganic materials 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 239000010953 base metal Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- UCHOFYCGAZVYGZ-UHFFFAOYSA-N gold lead Chemical compound [Au].[Pb] UCHOFYCGAZVYGZ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002941 palladium compounds Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 팩키지용 리드프레임(lead frame)에 관한 것으로서, 보다 상세하게는 반도체 팩키지의 제조에 사용되는 리드프레임의 금속 기저소재에 미리 도금을 수행하는 반도체 팩키지용 리드프레임의 선도금 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for a semiconductor package, and more particularly, to a lead method of a lead package for a semiconductor package in which a metal base material of a lead frame used in the manufacture of a semiconductor package is previously plated. will be.
리드프레임은 반도체 칩(chip)과 함께 반도체 팩키지(package)를 이루는 핵심 구성요소의 하나로서, 반도체 팩키지를 외부와 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다.The lead frame is one of the core components of the semiconductor package together with the semiconductor chip, and serves as a lead connecting the semiconductor package to the outside and a support frame supporting the semiconductor chip. do.
이러한 통상적인 리드프레임를 나타낸 평면도가 도 1에 도시되어 있다.A top view of such a conventional leadframe is shown in FIG.
도면을 참조하면, 리드프레임(1)은 다이 패드(2)와, 내부 리드(inner lead;4) 및 외부 리드(outer lead;5)를 구비한다. 다이 패드(2)에는 반도체 칩(미도시)이 그 위에 지지된다. 다이 패드(2)는 타이 바(tie bar;3)에 의해 레일(7)에 연결되고 반도체 칩을 지지하는 기능을 가진다. 또한, 내부 리드(4)와 외부 리드(5) 사이에는 각 리드의 간격을 유지하고 지지하는 댐바(6)가 형성되어 있다. 반도체 팩키지의 조립이 완료되면 타이 바(3), 레일(7) 및 댐바(6)는 제거된다.Referring to the drawings, the leadframe 1 has a die pad 2, an inner lead 4 and an outer lead 5. The die pad 2 is supported thereon with a semiconductor chip (not shown). The die pad 2 is connected to the rail 7 by a tie bar 3 and has a function of supporting a semiconductor chip. In addition, a dam bar 6 is formed between the inner lead 4 and the outer lead 5 to maintain and support the gap between the leads. When the assembly of the semiconductor package is completed, the tie bar 3, the rail 7 and the dam bar 6 are removed.
상기한 바와 같이 구성된 리드프레임(1)은 반도체의 다른 부품, 예를 들면 기억소자인 칩과의 조립과정을 거쳐 반도체 팩키지를 이루게 된다. 반도체 팩키지의 조립 과정에는 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정이 포함된다. 칩 부착 공정은 반도체 칩을 리드프레임(1)의 다이 패드(2)에 부착시키는 공정이며, 와이어 본딩 공정은 반도체 칩의 단자부와 리드프레임(1)의 내부 리드(4) 부분을 금 또는 알루미늄 세선으로 접합하여 연결하는 공정이며, 몰딩 공정은 EMC 수지 등의 절연체로 칩과 와이어 및 내부 리드(4) 부분을 밀봉시키는 공정이다.The lead frame 1 configured as described above forms a semiconductor package through an assembly process with other components of the semiconductor, for example, a chip, which is a memory device. The assembly process of the semiconductor package includes a chip attaching process, a wire bonding process, and a molding process. The chip attaching step is a step of attaching the semiconductor chip to the die pad 2 of the lead frame 1, and the wire bonding step is a gold or aluminum fine wire between the terminal portion of the semiconductor chip and the inner lead 4 portion of the lead frame 1. The molding process is a process of sealing a chip | tip, a wire, and the internal lead part 4 with the insulator, such as EMC resin.
상기 반도체의 팩키지의 조립 공정에서는 반도체 칩과의 접착력 및 내부 리드(4)의 와이어 본딩성을 개선하기 위하여, 다이 패드(2)와 내부 리드(4)에는 은(Ag)과 같이 소정 특성을 갖는 금속 소재를 도포하는 경우가 많다. 또한, 몰딩 공정 후 몰딩부 외부에 노출되는 외부 리드(5)가 기판 실장시 납땜이 잘 되도록 납 젖음성(solder wettability)을 향상하기 위해 외부 리드(5)의 소정 부위에 주석(Sn) 또는 주석 합금으로 된 솔더링 기초 도금을 행한다. 그러나, 상기 솔더링 기초 도금은 과정이 번거롭고, 솔더링 기초 도금 과정에서 리드프레임(1) 표면과 에폭시 몰딩 사이로 도금액이 침투하여 반도체 칩 불량을 야기하는 경우가 빈번히 발생하며, 도금층의 불균일을 제거하기 위하여 추가적인 공정이 필요하다는 문제점이 있다.In the assembly process of the semiconductor package, the die pad 2 and the inner lead 4 have predetermined characteristics such as silver (Ag) in order to improve adhesion to the semiconductor chip and wire bonding properties of the inner lead 4. Metallic materials are often applied. In addition, in order to improve solder wettability so that the external lead 5 exposed to the outside of the molding part after soldering is soldered when mounting the substrate, tin (Sn) or tin alloy is formed on a predetermined portion of the external lead 5. Soldering basic plating which was done is performed. However, the soldering base plating process is cumbersome, and the plating solution penetrates between the surface of the lead frame 1 and the epoxy molding during the soldering base plating process, and often causes semiconductor chip defects. There is a problem that a process is required.
이러한 문제점을 해결하기 위하여 제안된 것이 선도금 프레임(pre-plated frame;PPF) 방법이다. 이러한 방법은 반도체 조립 공정 전에 납 젖음성이 양호한 소재를 리드프레임의 상면에 미리 도금을 행하는 것이다. 이러한 PPF 도금의 일례로서, 리드프레임용 금속 기저소재 위에 중간층으로서 니켈(Ni)층을 도포하고, 최상층으로 납 젖음성이 양호한 팔라듐(Pd) 등을 중간층 상에 전면 또는 부분적으로 도포한 구조의 프레임이 사용되고 있다.In order to solve this problem, a pre-plated frame (PPF) method is proposed. This method is to pre-plat the upper surface of the lead frame with a material having good lead wettability before the semiconductor assembly step. As an example of such a PPF plating, a frame having a nickel (Ni) layer applied as an intermediate layer on a metal base material for lead frame, and palladium (Pd) having good lead wettability as the uppermost layer is applied to the entire surface or partially. It is used.
도 2는 종래 기술의 일례로서 일본 특허 제 1501723호에 나타난 리드프레임의 단층 구조를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 구리(Cu)를 주성분으로 하는 리드프레임용 금속 기저소재(11)의 상층부에 니켈 도금층(12)이 전면적으로 형성되고, 이러한 니켈 도금층(12)의 상부에 팔라듐 도금층(13)이 전면적으로 형성되어 있다. 즉, 기저소재(11)의 상층부에 니켈과 팔라듐이 차례로 전면 도금되어 있다.2 is a cross-sectional view schematically showing a single layer structure of a lead frame shown in Japanese Patent No. 1501723 as an example of the prior art. Referring to the drawings, a nickel plating layer 12 is formed on the entire upper portion of the lead base metal base material 11 mainly composed of copper (Cu), and the palladium plating layer 13 is formed on the nickel plating layer 12. This is formed entirely. That is, nickel and palladium are plated on the top surface of the base material 11 in order.
한편, 상기 금속 기저소재(11)로는 구리 이외에도 철(Fe)-니켈(Ni) 합금 등이 자주 사용된다. 그런데, 팔라듐과 철(Fe) 사이는 부식전위의 차이로 인하여 갈바닉 부식이 발생하기 때문에, 기저소재(11)로서 철(Fe)-니켈(Ni) 합금을 사용할 수 없다는 문제점이 존재한다. 또한, 팔라듐으로 형성된 층(13)은 반도체 조립 공정 중에 발생된 열에 의해 산화되어 팔라듐 화합물을 형성하며, 이 때문에 그 물성 자체가 저하되기 쉽다. 이러한 팔라듐층(13)의 산화 및 이에 따른 물성 저하는 와이어 본딩성 및 납땜성을 저하시킨다.Meanwhile, as the metal base material 11, iron (Fe) -nickel (Ni) alloys and the like are often used in addition to copper. However, galvanic corrosion occurs due to a difference in corrosion potential between palladium and iron (Fe), and thus there is a problem in that an iron (Fe) -nickel (Ni) alloy cannot be used as the base material 11. In addition, the layer 13 formed of palladium is oxidized by the heat generated during the semiconductor assembly process to form a palladium compound, so that the physical properties thereof are easily lowered. Oxidation of the palladium layer 13 and deterioration thereof result in lowering of wire bonding properties and solderability.
상기와 같은 문제점을 해결하기 위하여, 최근 금속 기저소재에서 내부 리드에 대응하는 부분과 외부 리드에 대응하는 부분을 서로 다른 금속을 이용하여 각각 독립적으로 도금하는 2색 선도금 프레임(two-tone Pre-Plated Frame) 방법이 제안되고 있다. 이러한 2색 선도금 프레임 방법에서는, 예를 들면 금속의 기저소재에서 내부 리드에 대응하는 부분에는 은(Ag) 등에 의한 도금을 수행하고, 외부 리드에 대응하는 부분에는 주석 또는 주석 합금으로 솔더 도금을 수행한다. 따라서, 금속 기저소재로서 철-니켈 등의 합금을 사용할 수 있기 때문에 소재에 대한 적용성을 넓힐 수 있다.In order to solve the above problems, recently, two-tone pre-frames (two-tone pre-plating) which independently plate portions corresponding to the inner lead and portions corresponding to the outer lead in the metal base material using different metals, respectively. Plated Frame) method is proposed. In such a two-color lead metal frame method, for example, a portion of the metal base material corresponding to the inner lead is plated with silver (Ag), and the portion corresponding to the outer lead is solder plated with tin or tin alloy. Perform. Therefore, since an alloy such as iron-nickel can be used as the metal base material, the applicability to the material can be expanded.
위와 같이 상기 2색 선도금 프레임은 소재의 적용성, 재료의 가격, 조립 품질 등의 측면에서 기존의 선도금 프레임에 비하여 우수한 특성을 갖는다. 그러나, 이러한 2색 선도금 프레임 방법에서는 도금 용액의 조건이나 그 도금 시간과 관계없이 수염결정(whisker)이 발생하는 문제점이 있다. 상기 수염결정은 내부 스트레스에 의한 것으로 주장되고 있다. 다시 말하면, 구리로 된 기저소재 상에 주석 도금을 하는 경우, 구리가 주석 쪽으로 확산되고, 이와 같이 확산되는 구리의 스트레스에 의해 주석의 격자와 격자 사이의 경계(boundary)를 통해 주석이 확장하여 수염결정이 발생하는 것으로 추정된다. 즉, 구리와 주석의 경계 물질(intermetalic compound)이 확장함에 따라 주석 격자에서 내부 압력이 커지면서 스트레스가 결정으로 성장하는 것이다. 이러한 수염결정 현상으로 인하여, 리드프레임이 쇼트되는 등의 문제점이 자주 발생하게 된다.As described above, the two-color lead metal frame has superior characteristics as compared to the existing lead gold frame in terms of material applicability, material price, assembly quality, and the like. However, in the two-color lead metal frame method, whiskers occur regardless of the plating solution conditions or the plating time. The beard crystal is claimed to be due to internal stress. In other words, in the case of tin plating on a base material made of copper, copper diffuses toward the tin, and the tin expands through the boundary between the lattice of the tin and the lattice due to the stress of the copper so diffused. It is assumed that a decision occurs. In other words, as the intermetalic compound of copper and tin expands, the stress grows into crystals as the internal pressure increases in the tin lattice. Due to this beard crystallization, problems such as short lead frames often occur.
본 발명은 위와 같은 문제점을 해결하기 위하여 창출된 것으로서, 수염결정의 발생을 방지하여 리드프레임의 쇼트를 최소화 할 수 있도록 개선된 반도체 팩키지용 리드프레임의 선도금 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a lead method of the lead frame for the semiconductor package improved to prevent the occurrence of the beard crystals to minimize the short of the lead frame.
도 1은 통상적인 리드프레임의 구조를 개략적으로 나타낸 평면도,1 is a plan view schematically showing the structure of a conventional lead frame,
도 2는 종래 기술에 따른 리드프레임의 단층 구조를 개략적으로 나타낸 단면도,Figure 2 is a cross-sectional view schematically showing a single layer structure of a lead frame according to the prior art,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 리드프레임의 선도금 과정을 개략적으로 나타낸 단면도들,3A to 3E are cross-sectional views schematically showing a lead process of a lead frame according to an embodiment of the present invention;
도 4는 본 발명의 실시예에 따른 리드프레임의 선도금 방법을 나타낸 흐름도이다.4 is a flowchart illustrating a lead method of a lead frame according to an embodiment of the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
20...금속 기저소재 21...다이 패드부20 Base metal 21 Die pad
22...내부 리드부 23...외부 리드부22 ... internal lead part 23 ... external lead part
31...은 도금층 32a...제1주석 도금층31 ... silver plating layer 32a ... First tin plating layer
32b...제2주석 도금층32b ... Secondary Tin Plating Layer
상기한 목적을 달성하기 위하여, 본 발명의 반도체 패키지용 리드프레임은, 내부 리드 및 외부 리드에 대응되는 부분을 가지는 리드프레임용 금속 기저소재에서 적어도 상기 외부 리드에 대응되는 부분 상에 주석 또는 주석 합금으로부터 주석 도금층을 형성하는 단계를 포함하는 것으로서, 상기 주석 도금층을 형성하는 단계에서, 주석 또는 주석 합금이 도금되는 과정은 적어도 두 번 이상 순차적으로 수행된다.In order to achieve the above object, the lead frame for a semiconductor package of the present invention is a tin or tin alloy on at least a portion corresponding to the outer lead in the metal base material for the lead frame having a portion corresponding to the inner lead and the outer lead. Forming a tin plated layer from the tin plated layer, wherein the tin or tin alloy is plated at least twice in sequence.
상기 기저소재는 구리 또는 구리 합금으로부터 형성될 수 있다.The base material may be formed from copper or a copper alloy.
상기 주석 도금층을 형성하는 주석 합금에는 비스무스(Bi), 은(Ag), 구리(Cu), 아연(Zn)으로 이루어진 군중에서 선택된 적어도 하나의 합금원소가 첨가된 것이 바람직하다.At least one alloy element selected from the group consisting of bismuth (Bi), silver (Ag), copper (Cu), and zinc (Zn) is preferably added to the tin alloy forming the tin plating layer.
여기서, 순차적으로 첨가되는 합금원소의 농도는 점차적으로 감소하는 것이 바람직하다.Here, it is preferable that the concentration of the alloying elements added sequentially decreases gradually.
또한, 첫 번째 도금되는 주석 합금에는 1 wt% 내지 10 wt%의 비스무스(Bi)가 첨가되며, 두 번째 도금되는 주석 합금에는 0.01 wt% 내지 10 wt%의 비스무스(Bi)가 첨가되는 것이 바람직하다.In addition, it is preferable to add 1 wt% to 10 wt% of bismuth (Bi) in the first plated tin alloy, and 0.01 wt% to 10 wt% of bismuth (Bi) in the second plated tin alloy. .
이하 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 리드프레임의 선도금 과정을 개략적으로 나타낸 단면도들이며, 도 4는 본 발명의 실시예에 따른 리드프레임의 선도금 방법을 나타낸 흐름도이다.3A to 3E are cross-sectional views schematically illustrating a lead process of a lead frame according to an embodiment of the present invention, and FIG. 4 is a flowchart illustrating a lead method of a lead frame according to an embodiment of the present invention.
먼저, 도 3a 및 도 4에 도시된 바와 같이, 리드프레임용 금속 기저소재(20)를 준비한다(S10). 이러한 금속 기저소재(20)는 구리(Cu) 또는 구리 합금으로부터 형성될 수 있다. 여기서, 상기 금속 기저소재(20)는 완성된 리드프레임에서 다이 패드에 대응하는 부분인 다이 패드부(21)와, 완성된 리드프레임에서 내부 리드에 대응하는 부분인 내부 리드부(22), 및 완성된 리드프레임에서 외부 리드에 대응하는 부분인 외부 리드부(23)를 포함할 수 있다.First, as shown in FIGS. 3A and 4, a metal base material 20 for a lead frame is prepared (S10). The metal base material 20 may be formed from copper (Cu) or a copper alloy. Here, the metal base material 20 is a die pad portion 21 which is a portion corresponding to the die pad in the finished lead frame, an inner lead portion 22 which is a portion corresponding to the inner lead in the finished lead frame, and It may include an external lead portion 23 that is a portion corresponding to the external lead in the completed lead frame.
리드프레임용 금속 기저소재(20)가 준비되면, 도 3b 및 도 4에 도시된 바와같이, 금속 기저소재(20)에서 다이 패드부(21)와 내부 리드부(22)에 은(Ag) 도금층(31)을 형성한다(S20). 다만, 상기 도금층의 도금재질로는 은 이외에도 금(Au) 또는 팔라듐(Pb)을 사용할 수 있다.When the metal base material 20 for the lead frame is prepared, as shown in FIGS. 3B and 4, a silver plating layer is formed on the die pad part 21 and the internal lead part 22 in the metal base material 20. 31 is formed (S20). However, in addition to silver, gold (Au) or palladium (Pb) may be used as the plating material of the plating layer.
다음으로, 도 3c에 도시된 바와 같이, 마스크(M)를 사용하여 은 도금층(31)이 형성된 다이 패드부(21)와 내부 리드부(22)를 둘러싸서 이들 다이 패드부(21)와 내부 리드부(22) 상에 주석 도금층이 형성되지 않도록 한다.Next, as shown in FIG. 3C, the die pad portion 21 and the inner lead portion 22 on which the silver plating layer 31 is formed are surrounded by using the mask M so as to surround the die pad portion 21 and the inner portion. The tin plating layer is not formed on the lead portion 22.
그 다음으로, 도 3d 및 도 4에 도시된 바와 같이, 금속 기저소재(20)에서 적어도 외부 리드에 대응되는 부분, 즉 외부 리드부(23) 상에 주석 또는 주석 합금으로부터 제1주석 도금층(32a)을 형성한다(S30). 상기 주석 합금에는 비스무스(Bi), 은(Ag), 구리(Cu), 아연(Zn) 등의 합금원소가 첨가될 수 있다. 바람직하게는 1 wt% 내지 10 wt%의 비스무스(Bi)가 첨가될 수 있다.Next, as shown in FIGS. 3D and 4, the first tin plating layer 32a from tin or tin alloy on at least a portion of the metal base material 20 corresponding to the external lead, that is, the external lead portion 23. ) Is formed (S30). Alloy elements such as bismuth (Bi), silver (Ag), copper (Cu), and zinc (Zn) may be added to the tin alloy. Preferably from 1 wt% to 10 wt% bismuth (Bi) may be added.
그 다음으로, 상기 외부 리드부(23) 상에 제1주석 도금층(32a)이 형성되면, 건조 과정(S31)을 거친 후, 도 3e 및 도 4에 도시된 바와 같이, 상기 제1주석 도금층(32a) 상에 주석 또는 주석 합금으로부터 제2주석 도금층(32b)을 형성한다(S40). 상기 제2주석 도금층(32b)을 형성하는 주석 합금에도 비스무스(Bi), 은(Ag), 구리(Cu), 아연(Zn) 등의 합금원소가 첨가될 수 있다. 바람직하게는 0.01 wt% 내지 10 wt%의 비스무스(Bi)가 첨가될 수 있다.Next, when the first tin plating layer 32a is formed on the outer lead portion 23, after the drying process S31, the first tin plating layer (as illustrated in FIGS. 3E and 4) is formed. A second tin plating layer 32b is formed from tin or tin alloy on 32a) (S40). Alloy elements such as bismuth (Bi), silver (Ag), copper (Cu), and zinc (Zn) may also be added to the tin alloy forming the second tin plating layer 32b. Preferably from 0.01 wt% to 10 wt% bismuth (Bi) may be added.
여기서, 순차적으로 도금되는 주석 또는 주석 합금에서 첨가되는 합금원소의 농도는 점차적으로 감소하는 것이 바람직하다. 즉, 상기 제2주석 도금층(32b)에서의 합금원소 농도는 상기 제1주석 도금층(32a)에서의 합금원소 농도보다 낮다.Here, it is preferable that the concentration of the alloying elements added in the tin or tin alloy sequentially plated gradually decreases. That is, the alloy element concentration in the second tin plating layer 32b is lower than the alloy element concentration in the first tin plating layer 32a.
한편, 수염결정의 발생빈도는 일반적으로 주석의 농도가 높을수록 증가하기 때문에, 위와 같이 주석 도금층(32a,32b)의 형성을 여러 번에 걸쳐 나누어 수행함으로써 내부 스트레스를 줄일 수 있다.On the other hand, since the occurrence frequency of the beard crystal generally increases as the concentration of tin increases, the internal stress can be reduced by dividing the tin plating layers 32a and 32b several times as described above.
다만, 도 3a 내지 도 3e에서는 외부 리드부(23) 상에 주석 도금층이 순차적으로 두 번 형성되는 것으로 도시하고 있으나, 이는 예시적인 것으로서 외부 리드부(23) 상에 형성되는 주석 도금층은 순차적으로 세 번 이상 형성될 수도 있다.However, in FIGS. 3A to 3E, although the tin plating layer is sequentially formed twice on the outer lead portion 23, this is merely illustrative, and the tin plating layer formed on the outer lead portion 23 is sequentially formed. It may be formed more than once.
끝으로, 외부 리드부(23) 상에 형성되는 최종 주석 도금층, 예를 들면 제2주석 도금층(32b)이 형성되면, 건조 과정(S41) 거쳐서 선도금 리드프레임이 완성된다.Finally, when the final tin plating layer, for example, the second tin plating layer 32b formed on the outer lead portion 23 is formed, the lead gold lead frame is completed through the drying process S41.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 팩키지용 리드프레임의 선도금 방법에 의하면, 주석 또는 주석 합금의 도금 과정을 두 번 이상 순차적으로 수행함으로써, 도금되는 주석 합금의 농도를 조절할 수 있기 때문에 수염결정(whisker)에 의한 리드프레임의 쇼트(short)를 최소화 할 수 있다.As described above, according to the lead method of the lead frame for a semiconductor package according to the present invention, the concentration of tin alloy to be plated can be controlled by sequentially performing the plating process of tin or tin alloy two or more times. It is possible to minimize the short of the lead frame by (whisker).
본 발명은 첨부된 상기한 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예들이 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to the above-described embodiments, these are merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. will be. Therefore, the true scope of the invention should be defined only by the appended claims.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043375A KR20050003226A (en) | 2003-06-30 | 2003-06-30 | Pre-plating method of lead frame for semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043375A KR20050003226A (en) | 2003-06-30 | 2003-06-30 | Pre-plating method of lead frame for semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050003226A true KR20050003226A (en) | 2005-01-10 |
Family
ID=37218458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030043375A KR20050003226A (en) | 2003-06-30 | 2003-06-30 | Pre-plating method of lead frame for semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050003226A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258538B2 (en) | 2009-03-10 | 2012-09-04 | Lg Innotek Co., Ltd. | Light emitting device package |
| US8610156B2 (en) | 2009-03-10 | 2013-12-17 | Lg Innotek Co., Ltd. | Light emitting device package |
-
2003
- 2003-06-30 KR KR1020030043375A patent/KR20050003226A/en active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258538B2 (en) | 2009-03-10 | 2012-09-04 | Lg Innotek Co., Ltd. | Light emitting device package |
| US8610156B2 (en) | 2009-03-10 | 2013-12-17 | Lg Innotek Co., Ltd. | Light emitting device package |
| US8987775B2 (en) | 2009-03-10 | 2015-03-24 | Lg Innotek Co., Ltd. | Light emitting device package |
| US9318677B2 (en) | 2009-03-10 | 2016-04-19 | Lg Innotek Co., Ltd. | Light emitting device package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713852B2 (en) | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin | |
| US7256481B2 (en) | Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices | |
| US9059185B2 (en) | Copper leadframe finish for copper wire bonding | |
| JP2543619B2 (en) | Lead frame for semiconductor device | |
| US20080087996A1 (en) | Semiconductor device and manufacturing method of the same | |
| TWI322493B (en) | Leadframe strip, semiconductor device, and the method of fabricating a leadframe | |
| US6583500B1 (en) | Thin tin preplated semiconductor leadframes | |
| US20020047186A1 (en) | Semiconductor leadframes comprising silver plating | |
| US6545344B2 (en) | Semiconductor leadframes plated with lead-free solder and minimum palladium | |
| JP2989406B2 (en) | Preplated frame for semiconductor device and method of manufacturing the same | |
| KR100702956B1 (en) | Lead frame for semiconductor package and the method for manufacturing the same | |
| KR20050003226A (en) | Pre-plating method of lead frame for semiconductor package | |
| KR100998036B1 (en) | Pre-plated lead frame for semiconductor package and pre-plating method thereof | |
| KR20100050640A (en) | Lead frame for manufacturing semiconductor package and method for plating the same | |
| KR100962305B1 (en) | Pre-plating method of lead frame for semiconductor package | |
| KR100231832B1 (en) | Semiconductor lead frame with multi-plating layer | |
| KR100450091B1 (en) | Multiplated lead frame for semiconductor device | |
| KR100503038B1 (en) | Lead frame for semiconductor package | |
| KR100254271B1 (en) | Lead frame with multi-layer plating | |
| KR20070015164A (en) | External palladium plating structure of semiconductor component and semiconductor device manufacturing method | |
| KR100254268B1 (en) | Lead frame for semiconductor device having multi-plated layers | |
| JPS63304654A (en) | Lead frame | |
| JPH0362560A (en) | Formation of aptitudinal finishing with soldering | |
| JPS60149155A (en) | Manufacture of semiconductor device and lead frame used therefor | |
| KR20060017708A (en) | Pre-plated lead frame and the method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |