JP2024020692A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2024020692A
JP2024020692A JP2022123054A JP2022123054A JP2024020692A JP 2024020692 A JP2024020692 A JP 2024020692A JP 2022123054 A JP2022123054 A JP 2022123054A JP 2022123054 A JP2022123054 A JP 2022123054A JP 2024020692 A JP2024020692 A JP 2024020692A
Authority
JP
Japan
Prior art keywords
semiconductor device
submodule
module
sub
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022123054A
Other languages
English (en)
Inventor
洋輔 中田
紀和 境
祐司 佐藤
吉典 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022123054A priority Critical patent/JP2024020692A/ja
Priority to US18/306,765 priority patent/US20240047430A1/en
Priority to DE102023117674.9A priority patent/DE102023117674A1/de
Priority to CN202310938619.6A priority patent/CN117497522A/zh
Publication of JP2024020692A publication Critical patent/JP2024020692A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Abstract

【課題】半導体装置からサブモジュールを容易に取り出して、サブモジュールを再利用することが可能な技術を提供することを目的とする。【解決手段】半導体装置は、導体板２１と、第１の接合材１３を介して導体板２１の上面に搭載される半導体素子１１とが第１の封止材２４で封止されるサブモジュール１と、第２の接合材１２を介してサブモジュール１の下面に接合される絶縁基板３１と、絶縁基板３１およびサブモジュール１の周囲を囲むケース３３と、少なくともサブモジュール１の上面が露出するようにケース３３で囲まれた領域を封止する第２の封止材３４とを備えている。【選択図】図３

Description

本開示は、半導体装置および半導体装置の製造方法に関するものである。
例えば特許文献１には、複数のサブモジュールを備える半導体装置が開示されている。特許文献１に記載の技術では、複数のＳｉＣチップ（半導体素子に相当）を上下の電極で挟んで構成されたサブモジュールを半導体装置に組み込んだ後、ＳｉＣチップの周囲を絶縁するために封止樹脂による封止を実施している。
国際公開第２０１８／０４７４７４号
しかしながら、特許文献１に記載の技術では、サブモジュール全体が封止樹脂で封止されているため、サブモジュールを再利用して別の半導体装置を製造しようとした場合、サブモジュールを半導体装置から取り出すことが困難であった。
そこで、本開示は、半導体装置からサブモジュールを容易に取り出して、サブモジュールを再利用することが可能な技術を提供することを目的とする。
本開示に係る半導体装置は、導体板と、第１の接合材を介して前記導体板の上面に搭載される半導体素子とが第１の封止材で封止されるサブモジュールと、第２の接合材を介して前記サブモジュールの下面に接合される絶縁基板と、前記絶縁基板および前記サブモジュールの周囲を囲むケースと、少なくとも前記サブモジュールの上面が露出するように前記ケースで囲まれた領域を封止する第２の封止材とを備える。
本開示によれば、サブモジュールは第２の封止材に完全に覆われておらず、少なくともサブモジュールの上面が露出しているため、第２の封止材を溶かすことなく半導体装置からサブモジュールを容易に取り出すことができる。これにより、サブモジュールを再利用することができる。
実施の形態１に係る半導体装置が備えるサブモジュールの内部構造を示す斜視図である。 実施の形態１に係る半導体装置が備えるサブモジュールの斜視図である。 実施の形態１に係る半導体装置の断面図である。 実施の形態１の変形例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置が備えるサブモジュールの斜視図である。 実施の形態３に係る半導体装置が備えるサブモジュールの斜視図である。
＜実施の形態１＞
＜サブモジュールの構成＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置が備えるサブモジュール１の内部構造を示す斜視図である。図２は、実施の形態１に係る半導体装置が備えるサブモジュール１の斜視図である。なお、図１は、内部構造を見やすくするために、サブモジュール１から第１の封止材２４を除去した状態を示す図面である。
図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向である－Ｘ方向とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向である－Ｙ方向とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向である－Ｚ方向とを含む方向を「Ｚ軸方向」ともいう。
図１と図２に示すように、サブモジュール１は、２つの導体板２１と、２つのリードフレーム２１ａと、１０個の半導体素子１１と、２つの通電用電極２２と、４つの信号端子２３と、第１の封止材２４とを備えている。
なお、半導体素子１１の個数は変更可能であり、導体板２１、リードフレーム２１ａ、通電用電極２２、および信号端子２３の個数は半導体素子１１の個数に応じて変更可能である。
各導体板２１は上面視にて長方形状に形成されている。２つの導体板２１は、互いの長辺同士が隣り合うようにＸ軸方向に並んで配置されている。２つの導体板２１が並んで配置された状態で、２つの導体板２１の外周側の長辺の一端部（－Ｙ方向の端部）は、内周側の長辺の一端部よりも長く形成されている。
２つの導体板２１の間には、２つのリードフレーム２１ａが長手方向に隣り合うようにＸ軸方向に並んで配置されている。各リードフレーム２１ａの長手方向の長さは、２つの導体板２１が並んで配置された状態で、２つの導体板２１の外周側の長辺の長さと同じである。
各導体板２１の上面（Ｚ方向の面）には、５つの半導体素子１１が第１の接合材１３（図３参照）を介して搭載されている。各半導体素子１１の上面（Ｚ方向の面）には、図示しないソース電極およびゲート電極が設けられており、各半導体素子１１の下面（－Ｚ方向の面）には、図示しないドレイン電極が設けられている。各導体板２１は、第１の接合材１３（図３参照）を介して５つの半導体素子１１のドレイン電極と接合されている。また、各通電用電極２２は、５つの半導体素子１１のソース電極と接続されている。
半導体素子１１は、例えば、ＳｉＣまたはＧａＮ等のいわゆるワイドバンドギャップ半導体によって構成されている。半導体素子１１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。サブモジュール１内の各導体板２１において、５個の半導体素子１１はＹ軸方向に沿って並列に接続されている。なお、半導体素子１１は、ＭＯＳＦＥＴ以外にも、例えば、ダイオード、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、または逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Reverse-Conducting ＩＧＢＴ）などであってもよい。
各半導体素子１１には、図示しない制御パッド(例えばゲート電極)が設けられている。制御パッドからゲート信号が入力されることで、各半導体素子１１のオンオフが制御される。
なお、半導体素子１１の制御パッドは、半導体素子１１をオンオフ制御するためのゲート駆動電圧が印加されるゲート電極（ゲートパッド）だけではなく、図示しないが、例えば、電流センスパッド、ケルビンソースパッド、または温度センスダイオードパッドを備えてもよい。
電流センスパッドは、半導体素子１１のセル領域に流れる電流を検知するための制御パッドである。具体的には、電流センスパッドは、半導体素子１１のセル領域に電流が流れる際に、セル領域全体に流れる電流の数分の１から数万分の１の電流が流れるようにセル領域の一部に電気的に接続された制御パッドである。
ケルビンソースパッドは、半導体素子１１をオンオフ制御するためのゲート駆動電圧が印加される制御パッドである。
温度センスダイオードパッドは、半導体素子１１に設けられた図示しない温度センスダイオードのアノードおよびカソードに電気的に接続された制御パッドである。セル領域内に設けられた温度センスダイオードのアノードとカソードとの間の電圧が測定されることで、半導体素子１１の温度が測定される。
４つの信号端子２３は、側面視にてＬ字状に形成され、２つの導体板２１の他端部側（Ｙ方向）に配置されている。４つの信号端子２３のうち、中央側の２つの信号端子２３は、リードフレーム２１ａと一体に形成されている。４つの信号端子２３の一端部は、１０個の半導体素子１１の制御パッドと電気的に接続されている。外部から信号端子２３に制御信号が入力されることで、１０個の半導体素子１１が同時に制御される。４つの信号端子２３の他端部は、上方（Ｚ方向）に延びるように屈曲されている。
図２に示すように、２つの導体板２１と、１０個の半導体素子１１と、２つの通電用電極２２は、第１の封止材２４で封止されている。４つの信号端子２３の他端部は、第１の封止材２４におけるＹ方向の側面から突出し露出している。
＜半導体装置の構成＞
次に、半導体装置の構成について説明する。図３は、実施の形態１に係る半導体装置の断面図である。
図３に示すように、半導体装置は、２つのサブモジュール１と、絶縁基板３１と、冷却器３２と、ケース３３と、ケース蓋３７と、第２の封止材３４と、２つの接続部材３５と、制御基板３６とを備えている。半導体装置は、複数の半導体素子１１を備えた機能的な半導体装置であり、具体的にはインバータまたはコンバータなどの回路を構成し、さらに制御機能または保護機能を有している。
絶縁基板３１は、第２の接合材１２を介してサブモジュール１の下面（－Ｚ方向の面）に接合されている。絶縁基板３１は、さらに冷却器３２の上面（Ｚ方向の面）に接合されている。
絶縁基板３１は、絶縁層３１ａと、下面パターン３１ｂと、回路パターン３１ｃとを備えている。回路パターン３１ｃは絶縁層３１ａの上面（Ｚ方向の面）に設けられ、下面パターン３１ｂは絶縁層３１ａの下面（－Ｚ方向の面）に設けられている。回路パターン３１ｃは、複数に分割されている。
回路パターン３１ｃは、例えばＣｕを主たる材料として構成されており、絶縁層３１ａは、例えば、窒化ケイ素、酸化アルミニウム、または窒化アルミニウムなどのセラミックを主たる材料として構成されている。
半導体素子１１に高価なＳｉＣが用いられる場合には、冷却性を向上するために、絶縁層３１ａに窒化ケイ素を主たる材料として用いることが多い。絶縁基板３１の冷却器３２側（－Ｚ方向）には、冷却器３２と接合するための下面パターン３１ｂがさらに設けられ、回路パターン３１ｃと同様にＣｕを主たる材料として構成されている。
冷却器３２は、例えば、冷却面に水冷用のピンが生えたピンフィンであり、Ｃｕを主たる材料として構成され、少なくとも冷却面の表面がＮｉを主たる材料として被覆されている。冷却器３２の上面視面積は、絶縁基板３１の上面視面積よりも大きく形成され、絶縁基板３１は、冷却器３２における絶縁基板３１の搭載面（Ｚ方向の面）、すなわち、冷却器３２の周縁部を除く領域に接合されている。
冷却器３２における絶縁基板３１の搭載面（Ｚ方向の面）の周縁部には、絶縁基板３１とサブモジュール１の周囲を囲むケース３３が接合されている。ケース３３は、上面視にて矩形枠状に形成されており、ケース３３で囲まれた領域には、第２の封止材３４が充填されている。ケース３３で囲まれた領域とは、具体的にはケース３３と冷却器３２とで囲まれた領域である。また、ケース３３の上端部（Ｚ方向の端部）には、ケース蓋３７がケース３３に対して着脱可能なように取り付けられている。
２つの接続部材３５は、２つのサブモジュール１が有する４つの通電用電極２２と接続されている。このことについて説明すると、各サブモジュール１の左右側面（Ｘ軸方向の側面）には、通電用電極２２の側部まで延びる孔２４ａが形成されている。また、孔２４ａは、各サブモジュール１における２つの通電用電極２２間にも形成されている。各接続部材３５は、孔２４ａを介して各サブモジュール１における２つの通電用電極２２と、回路パターン３１ｃとを電気的に接続している。
第２の封止材３４は、絶縁基板３１と、サブモジュール１の少なくとも上面（Ｚ方向の面）を除く部分とを封止している。第２の封止材３４は、サブモジュール１の上端部（Ｚ方向の端部）付近まで充填されている。そのため、第２の封止材３４からサブモジュール１の上端部が露出している。
ケース３３の内周壁３３ａには、内周側へ突出する段差３８が全周に渡って設けられている。段差３８は、ケース３３の高さ方向（Ｚ軸方向）の中央部よりも下側（－Ｚ方向）に設けられている。ケース３３により囲まれる領域において段差３８よりも上側（Ｚ方向）の部分の上面視面積は、段差３８よりも下側（－Ｚ方向）の部分の上面視面積よりも大きく形成されている。
これにより、第２の封止材３４を充填する工程において、絶縁基板３１の回路パターン３１ｃよりも上側（Ｚ方向）まで第２の封止材３４を充填した後に第２の封止材３４の嵩が上がる速度を緩やかにして、さらに確実にサブモジュール１の上面（Ｚ方向の面）を第２の封止材３４から露出させることができる。
２つのサブモジュール１が備える８つの信号端子２３は制御基板３６と接続されている。各信号端子２３は、一端部がプレスフィット端子であり、８つの信号端子２３の一端部が制御基板３６に形成された図示しない８つの孔にそれぞれ挿入されることで、８つの信号端子２３と制御基板３６は電気的に接続される。
制御基板３６は、サブモジュール１の上側（Ｚ方向）に配置されている。より具体的には、制御基板３６は、ケース３３の上端部（Ｚ方向の端部）、かつ、ケース蓋３７の上側（Ｚ方向）に配置されている。制御基板３６は、各サブモジュール１の４つの信号端子２３を介して１０個の半導体素子５と電気的に接続されており、１０個の半導体素子５を制御する。
＜半導体装置の製造方法＞
次に、半導体装置の製造方法および取り出したサブモジュール１を用いた別の半導体装置の製造方法について簡単に説明する。最初に、半導体装置の製造方法を説明する。
先ず、第１の接合材１３を介して導体板２１の上面（Ｚ方向の面）に半導体素子１１を搭載し、導体板２１と半導体素子１１とを第１の封止材２４で封止したサブモジュール１を準備する。次に、サブモジュール１の下面（－Ｚ方向の面）と絶縁基板３１とを第２の接合材１２で接合し、絶縁基板３１およびサブモジュール１の周囲を囲むようにケース３３を配置し、少なくともサブモジュール１の上面が露出するようにケース３３で囲まれた領域を第２の封止材３４で封止する。
第２の封止材３４を充填した後に、ケース３３にケース蓋３７を取り付け、ケース蓋３７からは信号端子２３の一端部が露出し制御基板３６に接続される。ケース蓋３７は取り出し工程において、簡単に除去できる方法でケース３３に取り付けられることが望ましく、例えば、接着剤による接着、またはケース３３へのはめ込みによって、ケース３３に固定される。以上より、半導体装置が完成する。
次に、取り出したサブモジュール１を用いた別の半導体装置の製造方法を説明する。先ず、上記の半導体装置において第２の封止材３４からサブモジュール１を取り出す。第２の封止材３４のヤング率は、第１の封止材２４のヤング率よりも低い材料を用いることが望ましい。例えば、第１の封止材２４がエポキシ系樹脂からなる場合、第２の封止材３４はゲルまたはゴムからなることが望ましい。これにより、第２の封止材３４からサブモジュール１を容易に分離して取り出すことができる。
ここで、信号端子２３の幅は通常、通電用電極２２の幅に比べて小さいため、第２の封止材３４に信号端子２３の他端部側が埋まっていてもサブモジュール１を取り出す際の障害になりにくい。
また、導体板２１と半導体素子１１とを接合する第１の接合材１３の融点は、サブモジュール１と絶縁基板３１の回路パターン３１ｃとを接合する第２の接合材１２の融点よりも高いことが望ましい。例えば、第１の接合材１３がＡｇまたはＣｕを主たる材料とする焼結接合材であり、第２の接合材１２がＳｎを主たる材料とするはんだ材であることが望ましい。２００℃以上３００℃以下程度の熱処理ではんだ材である第２の接合材１２を溶かしてサブモジュール１を取り出すときにも、サブモジュール１の内部の焼結接合材である第１の接合材１３は融点に到達しないため、安定して取り出すことができる。
取り出したサブモジュール１の下面（－Ｚ方向の面）と、絶縁基板３１とは別の絶縁基板３１とを第２の接合材１２とは別の第２の接合材１２で接合し、別の絶縁基板３１およびサブモジュール１の周囲を囲むようにケース３３とは別のケース３３を配置し、少なくともサブモジュール１の上面が露出するように別のケース３３で囲まれた領域を第２の封止材３４とは別の第２の封止材３４で封止する。以上より、取り出したサブモジュール１を用いた別の半導体装置が完成する。
上記では説明しなかったが、取り出した後のサブモジュール１に対して、再利用可能なことを証明するための検査工程を実施する。検査工程とは、例えば、半導体素子１１に対する電気的な検査、初回出荷時データとの比較検証、電気的なスクリーニング試験、超音波探傷試験などの機械的な検証、またはサブモジュール１の外観検査などであり、いずれかの組み合わせ、または全てを実施して、用途に応じて再利用品であるサブモジュール１の品質を保証する。
また、導体板２１と絶縁基板３１がはんだ材で接合されている場合、導体板２１のはんだ除去面には、Ｓｎからなる金属間化合物層が残存していることがあるため、例えば、機械的な除去工程を実施して金属間化合物層を取り除くか、Ｓｎめっき処理を施して、再実装可能な状態に戻すなど、再度インバータを実装する工程において適切な接合界面を得るために必要な再生工程を実施する。再度インバータを実装する工程においては、初回と同様にはんだ接合してもよいし、更に再利用する予定がなければ、焼結接合などの高融点の接合方法を用いてもよい。
また、通電用電極２２の接合は、配線材として、ワイヤまたはリボンの超音波接合で実施することができ、例えばサブモジュール１を取り出す際は引張工程で剥がす。もし、残存物が発生した場合は、研磨加工で次回の接合に影響しない状態に仕上げることが望ましい。または、残存物が十分に小さい場合には、研磨加工をせず、残存物および超音波接合による変形部を避けて再実装の配線材を接続することで、サブモジュール１をさらに簡単に再利用することができる。
＜実施の形態１の変形例＞
次に、実施の形態１の変形例について説明する。図４は、実施の形態１の変形例に係る半導体装置の断面図である。
図４に示すように、実施の形態１の変形例では、通電用電極２２はサブモジュール１の上面（Ｚ方向の面）に露出しており、さらに半導体装置は、２つの接続部材３５に代えて２つの接続部材３５Ａを備えている。
図４の左側（－Ｘ方向）のサブモジュール１では、接続部材３５Ａの一端側の部分は通電用電極２２の上面（Ｚ方向の面）と接続されている。一方、接続部材３５Ａの他端部は回路パターン３１ｃと接続されている。図４の右側（Ｘ方向）のサブモジュール１では、接続部材３５Ａの長手方向中央側の部分は通電用電極２２の上面（Ｚ方向の面）と接続されている。一方、接続部材３５Ａの一端部と他端部は回路パターン３１ｃと接続されている。これにより、各接続部材３５Ａは、各サブモジュール１における２つの通電用電極２２と、回路パターン３１ｃとを電気的に接続している。
このとき、接続部材３５Ａの長手方向中央側の部分が第２の封止材３４から露出している。この場合、絶縁距離を長く取ることができるため、第２の封止材３４がサブモジュール１を部分的に露出させていても、簡単かつ確実に絶縁性を担保することができる。
接続部材３５Ａを用いない図３の場合は、サブモジュール１の側面から通電用電極２２を取り出すことになるため、通電用電極２２と回路パターン３１ｃとの距離が短くなり、両者を絶縁するための第２の封止材３４の充填量の調整が難しい場合がある。しかし、接続部材３５Ａを用いた場合は、サブモジュール１の側面における任意の高さ位置（Ｚ軸方向の位置）で第２の封止材３４の充填を止めてもよいため、簡単かつ確実に絶縁性を担保することができる。
接続部材３５Ａは、サブモジュール１の上面（Ｚ方向の面）でループ形状を形成してもよい。これにより、サブモジュール１を取り出す際に、このループ形状に吊り手を挿入して、持ち上げる力を加えることができる。
＜作用・効果＞
サブモジュール１を用いたインバータを再利用する際に、冷却器３２、第２の接合材１２、ケース３３、およびケース３３に取り付けられた制御端子（図示しない）等を一新して、サブモジュール１のみを再利用してインバータを形成する。このため、サブモジュール１はインバータから容易に取り出し可能で再取付可能、かつ高い信頼性を有し、容易に検査できることが望ましい。
特に近年需要が拡大している自動車用途のインバータは、半導体装置にピンフィンおよび冷却構造が一体化され、高度に集積され小型化されたものが多いため、インバータを再利用する際に生じた破損は修復することが難しい。サブモジュール１を容易に取り出して、取り出したサブモジュール１を検査し、信頼性を保証することができれば、再び新品同様にインバータに用いることができる。
実施の形態１およびこの変形例に係る半導体装置は、導体板２１と、第１の接合材１３を介して導体板２１の上面（Ｚ方向の面）に搭載される半導体素子１１とが第１の封止材２４で封止されるサブモジュール１と、第２の接合材１２を介してサブモジュール１の下面に接合される絶縁基板３１と、絶縁基板３１およびサブモジュール１の周囲を囲むケース３３と、少なくともサブモジュール１の上面が露出するようにケース３３で囲まれた領域を封止する第２の封止材３４とを備えている。
したがって、サブモジュール１は第２の封止材３４に完全に覆われておらず、少なくともサブモジュール１の上面（Ｚ方向の面）が露出しているため、第２の封止材３４を溶かすことなく半導体装置からサブモジュール１を容易に取り出すことができる。これにより、サブモジュール１を再利用することができる。この結果、製品のライフサイクルにおける各段階での環境負荷の低減を図ることができる。
半導体装置において最も高価な部材は半導体素子１１であり、特にＳｉＣワイドバンドギャップ半導体によって構成されている半導体素子１１はその製造コストが高く、他の部材とのコスト差が大きいため、再利用する価値が大きい。また、複数の半導体素子１１を１つのサブモジュール１にまとめているため、まとまった単位であるサブモジュール１を取り出し、再取付ができるため、効率よく単価の高い半導体素子１１を再利用することができる。
また、半導体装置の外周部を構成する冷却器３２およびケース３３は、インバータに搭載される工程、およびインバータから取り出される工程において、劣化、変形、および損傷が発生するが、半導体装置に内包されたサブモジュール１はそれらの影響を受けないため、再利用に適している。サブモジュール１は半導体素子１１単体に比べて、取り扱いが簡単で、電気的な検査も、熱的および電気的に厳しい条件で行うことができるため再度保証するための試験時間を極力短くすることができる。
また、半導体装置は、半導体素子１１と接続される通電用電極２２と、通電用電極２２と絶縁基板３１の回路パターン３１ｃとを接続する接続部材３５，３５Ａとをさらに備え、接続部材３５，３５Ａの一部は第２の封止材３４から露出している。
したがって、作業者は、接続部材３５，３５Ａを掴んで半導体装置からサブモジュール１を取り出すことができる。また、接続部材３５，３５Ａにより回路パターン３１ｃと通電用電極２２との絶縁距離を長く取ることができるため、簡単に確実に絶縁性を担保することができる。
また、接続部材３５Ａは、サブモジュール１の上面（Ｚ方向の面）でループ形状を形成しているため、ループ形状に吊り手を挿入して、半導体装置からサブモジュール１を容易に取り出すことができる。
また、第２の封止材３４のヤング率は、第１の封止材２４のヤング率よりも低い。具体的には、第１の封止材２４はエポキシ系樹脂からなり、第２の封止材３４はゲルまたはゴムからなっている。したがって、サブモジュール１を第２の封止材３４から容易に分離して取り出すことができる。
また、焼結接合ははんだ接合よりも冷熱サイクル寿命が長く、かつ、エポキシ樹脂封止はゲル封止に比べて水分の浸入を防ぎ半導体素子１１の湿度劣化を抑制するため、半導体装置を高寿命化しやすいが、焼結結合およびエポキシ樹脂封止を半導体装置全体に採用すると、組み立て工程が複雑化すると共に製造設備が大型化し、製造コストが嵩む。実施の形態１では、サブモジュール１の製造に際して焼結結合およびエポキシ樹脂封止を採用しないため、製造設備を大型化することなく他品種と共通化することが容易となり、半導体装置の製造コストを抑制することができる。
また、サブモジュール１の上面（Ｚ方向の面）を第２の封止材３４で完全に覆わずに、少なくともサブモジュール１の上面を第２の封止材３４から露出させることで、半導体素子１１の周辺の絶縁性を第１の封止材２４で担保しながら、第１の封止材２４を溶かすことなく半導体装置からサブモジュール１を容易に取り出すことができる。
また、接続部材３５，３５Ａの一部は第２の封止材３４から露出するが、接続部材３５，３５Ａは半導体素子１１の上面電極（ソース電極）と等電位であり、信号端子２３にもソース電位が含まれるため、第２の封止材３４から露出していても、絶縁性の問題は生じにくい。半導体装置を小型化するためには、冷却器３２と回路パターン３１ｃ、回路パターン３１ｃ間、および冷却器３２と接続部材３５，３５Ａの絶縁距離を極力短く設計する必要があるため、これらを第２の封止材３４で覆うことで絶縁性を担保することが望ましい。
また、第１の接合材１３の融点は第２の接合材１２の融点よりも高い。具体的には、第１の接合材１３は焼結接合材であり、第２の接合材１２ははんだ材である。したがって、第２の接合材１２を溶融させてサブモジュール１を取り出すときに、サブモジュール１の内部の変形および劣化を抑制することができる。
また、ケース３３の内周壁３３ａには、内周側へ突出する段差３８が設けられ、ケース３３により囲まれる領域において段差３８よりも上側（Ｚ方向）の部分の上面視面積は、段差３８よりも下側（－Ｚ方向）の部分の上面視面積よりも大きく、ケース３３により囲まれる領域において段差３８よりも下側（－Ｚ方向）の部分に絶縁基板３１が配置されている。
したがって、第２の封止材３４を充填する工程において、絶縁基板３１の回路パターン３１ｃよりも上側（Ｚ方向）まで第２の封止材３４を充填した後に第２の封止材３４の嵩が上がる速度を緩やかにして、さらに確実にサブモジュール１の上面（Ｚ方向の面）を露出させることができる。
＜実施の形態２＞
次に、実施の形態２に係る半導体装置について説明する。図５は、実施の形態２に係る半導体装置が備えるサブモジュール１Ａの斜視図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図５に示すように、実施の形態２では、サブモジュール１Ａにおいて、４つの信号端子２３に代えて４つの信号端子２３Ａが設けられている。各信号端子２３Ａは、図示しない孔を有する筒状に形成されている。各信号端子２３Ａは、各信号端子２３Ａの一部である上面（Ｚ方向の面）がサブモジュール１Ａの上面（Ｚ方向の面）に露出するように第１の封止材２４により封止されている。
また、半導体装置は、両端部にプレスフィット端子を有する外部信号端子４０を８つ備えており、各サブモジュール１Ａにおいて、４つの外部信号端子４０の一端部が４つの信号端子２３Ａの図示しない孔にそれぞれ挿入され、かつ、４つの外部信号端子４０の他端部が制御基板３６（図３参照）に形成された図示しない４つの孔にそれぞれ挿入されることで、４つの外部信号端子４０を介して４つの信号端子２３Ａと制御基板３６は電気的に接続される。なお、図５では外部信号端子４０は１つだけ示されている。サブモジュール１Ａの取り出し時には、信号端子２３Ａの孔に挿入された外部信号端子４０が引き抜かれ、サブモジュール１Ａの再実装時には、新しい外部信号端子４０が使用される。
＜作用・効果＞
実施の形態２に係る半導体装置は、サブモジュール１Ａの上側（Ｚ方向）に配置されかつ半導体素子１１を制御する制御基板３６と、半導体素子１１および制御基板３６を接続する信号端子２３Ａとをさらに備え、信号端子２３Ａの一部は、サブモジュール１Ａの上面（Ｚ方向の面）に露出するように第１の封止材２４により封止されている。
したがって、信号端子２３Ａと回路パターン３１ｃとの絶縁性を担保したうえで、サブモジュール１Ａの取り出し性を担保することができる。
また、半導体装置は、制御基板３６と信号端子２３Ａとを接続する外部信号端子４０をさらに備え、信号端子２３Ａは、外部信号端子４０の一端部が挿入される孔を有する筒状に形成されている。
したがって、外部信号端子４０の取り出し性を担保することができる。特に外部信号端子４０の両端部がプレスフィット端子である場合、サブモジュール１Ａの取り出し時に外部信号端子４０に変形が生じても、新たな外部信号端子４０に容易に取り換えることができる。
＜実施の形態３＞
次に、実施の形態３に係る半導体装置について説明する。図６は、実施の形態３に係る半導体装置が備えるサブモジュール１Ｂの斜視図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図６に示すように、実施の形態３では、サブモジュール１Ｂにおいて、４つの信号端子２３に代えて４つの信号端子２３Ｂが設けられている。各信号端子２３Ｂは、孔のない角柱状に形成され、各信号端子２３Ｂの一部である上面（Ｚ方向の面）がサブモジュール１Ｂの上面（Ｚ方向の面）に露出するように第１の封止材２４により封止されている。
図示しないが、ケース３３（図３参照）には、８つの第２の信号端子が設けられ、８つの第２の信号端子と、２つのサブモジュール１Ｂが備える８つの信号端子２３Ｂとは、ＡｌまたはＣｕからなるワイヤを介してそれぞれ接続される。さらに８つの信号端子２３Ｂは、制御基板３６（図３参照）ともＡｌまたはＣｕからなるワイヤを介して接続される。
＜作用・効果＞
実施の形態３に係る半導体装置は、サブモジュール１Ｂの上側（Ｚ方向）に配置されかつ半導体素子１１を制御する制御基板３６と、半導体素子１１および制御基板３６を接続する信号端子２３Ｂとをさらに備え、信号端子２３Ｂの一部は、サブモジュール１Ｂの上面（Ｚ方向の面）に露出するように第１の封止材２４により封止されている。
したがって、信号端子２３Ｂと回路パターン３１ｃとの絶縁性を担保したうえで、サブモジュール１Ｂの取り出し性を担保することができる。
また、ケース３３に設けられた第２の信号端子を採用することで、サブモジュール１Ｂの取り出し時に第２の信号端子に変形が生じても、新たな第２の信号端子に容易に取り換えることができる。
＜その他の変形例＞
実施の形態２，３に係る半導体装置に、実施の形態１の変形例に係る半導体装置の構成を組み合わせてもよい。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
以下、本開示の諸態様を付記としてまとめて記載する。
（付記１）
導体板と、第１の接合材を介して前記導体板の上面に搭載される半導体素子とが第１の封止材で封止されるサブモジュールと、
第２の接合材を介して前記サブモジュールの下面に接合される絶縁基板と、
前記絶縁基板および前記サブモジュールの周囲を囲むケースと、
少なくとも前記サブモジュールの上面が露出するように前記ケースで囲まれた領域を封止する第２の封止材と、
を備える、半導体装置。
（付記２）
前記半導体素子と接続される通電用電極と、前記通電用電極と前記絶縁基板の回路パターンとを接続する接続部材とをさらに備え、
前記接続部材の一部は前記第２の封止材から露出している、付記１に記載の半導体装置。
（付記３）
前記接続部材は、前記サブモジュールの上面でループ形状を形成している、付記２に記載の半導体装置。
（付記４）
前記サブモジュールの上側に配置されかつ前記半導体素子を制御する制御基板と、前記半導体素子および前記制御基板を接続する信号端子とをさらに備え、
前記信号端子の一部は、前記サブモジュールの上面に露出するように前記第１の封止材により封止される、付記１から付記３のいずれか１項に記載の半導体装置。
（付記５）
前記制御基板と前記信号端子とを接続する外部信号端子をさらに備え、
前記信号端子は、前記外部信号端子の一端部が挿入される孔を有する筒状に形成される、付記４に記載の半導体装置。
（付記６）
前記第２の封止材のヤング率は、前記第１の封止材のヤング率よりも低い、付記１から付記５のいずれか１項に記載の半導体装置。
（付記７）
前記第１の封止材はエポキシ系樹脂からなり、前記第２の封止材はゲルまたはゴムからなる、付記１から付記６のいずれか１項に記載の半導体装置。
（付記８）
前記第１の接合材の融点は前記第２の接合材の融点よりも高い、付記１から付記７のいずれか１項に記載の半導体装置。
（付記９）
前記第１の接合材は焼結接合材であり、前記第２の接合材ははんだ材である、付記１から付記８のいずれか１項に記載の半導体装置。
（付記１０）
前記ケースの内周壁には、内周側へ突出する段差が設けられ、
前記ケースにより囲まれる領域において前記段差よりも上側の部分の上面視面積は、前記段差よりも下側の部分の上面視面積よりも大きく、
前記ケースにより囲まれる領域において前記段差よりも下側の部分に前記絶縁基板が配置される、付記１から付記９のいずれか１項に記載の半導体装置。
（付記１１）
（ａ）第１の接合材を介して導体板の上面に半導体素子を搭載し、前記導体板と前記半導体素子とを第１の封止材で封止したサブモジュールを準備する工程と、
（ｂ）前記サブモジュールの下面と絶縁基板とを第２の接合材で接合し、前記絶縁基板および前記サブモジュールの周囲を囲むようにケースを配置し、少なくとも前記サブモジュールの上面が露出するように前記ケースで囲まれた領域を第２の封止材で封止する工程と、
を備える、半導体装置の製造方法。
（付記１２）
付記１から付記１０のいずれか１項に記載の半導体装置を利用して別の半導体装置を製造する方法であって、
（ｃ）前記サブモジュールを前記第２の封止材から取り出す工程と、
（ｄ）取り出した前記サブモジュールの下面と、前記絶縁基板とは別の絶縁基板とを前記第２の接合材とは別の第２の接合材で接合し、前記別の絶縁基板および前記サブモジュールの周囲を囲むように前記ケースとは別のケースを配置し、少なくとも前記サブモジュールの上面が露出するように前記別のケースで囲まれた領域を前記第２の封止材とは別の第２の封止材で封止する工程と、
を備える、半導体装置の製造方法。
１，１Ａ，１Ｂ サブモジュール、１１ 半導体素子、１２ 第２の接合材、１３ 第１の接合材、２１ 導体板、２２ 通電用電極、２３，２３Ａ，２３Ｂ 信号端子、２４ 第１の封止材、３１ 絶縁基板、３１ｃ 回路パターン、３３ ケース、３３ａ 内周壁、３８ 段差、３４ 第２の封止材、３５，３５Ａ 接続部材、３６ 制御基板、４０ 外部接続端子。

Claims (12)

  1. 導体板と、第１の接合材を介して前記導体板の上面に搭載される半導体素子とが第１の封止材で封止されるサブモジュールと、
    第２の接合材を介して前記サブモジュールの下面に接合される絶縁基板と、
    前記絶縁基板および前記サブモジュールの周囲を囲むケースと、
    少なくとも前記サブモジュールの上面が露出するように前記ケースで囲まれた領域を封止する第２の封止材と、
    を備える、半導体装置。
  2. 前記半導体素子と接続される通電用電極と、前記通電用電極と前記絶縁基板の回路パターンとを接続する接続部材とをさらに備え、
    前記接続部材の一部は前記第２の封止材から露出している、請求項１に記載の半導体装置。
  3. 前記接続部材は、前記サブモジュールの上面でループ形状を形成している、請求項２に記載の半導体装置。
  4. 前記サブモジュールの上側に配置されかつ前記半導体素子を制御する制御基板と、前記半導体素子および前記制御基板を接続する信号端子とをさらに備え、
    前記信号端子の一部は、前記サブモジュールの上面に露出するように前記第１の封止材により封止される、請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記制御基板と前記信号端子とを接続する外部信号端子をさらに備え、
    前記信号端子は、前記外部信号端子の一端部が挿入される孔を有する筒状に形成される、請求項４に記載の半導体装置。
  6. 前記第２の封止材のヤング率は、前記第１の封止材のヤング率よりも低い、請求項１から請求項３のいずれか１項に記載の半導体装置。
  7. 前記第１の封止材はエポキシ系樹脂からなり、前記第２の封止材はゲルまたはゴムからなる、請求項１から請求項３のいずれか１項に記載の半導体装置。
  8. 前記第１の接合材の融点は前記第２の接合材の融点よりも高い、請求項１から請求項３のいずれか１項に記載の半導体装置。
  9. 前記第１の接合材は焼結接合材であり、前記第２の接合材ははんだ材である、請求項１から請求項３のいずれか１項に記載の半導体装置。
  10. 前記ケースの内周壁には、内周側へ突出する段差が設けられ、
    前記ケースにより囲まれる領域において前記段差よりも上側の部分の上面視面積は、前記段差よりも下側の部分の上面視面積よりも大きく、
    前記ケースにより囲まれる領域において前記段差よりも下側の部分に前記絶縁基板が配置される、請求項１から請求項３のいずれか１項に記載の半導体装置。
  11. （ａ）第１の接合材を介して導体板の上面に半導体素子を搭載し、前記導体板と前記半導体素子とを第１の封止材で封止したサブモジュールを準備する工程と、
    （ｂ）前記サブモジュールの下面と絶縁基板とを第２の接合材で接合し、前記絶縁基板および前記サブモジュールの周囲を囲むようにケースを配置し、少なくとも前記サブモジュールの上面が露出するように前記ケースで囲まれた領域を第２の封止材で封止する工程と、
    を備える、半導体装置の製造方法。
  12. 請求項１から請求項３のいずれか１項に記載の半導体装置を利用して別の半導体装置を製造する方法であって、
    （ｃ）前記サブモジュールを前記第２の封止材から取り出す工程と、
    （ｄ）取り出した前記サブモジュールの下面と、前記絶縁基板とは別の絶縁基板とを前記第２の接合材とは別の第２の接合材で接合し、前記別の絶縁基板および前記サブモジュールの周囲を囲むように前記ケースとは別のケースを配置し、少なくとも前記サブモジュールの上面が露出するように前記別のケースで囲まれた領域を前記第２の封止材とは別の第２の封止材で封止する工程と、
    を備える、半導体装置の製造方法。
JP2022123054A 2022-08-02 2022-08-02 半導体装置および半導体装置の製造方法 Pending JP2024020692A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022123054A JP2024020692A (ja) 2022-08-02 2022-08-02 半導体装置および半導体装置の製造方法
US18/306,765 US20240047430A1 (en) 2022-08-02 2023-04-25 Semiconductor device and method of manufacturing semiconductor device
DE102023117674.9A DE102023117674A1 (de) 2022-08-02 2023-07-05 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN202310938619.6A CN117497522A (zh) 2022-08-02 2023-07-28 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022123054A JP2024020692A (ja) 2022-08-02 2022-08-02 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2024020692A true JP2024020692A (ja) 2024-02-15

Family

ID=89575453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022123054A Pending JP2024020692A (ja) 2022-08-02 2022-08-02 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20240047430A1 (ja)
JP (1) JP2024020692A (ja)
CN (1) CN117497522A (ja)
DE (1) DE102023117674A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6685209B2 (ja) 2016-09-12 2020-04-22 日立オートモティブシステムズ株式会社 半導体装置

Also Published As

Publication number Publication date
US20240047430A1 (en) 2024-02-08
DE102023117674A1 (de) 2024-02-08
CN117497522A (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
US7705443B2 (en) Semiconductor device with lead frame including conductor plates arranged three-dimensionally
JP5155890B2 (ja) 半導体装置およびその製造方法
US9666518B1 (en) Semiconductor device
JP6665926B2 (ja) 半導体装置および半導体装置の製造方法
US7714428B2 (en) High power semiconductor package and method of making the same
US7701054B2 (en) Power semiconductor module and method for its manufacture
EP3288075B1 (en) Power semiconductor module
US20090189291A1 (en) Multi-chip module
US9029995B2 (en) Semiconductor device and method of manufacturing the same
JP2009059923A (ja) 半導体装置
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
US20120306064A1 (en) Chip package
US20130256920A1 (en) Semiconductor device
JP4409064B2 (ja) パワー素子を含む半導体装置
JP2024020692A (ja) 半導体装置および半導体装置の製造方法
CN114792671A (zh) 半导体装置、功率模块及半导体装置的制造方法
JP2003324176A (ja) リードフレーム、半導体パワーモジュール、および、その製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JP4861200B2 (ja) パワーモジュール
JP4555187B2 (ja) パワーモジュールおよびその製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP7274954B2 (ja) 半導体装置
JP7103437B2 (ja) 半導体装置および半導体装置の製造方法
US11217504B2 (en) Semiconductor package with passive electrical component and method for the production thereof