JP2023553476A - 前処理された複合基板の製造方法、および前処理された複合基板 - Google Patents

前処理された複合基板の製造方法、および前処理された複合基板 Download PDF

Info

Publication number
JP2023553476A
JP2023553476A JP2023535861A JP2023535861A JP2023553476A JP 2023553476 A JP2023553476 A JP 2023553476A JP 2023535861 A JP2023535861 A JP 2023535861A JP 2023535861 A JP2023535861 A JP 2023535861A JP 2023553476 A JP2023553476 A JP 2023553476A
Authority
JP
Japan
Prior art keywords
layer
substrate
profile
donor substrate
composite substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023535861A
Other languages
English (en)
Inventor
カサト，コンスタンティン
クリッペンドルフ，フロリアン
Original Assignee
エムアイツー‐ファクトリー ジーエムビーエイチ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エムアイツー‐ファクトリー ジーエムビーエイチ filed Critical エムアイツー‐ファクトリー ジーエムビーエイチ
Publication of JP2023553476A publication Critical patent/JP2023553476A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】電子半導体部品にさらに加工するための基礎として使用される、前処理された複合基板（１８）を提供する。【解決手段】前処理された複合基板（１８）の製造方法は、エネルギーフィルタ（２０）を用いたイオン注入によって、ドナー基板（１２）にＳｉＣの第１の層（２１）をドープし、ドナー基板（１２）に所定の破損部位（２６）を生成し、ドナー基板（１２）とアクセプタ基板（２８）との間に結合接続を生成する。第１の層（２１）は、アクセプタ基板（２８）とドナー基板（１２）の残りの部分（２２）との間の領域に配置される。最後に、ドナー基板（１２）を所定の破損部位（２６）の領域で分割して前処理された複合基板（１８）を生成し、前処理された複合基板（１８）は、アクセプタ基板（２８）と、該アクセプタ基板に接続され、ドナー基板（１２）の第１の層（２１）の少なくとも一部を構成するドープ層（３２）とを有する。【選択図】図１１

Description

本発明は、前処理された複合基板を製造する方法、および電子半導体部品にさらに加工するための基礎として機能する前処理された複合基板に関する。
公称ブロッキング電圧が６００Ｖを超える個別の高ブロッキングパワー半導体部品は、通常、シリコンとＳｉＣの両方で垂直に構築される。これがダイオード、すなわちＭＰＳ（マージＰＩＮショットキー）ダイオード、ショットキーダイオード、またはｐ－ｎダイオードにとって意味することは、カソードが基板の表側に、アノードが基板の裏側に配置されていることである。同様の構成は、縦型パワーＭＯＳ（金属酸化物半導体）部品の場合にも適用できる。ゲート電極とソース電極は基板の表側にあり、ドレイン電極は基板の裏側にある。実際のパワーＭＯＳＦＥＴの実際のトランジスタ素子またはチャネル領域は、表面に平行に配置される場合（Ｄ－ＭＯＳ）、または表面に垂直に配置される場合（トレンチＭＯＳ）がある。ＳｉＣ ＭＯＳＦＥＴ、例えばトレンチトランジスタは、特定の構造が確立されている。
ドリフトゾーン（＝活性ゾーン、電圧吸収層）の幅は、必要な逆ブロッキング電圧に応じて調整される。例えば、シリコン内の６００Ｖ ＭＯＳＦＥＴ部品のドリフトゾーンの幅は約５０μｍである。
いわゆるスーパージャンクション部品の場合、電圧吸収層の幅は、「単純な」縦型ＭＯＳＦＥＴに比べて若干狭くなる場合がある。このタイプの縦型部品の特別な特徴は、ドリフトゾーンが垂直のｐドープカラムとｎドープカラムの交互配置によって特徴付けられる。ブロッキングの場合に追加で導入されたｐドーピングは、オン状態でソース電極とドレイン電極の間の抵抗を決定するｎドープ領域の上昇した電荷を補償する。したがって、同じブロッキング能力で、オン抵抗は、従来の縦型ＭＯＳトランジスタと比較して、およそ最大１０分の１に減少する可能性がある。実際のトランジスタ素子、つまりスーパージャンクションＭＯＳＦＥＴアーキテクチャのチャネル領域は、表面に平行に（Ｄ－ＭＯＳ）、または表面に垂直に（トレンチＭＯＳ）配置できる。
縦型パワー半導体部品用のＳｉＣの特定の材料特性には、特定の製造方法の提供と、チャネルおよびトランジスタ領域の特定のアーキテクチャの使用が必要である。
通常、多くの縦型パワーダイオードまたはすべてのパワートランジスタ（ＭＯＳＦＥＴｓ）の活性ゾーンは、単結晶エピタキシャル層に形成される。これらのエピタキシャル層は、結晶キャリアウェハ上に形成または堆積される。これは、活性エピタキシャルゾーンのドーピングと垂直方向の広がり（厚さ）をそれぞれのブロッキング電圧に適合させることができ、高ドープキャリアウェハをドーピングに関して最適化して、オン抵抗への寄与を最小限に抑えることができることを意味する。
特にＳｉＣ基板の場合、エピタキシャル層の堆積とさらに単結晶キャリアウェハの準備に莫大な費用がかかるため、上述の層構造の製造は複雑で費用がかかる。
ＤＥ １０ ２０１９ １１２ ９８５ Ａ１は、代替として、ＳｉＣウェハから基板を分割し、続いてエネルギーフィルタを使用してドリフトゾーンにイオン注入することにより、エピタキシャル堆積を行わずに半導体部品を製造することを提案している。
本発明は、前処理された複合基板を製造する方法、およびそれに基づいて、複雑さを軽減し、より低コストで高性能、高品質な半導体部品を工業的に製造することができる前処理された複合基板を特定することを目的とする。
この目的は、独立請求項１および４３の特徴によって達成される。有利な構成は従属請求項の主題である。
本発明によれば、電子半導体部品にさらに加工するための基礎として機能する前処理された複合基板を製造する方法であって、前処理された複合基板がアクセプタ基板とそれに結合されたドープ層を含む方法は、
ａ）単結晶ＳｉＣを含むドナー基板を準備するステップと、
ｂ）エネルギーフィルタを用いたイオン注入によって、ドナー基板の第１の層をドーピングするステップであって、エネルギーフィルタが、ドナー基板の前記第１の層への注入によって生じるドーパント深さプロファイルおよび／または欠陥深さプロファイルを適応させるための所定の構造プロファイルを有する微細構造膜であり、ドーピングによりドナー基板の第１の層に所定のドーパント深さプロファイルおよび／または所定の欠陥深さプロファイルが作成され、第１の層が、イオンビームに面するドナー基板の第１の表面から所定のドーパント深さまで延在し、続いてドナー基板の残りの部分が延在するステップと、
ｃ）ドナー基板内に意図された破損部位を作成するステップと、
ｄ）アクセプタ基板を準備し、ドナー基板とアクセプタ基板との間に結合を製造するステップであって、第１の層がアクセプタ基板とドナー基板の残りの部分との間の領域に配置されるステップと、
ｅ）意図された破損部位の領域でドナー基板を分割して前処理された複合基板を作成するステップであって、前処理された複合基板は、アクセプタ基板と、それに結合されたドープ層とを含み、ドープ層は、少なくともドナー基板の第１の層のセクションを含むステップと、
を有する。
第１の層は常に単結晶ＳｉＣで構成される。ドナー基板は、完全に単結晶ＳｉＣからなることが好ましい。
第１の層の厚みは３から１５μｍが好ましい。イオン注入は、この程度の大きさの厚さにわたって実行可能である。
好ましい実施形態では、ドナー基板は、高純度の高品質半絶縁性ＳｉＣ材料（ＨＱＳＳｉＣ）からなる結晶である。特に、これは、元素不純物、特にＮ、Ｂ、Ｐの濃度が主に５Ｅ１５ｃｍ－３未満である材料を意味すると理解される。これに関連して「主に」が意味するのは、基準が実質的に深さプロファイル全体に適用可能であるが、特定の領域、例えば表面では偏差が存在する可能性があるということである。
好ましい実施形態では、ドナー基板は、４Ｈ、６Ｈ、または３ＣポリタイプのＳｉＣから構成される。これらのポリタイプは、半導体部品の製造に有利であることがわかっている。
イオンビームに面するドナー基板の表面は、ｃ方向に対する垂直線からの偏差が６°未満、より好ましくは４°未満、より好ましくは３°未満、さらにより好ましくは０°である。４°の向きは現在、ほとんどの部品アーキテクチャで使用されている。０°の場合の特別な利点は、ドナーウェーハを表面と平行に切断できるため、１つのシリンダーからより多くの個々のウェハを取得できることである。
ドナー基板は、好ましくは１００μｍを超え、好ましくは２００μｍを超え、より好ましくは３００μｍを超え、１５ｃｍまで、好ましくは１０ｃｍまでの厚さを有する。
あるいは、ドナー基板は、好ましくはＳｉＣからなるキャリアウェハと、エピタキシャル層とを有することができ、エピタキシャル層はドープされていないか、または１Ｅ１５ｃｍ－３未満、好ましくは１Ｅ１４ｃｍ－３未満のドーピングを有し、第１の層はエピタキシャル層の一部である。
この場合、エピタキシャル層は１０μｍを超え、好ましくは５０μｍを超え、より好ましくは８０μｍを超える厚さを有することが好ましい。このような層の最大厚さは通常１２０μｍである。
ここでもまた、イオンビームに面するエピタキシャル層の表面が、ｃ方向に対する垂直線から６°未満、より好ましくは４°未満、より好ましくは３°未満、さらにより好ましくは０°の偏差を有することが好ましい。
ここでのエピタキシャル層は、４Ｈ、６Ｈ、または３ＣポリタイプのＳｉＣから構成されることが好ましい。
一般に、第１の層のドーピングは、第１の層内のドーピング濃度または欠陥濃度で１Ｅ１５ｃｍ－３から５Ｅ１７ｃｍ－３であるｐまたはｎドーピングを与えることが好ましい。このドーピング濃度または欠陥濃度は、多数の高性能部品のドリフトゾーン（活性層、電力吸収層）に非常に適している。ドーピングは、第１の層の厚さ全体にわたって一定であってもよいし、異なるドーピングプロファイルを示してもよい。
第１の層は、好ましくは、Ｎ、Ｐ、Ｂ、またはＡｌの元素のうちの１つのイオンでドープされる。
第１の層のドーピングにおけるイオンビームの一次エネルギー範囲は、１ＭｅＶと５０ＭｅＶの間であることが好ましい。
好ましい実施形態において、第１の層のドーピングは、一定のドーパント深さプロファイルおよび／または欠陥深さプロファイル、あるいは実質的に一定のドーパント深さプロファイルおよび／または欠陥深さプロファイルを与える。これは、完全に平坦なドーパント深さプロファイルおよび／または欠陥深さプロファイルからの偏差が２０％未満、好ましくは１０％未満であるプロファイルを意味すると理解される。実際には、プラトーには下降する側面が隣接している。つまり、プロファイルの低下はドーピング深さの領域で垂直でも急激でもない。
代替構成では、第１の層のドーピングにより、階段状に下降するドーパント深さプロファイルおよび／または欠陥深さプロファイルが得られ、段階は、イオンビームに面する第１の層の表面近くの領域に最大で第１の層の合計深さの最大４０％まで、好ましくは最大３０％まで形成される。
好ましくは、ここでの最も高い段と最も低い段との間の濃度の差は、少なくとも１０倍、好ましくは少なくとも１００倍、より好ましくは少なくとも５００倍、特に好ましくは少なくとも１０００倍である。
ここでは、階段の側面領域の深さ方向の範囲が、階段状のプラトーの深さ方向の範囲よりも支配的である。
代替構成では、第１の層のドーピングにより、連続的に下降するドーパント深さプロファイルおよび／または欠陥深さプロファイルが得られる。
ここで、連続的に下降するドーパント深さプロファイルおよび／または欠陥深さプロファイルが次の式に従ったプロファイルであることが好ましい。
Figure 2023553476000002
ここで、
Ｄｍａｘは、最大ドーピング濃度であり、
αは、１０と１０，０００の間の値であり、
ｚは、表面からの距離であり、
ｂは、層の厚さであり、
ｆは、０．９５と１．０５との間の公差係数であり、
Ｄ０は、バックグラウンドドーピングであり、
ここで、
Figure 2023553476000003
ここで、
Ｅｍａｘは、最大フィールドであり、
εｒは、半導体の比誘電率であり、
ε０は、真空中の誘電率であり、
ｅ０は、電子の素電荷であり、
Ｖｂｒは、ブレークスルー電圧であり、
そして、ここで、
Figure 2023553476000004
一般に、ドナー基板とアクセプタ基板との間の結合が確立される、第１の層の表面領域に接触層を作成するか、または第１の層の表面に接触層を塗布するさらなるステップが好ましい。接触層を介して、アクセプタ基板、接触層、第１の層の残りの部分または第１の層、ドナー基板の残りの部分という順序が生じる。これにより、ドナー基板とアクセプタ基板との間の特に良好な低抵抗接続を達成することができる。
接触層は、イオン注入によって作成されることが好ましい。
好ましくは、接触層内のドーパント濃度は、第１の層の残りの部分または第１の層内の平均ドーパント濃度よりも少なくとも１００倍、好ましくは少なくとも１０００倍、より好ましくは少なくとも１００００倍、さらにより好ましくは少なくとも１０００００倍高い。これにより、非常に低抵抗の結合が実現され、半導体部品の界面への電界のパンチスルーが防止される。
好ましい構成では、接触層内のドーパント濃度は、１Ｅ１７ｃｍ－３を超え、より好ましくは１Ｅ１９ｃｍ－３を超える。
意図された破損部位は、好ましくは第１の層の領域内、より好ましくは所定のドーピング深さに近い第１の層の端部領域内にあり、端部領域はより好ましくは１μｍ以下である。このようにして、最小限の量のドープされた材料が分割後にドナー基板上に残る。
別の構成では、意図された破損部位はドナー基板の残りの部分の領域にあり、さらに、ステップｅ）の後、複合基板へのイオン注入を行うさらなるステップは、アクセプタ基板から離れた側から実行される。これには、より大きな総厚を有する活性ゾーンが形成できるという利点がある。このようにして２つの異なる注入間でオーバーラップが可能になるため、異なる好ましいドーピングプロファイルを作成することも可能である。
この代替構成のとの関連で、複合基板へのイオン注入により、少なくともドープ層まで広がる補助ドープ層にドーパント深さプロファイルおよび／または欠陥深さプロファイルを提供することが好ましい。
複合基板へのイオン注入は、好ましくは、ドープ層および補助ドープ層の２つのドーパント深さプロファイルおよび／または欠陥深さプロファイルの組み合わせが、一定のプロファイル、アクセプタ基板に向かって段階的に上昇するプロファイル、またはアクセプタ基板に向かって連続的に上昇するプロファイルとなるように行われる。
ドープ層および補助ドープ層の２つのドーパント深さプロファイルおよび／または欠陥深さプロファイルの遷移領域における斜めに下降する側面は、互いに重なり合ってもよい。
分割トリガーイオンのイオン注入によって意図された破損部位を作成することが好ましい。
分割トリガーイオンは、非常に均一な分離表面を形成するために、ドナー基板の全幅にわたって導入されることが好ましい。
あるいは、分割トリガーイオンは、ドナー基板の幅の一部にわたってのみ導入されてもよい。これにより、イオン注入の複雑さが軽減される。
ドナー基板のエッジ領域のみに分割トリガーイオンを導入することが好ましい。
好ましい実施形態では、分割トリガーイオンは、Ｈ、Ｈ２、Ｈｅ、Ｂから選択される。
原則として、分割トリガーイオンが０．５と１０ＭｅＶの間、好ましくは０．５と５ＭｅＶの間、より好ましくは０．５と２ＭｅＶの間のエネルギーを有する高エネルギーイオンである場合に有利である。
分割トリガーイオンの粒子線量は、それぞれの場合において、１Ｅ１５ｃｍ－２と５Ｅ１７ｃｍ－２の間であることが好ましい。この線量により、信頼性の高い分割が実現される。
分割トリガーイオンのイオンビームのエネルギー広がり（ΔＥ／Ｅ）は、好ましくは１０－２未満、より好ましくは１０－４未満である。このようにして、意図された破損部位が最小の厚さを有し、意図された破損部位におけるイオンのエネルギー損失ピークが非常に鋭いことが保証される。
ドナー基板の分割は、６００℃と１３００℃の間、好ましくは７５０℃と１２００℃の間、より好ましくは８５０℃と１０５０℃の間の温度での複合基板の熱処理によって引き起こされることが好ましい。あるいは、機械的な方法も考えられる。
好ましい実施形態では、結合は、８００℃と１６００℃の間、好ましくは９００℃と１３００℃の間の温度で複合基板を熱処理することによって確立される。
この方法は、結合の確立とドナー基板の分割の両方が熱処理によって行われ、両方のステップが同時に行われるという点で簡略化されると考えられる。
好ましくは、結合を確立するステップの前に、結合すべき表面の少なくとも一方、好ましくは両方の前処理、特に湿式化学処理、プラズマ処理またはイオンビーム処理が行われる。
アクセプタ基板は、好ましくは少なくとも１５００℃まで熱的に安定であり、ＳｉＣの線膨張係数から２０％以下、好ましくは１０％以下偏った線膨張係数を有する。これにより、複合基板の曲がりを効果的に防止することができる。
特に好ましい構成では、アクセプタ基板は多結晶ＳｉＣまたはグラファイトから形成される。
好ましくは、分割ステップの後に、意図された破損部位の領域における複合基板の表面の後処理、特に研磨および／または（表面近くの）欠陥の除去が続く。
この方法の好ましい拡張では、前処理された複合基板の注入欠陥が１５００℃と１７５０℃の間の温度で焼き戻しされる。これは、前処理された複合基板の製造中に達成することも、その後の電気部品へのさらなる加工のみで達成することもできる。
電子半導体部品にさらに加工するための基礎として機能する、本発明による前処理された複合基板は、アクセプタ基板と、それに結合された単結晶ＳｉＣのドープ層とを含む。
ドープ層は注入欠陥を有することが好ましい。
ドープ層の厚さは３μｍから２５μｍであることが好ましく、３μｍから１５μｍであることがより好ましい。
好ましい構成では、ドープ層は、４Ｈ、６Ｈ、または３ＣポリタイプのＳｉＣから構成される。
好ましくは、ドープ層の表面は、ｃ方向に対する垂直から６°未満、好ましくは３°未満、より好ましくは０°の偏差を有する。
ドープ層は、ドーピング濃度が１Ｅ１５ｃｍ－３から５Ｅ１７ｃｍ－３であるｐまたはｎドーピングを有することが好ましい。
ドープ層は、好ましくは、Ｎ、Ｐ、Ｂ、またはＡｌの元素のうちの１つのイオンでドープされる。
ドープ層は、実質的に一定のドーパント深さプロファイルおよび／または欠陥深さプロファイルを有することが好ましい。
好ましくは、ドープ層は、アクセプタ基板に向かう方向に段階的に上昇するドーパント深さプロファイルおよび／または欠陥深さプロファイルを有し、階段がドープ層の合計深さの最大４０％、好ましくはドープ層の合計深さの最大３０％まで、アクセプタ基板に面するドープ層の領域に形成される。
最も高い段と最も低い段との間の濃度の差が、少なくとも１０倍、好ましくは少なくとも１００倍、より好ましくは少なくとも５００倍、特に好ましくは少なくとも１０００倍であることも好ましい。
階段の側面領域の深さ方向の範囲が、階段状のプラトーの深さ方向の範囲よりも支配的であることがさらに好ましい。
好ましくは、ドープ層は、アクセプタ基板に向かう方向に連続的に上昇するドーパント深さプロファイルおよび／または欠陥深さプロファイルを提供する。
連続的に上昇するドーパント深さプロファイルおよび／または欠陥深さプロファイルは、好ましくは、次の式に従ったプロファイルである。
Figure 2023553476000005
ここで、
Ｄｍａｘは、最大ドーピング濃度であり、
αは、１０と１００００の間の値であり、
ｚは、表面からの距離であり、
ｂは、層の厚さであり、
ｆは、０．９５と１．０５との間の公差係数であり、
Ｄ０は、バックグラウンドドーピングであり、
ここで、
Figure 2023553476000006
ここで、
Ｅｍａｘは、最大電界であり、
εｒは、半導体の比誘電率であり、
ε０は、真空中の誘電率であり、
ｅ０は、電子の素電荷であり、
Ｖｂｒは、ブレークスルー電圧であり、
そして、ここで、
Figure 2023553476000007
前述の階段状のプロファイル、または連続的に上昇するプロファイルでは、２つの側面が考慮されている。第１に、このドーパントプロファイルにより、オン抵抗と所定の電圧安定性の間で最適な妥協点が得られる。第２に、アクセプタ基板に近いドーピングプロファイルの濃度が非常に高いため、界面への電界パンチスルーが排除される。
一実施形態では、ドープ層に加えて、単結晶ＳｉＣの補助ドープ層が設けられ、それぞれのドーパント深さプロファイルおよび／または欠陥深さプロファイルの重複領域が、ドープ層と補助ドープ層との間の遷移部に存在する。２つのドーパント深さプロファイルおよび／または欠陥深さプロファイルは、重なり合う斜めに下降する側面を有する。ドープ層および補助ドープ層の２つのドーパント深さプロファイルおよび／または欠陥深さプロファイルの組み合わせは、一定のプロファイル、アクセプタ基板に向かって段階的に上昇するプロファイル、またはアクセプタ基板に向かって連続的に上昇するプロファイルであってもよい。
好ましくは、ドープ層および補助ドープ層は、同じ種類のイオンでドープされる。ドープ層と補助ドープ層を合計した厚さは最大４０μｍである。
アクセプタ基板は、少なくとも１５００℃までは熱的に安定であり、ＳｉＣの線膨張係数からの偏差が２０％以下、好ましくは１０％以下である線膨張係数を有することが好ましい。
特に好ましい構成では、アクセプタ基板は多結晶ＳｉＣまたはグラファイトから形成される。
図１は、本発明の方法で使用できるドナー基板の第１の構成の概略断面図である。
図２は、本発明の方法で使用できるドナー基板の第２の構成の概略断面図である。
図３は、ドナー基板を照射するためのエネルギーフィルタを備えた照射配置の概略図である。
図４は、本発明の方法で使用できるエネルギーフィルタの作用モードの概略図である。
図５は、異なる構造のエネルギーフィルタによって生成できる異なるドーピングプロファイルの概略図である。
図６は、ドナー基板の第１の層のドーピングプロファイルと、その結果得られるドナー基板のドーピングプロファイルの概略図である。
図７は、ドナー基板の第１の層のドーピングプロファイルの様々なオプションを示している。
図８は、ドナー基板における接触層の作成または塗布の概略図を示している。
図９は、ドナー基板内に意図された破損部位を作成する第１の変形例の概略図を示している。
図１０は、ドナー基板内に意図された破損部位を作成する第２の変形例の概略図を示している。
図１１は、ドナー基板とアクセプタ基板との間の結合の生成の概略図を示している。
図１２は、複合基板からドナー基板の残りの部分を分割する概略図を示している。
図１３は、分割部位の領域における複合基板の表面の後処理の概略図を示している。
図１４は、本発明による前処理された複合基板の一実施形態の断面の概略図を示している。
図１５は、本発明による前処理された複合基板のさらなる実施形態の断面図および対応するドーピングプロファイルを示している。
図１６は、ドナー基板から複合基板を複数作成するために使用される場合に、ドナー基板として機能するウェハバーの分割の概略図である。
図１７は、ドナー基板の部分マスキングを使用したドナー基板の第１の層のドーピングプロファイル、およびその結果得られるドナー基板の代替ドーピングプロファイルの概略図を示す。
前処理された複合基板を製造するための本発明の方法は、単結晶炭化ケイ素（ＳｉＣ）を含む、または完全に単結晶炭化ケイ素（ＳｉＣ）からなるドナー基板１２を準備することから始まる。図１および図２を参照。
図１に示されるドナー基板１２の実施形態は、高純度の高品質の半絶縁性ＳｉＣ材料（ＨＱＳＳｉＣ）から構成されるウェハである。特に、これは、元素不純物、例えばＮ、Ｂ、Ｐの濃度が５Ｅ１５ｃｍ－３未満である材料を意味すると理解される。これに関連して「主に」が意味するのは、基準が実質的に深さプロファイル全体に適用可能であるが、特定の領域、例えば表面では差異が存在する可能性があるということである。
図１によるドナー基板１２は、好ましくは１００μｍを超え、好ましくは２００μｍを超え、より好ましくは３００μｍを超え、１５ｃｍまで、好ましくは１０ｃｍまでの厚さを有する。特に、ドープされていない、または弱くｎドープされたウェハバーの形態をとる場合がある。図１６を参照。
好ましい実施形態では、ドナー基板は、４Ｈ、６Ｈ、または３ＣポリタイプのＳｉＣから構成される。これらのポリタイプは、それを用いて製造される半導体部品の特性にとって有利であることがわかっている。
図示の実施形態では、ドナー基板１２の上面は、ｃ方向に対する垂直線から０°の偏差を有する。あるいは、ｃ方向に対する垂直線から最大３°または最大６°の偏差が可能である。
図２に示されるドナー基板１２の実施形態は、好ましくはＳｉＣからなるキャリアウェハ１４と、ＳｉＣからなるエピタキシャル層１６とを有するウェハと、であり、エピタキシャル層１６はドープされていないか、または１Ｅ１５ｃｍ－３未満、好ましくは１Ｅ１４ｃｍ－３未満のドーピングを有する。ここでのエピタキシャル層は、４Ｈ、６Ｈ、または３ＣポリタイプのＳｉＣから構成されることが好ましい。
この場合、エピタキシャル層１６の厚みは、１０μｍを超え、好ましくは５０μｍを超え、さらに好ましくは８０μｍを超えることが好ましい。このようなエピタキシャル層１６の最大厚さは、一般に１２０μｍである。
ここで、エピタキシャル層１６の上面のｃ方向に対する垂直線からの偏差は、６°未満であることが好ましく、３°未満であることがより好ましく、０°であることがさらに好ましい。
ドナー基板１２が準備された後、ドナー基板１２の第１の層２１がドープされ（図６を参照）、完成した部品において、その後にドリフトゾーン（活性ゾーンまたは、電圧吸収ゾーンとも呼ばれる）の機能を引き受けるか部分的に引き受ける。ドナー基板１２の第１の層２１のこのドーピングは、エネルギーフィルタ２０を使用するイオン注入によって行われる。対応する基本構造が図３に示されている。
図３は、典型的には高真空にある照射チャンバ８を示している。照射チャンバ８は、基板ホルダ３０内にドーピングされるドナー基板１２を収容する。
イオンビーム１０は、粒子加速器（図示せず）によって生成され、照射チャンバ８内に導かれる。イオンビーム１０のエネルギーは、エネルギーフィルタ２０によってそこで拡散され、ドナー基板１２に衝突して照射チャンバ８に照射される。あるいは、エネルギーフィルタ２０は、照射チャンバ８内の、または照射チャンバ８にすぐ隣接したバルブで閉鎖可能な別個の真空チャンバ内に配置されてもよい。
基板ホルダ３０は静止している必要はなく、任意選択でドナー基板１２をｘ－ｙ内（シート面に垂直な面内）に移動させるための装置を備えていてもよい。別の有用な基板ホルダ３０は、注入されるドナー基板１２が固定され、注入中に回転するウェハホイールでもある。基板ホルダ３０をビーム方向（ｚ方向）に移動させることも可能である。さらに、基板ホルダ３０には、必要に応じて、加熱器または冷却器が設けられてもよい。
エネルギーフィルタ２０の基本原理を図４に示す。単一エネルギーイオンビーム１０のエネルギーは、微細構造膜として構成されたエネルギーフィルタ２０を通過する際に、進入部位に応じて変化する。結果として生じるイオンビーム１０のイオンのエネルギー分布は、ドナー基板１２のマトリクス内の注入物質の深さプロファイルの修正をもたらす。Ｅ１は第１のイオンのエネルギーを示し、Ｅ２は第２のイオンのエネルギーを示し、ｃはドーピング濃度を示し、ｄはドナー基板１２の深さを示す。この図は、右側に参照符号Ａが付いた典型的なガウス分布を示しており、これはエネルギーフィルタ２０を使用しない場合に生じる。対照的に、参照符号Ｂは、一例として、エネルギーフィルタ２０を使用した場合に達成できる長方形の分布を示す。
図５に示されるエネルギーフィルタ２０のレイアウトまたは三次元構造は、エネルギーフィルタ２０を用いて多数のドーパント深さプロファイルまたは欠陥深さプロファイルを作成するための基本的なオプションを示す。ｃは再びドーピング濃度を示し、ｄは再びドナー基板１２内の深さを示す。フィルタ構造プロファイルは、原理的には、新しいフィルタ構造プロファイル、ひいては新しいドーパント深さプロファイルまたは欠陥深さプロファイルを得るために互いに組み合わせることができる。
このようなエネルギーフィルタ２０は、一般にシリコンから製造される。それらは、３μｍと２００μｍの間、好ましくは５μｍと５０μｍの間、より好ましくは７μｍと２０μｍの間の厚さを有する。それらはフィルタフレーム（図示せず）内に保持されてもよい。フィルタフレームは、フィルタホルダ（図示せず）に交換可能に収容されてもよい。
ｎドープされた第１の層２１の好ましい形成には、窒素またはリンのイオンの注入が特に適しており、ｐドープ層の場合は、ホウ素またはアルミニウムのイオンの注入が特に適している。
図６に示す第１の層２１をドーピングする方法ステップの実施形態では、イオンはドナー基板１２の前面からドナー基板１２に注入される。短い黒の実線の矢印は、エネルギーフィルタ２０を通過する最小エネルギーのイオンを示し、長い黒の実線の矢印は、エネルギーフィルタ２０を通過する最大エネルギーのイオンを示す。Ａ－Ａ'断面における結果として得られるドーピングプロファイルが、座標系の右側に示されている。ｃはドーピング濃度を表している。ドーピングプロファイルは、図１によるドナー基板１２の構成に基づいており、第１の層２１全体にわたってほぼ均一である。第１の層２１は、イオンビーム１０に面するドナー基板１２の表面から所定のドーピング深さＴまで延在し、続いて、エネルギーフィルタによるイオン注入の影響を受けないドナー基板１２の残りの部分２２となる。
第１の層２１の厚さは、その後の構成要素における活性層の事前に確認された厚さに実質的に対応するか、活性層と電界停止層との組み合わせ、あるいは活性層と電界停止層そして表面的な機能ゾーンの組み合わせに実質的に対応することが好ましい。したがって、第１の層２１の合計の厚さは、製造される半導体部品の性質、特に電圧クラスによって決定される。電圧クラスが高くなるほど、第１の層２１は厚くなる。特に高い電圧クラスについては、図１５およびそれに付随する説明を参照する。
第１の層２１の厚さは、３～１５μｍの間であることが好ましい。これは、ＳｉＣにおける上述の好ましいイオンタイプに対して現在実行可能なドーピング深さＴに対応する。
図７ａから７ｃは、ドナー基板１２の第１の層２１における可能な好ましいドーピングプロファイルを示す。
原則として、第１の層２１のドーピングは、第１の層２１内のドーピング濃度または欠陥濃度が１Ｅ１５ｃｍ－３から５Ｅ１７ｃｍ－３であるｐまたはｎドーピングをもたらす。
図８は、第１の層２１の表面領域において接触層２４を作成する、または第１の層２１の表面に接触層２４を塗布する任意のステップの結果を示す。
第１の層２４へのイオン注入によって接触層２４を作成することが好ましい。接触層２４は、わずか１０ｎｍから１μｍまでの厚さを有する。注入には、（エネルギーフィルタを用いずに）Ｐ、Ｎ、またはＡｌのイオンを使用することが好ましい。
接触層２４のドーパント濃度は、第１の層２１の残りのまたは第１の層２１内の平均ドーパント濃度よりも好ましくは少なくとも１００倍、より好ましくは少なくとも１０００倍、より好ましくは少なくとも１００００倍、さらにより好ましくは少なくとも１０００００倍高い。
接触層２４のドーパント濃度は、１Ｅ１７ｃｍ－３を超えることが好ましく、１Ｅ１９ｃｍ－３を超えることがより好ましい。
例えば数ナノメートルの厚さの薄い接触層２４を第１の層２１に塗布することも可能である。これは、例えばスパッタリング堆積、蒸着、またはＣＶＤ堆積法によって達成される。接触層２４は完全に覆う必要はなく、ナノ粒子から構成されていてもよい。
接触層２４の塗布と同時に、または塗布後に、表面のさらなる処理、例えば物理的エッチングを行ってもよい。
次のステップでは、図９によれば、意図された破損部位２６がドナー基板２４内に作成される。意図された破損部位２６は、図９の例では、第１の層２１の領域内にあり、所定のドーピング深さＴに近い第１の層２１の端部領域にあることが好ましく、意図された破損部位２６はドーピング深さＴから離れており、従って第１の層２１の端部からは好ましくは１μｍ以下、より好ましくは５００ｎｍ以下、より好ましくは１００ｎｍ以下離れている。特に、下降する側面を有する長方形のプロファイルの場合、意図された破損部位２６は依然としてプラトーの領域内にあるはずである。
意図された破損部位２６は、図９に黒点として概略的に示されている分割トリガーイオンのイオン注入によって作成されることが好ましい。ここではエネルギーフィルタは使用されない。図９によれば、分割トリガーイオンは、ドナー基板１２の全幅にわたって導入される。分割トリガーイオンは、Ｈ、Ｈ２、Ｈｅ、Ｂから選択されることが好ましい。分割トリガーイオンは、０．５～１０ＭｅＶの間、好ましくは０．５～５ＭｅＶの間、より好ましくは０．５～２ＭｅＶの間のエネルギーを有する高エネルギーイオンである。水素については、イオンエネルギーが０．６ＭｅＶの場合には、意図された破損部位２６は約５μｍの深さに形成され、イオンエネルギーが１．０ＭｅＶの場合には約１０μｍの深さに形成され、イオンエネルギーが１．５ＭｅＶの場合には約２０μｍの深さに形成される。
分割トリガーイオンの粒子線量は、それぞれの場合において、１Ｅ１５ｃｍ－２と５Ｅ１７ｃｍ－２の間であることが好ましい。分割トリガーイオンのイオンビームのエネルギー広がり（ΔＥ／Ｅ）は、好ましくは１０－２未満、より好ましくは１０－４未満である。分割トリガーイオンの注入においては、ドナー基板１２内の温度が３００℃未満、好ましくは２００℃未満に維持されると有利である。この目的のために、ドナー基板１２が置かれるチャックは任意に冷却される。
これらのパラメータを使用すると、鋭いピークを持つドーピングプロファイルが作成される（図４のＡで示されるガウス分布を参照）。このようにして、意図された破損部位２６が極めて薄い厚さにわたって高ドーピングを確実に分布させることができる。ドナー基板１２におけるイオンの侵入の変化（縦方向の分散σ）は、イオンビームの一次エネルギーに応じて、１００ｎｍと５００ｎｍの間だけであり、好ましくは２００ｎｍと４００ｎｍの間である。
あるいは、図１０に矢印および黒い水平バーで示すように、分割トリガーイオンは、ドナー基板１２の幅の一部にわたってのみ、好ましくはドナー基板１２の一方または両方の端部領域のみに導入されてもよい。このようにして、意図された破損部位２６がセクションごとに事前に定義される。
イオン注入の代替として、電子照射またはレーザー照射によって意図された破損部位２６を形成することもできる。
続いて、図１１に示すように、ドナー基板１２は、第１の層２１の側を表にしてアクセプタ基板２８に接着剤により結合させる。このようにして、第１の層２１は、アクセプタ基板２８とドナー基板１２の残りの部分２２との間の領域に配置される。図１１に、ドナー基板１２が裏返されることも示す曲線矢印で示すように、結合を確立するためにドナー基板１２をアクセプタ基板２８に向かって移動させるか、アクセプタ基板２８をドナー基板１２に向かって移動させるかは重要ではない。
結合プロセスの中間結果が図１１の左下に示されている。例えばアクセプタ基板２８がドナー基板１２に向かって移動した場合、層順序を逆にすることも同様に可能である。
アクセプタ基板２８には、すべての一連の材料が可能である。アクセプタ基板２８は、好ましくは少なくとも１５００℃まで熱的に安定であり、ＳｉＣの線膨張係数から２０％以下、理想的には１０％以下の偏差の線膨張係数を有する。アクセプタ基板２８の材料の適切な例は、多結晶ＳｉＣまたはグラファイトである。
図１０および図１１は、それぞれの場合において接触層２４を示していないが、接触層２４は存在することが好ましい。その場合、ドナー基板１２とアクセプタ基板２８との間の結合は接触層２４を介して確立され、その結果、アクセプタ基板２８、接触層２４、第１の層２１の残りの部分、または第１の層２１、ドナー基板１２の残りの部分２２という順序が生じる。
低抵抗結合は、中間結果として得られた基板を８００℃と１６００℃の間、より好ましくは９００℃と１３００℃の間の温度で熱処理することによって確立されることが好ましい。
結合を確立するステップの前に、結合すべき表面の少なくとも一方、好ましくは両方の前処理、特に湿式化学処理、プラズマ処理またはイオンビーム処理を行ってもよい。処理された表面は接触層２４であってもよい。また、アクセプタ基板２８とドナー基板１２とその後の低抵抗結合を生成するために、厚さ数ナノメートルの薄層を塗布することも考えられる。原則として、アクセプタ基板２８とドナー基板１２との間の極めて低い抵抗の接触および高温耐性の結合が重要である。
図１２は、意図された破損部位２６の領域でドナー基板１２を分割するステップの概略図を示し、アクセプタ基板２８とそれに結合されたドープ層３２を含む前処理された複合基板１８を作成する。ここでドープ層３２は、ドナー基板１２の第１の層２１の少なくとも一部を構成する。アクセプタ基板２８から分割されたドナー基板１２の部分３４が除去される。
ドナー基板１２の分割は、６００℃と１３００℃の間、好ましくは７５０℃と１２００℃の間、より好ましくは８５０℃と１０５０℃の間の温度での複合基板１８の熱処理によって引き起こされることが好ましい。一実施形態では（図９および図１０を参照）、注入されたイオンにより気泡が形成され、それが合体して分割を引き起こす。
あるいは、ドナー基板１２が意図された破損部位２６で破損されるように、複合基板１８に外力を印加してもよい。熱処理と外力の組み合わせも必要または有用である場合がある。特に、イオンがドナー基板１２に部分的にのみ導入された場合には、外力の印加は避けられない。
結合の確立とドナー基板１２の分割の両方が熱処理によって行われる場合、状況によっては２つのステップを同時に実行することができる。
図１３の矢印で概略的に示すように、分割ステップの後、意図された破損部位２６の領域における複合基板１８の表面の後処理が、特に研磨および／または欠陥の除去によって行われてもよい。
図１４に概略的に示される注入欠陥４２は、前処理された複合基板１８のドープ層３２において、好ましくは１５００℃と１７５０℃の間の温度で最終的に焼き戻しされ得る。これは、低エネルギー注入の焼き戻しのための熱処理ステップにおける後の部品処理中、例えばソースドレインコンタクト注入、チャネル注入、ｐ－ＪＦＥＴ注入などに行われることが好ましい。
また、ドナー基板１２の部分３４の分割中、および／またはドナー基板１２とアクセプタ基板２８との間の係合形成中に、対応する高温が使用され、そのようにして放射欠陥が焼き戻しされ得る場合には、注入欠陥４２を焼き戻しするステップが既に実施されたとも考えられる。
図８から図１３は、図１によるドナー基板１２を用いたこれまでの方法ステップを示し説明したが、それらは図２によるドナー基板１２を用いても同様に実行可能である。その場合、ドナー基板１２のエピタキシャル層１６がアクセプタ基板２８に結合されることが重要である。
これまでの説明とは異なり、ドナー基板１２とアクセプタ基板２８との間の結合を生成するステップは、２段階で進行することもできる。例えば、最初に、低温で低い結合エネルギーで結合プロセスを実行し、その後の第２ステップで固化して、より高温で低い接触抵抗で高い結合強度または結合エネルギーを備えた結合を生成する。固化は、例えば、分割中または分割後、複合基板の表面処理中または表面処理後、または注入欠陥の焼き戻し中またはその後に行われてもよい。
このようにして製造された前処理された複合基板１８は、電子半導体部品にさらに加工するための基礎として機能し、図１４に再度示されている。これは、アクセプタ基板２８と、そこに接合された単結晶ＳｉＣのドープ層３２とを含み、ここで、ドープ層３２は、注入欠陥４２（放射欠陥）を含むことが好ましい。また、アクセプタ基板２８とドープ層３２との間に接触層２４を有していてもよい。
ドープ層３２は、好ましくは３μｍから３０μｍ、より好ましくは３μｍから１５μｍの厚さを有する。それは、４Ｈ、６Ｈまたは３ＣポリタイプのＳｉＣから構成されることが好ましい。ドープ層３２の表面は、ｃ方向に対する垂直線からの偏差が６°未満、好ましくは０°であることが好ましい。ドープ層３２は、１Ｅ１５ｃｍ－３から５Ｅ１７ｃｍ－３のドーピング濃度または欠陥濃度を有するｐまたはｎドーピングを有することが好ましい。ドープ層３２は、ドーパントとして、Ｎ、Ｐ、Ｂ、またはＡｌの元素のうちの１つのイオンでドープされることが好ましい。
ドープ層３２のドーパント深さプロファイルおよび／または欠陥深さプロファイルは、好ましくは、本質的にドナー基板１２の第１の層２１のドーパント深さプロファイルおよび／または欠陥深さプロファイルの反転から得られる。
したがって、ドープ層３２は、例えば、実質的に一定のドーパント深さプロファイルおよび／または欠陥深さプロファイルを有してもよい。
同様に、ドープ層３２が、アクセプタ基板２８に向かう方向に階段状に上昇するドーパント深さプロファイルおよび／または欠陥深さプロファイルを有することも可能であり、ここで、この階段は、アクセプタ基板２８に面するドープ層３２の領域にドープ層３２の合計深さの最大４０％まで、好ましくは最大３０％まで形成される。
ドープ層３２は、アクセプタ基板２８に向かう方向に連続的に上昇するドーパント深さプロファイルおよび／または欠陥深さプロファイルを与えることもできる。
注入欠陥プロファイルは、本質的に、注入された外部原子濃度の深さプロファイルに従う。
アクセプタ基板２８は、少なくとも１５００℃までは熱的に安定であり、ＳｉＣの線膨張係数からの偏差が２０％以下、好ましくは１０％以下の線膨張係数を有する。アクセプタ基板２８は、多結晶ＳｉＣまたはグラファイトから形成されることがより好ましい。
図１５は、本発明の前処理された複合基板１８の別の構成を断面で示し、その下に、矢印Ｆに対応する複合基板１８の断面に沿ったドーパント濃度プロファイルを示す。これは、例えば１２００Ｖより大きい非常に高度なブロッキング部品の製造に特に適している。
この場合、前処理された複合基板１８は、ドープ層３２に加えて、単結晶ＳｉＣの補助ドープ層３８を有する。ドープ層３２と補助ドープ層３８との間の遷移部には、それぞれのドーパント深さプロファイルおよび／または欠陥深さプロファイルの重複領域４０が存在することが好ましい。
図１４に示す実施形態では、後の半導体部品において必要とされる活性層（ドリフトゾーン、電圧吸収層）は、ドープ層３２のみによって形成され、したがって同時に、ドナー基板１２における第１の層２１または第１の層２１の（好ましくは大きい）部分によって形成される。
対照的に、図１５のような実施形態における活性層は、ドープ層３２と補助ドープ層３８の組み合わせによって形成される。図１５では、実質的に一定の累積ドーピングプロファイルが２つの成分プロファイルの重ね合わせから得ることができ、その一方、ドープ層３２および補助ドープ層３８のドーピングプロファイルを並置し、部分的に重複させることによって、他のドーピングプロファイルを形成することも可能である。したがって、ドープ層３２および補助ドープ層３８の２つのドーパント深さプロファイルおよび／または欠陥深さプロファイルの組み合わせからなる複合全体ドーピングプロファイルも、アクセプタ基板２８に向かって段階的に上昇するプロファイル、またはアクセプタ基板２８に向かって連続的に上昇するプロファイルとなり得る。
このような組み合わせプロファイルは、ドナー基板１２内の意図された破損部位２６が第１の層２１内ではなく、ドナー基板１２へのイオン注入によってドープされていないドナー基板１２の残りの部分２２内に作成されることによって得られる。
図１２のように、意図された破損部位２６での分割後、補助ドープ層３８のドーピングは、エネルギーフィルタによるさらなるイオン注入によってアクセプタ基板２８から遠い側から行うことができる。図３から図７に関して上記で行われた、エネルギーフィルタによるイオン注入に関する記述は、補助ドープ層３８へのイオン注入にも同様に適用できる。補助ドープ層３８の厚さは一般的に３～１５μｍの間である。このようにして、最大３０μｍのイオン注入によってドープされた活性ゾーンの合計厚さが得られる。
原理的には、図１からのドナー基板１２または図２からのドナー基板１２のエピタキシャル層１６が、複合基板１８で必要とされるドープ層３２の厚さの少なくとも２倍の厚さであれば、本発明の方法により、ドナー基板１２から２つ以上の複合基板１８、さらには多数の複合基板１８を製造することが可能である。この効果は、ドナー基板１２として厚いウェハバーの場合に特に高い。このようにして、製造コストを大幅に節約することが可能である。これを図１６に模式的に示す。
図１７に示すように、エネルギーフィルタ２０によるドナー基板１２の第１の層２１（および／または複合基板１８の補助ドープ層３８）へのイオン注入では、ドナー基板１２の第１の層２１内（および／または複合基板１８の補助ドープ層３８内）に１つまたは複数のアンドープ領域４４を作成するためにマスク４６を使用することができる。
複合基板１８はまた、完成した半導体部品に至るまでの途中のさらなる中間ステップ、例えばさらなる活性領域の注入、酸化物の作成、ゲート電極、コンタクト、ワイヤまたはビアの堆積などによって特徴づけることもできる。
本発明の文脈において、「結合した」とは、直接的に結合すること、または間接的に、すなわち、さらなる元素の中間介在を有して結合することを意味するものと解される。２つの要素間の「結合」は、直接的または間接的な場合もある。

Claims (59)

  1. 電子半導体部品にさらに加工するための基礎として機能する前処理された複合基板（１８）を製造するための方法であって、前記前処理された複合基板（１８）が、アクセプタ基板（２８）とそれに結合されたドープ層（３２）を備える方法であり、
    ａ）単結晶ＳｉＣを備えたドナー基板（１２）を準備するステップと、
    ｂ）エネルギーフィルタ（２０）を用いたイオン注入によって前記ドナー基板（１２）の第１の層（２１）をドーピングするステップであって、前記エネルギーフィルタ（２０）が、前記ドナー基板（１２）の前記第１の層（２１）への注入によって生じるドーパント深さプロファイルおよび／または欠陥深さプロファイルを適応させるための所定の構造プロファイルを有する微細構造膜であり、ドーピングにより前記ドナー基板（１２）の前記第１の層（２１）内に所定のドーパント深さプロファイルおよび／または所定の欠陥深さプロファイルが作成され、前記第１の層（２１）が、イオンビーム（１０）に面する前記ドナー基板（１２）の第１の表面から所定のドーパント深さ（Ｔ）まで延在し、続いて前記ドナー基板（１２）の残りの部分（２２）が延在するステップと、
    ｃ）前記ドナー基板（１２）内に意図された破損部位（２６）を作成するステップと、
    ｄ）アクセプタ基板（２８）を準備し、ドナー基板（１２）とアクセプタ基板（２８）との間に結合を製造するステップであって、前記第１の層（２１）が前記アクセプタ基板（２８）と前記ドナー基板（１２）の前記残りの部分（２２）との間の領域に配置されるステップと、
    ｅ）前記意図された破損部位（２６）の領域で前記ドナー基板（１２）を分割して前記前処理された複合基板（１８）を作成するステップであって、前記前処理された複合基板（１８）は、前記アクセプタ基板（２８）と、それに結合されたドープ層（３２）とを含み、前記ドープ層（３２）は、少なくとも前記ドナー基板（１２）の前記第１の層（２１）のセクションを含むステップと、
    を有することを特徴とする方法。
  2. 前記第１の層（２１）が、３から１５μｍの厚さを有することを特徴とする請求項１に記載の方法。
  3. 前記ドナー基板（１２）が、高純度の高品質の半絶縁性ＳｉＣ材料（ＨＱＳＳｉＣ）からなる結晶であることを特徴とする請求項１または２に記載の方法。
  4. 前記ドナー基板（１２）が、４Ｈ、６Ｈ、または３ＣポリタイプのＳｉＣから構成されることを特徴とする請求項３に記載の方法。
  5. 前記イオンビーム（１０）に面する前記ドナー基板（１２）の表面が、ｃ方向に対する垂直線から６°未満、好ましくは３°未満、より好ましくは０°の偏差を有することを特徴とする請求項３または４に記載の方法。
  6. 前記ドナー基板（１２）が、１００μｍを超え、好ましくは２００μｍを超え、より好ましくは３００μｍを超え、１５ｃｍまで、好ましくは１０ｃｍまでの厚さを有することを特徴とする請求項３から５のいずれか一項に記載の方法。
  7. 前記ドナー基板（１２）が、好ましくはＳｉＣからなるキャリアウェハ（１４）と、エピタキシャル層（１６）とを有し、該エピタキシャル層（１６）はドープされていないか、または１Ｅ１５ｃｍ－３未満、好ましくは１Ｅ１４ｃｍ－３未満のドーピングを有し、前記第１の層（２１）は前記エピタキシャル層（１６）の一部であることを特徴とする請求項１または２に記載の方法。
  8. 前記エピタキシャル層（１６）が、１０μｍを超え、好ましくは５０μｍを超え、より好ましくは８０μｍを超える厚さを有することを特徴とする請求項７に記載の方法。
  9. 前記イオンビーム（１０）に面する前記エピタキシャル層（１６）の表面が、ｃ方向に対する垂直線から６°未満、好ましくは３°未満、より好ましくは０°の偏差を有することを特徴とする請求項７または８に記載の方法。
  10. 前記エピタキシャル層（１６）が、４Ｈ、６Ｈ、または３ＣポリタイプのＳｉＣから構成されることを特徴とする請求項７から９のいずれか一項に記載の方法。
  11. 前記第１の層（２１）のドーピングが、前記第１の層（２１）内のドーピング濃度または欠陥濃度で１Ｅ１５ｃｍ－３から５Ｅ１７ｃｍ－３までのｐまたはｎドーピングを与えることを特徴とする請求項１から１０のいずれか一項に記載の方法。
  12. 前記第１の層（２１）が、Ｎ、Ｐ、Ｂ、またはＡｌの元素のうちの１つのイオンでドープされることを特徴とする請求項１から１１のいずれか一項に記載の方法。
  13. 前記第１の層（２１）のドーピングが、実質的に一定のドーパント深さプロファイルおよび／または欠陥深さプロファイルを与えることを特徴とする請求項１から１２のいずれか一項に記載の方法。
  14. 前記第１の層（２１）のドーピングが、階段状に下降するドーパント深さプロファイルおよび／または欠陥深さプロファイルを与え、階段が前記イオンビーム（１０）に面する前記第１の層（２１）の表面近くの領域に前記第１の層（２１）の合計深さ（Ｔ）の最大４０％まで、好ましくは最大３０％まで形成されることを特徴とする請求項１から１２のいずれか一項に記載の方法。
  15. 最も高い段と最も低い段との間の濃度の差が、少なくとも１０倍、好ましくは少なくとも１００倍、より好ましくは少なくとも５００倍、特に好ましくは少なくとも１０００倍であることを特徴とする請求項１４に記載の方法。
  16. 前記階段の側面領域の深さ方向の範囲が、階段状のプラトーの深さ方向の範囲よりも支配的であることを特徴とする請求項１４または１５に記載の方法。
  17. 前記第１の層（２１）のドーピングにより、連続的に下降するドーパント深さプロファイルおよび／または欠陥深さプロファイルが得られることを特徴とする請求項１から１２のいずれか一項に記載の方法。
  18. 前記連続的に下降するドーパント深さプロファイルおよび／または欠陥深さプロファイルが、次の式に従ったプロファイルであることを特徴とする請求項１７に記載の方法。
    Figure 2023553476000008
  19. 前記第１の層（２１）の表面領域に接触層（２４）を作成するステップ、または前記第１の層（２１）の表面に接触層（２４）を塗布するステップをさらに含み、前記ドナー基板（１２）と前記アクセプタ基板（２８）との間の結合が前記接触層（２４）を介して確立され、アクセプタ基板（２８）、接触層（２４）、第１の層の残りの部分または第１の層（２１）、前記ドナー基板（１２）の残りの部分（２２）の順序になることを特徴とする請求項１から１８のいずれか一項に記載の方法。
  20. 前記接触層（２４）がイオン注入によって作成されることを特徴とする請求項１９に記載の方法。
  21. 前記接触層（２４）内のドーパント濃度が、前記第１の層の残りの部分または前記第１の層（２１）内の平均ドーパント濃度よりも少なくとも１００倍、好ましくは少なくとも１０００倍、より好ましくは少なくとも１００００倍、さらにより好ましくは少なくとも１０００００倍大きいことを特徴とする請求項１９または２０に記載の方法。
  22. 前記接触層（２４）内のドーパント濃度が１Ｅ１７ｃｍ－３を超え、好ましくは１Ｅ１９ｃｍ－３を超えることを特徴とする請求項１９から２１のいずれか一項に記載の方法。
  23. 前記意図された破損部位（２６）が、前記第１の層（２１）の領域内、好ましくは所定のドーピング深さ（Ｔ）に近い前記第１の層（２１）の端部領域内にあり、前記端部領域の厚さは、特に好ましくは１μｍ以下、より好ましくは１００ｎｍ以下であることを特徴とする請求項１から２２のいずれか一項に記載の方法。
  24. 前記意図された破損部位（２６）が、前記ドナー基板（１２）の残りの部分（２２）の領域内にあり、さらに、ステップｅ）の後、エネルギーフィルタ（２０）を使用して前記複合基板（１８）内にイオン注入を実行するさらなるステップが、前記アクセプタ基板（２８）から離れた側から実行される請求項１から２２のいずれか一項に記載の方法。
  25. 前記複合基板（１８）への前記イオン注入が、少なくとも前記ドープ層（３２）まで及ぶことを特徴とする請求項２４に記載の方法。
  26. 前記複合基板（１８）への前記イオン注入は、前記ドープ層（３２）のおよび補助ドープ層（３８）の２つのドーパント深さプロファイルおよび／または欠陥深さプロファイルの組み合わせが、一定のプロファイル、前記アクセプタ基板（２８）に向かって段階的に上昇するプロファイル、または前記アクセプタ基板（２８）に向かって連続的に上昇するプロファイルとなるように行われることを特徴とする請求項２５に記載の方法。
  27. 前記意図された破損部位（２６）が、分割トリガーイオンのイオン注入によって作成されることを特徴とする請求項１から２６のいずれか一項に記載の方法。
  28. 分割トリガーイオンが、前記ドナー基板（１２）の全幅にわたって導入されることを特徴とする請求項２７に記載の方法。
  29. 分割トリガーイオンが、前記ドナー基板（１２）の幅の一部にわたってのみ導入されることを特徴とする請求項２７に記載の方法。
  30. 分割トリガーイオンが、前記ドナー基板（１２）の少なくとも１つのエッジ領域にのみ導入されることを特徴とする請求項２９に記載の方法。
  31. 分割トリガーイオンが、Ｈ、Ｈ２、Ｈｅ、Ｂから選択されることを特徴とする請求項２６から３０のいずれか一項に記載の方法。
  32. 分割トリガーイオンが、０．５と１０ＭｅＶの間、好ましくは０．５と５ＭｅＶの間、より好ましくは０．５と２ＭｅＶの間のエネルギーを有する高エネルギーイオンであることを特徴とする請求項３１に記載の方法。
  33. 分割トリガーイオンの粒子線量が、それぞれの場合において１Ｅ１５ｃｍ－２と５Ｅ１７ｃｍ－２の間であることを特徴とする請求項２７から３２のいずれか一項に記載の方法。
  34. 分割トリガーイオンの前記イオンビームのエネルギー広がりが１０－２未満、好ましくは１０－４未満であることを特徴とする請求項２７から３３のいずれか一項に記載の方法。
  35. 前記ドナー基板（１２）の分割が、６００℃と１３００℃の間、好ましくは７５０℃と１２００℃の間、より好ましくは８５０℃と１０５０℃の間の温度での前記複合基板（１８）の熱処理によって引き起こされることを特徴とする請求項１から３４のいずれか一項に記載の方法。
  36. 前記結合が、８００℃と１６００℃の間、好ましくは９００℃と１３００℃の間の温度で複合基板（１８）を熱処理することによって確立されることを特徴とする請求項１から３５のいずれか一項に記載の方法。
  37. 前記結合の確立と前記ドナー基板（１２）の分割の両方が熱処理によって行われ、両方のステップが同時に行われることを特徴とする請求項１から３６のいずれか一項に記載の方法。
  38. 前記結合を確立するステップの前に、結合すべき表面の少なくとも一方、好ましくは両方の前処理、特に湿式化学処理、プラズマ処理またはイオンビーム処理が行われることを特徴とする請求項１から３７のいずれか一項に記載の方法。
  39. 前記アクセプタ基板（２８）が、少なくとも１５００℃まで熱的に安定であり、ＳｉＣの線膨張係数より２０％以下、好ましくは１０％以下偏った線膨張係数を有することを特徴とする請求項１から３８のいずれか一項に記載の方法。
  40. 前記アクセプタ基板（２８）が多結晶ＳｉＣまたはグラファイトから形成されることを特徴とする請求項３９に記載の方法。
  41. 分割するステップの後に、意図された破損部位（２６）の領域における複合基板（１８）の表面の後処理、特に研磨および／または欠陥の除去が行われることを特徴とする請求項１から４０のいずれか一項に記載の方法。
  42. 前処理された前記複合基板（１８）内の注入欠陥（４２）が１５００℃と１７５０℃の間の温度で焼き戻しされることを特徴とする請求項１から４１のいずれか一項に記載の方法。
  43. 電子半導体部品にさらに加工するための基礎として機能する前処理された複合基板（１８）であって、アクセプタ基板（２８）と、それに結合された単結晶ＳｉＣのドープ層（３２）とを含む前処理された複合基板（１８）。
  44. 前記ドープ層（３２）が注入欠陥（４２）を有することを特徴とする請求項４３に記載の前処理された複合基板（１８）。
  45. 前記ドープ層（３２）が、３μｍから３０μｍ、好ましくは３μｍから１５μｍの厚さを有することを特徴とする請求項４３または４４に記載の前処理された複合基板（１８）。
  46. 前記ドープ層（３２）が、４Ｈ、６Ｈまたは３ＣポリタイプのＳｉＣから構成されることを特徴とする請求項４３から４５のいずれか一項に記載の前処理された複合基板（１８）。
  47. 前記ドープ層（３２）の表面が、ｃ方向に対する垂直線から６°未満、好ましくは０°の偏差を有することを特徴とする請求項４３から４６のいずれか一項に記載の前処理された複合基板（１８）。
  48. 前記ドープ層（３２）が、１Ｅ１５ｃｍ－３から５Ｅ１７ｃｍ－３のドーピング濃度または欠陥濃度を有するｐまたはｎドーピングを有することを特徴とする請求項４３から４７のいずれか一項に記載の前処理された複合基板（１８）。
  49. 前記ドープ層（３２）が、ドーパントとしてＮ、Ｐ、Ｂ、またはＡｌの元素のうちの１つのイオンでドープされていることを特徴とする請求項４３から４８のいずれか一項に記載の前処理された複合基板（１８）。
  50. 前記ドープ層（３２）が、実質的に一定のドーパント深さプロファイルおよび／または欠陥深さプロファイルを有することを特徴とする請求項４３から４９のいずれか一項に記載の前処理された複合基板（１８）。
  51. 前記ドープ層（３２）が、前記アクセプタ基板（２８）に向かう方向に階段状に上昇するドーパント深さプロファイルおよび／または欠陥深さプロファイルを有し、階段がドープ層（３２）の合計深さの最大４０％、好ましくは最大３０％まで、前記アクセプタ基板（２８）に面する前記ドープ層（３２）の領域に形成されることを特徴とする請求項４３から４９のいずれか一項に記載の前処理された複合基板（１８）。
  52. 最も高い段と最も低い段との間の濃度の差が、少なくとも１０倍、好ましくは少なくとも１００倍、より好ましくは少なくとも５００倍、特に好ましくは少なくとも１０００倍であることを特徴とする請求項５１に記載の前処理された複合基板（１８）。
  53. 前記階段の側面領域の深さ方向の範囲が、階段状のプラトーの深さ方向の範囲よりも支配的であることを特徴とする請求項５１または５２に記載の前処理された複合基板（１８）。
  54. 前記ドープ層（３２）が、前記アクセプタ基板（２８）に向かう方向に連続的に上昇するドーパント深さプロファイルおよび／または欠陥深さプロファイルを与えることを特徴とする請求項４３から４９のいずれか一項に記載の前処理された複合基板（１８）。
  55. 前記連続的に上昇するドーパント深さプロファイルおよび／または欠陥深さプロファイルが、次の式に従ったプロファイルであることを特徴とする請求項５４に記載の前処理された複合基板（１８）。
    Figure 2023553476000009
  56. 前記ドープ層（３２）に加えて、単結晶ＳｉＣからなる補助ドープ層（３８）が前記ドープ層（３２）と一体構成で設けられており、それぞれのドーパント深さプロファイルおよび／または欠陥深さプロファイルの重複領域（４０）が、前記ドープ層（３２）と前記補助ドープ層（３８）との間の遷移部に存在することを特徴とする請求項４３から５５のいずれか一項に記載の前処理された複合基板（１８）。
  57. 前記ドープ層（３２）と前記補助ドープ層（３８）を組み合わせた全体のドーパントプロファイルが実質的に一定のプロファイル、前記アクセプタ基板（２８）に向かう方向に連続的に上昇するプロファイル、または前記アクセプタ基板（２８）に向かう方向に段階的に上昇するプロファイルであることを特徴とする請求項５６に記載の前処理された複合基板（１８）。
  58. 前記アクセプタ基板（２８）が少なくとも１５００℃まで熱的に安定であり、ＳｉＣの線膨張係数からの偏差が２０％以下、好ましくは１０％以下である線膨張係数を有することを特徴とする請求項４３から５７のいずれか一項に記載の前処理された複合基板（１８）。
  59. 前記アクセプタ基板（２８）が多結晶ＳｉＣまたはグラファイトから形成されることを特徴とする請求項５８に記載の前処理された複合基板。
JP2023535861A 2020-12-18 2021-12-10 前処理された複合基板の製造方法、および前処理された複合基板 Pending JP2023553476A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020134222.5A DE102020134222A1 (de) 2020-12-18 2020-12-18 Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats und vorbehandeltes Verbundsubstrat
DE102020134222.5 2020-12-18
PCT/EP2021/085294 WO2022128817A2 (de) 2020-12-18 2021-12-10 Verfahren zur herstellung eines vorbehandelten verbundsubstrats und vorbehandeltes verbundsubstrat

Publications (1)

Publication Number Publication Date
JP2023553476A true JP2023553476A (ja) 2023-12-21

Family

ID=79230603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023535861A Pending JP2023553476A (ja) 2020-12-18 2021-12-10 前処理された複合基板の製造方法、および前処理された複合基板

Country Status (5)

Country Link
US (1) US20240055251A1 (ja)
EP (1) EP4264658A2 (ja)
JP (1) JP2023553476A (ja)
DE (1) DE102020134222A1 (ja)
WO (1) WO2022128817A2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
DE102015112649B4 (de) 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102016106119B4 (de) * 2016-04-04 2019-03-07 mi2-factory GmbH Energiefilterelement für Ionenimplantationsanlagen für den Einsatz in der Produktion von Wafern
DE102017127169B4 (de) 2017-11-17 2022-01-27 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements
DE102018102415B4 (de) 2018-02-02 2022-09-01 Infineon Technologies Ag Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102019112985A1 (de) 2019-05-16 2020-11-19 mi2-factory GmbH Verfahren zur Herstellung von Halbleiterbauelementen

Also Published As

Publication number Publication date
WO2022128817A2 (de) 2022-06-23
EP4264658A2 (de) 2023-10-25
WO2022128817A3 (de) 2022-08-18
DE102020134222A1 (de) 2022-06-23
US20240055251A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
US10720330B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10566440B2 (en) Production method for semiconductor device
EP2790208B1 (en) Production method for semiconductor device
US7517777B2 (en) Method of manufacturing semiconductor device and semiconductor device formed by the method
JP6269858B2 (ja) 炭化珪素半導体装置の製造方法
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6291981B2 (ja) 半導体装置の製造方法
US9397206B2 (en) Semiconductor device and method for manufacturing the same
US20120132924A1 (en) Silicon carbide semiconductor device and manufacturing method therefor
JP7405453B2 (ja) 半導体部品を製造するための方法
CN103999225A (zh) 半导体装置及其制造方法
US20120181550A1 (en) Compound semiconductor substrate and manufacturing method of the same
CN107112370B (zh) 半导体装置及其制造方法
JP2023126260A (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
JP2003224281A (ja) 半導体装置およびその製造方法
JP2023553476A (ja) 前処理された複合基板の製造方法、および前処理された複合基板
US8748276B2 (en) Method for manufacturing semiconductor device
US11557506B2 (en) Methods for processing a semiconductor substrate
JP2023553477A (ja) 電子半導体部品、および電子半導体部品用の前処理された複合基板の製造方法
JP2023046389A (ja) 吸収層を含む半導体層の形成方法
JP2019102773A (ja) 半導体装置の製造方法
US20160133707A1 (en) Silicon carbide semiconductor device and method for manufacturing same
CN115881521A (zh) 制造包括掩埋损伤区的半导体器件的方法
DE102021109690A1 (de) Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats für ein elektronisches Halbleiterbauelement