JP2023546304A - 抵抗スイッチングポリマー膜および製造方法 - Google Patents

抵抗スイッチングポリマー膜および製造方法 Download PDF

Info

Publication number
JP2023546304A
JP2023546304A JP2021568570A JP2021568570A JP2023546304A JP 2023546304 A JP2023546304 A JP 2023546304A JP 2021568570 A JP2021568570 A JP 2021568570A JP 2021568570 A JP2021568570 A JP 2021568570A JP 2023546304 A JP2023546304 A JP 2023546304A
Authority
JP
Japan
Prior art keywords
group
conductive material
resistive switching
substrate
seconds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021568570A
Other languages
English (en)
Inventor
シンコー ワン,
ジョン スディジョノ,
シャオ ゴン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023546304A publication Critical patent/JP2023546304A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50Bistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202Integrated devices comprising a common active layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

抵抗スイッチングポリマー膜を含むデバイスが、記載されている。抵抗スイッチングポリマー膜を含むデバイスを製造する方法もまた、記載されている。

Description

[0001]本開示の実施形態は、電子デバイスに関し、詳細には、抵抗スイッチングポリマー膜を含む電子デバイスおよび製造方法に関する。
[0002]半導体業界は、次世代のデータストレージ技術を追求する上で多くの課題に直面している。従来のSiベースのデータストレージ技術が、広く探求されてきた。焦点は、より高速で、より高密度で、より低電力のデータストレージデバイスにある。
[0003]デバイス性能を向上させる1つの方法は、ナノスケールのフィーチャを使用することである。フィーチャは、より高いアスペクト比(例えば5:1よりも大きい)によって特徴付けられ得る。このようなフィーチャには、複数のリソグラフィステップや高性能材料の統合などの複雑な製造ステップが必要である。ただし、このアプローチは、理論的および実際的な制限に直面している。例えば、堆積は、フィーチャの上部でおよび側壁に沿って起こり得るので、堆積が続くと、フィーチャ内の側壁の間を含めてフィーチャをピンチオフし、フィーチャ内にボイドを生成する可能性がある。これは、デバイス性能と後続の処理工程に影響を与える可能性がある。メモリデバイス、例えば抵抗変化型メモリ(RRAM)または他の双安定/多安定電気デバイスなどの電子デバイスの製造において、ポリマー膜の厚さ、組成、形態および共形性のうちの1つ以上のより正確な制御を可能にする材料および方法を提供する必要がある。
[0004]本開示の一態様は、第1の導電性材料、第2の導電性材料、および第1の導電性材料と第2の導電性材料を分離する抵抗スイッチングポリマー膜を含むデバイスに関する。いくつかの実施形態の抵抗スイッチングポリマー膜は、ポリアミド、ポリアゾメチン、ポリウレア、ポリウレタン、およびそれらの誘導体のうちの1つ以上を含む。
[0005]本開示の別の態様は、分子層堆積(MLD)プロセスによって抵抗スイッチングポリマー膜を堆積する方法に関する。いくつかの実施形態の方法は、第1の堆積前駆体を基板処理領域に流して、基板上に化合物層を形成することと、基板処理領域から第1の堆積前駆体を除去することと、基板処理領域で化合物層を第2の堆積前駆体と反応させて、基板上に抵抗スイッチング膜を形成することと、基板処理領域から第2の堆積前駆体を除去することと、を含む。
[0006]本開示の別の態様は、デバイスを形成する方法に関する。いくつかの実施形態の方法は、基板上で第1の導電性材料をパターニングすることと、第1の導電性材料上で抵抗スイッチングポリマー膜をクロスパターニングすることと、抵抗スイッチングポリマー膜上に第2の導電性材料を堆積させることと、を含む。いくつかの実施形態の抵抗スイッチングポリマー膜は、ポリアミド、ポリアゾメチン、ポリウレア、ポリウレタン、およびそれらの誘導体のうちの1つ以上を含む。
[0007]本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明が、添付の図面にいくつかが示されている実施形態を参照することによって行われ得る。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、その範囲を限定すると見なされるべきではなく、本開示は、他の同等に有効な実施形態を認めることができることに留意されたい。
本開示の一実施形態による、抵抗スイッチングポリマー膜を含むデバイスの概略図を示す。 本開示の一実施形態による方法を示すフローチャートである。
[0010]本発明のいくつかの例示的な実施形態を説明する前に、本発明は、以下の説明に記載される構造またはプロセスステップの詳細に限定されないことを理解されたい。本発明は、他の実施形態が可能であり、様々な方法で実施または実行することができる。
[0011]本明細書で使用される場合、「基板」または「基板表面」は、膜処理が実行される基板の任意の部分または基板上に形成された材料表面の任意の部分を指す。例えば、処理を実行できる基板表面には、用途に応じて、シリコン、酸化シリコン、窒化シリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、ならびに金属、金属窒化物、金属合金、およびその他の導電性材料などの他の材料が含まれる。基板には、半導体ウェハが含まれるが、これに限定されない。基板は、前処理プロセスに曝露されて、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、UV硬化、電子ビーム硬化、および/またはベークすることができる。直接に基板自体の表面への膜処理に加えて、本開示では、開示される膜処理ステップのいずれも、より詳細に以下で開示されるように、基板上に形成された下層に対しても実行することができ、「基板表面」という用語は、文脈が示すような下層を含むことを意図している。したがって、例えば、膜/層または部分的な膜/層が基板表面上に堆積された場所では、新しく堆積された膜/層の露出面が、基板になる。
[0012]本明細書で使用される場合、「原子層堆積」、「分子層堆積」または「周期的堆積」は、基板上に材料の層を堆積するための2つ以上の反応性化合物の順次的曝露を含むプロセスを指す。
[0013]本明細書で使用される場合、「可撓性」という用語は、壊れることなく曲がるまたはねじれることができる種を伴う物質を意味するために、交換可能に使用される。
[0014]本明細書および添付の特許請求の範囲で使用される場合、「反応性化合物」、「反応性ガス」、「反応種」、「前駆体」、「プロセスガス」、「堆積前駆体」などの用語は、表面反応(例えば、化学吸着、酸化、還元、付加環化)において基板または基板上の材料と反応することができる種を伴う物質を意味するために、交換可能に使用される。基板、または基板の一部が、処理チャンバの反応ゾーンに導入される2つ以上の反応性化合物に順次曝露される。
[0015]本明細書で使用される場合、「金属」は、銅、コバルト、ニッケル、タングステン、ルテニウム、クロム、鉄、白金、金、銀、モリブデン、ガリウムおよびインジウムを含む、金属、金属合金、金属酸化物、金属窒化物、またはそれらの組み合わせを指す。
[0016]本明細書で使用される場合、「金属表面」は、金属で形成された基板の任意の部分または材料表面の任意の部分を指す。金属表面は、前処理プロセスに曝露されて、基板を研磨、コーティング、ドープ、エッチング、還元、酸化、ヒドロキシル化、アニール、UV硬化、電子ビーム硬化、および/またはベークすることができる。直接に金属表面自体への前処理に加えて、本開示では、開示される金属表面処理のいずれも、より詳細に以下で開示されるように、下層金属表面に対しても実行することができ、「金属表面」という用語は、文脈が示すような下層を含むことを意図している。したがって、例えば、膜/層または部分的な膜/層が金属表面上に堆積された場所では、新しく堆積された膜/層の露出面が、金属表面になる。
[0017]本明細書で使用される場合、「誘電体表面」または「誘電体膜」は、誘電体材料で形成された基板の任意の部分または材料表面の任意の部分を指す。誘電体材料の非限定的な例には、SiO、Si、Si、SiON、AlO、HfO、ZrO、TiO、TiN、Ta、Y、La、AlN、MgO、CaF、LiF、SrO、SiC、BaO、HfSiO、LaAlO、Nb、BaTiO、SrTiO、BiTi12、Pb(Zr,Ti)O、CaCuTi12、LiNbO、BaTiO、LiNbO、KNbOが含まれる。誘電体表面は、前処理プロセスに曝露されて、基板を研磨、コーティング、ドープ、エッチング、還元、酸化、ヒドロキシル化、アニール、UV硬化、電子ビーム硬化、および/またはベークすることができる。直接に誘電体表面自体への前処理に加えて、本開示では、開示される誘電体表面処理のいずれも、より詳細に以下で開示されるように、下層金属表面に対しても実行することができ、「誘電体表面」という用語は、文脈が示すような下層を含むことを意図している。したがって、例えば、膜/層または部分的な膜/層が金属表面上に堆積された場所では、新しく堆積された膜/層の露出面が、金属表面になる。
[0018]本開示の実施形態は、第1の導電性材料、第2の導電性材料、および第1の導電性材料と第2の導電性材料を分離する抵抗スイッチングポリマー膜を含むデバイスを提供する。1つ以上の実施形態では、メモリデバイス、例えば、抵抗変化型メモリ(RRAM)または他の双安定/多安定電気デバイスなどの電子デバイスおよびそれらの製造方法が提供される。いくつかの実施形態では、方法は、ポリマー膜の厚さ、組成、形態、および共形性のうちの1つ以上のより正確な制御を提供する。いくつかの実施形態では、方法は、デバイスのスケーリングを提供し、堆積プロセスは、低温で、例えば、室温(例えば、25℃)から150℃で実施することができる。1つ以上の実施形態では、抵抗スイッチングポリマー膜は、1nmから100nmの範囲の厚さを有する。
[0019]いくつかの実施形態の抵抗スイッチングポリマー膜は、抵抗スイッチングポリマー膜の両側間に異なる電圧を印加するときに、高抵抗状態および低抵抗状態を有する。高抵抗状態と低抵抗状態の比は、いくつかの実施形態では、10から10の範囲である。また、1つ以上の実施形態によれば、各抵抗状態(低抵抗状態および低抵抗状態)は、-200°Cから200°Cの範囲の温度で、10秒から1010秒の範囲の持続時間の間、保持される。
[0020]いくつかの実施形態では、デバイスの第1の導電性材料および第2の導電性材料のうちの1つ以上が、1nmから100nmの範囲の厚さを有する。第1の導電性材料および第2の導電性材料のうちの1つ以上が、TiN、TaN、Ti、Ni、Ag、Al、Au、Cu、Pt、ZrN、Ru、Pd、p型またはn型ドープされたSi、p型ドープされたGeまたはn型ドープされたGe、酸化インジウムスズ(ITO)、SrRuO、カーボンナノチューブ、グラフェン、導電性ポリマーのうちの1つ以上を含む。導電性ポリマーは、ポリアセチレン、ポリピロール、ポリインドール、ポリアニリン、ポリ(3-アルキルチオフェン)およびそれらの誘導体のうちの1つ以上を含む。
[0021]いくつかの実施形態のデバイスは、1つ以上の誘電体膜をさらに含む。いくつかの実施形態の誘電体膜は、抵抗スイッチングポリマー膜と第1の導電性材料との間、または抵抗スイッチングポリマー膜と第2の導電性材料との間に配置される。いくつかの実施形態の誘電体膜は、SiO、Si、Si、SiON、Ge、ITO、AlO、HfO、ZrO、TiO、TiN、Ta、Y、La、AlN、MgO、CaF、LiF、SrO、SiC、BaO、HfSiO、LaAlO、Nb、BaTiO、SrTiO、BiTi12、Pb(Zr,Ti)O、CaCuTi12、LiNbO、BaTiO、LiNbO、KNbO、またはそれらの組み合わせを含む。
[0022]いくつかの実施形態では、デバイスは、基板をさらに含み、特定の実施形態では、デバイスは、基板上に取り付けられる。いくつかの実施形態の基板は、SiO、Si、Si、SiON、Ge、ITO、AlO、HfO、ZrO、TiO、TiN、Ta、Y、La、AlN、MgO、CaF、LiF、SrO、SiC、BaO、HfSiO、LaAlO、Nb、BaTiO、SrTiO、BiTi12、Pb(Zr,Ti)O、CaCuTi12、LiNbO、BaTiO、LiNbO、KNbO、ポリエチレンナフタレート、またはそれらの組み合わせを含む。
[0023]1つ以上の実施形態のデバイスは、双安定または多安定電気デバイスである。いくつかの実施形態のデバイスは、抵抗変化型メモリ(RRAM)デバイスである。いくつかの実施形態のデバイスは、第1の導電性材料、第2の導電性材料、および抵抗スイッチングポリマー膜のうちの1つ以上が可撓性および/または透明である。
[0024]1つ以上の実施形態によれば、現在の半導体製造プロセスと適合性のある、低いプロセス温度で実施することができる完全ドライプロセスが提供される。このプロセスは、高アスペクト比の構造に膜を堆積させるために利用できる。高アスペクト比は、5:1~20:1、6:1~20:1、7:1~20:1、8:1~20:1、9:1~20:1、10:1~20:1、5:1~15:1、6:1~15:1、7:1~15:1、8:1~15:1、9:1~15:1、10:1~15:1、5:1~10:1、6:1~10:1、7:1~10:1、8:1~10:1、または9:1~10:1の範囲である。1つ以上の実施形態は、大きなメモリウィンドウ(例えば、オン/オフ>10)を備えたデバイスの製造を提供する。いくつかの実施形態では、異なる金属電極を用いた異なるスイッチング動作が提供され、マルチレベルの抵抗状態が提供される。いくつかの実施形態では、良好なスイッチング耐久性および保持力を有するデバイスが提供される。
[0025]1つ以上の実施形態では、抵抗スイッチングポリマー膜は、ポリアミドまたは誘導体、ポリアゾメチンまたは誘導体、ポリウレアまたは誘導体、ポリウレタンまたは誘導体、ポリビニリデンクロリドまたは誘導体、ポリスチレンまたは誘導体、ポリエチレンまたは誘導体、ポリイミドまたは誘導体、ポリメチルメタクリレート(PMMA)または誘導体、ポリエチルメタクリレート(PEMA)または誘導体、ポリブチルメタクリレート(PBMA)または誘導体、炭化ポリフルフリルアルコールまたは誘導体、ポリアセチレンまたは誘導体、ポリベンゼンまたは誘導体、ポリアニリンまたは誘導体、ポリテトラブチルスズまたは誘導体、ポリビニルフルオリドまたは誘導体、ポリカーボネート-グラファイト複合体または誘導体、ポリアクリロニトリル(PAN)または誘導体、およびそれらの組み合わせを含む。いくつかの実施形態では、抵抗スイッチングポリマー膜は、ポリアミドまたは誘導体、ポリアゾメチンまたは誘導体、ポリウレアまたは誘導体、ポリウレタンまたは誘導体、およびそれらの組み合わせを含む。
[0026]この方法の1つ以上の実施形態では、第1の導電性材料および第2の導電性材料は、それぞれ第1の電極および第2の電極を含む。この方法のいくつかの実施形態では、各電極(第1の電極および第2の電極)は、金属、カーボンナノチューブ、グラフェン、導電性ポリマー、またはそれらの組み合わせを含む。金属には、金属、金属合金、金属酸化物、金属窒化物、またはそれらの組み合わせが含まれる。電極の非限定的な例には、TiN、TaN、Ti、Ni、Ag、Al、Au、Cu、Pt、ZrN、Ru、Pd、p型またはn型ドープされたSi、p型ドープされたSiまたはn型ドープされたGe、酸化インジウムスズ(ITO)、SrRuO、カーボンナノチューブ、グラフェン、導電性ポリマー、またはそれらの組み合わせが含まれる。導電性ポリマーの非限定的な例には、ポリアセチレン、ポリピロール、ポリインドール、ポリアニリン、ポリ(3-アルキルチオフェン)およびそれらの誘導体のうちの1つ以上が含まれる。
[0027]いくつかの実施形態では、デバイスは、双安定または多安定電気デバイスである。いくつかの実施形態では、デバイスは、抵抗変化型メモリ(RRAM)デバイスである。1つ以上の実施形態では、第1の導電性材料、第2の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの1つ以上が、可撓性および/または透明である。1つ以上の実施形態では、第1の導電性材料、第2の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの1つ以上が、可撓性である。1つ以上の実施形態では、第1の導電性材料、第2の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの1つ以上が、透明である。
[0028]図2を参照すると、本開示の実施形態は、堆積プロセスによって抵抗スイッチングポリマー膜を堆積する方法200を提供する。1つ以上の実施形態の堆積プロセスは、分子層堆積(MLD)プロセス、化学気相堆積プロセス、またはプラズマ化学気相堆積プロセスを含む。特定の実施形態では、堆積プロセスは、分子層堆積(MLD)プロセスである。この方法のいくつかの実施形態では、堆積プロセスは、210で第1の堆積前駆体を基板処理領域に流して、220で化合物層を形成することを含む。方法200は、230で基板処理領域から第1の堆積前駆体を除去し、240で化合物層を第2の堆積前駆体と基板処理領域で反応させて、250で抵抗スイッチング膜を形成することを、さらに含む。この方法は、260で基板処理領域から第2の前駆体を除去することをさらに含む。
[0029]第1の堆積前駆体は、以下の第1の式で表すことができる。
X1-R1-X2
ここで、R1は、アルキル基、芳香族基およびシクロアルキル基のうちの1つ以上を含み、
X1は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの1つ以上を含み、
X2は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの1つ以上を含む。
[0030]いくつかの実施形態の第1の堆積前駆体は、テレフタロイルクロリド、テレフタルアルデヒドおよび1,4-フェニレンジイソシアネートからなる群から選択される。
[0031]第2の堆積前駆体は、以下の第2の式で表すことができる。
Y1-R2-Y2
ここで、R2は、アルキル基、芳香族基およびシクロアルキル基のうちの1つ以上を含み、
Y1は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの1つ以上を含み、
Y2は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの1つ以上を含む。
[0032]いくつかの実施形態の第2の堆積前駆体は、エチレンジアミン、トリス(2-アミノエチル)アミン、フェニレンジアミン、および1,4-ジアミノシクロヘキサンからなる群から選択される。
[0033]いくつかの実施形態の分子層堆積(MLD)プロセスは、抵抗スイッチング膜が1nmから100nmの範囲の厚さを有するまで繰り返される。いくつかの実施形態の方法は、1℃から200℃の範囲の温度で実行される。
[0034]この方法のいくつかの実施形態では、260で、堆積プロセスが、少なくとも1回繰り返される。この方法のいくつかの実施形態では、デバイスの抵抗スイッチングポリマー膜が、0.1nm~200nm、0.1nm~180nm、0.1nm~160nm、0.1nm~140nm、0.1nm~120nm、0.1nm~100nm、0.1nm~80nm、0.1nm~60nm、0.1nm~40nm、0.1nm~20nm、0.1nm~10nm、1nm~200nm、1nm~180nm、1nm~160nm、1nm~140nm、1nm~120nm、1nm~100nm、1nm~80nm、1nm~60nm、1nm~40nm、1nm~20nm、1nm~10nm、5nm~200nm、5nm~180nm、5nm~160nm、5nm~140nm、5nm~120nm、5nm~100nm、5nm~80nm、5nm~60nm、5nm~40nm、5nm~20nm、5nm~10nm、10nm~200nm、10nm~180nm、10nm~160nm、10nm~140nm、10nm~120nm、10nm~100nm、10nm~80nm、10nm~60nm、10nm~40nm、または10nm~20nmの範囲の厚さを有するまで、堆積プロセスが繰り返される。
[0035]この方法のいくつかの実施形態では、堆積プロセスは、1℃~500℃、1℃~400℃、1℃~300℃、1℃~200℃、または1℃~100℃の範囲の温度で実行される。
[0036]この方法のいくつかの実施形態では、抵抗スイッチングポリマー膜は、分子層堆積(MLD)によって堆積される。この方法のいくつかの実施形態では、分子層堆積(MLD)は、第1の堆積前駆体を基板処理領域に流して、化合物層を形成することと、第1の堆積前駆体を基板処理領域から除去することと、化合物層を基板処理領域で第2の堆積前駆体と反応させて、抵抗スイッチング膜を形成することと、基板処理領域から第2の堆積前駆体を除去することと、を含む。第1の堆積前駆体の除去または第2の堆積前駆体の除去は、吸引、パージ、またはその両方によって達成される。
[0037]この方法のいくつかの実施形態では、分子層堆積(MLD)は、少なくとも1回繰り返される。この方法のいくつかの実施形態では、分子層堆積(MLD)プロセスは、デバイスの抵抗スイッチングポリマー膜が本明細書で提供される範囲の厚さを有するまで、繰り返される。
[0038]この方法のいくつかの実施形態では、分子層堆積(MLD)は、1℃~500℃、1℃~400℃、1℃~300℃、1℃~200℃、または1℃~100℃の範囲の温度で実行される。
[0039]この方法のいくつかの実施形態では、第1の堆積前駆体は、以下の第1の式によって表される。
X1-R1-X2
ここで、
R1は、アルキル基、芳香族基およびシクロアルキル基のうちの1つ以上を含み、
X1は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの1つ以上を含み、
X2は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの1つ以上を含む。
[0040]この方法のいくつかの実施形態において、第1の堆積前駆体は、テレフタロイルクロリド、テレフタルアルデヒドおよび1,4-フェニレンジイソシアネートからなる群から選択される。
[0041]この方法のいくつかの実施形態では、第2の堆積前駆体は、以下の第1の式によって表される。
Y1-R1-Y2
ここで、
R1は、アルキル基、芳香族基およびシクロアルキル基のうちの1つ以上を含み、
Y1は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの1つ以上を含み、
Y2は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基および塩化アシル基のうちの1つ以上を含む。
[0042]この方法のいくつかの実施形態では、第2の堆積前駆体は、エチレンジアミン、トリス(2-アミノエチル)アミン、フェニレンジアミン、および1,4-ジアミノシクロヘキサンからなる群から選択される。
[0043]いくつかの実施形態では、基板処理領域は、基板の中心検出および配向、デガッシング、アニーリング、堆積、および/またはエッチングを含む様々な機能を実行する複数のチャンバを備えるモジュラーシステム内にある。1つ以上の実施形態によれば、モジュラーシステムは、少なくとも第1の処理チャンバおよび中央移送チャンバを含む。中央移送チャンバは、処理チャンバおよびロードロックチャンバの間で基板を行き来させることができるロボットを収納することができる。移送チャンバは、通常、真空状態に維持され、基板をあるチャンバから別のチャンバに、および/またはクラスタツールの前端に配置されたロードロックチャンバに行き来させるための中間段階を提供する。本開示に適合させることができる2つの周知のモジュラーシステムは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なCentura(登録商標)およびEndura(登録商標)である。しかしながら、チャンバの正確な配置および組み合わせは、本明細書に記載されるようなプロセスの特定のステップを実行する目的のために変更され得る。使用できる他の処理チャンバには、分子層堆積(MLD)、周期的層堆積(CLD)、原子層堆積(ALD)、化学気相堆積(CVD)、物理気相堆積(PVD)、エッチング、前洗浄、化学洗浄、RTPなどの熱処理、プラズマ窒化、デガス、配向、ヒドロキシル化、その他の基板プロセスが含まれるが、これらに限定されない。モジュラーシステムの処理チャンバ内でプロセスを実行することにより、次の膜を堆積させる前の酸化なしで、大気中の不純物による基板の表面汚染を回避することができる。
[0044]1つ以上の実施形態によれば、基板は、絶えず真空または「ロードロック」状態にあり、あるチャンバから次のチャンバに移動されるときに周囲空気に曝露されない。したがって、移送チャンバは、真空下にあり、真空圧の下で「ポンプダウン」される。不活性ガスが、処理チャンバまたは移送チャンバ内に存在してもよい。いくつかの実施形態において、不活性ガスは、反応物(例えば、反応物)の一部または全てをパージまたは除去するために使用される。1つ以上の実施形態によれば、反応物(例えば、反応物、堆積前駆体)が処理チャンバから移送チャンバおよび/または追加の処理チャンバに移動するのを防ぐために、不活性ガスが、処理チャンバの出口に注入される。したがって、不活性ガスの流れは、チャンバの出口でカーテンを形成する。
[0045]基板は、単一の基板堆積チャンバ内で処理することができ、そこでは、単一の基板が、ロードされ、処理され、そしてアンロードされ、その後に別の基板が処理される。基板はまた、コンベヤシステムと同様に、連続的に処理することもでき、そこでは、複数の基板が、チャンバの第1の部分に個別にロードされ、チャンバを通って移動し、チャンバの第2の部分からアンロードされる。チャンバおよび関連するコンベヤシステムの形状は、直線経路または曲線経路を形成することができる。さらに、処理チャンバは、複数の基板が中心軸の周りを移動し、カルーセル経路全体を通して堆積、エッチング、アニーリング、洗浄などのプロセスに曝露されるカルーセルであってもよい。
[0046]処理中、基板は、加熱または冷却することができる。そのような加熱または冷却は、基板支持体の温度を変化させること、および加熱または冷却されたガスを基板に流すことを含むがこれらに限定されない任意の適切な手段によって、達成することができる。いくつかの実施形態では、基板支持体は、基板温度を伝導的に変化させるように制御することができるヒーター/クーラーを含む。1つ以上の実施形態では、使用されているガス(反応性ガスまたは不活性ガスのいずれか)が、基板温度を局所的に変化させるように加熱または冷却される。いくつかの実施形態では、ヒーター/クーラーは、基板温度を対流的に変化させるために、チャンバ内に基板に隣接して配置される。
[0047]基板は、処理中に静止することも、または回転することもできる。回転する基板は、連続的にまたは離散的なステップで(基板軸の周りに)回転させることができる。例えば、基板は、プロセス全体を通して回転させてもよいし、または基板は、異なる反応性ガスまたはパージガスへの曝露と曝露の間に少量だけ回転させることもできる。処理中に(連続的または段階的に)基板を回転させると、例えばガス流の形状の局所的な変動の影響を最小限に抑えることで、より均一な堆積またはエッチングを生成するのに役立つ。
[0048]空間的堆積プロセスでは、堆積前駆体を含む反応性ガスが、処理チャンバ内の異なる処理領域に流される。異なる処理領域は、反応性ガスが混合しないように、隣接する処理領域から分離されている。基板を処理領域間で移動させて、基板を個別に反応性ガスに曝露することができる。基板の移動中、基板の異なる部分、または基板上の材料の異なる部分は、基板上の任意の所与の点が実質的に1つより多い反応性ガスに同時に曝露されないように、2つ以上の反応性ガスに曝露される。当業者によって理解されるように、基板のごく一部が、処理チャンバ内のガスの拡散のために複数の反応性ガスに同時に曝露される可能性があるが、特に断りがない限り、同時曝露は意図されていない。
[0049]空間的堆積プロセスの別の態様では、反応性ガスは、同時に反応ゾーンに供給されるが、不活性ガスカーテンおよび/または真空カーテンによって分離される。ガスカーテンは、処理チャンバに入る不活性ガスの流れと処理チャンバから出る真空ストリームの流れの組み合わせにすることができる。基板は、基板上の任意の所与の点が1つの反応性ガスのみに曝露されるように、ガス供給装置に対して移動する。
[0050]本明細書で使用される場合、「パルス」または「ドーズ」は、プロセスチャンバに断続的または非連続的に導入される、ある量のソースガスを指す。各パルス内の特定の化合物の量が、パルスの持続時間に応じて、時間の経過とともに変化してもよい。特定のプロセスガスは、単一の化合物または2つ以上の化合物の混合物/組み合わせを含み得る。
[0051]時間領域堆積プロセスのいくつかの実施形態では、各反応性ガスへの曝露は、各化合物が基板表面に付着および/または基板表面で反応し、次に処理チャンバからパージされることを可能にするために、時間遅延によって分離される。反応性ガスは、引き続く曝露と曝露の間に処理チャンバをパージすることによって、混合するのが防止される。
[0052]いくつかの実施形態の時間領域堆積プロセスの別の態様では、反応性ガスのパルス間に時間遅延が存在する。各時間遅延の間に、アルゴンなどのパージガスが、処理チャンバに導入されて、反応ゾーンをパージするか、または他の仕方で反応ゾーンから残留反応性ガスまたは反応生成物もしくは副生成物を除去する。残留反応性ガスまたは反応生成物もしくは副生成物は、ガス流またはパージプロセスとの組み合わせなしに、それらを基板堆積領域からポンプで排出することによって除去されてもよい。ポンピングは、吸引を適用することによって実行することができる。いくつかの実施形態では、残留反応性ガスまたは反応生成物もしくは副生成物は、パージ、パージ‐ポンピング、ポンピング‐パージ、ポンピング、またはそれらの組み合わせを1回以上行うことによって除去することができる。あるいは、パージガスは、反応性ガスのパルス間の時間遅延の間にパージガスのみが流れるように、堆積プロセス全体にわたって連続的に流れることができる。あるいは、反応性ガスは、その間にパージガスのパルスがあるように、複数回、パルス化される。
[0053]各パルス/ドーズの持続時間は可変であり、例えば、処理チャンバの容積容量ならびにそれに連結された真空システムの能力に対応するように、調整することができる。さらに、反応性ガスのドーズ時間は、反応性ガスの流量、プロセスガスの温度、制御弁のタイプ、使用されるプロセスチャンバのタイプ、ならびに基板に吸着するプロセスガスの成分の能力に応じて、変化し得る。ドーズ時間はまた、形成される層のタイプおよび形成されるデバイスの形状に基づいて変化し得る。ドーズ時間は、基板の実質的に全表面に吸着/化学吸着し、その上にプロセスガス成分の層を形成するのに十分な量の化合物を提供するのに十分長くなければならない。
[0054]本開示の実施形態は、抵抗スイッチングポリマー膜を備えたデバイスを作製するための方法を提供する。デバイスは、第1の導電性材料、第2の導電性材料、および第1の導電性材料と第2の導電性材料を分離する抵抗スイッチングポリマー膜を含む。デバイスのいくつかの実施形態は、基板をさらに含む。デバイスのいくつかの実施形態では、デバイスは、基板上に取り付けられる。この方法は、基板上の第1の導電性材料をパターニングすることと、第1の導電性材料上の抵抗ポリマー膜をクロスパターニングすることと、抵抗スイッチングポリマー膜上に第2の導電性材料を堆積させることと、を含む。
[0055]本明細書に記載の方法およびデバイスのいくつかの実施形態では、基板は、SiO、Si、Si、SiON、Ge、ITO、AlO、HfO、ZrO、TiO、TiN、Ta、Y、La、AlN、MgO、CaF、LiF、SrO、SiC、BaO、HfSiO、LaAlO、Nb、BaTiO、SrTiO、BiTi12、Pb(Zr,Ti)O、CaCuTi12、LiNbO、BaTiO、LiNbO、KNbO、ポリエチレンナフタレート、またはそれらの組み合わせを含む。
[0056]本明細書に記載の方法およびデバイスのいくつかの実施形態では、基板は、誘電体膜を含む。誘電体膜の非限定的な例は、SiO、Si、Si、SiON、Ge、ITO、AlO、HfO、ZrO、TiO、TiN、Ta、Y、La、AlN、MgO、CaF、LiF、SrO、SiC、BaO、HfSiO、LaAlO、Nb、BaTiO、SrTiO、BiTi12、Pb(Zr,Ti)O、CaCuTi12、LiNbO、BaTiO、LiNbO、KNbO、またはそれらの組み合わせを含む。
[0057]本明細書に記載の方法およびデバイスの1つ以上の実施形態では、抵抗スイッチングポリマー膜は、ポリアミドまたは誘導体、ポリアゾメチンまたは誘導体、ポリウレアまたは誘導体、ポリウレタンまたは誘導体、ポリビニリデンクロリドまたは誘導体、ポリスチレンまたは誘導体、ポリエチレンまたは誘導体、ポリイミドまたは誘導体、ポリメチルメタクリレート(PMMA)または誘導体、ポリエチルメタクリレート(PEMA)または誘導体、ポリブチルメタクリレート(PBMA)または誘導体、炭化ポリフルフリルアルコールまたは誘導体、ポリアセチレンまたは誘導体、ポリベンゼンまたは誘導体、ポリアニリンまたは誘導体、ポリテトラブチルスズまたは誘導体、ポリビニルフルオリドまたは誘導体、ポリカーボネート-グラファイト複合体または誘導体、ポリアクリロニトリル(PAN)または誘導体、およびそれらの組み合わせを含む。方法およびデバイスのいくつかの実施形態では、抵抗スイッチングポリマー膜は、ポリアミドまたは誘導体、ポリアゾメチンまたは誘導体、ポリウレアまたは誘導体、ポリウレタンまたは誘導体、およびそれらの組み合わせを含む。
[0058]本明細書に記載の方法およびデバイスの1つ以上の実施形態では、抵抗スイッチングポリマー膜は、抵抗スイッチングポリマー膜の両側間に異なる電圧を印加するときに、少なくとも2つの抵抗状態を有する。方法およびデバイスのいくつかの実施形態では、抵抗スイッチングポリマー膜は、抵抗スイッチングポリマー膜の両側間に異なる電圧を印加するときに、高抵抗状態および低抵抗状態を有する。方法およびデバイスのいくつかの実施形態では、高抵抗状態と低抵抗状態の比は、10~1010、10~10、10~10、10~10、10~10、10~10、10~10、10~10、10~10、10~1010、10~10、10~10、10~10、10~10、10~10、10~10、10~10、10~1010、10~10、10~10、10~10、10~10、10~10、10~10、10~1010、10~10、10~10、10~10、10~10、または10~10の範囲にある。
[0059]本明細書に記載の方法およびデバイスの1つ以上の実施形態では、抵抗スイッチングポリマー膜は、-250°C~250°C、-200°C~250°C、-150°C~250°C、-100°C~250°C、-50°C~250°C、0°C~250°C、50°C~250°C、100°C~250°C、150°C~250°C、200°C~250°C、-250°C~200°C、-200°C~200°C、-150°C~200°C、-100°C~200°C、-50°C~200°C、0°C~200°C、50°C~200°C、100°C~200°C、150°C~200°C、-250°C~150°C、-200°C~150°C、-150°C~150°C、-100°C~150°C、-50°C~150°C、0°C~150°C、50°C~150°C、100°C~150°C、-250°C~100°C、-200°C~100°C、-150°C~100°C、-100°C~100°C、-50°C~100°C、0°C~100°C、50°C~100°C、-250°C~50°C、-200°C~50°C、-150°C~50°C、-100°C~50°C、-50°C~50°C、または0°C~50°Cの範囲の温度で、10秒~1010秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~1010秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~1010秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~1010秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、または10秒~10秒の範囲の持続時間の間、低抵抗状態を保持する。方法およびデバイスのいくつかの実施形態では、抵抗スイッチングポリマー膜は、20℃~50℃の温度範囲で、10秒~10秒の範囲の持続時間の間、低抵抗状態を保持する。
[0060]本明細書に記載の方法およびデバイスの1つ以上の実施形態では、抵抗スイッチングポリマー膜は、-250°C~250°C、-200°C~250°C、-150°C~250°C、-100°C~250°C、-50°C~250°C、0°C~250°C、50°C~250°C、100°C~250°C、150°C~250°C、200°C~250°C、-250°C~200°C、-200°C~200°C、-150°C~200°C、-100°C~200°C、-50°C~200°C、0°C~200°C、50°C~200°C、100°C~200°C、150°C~200°C、-250°C~150°C、-200°C~150°C、-150°C~150°C、-100°C~150°C、-50°C~150°C、0°C~150°C、50°C~150°C、100°C~150°C、-250°C~100°C、-200°C~100°C、-150°C~100°C、-100°C~100°C、-50°C~100°C、0°C~100°C、50°C~100°C、-250°C~50°C、-200°C~50°C、-150°C~50°C、-100°C~50°C、-50°C~50°C、または0°C~50°Cの範囲の温度で、10秒~1010秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~1010秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~1010秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、10秒~10秒、または10秒~10秒の範囲の持続時間の間、高抵抗状態を保持する。方法およびデバイスのいくつかの実施形態では、抵抗スイッチングポリマー膜は、20℃~50℃で、10秒~10秒の範囲の持続時間の間、高抵抗状態を保持する。
[0061]本明細書に記載の方法およびデバイスの1つ以上の実施形態では、第1の導電性材料および第2の導電性材料は、それぞれ第1の電極および第2の電極を含む。方法およびデバイスのいくつかの実施形態では、各電極(第1の電極および第2の電極)は、金属、カーボンナノチューブ、グラフェン、導電性ポリマー、またはそれらの組み合わせを含む。金属には、金属、金属合金、金属酸化物、金属窒化物、またはそれらの組み合わせが含まれる。電極の非限定的な例には、TiN、TaN、Ti、Ni、Ag、Al、Au、Cu、Pt、ZrN、Ru、Pd、p型またはn型ドープされたSi、p型またはn型ドープされたGe、酸化インジウムスズ(ITO)、SrRuO、カーボンナノチューブ、グラフェン、導電性ポリマー、またはそれらの組み合わせが含まれる。導電性ポリマーの非限定的な例には、ポリアセチレン、ポリピロール、ポリインドール、ポリアニリン、ポリ(3-アルキルチオフェン)およびそれらの誘導体のうちの1つ以上が含まれる。
[0062]本明細書に記載の方法およびデバイスの1つ以上の実施形態では、第1の導電性材料の厚さは、1nm~200nm、1nm~180nm、1nm~160nm、1nm~140nm、1nm~120nm、1nm~100nm、1nm~80nm、1nm~60nm、1nm~40nm、1nm~20nm、1nm~10nm、5nm~200nm、5nm~180nm、5nm~160nm、5nm~140nm、5nm~120nm、5nm~100nm、5nm~80nm、5nm~60nm、5nm~40nm、5nm~20nm、5nm~10nm、10nm~200nm、10nm~180nm、10nm~160nm、10nm~140nm、10nm~120nm、10nm~100nm、10nm~80nm、10nm~60nm、10nm~40nm、または10nm~20nmの範囲である。
[0063]本明細書に記載の方法およびデバイスの1つ以上の実施形態では、第2の導電性材料の厚さは、1nm~200nm、1nm~180nm、1nm~160nm、1nm~140nm、1nm~120nm、1nm~100nm、1nm~80nm、1nm~60nm、1nm~40nm、1nm~20nm、1nm~10nm、5nm~200nm、5nm~180nm、5nm~160nm、5nm~140nm、5nm~120nm、5nm~100nm、5nm~80nm、5nm~60nm、5nm~40nm、5nm~20nm、5nm~10nm、10nm~200nm、10nm~180nm、10nm~160nm、10nm~140nm、10nm~120nm、10nm~100nm、10nm~80nm、10nm~60nm、10nm~40nm、または10nm~20nmの範囲である。
[0064]方法およびデバイスの1つ以上の実施形態は、1つ以上の誘電体膜をさらに含む。方法およびデバイスのいくつかの実施形態では、1つ以上の誘電体膜は、抵抗スイッチングポリマー膜と第1の導電性材料の間、抵抗スイッチングポリマー膜と第2の導電性材料の間、またはその両方に配置される。誘電体膜の非限定的な例は、SiO、Si、Si、SiON、Ge、ITO、AlO、HfO、ZrO、TiO、TiN、Ta、Y、La、AlN、MgO、CaF、LiF、SrO、SiC、BaO、HfSiO、LaAlO、Nb、BaTiO、SrTiO、BiTi12、Pb(Zr,Ti)O、CaCuTi12、LiNbO、BaTiO、LiNbO、KNbO、またはそれらの組み合わせを含む。
[0065]本明細書に記載の方法およびデバイスの1つ以上の実施形態では、誘電体膜の厚さは、1nm~200nm、1nm~180nm、1nm~160nm、1nm~140nm、1nm~120nm、1nm~100nm、1nm~80nm、1nm~60nm、1nm~40nm、1nm~20nm、1nm~10nm、5nm~200nm、5nm~180nm、5nm~160nm、5nm~140nm、5nm~120nm、5nm~100nm、5nm~80nm、5nm~60nm、5nm~40nm、5nm~20nm、5nm~10nm、10nm~200nm、10nm~180nm、10nm~160nm、10nm~140nm、10nm~120nm、10nm~100nm、10nm~80nm、10nm~60nm、10nm~40nm、または10nm~20nmの範囲である。
[0066]図1は、抵抗スイッチングポリマー膜104を含むデバイス100を示している。デバイス100は、基板101、基板上の誘電体膜102、誘電体膜上の第1の電極103、第1の電極103上の抵抗スイッチングポリマー膜104、および抵抗スイッチングポリマー膜104上の第2の電極105を含む。いくつかの実施形態では、基板101は、Siを含む。いくつかの実施形態では、誘電体膜102は、SiOを含む。いくつかの実施形態では、第1の電極103は、TiNを含む。いくつかの実施形態では、第1の電極は、50nmの厚さを有する。いくつかの実施形態では、抵抗スイッチングポリマー膜は、分子層堆積(MLD)プロセスによって堆積される。いくつかの実施形態では、第2の電極は、PtまたはAgを含む。いくつかの実施形態では、第2の電極は、電子ビーム蒸着プロセスによって堆積される。
[0067]方法およびデバイスのいくつかの実施形態では、第1の導電性材料、第2の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの1つ以上が、可撓性および/または透明である。方法およびデバイスのいくつかの実施形態では、第1の導電性材料、第2の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの1つ以上が、可撓性である。方法およびデバイスのいくつかの実施形態では、第1の導電性材料、第2の導電性材料、抵抗スイッチングポリマー、誘電体膜、および基板のうちの1つ以上が、透明である。
[0068]この方法のいくつかの実施形態では、抵抗スイッチングポリマー膜の1つ以上が、分子層堆積、グロー放電重合、真空熱蒸着、溶液からの堆積、電子ビーム堆積、γ線照射重合、熱重合、等温浸漬技法またはプラズマ重合を含むプロセスによって形成される。
[0069]本開示の一態様では、一般に、プロセスは、コントローラまたはプロセッサによって実行されると、基板処理チャンバに本明細書に記載の本開示のプロセスを実行させるソフトウェアルーチンとして、メモリに格納される。ソフトウェアルーチンはまた、第1のコントローラまたはプロセッサによって制御されているハードウェアから離れて配置されている第2のコントローラまたはプロセッサ(図示せず)によって、格納および/または実行されてもよい。本開示の方法の一部または全てが、ハードウェアで実行されてもよい。したがって、プロセスは、ソフトウェアに実装されて、コンピュータシステムを使用して実行されてもよいし、例えば、特定用途向け集積回路もしくは他のタイプのハードウェア実装としてハードウェアに実装されてもよいし、またはソフトウェアとハードウェアの組み合わせとして実装されてもよい。ソフトウェアルーチンは、プロセッサまたはコントローラによって実行されると、汎用コンピュータを、プロセスが実行されるようにチャンバの動作を制御する専用コンピュータ(コントローラ)に変換する。基板処理チャンバのコントローラによって実行されると、基板処理チャンバに抵抗スイッチング膜を生成させる命令を含む、本明細書に記載の1つ以上のプロセスの工程を実行するための命令は、非一時的なコンピュータ可読媒体に格納することができる。
[0070]実施例
[0071]以下の非限定的な例は、本開示の1つ以上の実施形態による原理を示している。
[0072]TiN/抵抗スイッチングポリアミド膜/Ptを有するRRAMデバイス
[0073]RRAMデバイスが、抵抗スイッチングポリアミド膜を使用して作製された。この方法は、基板上に第1の電極をパターニングすること、抵抗スイッチングポリアミド膜をクロスパターニングすること、および第2の電極を堆積することを含んだ。基板は、Si/SiOから成っていた。第1の電極は、TiNであった。第1の電極の厚さは、50nmであった。
[0074]ポリアミド膜は、分子層堆積(MLD)プロセスによって堆積された。分子層堆積(MLD)プロセスは、第1の堆積前駆体であるテレフタロイルクロリドを基板処理領域に流して、化合物層を形成することと、基板処理領域からテレフタロイルクロリドを除去することと、第2の堆積前駆体であるエチレンジアミンを基板処理領域で化合物層と反応させて、抵抗スイッチングポリアミド膜を形成することと、基板処理領域からエチレンジアミンを除去することと、抵抗スイッチングポリアミド膜の厚さが10nmになるまで、このプロセスを繰り返すことと、を含んだ。第2の電極は、Ptであった。第2の電極の厚さは、60nmであった。
[0075]TiNおよびPt電極と、電極間に挟まれた抵抗スイッチングポリアミド膜とを備えたデバイスは、100μAの低いコンプライアンス電流で10を超える非常に大きなメモリウィンドウ、少なくとも100回のスイッチングサイクルにわたる優れた安定性、および3時間以上の堅牢なデータ保持を示した。高抵抗状態と低抵抗状態のバイポーラ電流対電圧曲線は、4.4x10の高抵抗状態と低抵抗状態の比を示した。ポリアミド膜のマルチレベル電流(MLC)特性が、1μA、10μA、20μA、40μA、および100μAのコンプライアンス電流で記録およびグラフ化された。CCを1μAから100μAまで変化させることにより、2ビット(2=4)のマルチレベル状態が得られることが、テストで実証された。サイクル間の均一性特性がテストされ、100回のスイッチングサイクルにわたる抵抗スイッチングポリアミド膜の再現性が示された。さらに、この膜は、HRS状態とLRS状態の両方において、より大きなメモリウィンドウ(>10)で3時間以上の堅牢なデータ保持特性を示した。
[0076]TiN/抵抗スイッチングポリアミド膜/Agを有するRRAMデバイス
[0077]RRAMデバイスが、抵抗スイッチングポリアミド膜を使用して作製された。この方法は、基板表面上に第1の電極をパターニングすること、抵抗スイッチングポリアミド膜をクロスパターニングすること、および第2の電極を堆積することを含んだ。基板表面は、Si/SiOから成っていた。第1の電極は、TiNであった。第1の電極の厚さは、50nmであった。ポリアミド膜は、分子層堆積(MLD)プロセスによって堆積された。分子層堆積(MLD)プロセスは、第1の堆積前駆体であるテレフタロイルクロリドを基板処理領域に流して、化合物層を形成することと、基板処理領域からテレフタロイルクロリドを除去することと、第2の堆積前駆体であるエチレンジアミンを基板処理領域で化合物層と反応させて、抵抗スイッチングポリアミド膜を形成することと、基板処理領域からエチレンジアミンを除去することと、抵抗スイッチングポリアミド膜の厚さが10nmになるまで、このプロセスを繰り返すことと、を含んだ。第2の電極は、Agであった。第2の電極の厚さは、60nmであった。バイポーラ電流対電圧曲線が生成され、Ag電極とTiN電極の間に抵抗スイッチングポリアミド膜が挟まれたデバイスは、10μAの低いコンプライアンス電流で5x10を超える非常に大きなメモリウィンドウを示すことが示された。ポリアミド膜は、低抵抗状態と高抵抗状態を有することが観察され、高抵抗状態と低抵抗状態の比は5x10であることが観察された。デバイスは低電流で動作し、コンプライアンス電流は10μAであり、電圧は1V未満であった。
[0078]TiN/抵抗スイッチングポリアゾメチン膜/Agを有するRRAMデバイス
[0079]RRAMデバイスが、抵抗スイッチングポリアゾメチン膜を使用して作製された。この方法は、基板表面上に第1の電極をパターニングすること、抵抗スイッチングポリアゾメチン膜をクロスパターニングすること、および第2の電極を堆積することを含んだ。基板表面は、Si/SiOから成っていた。第1の電極は、TiNであった。第1の電極の厚さは、50nmであった。ポリアミド膜は、分子層堆積(MLD)プロセスによって堆積された。分子層堆積(MLD)プロセスは、第1の堆積前駆体であるテレフタルアルデヒドを基板処理領域に流して、化合物層を形成することと、基板処理領域からテレフタルアルデヒドを除去することと、第2の堆積前駆体であるエチレンジアミンを基板処理領域で化合物層と反応させて、抵抗スイッチングポリアゾメチン膜を形成することと、基板処理領域からエチレンジアミンを除去することと、抵抗スイッチングポリアゾメチン膜の厚さが3nmになるまで、このプロセスを繰り返すことと、を含んだ。第2の電極は、Agであった。第2の電極の厚さは、60nmであった。
[0080]バイポーラ電流対電圧曲線が生成され、デバイスは1mAのコンプライアンス電流で10を超える非常に大きなメモリウィンドウを持っていることが示された。ポリアミド膜は、低抵抗状態と高抵抗状態を有することが観察され、高抵抗状態と低抵抗状態の比は10であることが観察された。デバイスは、1mAのコンプライアンス電流で動作した。デバイスは、少なくとも60回のスイッチングサイクルで安定していることが観察された。
[0081]本明細書全体を通して「一実施形態」、「特定の実施形態」、「1つ以上の実施形態」または「実施形態」への言及は、実施形態に関連して説明された特定の特徴、構造、材料、または特性が本開示の少なくとも1つの実施形態に含まれることを意味する。したがって、本明細書全体を通して様々な場所での「1つ以上の実施形態において」、「特定の実施形態において」、「一実施形態において」または「実施形態において」などの句の出現は、必ずしも本開示の同じ実施形態を指すとは限らない。さらに、特定の特徴、構造、材料、または特性は、1つ以上の実施形態において任意の適切な方法で組み合わせることができる。
[0082]本明細書の開示は、特定の実施形態を参照して説明されてきたが、これらの実施形態は、本開示の原理および適用の単なる例示であることが理解されるべきである。本開示の精神および範囲から逸脱することなく、本開示の方法および装置に様々な修正および変形を行うことができることが、当業者には明らかであろう。したがって、本開示は、添付の特許請求の範囲およびそれらの同等物の範囲内にある修正および変形を含むことが意図される。

Claims (20)

  1. 第1の導電性材料、
    第2の導電性材料、ならびに
    前記第1の導電性材料と前記第2の導電性材料を分離する抵抗スイッチングポリマー膜であって、ポリアミド、ポリアゾメチン、ポリウレア、ポリウレタン、およびそれらの誘導体のうちの1つ以上を含む抵抗スイッチングポリマー膜、
    を含むデバイス。
  2. 前記抵抗スイッチングポリマー膜が、1nmから100nmの範囲の厚さを有する、請求項1に記載のデバイス。
  3. 前記抵抗スイッチングポリマー膜が、その両側間に異なる電圧を印加するときに、高抵抗状態および低抵抗状態を有する、請求項1に記載のデバイス。
  4. 前記高抵抗状態と前記低抵抗状態の比が、10から10の範囲にある、請求項3に記載のデバイス。
  5. 前記低抵抗状態および前記低抵抗状態の各抵抗状態が、-200℃から200℃の範囲の温度で、10秒から1010秒の範囲の持続時間の間、保持される、請求項3に記載のデバイス。
  6. 前記第1の導電性材料および前記第2の導電性材料のうちの1つ以上が、1nmから100nmの範囲の厚さを有する、請求項1に記載のデバイス。
  7. 前記第1の導電性材料および前記第2の導電性材料のうちの1つ以上が、TiN、TaN、Ti、Ni、Ag、Al、Au、Cu、Pt、ZrN、Ru、Pd、p型ドープされたSi、n型ドープされたSi、p型またはn型ドープされたGe、酸化インジウムスズ(ITO)、SrRuO、カーボンナノチューブ、グラフェン、ポリアセチレン、ポリピロール、ポリインドール、ポリアニリン、ポリ(3-アルキルチオフェン)、およびそれらの誘導体のうちの1つ以上を含む、請求項1に記載のデバイス。
  8. 前記デバイスが、1つ以上の誘電体膜をさらに含み、前記1つ以上の誘電体膜が、前記抵抗スイッチングポリマー膜と、前記第1の導電性材料および前記第2の導電性材料のうちの少なくとも1つとの間に配置される、請求項1に記載のデバイス。
  9. 前記1つ以上の誘電体膜が、SiO、Si、Si、SiON、Ge、ITO、AlO、HfO、ZrO、TiO、TiN、Ta、Y、La、AlN、MgO、CaF、LiF、SrO、SiC、BaO、HfSiO、LaAlO、Nb、BaTiO、SrTiO、BiTi12、Pb(Zr,Ti)O、CaCuTi12、LiNbO、BaTiO、LiNbO、KNbO、またはそれらの組み合わせを含む、請求項8に記載のデバイス。
  10. 基板をさらに含み、請求項1の前記デバイスが、前記基板上に取り付けられ、前記基板が、SiO、Si、Si、SiON、Ge、ITO、AlO、HfO、ZrO、TiO、TiN、Ta、Y、La、AlN、MgO、CaF、LiF、SrO、SiC、BaO、HfSiO、LaAlO、Nb、BaTiO、SrTiO、BiTi12、Pb(Zr,Ti)O、CaCuTi12、LiNbO、BaTiO、LiNbO、KNbO、ポリエチレンナフタレート、またはそれらの組み合わせを含む、請求項1に記載のデバイス。
  11. 双安定または多安定電気デバイスである、請求項1に記載のデバイス。
  12. 抵抗変化型メモリ(RRAM)デバイスである、請求項1に記載のデバイス。
  13. 前記第1の導電性材料、前記第2の導電性材料、および前記抵抗スイッチングポリマー膜のうちの1つ以上が、透明である、請求項1に記載のデバイス。
  14. 分子層堆積(MLD)プロセスによって抵抗スイッチングポリマー膜を堆積させる方法であって、
    第1の堆積前駆体を基板処理領域に流して、基板上に化合物層を形成することと、
    前記基板処理領域から前記第1の堆積前駆体を除去することと、
    前記基板処理領域で前記化合物層を第2の堆積前駆体と反応させて、前記基板上に前記抵抗スイッチングポリマー膜を形成することと、
    前記基板処理領域から前記第2の堆積前駆体を除去することと、
    を含み、
    前記第1の堆積前駆体は、以下の第1の式で表され、
    X1-R1-X2
    式中、
    R1は、アルキル基、芳香族基、およびシクロアルキル基のうちの1つ以上を含み、
    X1は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基、および塩化アシル基のうちの1つ以上を含み、
    X2は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基、および塩化アシル基のうちの1つ以上を含み、
    前記第2の堆積前駆体は、以下の第2の式で表され、
    Y1-R2-Y2
    式中、
    R2は、アルキル基、芳香族基、およびシクロアルキル基のうちの1つ以上を含み、
    Y1は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基、および塩化アシル基のうちの1つ以上を含み、
    Y2は、水酸化物基、アルデヒド基、ケトン基、酸基、アミノ基、イソシアネート基、チオシアネート基、および塩化アシル基のうちの1つ以上を含む、方法。
  15. 前記第1の堆積前駆体が、テレフタロイルクロリド、テレフタルアルデヒド、および1,4-フェニレンジイソシアネートからなる群から選択される、請求項14に記載の方法。
  16. 前記第2の堆積前駆体が、エチレンジアミン、トリス(2-アミノエチル)アミン、フェニレンジアミン、および1,4-ジアミノシクロヘキサンからなる群から選択される、請求項14に記載の方法。
  17. 前記抵抗スイッチングポリマー膜が1nmから100nmの範囲の厚さを有するまで、前記分子層堆積(MLD)プロセスが繰り返される、請求項14に記載の方法。
  18. 前記方法が、1℃から200℃の範囲の温度で実行される、請求項14に記載の方法。
  19. デバイスを形成する方法であって、
    基板上の第1の導電性材料をパターニングすることと、
    前記第1の導電性材料上の抵抗スイッチングポリマー膜であって、ポリアミド、ポリアゾメチン、ポリウレア、ポリウレタン、およびそれらの誘導体のうちの1つ以上を含む抵抗スイッチングポリマー膜をクロスパターニングすることと、
    前記抵抗スイッチングポリマー膜上に第2の導電性材料を堆積させることと、
    を含む方法。
  20. 前記方法が、1つ以上の誘電体膜を堆積させることをさらに含み、前記誘電体膜が、SiO、Si、Si、SiON、AlO、HfO、ZrO、TiO、Ta、Y、La、AlN、MgO、CaF、LiF、SrO、SiC、BaO、HfSiO、LaAlO、Nb、BaTiO、SrTiO、BiTi12、Pb(Zr,Ti)O、CaCuTi12、LiNbO、BaTiO、LiNbO、KNbO、またはそれらの組み合わせを含む、請求項19に記載の方法。
JP2021568570A 2020-10-23 2021-10-20 抵抗スイッチングポリマー膜および製造方法 Pending JP2023546304A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/078,509 2020-10-23
US17/078,509 US11552265B2 (en) 2020-10-23 2020-10-23 Resistance-switching polymer films and methods of manufacture
PCT/US2021/055733 WO2022087055A1 (en) 2020-10-23 2021-10-20 Resistance-switching polymer films and methods of manufacture

Publications (1)

Publication Number Publication Date
JP2023546304A true JP2023546304A (ja) 2023-11-02

Family

ID=81257607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021568570A Pending JP2023546304A (ja) 2020-10-23 2021-10-20 抵抗スイッチングポリマー膜および製造方法

Country Status (4)

Country Link
US (1) US11552265B2 (ja)
JP (1) JP2023546304A (ja)
CN (1) CN114667612A (ja)
WO (1) WO2022087055A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11972940B2 (en) * 2022-04-18 2024-04-30 Applied Materials, Inc. Area selective carbon-based film deposition

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1344223A4 (en) 2000-10-31 2005-05-25 Univ California BISTABLE ORGANIC DEVICE AND ORGANIC MEMORY CELLS
US6828685B2 (en) 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
US7035140B2 (en) 2004-01-16 2006-04-25 Hewlett-Packard Development Company, L.P. Organic-polymer memory element
US7656696B2 (en) 2005-02-14 2010-02-02 Samsung Electronics Co., Ltd. Resistive memory device having resistor part for controlling switching window
KR100719346B1 (ko) 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7566628B2 (en) 2007-06-15 2009-07-28 Spansion Llc Process for making a resistive memory cell with separately patterned electrodes
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8558212B2 (en) * 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
JP5671413B2 (ja) * 2011-06-07 2015-02-18 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
CN102412368B (zh) * 2011-09-29 2014-03-12 福州大学 基于聚合物/金属离子复合体系的阻变存储器及制备方法
US9177997B2 (en) 2011-12-13 2015-11-03 Sony Corporation Memory device
CN102810634B (zh) * 2012-07-25 2015-10-14 中国科学院宁波材料技术与工程研究所 一种高稳定性的电阻式随机存储器及其制备方法
US9425394B2 (en) 2013-09-03 2016-08-23 Intermolecular, Inc. Doped oxide dielectrics for resistive random access memory cells
KR102155783B1 (ko) * 2014-01-17 2020-09-15 에스케이하이닉스 주식회사 전자장치 및 그 제조 방법
WO2015167351A1 (en) 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof

Also Published As

Publication number Publication date
CN114667612A (zh) 2022-06-24
WO2022087055A1 (en) 2022-04-28
US20220131096A1 (en) 2022-04-28
US11552265B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
US20190157086A1 (en) Combined anneal and selective deposition process
JP5038659B2 (ja) 正方晶系構造のジルコニウム酸化膜形成方法及びその膜を備えたキャパシタの製造方法
KR20230044373A (ko) 원자층 증착에 의해 기판 상에 전이 금속 니오븀 질화물막을 형성하기 위한 방법 및 관련 반도체 소자 구조물
KR20220041797A (ko) 소수성 전구체들을 사용한 선택적 퇴적
US20170298503A1 (en) Combined anneal and selective deposition systems
KR102521792B1 (ko) 선택적 산화알루미늄 막 증착
US20060257563A1 (en) Method of fabricating silicon-doped metal oxide layer using atomic layer deposition technique
TW201833374A (zh) 用於鈍化半導體表面之方法及相關系統
US20080224240A1 (en) ATOMIC LAYER DEPOSITION OF Zrx Hfy Sn1-x-y O2 FILMS AS HIGH k GATE DIELECTRICS
WO2008018994A1 (en) Zirconium substituted barium titanate gate dielectrics
KR102641933B1 (ko) 금속 표면 상의 패시베이션 막의 선택적 증착
JP2023546304A (ja) 抵抗スイッチングポリマー膜および製造方法
US11527407B2 (en) Vapor deposition of carbon-based films
US20210277516A1 (en) Molecular Layer Deposition of Amorphous Carbon Films
KR102652779B1 (ko) 패시베이션 막의 선택적 증착
TW202342787A (zh) 區域選擇性碳基薄膜沉積
KR102536289B1 (ko) 금속 표면 상의 헤테로사이클릭 패시베이션 막의 선택적 증착
US20240234127A1 (en) Area selective carbon-based film deposition
KR20230161351A (ko) 메모리 소자 및 그의 구성 요소를 형성하기 위한 방법 및 시스템
TW202407132A (zh) 包含貴金屬之材料的選擇性沉積
KR20240058027A (ko) 메모리 장치, 그 구성요소, 및 관련 방법 및 시스템
CN117881194A (zh) 一种HfO2基铁电电容器及其制备方法和应用
KR20040039982A (ko) 반도체 소자의 캐패시터 제조방법
TW202334477A (zh) 將薄膜沉積於基板上之反應器