JP2023545548A - アナログイコライザの補正方法、制御チップ、受信機及び記憶媒体 - Google Patents
アナログイコライザの補正方法、制御チップ、受信機及び記憶媒体 Download PDFInfo
- Publication number
- JP2023545548A JP2023545548A JP2023523303A JP2023523303A JP2023545548A JP 2023545548 A JP2023545548 A JP 2023545548A JP 2023523303 A JP2023523303 A JP 2023523303A JP 2023523303 A JP2023523303 A JP 2023523303A JP 2023545548 A JP2023545548 A JP 2023545548A
- Authority
- JP
- Japan
- Prior art keywords
- eye pattern
- data signal
- analog
- height
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 64
- 230000006870 function Effects 0.000 claims description 59
- 238000012544 monitoring process Methods 0.000 claims description 28
- 230000001186 cumulative effect Effects 0.000 claims description 23
- 230000015654 memory Effects 0.000 claims description 19
- 238000005070 sampling Methods 0.000 claims description 18
- 230000003247 decreasing effect Effects 0.000 claims description 16
- 238000011084 recovery Methods 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 101100102849 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VTH1 gene Proteins 0.000 description 5
- 101150088150 VTH2 gene Proteins 0.000 description 5
- 230000003044 adaptive effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本願によれば、アナログイコライザの補正方法、装置、受信機及び記憶媒体が提供される。この方法によれば、少なくとも1段のアナログイコライザを含むアナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視し、監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成し、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正する。【選択図】図1
Description
本願は出願番号が「202011289876.4」で、出願日が2020年11月17日である中国特許出願に基づいて提出され、その中国特許出願の優先権を主張し、その中国特許出願の全文を援用により本願に組み入れる。
本発明は、デジタル信号通信に関し、例えば、アナログイコライザの補正方法、制御チップ、受信機及び記憶媒体に関する。
連続時間リニアイコライザ(Continuous Time Linear Equalization,CTLE)は、信号受信側のアナログフィルタであり、アナログイコライザとも呼ばれる。高速デジタル信号が損失性チャネルを介して伝送される場合、CTLEは、信号の高周波成分を増幅させて高周波チャネルの損失を補償し、受信機の性能と受信信号の品質を改善するのに利用できる。信号伝送レートの向上につれて、長いバックプレーンなどのチャネルによる信号の減衰がより深刻になり、符号間干渉も更に深刻になるため、信号に対するイコライゼーション処理もより複雑になり、補償が過ぎても不足しても信号の歪みを生じさせ、後続の検出と処理に不利になる。そのため、受信側でCTLEに対して調整及び補正をすることで、高周波チャンネルの損失を適度に補償し、受信回路が最適な性能を達成できることが求められる。
補正の原理は主に、CTLEの高周波ゲインを調整することにより、高速シリアル信号内の高周波信号振幅を増大させ、高周波信号の振幅と低周波信号の振幅が等しくなった時に補正が完了することであるが、この方法によれば、整流器回路を設計する必要がある。
アナログ回路を用いてCTLEに対して補正するいくつかの方法もあるが、複雑なハイパスフィルタ又はローパスフィルタを設計する必要があり、補正プロセスはチャネル品質及びデータレートの影響を受けやすい。
ビット誤り率を統計することにより、CTLEに対して補正して、誤り率が最小になったときに、補正が完了したと考えてもよいが、この方法によれば、ビット誤り率を統計するために、伝送データを予め知る必要がある。
可変ステップ最小平均二乗(Sign-Sign Least Mean Square,LMS)LMSアルゴリズムやゼロフォーシング最小平均二乗誤差アルゴリズムなどを用いてCTLEに対して補正してもよいが、補正プロセスの計算は複雑である。
アナログ回路を用いてCTLEに対して補正するいくつかの方法もあるが、複雑なハイパスフィルタ又はローパスフィルタを設計する必要があり、補正プロセスはチャネル品質及びデータレートの影響を受けやすい。
ビット誤り率を統計することにより、CTLEに対して補正して、誤り率が最小になったときに、補正が完了したと考えてもよいが、この方法によれば、ビット誤り率を統計するために、伝送データを予め知る必要がある。
可変ステップ最小平均二乗(Sign-Sign Least Mean Square,LMS)LMSアルゴリズムやゼロフォーシング最小平均二乗誤差アルゴリズムなどを用いてCTLEに対して補正してもよいが、補正プロセスの計算は複雑である。
本願の実施例によれば、以下のステップを含むアナログイコライザの補正方法が提供される。
アナログフロントエンド(Analog Front End,AFE)回路の出力信号の順方向アイパターンの高さを監視し、前記アナログフロントエンド回路は少なくとも1段のアナログイコライザを含む。
監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成する。
監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正する。
本願の実施例によれば、制御チップがさらに提供される。前記制御チップは、メモリと、プロセッサと、メモリに記憶され且つプロセッサ上で実行できるコンピュータプログラムとを含み、前記プログラムが前記プロセッサにより実行された場合、上記のアナログイコライザの補正方法を実現する。
本願の実施例によれば、受信機がさらに提供される。前記受信機は、アナログフロントエンド回路と、監視回路と、上記の制御チップとを含む。
前記アナログフロントエンド回路の出力側は、前記監視回路の入力側に接続されている。
前記監視回路の出力側は前記制御チップの入力側に接続されている。
前記制御チップは、前記監視回路の監視結果に応じて前記アナログフロントエンド回路内のアナログイコライザに対して補正するように構成されている。
本願の実施例によれば、コンピュータ可読記憶媒体がさらに提供される。コンピュータ可読記憶媒体には、プロセッサにより実行された場合、上記のアナログイコライザの補正方法を実現するコンピュータプログラムが記憶されている。
以下では、図面と実施例を組み合わせて本願を説明する。ここで説明される具体的な実施例は本願を解釈するためのものだけであって、本願に対する限定ではないことは、理解できるであろう。矛盾しない限り、本願における実施例及び実施例における特徴は互いと任意に組み合わせてもよいことは、説明しておく必要がある。なお、説明の便宜上、図面には、構造全体ではなく、本願に関連する部分のみが示されている。
図1は一実施例により提供されるアナログイコライザの補正方法のフローチャートである。この方法は、受信機の制御チップに適用することができる。図1に示すように、本実施例により提供される方法は、ステップ110からステップ130を含む。
ステップ110において、アナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視し、前記アナログフロントエンド回路は少なくとも1段のアナログイコライザを含む。
本実施例において、発信機から受信機へ高速シリアルデータ信号が送信され、チャネル減衰を経て、符号間干渉が非常に深刻になり、受信機においてアナログフロントエンド回路を用いてチャネル減衰を補償することにより、符号間干渉を低減させることができる。アナログフロントエンド回路には、デジタル回路デバイス及びアナログ回路デバイスが含まれるとともに、少なくとも1段のCTLEが含まれてもよい。CTLEは高周波成分を増幅させて高周波チャネルの損失を補償し、受信機の性能と受信信号の品質を改善するのに利用できる。
アイパターンとは、一連のデジタル信号がオシロスコープに重ね合わせられて表示される図形で、デジタル信号の特徴を分析し、符号間クロストークとノイズの影響を分析することで、受信されるデジタル信号の品質の良し悪しを推定するのに利用される。順方向アイパターンの高さは、アイパターンの「目」の開き具合を表し、符号間クロストークの強弱を反映するのに利用される。順方向アイパターンの高さが大きく、且つアイパターンが整っているほど、符号間クロストークが小さく、
逆の場合、符号間クロストークが大きくなる。本実施例において、順方向アイパターンの高さに基づいて、CTLEの補償能力を調整することで、符号間クロストークを低減させ、受信機の性能を改善する。制御チップは、アナログフロントエンド回路の出力信号の順方向アイパターンの高さをリアルタイムに監視することにより、CTLEに対して補正する必要性の有無と、各段のCTLEの補償機能をオンにするか否か、高周波ゲイン又は低周波ゲインを調整する必要があるか否かなど、CTLEに対して補正するポリシーとを決定する。
逆の場合、符号間クロストークが大きくなる。本実施例において、順方向アイパターンの高さに基づいて、CTLEの補償能力を調整することで、符号間クロストークを低減させ、受信機の性能を改善する。制御チップは、アナログフロントエンド回路の出力信号の順方向アイパターンの高さをリアルタイムに監視することにより、CTLEに対して補正する必要性の有無と、各段のCTLEの補償機能をオンにするか否か、高周波ゲイン又は低周波ゲインを調整する必要があるか否かなど、CTLEに対して補正するポリシーとを決定する。
ステップ120において、監視される順方向アイパターンの高さがアイパターンの高さ閾値より低い場合、補正命令を生成する。
本実施例において、アイパターンの高さ閾値を設定することにより、CTLEの回路イコライゼーション効果を評価する。順方向アイパターンの高さがアイパターンの高さ閾値より低い場合、符号間クロストークが比較的大きく、現在のアナログフロントエンド回路では、高周波チャネルの損失を効果的に補償することができないことを示す。この場合、CTLEに対して補正する必要がある。
順方向アイパターンの高さがアイパターンの高さ閾値に達している場合、符号間クロストークが比較的小さく、需要を満たすことができるため、さらにCTLEに対して補正する必要はない。補正命令は、CTLEの補償能力を制御及び調整するのに利用できる。順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補償機能がオンにされるCTLEの段数を変更し、且つCTLEの高周波ゲイン又は低周波ゲインを調整することにより、要求が満たされるように順方向アイパターンの高さを大きくすることができる。
順方向アイパターンの高さがアイパターンの高さ閾値に達している場合、符号間クロストークが比較的小さく、需要を満たすことができるため、さらにCTLEに対して補正する必要はない。補正命令は、CTLEの補償能力を制御及び調整するのに利用できる。順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補償機能がオンにされるCTLEの段数を変更し、且つCTLEの高周波ゲイン又は低周波ゲインを調整することにより、要求が満たされるように順方向アイパターンの高さを大きくすることができる。
一実施例において、アイパターンの高さ閾値は、固定値としてもよく、調整可能な動的値として、信号伝送のチャネルのタイプ、バックプレーンの長さ、チャネルの減衰度合、CTLEの段数などに応じて設定又は調整できるようにしてもよい。例えば、チャンネルの減衰度合が大きければ、受信信号の品質が悪いため、アイパターンの高さ閾値を適度に下げることで、実際のニーズを満足できるイコライゼーション後の信号を得ることができる。一方、チャンネルの減衰度合が小さければ、アイパターンの高さ閾値を適度に上げることで、より高品質なイコライゼーション後の信号を得ることができる。また、CTLEの段数が多いほど、アナログフロントエンド回路の補償能力が強くなるため、アイパターンの高さ閾値を適度に上げることで、より高品質なイコライゼーション後の信号を得ることができる。
ステップ130において、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正する。
本実施例において、CTLEに対する補正は、各段のCTLEの補償機能のオンオフ制御、及び/又は各段のCTLEのゲインの調整を含み、補正プロセスは、階層的に行われてもよい。例えば、まず、各段のCTLEの補償機能がオフになっている状態で、現在監視されている順方向アイパターンの高さがアイパターンの高さ閾値より小さいか否かを判断し、YESの場合、1段のCTLEの補償機能をオンにすることができる。
1段のCTLEの補償機能をオンにした状態で、CTLEの高周波ゲインを徐々に増大させ、上限値まで増大させた後に監視される順方向アイパターンの高さが依然としてアイパターンの高さ閾値より低ければ、2段のCTLEの補償機能をオンにしてから、順方向アイパターンの高さがアイパターンの高さ閾値に達するまで、CTLEの高周波ゲインを徐々に増大させることができる。このように、同様な処理により、最多でAFE回路内の全てのCTLEの補償機能をオンにすることができる。また、高周波ゲインの増大だけでは、順方向アイパターンの高さがアイパターンの高さ閾値に達せない場合、これに加えて、低周波ゲインを小さくすることで、CTLE全体の補償能力をさらに増大させて、受信機の最適な性能を実現することも可能である。
1段のCTLEの補償機能をオンにした状態で、CTLEの高周波ゲインを徐々に増大させ、上限値まで増大させた後に監視される順方向アイパターンの高さが依然としてアイパターンの高さ閾値より低ければ、2段のCTLEの補償機能をオンにしてから、順方向アイパターンの高さがアイパターンの高さ閾値に達するまで、CTLEの高周波ゲインを徐々に増大させることができる。このように、同様な処理により、最多でAFE回路内の全てのCTLEの補償機能をオンにすることができる。また、高周波ゲインの増大だけでは、順方向アイパターンの高さがアイパターンの高さ閾値に達せない場合、これに加えて、低周波ゲインを小さくすることで、CTLE全体の補償能力をさらに増大させて、受信機の最適な性能を実現することも可能である。
本実施例の方法によれば、符号パターンを予め設定し、ビット誤り率を統計する必要も無ければ、複雑な数学的アルゴリズムも必要とせず、あらゆるチャネル減衰の場面に適用でき、回路構成が簡単で、実現が容易である。順方向アイパターンの高さを補正の基準とし、信号の順方向アイパターンの高さが十分に高くなるようにアナログイコライザに対して補正することにより、アイパターンの品質とアナログフロントエンド回路の出力信号の品質を向上させるため、アナログイコライザの適応的な補正を実現する。
一実施例において、補正命令は、補償機能オン命令を含み、
補償機能オン命令は、アナログフロントエンド回路内のアナログイコライザの補償機能をオンにすることを指示するために利用される。
補償機能オン命令は、アナログフロントエンド回路内のアナログイコライザの補償機能をオンにすることを指示するために利用される。
本実施例において、補償機能オン命令は、AFE回路内の任意の段のCTLEの補償機能をオンにすることを指示するために利用され、補償機能がオンにされるCTLEの段数が多いほど、高周波減衰に対するAFE回路の補償能力が高くなる。例えば、アナログフロントエンド回路には、それぞれCTLE 1、CTLE 2、及びCTLE 3である3段のCTLEが含まれるとすると、補正プロセスの初期段階では、CTLE 1の補償機能のみをオンにすることができる。
この状態でゲインの調整により要求を満たす順方向アイマップ高さを得ることができない場合、CTLE 1及びCTLE 2の補正機能をオンにすることを指示するように、補正機能オン命令を更新する。
同様に、この状態でゲインの調整により要求を満たす順方向アイマップ高さを得ることができない場合、CTLE 1、CTLE 2及びCTLE 3の補正機能をオンにすることを指示するように、補正機能オン命令を更新する。補償機能オン命令は、CTLE_BOOST_EN<x:0>として表すことができる。ここで、xは制御コードのビット数を表す。例えば、補償機能がオンにされるCTLEの段数を2ビットの制御コードを用いて指示することができ、最大段数は4である。CTLEの補償機能を一段ずつオンにすることにより、1回の調整幅が過大になることを回避して、最小限のCTLEで実際の需要を満たす高周波減衰補償を実現することができる。
この状態でゲインの調整により要求を満たす順方向アイマップ高さを得ることができない場合、CTLE 1及びCTLE 2の補正機能をオンにすることを指示するように、補正機能オン命令を更新する。
同様に、この状態でゲインの調整により要求を満たす順方向アイマップ高さを得ることができない場合、CTLE 1、CTLE 2及びCTLE 3の補正機能をオンにすることを指示するように、補正機能オン命令を更新する。補償機能オン命令は、CTLE_BOOST_EN<x:0>として表すことができる。ここで、xは制御コードのビット数を表す。例えば、補償機能がオンにされるCTLEの段数を2ビットの制御コードを用いて指示することができ、最大段数は4である。CTLEの補償機能を一段ずつオンにすることにより、1回の調整幅が過大になることを回避して、最小限のCTLEで実際の需要を満たす高周波減衰補償を実現することができる。
一実施例において、補正命令は、ゲイン調整命令を含み、
ゲイン調整命令は、第1のステップサイズでアナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させることと、
第2のステップサイズでアナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させることとのうちの少なくとも一つを指示するために利用される。
ゲイン調整命令は、第1のステップサイズでアナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させることと、
第2のステップサイズでアナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させることとのうちの少なくとも一つを指示するために利用される。
本実施例において、ゲイン調整命令は、CTLEの補償機能を徐々に調整することを指示するために利用される。例えば、補正プロセスの初期段階では、優先的に第1のステップサイズで高周波ゲインを増大させ、高周波ゲインの増大だけでは要求を満たす順方向アイパターンの高さが得られない場合、ゲイン調整命令を更新し、第2のステップサイズで低周波ゲインを減少させることをさらに指示することができる。例えば、ゲイン調整命令がLFG<y1:0>である場合、CTLEの低周波ゲインを減少させることを示し、y1は制御コードのビット数を示す。
ゲイン調整命令がHFG<y1:0>である場合、CTLEの高周波ゲインを増大させることを示し、y2は制御コードのビット数を示す。LFG、HFG制御コードの増大に伴い、低周波ゲインと高周波ゲインとがそれぞれ増大する。
ゲイン調整命令がHFG<y1:0>である場合、CTLEの高周波ゲインを増大させることを示し、y2は制御コードのビット数を示す。LFG、HFG制御コードの増大に伴い、低周波ゲインと高周波ゲインとがそれぞれ増大する。
なお、補正命令は、補償機能オン命令とゲイン調整命令とを同時に含むことができる。
一実施例において、より高いトータルゲインを得て、受信信号の信号対雑音比を向上させ、受信信号に対する後続の処理を容易にするために、補正プロセスにおいて、優先的に高周波ゲインを増大させることができる。いくつかの実施例において、補正プロセスにおいて、高周波ゲインを増大させると同時に低周波ゲインを減少させてもよく、あるいは、優先的に低周波ゲインを減少させ、需要を満たせなければ高周波ゲインをさらに増大させることによっても、CTLEの補正は実現できるが、信号のトータルゲインはある程度減少することになる。
一実施例において、第1のステップサイズと第2のステップサイズとは、固定値でもよく、動的値でもよい。信号伝送のチャネルのタイプ、バックプレーンの長さ、チャネルの減衰度合、CTLEの段数、順方向アイパターンの高さとアイパターンの高さ閾値との差などに応じて設定又は調整できる。第1のステップサイズを例にとると、第1のステップサイズは、予め設定された値でもよく、高周波ゲインの上限値に応じて決定されてもよく、例えば、高周波ゲインの範囲が[0,A]であれば、第1のステップサイズを[0,A]/Bとしてもよく、Bは正の整数である。
また、補正プロセスの初期段階では、監視される順方向アイパターンの高さとアイパターンの高さ閾値との差が比較的大きいため、第1のステップサイズを比較的大きい値に設定することができる。補正プロセスが進むにつれて、監視される順方向アイパターンの高さとアイパターンの高さ閾値との差が徐々に減少するため、第1のステップサイズを線形的又は非線形的な方法で徐々に減少させることにより、調整幅が過大になることを回避することができる。
また、補正プロセスの初期段階では、監視される順方向アイパターンの高さとアイパターンの高さ閾値との差が比較的大きいため、第1のステップサイズを比較的大きい値に設定することができる。補正プロセスが進むにつれて、監視される順方向アイパターンの高さとアイパターンの高さ閾値との差が徐々に減少するため、第1のステップサイズを線形的又は非線形的な方法で徐々に減少させることにより、調整幅が過大になることを回避することができる。
一実施例において、ステップ110は、以下のステップを含む。
ステップ1110において、第1の決定回路とクロックデータリカバリ(Clock Data Recovery,CDR)回路とにより前記出力信号をサンプリングして、第1のデータ信号、エッジ信号、及び前記第1のデータ信号と前記エッジ信号とに対応する二相クロックを得る。
ステップ1120において、第2の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第2のデータ信号を得る。
ステップ1130において、前記第2のデータ信号を前記第1のデータ信号と比較して、監視される順方向アイパターンの高さとアイパターンの高さ閾値との関係を判定する。
本実施例において、第1の決定回路は、AFE回路の出力信号をサンプリングして、第1のデータ信号及びエッジ信号を得るように構成されている。受信機には、第1のデータ信号とエッジ信号をそれぞれ出力するように構成された2つの第1の決定回路があってもよい。第1のデータ信号とエッジ信号とをCDR回路に入力することで、二相クロックをリカバリし、第1の決定回路のサンプリングクロックとする。高速シリアル通信の場面においては、チャネル上ではシリアルデータのみが伝送され、クロック信号は伝送されず、受信されるシリアルデータをCDR回路によりクロックリカバリを行うことで、正確で信頼性の高い受信データを得ることができる。ここで、第1のデータ信号に対応するクロックと、エッジ信号に対応するクロックとは、逆位相のクロックである。
また、第2の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第2のデータ信号を得る。第2のデータ信号の各ビットが0であるか1であるかは、それぞれ、そのビットに対応する順方向アイパターンの高さが決定閾値より低いか否かを示す。ここで、決定閾値はすなわちアイパターンの高さ閾値であり、閾値電圧(Threshold Voltage)回路を用いてアイパターンの高さ閾値を設定することができる。第1のデータ信号と第2のデータ信号とを比較することにより、符号間クロストークの程度を分析することで、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定し、さらに、CTLEに対する補正ポリシーを決定することができる。
一実施例において、第2のデータ信号に対応するサンプリングクロックと第1のデータ信号に対応するクロックとは同期しており、且つエッジが揃っている。
本実施例において、第2の決定回路のサンプリングクロックと第1のデータ信号を得るための第1の決定回路のサンプリングクロックとが同期しており且つエッジが揃っているため、第2の決定回路から出力される第2のデータ信号と第1の決定回路から出力される第1のデータ信号とが同じビートのデータであることが保証される。
一実施例において、ステップ1103は、
クロックロック信号が検出された場合、同じ長さの第1のデータ信号と第2のデータ信号を読み取ることと、
第1のデータ信号内の値が1であるビットと第2のデータ信号の対応するビットの値との排他的論理和演算を実行し、各ビットの排他的論理和の結果を累計することと、
累計の結果が0である場合、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達していると判定することと、
累計の結果が0でない場合、監視される順方向アイパターンの高さがアイパターンの高さ閾値より低いか、又は出力信号の順方向アイパターンが閉じていると判定することとを含む。
第1のデータ信号内の値が1であるビットと第2のデータ信号の対応するビットの値との排他的論理和演算を実行し、各ビットの排他的論理和の結果を累計することと、
累計の結果が0である場合、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達していると判定することと、
累計の結果が0でない場合、監視される順方向アイパターンの高さがアイパターンの高さ閾値より低いか、又は出力信号の順方向アイパターンが閉じていると判定することとを含む。
本実施例において、第2の決定回路の決定閾値、すなわち、アイパターンの高さ閾値をVTH1とし、クロックロック信号が検出される(すなわち、CDR_LOCK=1である)と、同じ長さの第1のデータ信号と第2のデータ信号とを読み取り、第1のデータ信号内の値が1であるビットと第2のデータ信号の対応するビットと排他的論理和演算を実行し、排他的論理和の結果を累計し、累計の結果が第1のデータ信号と第2のデータ信号との一致を示す。累計の結果が0である場合、第1のデータ信号と第2のデータ信号とが完全に一致していることを示すため、出力信号のアイパターンが開いており且つ順方向アイパターンの高さがVTH1以上であり、CTLEに対して補正する必要がないことを示す指示信号Eyeopen=1を出力することができる。
累計の結果が0でない場合、第1のデータ信号と第2のデータ信号とが完全一致していないことを示すため、順方向アイパターンの高さがVTH1より低いか、又はアイパターンが閉じており、CTLEに対して補正する必要があることを示す指示信号Eyeopen=0を出力することができる。
累計の結果が0でない場合、第1のデータ信号と第2のデータ信号とが完全一致していないことを示すため、順方向アイパターンの高さがVTH1より低いか、又はアイパターンが閉じており、CTLEに対して補正する必要があることを示す指示信号Eyeopen=0を出力することができる。
一実施例において、ステップ120は、以下のステップを含む。
ステップ1210において、監視される順方向アイパターンの高さがアイパターンの高さ閾値より低い場合、第1のデータ信号、第2のデータ信号、及びクロックロック信号に基づいて、アナログフロントエンド回路内の各アナログイコライザの補償機能のオンオフ状態、及びアナログイコライザに対するゲイン調整ポリシーを決定する。
ステップ1220において、オンオフ状態及びゲイン調整ポリシーに基づいて、補正命令を生成する。
本実施例において、クロックロック信号が検出される(すなわち、CDR_LOCK=1である)と、第1のデータ信号と第2のデータ信号とに基づいて、CTLEの異なるオンオフ状態及び/又はゲイン調整ポリシーを決定し、異なる補正命令を生成することができる。例えば、クロックロック信号が検出される(すなわち、CDR_LOCK=1である)と、同じ長さのESDATAとDATAとを読み取り、累計の結果が0であれば、CTLEに対して補正する必要がない。
累計の結果が0でない場合は、CTLEに対して補正する必要がある。累計の結果が大きいほど、第1のデータ信号と第2のデータ信号とが一致しないビット数が多くないため、この場合、補償機能をオンにする必要のあるCTLEが多くなるか、又はゲイン調整の幅(すなわち、ステップサイズ)が大きくなる。
累計の結果が0でない場合は、CTLEに対して補正する必要がある。累計の結果が大きいほど、第1のデータ信号と第2のデータ信号とが一致しないビット数が多くないため、この場合、補償機能をオンにする必要のあるCTLEが多くなるか、又はゲイン調整の幅(すなわち、ステップサイズ)が大きくなる。
一実施例において、さらに以下のステップを含む。
ステップ140において、第2のデータ信号に基づいて、出力信号の振幅と振幅閾値との関係を判定する。
ステップ150において、出力信号の振幅と振幅閾値との関係に基づいて、アナログフロントエンド回路内のアナログイコライザの低周波ゲインが下限値まで減少したか否かを判定する。
本実施例において、アナログイコライザの低周波ゲインが過小にならないことを保証し、受信信号の振幅が過小になり後続の処理に影響することを回避するために、さらに出力信号の振幅を監視する。
一実施例において、出力信号の振幅を監視する必要がある場合、第2の決定回路を一つ又は複数設けてもよい。第1の決定回路は、補正プロセス全体にわたってアイパターンの高さ閾値(VTH1)に基づいてサンプリングして第1のデータ信号を得ることができる。第1のデータ信号の各ビットが0であるか1であるかは、それぞれ、そのビットに対応する順方向アイパターンの高さがアイパターンの高さ閾値より低いか否かを示す。これに基づいて、制御チップは、監視される順方向アイパターンの高さとアイパターンの高さ閾値との関係を判定し、それによって、CTLEに対して補正する必要があるか否かを判定することができる。一方、第2の決定回路は主に、低周波ゲインを減少させる補正プロセスにおいて、振幅閾値(VTH2)に基づいてサンプリングして第2のデータ信号を得るのに利用される。この場合、第2のデータ信号の各ビットが0であるか1であるかは、それぞれ、そのビットの振幅が振幅閾値以上であるか否かを示す。これに基づいて、制御チップは、出力信号の振幅と振幅閾値との関係を判定して、さらに、低周波ゲインが下限値まで減少したか否かを判定することができる。YESの場合、補正を終了し、そうでない場合、低周波ゲインを引き続き減少させて順方向アイパターンの高さを高めることができる。第2の決定回路が1つしか設けられていない場合、この第2の決定回路は、第1のデータ信号の取得と第2のデータ信号の取得に交互に利用されてもよい。第2の決定回路が2つ設けられている場合、そのうちの一方をアイパターンの高さ閾値に基づいて第1のデータ信号を得るために利用し、他方を振幅閾値に基づいて第2のデータ信号を得るために利用することができる。
一実施例において、ステップ140は、
クロックロック信号が検出された場合、設定長さの第2のデータ信号を読み取ることと、
前記第2のデータ信号内の値が1であるビットの数を統計し、又は前記第2のデータ信号内の各ビットの値を累計することと、
値が1であるビットの数が設定値以上である場合、又は累計の結果が設定値以上である場合、出力信号の振幅が振幅閾値に達していると判定することと、
値が1であるビットの数、又は累計の結果が設定値より小さい場合、出力信号の振幅が振幅閾値より低いと判定することとを含む。
前記第2のデータ信号内の値が1であるビットの数を統計し、又は前記第2のデータ信号内の各ビットの値を累計することと、
値が1であるビットの数が設定値以上である場合、又は累計の結果が設定値以上である場合、出力信号の振幅が振幅閾値に達していると判定することと、
値が1であるビットの数、又は累計の結果が設定値より小さい場合、出力信号の振幅が振幅閾値より低いと判定することとを含む。
本実施例において、第2の決定回路の決定閾値、すなわち、振幅閾値をVTH2とし、クロックロック信号が検出される(すなわち、CDR_LOCK=1である)と、設定長さの第2のデータ信号を読み取り、第2のデータ信号内の値が1であるビットの数を統計し、又は第2のデータ信号内の各部の値を累計し、得られるビット数又は累計結果が出力信号の振幅の大きさを反映する。得られるビット数又は累計結果が設定値(例えば、1)以上である場合、出力信号振幅がVTH2以上であり、低周波ゲインを引き続き減少させてもよいことを示す出力指示信号Vamp_valid=1を出力する。
得られるビット数又は累計結果が設定値より小さい場合、出力信号振幅がVTH2より小さく、低周波ゲインが既に下限値まで減少したことを示す出力指示信号Vamp_valid=0を出力する。
得られるビット数又は累計結果が設定値より小さい場合、出力信号振幅がVTH2より小さく、低周波ゲインが既に下限値まで減少したことを示す出力指示信号Vamp_valid=0を出力する。
一実施例において、ステップ130は、以下のステップを含む。
ステップ1310において、補正命令に従って、アナログフロントエンド回路内のアナログイコライザの補償機能をオンにする。
ステップ1320において、開始状態に基づいて、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達するまで、第1のステップサイズでアナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させる。
ステップ1330において、アナログイコライザの高周波ゲインが上限値まで増大した後に監視される順方向アイパターンの高さが依然としてアイパターンの高さ閾値に達していない場合、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達するまで、少なくとも1段のオン状態ではないアナログイコライザの補償機能をオンにして高周波ゲインを増大させる動作を繰り返して実行するか、又は第2のステップサイズでアナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させる。
本実施例において、CTLEに対する補正を階層的に行うことは、各段のCTLEの補正機能を一段ずつオンにすることと、
優先的にCTLEの高周波ゲインを徐々に増大させることと、
高周波ゲインが上限値まで増大しても、監視される順方向アイパターンの高さが依然としてアイパターンの高さ閾値に達していない場合、より多くの段のCTLEの補償機能をオンにするか、又はCTLEの低周波ゲインを徐々に減少させることとを含む。AFE回路に3段のCTLEが含まれていることを例に説明する。AFE回路の出力信号の順方向アイパターンの高さをリアルタイムに監視し、まず、監視される順方向アイパターンの高さがアイパターンの高さ閾値よりも低い場合に、補正命令CTLE_BOOST_EN<2:0>=000を生成し、即ち、3段のCTLEの補正機能を全てオフにし、このとき、CTLEはバッファに相当する。
優先的にCTLEの高周波ゲインを徐々に増大させることと、
高周波ゲインが上限値まで増大しても、監視される順方向アイパターンの高さが依然としてアイパターンの高さ閾値に達していない場合、より多くの段のCTLEの補償機能をオンにするか、又はCTLEの低周波ゲインを徐々に減少させることとを含む。AFE回路に3段のCTLEが含まれていることを例に説明する。AFE回路の出力信号の順方向アイパターンの高さをリアルタイムに監視し、まず、監視される順方向アイパターンの高さがアイパターンの高さ閾値よりも低い場合に、補正命令CTLE_BOOST_EN<2:0>=000を生成し、即ち、3段のCTLEの補正機能を全てオフにし、このとき、CTLEはバッファに相当する。
そして、現在の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否か(Eyeopen=1であるか否か)を監視し、YESの場合、CTLE構成を維持し、適応的補正プロセスを終了し、そうでなければ、CTLE 1の補償機能をオンにするとともに、3段のCTLEの低周波ゲインを最大値に、高周波ゲインを最小値0に設定する。
次に、現在の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否か(Eyeopen=1であるか否か)を監視し、YESの場合、CTLE構成を維持し、適応的補正プロセスを終了し、そうでなければ、高周波ゲインが上限値に達していない状態で、Eyeopen=1になるまで、高周波ゲインを1ずつ増大させ、
高周波ゲインが上限値に達しても、Eyeopen=0である場合、CTLE 1とCTLE 2の補償機能をオンにするとともに、3段のCTLEの低周波ゲインを最大値に、高周波ゲインを最小値0に設定する。
高周波ゲインが上限値に達しても、Eyeopen=0である場合、CTLE 1とCTLE 2の補償機能をオンにするとともに、3段のCTLEの低周波ゲインを最大値に、高周波ゲインを最小値0に設定する。
そして再び、現在の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否か(Eyeopen=1であるか否か)を監視し、YESの場合、CTLE構成を維持し、適応的補正プロセスを終了し、そうでなければ、高周波ゲインが上限値に達していない状態で、Eyeopen=1になるまで、高周波ゲインを1ずつ増大させ、高周波ゲインが上限値に達しても、Eyeopen=0である場合、CTLE 1、CTLE 2及びCTLE 3の補償機能をオンにするとともに、3段のCTLEの低周波ゲインを最大値に、高周波ゲインを最小値0に設定する。
最後に、各段のCTLEの補償機能が全てオンになっている状態で、現在の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否か(Eyeopen=1であるか否か)を監視し、YESの場合、CTLE構成を維持し、適応的補正プロセスを終了し、そうでなければ、高周波ゲインが上限値に達していない状態で、Eyeopen=1になるまで、高周波ゲインを1ずつ増大させる。高周波ゲインが上限値に達しても、Eyeopen=0である場合、低周波ゲインを減少させることもできる。
一実施例において、ステップ130は、以下のステップを含む。
ステップ1340において、出力信号の振幅が振幅閾値以上であり、且つ、アナログイコライザの低周波ゲインが下限値以上である場合、監視される順方向アイパターンの高さがアイパターンの高さ閾値に達するまで、第2のステップサイズでアナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させる。
本実施例において、低周波ゲインを減少させることにより、順方向アイパターンの高さを高めることもできる。例えば、CTLE 1、CTLE 2、及びCTLE 3の補償機能が全てオンになっており、高周波ゲインが既に上限値に達していても、順方向アイパターンの高さが依然としてアイパターンの高さ閾値に達していない場合、低周波ゲインが下限値より高く且つ低周波ゲインが0でないか否かを判定することができる。YESの場合、Eyeopen=1になるまで、低周波ゲインを1ずつ減少させ、そうでない場合、補正プロセスを停止し、最終的に、順方向アイパターンの高さがアイパターンの高さ閾値に達せず、Eyeopen=0となる。
一実施例において、開始状態は、アナログイコライザの低周波ゲインが最大値に設定され、アナログイコライザの高周波ゲインが最小値に設定されていることを含む。
本実施例において、開始状態に基づいて、高周波ゲインを最小値から徐々に増大させたり、低周波ゲインを最大値から徐々に減少させたりすることで、受信機の性能が最適になるように、調整幅が過大になることを回避することができる。
図2は別の実施例により提供されるアナログイコライザの補正方法のフローチャートである。本実施例において、CTLEの補償機能を一段ずつオンにして且つ優先的に高周波ゲインを増大させる場合を例に挙げて、階層的な補正プロセスについて説明する。なお、本実施例では詳しく説明されていない技術的詳細については、上記任意の実施例を参照できる。
図2に示すように、当該方法は以下のステップを含む。
a. 第1の決定回路(SLICERと記す)及びCDR回路により出力信号をサンプリングして、第1のデータ信号(DATAと記す)、エッジ信号(EDGEと記す)、及び第1のデータ信号とエッジ信号とに対応する二相クロック(それぞれCLK0とCLK180と記す)を得る。ここで、CLK0とCLK180とは逆位相のクロックである。
b. 第2の決定回路(ESSLICERと記す)により、サンプリングクロック(ECLK0と記す)に従って出力信号をサンプリングして、第2のデータ信号(ESDATAと記す)を得る。ここで、ECLK0はCLK0とが同期しており且つエッジが揃っている。
c. 第1のデータ信号を第2のデータ信号と比較して、監視される順方向アイパターンの高さとアイパターンの高さ閾値との関係を判定する。なお、上述した実施例における第1のデータ信号と第2のデータとに対する排他的論理和及び累計の演算を用いて、監視される順方向アイパターンの高さとアイパターンの高さ閾値との関係を判定することができる。
d. 監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さいか否かを判定し、YESの場合、eを実行し、
そうでない場合、アナログイコライザの補正が完了する。
そうでない場合、アナログイコライザの補正が完了する。
e. 補正命令を生成し、補正命令に従って、アナログフロントエンド回路内のアナログイコライザの補償機能をオンにして、開始状態に入る。ここで、1段又は複数段のCTLEの補償機能をオンにするように指示してもよく、各段のCTLEの補償機能を全てオンにしないように指示してもよい。
f. 監視される順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定し、YESの場合、アナログイコライザの補正が完了し、
そうでない場合、gを実行する。
そうでない場合、gを実行する。
g. 第1のステップサイズでアナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させる。
h. 監視される順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定し、YESの場合、アナログイコライザの補正が完了し、
そうでない場合、iを実行する。
そうでない場合、iを実行する。
i. アナログイコライザの高周波ゲインが上限値まで増大したか否かを判定し、YESの場合、jを実行し、そうでない場合、戻ってgを実行する。
j. アナログフロントエンド回路内のアナログイコライザの補償機能が全てオンになっているか否かを判定し、YESの場合、lを実行し、
そうでない場合、kを実行する。
そうでない場合、kを実行する。
k. 少なくとも1段のオン状態ではないアナログイコライザの補償機能をオンにして、開始状態に入る。
m. 監視される順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定し、YESの場合、アナログイコライザの補正が完了し、
そうでない場合、nを実行する。
そうでない場合、nを実行する。
n. 出力信号の振幅が振幅閾値より高く且つアナログイコライザの低周波ゲインが0より大きいか否かを判定し、YESの場合、戻ってlを実行し、
そうでない場合、アナログイコライザの補正が完了する。
そうでない場合、アナログイコライザの補正が完了する。
なお、低周波ゲインを減少させる前に、出力信号の振幅が振幅閾値より高いか否か、及び低周波ゲインが0より大きい(すなわち、ゲイン調整命令内のLFGが0より大きい)か否かを判定することで、受信信号のトータルゲインが過小になり受信信号の品質が低下することを回避するために、低周波ゲインを引き続き減少させることができるか否かを判定することができる。上述した実施例における第2のデータ信号に対する統計又は累計の演算を用いて、出力信号の振幅と振幅閾値との関係を判定することができる。
本実施例の方法によれば、第1の決定回路を用いてアイパターンの高さ閾値に基づいて第1のデータ信号とエッジ信号とを得て、さらにクロックリカバリを行い、正確で信頼性の高い受信データを得て、
そして、第2の決定回路を用いて第2のデータ信号を得て、それに基づいて、CDRクロックロック後の第1の決定回路のデータパス(すなわち、第1のデータ信号)と正常なデータパス(すなわち、第2のデータ信号)との数値の相異に基づいて、出力信号の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定することができ、第2のデータ信号に基づいて、出力信号の振幅が振幅閾値に達しているか否かを判定することができるため、効果的な補正決定を行うことができる。
CTLEの補償機能を一段ずつオンにすることにより、徐々に高周波ゲインを増大させ、又は低周波ゲインを減少させて、細かい適応的補正を実現するとともに、効率が高く、適用範囲が広く、複雑なアルゴリズムを必要とせず、制御ロジックが簡単である。
そして、第2の決定回路を用いて第2のデータ信号を得て、それに基づいて、CDRクロックロック後の第1の決定回路のデータパス(すなわち、第1のデータ信号)と正常なデータパス(すなわち、第2のデータ信号)との数値の相異に基づいて、出力信号の順方向アイパターンの高さがアイパターンの高さ閾値に達しているか否かを判定することができ、第2のデータ信号に基づいて、出力信号の振幅が振幅閾値に達しているか否かを判定することができるため、効果的な補正決定を行うことができる。
CTLEの補償機能を一段ずつオンにすることにより、徐々に高周波ゲインを増大させ、又は低周波ゲインを減少させて、細かい適応的補正を実現するとともに、効率が高く、適用範囲が広く、複雑なアルゴリズムを必要とせず、制御ロジックが簡単である。
本願の実施例によれば、アナログイコライザの補正装置がさらに提供される。図3は一実施例により提供されるアナログイコライザのための補正装置の構成模式図である。図3に示すように、前記アナログイコライザの補正装置は、監視モジュール210と、制御モジュール220と、伝送モジュール補正モジュール230とを含む。
監視モジュール210は、少なくとも1段のアナログイコライザを含むアナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視するように構成されている。
制御モジュール220は、監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成するように構成されている。
補正モジュール230は、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正するように構成されている。
本実施例のアナログイコライザの補正装置によれば、順方向アイパターンの高さを補正の基準とし、信号の順方向アイパターンの高さが十分に高くなるようにアナログイコライザに対して補正することにより、アイパターンの品質とアナログフロントエンド回路の出力信号の品質を向上させるため、アナログイコライザの適応的な補正を実現し、あらゆるチャネル減衰の場面に適用でき、回路構成が簡単で、実現が容易である。
一実施例において、前記補正命令は、補償機能オン命令を含む。
前記補償機能オン命令は、前記アナログフロントエンド回路内のアナログイコライザの補償機能をオンにすることを指示するために利用される。
一実施例において、前記補正命令は、ゲイン調整命令を含み、
前記ゲイン調整命令は、第1のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させることと、
第2のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させることとのうちの少なくとも一つを指示するために利用される。
前記ゲイン調整命令は、第1のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させることと、
第2のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させることとのうちの少なくとも一つを指示するために利用される。
一実施例において、監視モジュールは、
第1の決定回路とクロックデータリカバリ回路とにより前記出力信号をサンプリングして、第1のデータ信号、エッジ信号、及び前記第1のデータ信号と前記エッジ信号とに対応する二相クロックを得るように構成されている第1の決定ユニットと、
第2の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第2のデータ信号を得るように構成されている第2の決定ユニットと、
前記第2のデータ信号を前記第1のデータ信号と比較して、監視される順方向アイパターンの高さと前記アイパターンの高さ閾値との関係を判定するように構成されている第1の監視ユニットとを含む。
一実施例において、第1の監視ユニットは、具体的には、
クロックロック信号が検出された場合、同じ長さの第1のデータ信号と第2のデータ信号を読み取り、
前記第1のデータ信号内の値が1であるビットと前記第2のデータ信号の対応するビットの値との排他的論理和演算を実行し、各ビットの排他的論理和の結果を累計し、
累計の結果が0である場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達していると判定し、
累計の結果が0でない場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値より低いか、又は前記出力信号の順方向アイパターンが閉じていると判定するように構成されている。
一実施例において、前記第2のデータ信号に対応するサンプリングクロックと前記第1のデータ信号に対応するクロックとは同期しており、且つエッジが揃っている。
一実施例において、制御モジュール220は、
監視される順方向アイパターンの高さがアイパターンの高さ閾値より低い場合、前記第1のデータ信号、前記第2のデータ信号、及びクロックロック信号に基づいて、前記アナログフロントエンド回路内の各前記アナログイコライザの補償機能のオンオフ状態、及びアナログイコライザに対するゲイン調整ポリシーを決定し、
前記オンオフ状態及び前記ゲイン調整ポリシーに基づいて、前記補正命令を生成するように構成されている。
一実施例において、監視モジュール210は、
前記第2のデータ信号に基づいて、前記出力信号の振幅と振幅閾値との関係を判定し、
前記出力信号の振幅と振幅閾値との関係に基づいて、前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインが下限値まで減少したか否かを判定するように構成されている第2の監視ユニットをさらに含む。
一実施例において、第2の監視ユニットは、具体的には、
クロックロック信号が検出された場合、設定長さの第2のデータ信号を読み取り、
前記第2のデータ信号内の値が1であるビットの数を統計し、又は前記第2のデータ信号内の各ビットの値を累計し、
値が1であるビットの数が設定値以上である場合、又は累計の結果が設定値以上である場合、前記出力信号の振幅が前記振幅閾値に達していると判定し、
値が1であるビットの数、又は累計の結果が設定値より小さい場合、前記出力信号の振幅が前記振幅閾値より低いと判定するように構成されているように構成されている。
一実施例において、補正モジュール230は、
前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザの補償機能をオンにし、
開始状態に基づいて、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、第1のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させ、
アナログイコライザの高周波ゲインが上限値まで増大した後に監視される順方向アイパターンの高さが依然として前記アイパターンの高さ閾値に達していない場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、少なくとも1段のオン状態ではないアナログイコライザの補償機能をオンにして高周波ゲインを増大させる動作を繰り返して実行するか、又は第2のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させるように構成されている。
一実施例において、補正モジュール230は、
前記出力信号の振幅が振幅閾値以上であり、且つ、アナログイコライザの低周波ゲインが下限値以上である場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、第2のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させるように構成されている。
一実施例において、前記開始状態は、アナログイコライザの低周波ゲインが最大値に設定され、アナログイコライザの高周波ゲインが最小値に設定されていることを含む。
本実施例で提案されたアナログイコライザの補正装置は、上記実施例で提案された補正方法と同じ発明構想に属するので、本実施例では詳しく説明されていない技術的詳細は、上記任意の実施例を参照することができ、本実施例は、アナログイコライザの補正方法を実行する場合と同様の有益な効果を有する。
本願の実施例によれば、制御チップがさらに提供される。図4は一実施例により提供される制御チップのハードウェア構成模式図である。図4に示すように、本願により提供される制御チップは、メモリ32と、プロセッサ31と、メモリに記憶され且つプロセッサ上で実行可能なコンピュータプログラムとを含み、前記プログラムがプロセッサ31により実行された場合、上記の補正方法を実行する。
制御チップは、メモリ32をさらに含むことができ、
該制御チップ内のプロセッサ31は、一つ又は複数とすることができ、図4には、一つのプロセッサ31を例として示しており、
メモリ32は一つ又は複数のプログラムを記憶するように構成されており、
前記一つ又は複数のプログラムが前記一つ又は複数のプロセッサ31により実行された場合、前記一つ又は複数のプロセッサ31に本願の実施例に記載のアナログイコライザの補正方法を実現させる。
該制御チップ内のプロセッサ31は、一つ又は複数とすることができ、図4には、一つのプロセッサ31を例として示しており、
メモリ32は一つ又は複数のプログラムを記憶するように構成されており、
前記一つ又は複数のプログラムが前記一つ又は複数のプロセッサ31により実行された場合、前記一つ又は複数のプロセッサ31に本願の実施例に記載のアナログイコライザの補正方法を実現させる。
制御チップは、通信装置33と、入力装置34と出力装置35とをさらに含む。
制御チップ内のプロセッサ31、メモリ32、通信装置33、入力装置34及び出力装置35はバス又はその他の方法で接続することができ、図4ではバスで接続されている例が示されている。
入力装置34は、入力される数字や文字情報を受け取ったり、制御チップのユーザ設定や機能制御に関する押しキー信号入力を生成したりするために使用できる。出力装置35は、ディスプレイなどの表示機器を含むことができる。
通信装置33は、受信機及び送信機を含むことができる。通信装置33は、プロセッサ31の制御に従って情報の送受信通信を行うように構成されている。
メモリ32は、コンピュータ可読記憶媒体として、ソフトウェアプログラム、コンピュータ実行可能なプログラム及びモジュール、例えば本願の実施例に記載のアナログイコライザの補正方法に対応するプログラム命令/モジュール(例えば、アナログイコライザの補正装置内の監視モジュール210、制御モジュール220、及び伝送モジュール補正モジュール230)を記憶するように構成することが可能である。メモリ32は、プログラム記憶領域とデータ記憶領域とを含むことができ、プログラム記憶領域はオペレーティングシステム、少なくとも1つの機能に必要なアプリケーションプログラムを記憶することができ、
データ記憶領域には、制御チップの使用によって作成されたデータなどを記憶することができる。さらに、メモリ32は、高速ランダムアクセスメモリを含むことができ、又は不揮発性のメモリ、例えば少なくとも一つの磁気ディスクメモリ装置、フラッシュメモリ装置、又は他の不揮発性のソリッドステートメモリ装置を含むことができる。いくつかの実例において、メモリ32はさらに、プロセッサ31に対して遠隔地に配置されたメモリを含んでもよく、これらの遠隔メモリは、ネットワークを介して制御チップに接続することができる。上記のネットワークの実例は、インターネット、社内イントラネット、ローカルエリアネットワーク、移動通信ネットワーク、及びこれらの組み合わせを含むが、これらに限定されない。
データ記憶領域には、制御チップの使用によって作成されたデータなどを記憶することができる。さらに、メモリ32は、高速ランダムアクセスメモリを含むことができ、又は不揮発性のメモリ、例えば少なくとも一つの磁気ディスクメモリ装置、フラッシュメモリ装置、又は他の不揮発性のソリッドステートメモリ装置を含むことができる。いくつかの実例において、メモリ32はさらに、プロセッサ31に対して遠隔地に配置されたメモリを含んでもよく、これらの遠隔メモリは、ネットワークを介して制御チップに接続することができる。上記のネットワークの実例は、インターネット、社内イントラネット、ローカルエリアネットワーク、移動通信ネットワーク、及びこれらの組み合わせを含むが、これらに限定されない。
本願の実施例によれば、受信機がさらに提供される。図5は一実施例により提供される受信機の構成模式図である。図5に示すように、このシステムは、アナログフロントエンド回路と、監視回路と、上記実施例に記載の制御チップとを含み、
前記アナログフロントエンド回路の出力側は前記監視回路の入力側に接続されており、
前記監視回路の出力側は前記制御チップの入力側に接続されており、
前記制御チップは、前記監視回路の監視結果に応じて前記アナログフロントエンド回路内のアナログイコライザに対して補正するように構成されている。
前記アナログフロントエンド回路の出力側は前記監視回路の入力側に接続されており、
前記監視回路の出力側は前記制御チップの入力側に接続されており、
前記制御チップは、前記監視回路の監視結果に応じて前記アナログフロントエンド回路内のアナログイコライザに対して補正するように構成されている。
本実施例の受信機によれば、順方向アイパターンの高さを補正の基準とし、信号の順方向アイパターンの高さが十分に高くなるようにアナログイコライザに対して補正することにより、アイパターンの品質とアナログフロントエンド回路の出力信号の品質を向上させるため、アナログイコライザの適応的な補正を実現し、あらゆるチャネル減衰の場面に適用でき、回路構成が簡単で、実現が容易である。
一実施例において、監視回路は、第1の決定回路と、クロックデータリカバリ回路と、第2の決定回路とを含む。
本実施例において、第1の決定回路とクロックデータリカバリ回路とにより前記出力信号をサンプリングして、第1のデータ信号、エッジ信号、及び前記第1のデータ信号と前記エッジ信号とに対応する二相クロックを得て、
第2の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第2のデータ信号を得て、
前記第2のデータ信号を前記第1のデータ信号と比較して、監視される順方向アイパターンの高さと前記アイパターンの高さ閾値との関係を判定する。
第2の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第2のデータ信号を得て、
前記第2のデータ信号を前記第1のデータ信号と比較して、監視される順方向アイパターンの高さと前記アイパターンの高さ閾値との関係を判定する。
図6は一実施例により提供される受信機の動作原理の模式図である。図6に示すように、受信機により受信された信号は、信号の反射を弱めるためのオンダイターミネーション抵抗(On Die Termination,ODT)、3段のCTLE、2つのSLICER回路、CDR回路、ESSLICER回路、VTH回路、データデマルチプレクサ(Data Demultiplexer,DMUX)回路及び制御チップを順に通過し、AFE回路は、オンダイODT及びCTLEを含む。発信機(Transmit,TX)により送信される高速シリアルデータ信号は、チャネル減衰及び干渉を経て受信機(Reception,RX)の入力側に着き、アイパターンは閉じているか、又は予め設定された程度まで開くことができない可能性があり、3段のCTLEの補償機能オンオフ状態及び/又はゲインを調整することにより、AFE回路の出力信号アイパターンを予め設定された程度まで開き、データの正確な伝送を実現することができる。
制御チップにより生成される補正命令は、補償機能オン命令、例えば3段のCTLEの補償機能のオンオフ状態を制御するためのCTLE_BOOST_EN<2:0>を含む。
補正命令は、ゲイン調整命令、例えば、3段のCTLEの全体の低周波ゲインを制御するためのLFG<4:0>、3段のCTLEの全体の高周波ゲインを制御するためのHFG<4:0>をさらに含んでもよく、LFG又はHFG命令の制御コードが大きいほど、低周波ゲイン又は高周波ゲインの調整幅はそれに応じて大きくなる。
補正命令は、ゲイン調整命令、例えば、3段のCTLEの全体の低周波ゲインを制御するためのLFG<4:0>、3段のCTLEの全体の高周波ゲインを制御するためのHFG<4:0>をさらに含んでもよく、LFG又はHFG命令の制御コードが大きいほど、低周波ゲイン又は高周波ゲインの調整幅はそれに応じて大きくなる。
図6において、AFE回路の出力信号は2つのSLICER回路に入力され、それぞれサンプリングされて第1のデータ信号及びエッジ信号が得られ、
CDRから出力される二相クロックCLK0及びCLK180は、それぞれ2つのSLICER回路のサンプリング決定に使用され、
第1のデータ信号とエッジ信号とをCDR回路に入力することで、クロックリカバリを行う。VTH回路は、ESSLICER回路の決定閾値(VTH1及び/又はVTH2)を設定するのに利用できる。
ESSLICERのサンプリングクロック ECLK0は、サンプリングして第1のデータ信号を得るのに利用されるSLICERのサンプリングクロック CLK0とは同期しており、且つエッジが揃っている。制御チップは、第1のデータ信号、第2のデータ信号、及びクロックロック信号に基づいてCTLEに対して補正し、補正が完了するとリカバリされた正しいデータは、DMUXを介して物理符号化副層(Physical Coding Sublayer,PCS)に出力することができる。
CDRから出力される二相クロックCLK0及びCLK180は、それぞれ2つのSLICER回路のサンプリング決定に使用され、
第1のデータ信号とエッジ信号とをCDR回路に入力することで、クロックリカバリを行う。VTH回路は、ESSLICER回路の決定閾値(VTH1及び/又はVTH2)を設定するのに利用できる。
ESSLICERのサンプリングクロック ECLK0は、サンプリングして第1のデータ信号を得るのに利用されるSLICERのサンプリングクロック CLK0とは同期しており、且つエッジが揃っている。制御チップは、第1のデータ信号、第2のデータ信号、及びクロックロック信号に基づいてCTLEに対して補正し、補正が完了するとリカバリされた正しいデータは、DMUXを介して物理符号化副層(Physical Coding Sublayer,PCS)に出力することができる。
なお、本実施例では、CTLEの段数、補正命令内の制御コードのビット数、ESSLICER及びVTHの個数について限定しない。第1の決定回路と第2の決定回路とに対応する決定閾値は、いずれも固定値でもよく、動的値でもよい。
本実施例で提案された受信機は、上記実施例で提案された補正方法と同じ発明構想に属するので、本実施例では詳しく説明されていない技術的詳細は、上記任意の実施例を参照することができ、本実施例は、アナログイコライザの補正方法を実行する場合と同様の有益な効果を有する。
本願の実施例によれば、記憶媒体がさらに提供される。前記記憶媒体にはコンピュータプログラムが記憶されており、前記コンピュータプログラムがプロセッサにより実行された場合、本願の実施例の何れか一つの前記アナログイコライザの補正方法を実現する。この方法は、少なくとも1段のアナログイコライザを含むアナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視することと、
監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成することと、
監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正することとを含む。
監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成することと、
監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正することとを含む。
本願の実施例のコンピュータ記憶媒体は、一つ又は複数のコンピュータ可読媒体の任意の組合せを使用することができる。コンピュータ可読媒体は、コンピュータ可読信号媒体又はコンピュータ可読記憶媒体とすることができる。コンピュータ可読記憶媒体は、電気、磁気、光学、電磁気、赤外線、又は半導体システム、装置、又はデバイス、あるいはこれらの任意の組み合わせとすることができるが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例(非網羅的リスト)は、一つ又は複数の導線を有する電気接続、ポータブルコンピュータディスク、ハードディスク、ランダムアクセスメモリ(:Random Access Memory)、読み取り専用メモリ(ROM)、消去可能プログラマブル読み取り専用メモリ(EPROM:Erasable Programmable Read Only)、フラッシュメモリ、光ファイバ、ポータブルCD-ROM、光学メモリデバイス、磁気メモリデバイス、又は上記の任意の適切な組み合わせを含む。コンピュータ可読記憶媒体は、命令実行システム、装置、又はデバイスによって使用する、又はこれらと組み合わせて使用することができるプログラムを含むか又は記憶している任意の有形媒体とすることができる。
コンピュータ可読媒体に含まれるプログラムコードは、無線、電線、光ケーブル、無線周波数(RF:Radio Frequency)等、又は上記の任意の適切な組み合わせを含むが、これらに限定されない任意の適切な媒体を用いて伝送することができる。
1つ又は複数のプログラミング言語又はそれらの組み合わせを使用して、本願の動作を実行するためのコンピュータプログラムコードを作成することができるが、前記プログラミング言語は、Java、Smalltalk、C++などのオブジェクト指向プログラミング言語、および「C」言語又は類似のプログラミング言語などの従来の手続き型プログラミング言語を含む。プログラムコードは、完全にユーザのコンピュータ上で実行されてもよいし、部分的にユーザのコンピュータ上で実行されてもよいし、一つの独立したソフトウェアパッケージとして実行されてもよいし、部分的にユーザのコンピュータ上で且つ部分的にリモートコンピュータ上で実行されてもよいし、又は完全にリモートコンピュータ又はサーバ上で実行されてもよい。リモートコンピュータが関与する場合、リモートコンピュータは、ローカルエリアネットワーク(LAN)又はワイドエリアネットワーク(WAN)を含む任意の種類のネットワークを介してユーザのコンピュータに接続されてもよく、又は外部のコンピュータに接続されてもよい(例えば、インターネットサービスプロバイダを利用してインターネットを介して接続される)。
上記は本願の例示的な実施例にすぎず、本願の保護範囲を限定するためのものではない。
当業者であれば、ユーザ端末という用語は、例えば携帯電話、携帯データ処理装置、携帯ウェブブラウザ、又は車載用移動局など、あらゆる適切なタイプの無線ユーザ機器をカバーすることは理解されるだろう。
一般的に、本願の様々な実施例は、ハードウェア又は専用回路、ソフトウェア、論理又はそれらの任意の組合せ内で実現できる。例えば、本願はそれに限定されないが、いくつかの態様はハードウェア内で実現でき、一方、他の態様はコントローラ、マイクロプロセッサ又はその他のコンピューティング装置によって実行可能なファームウェア又はソフトウェア内で実現できる。
本願の実施例は、例えば、プロセッサの実体内で、又はハードウェアによって、あるいはソフトウェアとハードウェアの組み合わせによって、モバイル装置のデータプロセッサがコンピュータプログラム命令を実行することによって実現されることができる。コンピュータプログラム命令は、アセンブリ命令、命令セットアーキテクチャ(Instruction Set Architecture,ISA)命令、機械命令、機械関連命令、マイクロコード、ファームウェア命令、状態設定データ、又は一つ又は複数のプログラミング言語の任意の組み合わせで作成されたソースコード又はターゲットコードであってもよい。
例示的かつ非限定的な例として、上記では本願の例示的な実施例の詳細な説明を提供した。しかし、添付図面及び特許請求の範囲と合わせて考えると、本願の範囲から逸脱することなく、上記実施例に対する様々な修正及び調整は当業者には自明である。したがって、本願の適切な範囲は、特許請求の範囲に基づいて確定される。
Claims (16)
- アナログイコライザの補正方法であって、少なくとも1段のアナログイコライザを含むアナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視することと、
監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成することと、
監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正することと
を含むアナログイコライザの補正方法。 - 前記補正命令は、補償機能オン命令を含み、
前記補償機能オン命令は、前記アナログフロントエンド回路内のアナログイコライザの補償機能をオンにすることを指示するために利用される
請求項1に記載の方法。 - 前記補正命令は、ゲイン調整命令を含み、
前記ゲイン調整命令は、
第1のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させることと、
第2のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させることと
のうちの少なくとも一つを指示するために利用される
請求項1に記載の方法。 - アナログフロントエンド回路の出力信号の順方向アイパターンの高さを監視することは、
第1の決定回路とクロックデータリカバリ回路とにより前記出力信号をサンプリングして、第1のデータ信号、エッジ信号、及び前記第1のデータ信号と前記エッジ信号とに対応する二相クロックを得ることと、
第2の決定回路により、サンプリングクロックに従って前記出力信号をサンプリングして、第2のデータ信号を得ることと、
前記第2のデータ信号を前記第1のデータ信号と比較して、監視される順方向アイパターンの高さと前記アイパターンの高さ閾値との関係を判定することと
を含む請求項1から請求項3の何れか一項に記載の方法。 - 前記第2のデータ信号を前記第1のデータ信号と比較して、監視される順方向アイパターンの高さと前記アイパターンの高さ閾値との関係を判定することは、
クロックロック信号が検出された場合、同じ長さの第2のデータ信号と第1のデータ信号を読み取ることと、
前記第1のデータ信号内の値が1であるビットと前記第2のデータ信号の対応するビットの値との排他的論理和演算を実行し、各ビットの排他的論理和の結果を累計することと、
累計の結果が0である場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達していると判定することと、
累計の結果が0でない場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値より低いか、又は前記出力信号の順方向アイパターンが閉じていると判定することと
を含む請求項4に記載の方法。 - 前記第2のデータ信号に対応するサンプリングクロックと前記第1のデータ信号に対応するクロックとは同期しており、且つエッジが揃っている
請求項4又は請求項5に記載の方法。 - 監視される順方向アイパターンの高さがアイパターンの高さ閾値より小さい場合、補正命令を生成することは、
監視される順方向アイパターンの高さがアイパターンの高さ閾値より低い場合、前記第1のデータ信号、前記第2のデータ信号、及びクロックロック信号に基づいて、前記アナログフロントエンド回路内の各前記アナログイコライザの補償機能のオンオフ状態、及びアナログイコライザに対するゲイン調整ポリシーを決定することと、
前記オンオフ状態及び前記ゲイン調整ポリシーに基づいて、前記補正命令を生成することと
を含む請求項4から請求項6の何れか一項に記載の方法。 - 前記第2のデータ信号に基づいて、前記出力信号の振幅と振幅閾値との関係を判定することと、
前記出力信号の振幅と振幅閾値との関係に基づいて、前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインが下限値まで減少したか否かを判定することと
をさらに含む請求項4から請求項7の何れか一項に記載の方法。 - 前記第2のデータ信号に基づいて、前記出力信号の振幅と振幅閾値との関係を判定することは、
クロックロック信号が検出された場合、設定長さの第2のデータ信号を読み取ることと、
前記第2のデータ信号内の値が1であるビットの数を統計し、又は前記第2のデータ信号内の各ビットの値を累計することと、
値が1であるビットの数が設定値以上である場合、又は累計の結果が設定値以上である場合、前記出力信号の振幅が前記振幅閾値に達していると判定することと、
値が1であるビットの数、又は累計の結果が設定値より小さい場合、前記出力信号の振幅が前記振幅閾値より低いと判定することと
を含む請求項8に記載の方法。 - 監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正することは、
前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザの補償機能をオンにすることと、
開始状態に基づいて、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、第1のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの高周波ゲインを増大させることと、
アナログイコライザの高周波ゲインが上限値まで増大した後に監視される順方向アイパターンの高さが依然として前記アイパターンの高さ閾値に達していない場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、少なくとも1段のオン状態ではないアナログイコライザの補償機能をオンにして高周波ゲインを増大させる動作を繰り返して実行するか、又は第2のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させることと
を含む請求項1から請求項9の何れか一項に記載の方法。 - 監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、前記補正命令に従って、前記アナログフロントエンド回路内のアナログイコライザに対して補正することは、
前記出力信号の振幅が振幅閾値以上であり、且つ、アナログイコライザの低周波ゲインが下限値以上である場合、監視される順方向アイパターンの高さが前記アイパターンの高さ閾値に達するまで、第2のステップサイズで前記アナログフロントエンド回路内のアナログイコライザの低周波ゲインを減少させること
を含む請求項1から請求項9の何れか一項に記載の方法。 - 前記開始状態は、アナログイコライザの低周波ゲインが最大値に設定され、アナログイコライザの高周波ゲインが最小値に設定されていることを含む
請求項10に記載の方法。 - メモリと、プロセッサと、メモリに記憶されて且つプロセッサ上で実行できるコンピュータプログラムとを含む制御チップであって、
前記プログラムが前記プロセッサにより実行された場合、請求項1から請求項12の何れか一項に記載のアナログイコライザの補正方法を実現する
制御チップ。 - アナログフロントエンド回路と、監視回路と、請求項13に記載の制御チップとを含む受信機であって、
前記アナログフロントエンド回路の出力側は前記監視回路の入力側に接続されており、
前記監視回路の出力側は前記制御チップの入力側に接続されており、
前記制御チップは、前記監視回路の監視結果に応じて前記アナログフロントエンド回路内のアナログイコライザに対して補正するように構成されている
受信機。 - 前記監視回路は、第1の決定回路と、クロックデータリカバリ回路と、第2の決定回路とを含み、
前記第1の決定回路は、前記クロックデータリカバリ回路から供給される二相クロックに従って前記アナログフロントエンド回路の出力信号をサンプリングして、第1のデータ信号とエッジ信号とを得るように構成されており、
前記第2の決定回路は、サンプリングクロックに従って前記出力信号をサンプリングして、第2のデータ信号を得るように構成されている
請求項14に記載の受信機。 - プロセッサによって実行された場合、請求項1から請求項12の何れか一項に記載のアナログイコライザの補正方法を実現するコンピュータプログラムが記憶されている
コンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011289876.4A CN114513393A (zh) | 2020-11-17 | 2020-11-17 | 模拟均衡器的校正方法、控制芯片、接收机及存储介质 |
CN202011289876.4 | 2020-11-17 | ||
PCT/CN2021/122631 WO2022105468A1 (zh) | 2020-11-17 | 2021-10-08 | 模拟均衡器的校正方法、控制芯片、接收机及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023545548A true JP2023545548A (ja) | 2023-10-30 |
Family
ID=81546247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023523303A Pending JP2023545548A (ja) | 2020-11-17 | 2021-10-08 | アナログイコライザの補正方法、制御チップ、受信機及び記憶媒体 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2023545548A (ja) |
CN (1) | CN114513393A (ja) |
WO (1) | WO2022105468A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114615116B (zh) * | 2022-05-13 | 2022-09-06 | 南京沁恒微电子股份有限公司 | 一种通信协议自适应信道均衡器及其均衡方法 |
CN116132329B (zh) * | 2023-04-10 | 2023-06-20 | 龙迅半导体(合肥)股份有限公司 | 一种均衡器参数测试方法及装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI459769B (zh) * | 2010-12-30 | 2014-11-01 | Phison Electronics Corp | 可適應化等化電路及其方法 |
US10326620B2 (en) * | 2017-05-31 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for background calibration of multi-phase parallel receivers |
CN107995135B (zh) * | 2017-10-31 | 2021-07-23 | 北京集创北方科技股份有限公司 | 信道衰减补偿系统、方法、电路、存储介质及处理器 |
CN107920038A (zh) * | 2017-10-31 | 2018-04-17 | 北京集创北方科技股份有限公司 | 均衡器调节方法和装置 |
JP2021132239A (ja) * | 2018-05-15 | 2021-09-09 | ソニーセミコンダクタソリューションズ株式会社 | 受信装置、および通信システム |
CN109766232B (zh) * | 2019-01-15 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种PCIe压力眼图测试校准方法 |
US10574487B1 (en) * | 2019-04-08 | 2020-02-25 | Kandou Labs, S.A. | Sampler offset calibration during operation |
-
2020
- 2020-11-17 CN CN202011289876.4A patent/CN114513393A/zh active Pending
-
2021
- 2021-10-08 WO PCT/CN2021/122631 patent/WO2022105468A1/zh active Application Filing
- 2021-10-08 JP JP2023523303A patent/JP2023545548A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN114513393A (zh) | 2022-05-17 |
WO2022105468A1 (zh) | 2022-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9847893B2 (en) | Digital equalizer adaptation using on-die instrument | |
US8229020B2 (en) | Integrated equalization and CDR adaptation engine with single error monitor circuit | |
US7961823B2 (en) | System and method for adjusting multiple control loops using common criteria | |
US8654884B2 (en) | Channel equalization using application specific digital signal processing in high-speed digital transmission systems | |
JP2023545548A (ja) | アナログイコライザの補正方法、制御チップ、受信機及び記憶媒体 | |
US8290028B2 (en) | Input/output circuit | |
US20100020860A1 (en) | Methods And Apparatus For Joint Adaptation Of Transmitter Transversal Filter In Communication Devices | |
US10447509B1 (en) | Precompensator-based quantization for clock recovery | |
US8848769B2 (en) | Joint transmitter and receiver gain optimization for high-speed serial data systems | |
EP3780478A1 (en) | Phase detection method, phase detection circuit, and clock recovery device | |
US8964827B2 (en) | Adaptation of equalizer settings using error signals sampled at several different phases | |
KR0134340B1 (ko) | 블라인드 등화시스템의 알고리즘제어방법 | |
CN118044159A (zh) | 基于来自误差切片器的样本的ctle均衡器适应的方法和装置 | |
CN110493152B (zh) | 基于频谱平衡方法的自适应均衡电路 | |
CN107920038A (zh) | 均衡器调节方法和装置 | |
CN116827735A (zh) | 一种用于以太网判决反馈结构切换双模式的系数更新方法 | |
US9160580B2 (en) | Adaptive equalizer utilizing eye diagram | |
KR20220088159A (ko) | 집적 회로 및 이의 동작 방법 | |
CN109639305A (zh) | 一种实现数据接收处理的方法及接收机 | |
CN117743231B (zh) | 时钟数据恢复电路初始采样位置调整方法 | |
US12034576B2 (en) | Receiver and transmitter adaptation using stochastic gradient hill climbing with genetic mutation | |
US11381431B2 (en) | Receiver and transmitter adaptation using stochastic gradient hill climbing with genetic mutation | |
WO2023098483A1 (zh) | 信号接收方法、装置、电子设备及存储介质 | |
CN117319148A (zh) | 信号的补偿方法及装置 | |
CN117395106A (zh) | 一种信号的均衡方法、电子设备及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240822 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240917 |