CN114615116B - 一种通信协议自适应信道均衡器及其均衡方法 - Google Patents

一种通信协议自适应信道均衡器及其均衡方法 Download PDF

Info

Publication number
CN114615116B
CN114615116B CN202210519728.XA CN202210519728A CN114615116B CN 114615116 B CN114615116 B CN 114615116B CN 202210519728 A CN202210519728 A CN 202210519728A CN 114615116 B CN114615116 B CN 114615116B
Authority
CN
China
Prior art keywords
ctle
cdr
phase tracking
tracking module
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210519728.XA
Other languages
English (en)
Other versions
CN114615116A (zh
Inventor
庞玉帛
欧阳翔
刘德良
杨仲盼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Qinheng Microelectronics Co ltd
Original Assignee
Nanjing Qinheng Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Qinheng Microelectronics Co ltd filed Critical Nanjing Qinheng Microelectronics Co ltd
Priority to CN202210519728.XA priority Critical patent/CN114615116B/zh
Publication of CN114615116A publication Critical patent/CN114615116A/zh
Application granted granted Critical
Publication of CN114615116B publication Critical patent/CN114615116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878Line equalisers; line build-out devices
    • H04L25/03885Line equalisers; line build-out devices adaptive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

本发明公开了一种通信协议自适应信道均衡器及其均衡方法,包括CTLE补偿电路、比较器缓存数据单元及CDR相位跟踪模块、CDR锁定状态判断模块、CTLE自适应算法模块、CTLE曲线选择模块,CDR锁定状态判断模块用于判断CDR相位跟踪模块的锁定状态,输出CDR锁定状态信号;CTLE自适应算法模块与CTLE曲线选择模块分别用于在CDR相位跟踪模块为锁定状态和失锁状态时调节CTLE补偿电路。本发明实现成本低、精度高、误差小、可靠性高。

Description

一种通信协议自适应信道均衡器及其均衡方法
技术领域
本发明属于电子电路设计领域,具体地涉及适用于通信协议的自适应信道均衡器及其均衡方法。
背景技术
随着串行编码器和解码器(SERDES)技术的发展,提供快速可靠的数据通信通常是复杂的且具有挑战性,因为信道衰减、符号间的干扰(ISI)、串扰、随机和确定性抖动以及系统噪声等都可能会使信号质量严重恶化,这导致了在接收端恢复信号会很艰难。例如,在USB3.0 规范中,定义了信道均衡的部分协议,包括FFE/CTLE的模拟均衡曲线,以及适用于USB3.0的信道均衡训练序列(TSEQ)。但是,该协议并没有详细说明接收器自适应均衡的具体方法。
传统的自适应均衡方法一般采用以下几种:
1)模拟域通过积分电路对高低频功率进行检测,判断其响应曲线。
2)通过采样脉冲响应序列进行数字域FFT得到中低频功率,然后进行判断。
这两种方法都是直接找到需要均衡的系数,直接调节CTLE(连续线性均衡器)电路,电路复杂需要额外的硬件资源,造成电路面积增加,功耗大,成本高,但是精度却有限、误差大。
3)另外存在一种基于电平方式的自适应调节方法,但需要多加一路EYE-SCAN(眼图扫描)电路,通过对经过CTLE之后的信号眼图进行监测,形成ERR(误差信号),再经过LMS算法对CTLE系数进行调节。
该方法额外需要增加一路眼图扫描电路,同样会增加电路面积和成本,实现起来较为复杂。
4)传统的基于数据边沿的调节方式,是通过对连续几个周期数据和这周期内最后一个数据的单边沿来对均衡状态进行判决,然后根据判决结果调整均衡器的boosting(局部抬升)增益。该方式电路简单,调节方便。但是如果CDR(时钟数据恢复单元)没有完全锁定,采样时钟没有聚焦到数据眼图的中心位置,自适应算法逻辑很有可能就会朝着完全错误的方向调整boosting增益,导致均衡失效。
发明内容
发明目的:为了解决现有技术中信道自适应均衡实现成本高、精度差、误差大、易失败等问题,本发明提供一种通信协议自适应信道均衡器。
本发明的另一目的是提供一种通信协议自适应信道均衡方法。
技术方案:一种通信协议自适应信道均衡器,包括CTLE补偿电路、比较器缓存数据单元及CDR相位跟踪模块,比较器缓存数据单元输入端连接CTLE补偿电路的输出端,比较器缓存数据单元的输出端连接CDR相位跟踪模块的输入端,CDR相位跟踪模块的输出端连接比较器缓存数据单元的时钟端口,还包括:
CDR锁定状态判断模块,用于判断在均衡阶段下CDR相位跟踪模块的锁定状态,输出CDR锁定状态信号;
CTLE自适应算法模块、CTLE曲线选择模块,输入端均连接比较器缓存数据单元的输出端,输出端均连接CTLE补偿电路,控制端输入CDR锁定状态信号,CTLE自适应算法模块与CTLE曲线选择模块分别用于在CDR相位跟踪模块锁定和失锁状态时调节CTLE补偿电路。
进一步地,CTLE自适应算法模块用于在CDR相位跟踪模块锁定时,通过判断CTLE补偿状态更新CTLE补偿电路的调节系数,直到CTLE收敛。
进一步地,所述CTLE自适应算法模块包括依次连接的补偿状态识别单元、Kn累加器、判决器、方形滤波器及CTLE系数累加器,所述补偿状态识别单元用于根据补偿状态识别码通过滑动筛选方式确定各窗对应的均衡补偿系数的调整值,Kn累加器用于将各窗对应的均衡补偿系数的调整值进行累加,判决器用于符号判决,方形滤波器将滤波后的信号送入CTLE系数累加器,CTLE系数累加器将更新后的CTLE补偿电路的调节系数传送至CTLE补偿电路。
进一步地,所述CTLE曲线选择模块用于在CDR相位跟踪模块失锁时,以轮询方式选择CTLE补偿电路的调节系数,直到CDR相位跟踪模块锁定。
进一步地,所述CDR锁定状态判断模块包括依次连接的接收数据缓冲器、TSEQ检测器、TSEQ计数器及CDR状态判决器,接收数据缓冲器的输入端连接比较器缓存数据单元的输出信号,所述TSEQ检测器用于检测输入信号中的TSEQ序列,CDR状态判决单元用于根据检测出的TSEQ序列的次数判断CDR相位跟踪模块的锁定状态。
一种通信协议自适应信道均衡方法,包括以下步骤:
接收信道信号,对信号进行CTLE补偿,对补偿后的信号进行采集,得到采样信息,CDR相位跟踪模块利用采样信息恢复采样时钟供采样使用;
判断CDR相位跟踪模块的锁定状态,若CDR相位跟踪模块失锁,则执行粗调步骤;若CDR相位跟踪模块锁定,则执行细调步骤;
所述粗调步骤包括:设定CTLE补偿电路系数的默认值,按顺序在CTLE补偿电路的调节系数的可选范围内轮询,直到CDR相位跟踪模块锁定,停止粗调步骤,进入细调步骤;
所述细调步骤包括:根据采样信息判断CTLE补偿状态,根据CTLE补偿状态更新CTLE补偿电路的调节系数,直到CTLE收敛。
进一步地,所述细调步骤中,判断CTLE补偿状态的方法包括:
一组采样信息包括两个边沿信息及两个数据信息,按照相位关系及采样顺序将多组采样信息排列成判决序列;根据补偿状态识别码对判决序列进行滑动筛选,确定各窗对应的均衡补偿系数的调整值Kn,将Kn进行累加;再进行符号判决,符号判决后的数据通过方形滤波器滤波后送入CTLE系数累加器;所述方形滤波器设定溢出上限和溢出下限,将数据与溢出上限、溢出下限进行比较,若数据为溢出上限以上,则向CTLE系数累加器输入+1;若数据为溢出下限以下,则向CTLE系数累加器输入-1;CTLE系数累加器将更新后的CTLE补偿电路的调节系数传输至CTLE补偿电路;
其中,通过补偿状态识别码确定均衡补偿系数的调整值,根据对照表实现,所述对照表为:
Figure 159313DEST_PATH_IMAGE001
x为1或0。
进一步地,CTLE收敛的判断方法为:细调步骤中,根据周期时间内所有更新的CTLE补偿电路的系数的极差判断CTLE是否收敛,设定收敛阈值,若极差不超过收敛阈值,则认为CTLE收敛,将CTLE补偿电路的调节系数锁定在出现频率最高的值。
进一步地,CDR相位跟踪模块锁定状态的判断方法包括:
提取采样信息中的数据信息,按照相位关系及采样顺序将多组数据信息排列成检测序列;提供通信协议中规定的TSEQ序列,从检测序列中检测TSEQ序列;统计在固定时间内检测出的TSEQ序列的次数;设定第一阈值,当统计出的次数在第一阈值以下时,认为CDR相位跟踪模块失锁;当统计出的次数超过第一阈值时,认为CDR相位跟踪模块已锁定。
进一步地,CDR相位跟踪模块锁定状态的判断过程中还包括对CTLE补偿电路收敛的判断:还设定第二阈值,第二阈值大于第一阈值,当统计出的次数在第一阈值以下时,认为CDR相位跟踪模块失锁;当统计出的次数超过第一阈值但在第二阈值以下时,认为CDR相位跟踪模块锁定,但CTLE未收敛;当统计出的次数超过第二阈值时,认为CDR相位跟踪模块锁定,且CTLE收敛。
相比较现有技术,本发明提供一种通信协议自适应信道均衡器及其均衡方法,存在以下有益效果:
(1)相比传统的单一调节方式,本方法采用粗调加细调的联合调节方式,并以CDR是否锁定为条件,选择合适的调节方式。通过粗调可以避免系统因信道均衡不到位使CDR陷入Slicer采样错误->鉴相错误->CDR失能->恢复时钟偏离眼图中心->Slicer采样错误的死循环,避免系统永久性失锁,从而有效地提高系统的稳定性和容忍度。CTLE细调中对CTLE的自适应算法时序进行了设计,采用双边沿的判决方式,相比单边沿方式,可以保证在CDR未锁定时,自适应算法不会朝着完全相反的方向调节,均衡的稳定性和准确度得到了进一步的提高。
(2)将BoxFilter(方形滤波器)引入到CTLE自适应算法中,有效的降低CTLE曲线切换的频率,从而避免因CTLE曲线切换过快而导致较大的信号抖动。通过分析CDR跟踪带宽与CTLE更新带宽引入抖动的关系,创新性地提出以BoxFilter和超限溢出的方式将CTLE更新带宽控制在CDR跟踪带宽之内。
(3)进一步地,针对类似USB3.0这种开启了SSC(扩频时钟)的通信协议,提出一种特殊的CDR锁定状态判断方法,对TSEQ(均衡训练序列)进行检测。根据CDR已能恢复出的数据统计结果,来对CDR的状态进行反推,以目标结果来间接判断CDR当前的状态。避免了对相位误差的检测,即使在开启SSC的情况下,检测结果也能够直接且有效。
(4)明确给出了CDR跟踪锁定与CTLE工作之间的时序关系,给出了CTLE收敛状态和收敛值的判决方法,保证CTLE更新与CDR之间不会互相影响,避免了系统出现功能互斥导致宕机的情况出现。
附图说明
图1为通信协议自适应信道均衡器的整体框图;
图2为CTLE自适应算法模块的结构示意图;
图3为比较器缓冲单元的结构示意图;
图4为信号补偿码与识别码的对应关系图示;
图5为CDR锁定状态判断模块的结构示意图;
图6为经过自适应信道均衡前与均衡后的波形对比图;
图7为CTLE曲线选择模块与TSEQ检测器检测码字的工作过程图;
图8为CTLE自适应算法模块的调节曲线及锁定过程图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步解释说明。
实施例一:
一种通信协议自适应信道均衡器,如图1所示,包括CTLE补偿电路、比较器缓存数据单元、CDR相位跟踪模块、CDR锁定状态判断模块、CTLE自适应算法模块(细调模块)及CTLE曲线选择模块(粗调模块)。
比较器缓存数据单元输入端连接CTLE补偿电路的输出端,比较器缓存数据单元的输出端连接CDR相位跟踪模块的输入端,CDR相位跟踪模块的输出端连接比较器缓存数据单元的时钟端口,CDR锁定状态判断模块、CTLE自适应算法模块及CTLE曲线选择模块的输入端均连接比较器缓存数据单元的输出端。
如图3所示,比较器缓存数据单元包括四路SLICER(动态时钟电压比较器)及DEMUX(解复用器),考虑到CTLE补偿电路的调节系数微调自适应算法层面需要进行大量的逻辑运算,以及数字部分的时序约束要求,将DEMUX设计成1:10(不限于这个比例,可根据实际需要调整)。4路比较器工作在半速率时钟下即2.5Ghz,分别对经CTLE均衡后的信号边沿E(103/104)和数据D(105/106)进行采样。并经过DEMUX降速缓冲成4组250M的(E0、D0、E1、D1)的数据,每组10bit。将(E0、D0、E1、D1)提供给CDR相位跟踪模块、CTLE自适应算法模块及CDR锁定状态判断模块。
CDR相位跟踪模块利用DEMUX后的数据信息和边沿信息对输入信号进行相位跟踪,保证本地的时钟边沿和数据边沿完全对齐。并产生4路半速率时钟,相位分别为0°/90°/180°/270°。并根据DEMUX的比例产生一路250Mhz的时钟供DEMUX和CTLE自适应算法模块使用。CDR相位跟踪模块的实现方式多样,只要满足协议规定的抖动带宽和抖动容限即可。本实施例暂用基于PLL的双环路结构,设计了相应指标的CDR相位跟踪模块,实际设计不限于本方案。
CDR锁定状态判断模块,用于在均衡阶段下判断CDR相位跟踪模块锁定状态,输出CDR锁定状态信号。可设定时间周期,如每隔10us判断一次。CDR锁定状态判断模块可以采用基于鉴相器的相位检测误差△≈0的方法实现。按照超前滞后锁相环法的原理,CDR电路与输入数据同步后,超前脉冲和滞后脉冲应该交替出现。假设超前和滞后脉冲随机出现的概率均为50%,给定一个鉴相误判概率,假设误判的概率为0.5%,则1000周期内,统计超前(early)和滞后(late)交替出现的最小次数只要≥900,即判决当前CDR已经锁定。
CTLE自适应算法模块、CTLE曲线选择模块输出端均连接CTLE补偿电路,控制端连接CDR锁定状态判断模块的输出端,根据CDR相位跟踪模块锁定状态信号选择使用哪个模块来调节CTLE补偿电路。CTLE曲线选择模块用于在CDR相位跟踪模块失锁时粗调CTLE补偿电路。CTLE自适应算法模块用于在CDR相位跟踪模块锁定时细调CTLE补偿电路。通过粗调和细调两步调整得到精确的补偿系数K输入该电路,CTLE补偿电路选择K对应的补偿曲线,由此在频域对信道进行线性补偿。
所述CTLE曲线选择模块用于在CDR相位跟踪模块失锁时,以轮询方式选择CTLE补偿电路的调节系数KL,直到CDR相位跟踪模块锁定。CTLE补偿电路提供多组补偿曲线的电路对信号进行补偿,各补偿曲线分别对应不同调节系数,如1~8分别代表八组补偿曲线,其频响特性固定,高频补偿的大小与调节系数的数值大小一一对应。具体调节系数的选择范围可根据协议及电路的复杂度、精度等综合因素来确定。
CTLE自适应算法模块用于在CDR相位跟踪模块锁定后,通过判断CTLE补偿状态更新CTLE补偿电路的系数,直到CTLE补偿电路收敛。如图2所示,所述CTLE自适应算法模块包括依次连接的补偿状态识别单元、Kn累加器、判决器、方形滤波器及CTLE系数累加器,所述补偿状态识别单元用于根据补偿状态识别码通过滑动筛选方式确定输入信号各窗对应的均衡补偿系数的调整值,Kn累加器用于将各窗对应的调整值进行累加,判决器用于符号判决(即判断是+还是-),方形滤波器将滤波后的信号送入CTLE系数累加器,方形滤波器设溢出上限和溢出下限,将送入信号与溢出上限、下限对比,并输出溢出值。当位于溢出上限以上时,向CTLE系数累加器输入+1,位于溢出下限以下时,向CTLE系数累加器输入-1。CTLE系数累加器将更新后的CTLE补偿电路的调节系数Kh传送至CTLE补偿电路。
为了判断CTLE何时收敛,CTLE自适应算法模块中还包括CTLE收敛判决器,CTLE收敛判决器用于根据周期时间内所有更新的CTLE补偿电路的系数的极差判断CTLE是否收敛,设定收敛阈值,若极差不超过收敛阈值,则认为CTLE收敛。
一种通信协议自适应信道均衡方法,包括以下步骤:
接收信道信号,对信号进行CTLE补偿,对补偿后的信号进行采集,得到采样信息,一组采样信息包括两个数据信息和两个边沿信息,CDR相位跟踪模块利用采样信息恢复四相采样时钟供采样使用;
判断CDR的锁定状态,若CDR相位跟踪模块失锁,则执行粗调步骤;若CDR相位跟踪模块已锁定,则执行细调步骤;
所述粗调步骤包括:设置CTLE补偿电路系数的默认值,从默认值开始按一定顺序轮询。比如本实施例中默认值设为最大值8,开始粗调时,补偿系数从8到1依次轮询,同时每隔10us判断一次CDR相位跟踪模块锁定状态,直到CDR相位跟踪模块锁定时,停止粗调步骤,进入细调步骤。
所述细调步骤包括:根据采样信息判断CTLE补偿状态,根据CTLE补偿状态更新CTLE补偿电路的调节系数,直到CTLE收敛。细调结束后CDR锁定状态判断模块输出CDR锁定状态标志、CTLE自适应算法模块输出CTLE收敛信号。
为避免CDR未锁定情况下CTLEboosting增益调整错误,相比传统基于单边沿的判决方式,本方法采样基于双边沿(每组采样信息都需要用到两个边沿信息)的判决方式,当CDR失锁即采样时钟相位偏离眼图中心位置较大时,判决当前均衡状态不明,即CTLE系数保持不变。根据采样信息判断CTLE补偿状态的方法包括:
一组采样信息中包含四相信息(两个数据信息和两个边沿信息),按照相位关系及采样顺序将多组采样信息排列成判决序列(E0、D0、E1、D1……E2N-1、D2N-1);根据补偿状态识别码对判决序列进行滑动筛选,以边沿信息(En)为窗的起点,每8个连续数据为一组形成一个窗,例如(E0、D0、E1、D1、E2、D2、E3、D3)、(E1、D1、E2、D2、E3、D3、E4、D4),直到最后一个窗(E2N-4、D2N-4、E2N-3、D2N-3、E2N-2、D2N-2、E2N-1、D2N-1),根据对照表判断补偿状态,并确定各窗内信号对应的均衡补偿系数的调整值Kn,欠均衡状态下需要+1,过均衡状态下需要-1;将各窗对应的均很补偿系数的调整值Kn进行累加。
上述对照表为:
Figure 718864DEST_PATH_IMAGE002
x为1或0,即不判断该位数据,任意值均符合。该对照表所对应的信号示意图如图4所示,其中,FP0、FP2代表欠均衡,补偿系数需要+1;FP1、FP3代表过均衡,补偿系数需要-1。
将累加的结果通过判决器进行符号判决,判决值Kv因信道噪声和SLICER噪声的存在出现较大的波动,因此送入BoxFilter,进行进一步滤波和整形,滤波后的数值会由于欠均衡或者过均衡状态整体出现递增或递减的趋势。方形滤波器设置溢出上限和溢出下限,若数据为溢出上限以上,则向CTLE系数累加器输入+1;若数据为溢出下限以下,则向CTLE系数累加器输入-1;CTLE系数累加器根据方形滤波器输出的数值与原系数进行累加,得到更新后的系数Kh。此外,还需要保证Kh不会超出CTLE补偿电路可选的系数范围(1~8),具体可用限幅器实现。
关于溢出上限和溢出下限的取值:CTLE的曲线切换会引入额外的抖动,总体上看只要保证引入的抖动带宽和幅度在CDR可跟踪的抖动容限内即可,即满足条件(3)。而CTLE系数的更新时钟由于噪声的存在,导致其必然满足条件(2),因此只要保证满足条件(1),即L>=100,即可保证CTLE更新系数造成的抖动带宽必然在CDR的可跟踪带宽(4.9Mhz)内。
Figure 170705DEST_PATH_IMAGE003
CTLE锁定检测单元对最终的系数Kh再进行一次大概率判决,得到最终锁定的CTLE系数值,并且在10us之内对Kh的极差进行判决,CTLE 收敛后最多在3条曲线内切换,即
Figure 503597DEST_PATH_IMAGE004
,则将Kh锁定在出现频率最高的值。
溢出上限、溢出下限的绝对值不能设置太小,比如应设在100以上,保证CTLE系数的更新频率小于CDR环路可跟踪带宽(Tolerance Corner),这能保证CTLE更新系数造成的抖动会被CDR环路有效跟踪。
通常情况下,信号会按照先粗调再细调的顺序,最终将CTLE补偿电路的系数调节到合适的均衡状态。
实施例二
实施例二与实施例一相比,区别在于CDR锁定状态判断模块不同。
由于CDR的有效锁定及对其锁定状态的判断便成了数字方式自适应均衡的先决条件。CDR恢复的采样时钟相位是否处于数据眼图中心的合适位置,直接决定SLICER的采集效果,进而影响数字方式信道均衡功能的有效性。
但是针对USB3.0协议来说,为了降低EMI,协议中规定要在物理层中加入SSC,即一个带宽固定而频率周期性变化的时钟。这无疑给CDR的相位跟踪状态判断增加了巨大的困难和挑战,甚至靠常规鉴定手段是无法完成的,因此很大概率上会使数字方式的均衡功能失效。
本实施例针对USB3.0的应用场景,对CDR锁定状态判断进一步提出了一种优选方法。本实施例不限于USB3.0场景,可应用于任何通信协议中,尤其适用于在物理层加入SSC的通信协议。
如图5,所述CDR锁定状态判断模块包括依次连接的接收数据缓冲器、TSEQ检测器、TSEQ计数器及CDR状态判决器,接收数据缓冲器的输入端连接比较器缓存数据单元的输出信号,所述TSEQ检测器对数据信息进行滑动筛选,针对USB3.0 Specification(Revision1.0)中规定的均衡训练序列进行实时监测,比如每10us对TSEQ序列出现的次数进行一次统计,CDR状态判决单元用于根据检测出的TSEQ序列的次数判断CDR的锁定状态。
具体判断方法为:提取比较器缓存数据单元输出的采样信息中的两相数据信息(D0、D1),按照相位关系及采样顺序将多组数据信息排列成检测序列;统计在10us内检测出的TSEQ序列的次数;设定第一阈值,当统计出的次数在第一阈值以下时,认为CDR失锁;当统计出的次数超过第一阈值时,认为CDR已锁定。本实施例设置第一阈值为10,当检测次数为0~10时,认为CDR失锁;当检测次数>10时,认为CDR锁定。
CDR锁定过程中的恢复时钟可能在任意位置存在,因此偶尔会检测到TSEQ序列,但随着CDR的不断调整,这个过程不会持续很久,所以设置了第一阈值来区分两种状态,而不是简单用采集到和未采集定性判断。
如图6为实验中经过USB3.0信道的信号均衡前与均衡后的波形对比图,可以很明显的看出,均衡前的信号因信道对高频的衰减,脉冲间出现了较长的拖尾导致波形失真,码间干扰严重。均衡后的信号由于均衡器对高频的补偿作用,拖尾消除,脉冲波形得到了明显的恢复,码间干扰得到了明显的抑制。
图7、图8分别为粗调、细调的曲线及过程图。图7中看到在第一个10us内,未检测到TSEQ 序列,CDR LOCK信号拉低,表示此时系统处于完全失锁状态,CTLE锁定状态信号拉高,表示CTLE粗调使能,开始调整CTLE系数。在第二个10us周期内,检测到了TSEQ序列,但CTLE均衡未到位,存在误码时,此时开始细调。如图8所示,判决器输出表示当前是欠均衡还是过均衡,该值因噪声的存在呈现不规则的跳变,但是其整体趋势经过滤波器之后局部表现出整体上升或者下降,其溢出值送入CTLE系数累加器,得到输出的累加结果,该值即为CTLE曲线的选择值。如图所示,其最终经过一段时间的调整稳定在几个值的范围内,经过收敛判决器的判断,CTLE收敛信号拉高表示CTLE收敛,细调结束。
实施例三:
实施例三与实施例二相比,区别在于CTLE收敛判断方法不同。
实施例三在实施例二通过检测TSEQ序列判断CDR锁定的方案的基础上,直接在CDR锁定状态判断过程中同时判断了CTLE是否收敛。
CDR锁定状态判断方法中,除了设置第一阈值,还设置了第二阈值,第二阈值大于第一阈值,当统计出的次数在第一阈值以下时,认为CDR失锁;当统计出的次数超过第一阈值但在第二阈值以下时,认为CDR锁定,但CTLE未收敛;当统计出的次数超过第二阈值时,认为CDR锁定,且CTLE收敛。例如本实施例中设置第一阈值为10,第二阈值为150,CDR锁定状态及CTLE收敛状态如下表所示。
Figure 19767DEST_PATH_IMAGE005
其中,CDR状态用STATE0、STATE1、STATE2分别表示三种状态。STATE0时,CDR完全失锁,开启CTLE曲线选择模块进行粗调;STATE1时,CDR锁定,CTLE均衡未到位,即存在误码,开启CTLE自适应算法模块进行细调;STATE2时,CDR锁定,CTLE均衡到位,CTLE曲线选择模块、CTLE自适应算法模块均无需开启,粗调细调都不需要,均衡实现。

Claims (6)

1.一种通信协议自适应信道均衡器,包括CTLE补偿电路、比较器缓存数据单元及CDR相位跟踪模块,所述比较器缓存数据单元包括四路动态时钟电压比较器及解复用器,比较器缓存数据单元用于对CTLE补偿电路的输出信号进行采样,输出采样信息;比较器缓存数据单元输入端连接CTLE补偿电路的输出端,比较器缓存数据单元的输出端连接CDR相位跟踪模块的输入端,CDR相位跟踪模块的输出端连接比较器缓存数据单元的时钟端口,其特征在于,还包括:
CDR锁定状态判断模块,用于判断在均衡阶段下CDR相位跟踪模块的锁定状态,输出CDR锁定状态信号;
CTLE自适应算法模块、CTLE曲线选择模块,输入端均连接比较器缓存数据单元的输出端,输出端均连接CTLE补偿电路,控制端输入CDR锁定状态信号,CTLE自适应算法模块与CTLE曲线选择模块分别用于在CDR相位跟踪模块锁定和失锁状态时调节CTLE补偿电路;
CTLE自适应算法模块用于在CDR相位跟踪模块锁定时,通过判断CTLE补偿状态更新CTLE补偿电路的调节系数,直到CTLE收敛;所述CTLE自适应算法模块包括依次连接的补偿状态识别单元、Kn累加器、判决器、方形滤波器及CTLE系数累加器,所述补偿状态识别单元用于根据补偿状态识别码通过滑动筛选方式确定各窗对应的均衡补偿系数的调整值,Kn累加器用于将各窗对应的均衡补偿系数的调整值进行累加,判决器用于符号判决,方形滤波器将滤波后的信号送入CTLE系数累加器,CTLE系数累加器将更新后的CTLE补偿电路的调节系数传送至CTLE补偿电路;
所述CTLE曲线选择模块用于在CDR相位跟踪模块失锁时,以轮询方式选择CTLE补偿电路的调节系数,直到CDR相位跟踪模块锁定。
2.根据权利要求1所述的通信协议自适应信道均衡器,其特征在于,所述CDR锁定状态判断模块包括依次连接的接收数据缓冲器、TSEQ检测器、TSEQ计数器及CDR状态判决器,接收数据缓冲器的输入端连接比较器缓存数据单元的输出信号,所述TSEQ检测器用于检测输入信号中的TSEQ序列,CDR状态判决单元用于根据检测出的TSEQ序列的次数判断CDR相位跟踪模块的锁定状态。
3.一种通信协议自适应信道均衡方法,其特征在于,包括以下步骤:
接收信道信号,对信号进行CTLE补偿,对补偿后的信号进行采集,得到采样信息,CDR相位跟踪模块利用采样信息恢复采样时钟供采样使用;
判断CDR相位跟踪模块的锁定状态,若CDR相位跟踪模块失锁,则执行粗调步骤;若CDR相位跟踪模块锁定,则执行细调步骤;
所述粗调步骤包括:设定CTLE补偿电路系数的默认值,按顺序在CTLE补偿电路的调节系数的可选范围内轮询,直到CDR相位跟踪模块锁定,停止粗调步骤,进入细调步骤;
所述细调步骤包括:根据采样信息判断CTLE补偿状态,根据CTLE补偿状态更新CTLE补偿电路的调节系数,直到CTLE收敛;
所述细调步骤中,判断CTLE补偿状态的方法包括:
一组采样信息包括两个边沿信息及两个数据信息,按照相位关系及采样顺序将多组采样信息排列成判决序列;根据补偿状态识别码对判决序列进行滑动筛选,确定各窗对应的均衡补偿系数的调整值Kn,将Kn进行累加;再进行符号判决,符号判决后的数据通过方形滤波器滤波后送入CTLE系数累加器;所述方形滤波器设定溢出上限和溢出下限,将数据与溢出上限、溢出下限进行比较,若数据为溢出上限以上,则向CTLE系数累加器输入+1;若数据为溢出下限以下,则向CTLE系数累加器输入-1;CTLE系数累加器将更新后的CTLE补偿电路的调节系数传输至CTLE补偿电路。
4.根据权利要求3所述的通信协议自适应信道均衡方法,其特征在于,CTLE收敛的判断方法为:细调步骤中,根据周期时间内所有更新的CTLE补偿电路的系数的极差判断CTLE是否收敛,设定收敛阈值,若极差不超过收敛阈值,则认为CTLE收敛,将CTLE补偿电路的调节系数锁定在出现频率最高的值。
5.根据权利要求3所述的通信协议自适应信道均衡方法,其特征在于,CDR相位跟踪模块锁定状态的判断方法包括:
提取采样信息中的数据信息,按照相位关系及采样顺序将多组数据信息排列成检测序列;提供通信协议中规定的TSEQ序列,从检测序列中检测TSEQ序列;统计在固定时间内检测出的TSEQ序列的次数;设定第一阈值,当统计出的次数在第一阈值以下时,认为CDR相位跟踪模块失锁;当统计出的次数超过第一阈值时,认为CDR相位跟踪模块已锁定。
6.根据权利要求5所述的通信协议自适应信道均衡方法,其特征在于,CDR相位跟踪模块锁定状态的判断过程中还包括对CTLE补偿电路收敛的判断:还设定第二阈值,第二阈值大于第一阈值,当统计出的次数在第一阈值以下时,认为CDR相位跟踪模块失锁;当统计出的次数超过第一阈值但在第二阈值以下时,认为CDR相位跟踪模块锁定,但CTLE未收敛;当统计出的次数超过第二阈值时,认为CDR相位跟踪模块锁定,且CTLE收敛。
CN202210519728.XA 2022-05-13 2022-05-13 一种通信协议自适应信道均衡器及其均衡方法 Active CN114615116B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210519728.XA CN114615116B (zh) 2022-05-13 2022-05-13 一种通信协议自适应信道均衡器及其均衡方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210519728.XA CN114615116B (zh) 2022-05-13 2022-05-13 一种通信协议自适应信道均衡器及其均衡方法

Publications (2)

Publication Number Publication Date
CN114615116A CN114615116A (zh) 2022-06-10
CN114615116B true CN114615116B (zh) 2022-09-06

Family

ID=81870663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210519728.XA Active CN114615116B (zh) 2022-05-13 2022-05-13 一种通信协议自适应信道均衡器及其均衡方法

Country Status (1)

Country Link
CN (1) CN114615116B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116054990B (zh) * 2023-03-31 2023-06-13 南京沁恒微电子股份有限公司 参数自适应的高速SerDes相位跟踪方法及其系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9438409B1 (en) * 2015-07-01 2016-09-06 Xilinx, Inc. Centering baud-rate CDR sampling phase in a receiver
US10038545B1 (en) * 2017-07-26 2018-07-31 Xilinx, Inc. Systems and methods for clock and data recovery
US10721106B1 (en) * 2019-04-08 2020-07-21 Kandou Labs, S.A. Adaptive continuous time linear equalization and channel bandwidth control
CN113315485A (zh) * 2020-02-26 2021-08-27 台湾积体电路制造股份有限公司 决策反馈均衡器
CN114448595A (zh) * 2022-01-27 2022-05-06 高澈科技(上海)有限公司 时钟数据恢复电路以及串行接收机

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2378727A1 (en) * 2010-04-14 2011-10-19 Texas Instruments Limited Channel equalization using application specific digital signal processing in high-speed digital transmission systems
US9397868B1 (en) * 2012-12-11 2016-07-19 Rambus Inc. Split-path equalizer and related methods, devices and systems
US9479366B2 (en) * 2015-01-28 2016-10-25 Texas Instruments Incorporated IIR DFE updating gain and time constants using LMS equations
US9584306B2 (en) * 2015-06-18 2017-02-28 Altera Corporation Phase detection in an analog clock data recovery circuit with decision feedback equalization
CN114513393A (zh) * 2020-11-17 2022-05-17 深圳市中兴微电子技术有限公司 模拟均衡器的校正方法、控制芯片、接收机及存储介质
CN112532550B (zh) * 2020-12-01 2022-08-26 苏州盛科通信股份有限公司 以太网接收端均衡器自动调优系统
CN113992319B (zh) * 2021-10-18 2023-10-13 中国人民解放军国防科技大学 接收机用CDR电路、Duo-Binary PAM4接收机及传输系统
CN113992484A (zh) * 2021-10-19 2022-01-28 中国人民解放军国防科技大学 用于高速串行接口的自适应均衡器及SerDes收发机

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9438409B1 (en) * 2015-07-01 2016-09-06 Xilinx, Inc. Centering baud-rate CDR sampling phase in a receiver
US10038545B1 (en) * 2017-07-26 2018-07-31 Xilinx, Inc. Systems and methods for clock and data recovery
US10721106B1 (en) * 2019-04-08 2020-07-21 Kandou Labs, S.A. Adaptive continuous time linear equalization and channel bandwidth control
CN113315485A (zh) * 2020-02-26 2021-08-27 台湾积体电路制造股份有限公司 决策反馈均衡器
CN114448595A (zh) * 2022-01-27 2022-05-06 高澈科技(上海)有限公司 时钟数据恢复电路以及串行接收机

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
Gao Zhuo et al..A 10 Gb/s receiver with half rate period calibration CDR and CTLE/DFE combiner.《journal of semiconductors》.2009, *
Heejae Hwang et al..A 100 Gb/s Quad-lane SerDes receiver with a PI-based Quarter-Rate All-Digital CDR.《electronics》.2020, *
Nader Kalantari et al..A multichannel serial link receiver with dual-loop clock-and-data recovery and channel equalization.《IEEE transactions on circuits and systems I:regular papers》.2013, *
Sudip Shekhar et al..A Low-Power Bidirectional Link With a Direct Data-sequencing blind oversampling CDR.《IEEE journal of solid-state circuits》.2019, *
张银行.超高速链路的均衡技术研究及关键芯片的设计与实现.《中国优秀博硕士学位论文全文数据库(博士)》.2020, *
舒洲.支持多标准的高速低功耗有线串行接收机的关键技术研究.《中国优秀博硕士学位论文全文数据库(硕士)》.2022, *
苏鹏洲等.一种新型6.25Gb/s CTLE均衡器的设计.《微电子学》.2016, *
阎芳等.基于高速信号传输系统的新型CTLE均衡器.《电光与控制》.2020, *
高速自适应CTLE的研究与芯片设计;朱岛;《中国优秀博硕士学位论文全文数据库(硕士)》;20220215;全文 *

Also Published As

Publication number Publication date
CN114615116A (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
US8208523B2 (en) Digital adaptation circuitry and methods for programmable logic devices
US9973328B2 (en) Receiver with enhanced clock and data recovery
US7639737B2 (en) Adaptive equalization using correlation of edge samples with data patterns
US9191244B2 (en) Equalizer and semiconductor device
EP1672829B1 (en) Method and apparatus for reception of data over digital transmission link
EP1770898A1 (en) Adaptive reception techniques for oversampled receivers
US7356095B2 (en) Hybrid data recovery system
US8451949B2 (en) Clock-data recovery and method for binary signaling using low resolution ADC
CN114615116B (zh) 一种通信协议自适应信道均衡器及其均衡方法
CN103053140A (zh) 自适应型接收系统及自适应型收发系统
US6640194B2 (en) Timing jitter frequency detector for timing recovery systems
CN113728552A (zh) 无时钟恢复情况下的可变增益放大器与采样器偏移校准
US20220231889A1 (en) Frequency detector for clock data recovery
US6975678B1 (en) Apparatus and averaging method for equalizing signals
CN113300703B (zh) 一种基于相位检测的自适应均衡装置及方法
US6782404B2 (en) Jitter tolerance improvement by phase filtration in feed-foward data recovery systems
US6546047B1 (en) Methods and circuits for optimal equalization
CN116054990B (zh) 参数自适应的高速SerDes相位跟踪方法及其系统
CN108880534B (zh) 串行通信中适应可变带宽的时钟数据恢复锁定检测电路
EP4277194A1 (en) Clock adjustment circuit using pattern filter circuit to select predetermined data patterns for phase error detection under acquisition mode and tracking mode and associated clock adjustment method
US9304535B2 (en) Baud rate phase detector with no error latches
JP2962467B2 (ja) タイミング抽出方法
Shim et al. A Stochastic Variable Gain Amplifier Adaptation for PAM-4 signaling
CN117060918A (zh) 时钟调整电路和方法
Kang Analysis of a Data Recovery Circuit with Digital Oversampling Technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant