JP2023534971A - 磁束コンセントレータを備える集積された電流センサ - Google Patents

磁束コンセントレータを備える集積された電流センサ Download PDF

Info

Publication number
JP2023534971A
JP2023534971A JP2023503139A JP2023503139A JP2023534971A JP 2023534971 A JP2023534971 A JP 2023534971A JP 2023503139 A JP2023503139 A JP 2023503139A JP 2023503139 A JP2023503139 A JP 2023503139A JP 2023534971 A JP2023534971 A JP 2023534971A
Authority
JP
Japan
Prior art keywords
hall effect
magnetic concentrator
sensor
current
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023503139A
Other languages
English (en)
Inventor
ウォン リー ドック
ビトー ジョー
ライヤン グリーン キース
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2023534971A publication Critical patent/JP2023534971A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207Constructional details independent of the type of device used
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/202Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586Insulating layers on lead frames
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Abstract

パッケージ電流センサ(100)が、リードフレーム(102)と、集積回路(106)と、絶縁スペーサ(104)と、第1の磁気コンセントレータ(108)と、第2の磁気コンセントレータ(110)とを含む。リードフレーム(102)は導体(103)を含む。絶縁スペーサ(104)は、リードフレーム(102)と集積回路(106)との間にある。第1の磁気コンセントレータ(108)は、導体(103)と整合される。第2の磁気コンセントレータ(110)は、導体(103)と整合される。

Description

非接触電流感知は、特に高電流レベルに対し、電流フローを安全に測定するために様々な用途で用いられている。開ループ電流感知はコスト効率の高い解決策を提供し、この解決策において、導電体を通る電流の流れによって生成された磁場が磁気コア内部に集束され、磁気センサが、磁場を測定し、電流フローを推定するために用いられる出力信号を提供する。開ループアプローチは、典型的に、ほとんど電力を消費せず、高電流を測定するために低感度センサを使用することができる。
高電圧絶縁及び浮遊磁場に対する耐性を提供する電流センサにおいて、パッケージ化された電流センサが、リードフレームと、集積回路と、絶縁スペーサと、第1の磁気コンセントレータと、第2の磁気コンセントレータとを含む。リードフレームは導体を含む。絶縁スペーサは、リードフレームと集積回路との間にある。第1の磁気コンセントレータは、導体と整合される。第2の磁気コンセントレータは、導体と整合される。
別の例において、電流センサが、リードフレームと、集積回路と、絶縁スペーサと、第1の磁気コンセントレータと、第2の磁気コンセントレータとを含む。リードフレームは導体を含む。導体は、電流入力セグメント及び電流出力セグメントを含む。集積回路は、ホール効果センサを含む。絶縁スペーサは、リードフレームと集積回路との間にある。第1の磁気コンセントレータは、電流入力セグメントと整合され、ホール効果センサに重なる。第2の磁気コンセントレータは、電流出力セグメントと整合される。
更なる例において、電流センサが、リードフレームと、第1の磁気コンセントレータと、第2の磁気コンセントレータと、集積回路と、絶縁スペーサとを含む。リードフレームは導体を含む。導体は、電流入力セグメント及び電流出力セグメントを含む。集積回路は、第1のホール効果センサと、第2のホール効果センサと、第3のホール効果センサと、第4のホール効果センサとを含む。絶縁スペーサは、リードフレームと集積回路との間にある。第1の磁気コンセントレータは、集積回路上に金属層として形成され、電流入力セグメント、第1のホール効果センサ、及び第2のホール効果センサに重なる。第2の磁気コンセントレータは、集積回路上に金属層として形成され、電流出力セグメント、第3のホール効果センサ、及び第4のホール効果センサに重なる。
2つの磁気コンセントレータに重なるホール効果センサを含む電流センサの側面図を示す。
2つの磁気コンセントレータに重なるホール効果センサを含む電流センサの上面図を示す。
2つの磁気コンセントレータに重なる4つのホール効果センサを含む電流センサの側面図を示す。
2つの磁気コンセントレータに重なる4つのホール効果センサを含む電流センサの上面図を示す。
浮遊磁場のない、図3の磁気コンセントレータにおける磁場を示す。
浮遊磁場のある、図3の磁気コンセントレータにおける磁場を示す。
本記載に従った電流センサの製造方法のフローチャートを示す。
パッケージ化された電流感知回路の欠点には、集積回路(ホール効果センサ及び/又は他の回路要素を含む)と電流搬送導体との間の制限された電圧絶縁、及び浮遊磁場によって生じる誤差に対する感受性がある。本明細書に記載の電流センサは、集積回路を保護する高電圧絶縁を含む。また、電流センサの幾つかの実装は、浮遊磁場に起因する誤差に対する耐性を提供する、磁気コンセントレータ及びホール効果センサの配置を含む。
図1は、本明細書に従った電流センサ100の側面図を示す。電流センサ100は、リードフレーム102と、絶縁スペーサ104と、集積回路106と、磁気コンセントレータ108と、磁気コンセントレータ110とを含む。リードフレーム102は、測定されるべき電流を搬送する導体103を含む。導体103は、それを介して電流センサ100に電流が流れる、入力レッグ/セグメント103Aと、それを介して電流センサ100から電流が流れる、出力レッグ/セグメント103Bとを含む。絶縁スペーサ104は、リードフレーム102と集積回路106との間に配置されて、導体103上に存在し得る高電圧から集積回路106を絶縁する。絶縁スペーサ104は、ガラス誘電体材料、ポリマーベースの誘電体材料、又はシリコンベースの誘電体材料などの、高絶縁強度(dielectric strength)を有する材料から形成される。電流センサ100の幾つかの実装において、絶縁スペーサ104は、約100~150マイクロメートル(μm)の厚みを有する。
集積回路106は、上に形成されるホール効果センサ112を含む、シリコンダイである。ホール効果センサ112は、水平ホール効果センサである。集積回路106は、絶縁スペーサ104と磁気コンセントレータ108と磁気コンセントレータ110との間に配置される。幾つかの実装において、集積回路106は、約150~250μmの厚みを有する。集積回路106は、リードフレーム102と集積回路106との間の電気信号の転送のためにボンドワイヤ114によってリードフレーム102に結合される。
磁気コンセントレータ108は、電流出力レッグ/セグメント103Bと整合され、これに重なり、そのため電流出力レッグ/セグメント103B内の電流フローによって生成される磁束を集束させるようにする。同様に、磁気コンセントレータ110は、電流入力レッグ/セグメント103Aと整合され、これに重なり、そのため電流入力レッグ/セグメント103A内の電流フローによって生成される磁束を集束させるようにする。磁気コンセントレータ108及び磁気コンセントレータ110の周りの磁束は、電流入力レッグ/セグメント103A及び電流出力レッグ/セグメント103B内を流れる電流に比例する。100の幾つかの実装において、磁気コンセントレータ108及び110は、ウェハレベル処理の一部として電気めっきによって集積回路106上に形成/堆積される。このように、磁気コンセントレータ108及び110ならびにホール効果センサ112の整合は、正確に制御される。磁気コンセントレータ108及び110は、鉄-ニッケル合金などの軟磁性材料で形成されてもよい。
ホール効果センサ112は、磁気コンセントレータ108と磁気コンセントレータ110との間に配置され、磁気コンセントレータ108及び磁気コンセントレータ110の両方の一部に重なる。例えば、ホール効果センサ112は、磁気コンセントレータ108の端部108Aと磁気コンセントレータ110の端部110Aとに重なる。ホール効果センサ112は磁気コンセントレータ108及び磁気コンセントレータ110の周りの磁束を検出し、検出された磁束に基づいて、電流入力レッグ/セグメント103A及び電流出力レッグ/セグメント103B内を流れる電流に比例する出力電圧を生成する。
図2は、電流センサ100の上面図を示す。導体103、磁気コンセントレータ108、磁気コンセントレータ110、及びホール効果センサ112が図2に示されている。図2に示されるように、導体103は「U字形」又は「馬蹄形」である。電流センサ100の様々な実装において、導体103は、任意の形状を有し得る。磁気コンセントレータ108は電流出力レッグ/セグメント103B及びホール効果センサ112に重なり、磁気コンセントレータ110は、電流入力レッグ/セグメント103A及びホール効果センサ112に重なる
図3は、本記載に従った電流センサ300の側面図を示す。電流センサ300は、リードフレーム302と、絶縁スペーサ304と、集積回路306と、磁気コンセントレータ308と、磁気コンセントレータ310とを含む。リードフレーム302は、測定されるべき電流を搬送する導体303を含む。導体303は、それを介して電流センサ300に電流が流れる入力レッグ/セグメント303Aと、それを介して電流センサ300から電流が流れる出力レッグ/セグメント303Bとを含む。絶縁スペーサ304は、リードフレーム302と集積回路306との間に配置されて、導体303上に存在し得る高電圧から集積回路306を絶縁する。絶縁スペーサ304は、ガラス誘電体材料、ポリマーベースの誘電体材料、又はシリコンベースの誘電体材料などの、高絶縁強度を有する材料から形成される。幾つかの実装において、絶縁スペーサ304は、約100~150マイクロメートル(μm)の厚みを有する。
集積回路306は、その上に形成される、ホール効果センサ312と、ホール効果センサ314と、ホール効果センサ316と、ホール効果センサ318とを含むシリコンダイである。ホール効果センサ312、ホール効果センサ314、ホール効果センサ316、及びホール効果センサ318は、水平ホール効果センサである。集積回路306は、絶縁スペーサ304と磁気コンセントレータ308と磁気コンセントレータ310との間に配置される。幾つかの実装において、集積回路306は、約150~250μmの厚みを有する。集積回路306は、リードフレーム302と集積回路306との間の電気信号の転送のためにボンドワイヤ320によってリードフレーム302に結合される。
磁気コンセントレータ308は、電流出力レッグ/セグメント303Bと整合され、これに重なり、そのため電流出力レッグ/セグメント303B内の電流フローによって生成される磁束を集束させるようにする。同様に、磁気コンセントレータ310は、電流入力レッグ/セグメント303Aと整合され、これに重なり、そのため電流入力レッグ/セグメント303A内の電流フローによって生成される磁束を集束させるようにする。磁気コンセントレータ308及び磁気コンセントレータ310の周りの磁束は、電流入力レッグ/セグメント303A及び電流出力レッグ/セグメント303B内を流れる電流に比例する。磁気コンセントレータ308及び磁気コンセントレータ310は、鉄-ニッケル合金などの軟磁性材料の、円形磁気ディスク、八角形磁気ディスク、楕円形磁気ディスク、多角形磁気ディスクなどの形態で提供され得る。300の幾つかの実装において、磁気コンセントレータ308及び310は、ウェハレベル処理の一部として電気めっきによって集積回路306上に形成/堆積される。このように、磁気コンセントレータ308及び310ならびにホール効果センサ312~318の整合は、正確に制御される。
ホール効果センサ312は、磁気コンセントレータ308の端部308Aに重なるように配置される。ホール効果センサ314は、ホール効果センサ312とは反対の磁気コンセントレータ308の端部に重なるように配置される。ホール効果センサ312及びホール効果センサ314は、磁気コンセントレータ308の周りの磁束を検出し、検出された磁束に基づいて、電流出力レッグ/セグメント303B内を流れる電流に比例する出力電圧を生成する。
ホール効果センサ316は、磁気コンセントレータ310の端部310Aに重なるように配置される。ホール効果センサ318は、ホール効果センサ316とは反対の磁気コンセントレータ310の端部に重なるように配置される。ホール効果センサ316及びホール効果センサ318は、磁気コンセントレータ310の周りの磁束を検出し、検出された磁束に基づいて、電流入力レッグ/セグメント303A内を流れる電流に比例する出力電圧を生成する。
図4は、電流センサ300の上面図を示す。導体303、磁気コンセントレータ308、磁気コンセントレータ310、ホール効果センサ312、ホール効果センサ314、ホール効果センサ316、及びホール効果センサ318が図4に示されている。図4に示されるように、導体303は「U字形」である。磁気コンセントレータ308は、電流出力レッグ/セグメント303B、ホール効果センサ312、及びホール効果センサ314に重なる。磁気コンセントレータ310は、電流入力レッグ/セグメント303A、ホール効果センサ316、及びホール効果センサ318に重なる。
磁気コンセントレータ308は、電流出力レッグ/セグメント303Bの線形部分に重なるように配置される。例えば、磁気コンセントレータ308は、導体303の頂点404よりも電流入力レッグ/セグメント303Bの端部402に近い。磁気コンセントレータ310は、電流入力レッグ/セグメント303Aの線形部分を覆うように配置される。例えば、磁気コンセントレータ310は、導体303の頂点404よりも電流入力レッグ/セグメント303Aの端部406に近い。磁気コンセントレータ308及び磁気コンセントレータ310の位置決めは、浮遊磁場による誤差の相殺を助ける。
図5は、浮遊磁場が存在しない、磁気コンセントレータ308及び310内の磁場を示す。こういった磁場の場合、集積回路306上に設けられた加算回路要素は、ホール効果センサ312~318の出力を以下のように加算する。
out=-VHall1+VHall2+VHall3-VHall4
ここで、Voutは加算回路要素の出力であり、電流入力レッグ/セグメント303A及び電流出力レッグ/セグメント303B内を流れる電流に比例する。VHall1は、ホール効果センサ312の出力である。VHall2は、ホール効果センサ314の出力である。VHall3はホール効果センサ316の出力であり、VHall4はホール効果センサ318の出力である。
図6は、浮遊磁場が存在する、磁気コンセントレータ308及び310内の磁場を示す。
out=-(VHall1+Vstray)+(VHall2-Vstray)+(VHall3+Vstray)-(VHall4-Vstray
ここで、Vstrayは、浮遊磁場によってホール効果センサ312~318に誘起される電圧である。
導体303内を流れる電流は、磁気コンセントレータ308及び磁気コンセントレータ310の周りで相対する面内磁場を生成する。ホール効果センサ312~318は、出力電圧を生成するためこれらの相対する磁場を測定する。ホール効果センサ312~318の出力の加算は、浮遊磁場による電圧を相殺する。このように、電流センサ300の実装は、浮遊磁場によって生じる電流測定誤差を受けない。
図7は、本記載に従った電流センサを製造するための方法700のフローチャートを示す。便宜上順次示されているが、示されている行為の少なくとも幾つかが、異なる順で実施され得、及び/又は並列に実施され得る。また、幾つかの実装が、示された行為のうちの幾つかのみを行い得る。方法700において、ブロック702及び704の動作は、ウェハレベル処理中に実施され、ブロック706~710の動作はパッケージレベル処理中に実施される。
ブロック702において、電気回路要素が集積回路306上に形成される。従って、回路要素はウェハのダイ上に形成され、ダイは集積回路106のインスタンスに対応する。ダイ上に形成された電気回路要素は、ホール効果センサ312~318と、ホール効果センサ312~318の出力を処理する加算回路要素とを含む。
ブロック704において、磁気コンセントレータ308及び310は、集積回路106上に形成される。従って、ウェハ上に設けられた集積回路106上の各インスタンス上に磁気コンセントレータ308、310のインスタンスが形成される。磁気コンセントレータ308及び310は、磁性材料の1つ又は複数の層として各ダイの表面上に電気めっきされる。磁気コンセントレータ308及び310の位置は、ウェハレベルでのマスキングによって確立されるので、磁気コンセントレータ308及び310とホール効果センサ312~318との整合は磁気コンセントレータ308及び310とホール効果センサ312~318との間の磁場の通信を改善するために、正確に制御され得る。
個片化の後、集積回路106は、ブロック706~710においてパッケージ化される。ブロック706において、絶縁スペーサ304がリードフレーム302上に配置される。例えば、絶縁スペーサ304は、エポキシ又は他の接着剤を用いてリードフレーム302に接合され得る。方法700の幾つかの実装において、絶縁スペーサ300は、個片化の後ではなく、個片化の前にウェハに接合される
ブロック708において、集積回路306は、絶縁スペーサ304上に配置される。例えば、集積回路306は、エポキシ又は他の接着剤を用いて絶縁スペーサ304に接合され得る。
ブロック710において、集積回路306をリードフレーム302に電気的に結合するために、ボンドワイヤ320が付加される。リードフレーム302(又はその一部)、絶縁スペーサ304、及び集積回路306を保護するために、封止化合物が適用され得る。
本記載では、「結合する」という用語が本記載と一貫する機能的関係を可能にする、接続、通信、又は信号経路を包含し得る。例えば、デバイスAが、或る行為を実施するためデバイスBを制御する信号を生成する場合、第1の例において、デバイスAはデバイスBに結合され、又は第2の例において、介在構成要素CがデバイスAとデバイスBとの間の機能的関係を実質的に変更しない場合に、デバイスAは、介在構成要素Cを介してデバイスBに結合され、そのため、デバイスBは、デバイスAによって生成された制御信号を介してデバイスAによって制御される。
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。

Claims (20)

  1. パッケージ化された電流センサであって、
    導体を含むリードフレームと、
    集積回路と、
    前記リードフレームと前記集積回路との間の絶縁スペーサと、
    前記導体と整合される磁気コンセントレータと、
    を含む、パッケージ化された電流センサ。
  2. 請求項1に記載のパッケージ化された電流センサであって、前記集積回路が、前記磁気コンセントレータと整合されるホール効果センサを含む、パッケージ化された電流センサ。
  3. 請求項2に記載のパッケージ化された電流センサであって、
    前記磁気コンセントレータが第1の磁気コンセントレータであり、
    前記パッケージ化された電流センサが第2の磁気コンセントレータを含み、
    前記ホール効果センサが第1の磁気コンセントレータと第2の磁気コンセントレータとの間にある、
    パッケージ化された電流センサ。
  4. 請求項3に記載のパッケージ化された電流センサであって、前記ホール効果センサが、第1の磁気コンセントレータの端部と前記第2の磁気コンセントレータの端部とに重なる、パッケージ化された電流センサ。
  5. 請求項1に記載のパッケージ化された電流センサであって、前記集積回路が、
    前記磁気コンセントレータの端部と整合される第1のホール効果センサと、
    前記第1のホール効果センサとは反対の前記磁気コンセントレータの端部と整合される第2のホール効果センサと、
    を含む、パッケージ化された電流センサ。
  6. 請求項5に記載のパッケージ化された電流センサであって、
    前記磁気コンセントレータが第1の磁気コンセントレータであり、
    前記パッケージ化された電流センサが、第2の磁気コンセントレータを含み、
    前記集積回路が、
    前記第2の磁気コンセントレータの端部と整合される第3のホール効果センサと、
    前記第3のホール効果センサとは反対の前記第2の磁気コンセントレータの端部と整合される第4のホール効果センサと、
    を含む、
    パッケージ化された電流センサ。
  7. 請求項6に記載のパッケージ化された電流センサであって、
    前記導体が、電流入力レッグと、電流出力レッグとを含み、
    前記第1の磁気コンセントレータが前記電流入力レッグと整合され、
    前記第2の磁気コンセントレータが前記電流出力レッグと整合される、
    パッケージ化された電流センサ。
  8. 請求項3に記載のパッケージ化された電流センサであって、前記第1の磁気コンセントレータ及び前記第2の磁気コンセントレータが前記集積回路上に電気めっきされる、パッケージ化された電流センサ。
  9. 請求項3に記載のパッケージ化された電流センサであって、前記第1の磁気コンセントレータ及び前記第2の磁気コンセントレータが、軟磁性材料の円形ディスク又は軟磁性材料の多角形ディスクを含む、パッケージ電流センサ。
  10. 電流センサであって、
    電流入力セグメントと電流出力セグメントとを含む導体を含む、リードフレームと、
    ホール効果センサを含む集積回路と、
    前記リードフレームと前記集積回路との間の絶縁スペーサと、
    前記電流入力セグメントと整合され、前記ホール効果センサに重なる第1
    の磁気コンセントレータと、
    前記電流出力セグメントと整合される第2の磁気コンセントレータと、
    を含む、電流センサ。
  11. 請求項10に記載の電流センサであって、前記第2の磁気コンセントレータが前記ホール効果センサに重なる、電流センサ。
  12. 請求項10に記載の電流センサであって、
    前記ホール効果センサが第1のホール効果センサであり、
    前記集積回路が、前記第1のホール効果センサとは反対の前記第1の磁気コンセントレータの端部に重なる第2のホール効果センサを含む、
    電流センサ。
  13. 請求項12に記載の電流センサであって、前記集積回路が、前記第2の磁気コンセントレータの端部に重なる第3のホール効果センサを含む、電流センサ。
  14. 請求項13に記載の電流センサであって、前記集積回路が、前記第3のホール効果センサとは反対の前記第2の磁気コンセントレータの端部に重なる第4のホール効果センサを含む、電流センサ。
  15. 請求項10に記載の電流センサであって、前記第1の磁気コンセントレータ及び前記第2の磁気コンセントレータが、軟磁性材料の円形ディスクを含む、電流センサ。
  16. 請求項10に記載の電流センサであって、前記第1の磁気コンセントレータ及び前記第2の磁気コンセントレータが、軟磁性材料の多角形ディスクを含む、電流センサ。
  17. 電流センサであって、
    電流入力セグメントと電流出力セグメントとを含む導体を含む、リードフレーム
    と、
    集積回路であって、第1ホール効果センサと、第2のホール効果センサと、第3のホール効果センサと、第4のホール効果センサとを含む、前記集積回路と、
    前記リードフレームと前記集積回路との間の絶縁スペーサと、
    前記集積回路上に金属層として形成される第1の磁気コンセントレータと第2の磁気コンセントレータと、
    を含み、
    前記第1の磁気コンセントレータが、前記電流入力セグメントと、前記第1のホール効果センサと、前記第2のホール効果センサとに重なり、
    前記第2の磁気コンセントレータが、前記電流出力セグメントと、前記第3のホール効果センサと、前記第4のホール効果センサとに重なる、
    電流センサ。
  18. 請求項17に記載の電流センサであって、
    前記第1のホール効果センサが前記第1の磁気コンセントレータの端部に重なり、
    前記第2のホール効果センサが前記第1のホール効果センサとは反対の前記第1の磁気コンセントレータの端部に重なる、
    電流センサ。
  19. 請求項17に記載の電流センサであって、
    前記第3のホール効果センサが前記第2の磁気コンセントレータの端部に重なり、
    前記第4のホール効果センサが前記第1のホール効果センサとは反対の前記第2の磁気コンセントレータの端部に重なる、
    電流センサ。
  20. 請求項17に記載の電流センサであって、前記第1の磁気コンセントレータ及び前記第2の磁気コンセントレータが、円形磁気ディスク又は多角形磁気ディスクを含む、電流センサ。
JP2023503139A 2020-07-17 2021-07-13 磁束コンセントレータを備える集積された電流センサ Pending JP2023534971A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/932,299 2020-07-17
US16/932,299 US11422167B2 (en) 2020-07-17 2020-07-17 Integrated current sensor with magnetic flux concentrators
PCT/US2021/041364 WO2022015685A1 (en) 2020-07-17 2021-07-13 Integrated current sensor with magnetic flux concentrators

Publications (1)

Publication Number Publication Date
JP2023534971A true JP2023534971A (ja) 2023-08-15

Family

ID=79292246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023503139A Pending JP2023534971A (ja) 2020-07-17 2021-07-13 磁束コンセントレータを備える集積された電流センサ

Country Status (5)

Country Link
US (2) US11422167B2 (ja)
EP (1) EP4182707A4 (ja)
JP (1) JP2023534971A (ja)
CN (1) CN115917332A (ja)
WO (1) WO2022015685A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3992652A1 (en) * 2020-11-03 2022-05-04 Melexis Technologies SA Magnetic sensor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59609089D1 (de) * 1995-10-30 2002-05-23 Sentron Ag Zug Magnetfeldsensor und Strom- oder Energiesensor
DE602005003777T2 (de) * 2005-02-15 2008-12-04 C.R.F. Società Consortile per Azioni, Orbassano Oberflächenmontierter integrierter Stromsensor
US7358724B2 (en) * 2005-05-16 2008-04-15 Allegro Microsystems, Inc. Integrated magnetic flux concentrator
EP1772737A3 (de) * 2005-10-08 2008-02-20 Melexis Technologies SA Baugruppe zur Strommessung
US7768083B2 (en) * 2006-01-20 2010-08-03 Allegro Microsystems, Inc. Arrangements for an integrated sensor
DE102008041859A1 (de) * 2008-09-08 2010-03-11 Robert Bosch Gmbh Magnetfeldsensoranordnung zur Messung von räumlichen Komponenten eines magnetischen Feldes
US20100188078A1 (en) * 2009-01-28 2010-07-29 Andrea Foletto Magnetic sensor with concentrator for increased sensing range
DE102011107703B4 (de) * 2011-07-13 2015-11-26 Micronas Gmbh Integrierter Stromsensor
DE102011121298A1 (de) * 2011-12-19 2013-06-20 Micronas Gmbh Integrierter Magnetfeldsensor und Verfahren für eine Messung der Lage eines ferromagnetischen Werkstückes mit einem integrierten Magnetfeldsensor
US10345343B2 (en) * 2013-03-15 2019-07-09 Allegro Microsystems, Llc Current sensor isolation
US9857437B2 (en) * 2015-04-10 2018-01-02 Allegro Microsystems, Llc Hall effect sensing element
US9810721B2 (en) * 2015-12-23 2017-11-07 Melexis Technologies Sa Method of making a current sensor and current sensor
RU2656237C2 (ru) * 2016-07-14 2018-06-04 Роберт Дмитриевич Тихонов Магнитный датчик тока с пленочным концентратором
US11255700B2 (en) * 2018-08-06 2022-02-22 Allegro Microsystems, Llc Magnetic field sensor
EP3671228B1 (en) * 2018-12-12 2023-03-29 Melexis Technologies SA Current sensor with integrated current conductor

Also Published As

Publication number Publication date
CN115917332A (zh) 2023-04-04
US20220018879A1 (en) 2022-01-20
EP4182707A1 (en) 2023-05-24
EP4182707A4 (en) 2024-01-17
US11422167B2 (en) 2022-08-23
WO2022015685A1 (en) 2022-01-20
US20220357369A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
KR101366007B1 (ko) 집적 센서의 배치
US6812687B1 (en) Semiconductor current detector of improved noise immunity
EP1107328B1 (en) Current detector having a Hall-effect device
JP4575153B2 (ja) 電流測定方法および電流測定装置
US20050248005A1 (en) Integrated circuit leadframes patterned for measuring the accurate amplitude of changing currents
JP2007121239A (ja) 電流センサ及びその製造方法
JP2011069837A5 (ja)
JP2011075576A5 (ja)
JP2023534971A (ja) 磁束コンセントレータを備える集積された電流センサ
JP6234263B2 (ja) 電流センサ
JP6346738B2 (ja) 電流センサ
JP4200358B2 (ja) ホール素子を備えた電流検出装置
JP6767212B2 (ja) 電流センサ
JP2004325352A (ja) 電流センサ
JP6830585B1 (ja) 応力インピーダンスセンサ素子および応力インピーダンスセンサ
JP5771129B2 (ja) 半導体装置の製造方法
JP5620075B2 (ja) 磁界センサおよびこれを用いた磁界測定方法
JP2013205201A (ja) 電流センサ及び電流センサパッケージ
JP2015200546A (ja) センサ構造
CN113574403A (zh) 磁场传感器