JP2011069837A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011069837A5 JP2011069837A5 JP2010281804A JP2010281804A JP2011069837A5 JP 2011069837 A5 JP2011069837 A5 JP 2011069837A5 JP 2010281804 A JP2010281804 A JP 2010281804A JP 2010281804 A JP2010281804 A JP 2010281804A JP 2011069837 A5 JP2011069837 A5 JP 2011069837A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor portion
- current
- current conductor
- hall effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 377
- 239000000758 substrate Substances 0.000 claims description 285
- 230000001808 coupling Effects 0.000 claims description 36
- 238000010168 coupling process Methods 0.000 claims description 29
- 238000005859 coupling reaction Methods 0.000 claims description 29
- 229920000642 polymer Polymers 0.000 claims description 26
- 239000011810 insulating material Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims 2
- 230000005355 Hall effect Effects 0.000 description 200
- 230000004907 flux Effects 0.000 description 48
- 239000000789 fastener Substances 0.000 description 35
- 230000035945 sensitivity Effects 0.000 description 32
- 238000000034 method Methods 0.000 description 27
- 239000012212 insulator Substances 0.000 description 25
- 229910000679 solder Inorganic materials 0.000 description 18
- 239000000919 ceramic Substances 0.000 description 13
- 241001442055 Vipera berus Species 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000576 coating method Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- CFAKWWQIUFSQFU-UHFFFAOYSA-N 2-hydroxy-3-methylcyclopent-2-en-1-one Chemical compound CC1=C(O)C(=O)CC1 CFAKWWQIUFSQFU-UHFFFAOYSA-N 0.000 description 2
- 239000001837 2-hydroxy-3-methylcyclopent-2-en-1-one Substances 0.000 description 2
- 229920002160 Celluloid Polymers 0.000 description 2
- 229920001721 Polyimide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910000529 magnetic ferrite Inorganic materials 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 230000000087 stabilizing Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 210000001503 Joints Anatomy 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 238000005524 ceramic coating Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Description
本発明は、一般に電流センサに関し、より詳細には、集積回路パッケージ内の小型化された電流センサに関する。
当技術分野で知られているように、一つのタイプの従来の電流センサは、電流導体の近傍で磁場変換器(例えばホール効果または磁気抵抗変換器)を使用する。磁場変換器は、電流導体を通って流れる電流によって誘導される磁場に比例する大きさを有する出力信号を発生する。
いくつかの典型的なホール効果電流センサは、ギャップ付トロイド磁束収束器を含み、ホール効果素子がトロイドギャップ内に位置決めされる。ホール効果デバイスおよびトロイドは、ハウジング内に組み立てられ、ハウジングは、印刷回路板に実装可能である。使用時、ワイヤなど個別の電流導体が、トロイドの中心を通される。そのようなデバイスは、高さと回路板面積との両方の点で望ましくなく大きくなる傾向がある。
他のホール効果電流センサは、誘電体材料、例えば回路板に実装されたホール効果素子を含む。一つのそのような電流センサは、欧州特許出願第EP0867725号に記載されている。さらに他のホール効果電流センサは、欧州特許出願第EP1111693号に記載されているように、基板、例えばシリコン基板上に実装されたホール効果素子を含む。
様々なパラメータが、感度および線形性を含めた電流センサの性能を特徴付ける。感度は、感知される電流に応答したホール効果変換器からの出力電圧の変化の大きさに関係付けられる。線形性は、感知される電流に正比例してホール効果変換器からの出力電圧が変化する度合いに関係付けられる。
電流センサの感度は、様々な因子に関係付けられる。一つの重要な因子は、電流導体の近くで発生され、ホール効果素子によって感知される磁場の磁束収束である。このために、いくつかの電流センサが、磁束収束器を使用する。特に磁束収束器が使用されない電流センサのための別の重要な因子は、ホール効果素子と電流導体との間の物理的な離隔である。
本発明によれば、集積回路電流センサは、電流導体部を提供するように結合された少なくとも二つのリード線を有するリードフレームと、一つまたは複数の磁場変換器が配設される第1の表面であって、電流導体部の近位にある第1の表面、および電流導体部から遠位にある第2の表面を有する基板とを含む。一つの特定の実施形態では、基板は、電流導体部の上方にある基板の第1の表面と、前記第1の表面の上方にある基板の第2の表面とを有して配設される。この特定の実施形態では、基板は、従来の向きに関して集積回路内
で上下逆に向けられる。
で上下逆に向けられる。
この特定の構成では、電流センサは、電流導体部のごく近傍に位置決めされた一つまたは複数の磁場変換器を設けられ、改良された感度をもたらす。さらに、電流センサは、小さな集積回路パッケージ内に提供される。
本発明の別の態様によれば、集積回路を製造する方法が、複数のリード線を有するリードフレームを提供するステップであって、複数のリード線のうちの少なくとも二つが一緒に結合されて電流導体部を形成するステップと、所定の形状を有する断面を電流導体部に提供するために電流導体部をエッチングするステップとを含む。一つの特定の実施形態では、所定の形状は、T字形である。別の実施形態では、所定の形状は、リードフレームの大部分の厚さよりも小さい最小寸法を有する長方形状である。
この特定の構成では、電流導体部の表面の上に磁束密度がより多く集中されるように電流導体部が提供される。したがって、電流導体部の近くに実装された磁場変換器が、増加された磁場を受け、改良された感度を有する電流センサをもたらす。
本発明の別の態様によれば、集積回路は、複数のリード線を有するリードフレーム部を含み、第1の電流導体部が、複数のリード線のうちの少なくとも二つを備える。また、集積回路は、第1の表面および反対の第2の表面を有する基板を含み、第1の表面が前記第1の電流導体部の近位にあり、第2の表面が前記第1の電流導体部から遠位にある。一つまたは複数の磁場変換器が、前記基板の第1の表面上に配設される。集積回路は、さらに、基板の第1の表面上にデポジットされ、一つまたは複数の磁場変換器の近位に配設され、第1の電流導体部に結合された第2の電流導体部を含む。
本発明の別の態様によれば、集積回路は、複数のリード線を有し、複数のリード線のうちの少なくとも二つの結合を備える電流導体部を有するリードフレームを含む。また、集積回路は、第1の表面および反対の第2の表面を有する基板を含む。基板の第1の表面は、電流導体部の近位にあり、基板の第2の表面は、電流導体部から遠位にある。リード線の各一つが、それぞれの長さを有し、リード線の各一つが、リード線の長さ全体にわたって基板の第2の表面よりも基板の第1の表面に近くなるように選択された方向に湾曲部を有する。また、集積回路は、基板とリードフレームの電流導体部との間に配設された絶縁層と、基板の第1の表面上に配設された一つまたは複数の磁場変換器とを含む。
本発明のさらに別の態様によれば、集積回路は、複数のリード線を有し、複数のリード線のうちの少なくとも二つを備える第1の電流導体部を有するリードフレーム部を含む。また、集積回路は、第1の表面および反対の第2の表面を有する基板を含む。基板の第1の表面は、第1の電流導体部の近位にあり、基板の第2の表面は、第1の電流導体部から遠位にある。また、集積回路は、基板の第1の表面上に配設された一つまたは複数の磁場変換器を含む。集積回路は、さらに、基板の第1の表面の近位にデポジットされ、一つまたは複数の磁場変換器の近位に配設された第2の電流導体部を含む。第2の電流導体部は、第1の電流導体部に結合される。集積回路は、さらに、第2の電流導体部と基板の第1の表面との間に配設された絶縁層を含む。
本発明のさらに別の態様によれば、集積回路は、複数のリード線を有し、複数のリード線のうちの少なくとも二つを備える電流導体部を有するリードフレームを含む。集積回路は、さらに、第1の表面および反対の第2の表面を有する基板を含み、第1の表面が電流導体部の近位にあり、第2の表面が前記電流導体部から遠位にある。集積回路は、さらに、前記基板の第1の表面上に配設された一つまたは複数の磁場変換器と、基板とリードフレームの電流導体部との間に配設された絶縁層とを含む。絶縁層は、セラミック層を備え
る介在絶縁層、リードフレームと関連付けられた、リードフレーム溶射絶縁層、リードフレーム被覆絶縁層、またはリードフレーム酸化物絶縁層の少なくとも一つを備えるリードフレーム絶縁層、あるいは基板と関連付けられた、基板被覆絶縁層または基板酸化物絶縁層の少なくとも一つを備える基板絶縁層のうち少なくとも一つを含む。
る介在絶縁層、リードフレームと関連付けられた、リードフレーム溶射絶縁層、リードフレーム被覆絶縁層、またはリードフレーム酸化物絶縁層の少なくとも一つを備えるリードフレーム絶縁層、あるいは基板と関連付けられた、基板被覆絶縁層または基板酸化物絶縁層の少なくとも一つを備える基板絶縁層のうち少なくとも一つを含む。
本発明のさらに別の態様によれば、集積回路は、複数のリード線と、複数のリード線のうちの少なくとも二つを備える電流導体部とを有するリードフレーム部を含む。また、集積回路は、第1の表面および反対の第2の表面を有する基板を含む。第1の表面は、電流導体部の近位にあり、第2の表面は、電流導体部から遠位にある。また、集積回路は、電流導体部の近位に配設された一つまたは複数の磁場感知素子を含む。また、集積回路は、基板の第1の表面上に配設され、一つまたは複数の磁場感知素子に結合された電流感知回路を含む。電流感知回路は、電流導体部を通って流れる電流を示す出力信号を提供するように適合される。また、集積回路は、基板の第1の表面上に配設された過電流回路を含む。過電流回路は、電流と関連付けられた電圧降下を感知するように適合され、さらに、電圧降下に応答して出力信号を提供するように適合される。過電流回路からの出力信号は、過電流回路によって感知された電流が所定の電流よりも上であることを示す。
本発明のさらに別の態様によれば、集積回路は、複数のリード線と、複数のリード線のうちの少なくとも二つを備える第1の電流導体部とを有するリードフレームを含む。また、集積回路は、複数のリード線のうちの少なくとも二つの結合を備える分流導体部を含む。集積回路は、さらに、第1の表面および反対の第2の表面を有する基板を含む。基板の第1の表面は、第1の電流導体部の近位にあり、基板の第2の表面は、第1の電流導体部から遠位にある。また、集積回路は、前記基板の第1の表面上に配設された一つまたは複数の磁場変換器を含む。
本発明のさらに別の態様によれば、電流センサは、複数のリード線を有するリードフレームを含む。第1の電流導体部が、複数のリード線のうちの少なくとも二つを含む。また、電流センサは、第1の表面および反対の第2の表面を有する基板を含む。第1の表面は、第1の電流導体部の近位にあり、第2の表面は、第1の電流導体部から遠位にある。また、電流センサは、前記基板の第1の表面に配設された一つまたは複数の磁場変換器と、一つまたは複数の磁場変換器の近位にあり、基板の第1の表面と第1の電流導体部との間に配設された電磁シールドとを含む。電磁シールドは、電磁シールド内で誘導される渦電流を低減するように選択された少なくとも一つの特徴部を有する。
本発明のさらに別の態様によれば、電流センサは、複数のリード線を有するリードフレームと、第1の表面および反対の第2の表面を有する基板とを含む。一つまたは複数の磁場変換器が、基板の第1の表面上に被覆される。また、電流センサは、一つまたは複数の磁場変換器の近位に配設された電磁シールドを含む。電磁シールドは、電磁シールド内で誘導される渦電流を低減するように選択された少なくとも一つの特徴部を有する。
本発明の前述の特徴、および本発明自体は、以下の図面の詳細な説明からより完全に理解することができる。
第1の態様では、集積回路において、複数のリード線を有するリードフレーム部と、前記複数のリード線のうちの少なくとも二つを備える第1の電流導体部と、第1の表面および反対の第2の表面を有する基板であって、前記第1の表面が前記第1の電流導体部の近位にあり、前記第2の表面が前記第1の電流導体部から遠位にある、基板と、前記基板の前記第1の表面上に配設された一つまたは複数の磁場変換器と、前記基板の前記第1の表面にデポジットされた第2の電流導体部であって、前記一つまたは複数の磁場変換器の近位に配設され、前記第1の電流導体部に結合された、第2の電流導体部とを備える。第2の態様
では、前記複数のリード線のうちの前記少なくとも二つが、前記リードフレーム部を通る電流経路を提供する。第3の態様では、前記複数のリード線のうちの前記少なくとも二つが、前記第2の電流導体部を通る電流経路を提供する。第4の態様では、前記基板が、前記第1の電流導体部の上方にある前記基板の前記第1の表面と、前記第1の表面の上方にある前記第2の表面とを有して配設される。第5の態様では、前記第2の電流導体部の少なくとも一部分が、T字形断面を有する。第6の態様では、前記第2の電流導体部の少なくとも一部分が、前記リードフレーム部の厚さよりも小さい最小寸法を有する長方形断面を有する。第7の態様では、前記基板に配設された少なくとも一つの増幅器をさらに備える。
では、前記複数のリード線のうちの前記少なくとも二つが、前記リードフレーム部を通る電流経路を提供する。第3の態様では、前記複数のリード線のうちの前記少なくとも二つが、前記第2の電流導体部を通る電流経路を提供する。第4の態様では、前記基板が、前記第1の電流導体部の上方にある前記基板の前記第1の表面と、前記第1の表面の上方にある前記第2の表面とを有して配設される。第5の態様では、前記第2の電流導体部の少なくとも一部分が、T字形断面を有する。第6の態様では、前記第2の電流導体部の少なくとも一部分が、前記リードフレーム部の厚さよりも小さい最小寸法を有する長方形断面を有する。第7の態様では、前記基板に配設された少なくとも一つの増幅器をさらに備える。
第8の態様では、集積回路において、複数のリード線を有するリードフレームであって、前記複数のリード線のうちの少なくとも二つを備える電流導体部を有する、リードフレームと、第1の表面および反対の第2の表面を有する基板であって、前記第1の表面が前記電流導体部の近位にあり、前記第2の表面が前記電流導体部から遠位にあり、前記リード線の各一つがそれぞれの長さを有し、前記リード線の各一つが、前記リード線の前記長さ全体にわたって、前記基板の前記第2の表面よりも前記基板の前記第1の表面に近くなるように選択された方向に湾曲部を有する、基板と、前記基板および前記リードフレームの前記電流導体部の間に配設された絶縁層と、前記基板の前記第1の表面上に配設された一つまたは複数の磁場変換器とを備える。第9の態様では、前記絶縁層が、ポリマーテープから構成される。第10の態様では、前記絶縁層が、セラミック層から構成される。第11の態様では、前記絶縁層が、前記電流導体部上に配設された絶縁材料を備える。第12の態様では、前記絶縁材料が、ポリマーテープ、ポリマー、セラミック、または酸化物の少なくとも一つを備える。第13の態様では、前記絶縁層が、前記基板上に配設された絶縁材料を備える。第14の態様では、前記絶縁材料が、ポリマーテープ、ポリマー、セラミック、窒化物、または酸化物の少なくとも一つを備える。第15の態様では、前記電流導体部が、前記複数のリード線のうちの前記少なくとも二つの結合を備える。
第16の態様では、集積回路において、複数のリード線を有するリードフレーム部であって、前記複数のリード線のうちの少なくとも二つを備える第1の電流導体部を有する、リードフレーム部と、第1の表面および反対の第2の表面を有する基板であって、前記第1の表面が前記第1の電流導体部の近位にあり、前記第2の表面が前記第1の電流導体部から遠位にある、基板と、前記基板の前記第1の表面上に配設された一つまたは複数の磁場変換器と、前記基板の前記第1の表面の近位にデポジットされた第2の電流導体部であって、前記一つまたは複数の磁場変換器の近位に配設され、前記第1の電流導体部に結合された、第2の電流導体部と、前記第2の電流導体部および前記基板の前記第1の表面の間に配設された絶縁層とを備える。第17の態様では、前記絶縁層が、ポリマーテープから構成される。第18の態様では、前記絶縁層が、セラミック層から構成される。第19の態様では、前記絶縁層が、前記リードフレーム上に配設された絶縁材料を備える。第20の態様では、前記絶縁材料が、ポリマーテープ、ポリマー、セラミック、または酸化物の少なくとも一つを備える。第21の態様では、前記絶縁層が、前記基板の前記第1の表面上に配設された絶縁材料を備える。第22の態様では、前記絶縁材料が、ポリマーテープ、ポリマー、セラミック、窒化物、または酸化物の少なくとも一つを備える。第23の態様では、前記絶縁層の材料が、ポリマー、セラミック、窒化物、または酸化物の少なくとも一つを備える。
第24の態様では、集積回路において、複数のリード線を有するリードフレームであって、前記複数のリード線のうちの少なくとも二つを備える電流導体部を有する、リードフレームと、第1の表面および反対の第2の表面を有する基板であって、前記第1の表面が前記電流導体部の近位にあり、前記第2の表面が前記電流導体部から遠位にある、基板と、前記基板の前記第1の表面上に配設された一つまたは複数の磁場変換器と、前記基板お
よび前記リードフレームの前記電流導体部の間に配設された絶縁層とを備えており、前記絶縁層は、セラミック層を備える介在絶縁層、あるいは前記リードフレームと関連付けられたリードフレーム絶縁層であって、リードフレーム溶射絶縁層、リードフレーム被覆絶縁層、またはリードフレーム酸化物絶縁層の少なくとも一つを備える、リードフレーム絶縁層、あるいは前記基板と関連付けられた基板絶縁層であって、基板被覆絶縁層または基板酸化物絶縁層の少なくとも一つを備える、基板絶縁層、の少なくとも一つを備える。第25の態様では、前記基板の前記第1の表面の近位にデポジットされた第2の電流導体部であって、前記一つまたは複数の磁場変換器の近位に配設され、前記電流導体部に結合された、第2の電流導体部をさらに備える。
よび前記リードフレームの前記電流導体部の間に配設された絶縁層とを備えており、前記絶縁層は、セラミック層を備える介在絶縁層、あるいは前記リードフレームと関連付けられたリードフレーム絶縁層であって、リードフレーム溶射絶縁層、リードフレーム被覆絶縁層、またはリードフレーム酸化物絶縁層の少なくとも一つを備える、リードフレーム絶縁層、あるいは前記基板と関連付けられた基板絶縁層であって、基板被覆絶縁層または基板酸化物絶縁層の少なくとも一つを備える、基板絶縁層、の少なくとも一つを備える。第25の態様では、前記基板の前記第1の表面の近位にデポジットされた第2の電流導体部であって、前記一つまたは複数の磁場変換器の近位に配設され、前記電流導体部に結合された、第2の電流導体部をさらに備える。
第26の態様では、集積回路において、複数のリード線を有するリードフレーム部と、前記複数のリード線のうちの少なくとも二つを備える電流導体部と、第1の表面および反対の第2の表面を有する基板であって、前記第1の表面が前記電流導体部の近位にあり、前記第2の表面が前記電流導体部から遠位にある、基板と、前記電流導体部の近位に配設された一つまたは複数の磁場感知素子と、前記基板の前記第1の表面上に配設され、かつ前記一つまたは複数の磁場感知素子に結合された電流感知回路であって、前記電流感知回路は、前記電流導体部を通って流れる電流を示す出力信号を提供するように適合される、電流感知回路と、前記基板の前記第1の表面上に配設された過電流回路であって、前記過電流回路は、電流と関連付けられた電圧降下を感知するように適合され、さらに、前記電圧降下に応答して出力信号を提供するように適合され、前記出力信号は、前記過電流回路によって感知された電流が所定の電流よりも上であることを示す、過電流回路とを備える。第27の態様では、前記基板の前記第1の表面が、前記過電流回路に結合された少なくとも二つの導電領域を含み、前記電流導体部が、前記少なくとも二つの導電領域に接触するように適合された少なくとも二つの特徴部を含む。第28の態様では、前記基板の前記第1の表面が、前記過電流回路に結合された少なくとも二つの導電領域を含み、前記。がさらに、前記少なくとも二つの導電領域と前記電流導体部との間に結合された少なくとも二つのワイヤ結合部を備える。第29の態様では、前記電流導体部の近位に配設された第2の基板をさらに備え、前記一つまたは複数の磁場感知素子が、前記第2の基板上に配設される。第30の態様では、前記過電流回路が、前記電流導体部に結合され、前記電圧降下が、前記電流導体部を通って流れる前記電流と関連付けられ、前記出力信号が、前記電流導体部を通って流れる電流が所定の電流よりも上であることを示す。第31の態様では、前記過電流回路によって発生される前記出力信号が、第1および第2の状態を有するデジタル出力信号であり、前記第1および第2の状態の一方が、電流が前記所定の電流よりも上であることを示し、前記第1および第2の状態の他方が、電流が前記所定の電流よりも下であることを示す。第32の態様では、前記電流導体部が、第1の電流導体部であり、前記集積回路が、さらに、前記基板の前記第1の表面上にデポジットされた第2の電流導体部であって、前記一つまたは複数の磁場変換器の近位に配設され、前記第1の電流導体部に結合された、第2の電流導体部を備え、前記第1の電流導体部を通って流れる電流の少なくとも一部が、前記第2の電流導体部も通って流れる。第33の態様では、前記複数のリード線が回路板の最上面に普通に実装されるときに、前記基板が、前記電流導体部の上方にある前記基板の前記第1の表面と、前記基板の前記第1の表面の上方にある前記基板の前記第2の表面とを有して配設される。
第34の態様では、電流センサにおいて、複数のリード線を有するリードフレームと、前記複数のリード線のうちの少なくとも二つを備える第1の電流導体部と、前記複数のリード線のうちの前記少なくとも二つの結合を備える分流導体部と、第1の表面および反対の第2の表面を有する基板であって、前記第1の表面が前記第1の電流導体部の近位にあり、前記第2の表面が前記第1の電流導体部から遠位にある、基板と、前記基板の前記第1の表面上に配設された一つまたは複数の磁場変換器とを備える。第35の態様では、前記第1の電流導体部および前記分流導体部が、それぞれ電流の一部を通すように適合され
、前記分流導体部が、ある選択された抵抗を提供するように選択された寸法および形状を有し、前記抵抗が、前記電流の選択された一部を通すように選択される。第36の態様では、前記リード線の各一つが、前記リード線の長さ全体にわたって、前記基板の前記第2の表面よりも前記基板の前記第1の表面に近くなるように選択された方向に湾曲部を有する。第37の態様では、前記第1の電流導体部が、前記複数のリード線のうちの前記少なくとも二つの別の結合を備え、前記一つまたは複数の磁場変換器が、前記第1の電流導体部の近位に配設される。第38の態様では、前記基板の前記第1の表面上にデポジットされた第2の電流導体部であって、前記一つまたは複数の磁場変換器の近位に配設され、前記第1の電流導体部に結合された、第2の電流導体部をさらに備える。第39の態様では、前記基板の前記第1の表面および前記第1の電流導体部の間に配設された絶縁層をさらに備える。第40の態様では、前記分流導体部および前記一つまたは複数の磁場変換器の間に全体として配設される磁束シールドをさらに備える。第41の態様では、前記分流導体部上に配設された磁束収束器をさらに備える。第42の態様では、前記第1の電流導体部の少なくとも一部分が、T字形断面を有する。第43の態様では、前記第1の電流導体部の少なくとも一部分が、前記リードフレームの厚さよりも小さい最小寸法を有する長方形の断面積を有する。第44の態様では、前記基板上に配設された少なくとも一つの増幅器をさらに備える。
、前記分流導体部が、ある選択された抵抗を提供するように選択された寸法および形状を有し、前記抵抗が、前記電流の選択された一部を通すように選択される。第36の態様では、前記リード線の各一つが、前記リード線の長さ全体にわたって、前記基板の前記第2の表面よりも前記基板の前記第1の表面に近くなるように選択された方向に湾曲部を有する。第37の態様では、前記第1の電流導体部が、前記複数のリード線のうちの前記少なくとも二つの別の結合を備え、前記一つまたは複数の磁場変換器が、前記第1の電流導体部の近位に配設される。第38の態様では、前記基板の前記第1の表面上にデポジットされた第2の電流導体部であって、前記一つまたは複数の磁場変換器の近位に配設され、前記第1の電流導体部に結合された、第2の電流導体部をさらに備える。第39の態様では、前記基板の前記第1の表面および前記第1の電流導体部の間に配設された絶縁層をさらに備える。第40の態様では、前記分流導体部および前記一つまたは複数の磁場変換器の間に全体として配設される磁束シールドをさらに備える。第41の態様では、前記分流導体部上に配設された磁束収束器をさらに備える。第42の態様では、前記第1の電流導体部の少なくとも一部分が、T字形断面を有する。第43の態様では、前記第1の電流導体部の少なくとも一部分が、前記リードフレームの厚さよりも小さい最小寸法を有する長方形の断面積を有する。第44の態様では、前記基板上に配設された少なくとも一つの増幅器をさらに備える。
第45の態様では、電流センサにおいて、複数のリード線を有するリードフレームと、前記複数のリード線のうちの少なくとも二つを備える第1の電流導体部と、第1の表面および反対の第2の表面を有する基板であって、前記第1の表面が前記第1の電流導体部の近位にあり、前記第2の表面が前記第1の電流導体部から遠位にある、基板と、前記基板の前記第1の表面上に配設された一つまたは複数の磁場変換器と、前記一つまたは複数の磁場変換器の近位で、かつ前記基板の前記第1の表面および前記第1の電流導体部の間に配設された電磁シールドであって、前記電磁シールド内で誘導される渦電流を低減するように選択された少なくとも一つの特徴部を有する、電磁シールドとを備える。第46の態様では、前記電磁シールドが、実質的に平坦であり、前記電磁シールド内の閉ループ電流経路の経路長を減少するように選択された形状を有する。第47の態様では、前記電磁シールドが、スロットを備える。第48の態様では、前記電磁シールドが、中央部材と、前記中央部材に結合された複数の非重畳部材とを備える。第49の態様では、前記電磁シールドが、複数の交互嵌合部材を備える。第50の態様では、前記一つまたは複数の磁場変換器に対する前記少なくとも一つの特徴部の位置が、前記一つまたは複数の磁場変換器に対する前記渦電流の影響を低減するように選択される。第51の態様では、前記リード線の各一つが、前記リード線の長さ全体にわたって、前記基板の前記第2の表面よりも前記基板の前記第1の表面に近くなるように選択された方向に湾曲部を有する。第52の態様では、前記第1の電流導体部が、前記複数のリード線のうちの前記少なくとも二つの結合を備え、前記一つまたは複数の磁場変換器が、前記第1の電流導体部の近位に配設される。第53の態様では、前記基板の前記第1の表面上にデポジットされた第2の電流導体部であって、前記一つまたは複数の磁場変換器の近位に配設され、前記第1の電流導体部に結合された、第2の電流導体部をさらに備える。第54の態様では、前記基板の前記第1の表面および前記第1の電流導体部の間に配設された絶縁層をさらに備える。第55の態様では、前記第1の電流導体部の少なくとも一部分が、T字形断面を有する。第56の態様では、前記第1の電流導体部の少なくとも一部分が、前記リードフレームの厚さよりも小さい最小寸法を有する長方形断面を有する。第57の態様では、前記基板上に配設された少なくとも一つの増幅器をさらに備える。第58の態様では、前記複数のリード線のうちの前記少なくとも二つの結合を備える分流導体部をさらに備える。第59の態様では、前記第1の電流導体部および前記分流導体部が、それぞれ電流の一部を通すように適合され、前記分流導体部が、ある選択された抵抗を提供するように選択された寸法および形状を有し、前記抵抗が、前記電流の選択された一部を通すように選択される。
第60の態様では、電流センサにおいて、複数のリード線を有するリードフレームと、第1の表面および反対の第2の表面を有する基板と、前記基板の前記第1の表面上に配設された一つまたは複数の磁場変換器と、前記一つまたは複数の磁場変換器の近位に配設された電磁シールドであって、前記電磁シールド内で誘導される渦電流を低減するように選択される少なくとも一つの特徴部を有する、電磁シールドとを備える。第61の態様では、前記電磁シールドが、実質的に平坦であり、前記電磁シールド内の閉ループ電流経路の経路長を減少するように選択された形状を有する。第62の態様では、前記電磁シールドが、スロットを備える。第63の態様では、前記電磁シールドが、中央部材と、前記中央部材に結合された複数の非重畳部材とを備える。第64の態様では、前記電磁シールドが、複数の交互嵌合部材を備える。第65の態様では、前記一つまたは複数の磁場変換器に対する前記少なくとも一つの特徴部の位置が、前記一つまたは複数の磁場変換器に対する前記渦電流の影響を低減するように選択される。
図1を参照すると、本発明による例示的な電流センサ10は、複数のリード線12a〜12hを有するリードフレーム12を含む。リード線12aおよび12bは、リード線12cおよび12dに結合されて、電流経路、または幅w1を有する狭い部分14を有する電流導体を形成する。また、電流センサ10は、第1の表面16aと反対の第2の表面16bとを有する基板16を含む。基板16は、磁場変換器18を有し、この磁場変換器18は、いくつかの実施形態では、第1の表面16a内に拡散された、あるいは第1の表面16a上に配設されたホール効果素子18であってよい。基板16は、半導体材料、例えばシリコンから構成することができ、または代替実施形態では、基板16は、絶縁材料から構成することができる。
基板16は、第1の表面16aが電流導体部14の近位にあり、第2の表面16bが電流導体部14から遠位にあるように、より具体的には、ホール効果素子18が電流導体部14の近傍にあるように、リードフレーム12の上に配設される。例示される実施形態では、基板16は、基板が集積回路パッケージ内に実装される従来の方向に関して上下逆の(すなわち、第1の表面16aが下に向けられる)向きを有する。
基板16は、第1の表面16a上に結合パッド20a〜20cを有し、そこに結合ワイヤ22a〜22cが結合される。結合ワイヤは、さらに、リードフレーム12のリード線12e、12f、12hに結合される。
絶縁体24が、基板16をリードフレーム12から離隔する。絶縁体24は、様々な形で提供することができる。例えば、一実施形態では、絶縁体24の第1の部分が、基板16の第1の表面16a上に直接的に被覆(堆積、蒸着、デポジット)されたBCB樹脂材料の厚さ4μmの層を含む。絶縁体24の第2の部分は、リードフレーム12上に被覆されたアンダーフィル材料、例えばStaychip(商標)NUF−2071E(CooksonElectronics Equipment,New Jersey)の層を含むことがある。そのような構成は、基板16とリードフレーム12との間に1000ボルトよりも大きい絶縁を提供する。
電流導体部14は、電流が流れる経路全体の一部分にすぎないことを理解されたい。例えば、矢印26によって示される方向を有する電流は、ここでは並列に電気的に結合されて図示されているリード線12c、12d内に流れ、電流導体部14を通って、やはりここでは並列に電気的に結合されているリード線12a、12bから出る。
この構成では、ホール効果素子18は、電流導体部14の近傍に、導体部14に関して所定の位置に配設され、それにより、矢印26によって示される方向で電流導体部14を通過する電流によって発生される磁場は、ホール効果素子18の最大応答軸に実質的に整列された方向となる。ホール効果素子18は、磁場に比例する、したがって電流導体部14を通って流れる電流に比例する電圧出力を発生する。例示されるホール効果素子18は、z軸34に実質的に整列された最大応答軸を有する。電流に応答して発生される磁場は、電流導体部14の周りで円形であるので、図示されるように、ホール効果素子18は、電流導体部14のすぐ横に(すなわちy軸32に沿ってわずかにオフセットされて)配設され、ここで磁場は、実質的にz軸34に沿って向けられる。この位置は、ホール効果素子18からのより大きな電圧出力、したがって改良された感度をもたらす。しかし、別の方向に整列された最大応答軸を有するホール効果素子、または別のタイプの磁場センサ、例えば磁気抵抗素子を、電流導体部14に関して別の位置に、例えば(z軸34に沿った方向で)電流導体部14の上に配設することもできる。
一つのホール効果素子18が基板16の第1の表面16a上に図示されているが、図3
および図5の実施形態に示されるように、複数のホール効果素子を使用することもできることを理解されたい。また、さらなる回路、例えば増幅器を、基板16の第1および/または第2の表面16a、16b内に拡散する、あるいは表面16a、16b上に配設する、または表面16a、16bによって支持することもできる。このタイプの例示的な回路は、図4に示されている。
および図5の実施形態に示されるように、複数のホール効果素子を使用することもできることを理解されたい。また、さらなる回路、例えば増幅器を、基板16の第1および/または第2の表面16a、16b内に拡散する、あるいは表面16a、16b上に配設する、または表面16a、16bによって支持することもできる。このタイプの例示的な回路は、図4に示されている。
図1の実施形態では、ホール効果素子18と電流導体14との近接は、電流導体部14に対して第2の表面よりも近くに位置決めされる第1の基板表面16a上にホール効果素子18を提供することによって実現される。他の実施形態では、この有利な近接は、図7および図8に示されるように、第2の基板表面16b上にホール効果素子18を提供し、第2の表面16bに実質的に整列するように電流導体部14を形成することによって実現される。
次に図2を参照すると、グラフ50が、10A程度の電流導体部14を通る電流に関して、ホール効果素子18(図1)の平面内のx軸30(図1)およびy軸32(図1)に沿った、ホール素子18にわたるz軸34(図1)の方向での磁束密度を例示する。ホール効果素子18の中心(図示せず)が、横座標52上で300ミクロンに相当する。小数部分54は、磁束に相当する。
磁束曲線56は、x軸30に沿った位置に対するz軸34での磁束の変化に相当する。磁束曲線58は、y軸32に沿った位置に対するz軸34での磁束の変化に相当する。
磁束曲線56、58は、300μmに中心があるホール素子の近くで実質的に平らであるものと特徴付けることができる。したがって、z軸34の方向での磁場に敏感なホール効果素子18の出力は、x軸30およびy軸32に沿ったホール効果素子18の位置には比較的鈍感である。
磁束曲線56、58は、300μmに中心があるホール素子の近くで実質的に平らであるものと特徴付けることができる。したがって、z軸34の方向での磁場に敏感なホール効果素子18の出力は、x軸30およびy軸32に沿ったホール効果素子18の位置には比較的鈍感である。
例示のホール効果素子18は、200ミクロン程度のx軸30およびy軸32に沿った寸法を有し、したがってホール効果素子18は、横座標52上で200ミクロン〜400ミクロンの間の領域内にある。x軸30またはy軸32に沿ったホール効果素子18の位置の50ミクロンの変化は、ホール効果素子によって感知される磁場の変化をほとんどもたらさない。したがって、x軸30およびy軸32でのホール効果素子の位置は、電流センサ10(図1)の感度に対する実質的な影響を伴わずに、製造位置公差で変動することができる。
x方向30でのホール効果素子18の寸法に対するx方向30での電流導体部14の幅w1(図1)が、x方向30でのホール効果素子18に沿った位置に関するz方向34での磁束密度の均一性に大きな影響を及ぼす。特に、x方向30でのホール効果素子18の幅に対して電流導体部14が長くなるにつれて(すなわち、幅w1(図1)が大きくなるにつれて)、曲線56が実質的に平らのままである距離が長くなる。
幅w1(図1)は、電流センサ10(図1)の所望の感度と、電流経路14とホール効果素子18との相対位置の製造ばらつきに起因する性能ばらつきの所望の減少とを含めた、しかしそれらに限定されない様々な因子に従って選択される。一般に、ホール効果素子18の幅と同等な幅w1の選択が、電流センサ10の最大感度を提供することを理解されたい。しかし、ホール効果素子18の幅よりも大きい幅w1の選択が、x方向30でのホール素子位置配置の製造公差に起因する性能ばらつきを最小にすることも理解されたい。
次に図3を参照すると、本発明による別の例示的な電流センサ70が、複数のリード線72a〜72hと、幅w2を有する電流導体部74とを有するリードフレーム72を含む。また、電流センサは、第1の表面76aと反対の第2の表面76bとを有する基板76
を含む。基板76は、第1の表面76a内に拡散された、あるいは第1の表面76a上に配設された、または第1の表面76aによって支持された第1および第2のホール効果素子78a、78bを有する。基板76は、ホール効果素子78が電流導体部74の近傍にあるようにリードフレーム72上に配設される。例示される実施形態では、基板76は、集積回路パッケージ内に実装される基板の従来の向きに関して上下逆の(すなわち、第1の表面76aが下に向けられる)向きを有する。絶縁体(図示せず)が、基板76をリードフレーム72から離隔することができる。絶縁体は、図1に示される絶縁体24と同一または同様であってよい。
を含む。基板76は、第1の表面76a内に拡散された、あるいは第1の表面76a上に配設された、または第1の表面76aによって支持された第1および第2のホール効果素子78a、78bを有する。基板76は、ホール効果素子78が電流導体部74の近傍にあるようにリードフレーム72上に配設される。例示される実施形態では、基板76は、集積回路パッケージ内に実装される基板の従来の向きに関して上下逆の(すなわち、第1の表面76aが下に向けられる)向きを有する。絶縁体(図示せず)が、基板76をリードフレーム72から離隔することができる。絶縁体は、図1に示される絶縁体24と同一または同様であってよい。
この構成では、両方のホール効果素子78a、78bが、電流導体部74の近傍に、電流導体部74に関して所定の位置に配設され、それにより、矢印86によって示される方向で電流導体部74を通過する電流によって発生される磁場は、ホール効果素子78a、78bの最大応答軸に実質的に整列された方向となる。ここでは、各ホール効果素子78a、78bが、z軸94に整列された最大応答軸を有する。したがって、図示されるように、ホール効果素子78a、78bは、電流導体部74の両側に(すなわちy軸92に沿ってわずかにオフセットされて)配設され、ここで磁場は、z軸94に沿って向けられる。一実施形態では、ホール効果素子78a、78bは、電流導体部74に関して実質的に等しくかつ逆向きの量だけ(y軸92に沿って)オフセットされる。しかし、別の方向に整列された最大応答軸を有するホール効果素子、または別のタイプの磁場センサ、例えば磁気抵抗素子を、電流導体部74に関して他の位置に、例えば電流導体部74の(z軸94の方向で)上に配設することもできる。
動作時、電流は、並列に結合されたリード線72c、72d内を流れ、電流導体部74を通って、やはり並列に結合されたリード線72a、72bから出る。電流導体部74を通って流れる電流が磁場を発生し、この磁場がホール効果素子78a、78bによって感知される。上述したように、ホール効果素子78a、78bは、電流導体部74のごく近傍にあり、電流導体部74に関して所定の位置にあり、そのため、電流によって発生される磁場は、ホール効果素子78a、78bの最大応答軸に実質的に整列される。この配置は、ホール効果素子78a、78bからのより大きな電圧出力、したがって改良された感度をもたらす。
第1および第2のホール効果素子78a、78bによって受けられた磁場は逆方向に向けられ、それぞれz軸94に沿って整列されることを理解されたい。したがって、同じ方向に極性を与えられる場合、二つのホール効果素子78a、78bの出力は極性が逆になる。ホール効果素子78a、78bの一方からの出力が、例えば反転増幅器を用いて反転され、次いでホール効果素子78a、78bの他方の出力と加算される、すなわち差分加算される場合、いくつかの利点が実現される。
最初の利点として、二つのホール効果素子78a、78bの出力は、上述したように差分加算されたとき、同じ電流の存在時の単一のホール効果素子からの電圧出力の大きさの2倍の電圧出力を提供する。したがって、電流センサ70は、図1の電流センサ10の2倍の感度を有する。
第2の利点として、電流センサ70は、y軸92の方向でのホール効果素子78a、78bの位置の変動に比較的鈍感である。これは、y軸92の方向で移動されるとき、ホール効果素子78a、78bの一方からの電圧出力は増加する傾向があり、ホール効果素子78a、78bの他方からの電圧出力は減少する傾向があるからである。したがって、二つの出力の差分加算は、比較的変動しない。
リードフレーム72は、回路板への表面実装に適した平らなリード線72a〜72hを
有して図示されているが、図1のリードフレーム12のような湾曲したリード線を有するリードフレームを使用することもできることを理解されたい。また、二つのホール効果素子78a、78bが図示されているが、二つよりも多い、または二つよりも少ないホール効果素子を使用することもできる。
有して図示されているが、図1のリードフレーム12のような湾曲したリード線を有するリードフレームを使用することもできることを理解されたい。また、二つのホール効果素子78a、78bが図示されているが、二つよりも多い、または二つよりも少ないホール効果素子を使用することもできる。
次に図4を参照すると、図3に関連して説明した差分信号加算を実施するのに適した加算回路100が、二つのホール効果素子102a、102bに結合されて図示されている。ホール効果素子102a、102bは、図3のホール効果素子78a、78bと同一または同様であってよい。ここで、ホール効果素子102a、102bはそれぞれ、ホール効果素子102a、102b上のベクトルによって示されるように、他方のホール効果素子に対して90°回転される。したがって、ホール効果素子102a、102bは、逆の磁場112a、112bに応答して、同じ極性を有する出力電圧103a、103bを発生する。出力電圧103aは、非反転構成で構成された増幅器104aに結合され、出力電圧103bは、反転構成で構成された増幅器104bに結合される。したがって、増幅器出力電圧106a、106bは、磁場112a、112bに応答して、逆の電圧方向に移動する。増幅器出力電圧106a、106bは、増幅器108に差分結合されて、出力電圧106a、106bの差分加算、または差を発生する。したがって、出力電圧106a、106bは、差分加算して、増幅器108の出力で、より大きな出力電圧110を提供する。
加算回路100は、図3の電流センサ70で使用することができ、その場合、ホール効果素子102a、102bは、ホール効果素子78a、78bに相当する。一つの特定の実施形態では、加算回路100は、基板76の第1の表面76a内に拡散され、あるいは第1の表面76a上に配設される。別の実施形態では、加算回路100は、基板76の第2の表面76b内に拡散され、あるいは第2の表面76b上に配設され、その一方で、ホール効果素子78a、78bは第1の表面76a上にあり、複数の通路(バイア)などを介して他の回路構成要素に結合される。
次に図5を参照すると、図1の同様の要素が同様の参照符号を有して示され、別の例示的な電流センサ120が、第1の表面126aと反対の第2の表面126bとを有する基板126を含む。ここでは、4つのホール効果素子128a〜128dが、基板126の第1の表面126a内に拡散される、あるいは第1の表面126a上に配設される。基板126は、図示されるように、それぞれ第1および第2のホール効果素子128a、128bがy軸142に沿って電流導体部14の一方の側にあり、第3および第4のホール効果素子128c、128dがy軸42に沿って電流導体部14の反対の側にあるように、リードフレーム12に関して位置決めされる。一実施形態では、ホール効果素子128a、128bは、ホール効果素子128c、128dが電流導体部14から(y軸142に沿って)オフセットされる量に等しくかつ逆向きの量だけ、電流導体部14から(y軸142に沿って)オフセットされる。
この構成では、ホール効果素子128a〜128dは、電流導体部14の近傍に、導体部14に関して所定の位置に配設され、それにより、矢印86によって示される方向で電流導体部14を通過する電流によって発生される磁場は、ホール効果素子128a〜128dの最大応答軸に実質的に整列された方向となる。ここでは、各ホール効果素子128a〜128dが、z軸144に整列された最大応答軸を有する。例示される実施形態では、図示されるように、ホール効果素子128a、128bは、電流導体部144の、ホール効果素子128c、128dとは反対の側に(すなわち、y軸142に沿ってわずかにオフセットされて)配設され、ここで磁場は、z軸144に沿って向けられる。しかし、別の方向に整列された最大応答軸を有するホール効果素子、または別のタイプの磁場センサ、例えば磁気抵抗素子を、電流導体部14に関して他の位置に、例えば電流導体部14
の(z軸144の方向で)上に配設することもできる。第1および第2のホール効果素子128a、128bが、z軸144に沿った一方向での磁場にさらされ、第3および第4のホール効果素子128c、128dが、z軸144に沿った逆方向での磁場にさらされることを理解されたい。
の(z軸144の方向で)上に配設することもできる。第1および第2のホール効果素子128a、128bが、z軸144に沿った一方向での磁場にさらされ、第3および第4のホール効果素子128c、128dが、z軸144に沿った逆方向での磁場にさらされることを理解されたい。
4つのホール効果素子128a〜128dは、いくつかの利点を実現するために、当業者によって理解される加算回路として構成された電子回路に結合することができる。加算回路は、例えば、図4の加算回路100を二つ含むことができる。一実施形態では、加算回路は、ホール効果素子128a〜128dのうちの第1の二つを、図4の加算回路100など第1の加算回路と結合し、ホール効果素子128a〜128dのうちの第2の二つを、加算回路100など第2の加算回路と結合することができる。別の増幅器を用いて、第1の加算回路の出力を第2の加算回路の出力と加算することができる。最初の利点として、説明したように加算回路に結合された4つのホール効果素子128a〜128dは、電流の存在時に、同じ電流の存在時の単一のホール効果素子、例えば図1のホール効果素子18からの電圧出力の大きさの4倍の電圧出力を提供する。したがって、電流センサ120は、図1の電流センサ10の4倍の感度を有する。
第2の利点として、電流センサ120は、y軸142の方向でのホール効果素子128a〜128dの位置の変動に比較的鈍感である。これは、y軸142の方向で移動されるとき、4つのホール効果素子128a〜128dのうちの二つからの電圧出力は増加する傾向があり、4つのホール効果素子128a〜128dのうちの他の二つからの電圧出力は減少する傾向があるからである。したがって、加算回路として結合されるとき、回路出力は、ホール効果素子のy軸位置に関して比較的変動しない。
次に図6を参照すると、本発明による例示的な電流センサ150が、複数のリード線152a〜152hと電流導体部154とを有するリードフレーム152を含む。また、電流センサ150は、第1の表面166aと反対の第2の表面166bとを有する基板166を含む。基板166は、第1の表面166a内に拡散された、あるいは第1の表面166a上に配設されたホール効果素子158を有する。基板166は、ホール効果素子158が電流導体部154の近傍にあるようにリードフレーム152上に配設される。基板166は、基板が集積回路パッケージ内に実装される従来の方向に関して上下逆の(すなわち、第1の表面166aが下に向けられる)向きを有する。基板166は、基板166の第1の表面166a上にはんだボール160a〜160cを有するフリップチップである。はんだボール160a〜160cは、図示されるように、リード線152e〜152hに直接結合する。絶縁体164が、基板166をリードフレーム152から離隔する。絶縁体164は、図1に示される絶縁体24と同一または同様であってよい。
この構成では、ホール効果素子158は、電流導体部154の近傍に、導体部154に関して所定の位置に配設され、それにより、矢印168によって示される方向で電流導体部154を通過する電流によって発生される磁場は、ホール効果素子158の最大応答軸に実質的に整列された方向となる。ホール効果素子158は、z軸174に整列された最大応答軸を有する。したがって、図示されるように、ホール効果素子158は、電流導体部14のすぐ横に(すなわち、y軸172に沿ったわずかなオフセットで)配設され、ここで磁場は、z軸174に沿って向けられる。しかし、別の方向に整列された最大応答軸を有するホール効果素子、または別のタイプの磁場センサ、例えば磁気抵抗素子を、電流導体部154に関して別の位置に、例えば電流導体部154の(z軸174の方向で)上に配設することもできる。
電流センサ150の動作は、図1の電流センサ10の上述した動作と同様である。電流導体部154の近傍にあるホール効果素子158は、ホール効果素子158からのより大
きな出力電圧、したがって改良された感度をもたらす。
きな出力電圧、したがって改良された感度をもたらす。
一つのホール効果素子158のみが基板166の第1の表面166a上に図示されているが、複数のホール効果素子を本発明と共に使用することもできることを理解されたい。他の回路、例えば増幅器を、基板166の第1および/または第2の表面166a、166b内に拡散する、あるいは表面166a、166bに結合する、または表面166a、166bによって支持することもできる。
3つのはんだボール160a〜160cが図示されているが、基板166を安定させるためのダミーのはんだボールを含めた任意の数のはんだボールを提供することができる。また、はんだボール160a〜160cが図示されているが、金隆起部、共晶または含鉛はんだ隆起部、無鉛はんだ隆起部、金スタッド隆起部、ポリマー導電性隆起部、異方性導電性ペースト、または導電性フィルムを含めた、しかしそれらに限定されない他の接続方法を使用することもできる。
次に図6Aを参照すると、図6と同様の要素が同様の参照符号を有して示され、本発明による例示的な電流センサ180は、磁束収束器182と、磁束収束層184とを含む。磁束収束器は、ホール効果センサ158の近位に、基板166の第1の表面166aに隣接して下に位置される。磁束収束層184は、基板166の第2の表面166b上に(または第2の表面166bに隣接して上に)配設される。
動作時、磁束収束器182と磁束収束層184とはそれぞれ、電流導体部154を通過する電流によって発生される磁束を収束する傾向があり、それにより電流センサ180が図6の電流センサ150よりも高い感度を有するようにする。
磁束収束器182と磁束収束層184とはそれぞれ、フェライト、パーマロイ、および鉄を含めた、しかしそれらに限定されない様々な材料から構成することができる。接着層(図示せず)、例えばチタンまたはクロム層が存在することもあり、当業者によって理解されよう。
磁束収束器182は立方形状を有して図示されているが、他の実施形態では、磁束収束器は、別の形状、例えば多面体形状、楕円形状、または球形状を有することができる。磁束収束器182と磁束収束層184との両方が図示されているが、他の実施形態では、磁束収束器182と磁束収束層184との一方のみを提供することができる。また、磁束収束器182と磁束収束層184とが一つの磁場変換器158に関連して図示されているが、磁束収束器182と磁束収束層184とを、複数の磁場変換器158を有する構成、例えば図1、図3、および図5に図示される構成に適用することもできることを理解すべきである。
次に図7を参照すると、本発明による別の例示的な電流センサ200が、複数のリード線202a〜202hを有するリードフレーム202を含む。また、電流センサ200は、第1の表面206aと反対の第2の表面206bとを有する基板206を含む。基板206は、第1の表面206a内に拡散された、あるいは第1の表面206a上に配設されたホール効果素子208を有する。電流導体部204aを有する導電性留め具(クリップ)204が、リード線202a〜202dに結合される。導電性留め具204の機構は、図8に示される。ここでは、導電性留め具は、導電性留め具204が基板206の第1の表面206aの上にわたって延びるように湾曲部を有して形成されると言うに留めておく。基板206は、ホール効果素子208が電流導体部204aの近傍にあるようにリードフレーム202上に配設される。例示される実施形態では、基板206は、第1の表面206aが上に向けられた従来の実装向きを有する。基板206は、第1の表面206a上
に結合パッド212a〜212cを有し、そこに結合ワイヤ210a〜210cが結合される。結合ワイヤ210a〜210cは、さらに、リード線202e、202f、202hに結合される。基板206を導電性留め具204から隔離するために、絶縁体214を提供することができる。絶縁体214は、図1に示される絶縁体24と同一または同様であってよい。
に結合パッド212a〜212cを有し、そこに結合ワイヤ210a〜210cが結合される。結合ワイヤ210a〜210cは、さらに、リード線202e、202f、202hに結合される。基板206を導電性留め具204から隔離するために、絶縁体214を提供することができる。絶縁体214は、図1に示される絶縁体24と同一または同様であってよい。
この構成では、ホール効果素子208は、基板206の第1の表面206aの上にわたって延びる電流導体部204aの近傍に配設される。ホール効果素子208は、導体部204aに関して所定の位置に配設され、それにより、矢印216によって示される方向で電流導体部204aを通過する電流によって発生される磁場は、ホール効果素子208の最大応答軸に実質的に整列された方向となる。ホール効果素子208は、z軸224に整列された最大応答軸を有する。例示される実施形態では、図示されるように、ホール効果素子208は、電流導体部204aのすぐ横に(すなわち、y軸222に沿ったわずかなオフセットで)配設され、ここで磁場は、z軸224に沿って向けられる。しかし、別の方向に整列される最大応答軸を有するホール効果素子、または別のタイプの磁場センサ、例えば磁気抵抗素子を、電流導体部204aに関して別の位置に配設することができ、例えば(z軸224の方向で)上または下で電流導体部204aに本質的に位置合わせすることができる。
動作時、電流は、並列に結合されたリード線202c、202d内を流れ、導電性留め具204を通り、電流導体部204aを通って、やはり並列に結合されたリード線202a、202bから出る。電流導体部204aを通って流れる電流が磁場を発生し、この磁場がホール効果素子208によって感知される。ホール効果素子208は、磁場に比例する、したがって電流導体部204aを通って流れる電流に比例する電圧出力を発生する。上述したように、ホール効果素子208は、電流導体部204aのごく近傍にあり、電流導体部204aに関して所定の位置にあり、そのため、電流によって発生される磁場は、ホール効果素子208の最大応答軸に実質的に整列される。この位置は、ホール効果素子208からのより大きな電圧出力、したがって改良された感度をもたらす。
一つのホール効果素子208のみが基板206の第2の表面206b上に図示されているが、複数のホール効果素子を使用することもできることを理解されたい。特に、二つのホール効果素子を有する実施形態は、図3の電流センサ70と同様であってよく、4つのホール効果素子を有する実施形態は、図5の電流センサ120と同様であってよい。また、追加の回路、例えば増幅器を、基板206の第1および/または第2の表面206a、206b内に拡散する、あるいは表面206a、206bに結合することができる。
導電性留め具204は、様々な方法で、様々な材料から形成することができることを理解すべきである。一つの特定の実施形態では、導電性留め具204は、例えば銅シートから打ち抜き加工される。別の実施形態では、導電性留め具204は、箔、例えば銅箔から形成される。さらに別の実施形態では、導電性留め具204は、エッチングプロセスによって形成される。導電性留め具204は、基板206の従来の実装向きの使用を可能にし、それと共に、電流導体部204aをホール効果素子208に非常に近接させる。
導電性留め具204は、当該導電性留め具204を通過する電流の量に従って選択される厚さを有するように提供することができる。したがって、比較的高い電流を感知するように適合された電流センサが望まれる場合、導電性留め具は比較的厚くすることができ、比較的低い電流を感知するように適合された電流センサが望まれる場合、導電性留め具204は比較的薄くすることができる。別の実施形態では、比較的高い電流を感知するように適合された電流センサが望まれる場合、他の導電性留め具と接触させて複数の導電性留め具204を積層することができ、任意の一つの導電性留め具204よりも厚い増加され
た実効厚さを提供し、したがってより多くの電流を搬送することが可能である。
た実効厚さを提供し、したがってより多くの電流を搬送することが可能である。
図7の実施形態では、ホール効果素子208と電流導体部204aとの近接は、電流導体部204aに対して第2の表面206bよりも近くに位置決めされる第1の基板表面206a上にホール効果素子208を提供することによって実現される。他の実施形態では、この有利な近接は、第2の基板表面206b上にホール効果素子208を提供し、第2の表面206bに実質的に整列するように電流導体部204aを形成することによって実現される。
次に図8を参照すると、図7の同様の要素が同様の参照符号を有して示され、リード線202a〜202dに結合される前の導電性留め具204が図示されている。導電性留め具204は、電流導体部204aと、遷移領域204bと、湾曲領域204cと、結合領域204dとを含む。結合領域204dは、リード線202a〜202dに結合する二つの部分204e、204fを含む。遷移領域204bは、基板206との接触を回避するために、電流導体部204aに対して持ち上げることができる。
ホール効果素子が本発明の実施形態に関連して図示されて説明されているが、他のタイプの磁場センサを使用することもできることを理解されたい。例えば、ホール効果素子の代わりに磁気抵抗素子を使用することができる。しかし、従来の磁気抵抗素子は、従来のホール効果素子の最大応答軸に垂直な最大応答軸を有する。当業者は、本明細書で説明するホール効果素子実施形態と同じ結果を実現するために、本発明の実施形態による電流導体部に対して一つまたは複数の磁気抵抗素子をどのように位置決めすべきかを理解されよう。
いくつかの実施形態では、導電性留め具204と基板206の第1の表面206aとの間に絶縁層220を配設することができる。絶縁層220は、二酸化珪素およびポリマーを含めた、しかしそれらに限定されない様々な材料から形成することができる。いくつかの実施形態では、導電性留め具204と基板206の第1の表面206aとの間に電磁シールド222も配設することができる。電磁シールド222は、ホール効果素子208の近傍に、絶縁層220の下または上に配設することができる。例えば図23に示される他の構成では、一つが電磁シールド222の上にあり、一つが電磁シールド222の下にある二つの絶縁層が存在することができる。
電磁シールド222は、ホール効果素子208に対する電磁場の影響を低減する傾向があり、この影響は、電流センサ200をあまり正確でないものにする、すなわち電流によって発生される磁場以外の電気的な影響に敏感にさせる傾向がある。磁場のみに敏感であり、電磁場には敏感でないホール効果素子208を有することが望ましいことを理解されたい。電磁シールド222は、以下に図19〜図22に関連してより詳細に説明する。
電磁シールド222は、図7および図8の電流センサ200に関連して図示されているが、フリップチップ構成および非フリップチップ構成を含む本明細書で説明する任意の電流センサが、関連のホール効果素子の近傍に配設された、電磁シールド222と同一または同様の電磁シールドを有することができることを理解すべきである。
次に図9を参照すると、リードフレーム250が、図3のリードフレーム72および図6のリードフレーム152と同様の形状を有して図示されている。リードフレーム250は、複数の薄層化部分252a〜252nを有し、これらの部分は、リードフレーム250の他の部分よりも薄い。より薄い部分は、化学エッチングおよび打ち抜き加工を含めた、しかしそれらに限定されない様々なプロセスによって提供することができる。
電流導体部254は、表面254aを有し、他の薄層化部分252b〜252nの厚さと同一または同様であってよい厚さt1を有する。リードフレームの他の部分は、厚さt2を有する。一つの特定の実施形態では、電流搬送部254の厚さt1は、他の薄層化部分252b〜252nの厚さと同じであり、厚さt1は、厚さt2のほぼ半分である。一実施形態では、電流導体部254は、厚さt1を有する本質的に長方形の断面を有する。
電流導体部254を通過する電流の存在時、例えば図3の電流導体部74よりも薄い電流導体部254は、表面254aの近くで、図3の電流導体部74が同様の電流の存在時に表面74aの近くで有するよりも高い電流密度を有することを理解されたい。すなわち、電流は、より厚い電流導体部の場合よりも表面254aに近づくように圧縮される。その結果、電流によって発生される磁場は、表面254aの近傍で、より高い磁束密度を有する。
したがって、リードフレーム250が図3のリードフレーム72の代わりに使用されるとき、ホール効果素子78a、78bは、より大きな磁場を受け、より敏感な電流センサをもたらす。
他の薄層化部分252b〜252nは、他の利点を提供する。例えば、リードフレーム250がプラスチック囲包本体内に成形されるとき、他の薄層化部分252b〜252nは、成形本体内にリードフレーム250をよりしっかりと係止する傾向がある。
厚さt1は、電流導体部254に通すべき最大電流を含めた、しかしそれに限定されない様々な因子に従って選択される。
同じ利点を実現するために、図3の実施形態以外の実施形態で上に示した他のリードフレームに薄層化部分を適用することもできることを理解されたい。
同じ利点を実現するために、図3の実施形態以外の実施形態で上に示した他のリードフレームに薄層化部分を適用することもできることを理解されたい。
次に図9Aを参照すると、図9の電流導体部254に代わるものとして適した代替電流導体部270が、図9の線9A−9Aに沿って取られた断面から見たときにT字形断面を有する。T字形は、表面270aと、第1の厚さt3および第2の厚さt4とを有する。厚さt3は、図9の厚さt1と同一または同様であってよく、厚さt4は、図9の厚さt2と同一または同様であってよい。一つの特定の実施形態では、厚さt3は、厚さt4のほぼ半分である。
図9に関連して上述したのと実質的に同じ理由から、電流導体部270を通過する電流に応答して発生される磁場は、表面270aの近傍で、電流導体部270が均一な厚さt4を有する場合よりも高い。
電流導体部254(図9)および電流導体部270は、それぞれ長方形断面およびT字形断面を有するものとして説明してきたが、上の利点を実現するために他の断面形状を提供することもできることを理解すべきである。
次に図10を参照すると、本発明による別の例示的な電流センサ300が、複数のリード線302a〜302hと、第1の電流導体部304aおよび第2の電流導体部304bの組合せとして提供される電流導体部304とを有するリードフレーム302(本明細書ではリードフレーム部とも呼ぶ)を含む。また、電流センサ300は、第1の表面306aと反対の第2の表面306bとを有する基板306を含む。基板306は、第1の表面306a内に拡散された、あるいは第1の表面306a上に配設された、または表面306aによって支持されたホール効果素子308を有する。基板306は、ホール効果素子308が電流導体部304の近傍にあるようにリードフレーム302上に配設される。例示される実施形態では、基板306は、集積回路パッケージ内に実装される基板の従来の
向きに関して上下逆の(すなわち、第1の表面306aが下に向けられる)向きを有する。基板306は、基板306の第1の表面306a上にはんだボール320a〜320eを有するフリップチップである。はんだボール320a〜320eは、リード線302e〜302hに直接結合する。絶縁層330が、基板306をリードフレーム302から離隔することができる。絶縁層330は、図1に示される絶縁体24と同一または同様であってよい。
向きに関して上下逆の(すなわち、第1の表面306aが下に向けられる)向きを有する。基板306は、基板306の第1の表面306a上にはんだボール320a〜320eを有するフリップチップである。はんだボール320a〜320eは、リード線302e〜302hに直接結合する。絶縁層330が、基板306をリードフレーム302から離隔することができる。絶縁層330は、図1に示される絶縁体24と同一または同様であってよい。
一つの特定の実施形態では、第2の電流導体部304bが、基板306の第1の表面306a上に直接デポジットされ、絶縁層330は使用されない。第2の電流導体部304bは、スパッタリングおよび電気めっきを含めた、しかしそれらに限定されない任意の従来の集積回路デポジション被覆技法によってデポジットすることができる。他の実施形態では、第2の電流導体部304bは、基板306の第1の表面306aから離れた、しかし第1の表面306aの近位にある導電性構造であり、絶縁層330が、第2の電流導体部304bと基板306の第1の表面306aとの間に配設される。
図示されるように、ホール効果素子308と、絶縁層330と、第2の電流導体部304bと、第1の電流導体部とが、基板306の下にあることを理解すべきである。
これらの構成では、ホール効果素子308は、電流導体部304の近傍に、電流導体部304に関して所定の位置に配設され、それにより、電流導体部304を通過する電流316によって発生される磁場は、ホール効果素子308の最大応答軸に実質的に整列された方向となる。ここでは、ホール効果素子308は、z軸326に整列された最大応答軸を有する。したがって、図示されるように、ホール効果素子308は、電流導体部304の横に(すなわち、y軸324に沿ってわずかにオフセットされて)配設され、ここで磁場は、z軸326に沿って向けられる。しかし、別の方向に整列された最大応答軸を有するホール効果素子、または別のタイプの磁場センサ、例えば磁気抵抗素子を、電流導体部304に関して別の位置に、例えば電流導体部304の(z軸326の方向で)上に配設することができる。
これらの構成では、ホール効果素子308は、電流導体部304の近傍に、電流導体部304に関して所定の位置に配設され、それにより、電流導体部304を通過する電流316によって発生される磁場は、ホール効果素子308の最大応答軸に実質的に整列された方向となる。ここでは、ホール効果素子308は、z軸326に整列された最大応答軸を有する。したがって、図示されるように、ホール効果素子308は、電流導体部304の横に(すなわち、y軸324に沿ってわずかにオフセットされて)配設され、ここで磁場は、z軸326に沿って向けられる。しかし、別の方向に整列された最大応答軸を有するホール効果素子、または別のタイプの磁場センサ、例えば磁気抵抗素子を、電流導体部304に関して別の位置に、例えば電流導体部304の(z軸326の方向で)上に配設することができる。
絶縁層330は、介在絶縁層、または基板306と関連付けられた基板絶縁層であってよい。絶縁層330が介在絶縁層であるいくつかの実施形態では、絶縁層330は、セラミック介在絶縁層である。
絶縁層330が、基板306と関連付けられた基板絶縁層であるいくつかの実施形態では、絶縁層330は、テーピングプロセスによって形成される基板テープ絶縁層である。基板テープ絶縁層は、ポリマーテープ、例えばKapton(商標)テープを含めた、しかしそれに限定されない基板に貼付されるテープから構成することができる。
絶縁層330が、基板306と関連付けられた基板絶縁層であるさらに他の実施形態では、絶縁層330は、被覆プロセスによって形成される基板被覆絶縁層である。絶縁層330を形成するために使用される被覆プロセスは、スクリーン印刷プロセス、スピン被覆プロセス、スパッタリングプロセス、プラズマ強化化学蒸着(PECVD)プロセス、および低圧化学蒸着(LPCVD)プロセスを含めた、しかしそれらに限定されない様々なプロセスを含むことができる。スクリーン印刷プロセスは、ポリマーやセラミック材料を含めた、しかしそれらに限定されない様々な材料から構成される基板絶縁層をもたらすことができる。スピン被覆プロセスは、ポリマー、例えばポリイミド(例えば取引名Pyralin(商標))やビスベンゾシクロブテン(BCB)(例えば取引名Cyclotene(商標))を含めた、しかしそれらに限定されない様々な材料から構成される基板絶縁層をもたらすことができる。スパッタリングプロセスは、窒化物や酸化物を含めた、しかしそれらに限定されない様々な材料から構成される基板絶縁層をもたらすことができる。PECVDプロセスは、窒化物や酸化物を含めた、しかしそれらに限定されない様々な
材料から構成される基板絶縁層をもたらすことができる。LPCVDプロセスは、窒化物や酸化物を含めた、しかしそれらに限定されない様々な材料から構成される基板絶縁層をもたらすことができる。
材料から構成される基板絶縁層をもたらすことができる。LPCVDプロセスは、窒化物や酸化物を含めた、しかしそれらに限定されない様々な材料から構成される基板絶縁層をもたらすことができる。
絶縁層330が、基板306と関連付けられた基板絶縁層であるさらに他の実施形態では、絶縁層330は、酸化物生成プロセスによって形成される基板酸化物絶縁層である。基板酸化物絶縁層は、例えば二酸化珪素から構成することができる。
動作時、電流316は、並列に結合されたリード線302c、302d内に流れ、電流導体部304を通って、やはり並列に結合されたリード線302a、302bから出る。電流導体部304を通って流れる電流が磁場を発生し、この磁場がホール効果素子308によって感知される。上述したように、ホール効果素子308は、電流導体部304のごく近傍にあり、電流導体部304に関して所定の位置にあり、そこで、電流によって発生される磁場は、ホール効果素子308の最大応答軸に実質的に整列される。この配置は、ホール効果素子308からのより大きな電圧出力、したがってより大きな感度をもたらす。
この構成では、電流導体部304を通って流れる電流316が、それぞれ第1および第2の電流導体部304a、304bの間で分流することを理解されたい。
リードフレーム302は、回路板への表面実装に適した湾曲リード線302a〜302hを有するように示されているが、直線形状を有するスルーホールリード線を含めた、しかしそれに限定されない他の形状を有するリード線を有するリードフレームを使用することもできることを理解されたい。
リードフレーム302は、回路板への表面実装に適した湾曲リード線302a〜302hを有するように示されているが、直線形状を有するスルーホールリード線を含めた、しかしそれに限定されない他の形状を有するリード線を有するリードフレームを使用することもできることを理解されたい。
一つのホール効果素子308のみが基板306の第1の表面306a上に図示されているが、複数のホール効果素子を本発明と共に使用することもできることを理解されたい。また、他の回路、例えば増幅器を、基板306の第1および/または第2の表面306a、306b内に拡散する、あるいは表面306a、306bに結合する、または表面306a、306bによって支持することもできる。
5つのはんだボール320a〜320eが図示されているが、基板306を安定させるためのダミーのはんだボールを含めた任意の数のはんだボールを提供することができる。また、はんだボール320a〜320eが図示されているが、金隆起部(バンプ)、共晶または含鉛はんだ隆起部、無鉛はんだ隆起部、金スタッド隆起部、ポリマー導電性隆起部、異方性導電性ペースト、導電性フィルム、またはワイヤ結合部を含めた、しかしそれらに限定されない他の接続方法を使用することもできる。
基板306はフリップチップ構成で図示されているが、他の実施形態では、基板306は、従来のように実装することができ、集積回路300が回路板の最上面に実装されるときに、第1の表面306aが第2の表面306bの上になる。これらの構成では、それぞれ第1および第2の電流導体部304a、304bは、それぞれ基板306の第1の表面306aの上にある。
次に図11を参照すると、図10の同様の要素が同様の参照符号を有して示され、図10の電流導体部304とは異なる電流導体部354を提供することによって、電流センサ350は、図10の電流センサ300とは異なる。電流導体部354は、第1の電流導体部354aと第2の電流導体部304bとを含む。第1の電流導体部354aを有するリードフレーム352は、図10の第1の電流導体部304aを有するリードフレーム302とは異なり、連続する電流経路を形成しない。この構成では、電流導体部354を通って流れる電流316が全て、第2の電流導体部304bを通過することを理解されたい。
したがって、電流316は、図10の電流センサ300におけるよりもホール効果素子308の近くを通り、より高い感度をもたらす。
したがって、電流316は、図10の電流センサ300におけるよりもホール効果素子308の近くを通り、より高い感度をもたらす。
図10に関連して上述したように、基板306はフリップチップ構成で図示されているが、他の実施形態では、基板306は、従来のように実装することができ、集積回路300が回路板の最上面に実装されるときに、第1の表面306aが第2の表面306bの上になる。これらの構成では、第1および第2の電流導体部354a、304bはそれぞれ、基板306の第1の表面306aの上にある。
次に図12を参照すると、図10の同様の要素が同様の参照符号を有して示され、電流導体部304aのみを有する(すなわち、電流導体部304b(図10)が存在しない)電流導体部304を提供することによって、電流センサ400は、図10の電流センサ300とは異なる。第1の電流導体部304aを有するリードフレーム302は、連続する電流経路を形成する。この構成では、電流316が全て、電流導体部304aを通過することを理解されたい。
絶縁層402が、電流導体部304aと基板306の第1の表面306aとの間に配設される。いくつかの実施形態では、絶縁層402は、図10に関連して上述したように、介在絶縁層、例えばセラミック層である。他の実施形態では、絶縁層402は、基板と関連付けられた基板絶縁層である。他の実施形態では、絶縁層402は、リードフレーム302と関連付けられたリードフレーム絶縁層である。リードフレームと関連付けられるとき、絶縁層402は、y軸324に沿った方向で基板306を越えて延在することができることを理解されたい。この構成は、基板306の縁部がリードフレーム302に接触する可能性が低いので、向上された信頼性を提供する。
介在絶縁層および基板絶縁層は、図10に関連して上述した。
絶縁層402が、リードフレーム302と関連付けられたリードフレーム絶縁層であるいくつかの実施形態では、絶縁層402は、テーピングプロセスによって形成されるリードフレームテープ絶縁層である。リードフレームテープ絶縁層は、ポリマーテープ、例えばKapton(商標)テープを含めた、しかしそれに限定されないリードフレームに貼付されるテープから構成することができる。
絶縁層402が、リードフレーム302と関連付けられたリードフレーム絶縁層であるいくつかの実施形態では、絶縁層402は、テーピングプロセスによって形成されるリードフレームテープ絶縁層である。リードフレームテープ絶縁層は、ポリマーテープ、例えばKapton(商標)テープを含めた、しかしそれに限定されないリードフレームに貼付されるテープから構成することができる。
絶縁層402が、リードフレーム302と関連付けられたリードフレーム絶縁層である他の実施形態では、絶縁層402は、溶射プロセスによって形成されるリードフレーム溶射絶縁層である。リードフレーム溶射絶縁層は、ポリマー、例えばポリイミド(例えば取引名Pyralin(商標))、ビスベンゾシクロブテン(BCB)(例えば取引名Cyclotene(商標))、溶射される誘電体(例えば取引名3MScotch(商標)絶縁スプレー1601およびLoctite(商標)ShadowCure(商標)3900)、または溶射セラミックコーティングを含めた、しかしそれらに限定されない様々な材料から構成することができる。
絶縁層402が、リードフレーム302と関連付けられたリードフレーム絶縁層である他の実施形態では、絶縁層402は、被覆プロセスによって形成されるリードフレーム被覆絶縁層である。リードフレーム被覆絶縁層は、スクリーン印刷プロセスを含めた、しかしそれに限定されない様々なプロセスによって形成することができる。スクリーン印刷プロセスは、ポリマーやセラミックを含めた、しかしそれらに限定されない様々な材料から構成されるリードフレーム被覆絶縁層をもたらすことができる。さらに他の実施形態では、リードフレーム被覆絶縁層は、真空被覆プロセスによって形成される。これらの実施形態では、リードフレーム被覆絶縁層は、例えば、ポリマー、例えばパリレンから構成することができる。
絶縁層402が、リードフレーム302と関連付けられたリードフレーム絶縁層であるさらに他の実施形態では、絶縁層402は、酸化物生成プロセスによって形成されるリードフレーム酸化物絶縁層である。リードフレーム酸化物絶縁層は、例えば、リードフレーム302上に被覆されるスパッタ酸化物層から構成することができる。
次に図13を参照すると、別の例示的な電流センサ450が、複数のリード線452a〜452hと電流導体部454とを有するリードフレーム452(本明細書ではリードフレーム部とも呼ぶ)を含む。リードフレーム452は、図12のリードフレーム302と同様であってよい。また、電流センサ450は、第1の表面456aと反対の第2の表面456bとを有する基板456を含む。基板456は、第1の表面456a内に拡散された、あるいは第1の表面456a上に配設された、または第1の表面456aによって支持されたホール効果素子458を有する。基板456は、ホール効果素子458が電流導体部454の近傍にあるようにリードフレーム452上に配設される。例示される実施形態では、基板456は、集積回路パッケージ内に実装される基板の従来の向きに関して上下逆の(すなわち、第1の表面456aが下に向けられた)向きを有する。基板456は、基板456の第1の表面456a上にはんだボール460a〜460eを有するフリップチップとして構成される。はんだボール460a〜460eは、リード線452e〜452hに直接結合する。絶縁層470が、基板456をリードフレーム452から離隔することができる。絶縁層470は、図1に示される絶縁層24と同一または同様であってよい。絶縁層470は、表面456aのかなりの部分を覆うことができる。絶縁層は領域470a、470bを有し、それらの領域は、以下の図13Aの論述からより明確になるように、絶縁材料を欠いている。
電流導体部454は、二つの特徴部454a、454b(本明細書では隆起部(バンプ)とも呼ぶ)を有し、それらは、z軸476の方向で電流導体部454から上に延在する。隆起部454a、454bは、電流導体部454と基板456の第1の表面456aとの間の電気接点を提供するように選択された寸法および形状を有する。特に、二つの隆起部454a、454bは、基板456の第1の表面456a上の金属化特徴部(図示せず)への電気接点を提供し、やはり基板456の第1の表面456a上に配設された回路(図示せず)への電気的結合を提供する。電気的結合、およびそれに結合される回路は、以下に図15に関連してより詳細に論じる。
第1の電流導体部454を有するリードフレーム452は、連続する電流経路を形成する。この構成では、電流466のほとんどが電流導体部454を通過し、いくらかの少量の電流466が、隆起部454aおよび454bを介して基板456上の上述した回路内に流れることを理解されたい。しかし、上述した回路は、わずかな量の電流466しか引き込まないように設計することができることを理解されたい。したがって、電流466のほとんど全てが電流導体部454を通過する。
いくつかの実施形態では、絶縁層470は、介在絶縁層、例えばセラミック層である。他の実施形態では、絶縁層470は、基板と関連付けられた基板絶縁層である。他の実施形態では、絶縁層470は、リードフレーム452と関連付けられたリードフレーム絶縁層である。
介在絶縁層、基板絶縁層、およびリードフレーム絶縁層は、図10に関連して上述した。
隆起部454a、454bは、過電流状態を検出するように適合された、すなわち所定の電流レベルまたは電流しきい値よりも大きい電流導体部452aを通過する電流を検出するように適合された回路に電流導体部454を結合する接続を提供することができること
は、図13Aおよび図15に関連した以下の論述から明らかになろう。このために、回路は、所定の電圧降下または電圧しきい値よりも大きい第1の隆起部454aと第2の隆起部454bとの間の電圧差を検出することができる。
隆起部454a、454bは、過電流状態を検出するように適合された、すなわち所定の電流レベルまたは電流しきい値よりも大きい電流導体部452aを通過する電流を検出するように適合された回路に電流導体部454を結合する接続を提供することができること
は、図13Aおよび図15に関連した以下の論述から明らかになろう。このために、回路は、所定の電圧降下または電圧しきい値よりも大きい第1の隆起部454aと第2の隆起部454bとの間の電圧差を検出することができる。
一つの電流導体部454のみが図示されているが、第2の電流導体部を使用することもできることを理解すべきである。第2の電流導体部は、図10の第2の電流導体部304bと同一または同様であってよく、基板456の第1の表面456a上または絶縁体470上に同様に配設することができる。
次に図13Aを参照すると、図13の同様の要素が同様の参照符号を有して示され、電流導体部454が隆起部454aを含み、この隆起部454aが、電流導体部454を、絶縁層470の領域470aを介して基板456の第1の表面456aに結合する。
ホール効果素子458は、基板456の第1の表面456a内または第1の表面456a上に配設される。隆起部454aに電気的に結合される他の回路480を、基板456の第1の表面456a内または第1の表面456a上に配設することもできる。例示的な回路480は、以下に図15に関連して説明する。
他の実施形態では、隆起部454aに対する代替構成であることを示すためにここでは想像線として図示されているワイヤ結合部478などを使用して、電流導体部454を、絶縁層470の領域470aを介して基板456の第1の表面456aに結合することができる。図13の他方の隆起部454bの代わりに第2のワイヤ結合部(図示せず)を使用することができることを理解されたい。ワイヤ結合部478は、電流導体部454のすぐ上にある基板456に終端するように見えるが、終端は、電流導体部454の側部へのものであってもよいことを理解されたい。
次に図14を参照すると、別の例示的な電流センサ500が、複数のリード線502a〜502hを有するリードフレーム502を含む。見やすくするためにリード線502cおよび502dのみが図示されているが、リード線502a〜502hの他のものは従来のリード線構成で構成されることを理解されたい。また、電流センサ500は、第1の表面506aと反対の第2の表面506bとを有する基板506を含む。基板506は、第1の表面506a内に拡散された、あるいは第1の表面506a上に配設されたホール効果素子508を有する。電流導体部504を有する導電性留め具503が、リード線502a〜502dに結合される。電流導体部504は、二つの隆起部504a、504bを含む。
導電性留め具503は、導電性留め具503が基板506の第1の表面506aの上にわたって延びるように湾曲部を有して形成される。基板506は、ホール効果素子508が電流導体部504の近傍にあるようにリードフレーム502上に配設される。例示される実施形態では、基板506は、第1の表面506aが上に向けられた従来の実装向きを有する。絶縁体514(本明細書では絶縁層とも呼ぶ)が、基板506を導電性留め具503から絶縁することができる。絶縁体514は、任意の絶縁材料を欠いている二つの領域514a、514bを有する。絶縁体514は、図1に示される絶縁体24と同様であってよい。
集積回路500が組み立てられるとき、隆起部504a、504bは、絶縁材料を欠いている絶縁層514の領域514a、514bに位置を合わせ、その領域内に延在することを理解されたい。隆起部504a、504bは、電流導体部504と基板506の第1の表面506aとの間の電気接点を提供するように選択された寸法および形状を有する。特に、二つの隆起部504a、504bは、基板506の第1の表面506a上の金属化
特徴部(図示せず)への電気接点を提供し、やはり基板506の第1の表面506a上に配設された回路(図示せず)への電気的結合を提供する。電気的結合、およびそれに結合される回路は、以下に図15に関連してより詳細に論じる。
特徴部(図示せず)への電気接点を提供し、やはり基板506の第1の表面506a上に配設された回路(図示せず)への電気的結合を提供する。電気的結合、およびそれに結合される回路は、以下に図15に関連してより詳細に論じる。
隆起部540a、540bを含む電流導体部504を有する導電性留め具503が図示されているが、他の構成では、他の電流導体部、例えば二つの特徴部または隆起部を含む直線状の電流導体部を使用することもできることを理解されたい。
一つの電流導体部504のみが図示されているが、第2の電流導体部を使用することもできることを理解すべきである。第2の電流導体部は、図10の第2の電流導体部304bと同一または同様であってよく、基板506の第1の表面506a上または絶縁体514上に同様に配設することができる。
次に図14Aを参照すると、図14の同様の要素が同様の参照符号を有して示され、電流導体部504が隆起部504aを含み、この隆起部504aが、電流導体部504を、絶縁層514の領域514aを介して基板506に結合する。
ホール効果素子508は、基板506の表面506a内または表面506a上に配設される。隆起部504aに電気的に結合される他の回路530を、基板506の基板506a内または表面506a上に配設することもできる。例示的な回路530は、以下に図15に関連して説明する。
他の実施形態では、隆起部504aに対する代替構成であることを示すためにここでは想像線として図示されているワイヤ結合部532などを使用して、電流導体部504を、絶縁層514の領域514aを介して基板506の第1の表面506aに結合することができる。図14の他方の隆起部504bの代わりに第2のワイヤ結合部(図示せず)を使用することができることを理解されたい。ワイヤ結合部532は、電流導体部506の下にある基板506に終端するように見えるが、終端は、電流導体部506の側部へのものであってもよいことを理解されたい。
次に図15を参照すると、例示的な回路550は、図13Aの電流センサ450で使用される回路480、または図14Aの電流センサ500で使用される回路530と同一または同様であってよい。回路550は、ホール効果素子552に結合することができる。ホール効果素子552は、図13および図13Aのホール効果素子458、または図14および図14Aのホール効果素子508と同一または同様であってよい。
ホール効果素子552は、電流感知回路554に結合され、電流感知回路554は、動的オフセットキャンセル回路553を含む。動的オフセットキャンセル回路553は、ホール効果素子552と関連付けられたDC電圧誤差のためのDCオフセット調整を提供する。
動的オフセットキャンセル回路553は、増幅器556に結合され、増幅器556は、オフセット調整されたホール出力信号を増幅する。増幅器556は、フィルタ558に結合され、フィルタ558は、低域フィルタ、高域フィルタ、帯域フィルタ、および/またはノッチフィルタであってよい。フィルタ558は、所望の応答時間と、ホール効果素子552、動的オフセットキャンセル回路553、および増幅器556と関連付けられた雑音の周波数スペクトルとを含めた、しかしそれらに限定されない様々な因子に従って選択される。一つの特定の実施形態では、フィルタ558は低域フィルタである。フィルタ558は、出力ドライバ560に結合され、出力ドライバ560は、他の電子回路(図示せず)への伝送のために、ノード572に電流センサ出力信号571を提供する。より完全
に以下に説明するように、電流センサ出力信号は、導体を通過する電流の大きさを示す。
に以下に説明するように、電流センサ出力信号は、導体を通過する電流の大きさを示す。
トリム制御回路564が、ノード570に結合される。ノード570は、トリム信号を受信することができ、この信号は、典型的には製造中、様々な電流センサパラメータをトリム(調整)できるようにする。このために、トリム制御回路564は、ノード570に印加される適切な信号によって使用可能(イネーブル)にされる一つまたは複数のカウンタを含む。
トリム制御回路564は、静止出力電圧(Qvo)回路562に結合される。静止出力電圧は、ホール効果素子552によって感知された電流がゼロであるときの出力信号571の電圧である。名目上は、単極供給電圧では、QvoがVcc/2に等しい。適切なトリム信号をノード570を介してトリム制御回路564内部の第1のトリム制御回路カウンタに与え、トリム制御回路564が次いでQvo回路562内部のデジタルアナログ変換器(DAC)を制御することによって、Qvoをトリム(調整)できる。
トリム制御回路564は、さらに、感度調整回路566に結合される。感度調整回路566は、電流センサ550の感度を調整するように増幅器556の利得の調整を可能にする。適切なトリム信号をノード570を介してトリム制御回路564内部の第2のトリム制御回路カウンタに与え、トリム制御回路564が次いで感度調整回路566内部のDACを制御することによって、感度をトリムすることができる。
トリム制御回路564は、さらに、感度温度補償回路568に結合される。感度温度補償回路568は、温度による利得変動を補償するように増幅器556の利得の調整を可能にする。適切なトリム信号をノード570を介してトリム制御回路564内部の第3のトリム制御回路カウンタに与え、トリム制御回路564が次いで感度温度補償回路568内部のDACを制御することによって、感度温度補償回路568をトリムすることができる。
ホール効果素子552は、ここでは見やすくするためにホール効果素子552から離して図示されている電流導体部604の近傍に配置される。電流導体部604は、集積回路リード線の結合によって形成された図13および図13Aの電流導体部454、または図14および図14Aの電流導体部504と同一または同様であってよい。動作時、電流584は、電流センサ550のノード574に入り、電流導体部604を通過し、ノード576から出て、ここでスイッチ580および負荷586を通過し、その両方が集積回路550の外部にあってよい。スイッチ580は、例えばリレーまたは電界効果トランジスタ(FET)であってよい。
過電流状態、例えば短絡の検出時に電流584を停止することが望ましく、過電流状態は普通、望ましくなく高い電流584をもたらし、これは、集積回路550または他の関連の回路を損壊する可能性がある。このために、過電流回路590が、過電流状態を検出することができる。
過電流回路590は、電流センサ出力信号571を受信するように結合され、かつまた電圧基準592に結合された比較器591を含む。比較器591の出力593は、論理ゲート594に結合される。論理ゲート594は、ゲートドライバに結合され、ゲートドライバが、回路550のノード578に制御信号597を発生する。ノード578は、スイッチ580の制御ノードに結合され、ホール効果素子552による過電流状態の検出に応答してスイッチ580を開き、電流584を停止するように動作可能である。
また、論理ゲート594は、故障回路598に結合され、故障回路598は、集積回路
550のノード588に故障出力信号599を発生する。故障出力信号599は、過電流状態、電流584が所定の電流を超えていることを示す。
550のノード588に故障出力信号599を発生する。故障出力信号599は、過電流状態、電流584が所定の電流を超えていることを示す。
増幅器591および電圧基準592は、電流センサ出力信号571に応答し、電流センサ出力信号571は、ホール効果素子552によって発生される信号に応答することを理解されたい。ホール効果素子552が、比較的遅い応答時間を有することを理解されたい。したがって、スイッチ580が、ホール効果素子552によって発生される信号に応答して上述した様式でのみ制御される場合、スイッチ580を開くことができるようになる前に、何らかの急速な過電流状態が集積回路550または負荷586を損壊する可能性がある。以下に述べる回路は、過電流状態へのより速い応答速度を提供することができる。
比較器600および電圧基準602が、集積回路550の電流導体部604に結合される。上述したように、電流導体部604は、集積回路リード線の結合によって形成される、図13および図13Aの電流導体部454、および図14および図14Aの電流導体部504と同一または同様であってよい。電流導体部604から電圧基準602および比較器600への結合は、図13および図13Aの隆起部454aおよび454b、および図14および図14Aの隆起部504a、504bを含めた、しかしそれらに限定されない様々な形で提供することができる。
動作時、電流導体部604が関連の抵抗を有するので、電流584に応答して、電流導体部604の両端間に電圧が現れる。電流584が十分に大きいとき、比較器600の出力信号601が状態を変え、それにより制御信号597が状態を変え、スイッチ580を開き、電流を停止する。この様式でのスイッチ580の開放は、ホール効果素子592によって発生される信号に応答して比較器591のみによってスイッチ580が開かれる場合よりも急速に行われる。
図15に図示される回路550が、図13および図13Aの電流センサ450および図14および図14Aの電流センサ500のような電流センサと関連付けられて電流センサ内に集積されることがある例示的な回路を示すことは、当業者によって理解されよう。
他の実施形態では、スイッチ580を電流センサ回路550内に集積することもできることを理解されたい。
次に図16を参照すると、別の例示的な電流センサ650は、図14の電流センサ500と同様であり、しかし電流センサ650は、より完全に以下に説明する第2の基板655を含む。電流センサ650は、複数のリード線552a〜552hを有するリードフレーム652を含む。また、電流センサ650は、第1の表面656aと反対の第2の表面656bとを有する基板656を含む。電流導体部655を有する導電性留め具654が、リード線652a〜652dに結合される。電流導体部605は、二つの隆起部655a、655bを含む。磁場感知素子、例えば磁気抵抗素子(図示せず)が上に配設された第2の基板666を、電流導体部655の上に配設することができる。第2の基板666上の磁場感知素子は、ワイヤ結合部668a、668bなどを用いて、基板656の第1の表面656aに結合することができる。
次に図16を参照すると、別の例示的な電流センサ650は、図14の電流センサ500と同様であり、しかし電流センサ650は、より完全に以下に説明する第2の基板655を含む。電流センサ650は、複数のリード線552a〜552hを有するリードフレーム652を含む。また、電流センサ650は、第1の表面656aと反対の第2の表面656bとを有する基板656を含む。電流導体部655を有する導電性留め具654が、リード線652a〜652dに結合される。電流導体部605は、二つの隆起部655a、655bを含む。磁場感知素子、例えば磁気抵抗素子(図示せず)が上に配設された第2の基板666を、電流導体部655の上に配設することができる。第2の基板666上の磁場感知素子は、ワイヤ結合部668a、668bなどを用いて、基板656の第1の表面656aに結合することができる。
導電性留め具654は、導電性留め具654が基板656の第1の表面656aの上にわたって延びるように湾曲部を有して形成される。例示される実施形態では、基板656は、第1の表面656aが上に向けられた従来の実装向きを有する。絶縁体664(本明細書では絶縁層とも呼ぶ)が、基板656を導電性留め具654から絶縁することができる。絶縁体664は、任意の絶縁材料を欠いている二つの領域664a、664bを有する。絶縁体664は、図1に示される絶縁体24と同様であってよい。
組み立てられた形で図示されて、隆起部655a、655bは、絶縁材料を欠いている絶縁層664の領域664a、664bに位置を合わせ、その領域内に延在する。隆起部655a、655bは、電流導体部655と基板656の第1の表面656aとの間の電気接点を提供するように選択された寸法および形状を有する。特に、二つの隆起部655a、655bは、基板656の第1の表面656a上の金属化特徴部(図示せず)への電気接点を提供し、やはり基板656の第1の表面656上に配設された回路(図示せず)への電気的結合を提供する。電気的結合、およびそれに結合される回路は、図15に関連して上でより詳細に論じた。
隆起部655a、655bを含む電流導体部655を有する導体留め具654が図示されているが、他の構成では、他の電流導体部、例えば二つの特徴部または隆起部を含む直線状の電流導体部を使用することもできることを理解されたい。
一つの電流導体部655のみが図示されているが、第2の電流導体部を使用することもできることを理解すべきである。第2の電流導体部は、図10の第2の電流導体部304bと同一または同様であってよく、基板656の第1の表面656a上または絶縁体664上に同様に配設することができる。
電流センサ650は、二つの基板656、666を有する。電流センサ650は、二つの基板を提供することができ、それと共に、磁場感知素子の近傍に電流搬送導体、例えば655を提供し、かつ/または図15に関連して上述したような過電流回路を含む一構成を示すにすぎない。他の二つの基板構成が、名称「Arrangementsfor a
n Ingegrated Sensor」、代理人整理番号ALLEG−162PUS、発明者MichaelC.Doogue、Vijay Mangtani、およびWil
liamP.Taylor、出願日2006年1月20日の米国特許出願第11/335944号に記載されている。本明細書で説明する構成の任意のものを、電流搬送導体および/または過電流回路と組み合わせることができる。
n Ingegrated Sensor」、代理人整理番号ALLEG−162PUS、発明者MichaelC.Doogue、Vijay Mangtani、およびWil
liamP.Taylor、出願日2006年1月20日の米国特許出願第11/335944号に記載されている。本明細書で説明する構成の任意のものを、電流搬送導体および/または過電流回路と組み合わせることができる。
図13および図13Aの電流センサ450、図14および図14Aの電流センサ500、図15の電流センサ550、および図16の電流センサ650は、それぞれ電流導体部454、504、604、および655と、図15の回路590によって表される関連の過電流回路との間の結合を有して図示されている。しかし、他の実施形態では、電流センサ450、500、550、および650と同様の他の電流センサが、電流導体部454、504、604、および655と関連の過電流回路との間の結合を有さず、すなわち隆起部またはワイヤ結合部を有さない。すなわち、図15の電流センサ550を参照すれば、図15の電流導体部604が、図15のノード574または576に結合しない。これらの実施形態では、過電流回路590(図15)は、ノード574および576に結合されたままであり、ノード574および576は、電流センサ550の他に別の回路要素に結合する。例えば、いくつかの構成では、ノード574、576は、回路板上の回路トレースに結合することができ、回路トレースは、電流導体部604(図15)を通過するのと同じ電流を搬送する。これらの構成では、過電流回路590は、回路トレースを通過する電流に起因する電圧降下を感知することが可能であり、本質的に同じ効果を提供し、過電流回路590は、上述したものと同様の機能を提供する。
次に図17を参照すると、図10の同様の要素が同様の参照符号を有して示され、電流センサ700が、複数のリード線702a〜702hと分流導体部706とを有するリードフレーム702(本明細書ではリードフレーム部とも呼ぶ)を含む。また、電流センサ700は、図10の電流センサ300と同様に、第1の電流導体部304aおよび第2の電流導体部304bの組合せとして提供される電流導体部304を含む。したがって、リードフレーム702は、リード線702c、702dへのリード線702a、702bの
二つの結合を有する。第1の結合は、電流導体部304によって提供され、第2の結合は、分流導体部706によって提供される。
二つの結合を有する。第1の結合は、電流導体部304によって提供され、第2の結合は、分流導体部706によって提供される。
いくつかの実施形態では、電流センサ700は、分流導体部706上に配設された第1の磁束収束器708と、一般に分流導体部706とホール効果素子308との間に配設される、磁気シールド(磁束シールドまたはシールド部)と呼ばれることもある第2の磁束収束器710とを含むこともできる。第1および第2の磁束収束器708、710はそれぞれ、フェライト、パーマロイ、またはニッケル鉄合金を含めた、しかしそれらに限定されない様々な軟磁性材料から構成することができる。磁束収束器708、710は、様々な形で適用することができる。例えば、磁束収束器は、被覆プロセスによってリードフレーム706上に被覆することができる。
磁束収束器708は、リードフレーム702上への直接の電気めっきプロセスによって、または分流導体部706に貼付されるKaptonテープの使用によって形成することができ、Kaptonテープの他方の側は、積層またはテーププロセスによって形成されることがある軟磁性材料を有することができる。シールド部710は、パッケージ組立て中に、リードフレーム内に配置し、接着剤で固定することができる。
動作時、電流導体部304は、電流316の一部のための電流経路を提供し、分流導体部706は、電流316の別の一部のための別の電流経路を提供する。電流センサ700は、電流導体部304を通って流れる電流316の一部に関係付けられる、電流316に対する感度を有することを理解されたい。その結果、電流センサ700は、分流導体部706を有さない図10の電流センサ300よりも、電流316に対して低い感度を有することができる。したがって、電流センサ700は、ホール効果素子308に結合された回路(例えば、図15の回路554)を飽和することなく、電流のより大きな範囲にわたって動作することができる。電流のより大きな範囲は、分流導体部706によって提供されるホール効果素子308に対する影響に起因するだけでなく、分流導体部706を有するリードフレーム702が、過熱せずにより大量の電流に耐えることが可能であることにも起因し、これは、リードフレーム702が、図10のリードフレーム302よりも低い全抵抗の電流経路を有することができるからである。
電流導体部304を通って流れる、および分流導体部706を通って流れる電流316の上述した一部は、上述した結果を提供する傾向があるが、分流導体部706を通って流れる電流316の一部は、ホール効果素子308の近くで磁場を発生し、この磁場は、電流導体部304を通って流れる電流316の一部によって発生される磁場と逆である傾向があることも理解されたい。いくつかの実施形態では、逆の磁場が望ましくないことがある。第1および第2の磁束収束器708、710はそれぞれ、分流導体部706を通って流れる電流316の一部によって発生される磁場を収束または遮蔽する傾向があり、したがって、第1および第2の磁束収束器708、710はそれぞれ、磁束をホール効果素子308から離して保つ傾向がある。
分流導体部706とホール効果素子308との間の離隔距離は、分流導体部706を通って流れる電流316の一部によって発生される磁場からのホール効果素子308に対する影響を制御および/または最小化するように選択することができる。より大きな離隔距離が、その影響を低減する傾向があることは理解されよう。
分流導体部706の抵抗に影響を及ぼす形での分流導体部706の寸法設定は、電流導体部304を通って流れる電流316の一部よりも、分流導体部706を通って流れる電流316の一部に影響を及ぼすことができる。それゆえ、分流導体部706の寸法および形状は、選択された抵抗を提供するように選択することができる。したがって、寸法設定
は、電流センサ700の全体の感度に影響を及ぼすことができる。
は、電流センサ700の全体の感度に影響を及ぼすことができる。
次に図18を参照すると、この図は、図8に示される要素と同様の要素を有し、電流センサ750が、リードフレーム752のリード線752a〜752d(752a、752bは図示しないが、それぞれ図7のリード線202a、202bと同様に構成される)に結合される電流導体部756を有する導電性留め具754を含む。また、導電性留め具754は、図17の分流導体部706に関連して上述したものと同様の機能および動作特性を有する分流導体部758を含む。また、集積回路750は、図17に関連して上述したそれぞれ第1および第2の磁束収束器758、760と同様の機能および動作特性を有するそれぞれ第1または第2の磁束収束器764、766の一つまたは複数を含むこともできる。
図7および図8に関連して説明した構成と同様に、導電性留め具754は、基板760の第1の表面760aの上にわたって延びるように設計された形状を有する。磁場感知素子762、例えばホール効果素子は、基板760の第1の表面760a内または第1の表面760a上に配設される。
図17および図18の分流導体部706、758および磁束収束器708、710、764、766は、特定の電流センサ構成と関連して図示されているが、同様の分流導体部および同様の関連の磁束収束器を、本明細書に示されるフリップチップまたは非フリップチップ構成の任意のものに含めることができることを理解されたい。
次に図19を参照すると、電磁シールド800は、図8の電磁シールド212と同一または同様であってよい。電磁シールド800は、ホール効果素子880を概して覆って配置され、ホール効果素子880は、図8のホール効果素子208と同一または同様であってよい。電磁シールド800は、スリット806によって離隔された第1の部分802と第2の部分804とを含む。第1の部分802と第2の部分804とは、導電領域808によって結合される。結合パッド810が、電磁シールド800をDC電圧、例えば接地電圧に結合することができるようにする。
電磁シールド800は、電流センサ、例えば図8の電流センサ200の製造中に金属層から形成することができる。金属層は、様々な材料、例えばアルミニウム、銅、金、チタン、タングステン、クロム、またはニッケルから構成することができる。
AC磁場(例えば電流搬送導体を取り囲む磁場)の存在時、電磁シールド800内にAC渦電流812、814を誘導することができることを理解されたい。渦電流812、814は、図示されるように閉ループとして発生する。閉ループ渦電流812、814は、電磁シールド800の近傍に、渦電流812、814を誘導する磁場よりも小さい磁場を生み出す傾向がある。したがって、電磁シールド800が、ホール効果素子、例えば図8のホール効果素子208の近くに配置された場合、ホール効果素子208は、普通受けるよりも小さい磁場を受け、あまり敏感でない電流センサをもたらし、これは一般に望ましくない。さらに、渦電流と関連付けられた磁場が均一でなく、またはホール効果素子208の周りで対称的でない場合、ホール効果素子208は、望ましくないオフセット電圧を発生することもある。
スリット806は、渦電流812、814が進む閉ループの寸法(すなわち、直径または経路長)を減少する傾向がある。渦電流812、814が進む閉ループの減少された寸法が、より小さな渦電流812、814と、渦電流を誘導したAC磁場に対するより小さな局所的影響とをもたらす。したがって、ホール効果素子816および電磁シールド800が使用される電流センサの感度は、より小さな渦電流によってあまり影響を受けない。
さらに、スリット806がホール効果素子816の上に延びるように、図示されるようにシールド800をホール効果素子816に関して配置することによって、渦電流812、814の任意の一つと関連付けられた磁場は、二つの方向でホール効果素子816を通過する磁場を生成する傾向があり、ホール効果素子816の領域の少なくとも一部の上で打ち消し合うことを理解されたい。
次に図20を参照すると、電磁シールド850は、図8の電磁シールド212と同一または同様であってよい。電磁シールド850は、4つのスリット860〜866によって離隔される4つの部分852〜858を含む。4つの部分852〜858は、導電領域876によって結合される。結合パッド878が、電磁シールド850をDC電圧、例えば接地電圧に結合することができるようにする。
磁場の存在時、電磁シールド850内で渦電流868〜874を誘導することができることを理解されたい。4つのスリット860〜866により、閉ループ渦電流866〜874の寸法(すなわち、直径または経路長)は、図19の閉ループ渦電流812、814の寸法よりも小さくなる傾向があることを理解されたい。渦電流868〜874が進む閉ループの減少された寸法が、より小さな渦電流868〜874と、渦電流を誘導したAC磁場に対する、図19のシールド800に起因するものよりも小さな局所的影響とをもたらすことを理解されたい。したがって、ホール効果素子880および電磁シールド850が使用される電流センサの感度は、図19のシールド800を使用する電流センサの感度よりも、小さな渦電流868〜874によってあまり影響を及ぼされない。
さらに、スリット860〜866がホール効果素子880の上に延びるように、図示されるようにシールド850をホール効果素子880に関して配置することによって、渦電流868〜874の任意の一つと関連付けられた磁場は、二つの方向でホール効果素子880を通過する磁場を生成する傾向があり、ホール効果素子880の領域の少なくとも一部の上で打ち消し合うことを理解されたい。
次に図21を参照すると、電磁シールド900は、図8の電磁シールド212と同一または同様であってよい。電磁シールド900は、交互嵌合部材を有する遮蔽部902を含み、その部材902aは一例にすぎない。交互嵌合部材は、導体部904を介して結合パッド906に結合され、結合パッド906は、電磁シールド900をDC電圧、例えば接地電圧に結合することができるようにする。
電磁シールド900は、図20の電磁シールド850または図19の電磁シールド800よりもはるかに小さな寸法(すなわち、経路長の直径)を有する渦電流をサポートすることができることを理解されたい。したがって、電磁シールド900は、上述したものよりも、電流センサの感度に対してはるかに小さな負の影響を有する傾向がある。
次に図22を参照すると、電磁シールド950は、図8の電磁シールド212と同一または同様であってよい。電磁シールド950は、複数の部材を有する遮蔽部952を含み、その部材952aは一例にすぎない。部材は、導電部954を介して結合パッド956に結合され、結合パッド956は、電磁シールド950をDC電圧、例えば接地電圧に結合することができるようにする。
電磁シールド950の利点は、上の論述から明らかであろう。
電磁シールド950の利点は、上の論述から明らかであろう。
次に図23を参照すると、電流センサ1000の一部分の側面図が、第1の表面1002aと第2の表面1002bとを有する基板1002を含む。ホール効果素子1004が、基板1002の第1の表面1002a上または表面1002a内に配設される。絶縁層
1006が、基板1002の第1の表面1002aの下に配設される。
1006が、基板1002の第1の表面1002aの下に配設される。
電磁シールド1008が、絶縁層1006の下に配設される。電磁シールドは、それぞれ図19〜図22の電磁シールド800、850、900、950の一つと同一または同様であってよい。電磁シールド1008は、遮蔽部1010と、導体部1012と、結合パッド1014とを含み、これは、図19〜図22における同様の構造と同一または同様であってよい。結合ワイヤ1016、または別の結合方法が、結合パッド1014を基板1002の第1の表面1002a、特に基板1002の第1の基板1002a上の金属層(図示せず)に結合することができる。しかし、いくつかの実施形態では、そうではなく、この結合は、集積回路製造プロセスの一部、例えばベースプロセスとして被覆された金属層と、追加の金属層とによってなされ、その場合、結合ワイヤ1016は省くことができる。
また、電流センサ1000は、電磁シールド1008の下に配設された別の絶縁層1018を含むこともできる。さらに、電流センサ1000は、絶縁層1018の下に配設された電流導体部1020を含むことができる。電流導体部1020は、本明細書で説明した様々な電流導体部、例えば図11の電流導体部304bと同一または同様であってよい。
電流センサ1000はフリップチップ構成で図示されているが、他の実施形態では、構造を逆さにして、非フリップチップ構成を提供することができる。
本発明の好ましい実施形態を説明してきたが、ここで、それらの概念を組み込む他の実施形態が使用されることもあることは当業者に明らかであろう。したがって、これらの実施形態は、開示された実施形態に限定されるべきではなく、頭記の特許請求の範囲の精神および範囲によってのみ限定されるべきであると考えられる。本明細書で引用した参考文献は全て、それらの全体を参照として本明細書に組み込む。
本発明の好ましい実施形態を説明してきたが、ここで、それらの概念を組み込む他の実施形態が使用されることもあることは当業者に明らかであろう。したがって、これらの実施形態は、開示された実施形態に限定されるべきではなく、頭記の特許請求の範囲の精神および範囲によってのみ限定されるべきであると考えられる。本明細書で引用した参考文献は全て、それらの全体を参照として本明細書に組み込む。
Claims (4)
- 集積回路において、
複数のリード線を有するリードフレームであって、前記複数のリード線のうちの少なくとも二つの結合を備える電流導体部を有する、リードフレームと、
第1の表面および反対の第2の表面を有する基板であって、前記第1の表面が前記電流導体部の近位にあり、前記第2の表面が前記電流導体部から遠位にあり、前記リード線の各一つがそれぞれの長さを有し、前記リード線の各一つが、前記リード線の前記長さ全体にわたって、前記基板の前記第2の表面よりも前記基板の前記第1の表面に近くなるように選択された方向に湾曲部を有する、基板と、
前記基板および前記リードフレームの前記電流導体部の間に配設された絶縁層であって、該絶縁層は前記電流導体部の上に配置された絶縁材料からなり、該絶縁材料がポリマーテープよりなる絶縁層と、
前記基板の前記第1の表面上に配設された一つまたは複数の磁場変換器とを備え、
前記ポリマーテープが前記基板の端縁を超えて伸びている、集積回路。
- 集積回路において、
複数のリード線を有するリードフレーム部であって、前記複数のリード線のうちの少なくとも二つを備える第1の電流導体部を有する、リードフレーム部と、
第1の表面および反対の第2の表面を有する基板であって、前記第1の表面が前記第1の電流導体部の近位にあり、前記第2の表面が前記第1の電流導体部から遠位にある、基板と、
前記基板の前記第1の表面上に配設された一つまたは複数の磁場変換器と、
前記基板の前記第1の表面の近位に集積回路のデポジション技法によりデポジットされた第2の電流導体部であって、前記一つまたは複数の磁場変換器の近位に配設され、前記第1の電流導体部に結合された、第2の電流導体部と、
前記第2の電流導体部および前記基板の前記第1の表面の間に配設された絶縁層であって、該絶縁層は前記リードフレーム上に配置された絶縁材料からなり、該絶縁材料が前記基板の端縁を超えて伸びているポリマーテープよりなる絶縁層とを備える、集積回路。
- 集積回路において、
複数のリード線を有するリードフレームであって、前記複数のリード線のうちの少なくとも二つの結合を備える電流導体部を有する、リードフレームと、
第1の表面および反対の第2の表面を有する基板であって、前記第1の表面が前記電流導体部の近位にあり、前記第2の表面が前記電流導体部から遠位にある、基板と、
前記基板の前記第1の表面上に配設された一つまたは複数の磁場変換器と、
前記基板および前記リードフレームの前記電流導体部の間に配設された絶縁層とを備えており、
前記絶縁層は、
リードフレーム絶縁層であって、該リードフレーム上に配置されたリードフレーム絶縁材料からなり、該リードフレーム絶縁材料が前記基板の端縁を超えて伸びているポリマーテープよりなる、リードフレーム絶縁層、あるいは
基板絶縁層であって、該基板上に配置された基板絶縁材料からなり、該基板絶縁材料が前記基板の端縁を超えて伸びているポリマーテープよりなる、基板絶縁層、
の少なくとも一つを備える、集積回路。 - 前記基板の前記第1の表面の近位に集積回路デポジション技法によりデポジットされた第2の電流導体部であって、前記一つまたは複数の磁場変換器の近位に配設され、前記電流導体部に結合された、第2の電流導体部をさらに備える、請求項3に記載の集積回路。
Applications Claiming Priority (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/140,250 | 2005-05-27 | ||
US11/140,250 US6995315B2 (en) | 2003-08-26 | 2005-05-27 | Current sensor |
US11/144,970 US7166807B2 (en) | 2003-08-26 | 2005-06-03 | Current sensor |
US11/144,970 | 2005-06-03 | ||
US11/336,602 US7075287B1 (en) | 2003-08-26 | 2006-01-20 | Current sensor |
US11/336,602 | 2006-01-20 | ||
US11/401,160 US7476816B2 (en) | 2003-08-26 | 2006-04-10 | Current sensor |
US11/401,160 | 2006-04-10 | ||
US11/383,021 US20060219436A1 (en) | 2003-08-26 | 2006-05-12 | Current sensor |
US11/383,021 | 2006-05-12 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008513632A Division JP5468776B2 (ja) | 2005-05-27 | 2006-05-23 | 電流センサ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011069837A JP2011069837A (ja) | 2011-04-07 |
JP2011069837A5 true JP2011069837A5 (ja) | 2012-07-12 |
JP5248587B2 JP5248587B2 (ja) | 2013-07-31 |
Family
ID=44015214
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010281804A Active JP5248587B2 (ja) | 2005-05-27 | 2010-12-17 | 電流センサ |
JP2010281841A Active JP5248588B2 (ja) | 2005-05-27 | 2010-12-17 | 電流センサ |
JP2010281774A Active JP5255046B2 (ja) | 2005-05-27 | 2010-12-17 | 電流センサ |
JP2010281828A Active JP4904427B2 (ja) | 2005-05-27 | 2010-12-17 | 電流センサ |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010281841A Active JP5248588B2 (ja) | 2005-05-27 | 2010-12-17 | 電流センサ |
JP2010281774A Active JP5255046B2 (ja) | 2005-05-27 | 2010-12-17 | 電流センサ |
JP2010281828A Active JP4904427B2 (ja) | 2005-05-27 | 2010-12-17 | 電流センサ |
Country Status (1)
Country | Link |
---|---|
JP (4) | JP5248587B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8907437B2 (en) * | 2011-07-22 | 2014-12-09 | Allegro Microsystems, Llc | Reinforced isolation for current sensor with magnetic field transducer |
CH707687B1 (de) * | 2013-03-08 | 2016-09-15 | Melexis Technologies Nv | Stromsensor. |
US10345343B2 (en) | 2013-03-15 | 2019-07-09 | Allegro Microsystems, Llc | Current sensor isolation |
US9190606B2 (en) | 2013-03-15 | 2015-11-17 | Allegro Micosystems, LLC | Packaging for an electronic device |
US9810721B2 (en) * | 2015-12-23 | 2017-11-07 | Melexis Technologies Sa | Method of making a current sensor and current sensor |
JP2017134022A (ja) * | 2016-01-29 | 2017-08-03 | 旭化成エレクトロニクス株式会社 | 電流センサ及び製造方法 |
CN113866475A (zh) * | 2021-09-30 | 2021-12-31 | 意瑞半导体(上海)有限公司 | 电流传感器的引线框架及电流传感器 |
US11644485B2 (en) | 2021-10-07 | 2023-05-09 | Allegro Microsystems, Llc | Current sensor integrated circuits |
US11768230B1 (en) | 2022-03-30 | 2023-09-26 | Allegro Microsystems, Llc | Current sensor integrated circuit with a dual gauge lead frame |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4425596A (en) * | 1980-09-26 | 1984-01-10 | Tokyo Shibaura Denki Kabushiki Kaisha | Electric circuit breaker |
JP2001165963A (ja) * | 1999-12-09 | 2001-06-22 | Sanken Electric Co Ltd | ホール素子を備えた電流検出装置 |
JP2002267692A (ja) * | 2001-03-08 | 2002-09-18 | Yazaki Corp | 電流センサ |
DE02775480T1 (de) * | 2001-11-01 | 2005-08-18 | Sentron Ag | Stromsensor und stromsensor herstellungsverfahren |
US7709754B2 (en) * | 2003-08-26 | 2010-05-04 | Allegro Microsystems, Inc. | Current sensor |
-
2010
- 2010-12-17 JP JP2010281804A patent/JP5248587B2/ja active Active
- 2010-12-17 JP JP2010281841A patent/JP5248588B2/ja active Active
- 2010-12-17 JP JP2010281774A patent/JP5255046B2/ja active Active
- 2010-12-17 JP JP2010281828A patent/JP4904427B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5468776B2 (ja) | 電流センサ | |
JP5255046B2 (ja) | 電流センサ | |
US7476816B2 (en) | Current sensor | |
US7075287B1 (en) | Current sensor | |
JP2011069837A5 (ja) | ||
JP2011075576A5 (ja) | ||
US11262385B2 (en) | Systems and methods for integrated shielding in a current sensor | |
US10753963B2 (en) | Current sensor isolation | |
US7166807B2 (en) | Current sensor | |
US6995315B2 (en) | Current sensor | |
JP2013079973A (ja) | 電流センサ |