JP2023525324A - 隣接機構間に導電性パイプを形成する方法及び隣接機構間に導電性パイプを有する集積アセンブリ - Google Patents

隣接機構間に導電性パイプを形成する方法及び隣接機構間に導電性パイプを有する集積アセンブリ Download PDF

Info

Publication number
JP2023525324A
JP2023525324A JP2022568754A JP2022568754A JP2023525324A JP 2023525324 A JP2023525324 A JP 2023525324A JP 2022568754 A JP2022568754 A JP 2022568754A JP 2022568754 A JP2022568754 A JP 2022568754A JP 2023525324 A JP2023525324 A JP 2023525324A
Authority
JP
Japan
Prior art keywords
dielectric material
conductive
conductive pipe
source
features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022568754A
Other languages
English (en)
Inventor
アフメド ナヤズ ノエマウン
ステファン ダブリュー． ラッセル
タオ ディー． グエン
サンタヌ サルカル
Original Assignee
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2023525324A publication Critical patent/JP2023525324A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

隣接機構間に導電性パイプを形成する方法、及び隣接機構間に導電性パイプを有する集積アセンブリ。幾つかの実施形態は、介在スペースによって相互に隔離された一対の実質的に平行な機構を有する集積アセンブリを含む。導電性パイプは、機構間にあり、機構と実質的に平行である。導電性パイプは、チューブ内に形成され得る。チューブは、ピンチオフされた上部領域の下方のボイド領域としてチューブを残すように絶縁体材料の上部領域をピンチオフする方法で、機構間に絶縁体材料を堆積させることによって生成され得る。

Description

集積アセンブリ及び集積アセンブリを形成する方法。隣接機構間に導電性パイプを形成する方法。隣接機構間に導電性パイプを持つ集積アセンブリ。
パターニングされた機構は、集積アセンブリにおいて一般的に使用される。幾つかの例示的な用途では、パターニングされた機構は、相互接続部として利用され、及び／又は集積回路に適切な電圧（例えば、ＶＤＤ、ＶＳＳ等）をもたらすために利用される導電性機構であり得る。パターニングされた機構に利用可能なタイトな間隔に起因して、集積レベルが高まるにつれて、パターニングされた機構を製造することが益々困難になっている。パターニングされた機構を形成するための新たな方法を開発し、パターニングされた機構を利用する新たなアーキテクチャを開発することが望ましい。
例示的な集積アセンブリの領域の図である。図１は、図１Ａ及び図１Ｂの断面１－１に沿った概略上面図である。 例示的な集積アセンブリの領域の図である。図１Ａは、図１のＡ－Ａ線に沿った概略断面側面図である。 例示的な集積アセンブリの領域の図である。図１Ｂは、図１のＢ－Ｂ線に沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図２は、概略上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図２Ａは、図２の線Ａ－Ａに沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図３は、概略上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図３Ａは、図３の線Ａ－Ａに沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図４は、概略上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図４Ａは、図４の線Ａ－Ａに沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図５は、概略上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図５Ａは、図５の線Ａ－Ａに沿った概略断面側面図である。 例示的な集積アセンブリの領域の概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１０は、概略上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１０Ａは、図１０の線Ａ－Ａに沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１０Ｂは、図１０の線Ｂ－Ｂに沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１１は、概略上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１１Ａは、図１１の線Ａ－Ａに沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１１Ｂは、図１１の線Ｂ－Ｂに沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１２は、概略上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１２Ａは、図１２の線Ａ－Ａに沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１２Ｂは、図１２の線Ｂ－Ｂに沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１３は、概略上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の図である。図１３Ａは、図１３の線Ａ－Ａに沿った概略断面側面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の概略的な上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の概略的な上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の概略的な上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の概略的な上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の概略的な上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の概略的な上面図である。 例示的な方法の一連のプロセス段階における例示的な集積アセンブリの領域の概略的な上面図である。 例示的な集積アセンブリの領域の図である。図２１は、図２１Ａ及び２１Ｂの線Ｃ－Ｃに沿った概略断面上面図である。 例示的な集積アセンブリの領域の図である。図２１Ａは、図２１の線Ａ－Ａに沿った概略断面側面図である。 例示的な集積アセンブリの領域の図である。図２１Ｂは、図２１の線Ｂ－Ｂに沿った概略断面側面図である。 例示的な従来技術の集積回路の領域の概略上面図である。 図２２Ａの例示的な従来技術の集積回路の概略図である。 図２２Ｂの従来技術の配置を含み得る例示的な実施形態の集積回路の領域の概略上面図である。 図２３Ａの概略図の複製である。 例示的な集積アセンブリの概略断面上面図である。 例示的な集積アセンブリの概略断面上面図である。
幾つかの実施形態は、集積アセンブリの機構間に導電性パイプ（線形構造体）を形成する方法を含む。幾つかの実施形態は、導電性パイプを含む集積アセンブリを含む。幾つかの実施形態は、論理回路（例えば、２ＮＦＥＴ、２ＰＦＥＴ回路。ＮＦＥＴはｎ型ソース／ドレイン領域を有する電界効果トランジスタを指し、ＰＦＥＴはｐ型ソース／ドレイン領域を有する電界効果トランジスタを指す）を含む。例示的な実施形態は、図１～図２５を参照して説明される。
図１～図１Ｂを参照すると、集積アセンブリ１０は一対の機構１２及び１４を含む。機構は線形構造体であるように示され、そうした線形構造体は、説明するｘ軸方向に対応する第１の方向に沿って拡張する。線形機構は、（図示のように）直線、波状、湾曲であり得、相互に実質的に平行である。用語“実質的に平行”は、製作及び測定の妥当な公差内で平行であることを意味する。
機構１２及び１４は、下にある半導体ベース（図示せず）によって支持され得る。ベースは半導体材料を含み得、例えば、単結晶ケイ素を含み得、本質的にそれからなり得、又はそれからなり得る。ベースは、半導体基板と称され得る。用語“半導体基板”は、半導体ウェーハ（単独で、又は他の材料を含むアセンブリ内の何れか）等のバルク半導体材料、及び半導体材料層（単独又はその他の材料を含むアセンブリ）を含むがこれらに限定されない。用語“基板”は、上に説明した半導体基板を含むがこれらに限定されない任意の支持構造体を指す。幾つかの用途では、ベースは、集積回路の製造に関連する１つ以上の材料を含む半導体基板に対応し得る。そうした材料は、例えば、高融点金属材料、バリア材料、拡散材料、絶縁材料等の内の１つ以上を含み得る。
機構１２及び１４は、介在スペース１６によって相互に隔離される。説明する実施形態では、スペース１６は、説明するｙ軸に沿って、機構１２及び１４と凡そ同じ幅Ｗを有する。したがって、機構１２及び１４は、スペース１６の幅が約１／２ＰであるピッチＰに沿って（その上で）形成されるとみなされる。
機構１２及び１４は材料１８を含む。材料１８は、任意の適切な組成物を含み得る。材料１８は均質であるように示されているが、他の実施形態では、材料１８は不均質であり得、２つ以上の別個の組成物を含み得る。更に、機構１２及び１４は相互に同じ材料１８を含むように示されているが、他の実施形態では、機構は相互に異なる組成物を含み得る。
材料１８は、導電性、絶縁性、半導電性等であり得る。材料１８が２つ以上の別個の組成物を含む場合、そうした組成物は、相互に異なる導電率を有し得る。実例として、幾つかの実施形態では、組成物の内の１つは導電性であるが、別の組成物は絶縁性である等々である。
導電性パイプ（構造体、機構、線等）２０はスペース１６内にある。導電性パイプ２０は、他の材料の下にあることを指し示すために、図１には破線（ファントム）図で示されている。
導電性パイプは導電性材料２２を含む。導電性材料２２は、例えば、様々な金属（例えば、チタン、タングステン、タンタル、コバルト、モリブデン、ニッケル、白金、ルテニウム、銅、アルミニウム、パラジウム、銀、金等）、金属含有組成物（例えば、金属ケイ化物、金属窒化物、金属炭化物等）、及び／又は導電的にドープされた半導体材料（例えば、導電的にドープされたケイ素、導電的にドープされたゲルマニウム等）の内の１つ以上等の任意の適切な導電性組成物を含み得る。幾つかの実施形態では、導電性材料２２は、金属窒化物、金属炭化物、金属ケイ化物、及び金属ホウ化物の内の１つ以上を含み得、本質的にそれからなり得、又はそれからなり得る。幾つかの実施形態では、導電性材料２２は、窒化チタンを含む層によって横方向に囲まれたタングステンコアを含み得る。
導電性パイプ２０は、機構１２及び１４に実質的に平行であり、示した実施形態では、介在スペース１６内で機構１２と１４との間の凡そ中間にある。
第１の導電ポスト（ブロック、構造体等）２４は、パイプ２０の一方の側に沿い、第２の導電ポスト（ブロック、構造体等）２６は、パイプ２０の反対側の第２の側に沿う。ポスト２０及び２４は、パイプ２０と同じ組成物２２を含む。
第１の誘電体材料２８は、介在スペース１６内にあり、導電性パイプ２０の下方にあり、及び機構１２及び１４の側壁に沿う。第１の誘電体材料２８は、任意の適切な組成物を含み得、幾つかの実施形態では、窒化ケイ素、二酸化ケイ素、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の内の１つ以上を含み得、本質的にそれからなり得、又はそれからなり得る。
第２の誘電体材料３０は、介在スペース１６内にあり、第１の誘電体材料２８の上方にある。第２の誘電体材料３０は、導電性パイプ２０の上方及び下方にあり、示した実施形態では、導電性パイプ２０の側壁にも沿う。第２の誘電体材料３０は、第１の誘電体材料２８よりも密度が低くてもよい。第２の誘電体材料３０は、任意の適切な組成物を含み得、幾つかの実施形態では、窒化ケイ素、二酸化ケイ素、多孔質二酸化ケイ素、炭素ドープ酸化ケイ素、ホウ素ドープ二酸化ケイ素、酸窒化ケイ素等の内の１つ以上を含み得、本質的にそれからなり得、又はそれからなり得る。
幾つかの実施形態では、第１及び第２の誘電体材料２８及び３０は両方とも窒化ケイ素を含み得、第２の誘電体材料３０は第１の誘電体材料よりも密度が低い。幾つかの実施形態では、第１及び第２の誘電体材料２８及び３０は両方とも二酸化ケイ素を含み得、第２の誘電体材料は第１の誘電体材料よりも密度が低い。幾つかの実施形態では、第１の誘電体材料２８は窒化ケイ素を含み得、第２の誘電体材料３０は二酸化ケイ素を含み得る。幾つかの実施形態では、第１の誘電体材料２８は窒化ケイ素を含み得、第２の誘電体材料３０は酸窒化ケイ素を含み得る。
第３の誘電体材料３２は、第２の誘電体材料３０の上方にある。第３の誘電体材料は、第２の誘電体材料３０よりも密度が高くてもよく、第１の誘電体材料２８に適しているとして上に説明した組成物の内の何れかを含み得る。第１及び第３の誘電体材料２８及び３２は、相互に同じ組成物を含み得、又は相互に異なる組成を含み得る。
示した実施形態では、平坦化された表面３３は、第２及び第３の誘電体材料３０及び３２に渡って拡張する。平坦化された表面３３は、少なくとも第２の誘電体材料３０によって機構１２及び１４の上面１７から隔離され、示した実施形態は、第２の誘電体材料３０及び第１の誘電体材料２８の両方によってそうした表面から隔離される。
図１～図１Ｂの構成の利点は、機構１２及び１４が非常にタイトなピッチＰ（例えば、製造プロセスによって達成可能な最小ピッチに対応するピッチ）で形成され得、パイプ２０がそうした機構間のスペース内に形成され得ることである。したがって、導電性パイプ２０は、集積アセンブリのタイトなスペースに詰め込まれ得、そうしたタイトなスペース内に導電性相互接続部を提供し得る。
図１～図１Ｂのアセンブリは、任意の適切な処理を用いて形成され得る。例示的な処理は、図２～図５を参照して説明される。
図２及び図２Ａを参照すると、アセンブリ１０は、材料１８のピラー３４から上向きに拡張するフィンとして機構１２及び１４を含むように示されている。幾つかの実施形態では、図２及び２Ａの材料１８は半導体材料であり得る。半導体材料は、任意の適切な組成物を含み得、幾つかの実施形態では、ケイ素、ゲルマニウム、ＩＩＩ／Ｖ族半導体材料（例えば、リン化ガリウム）、半導体酸化物等の内の１つ以上を含み得、本質的にそれからなり得、又はそれからなり得、用語ＩＩＩ／Ｖ半導体材料は、周期表のＩＩＩ族及びＶ族から選択された元素を含む半導体材料を指す（ＩＩＩ族及びＶ族は古い命名法であり、現在は１３族及び１５族と称される）。幾つかの実施形態では、図２及び２Ａの半導体材料１８は、ケイ素を含み得、それから本質的になり得、又はそれからなり得る。ケイ素は、任意の適切な結晶形態（例えば、単結晶、多結晶、アモルファス等）にあり得る。
フィン１２及び１４は、第１のフィン及び第２のフィンと夫々称され得る。フィンは、材料１８が半導体材料である実施形態では、任意の適切な導電型の領域を有し得る。実例として、幾つかの実施形態では、フィン１２及び１４は、ｐ型である領域を含み得（例えば、ホウ素で導電的にドープされたケイ素を有する領域を含み得）、及び／又はｎ型である領域を含み得る（例えば、リン及び砒素の内の一方又は両方で導電的にドープされたケイ素を有する領域を含み得る）。幾つかの実施形態では、フィン１２は、第１の導電型を有する第１の領域を含み得、フィン１４は、第２の導電型を有する第２の領域を含み得、第２の導電型は第１の導電型とは異なる（例えば、第１及び第２の導電型の内の一方は、ｐ型である一方、他方はｎ型である）。
フィン１２及び１４（すなわち、第１及び第２の機構１２及び１４）は、介在スペース１６によって相互に隔離され、説明するｘ軸方向に沿って相互に実質的に平行に拡張する。
図３及び図３Ａを参照すると、介在スペース１６内に誘電体材料２８が形成される。説明する実施形態では、誘電体材料２８は、機構１２及び１４の外面に沿ってコンフォーマルに拡張し、介在スペース１６を狭める。誘電体材料２８は、第１の誘電体材料と称され得る。
第２の誘電体材料３０は、第１の誘電体材料２８の上方に形成され、第１の誘電体材料によって狭められたスペース１６内に形成される。第２の誘電体材料３０は、第１の誘電体材料２８よりも低い密度を有し得、したがって、材料３０の堆積中に材料３０内にボイド３６が生成され得る。具体的には、第２の材料３０の上部領域３７は、材料３０がスペースを完全に充填するのを防ぎ、それによってボイド３６を創出するように、介在スペース１６の上部でピンチオフし得る。
説明する実施形態では、ボイド３６は、（図３の上面図に関して示すように）チューブに対応し、そうしたチューブは、第１及び第２の機構１２及び１４に実質的に平行に拡張する。機構１２及び１４は、チューブ及び機構が他の材料の下にあることを指し示するために図３では破線で示されている。
チューブ３６は、第１の端部３９及び反対側の第２の端部４１を有する。
第３の誘電体材料３２は、第２の誘電体材料３０の上方に形成される。第３の誘電体材料３２は、第２の誘電体材料３０よりも密度が高くてもよい。幾つかの実施形態では、第３の誘電体材料３２は、第２の誘電体材料３０内のボイドを効果的に密閉するように調整され得る。実例として、第３の誘電体材料３２は、追加のシーリングが必要である又は要望される程度まで、第２の誘電体材料３０内のボイド３２を効果的に密閉し得るように、高いコンフォーマルを有するように提供され得る。
幾つかの実施形態では、誘電体材料２８、３０、及び３２は全て同じ組成物（例えば、二酸化ケイ素又は窒化ケイ素）を含み得るが、堆積条件は、中間の誘電体材料３０が上部及び下部の誘電体材料２８及び３２よりも低い密度を有するように変更され得る。幾つかの実施形態では、中間の誘電体材料３０は、上部及び下部の誘電体材料２８及び３２とは異なる組成物を含み得る。実例として、上部及び下部の誘電体材料２８及び３２は両方とも、窒化ケイ素を含み得る一方、中間の誘電体材料は二酸化ケイ素を含み得る。或いは、上部及び下部の誘電体材料２８及び３２は両方とも、二酸化ケイ素を含み得る一方、中間の誘電体材料は窒化ケイ素を含み得る。別の例として、上部及び下部の誘電体材料２８及び３２は両方とも窒化ケイ素を含み得る一方、中間の誘電体材料３０は酸窒化ケイ素を含み得る。
幾つかの実施形態では、中間の誘電体材料３０の密度は、材料中に１つ以上のドーパント（及び／又は他の添加剤）を組み込むことによって影響を受け得る。実例として、中間の誘電体材料３０は、炭素ドープ二酸化ケイ素、ホウ素ドープ二酸化ケイ素等を含み得る。
上部及び下部の誘電体材料２８及び３２は、相互に同じ組成物を含み得、又は相互に異なる組成物を含み得る。
誘電体材料２８、３０、及び３２は、例えば、原子層堆積（ＡＬＤ）及び／又は化学気相堆積（ＣＶＤ）等を含む任意の適切な処理を用いて形成され得る。
幾つかの実施形態では、誘電体材料２８及び３２の内の一方又は両方は省かれ得る。
図３Ａは、第３の誘電体材料３２に渡って拡張する平坦化された表面３３を示す。他の実施形態では、平坦化された表面３３は、図１Ａに示したように、第３の誘電体材料３２及び第２の誘電体材料３０の両方の領域に渡って拡張するように形成され得る。
図４及び図４Ａを参照すると、チューブ３６の端部３９及び４１に沿って開口部３８が形成される。開口部は、チューブ３６の端部３９及び４１へのアクセスを可能にするために利用され得る。開口部は、チューブ３６の対向する端部３９及び４１の両方に沿って形成されるように示されているが、他の実施形態では、開口部は、チューブの端部の内の１つに沿ってのみ形成され得る。
図５及び図５Ａを参照すると、導電性材料２２は開口部３８内に形成され、そうした開口部を通ってチューブ３６中に流入する。説明する実施形態では、導電性材料２２は、図１～図１Ｂを参照して上に説明した導電性パイプ２０を形成するように、チューブ３６を充填する。材料２２は、図１～図１Ｂを参照して上に説明した組成物の何れかを含み得る。材料２２は、例えば、ＡＬＤ、ＣＶＤ、及び物理気相堆積（ＰＶＤ）の内の１つ以上を含む任意の適切な処理を用いて形成され得る。
幾つかの実施形態では、材料２２は、１つ以上の金属及び／又は金属含有組成物を含み得る。実例として、幾つかの実施形態では、材料２２は、チューブ３６をライニングする金属窒化物（例えば、窒化チタン、窒化タングステン等）のライナーを含み得、ライニングされたチューブ内に金属コア材料を含み得る。金属コア材料は、例えば、タングステン、チタン等を含み得、本質的にそれからなり得、又はそれからなり得る。
幾つかの実施形態では、チューブ３６内の導電性材料２２の形成は、機構１２と１４との間の領域１６内に導電性パイプ２０をパターニングするための方法であるとみなされ得る。説明する導電性パイプ２０は、第１及び第２の機構１２及び１４に実質的に平行である。
誘電体材料２８、３０、及び３２は、図１～図５の実施形態では均質な組成物を含むように示されているが、他の実施形態では、そうした他の材料の内の１つ以上は、２つ以上の組成物の積層体を含み得る。実例として、図６は、誘電体材料２８及び３０が各々、２つ以上の組成物の積層体を含む例示的な実施形態において図５Ａの処理段階と同様の処理段階における機構１２と１４との間のスペース１６の拡大図を示す。具体的には、誘電体材料２８は、組成物２８ａ、２８ｂ、及び２８ｃの積層体を含み、誘電体材料３０は、組成物３０ａ及び３０ｂの積層体を含む。積層体は、隣接する組成物間に急激な境界を含み得、及び／又は隣接する組成物間に勾配を含み得る。
誘電体材料の内の１つ以上に対して積層体構成を利用する利点は、そうしたものが誘電体材料を特定の用途に合わせて調整することを可能にし得ることである。実例として、誘電体材料３０の積層体構成は、ボイド３６の断面形状を特定の用途に合わせて調整することを可能にし得る。
組成物２８ａ～ｃは、誘電体材料２８に適するものとして上に説明した物質の内の何れかを含み得、組成物３０ａ及び３０ｂは、誘電体材料３０に適するものとして上に説明した物質の内の何れかを含み得る。
幾つかの実施形態では、１つ以上のエッチャントは、そうしたチューブ内の導電性材料２２（図５）の形成前にチューブを広げるために、開口部３８（図４）を通ってチューブ３６中に流入し得る。実例として、図７は、図４及び図４Ａの処理段階における機構１２と１４との間のスペース１６の拡大図を示す。図８は、図７の処理段階に続く処理段階を示し、開口部３８（図４）を通ってチューブ中に流入した１つ以上のエッチャントを用いて広げられたチューブ３６を示す。誘電体材料３０が二酸化ケイ素を含む場合、エッチャントは塩酸を含み得る。誘電体材料３０が窒化ケイ素を含む場合、エッチャントはリン酸を含み得る。
チューブ３６の元の位置は、図７の処理段階と比較して図８の処理段階ではチューブ３６が広げられたことを読者が容易に理解し得るよう図８では破線４３で示されている。
図９を参照すると、図５を参照して上に説明したタイプの導電性パイプ２０を形成するために、広げられたチューブ３６内に導電性材料２２が形成される。
図２～図５の実施形態は、機構１２と１４との間のスペース１６の全長に沿って形成された誘電体材料２８、３０、及び３２を示す。他の実施形態では、もたらされるチューブ３６がスペースの全長に拡張するのではなく、スペースのセグメントに沿ってのみ拡張するように、誘電体材料は、そうしたスペースのセグメントに沿ってのみ形成され得る。こうした他の実施形態の一例は、図１０～図１３を参照して説明される。
図１０～図１０Ｂを参照すると、アセンブリ１０は、機構１２と１４の間のスペース１６が３つのセグメント４４、４６、４８に細分化されることを除いて、図３及び図３Ａの処理段階と同様のプロセス段階で示されている。セグメント４４及び４８は、図３及び図３Ａを参照して上に説明した誘電体材料２８、３０、及び３２を含む。
セグメント４６は誘電体材料４０及び４２を含む。誘電体材料４０及び４２は任意の適切な組成物を含み得る。幾つかの実施形態では、誘電体材料４０は誘電体材料２８と同一であり得、誘電体材料４２は誘電体材料３２と同一であり得る。幾つかの実施形態では、誘電体材料４０及び４２は単一の誘電体材料と置換され得る。
密度の低い（軟らかい）材料３０はセグメント４６から省かれ、したがってボイド３６はセグメント４６に沿って形成されない。図１０の構成は、介在スペース１６の第１の領域５０に対応するセグメント４４及び４８を有し、介在スペースの第２の領域５２に対応するセグメント４６を有するものとみなされ得る。チューブ３６は介在スペース１６の第１の領域５０に渡って拡張し、介在スペースの第２の領域５２に渡って拡張しない。幾つかの項目では、介在スペース１６のセグメント４４内のチューブ３６は、第１のチューブ５１と称され得、第３のセグメント４８内のチューブは、第２のチューブ５３と称され得る。
図１１～１１Ｂを参照すると、開口部３８は、図４及び図４Ａを参照して上に説明した処理と同様の処理を用いて形成される。
図１２～図１２Ｂを参照すると、導電性材料２２は、図５及び５Ａを参照して上に説明した処理と同様の処理を用いて、開口部３８並びにチューブ５１及び５３内に形成される。
チューブ５１内の導電性材料２２は第１の導電性パイプ２０ａを形成し、チューブ５３内の導電性材料２２は第２の導電性パイプ２０ｂを形成する。
開口部３８内の導電性材料２２は、図１を参照して上に説明したタイプのブロック（ポスト）２４及び２６を形成する。
幾つかの実施形態では、機構１２及び１４は、ｘ軸方向に沿って第１の距離Ｄ１だけ拡張するとみなされ得、パイプ２０ａ及び２０ｂは各々、ｘ軸方向に沿って第２の距離Ｄ２だけ拡張するとみなされ得、第２の距離は第１の距離よりも短い。説明する実施形態では、第２の距離Ｄ２は、第１の距離Ｄ２の半分未満である。示した実施形態では、パイプ２０ａ及び２０ｂは、相互に凡そ同じ距離だけ拡張する（すなわち、相互に凡そ同じ長さである）。他の実施形態では、パイプ２０ａは、パイプ２０ｂとは異なる長さであり得る。
説明する実施形態では、第１及び第２の導電性パイプ２０ａ及び２０ｂは、セグメント４６に対応する介在ギャップによって相互に隔離される。介在ギャップ４６は、第１及び第２の導電性パイプ２０ａ及び２０ｂの間の絶縁領域４６とみなされ得る。パイプ２０ａは、絶縁領域４６の一方の側に第１の末端５５ａを有するとみなされ得、パイプ２０ｂは、絶縁領域４６の反対側の第２の側に第２の末端５５ｂを有するとみなされ得る。
幾つかの実施形態では、導電性相互接続部は、末端５５ａ及び５５ｂの内の一方又は両方まで下向きに拡張するように形成され得る。実例として、図１３及び１３Ａは、導電性パイプ２０ａ及び２０ｂの末端５５ａ及び５５ｂと電気的に結合される絶縁体材料２８、３０、及び３２を通って下向きに拡張する電気的相互接続部５４を示す。
電気的相互接続部５４は、例えば、様々な金属（例えば、チタン、タングステン、コバルト、ニッケル、白金、ルテニウム等）、金属含有組成物（例えば、金属ケイ化物、金属窒化物、金属炭化物等）、及び／又は導電的にドープされた半導体材料（例えば、導電的にドープされたケイ素、導電的にドープされたゲルマニウム等）の内の１つ以上等の任意の適切な導電性組成物を含み得る。幾つかの実施形態では、電気的相互接続部５４は、導電性材料２２（すなわち、ブロック２４及び２６で利用されるもの、並びにパイプ２０ａ及び２０ｂで利用されるものと同じ導電性材料）を含み得る。
電気的相互接続部５４は、他の回路（図示せず）と結合され得る。そうした他の回路は、任意の適切な高さレベルにあり得、幾つかの実施形態では、機構１２及び１４よりも上の高さレベルにあり得る。
幾つかの実施形態では、機構１２及び１４は、介在ギャップによって隔離されたセグメントを含み得、そうした介在ギャップに渡って連続する導電構造体を形成することが望ましいことがある。図１４～図２０に説明する方法は、そうした導電構造体を製造するために利用され得る。
図１４を参照すると、構築物１０は、機構１２が一対のセグメント１２ａ及び１２ｂを含み、機構１４が一対のセグメント１４ａ及び１４ｂを含む構成を含む。セグメント１２ａ及び１４ａは、介在ギャップ５６によってセグメント１２ｂ及び１４ｂから隔離される。
図１５を参照すると、導電性パイプ２０ａ及び２０ｂは、図２～図５を参照して上に説明した処理と同様の処理を用いて機構１２と１４との間に形成される。具体的には、導電性パイプ２０ａは、機構１２ａと１４ａとの間に形成され、導電性パイプ２０ｂは、機構１２ｂと１４ｂとの間に形成される。絶縁体材料３２は、図５及び図５Ａの構成と同様の構成で、機構１２ａ、１２ｂ、１４ａ、及び１４ｂに渡って拡張し、パイプ２０ａ及び２０ｂに渡って拡張するように示されている。パイプ２０ａ及び２０ｂは、介在ギャップ５６によって相互に隔離される。
図１６を参照すると、導電性材料５８は介在ギャップ５６内に形成され、第１の導電性パイプ２０ａを第２の導電性パイプ２０ｂに導電的に結合するようにパターニングされる。幾つかの実施形態では、導電性材料５８は、第１及び第２の導電性パイプ２０ａ及び２０ｂを相互に電気的に結合するためにギャップ５６に渡ってブリッジする機構（構造体）５９としてパターニングされるとみなされ得る。
導電性材料５８は、例えば、様々な金属（例えば、チタン、タングステン、コバルト、ニッケル、白金、ルテニウム等）、金属含有組成物（例えば、金属ケイ化物、金属窒化物、金属炭化物等）、及び／又は導電的にドープされた半導体材料（例えば、導電的にドープされたケイ素、導電的にドープされたゲルマニウム等）の内の１つ以上等の任意の適切な導電性組成物を含み得る。幾つかの実施形態では、導電性材料５８は、導電性材料２２と同じ組成物を含み得、他の実施形態では、導電性材料５８は、導電性材料２２とは異なる組成物を含み得る。
図１７を参照すると、アセンブリ１０は、図２のプロセス段階と同様のプロセス段階で示され、機構１２及び１４は、ｘ軸方向に沿って拡張する。
図１８を参照すると、チューブ３６は、図３及び図３Ａを参照して上に説明した処理と同様の処理を用いて形成される。
図１９を参照すると、パターニングされたチョップは、機構１２を第１及び第２の構造体１２ａ及び１２ｂに細分化し、機構１４を第１及び第２の構造体１４ａ及び１４ｂに細分化し、チューブ３６を第１及び第２の構造体３６ａ及び３６ｂに細分化する。介在ギャップ５６は、したがって、第１の構造体（１２ａ、１４ａ、及び３６ａ）と第２の構造体（１２ｂ、１４ｂ、及び３６ｂ）との間に拡張するように形成される。
図２０を参照すると、ブリッジ構造体５９は、介在ギャップ５６に渡って拡張し、第１のチューブ３６ａを第２のチューブ３６ｂと結合するように形成される。ブリッジ構造体５９は導電性材料５８を含み、そうした導電性材料は、ブリッジ構造体５９から外向きに拡張するパイプ２０ａ及び２０ｂを形成するために、チューブ３６ａ及び３６ｂ中に流入し得る。幾つかの実施形態では、導電性材料５８は金属窒化物（例えば、窒化チタン、窒化タングステン等）と比較的純粋な金属（例えば、タングステン）との両方を含む。金属窒化物は、チューブをライニングするようにチューブ３６ａ及び３６ｂ中に流入し得、次に比較的純粋な金属は、金属窒化物ライナーによって取り囲まれた金属コアを形成するように、ライニングされたチューブ中に流入し得る。
幾つかの実施形態では、上に説明した構造体は、図２１～図２１Ｂを参照して説明するように集積回路に組み込まれ得る。
図２１～図２１Ｂのアセンブリ１０は、半導体材料１８のフィンとして構成された機構１２及び１４を含み、そうしたフィンは、半導体材料のピラー３４から上向きに拡張する。読者が半導体材料を識別するのを助けるために、半導体材料１８内に点刻が施されている。
半導体材料１８は、任意の適切な組成物を含み得、幾つかの実施形態では、ケイ素、ゲルマニウム、ＩＩＩ／Ｖ族半導体材料（例えば、リン化ガリウム）、半導体酸化物等の内の１つ以上を含み得、それから本質的になり得、又はそれからなり得、用語ＩＩＩ／Ｖ半導体材料は、周期表のＩＩＩ族及びＶ族から選択された元素を含む半導体材料を指す（ＩＩＩ族及びＶ族は古い命名法であり、現在は１３族及び１５族と称される）。実例として、幾つかの実施形態では、半導体材料１８は、ケイ素を含み得、本質的にそれからなり得、又はそれからなり得る。ケイ素は、任意の適切な結晶形態であり得、幾つかの実施形態では、単結晶ケイ素に対応し得る。
フィン１２は、ｐ型ソース／ドレイン領域Ｓ／Ｄを含むように示されている。フィン１２のｐ型領域は、少なくとも約１０２０原子／ｃｍ３の濃度までホウ素でドープされたケイ素を含み得る。
フィン１４は、ｎ型ソース／ドレイン領域Ｓ／Ｄを含むように示されている。フィン１４のｎ型領域は、少なくとも約１０２０原子／ｃｍ３の総濃度までリン及び砒素の内の一方又は両方でドープされたケイ素を含み得る。
第１のフィン１２に沿ったソース／ドレイン領域Ｓ／Ｄは第１のソース／ドレイン領域と称され、第２のフィン１４に沿ったソース／ドレイン領域Ｓ／Ｄは第２のソース／ドレイン領域と称される。
ゲーティング構造体６０ａ及び６０ｂは、フィン１２及び１４に渡って拡張し、ゲーティング構造体は、説明するｙ軸方向に沿って拡張する。ゲーティング構造体６０ａ及び６０ｂの内の一方は第１のゲーティング構造体と称され得、他方は第２のゲーティング構造体と称され得る。
ゲーティング構造体は、導電性ゲーティング材料６２ａ～ｃを含む。ゲーティング材料６２ａ～ｃは、例えば、様々な金属（例えば、チタン、タングステン、コバルト、ニッケル、白金、ルテニウム等）、金属含有組成物（例えば、金属ケイ化物、金属窒化物、金属炭化物等）、及び／又は導電的にドープされた半導体材料（例えば、導電的にドープされたケイ素、導電的にドープされたゲルマニウム等）の内の１つ等の任意の適切な導電性組成物を含み得る。幾つかの実施形態では、ゲーティング材料６２ａ～ｃの内の２つ以上は相互に組成的に同じであり得、他の実施形態では、ゲーティング材料の内の２つ以上は相互に組成的に異なり得る。
絶縁体材料（ゲート誘電体材料）６２は、フィン１２及び１４の外面に沿う。絶縁体材料６２は、任意の適切な組成物を含み得、幾つかの実施形態では、二酸化ケイ素、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ハフニウム等の内の１つ以上を含み得る。
フィン１２は、そうしたフィンに沿って、説明するソース／ドレイン領域Ｓ／Ｄの間にチャネル領域６４ａ及び６４ｂを含み、フィン１４は、そうしたフィンに沿って、説明するソース／ドレイン領域Ｓ／Ｄの間にチャネル領域６６ａ及び６６ｂを含む。チャネル領域６４ａ及び６６ａは、ゲーティング構造体６０ａに動作可能に近接し、チャネル領域６４ｂ及び６６ｂは、ゲーティング構造体６０ｂに動作可能に近接する。用語“動作可能に近接”は、ゲーティング構造体の電気的活性化／非活性化によってチャネル領域上に電界が選択的に誘導されるように、ゲーティング構造体がチャネル領域に適切に近接することを指す。チャネル領域上の電界の選択的誘導は、チャネル領域の対向する側面上のソース／ドレインＳ／Ｄの制御された結合／分離を達成するために利用され得る。
チャネル領域６４及び６６は、所望の閾値電圧を達成するために適切にドープされ得る。
図２１～図２１Ｂの回路と同様の回路が論理デバイス内で利用され得る。
図２２Ａ及び２２Ｂは、２つのＮＦＥＴデバイス６８ａ及び６８ｂ（トランジスタＴ１及びＴ２とラベルが付されてる）と、２つのＰＦＥＴデバイス７０ａ及び７０ｂ（トランジスタＴ３及びＴ４とラベルが付されている）とを含む例示的な従来技術の論理デバイスを説明する。説明するデバイスはコンデンサ６９も含む。
図２２Ｂは、従来技術のデバイスの概略図であり、図２２Ａは、デバイスを含む半導体アセンブリ７２の領域の概略図である。
図２２Ａの概略図は、アセンブリが６つのトラック（トラック１～６とラベルが付されている）を含むとみなされ得る。トラックは、製造プロセスの最小リソグラフィピッチであり得るピッチＰ１上にある。外側のトラック（トラック１及びトラック６）は、デバイスにＶＤＤ及びＶＳＳを提供する（すなわち、ＶＤＤ及びＶＳＳにあるリファレンスノードと結合される）導電構造体（電力線、配線）７４及び７６を含む。
幾つかの実施形態では、図２２Ａ及び図２２Ｂの論理デバイスと同様の論理デバイスは、図２２Ａの従来技術のデバイスと比較してより高い集積度を達成するように、図１～２２の実施形態の内の１つ以上に従った処理を利用して形成され得る。
図２３Ａは、２つのＮＦＥＴトランジスタ６８ａ及び６８ｂと、２つのＰＦＥＴトランジスタ７０ａ及び７０ｂとを有する例示的な論理セル７８を含むアセンブリ１０を示す。論理セル７８は、２ＮＦＥＴ－２ＰＦＥＴデバイスと称され得る。
図２３Ｂは、２ＮＦＥＴ－２ＰＦＥＴ論理セル７８を概略的に説明する。図２３Ｂの概略的説明は、図２２Ｂの概略的説明と同一である。
図２２Ａに関して上に説明した６つのトラック（トラック１～６）は、図２３Ａの論理セル７８の右側に沿って示されている。しかしながら、論理セルは、主にそうした６つのトラックの内の４つのみ利用する。したがって、４つのトラック７７が図２３Ａの左側に沿って示され、そうした４つのトラックは、第１のトラック、第２のトラック、第３のトラック、及び第４のトラックとして識別される。４つのトラック７７は、説明するｘ軸方向に対応する第１の方向に沿って拡張する。４つのトラック７７は、介在スペース７９によって相互に隔離される。トラック及びスペース（７７、７９）は、第２の方向（説明するｙ軸方向）に沿って相互に交互になる。第２の方向（ｙ軸方向）は、第１の方向（ｘ軸方向）に直交するように示されている。幾つかの実施形態では、第２の方向は、第１の方向に実質的に直交し得、用語“実質的に直交する”は、製造及び測定の妥当な公差内で直交することを意味する。
トラック７７及び介在スペース７９はピッチＰ１上にある。そうしたピッチは、製造プロセスの最小リソグラフィピッチであり得る。
第１の半導体含有機構８０は第１のトラックに沿い、第２の半導体含有機構８２は第４のトラックに沿う。第１の半導体含有機構８０は、隣接する半導体含有機構８１と対になり、第２の半導体機構８２は、隣接する半導体含有機構８３と対になる。機構８０～８３は、図２１のフィン１２及び１４と同様の半導体フィンに対応し得る。説明する実施形態では、フィン８０及び８１は相互に対になり、こうしたフィンの間に導電性パイプ２０ａが形成される。また、フィン８２及び８３は相互に対になり、こうしたフィン間に導電性パイプ２０ｂが形成される。導電性パイプ２０ａ及び２０ｂは、図２～図５を参照して上に説明した処理と同様の処理で形成され得る。
フィン８０及び８１は、第１のギャップ１６ａによって相互に隔離されるとみなされ得、フィン８２及び８３は、第２のギャップ１６ｂによって相互に隔離されるとみなされ得る。導電性パイプ２０ａ及び２０ｂは、夫々、第１及び第２のギャップ内にある。導電性パイプ２０ａは、フィン８０及び８１に実質的に平行であり、導電性パイプ２０ｂは、フィン８２及び８３に実質的に平行である。
説明する実施形態では、フィン８０～８３は全てピッチＰ１上で形成され、導電性パイプ２０ａ及び２０ｂはそうしたピッチ上にない。代わりに、導電性パイプ２０ａは、ピッチＰ１の約半分以下である第１の距離Ｄ１だけフィン８０から隔離され、導電性パイプ２０ｂは、ピッチＰ１の約半分以下である第２の距離Ｄ２だけフィン８２から隔離される。
幾つかの実施形態では、距離Ｄ１及びＤ２は相互に同じであり得、他の実施形態では、そうした距離は相互に異なり得る。幾つかの実施形態では、第１及び第２の距離Ｄ１及びＤ２は、ピッチＰ１の約４分の１以下であり得る。
説明する実施形態では、導電性パイプ２０ａは、第２のトラックからの第１の半導体含有機構８０とは反対側にあり、導電性パイプ２０ｂは、第３のトラックからの半導体含有機構８２とは反対側にある。したがって、論理セル７８の一対の外縁は、導電性パイプ２０ａ及び２０ｂによって境界付けられる。
導電性パイプ２０ａは、ＶＤＤと結合される（すなわち、ＶＤＤにあるリファレンス電圧ノードと結合される）ように示され、導電性パイプ２０ｂは、ＶＳＳと結合される（すなわち、ＶＳＳにあるリファレンス電圧ノードと結合される）ように示されている。他の実施形態では、導電性パイプは、その他の適切な供給電圧と結合され得る。
半導体含有機構８０は、３つのｐ型ソース／ドレイン領域（Ｓ／Ｄ－１、Ｓ／Ｄ－２、及びＳ／Ｄ－３）を含むように示され、半導体含有機構８２は、３つのｎ型ソース／ドレイン領域（Ｓ／Ｄ－４、Ｓ／Ｄ－５、及びＳ／Ｄ－６）を含むように示されている。領域Ｓ／Ｄ－１、Ｓ／Ｄ－２、及びＳ／Ｄ－３は、第１、第２、及び第３のソース／ドレイン領域と称され、領域Ｓ／Ｄ－４、Ｓ／Ｄ－５、及びＳ／Ｄ－６は、第４、第５、及び第６のソース／ドレイン領域と称され得る。
第１及び第２のゲーティング構造体６０ａ及び６０ｂは、第２の方向（ｙ軸方向）に沿って拡張し、トラック７７に渡る。
第１及び第２のソース／ドレイン領域Ｓ／Ｄ－１及びＳ／Ｄ－２は、相互に第２のゲーティング構造体６０ｂの対向する側面上にあり、第２及び第３のソース／ドレイン領域Ｓ／Ｄ－２及びＳ／Ｄ－３は、相互に第１のゲーティング構造体６０ａの対向する側面上にある。第４及び第５のソース／ドレイン領域Ｓ／Ｄ－４及びＳ／Ｄ－５は、相互に第２のゲーティング構造体６０ｂの対向する側面上にあり、第５及び第６のソース／ドレイン領域Ｓ／Ｄ－５及びＳ／Ｄ－６は、相互に第１のゲーティング構造体６０ａの対向する側面上にある。
第１の電気接続部８４は、第１のソース／ドレイン領域Ｓ／Ｄ－１から第１の導電性パイプ２０ａまで拡張し、第２の電気接続部８６は、第３のソース／ドレイン領域Ｓ／Ｄ－３から第１の導電性パイプ２０ａまで拡張する。第３の電気接続部８８は、第６のソース／ドレイン領域Ｓ／Ｄ－６から第２の導電性パイプ２０ｂまで拡張する。第４の電気接続部９０は、第２のソース／ドレイン領域Ｓ／Ｄ－２から第４のソース／ドレイン領域Ｓ／Ｄ－４まで拡張する。
入力／出力（Ｉ／Ｏ）は、論理セル７８に対して提供される。示した実施形態では、第１の入力／出力（Ｉ／Ｏ－１）は、第３のトラックに沿って拡張し、相互接続部９１ａを通じて第１のゲーティング構造体６０ａと電気的に結合される領域（相互接続部）を有する。
第２の入力／出力（Ｉ／Ｏ－２）は、第２のトラックに沿って拡張し、相互接続部９１ｂを通じて第２のゲーティング構造体６０ｂと電気的に結合される領域（相互接続部）を有する。
第３の入力／出力（Ｉ／Ｏ－３）は、第３のトラックに沿って拡張する領域（相互接続部）を有する。第５の電気接続部９２は、第４のソース／ドレイン領域（Ｓ／Ｄ－４）から、Ｉ／Ｏ－３と関連付けられた相互接続部まで拡張する。
用語“第１”、“第２”、及び“第３”の入力／出力は任意である。実例として、入出力Ｉ／Ｏ－１及びＩ／Ｏ－２の何れかは、“第１”及び“第２”の入力／出力と称され得る。
電気接続部８４、８６、８８、９０、及び９２は、任意の適切な材料を含み得、任意の適切な高さレベルで形成され得る。幾つかの実施形態では、ゲーティング構造体６０ａ及び６０ｂは、第１の高さレベルにあり得、接続部９０及び９２は、第１のレベルよりも高い第２のレベルにあり得る。電気接続部８４、８６、及び８８は、ゲーティング構造体６０ａ及び６０ｂと同じ高さレベルにあり得、又はそうしたゲーティング構造体に対して異なる高さレベルにあり得る。電気接続部８４、８６、８８、９０、及び９２は、任意の適切な導電性材料を含み得、任意の適切な構造体構成を含み得る。
コンデンサ６９は、接続部９２に沿って電気的に結合されるように示され、したがって、第４のソース／ドレイン領域（Ｓ／Ｄ－４）と電気的に結合される。コンデンサ６９は、任意の適切な位置に形成され得、説明する位置に形成されてもされなくてもよい。コンデンサ６９の電極の内の１つは接地電圧（ＧＮＤ）と、又は、言い換えれば、接地電圧にある電気的ノードと結合されるように示されている。他の実施形態では、電極は、任意の他の適切な電圧と結合され得る。
本明細書に説明する導電性パイプ２０は、任意の適切な位置に提供され得、任意の適切な用途に利用され得る。実例として、図２４は、導電性機構１２が第１のピッチＰ１に沿って形成され、導電性パイプ２０が機構間に設けられ、ピッチを減少させるために利用される用途を示す。具体的には、機構１２及びパイプ２０は、第１のピッチＰ１よりも小さい第２のピッチに沿って一緒に形成される、相互に交互になる導電構造体であり得る。従来のプロセスは、ピッチを減少させるために複数の技術を利用する。そうした技術は、一般的にピッチ増加技術と称され、例示的なピッチ増加技術はピッチ倍増技術である。ピッチ倍増技術は、機構間のピッチを効果的に約半分に縮小する（すなわち、半導体基板の画定された領域内に２倍の機構を形成する）。図２４を参照して説明する方法は、ピッチ増加技術においてパイプ２０を利用する一例であるとみなされ得る。図２４の構造体は、集積回路内で任意の適切なレベルで利用され得る。実例として、構造体は、メモリアレイ、電気的バス等に利用され得る。
図２５は、本明細書に説明する実施形態に従って形成された導電性パイプ２０の別の用途を示す。説明する実施形態は、一対の機構１２及び１４の間に形成された導電性パイプ２０を有する。領域１００ａ～ｃは、機構１２及び１４の下方にあり、導電性パイプ２０の下方にある。領域１００ａ～ｃは、例えば、メモリアレイに渡る活性領域に対応し得る（すなわち、半導体材料１０２を含み得る）。説明する導電性パイプ２０は、導電性ブロック２４及び２６を通じて外側領域１００ａ及び１００ｃに結合されるが、そうした領域に結合されることなく内側領域１００ｂに渡って拡張する。具体的には、導電性パイプ２０は、領域１００ｂの高さ方向に上方にあり得る。したがって、パイプ２０は、領域１００ａから領域１００ｃまで拡張し、そうした領域に電気的に結合されることなく領域１００ｂの上方を通過する電気的相互接続部として利用され得る。幾つかの実施形態では、領域１００ａ及び１００ｃは第１及び第２の活性領域と称され得、領域１００ｂは第３の活性領域と称され得る。
上に論じたアセンブリ及び構造体は、集積回路内で利用され得（用語“集積回路”は、半導体基板によって支持される電子回路を意味する）、電子システムに組み込まれ得る。こうした電子システムは、例えば、メモリモジュール、デバイスドライバ、パワーモジュール、通信モデム、プロセッサモジュール、及び特定用途向けモジュールで使用され得、多層、マルチチップモジュールを含み得る。電子システムは、例えば、カメラ、ワイヤレスデバイス、ディスプレイ、チップセット、セットトップボックス、ゲーム、照明、車両、時計、テレビ、携帯電話、パーソナルコンピュータ、自動車、産業用制御システム、航空機等、幅広いシステムの何れかであり得る。
別段の指定がない限り、本明細書に説明する様々な材料、物質、組成物等は、例えば、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）等を含む、現在知られている又はまだ開発されていない任意の適切な方法を用いて形成され得る。
用語“誘電体”及び“絶縁体”は、絶縁性の電気特性を有する材料を説明するために利用され得る。該用語は、この開示では同義とみなされる。幾つかの実例における用語“誘電体”の利用、及び他の実例における用語“絶縁体”（又は“電気的絶縁体”）の利用は、以下の特許請求の範囲内の先行詞を単純化するために、この開示内の文言のバリエーションを提供し得、何らかの重要な化学的又は電気的な違いを指し示すために利用されない。
用語“電気的に接続された”及び“電気的に結合された”は両方とも、この開示で利用され得る。該用語は同義とみなされる。幾つかの実例における一方の用語の利用、及び他の実例における他方の用語の利用は、以下の特許請求の範囲内の先行詞を単純化するために、この開示内の言語のバリエーションを提供し得る。
図面における様々な実施形態の特定の向きは、例示のみを目的とし、実施形態は、幾つかの用途において、示した向きに対して回転させられ得る。本明細書に提供される説明、及び以下の特許請求の範囲は、構造体が図面の特定の向きにあるか、それとも、そうした向きに対して回転させられているかに関係なく、様々な機構間の説明する関係を有する任意の構造体に関係する。
図面を簡略化するために、別段の指示がない限り、添付の図の断面図は、断面の平面内の機構のみを示し、断面の平面の背後にある材料は示していない。
構造体が別の構造体の“上に”、“隣接する”、又は“接触する（ａｇａｉｎｓｔ）”と上記で言及される場合、それは、他の構造体の直接上にあり得、又は介在構造体も存在し得る。対照的に、構造体が別の構造体に“直接上に”、“直接隣接する”、又は“直接接触する”と言及される場合、介在する構造体は存在しない。用語“真下”、“真上”等は、（特に明記されていない限り）直接の物理的接触を指し示さないが、代わりに、直立した配置を指し示す。
構造体（例えば、層、材料等）は、構造体が下にあるベース（例えば、基板）から上向きに概して拡張することを指し示すために、“垂直方向に拡張する”と称され得る。垂直方向に拡張する構造体は、ベースの上面に対して実質的に直交して拡張してもしなくてもよい。
幾つかの実施形態は、介在スペースによって相互に隔離された一対の実質的に平行な機構を有する集積アセンブリを含む。導電性パイプは、機構間にあり、機構に実質的に平行である。第１の誘電体材料は、介在スペース内にあり、導電性パイプの下方にあり、機構の側壁に沿う。第２の誘電体材料は、介在スペース内にあり、第１の誘電体材料の上方にある。第２の誘電体材料は、導電性パイプの上方及び下方にある。
幾つかの実施形態は、第１の方向に沿って拡張し、介在スペースによって相互に隔離された第１、第２、第３、及び第４のトラックを有する集積回路を含む。トラック及び介在スペースは、第１の方向に実質的に直交する第２の方向に沿って相互に交互になる。トラック及び介在スペースはピッチ上にある。第１の半導体含有機構は第１のトラックに沿う。第２の半導体含有機構は第４のトラックに沿う。第１のゲーティング構造体は、第２の方向に沿って拡張し、第１、第２、第３、及び第４のトラックに渡る。第２のゲーティング構造体は、第２の方向に沿って拡張し、第１、第２、第３、及び第４のトラックに渡る。第１、第２、及び第３のソース／ドレイン領域は第１の半導体含有機構内にある。第１及び第２のソース／ドレイン領域は、相互に第２のゲーティング構造体の対向する側面上にあり、第２及び第３のソース／ドレイン領域は、相互に第１のゲーティング構造体の対向する側面上にある。第４、第５、及び第６のソース／ドレイン領域は第２の半導体含有機構内にある。第４及び第５ソース／ドレイン領域は、相互に第２のゲーティング構造体の対向する側面上にあり、第５及び第６ソース／ドレイン領域は、相互に第１のゲーティング構造体の対向する側面上にある。第１の導電性パイプは、第１の半導体含有機構に隣接し、第２のトラックからの第１の半導体含有機構の反対側にある。第１の導電性パイプは、第１の半導体含有機構に実質的に平行であり、ピッチの約半分未満である第１の距離だけ第１の半導体含有機構から隔離される。第２の導電性パイプは、第２の半導体含有機構に隣接し、第３のトラックからの第２の半導体含有機構の反対側にある。第２の導電性パイプは、第２の半導体含有機構に実質的に平行であり、ピッチの約半分未満である第２の距離だけ第２の半導体含有機構から隔離される。第１の電気接続部は、第１のソース／ドレイン領域から第１の導電性パイプまで拡張する。第２の電気接続部は、第３のソース／ドレイン領域から第１の導電性パイプまで拡張する。第３の電気接続部は、第６のソース／ドレイン領域から第２の導電性パイプまで拡張する。
幾つかの実施形態は、集積アセンブリを形成する方法を含む。第１及び第２の機構は、介在スペースによって相互に隔離されるように形成される。第１及び第２の機構は、相互に実質的に平行である。介在スペース内に誘電体材料が形成される。誘電体材料は、第１及び第２の機構に実質的に平行に拡張するチューブを形成するために、介在スペースの上部でピンチオフする。チューブ内に導電性パイプをそれによってパターニングするように、チューブ内に導電性材料が形成される。導電性パイプは、第１及び第２の機構に実質的に平行である。

Claims (52)

  1. 介在スペースによって相互に隔離された一対の実質的に平行な機構と、
    前記機構間にあり、前記機構に実質的に平行な導電性パイプと、
    前記介在スペース内にあり、前記導電性パイプの下方にあり、前記機構の側壁に沿う第１の誘電体材料と、
    前記介在スペース内にあり、前記第１の誘電体材料の上方にある第２の誘電体材料であって、前記導電性パイプの上方及び下方にある前記第２の誘電体材料と
    を含む、集積アセンブリ。
  2. 前記第２の誘電体材料は、前記導電性パイプの側壁に沿う、請求項１に記載の集積アセンブリ。
  3. 前記第２の誘電体材料の上方に第３の誘電体材料を含む、請求項１に記載の集積アセンブリ。
  4. 前記第２の誘電体材料は前記機構の上方にあり、前記第２及び第３の誘電体材料に渡って拡張する平坦化された表面であって、少なくとも前記第２の誘電体材料によって前記機構の上面から隔離される前記平坦化された表面を含む、請求項３に記載の集積アセンブリ。
  5. 前記機構は半導体材料のフィンを含み、前記フィンは第１のフィン及び第２のフィンであり、前記対の前記機構の内の一方は前記第１のフィンに対応し、前記対の前記機構の内の他方は第２のフィンに対応する、請求項１に記載の集積アセンブリ。
  6. 前記第１及び第２のフィンは、前記半導体材料のピラーから上向きに拡張する、請求項５に記載の集積アセンブリ。
  7. 前記第１及び第２のフィンは、第１及び第２のソース／ドレイン領域を夫々含み、前記第１及び第２のソース／ドレイン領域は、相互に同じ導電型である、請求項５に記載の集積アセンブリ。
  8. 前記第１及び第２のソース／ドレイン領域はｐ型である、請求項７に記載の集積アセンブリ。
  9. 前記第１及び第２のソース／ドレイン領域はｎ型である、請求項７に記載の集積アセンブリ。
  10. 前記第１のソース／ドレイン領域は、前記第２のソース／ドレイン領域とは異なる導電型である、請求項５に記載の集積アセンブリ。
  11. 前記半導体材料はケイ素を含む、請求項５に記載の集積アセンブリ。
  12. 前記半導体材料は単結晶ケイ素を含む、請求項５に記載の集積アセンブリ。
  13. 前記機構は第１の距離だけ拡張し、前記導電性パイプは、前記第１の距離よりも短い第２の距離だけ拡張する、請求項１に記載の集積アセンブリ。
  14. 前記機構は第１の距離だけ拡張し、前記導電性パイプは、前記機構間にあり、前記第１の距離よりも短い第２の距離だけ各々拡張する２つの導電性パイプの内の１つであり、前記２つの導電性パイプは、第１の導電性パイプ及び第２の導電性パイプであり、前記第１の導電性パイプは、介在ギャップによって前記第２の導電性パイプから隔離される、請求項１に記載の集積アセンブリ。
  15. 前記介在ギャップ内にあり、前記第１の導電性パイプを前記第２の導電性パイプに導電的に結合する導電性材料を含む、請求項１４に記載の集積アセンブリ。
  16. 前記介在ギャップ内に絶縁領域を含み、前記第１の導電性パイプは、前記絶縁領域の一方の側に第１の末端を有し、前記第２の導電性パイプは、前記絶縁領域の反対側の第２の側に第２の末端を有する、請求項１４に記載の集積アセンブリ。
  17. 前記第１及び第２の末端の少なくとも１つと結合するように下向きに拡張する少なくとも１つの電気的相互接続部を含む、請求項１６に記載の集積アセンブリ。
  18. 第１の方向に沿って拡張し、介在スペースによって相互に隔離される第１、第２、第３、及び第４のトラックであって、前記トラック及び前記介在スペースは、前記第１の方向に実質的に直交する第２の方向に沿って相互に交互になり、前記トラック及び前記介在スペースはピッチ上にある、前記第１、第２、第３、及び第４のトラックと、
    前記第１のトラックに沿った第１の半導体含有機構と、
    前記第４のトラックに沿った第２の半導体含有機構と、
    前記第２の方向に沿って拡張し、前記第１、第２、第３、及び第４のトラックに渡る第１のゲーティング構造体と、
    前記第２の方向に沿って拡張し、前記第１、第２、第３、及び第４のトラックに渡る第２のゲーティング構造体と、
    前記第１の半導体含有機構内の第１、第２、及び第３のソース／ドレイン領域であって、前記第１及び第２のソース／ドレイン領域は、相互に前記第２のゲーティング構造体の対向する側面上にあり、前記第２及び第３のソース／ドレイン領域は、相互に前記第１のゲーティング構造体の対向する側面上にある、前記第１、第２、及び第３のソース／ドレイン領域と、
    前記第２の半導体含有機構内の第４、第５、及び第６のソース／ドレイン領域であって、前記第４及び第５のソース／ドレイン領域は、相互に前記第２のゲーティング構造体の対向する側面上にあり、前記第５及び第６のソース／ドレイン領域は、相互に前記第１のゲーティング構造体の対向する側面上にある、前記第４、第５、及び第６のソース／ドレイン領域と、
    前記第１の半導体含有機構に隣接し、前記第２のトラックからの前記第１の半導体含有機構の反対側にある第１の導電性パイプであって、前記第１の半導体含有機構に実質的に平行であり、前記ピッチの約半分未満である第１の距離だけ前記第１の半導体含有機構から隔離される前記第１の導電性パイプと、
    前記第２の半導体含有機構に隣接し、前記第３のトラックからの前記第２の半導体含有機構の反対側にある第２の導電性パイプであって、前記第２の半導体含有機構に実質的に平行であり、前記ピッチの約半分未満である第２の距離だけ前記第２の半導体含有機構から隔離される前記第２の導電性パイプと、
    前記第１のソース／ドレイン領域から前記第１の導電性パイプまで拡張する第１の電気接続部と、
    前記第３のソース／ドレイン領域から前記第１の導電性パイプまで拡張する第２の電気接続部と、
    前記第６のソース／ドレイン領域から前記第２の導電性パイプまで拡張する第３の電気接続部と
    を含む、集積回路。
  19. ２ＮＦＥＴ－２ＰＦＥＴ論理セルとして構成される、請求項１８に記載の集積回路。
  20. 前記第１及び第２の導電性パイプは、ＶＤＤ及びＶＳＳと夫々結合される、請求項１８に記載の集積回路。
  21. 前記第１及び第２の距離は、前記ピッチの約４分の１以下である、請求項１８に記載の集積回路。
  22. 前記第１の半導体含有機構はｐ型ソース／ドレイン領域を含み、前記第２の半導体含有機構はｎ型ソース／ドレイン領域を含む、請求項１８に記載の集積回路。
  23. 前記第２のソース／ドレイン領域から前記第４のソース／ドレイン領域まで拡張する第４の電気接続部を含む、請求項１８に記載の集積回路。
  24. 前記第１のゲーティング構造体と結合された第１のＩ／Ｏと、
    前記第２のゲーティング構造体と結合された第２のＩ／Ｏと、
    前記第４のソース／ドレイン領域と結合された第３のＩ／Ｏと
    を含む、請求項２３に記載の集積回路。
  25. 前記第１のＩ／Ｏは、前記第２のトラックに沿って拡張する相互接続部を用いて前記第１のゲーティング構造体に結合され、前記第２のＩ／Ｏは、前記第３のトラックに沿って拡張する相互接続部を用いて前記第２のゲーティング構造体に結合される、請求項２４に記載の集積回路。
  26. 前記第３のＩ／Ｏは、前記第３のトラックに沿って拡張する相互接続部を用いて前記第４のソース／ドレイン領域に結合される、請求項２５に記載の集積回路。
  27. 前記第４のソース／ドレイン領域に結合されたコンデンサを含む、請求項２４に記載の集積回路。
  28. 前記第１の半導体含有機構は、第１のギャップによって相互に隔離された一対の第１の半導体フィンの内の１つであり、
    前記第２の半導体含有機構は、第２のギャップによって相互に隔離された一対の第２の半導体フィンの内の１つであり、
    前記第１の導電性パイプは前記第１のギャップ内にあり、
    前記第２の導電性パイプは前記第２のギャップ内にある、
    請求項１８に記載の集積回路。
  29. 前記第１の半導体フィンはｐ型領域を含み、前記第２の半導体フィンはｎ型領域を含む、請求項２８に記載の集積回路。
  30. 前記第１及び第２の半導体フィンは前記ピッチ上にある、請求項２８に記載の集積回路。
  31. 前記第１及び第２のギャップ内の第１の誘電体材料であって、前記第１及び第２の導電性パイプの下方にある前記第１の誘電体材料と、
    前記第１及び第２のギャップ内にあり、前記第１の誘電体材料の上方にある第２の誘電体材料であって、前記第１及び第２の導電性パイプの上方及び下方にある前記第２の誘電体材料と
    を含む、請求項２８に記載の集積回路。
  32. 介在スペースによって相互に隔離された第１及び第２の機構を形成することであって、前記第１及び第２の機構は相互に実質的に平行であることと、
    前記介在スペース内に誘電体材料を形成することであって、前記誘電体材料は、前記第１及び第２の機構に実質的に平行に拡張するチューブを形成するように、前記介在スペースの上部でピンチオフすることと、
    前記チューブ内に導電性パイプをそれによってパターニングするために、前記チューブ内に導電性材料を形成することであって、前記導電性パイプは、前記第１及び第２の機構に実質的に平行であること
    を含む、集積アセンブリを形成する方法。
  33. 前記導電性パイプは、第１の活性領域から第２の活性領域まで拡張し、前記第１及び第２の活性領域の間にある第３の活性領域の上方に拡張する、請求項３２に記載の方法。
  34. 前記第１及び第２の機構は、第１のピッチに沿って形成された多数の機構の内の２つであり、前記導電性パイプは、前記機構間に形成され、ピッチ増加プロセスで利用される多数の導電性パイプの内の１つである、請求項３２に記載の方法。
  35. 前記機構及び前記導電性パイプは、一緒になって電気的バスの領域を形成する、請求項３４に記載の方法。
  36. 前記誘電体材料は、前記介在スペースの第２の領域内ではなく、前記介在スペースの第１の領域内に形成され、前記チューブは、前記第２の領域に渡らず前記第１の領域に渡って拡張し、前記導電性パイプは、前記第２の領域に渡らず前記第１の領域に渡って拡張する、請求項３２に記載の方法。
  37. 前記誘電体材料は第２の誘電体材料であり、
    前記介在スペースを狭めるように前記機構間に第１の誘電体材料を形成することと、
    狭められた前記介在スペース内に前記第２の誘電体材料を形成すること
    を含む、請求項３２に記載の方法。
  38. 前記第１の誘電体材料は、前記第２の誘電体材料よりも密度が高い、請求項３７に記載の方法。
  39. 前記第１及び第２の誘電体材料は両方とも窒化ケイ素を含む、請求項３８に記載の方法。
  40. 前記第１及び第２の誘電体材料は両方とも二酸化ケイ素を含む、請求項３８に記載の方法。
  41. 前記第１及び第２の誘電体材料の内の一方は二酸化ケイ素を含み、他方は窒化ケイ素を含む、請求項３８に記載の方法。
  42. 前記第１及び第２の誘電体材料の内の一方は酸窒化ケイ素を含み、他方は窒化ケイ素を含む、請求項３８に記載の方法。
  43. 前記第２の誘電体材料の上方に第３の誘電体材料を形成することと、
    前記第２及び第３の誘電体材料に渡って拡張し、前記第３の誘電体材料を含む１つ以上の領域と前記第２の誘電体材料を含む１つ以上の領域とを含むように、平坦化された表面を形成すること
    を更に含む、請求項３７に記載の方法。
  44. 前記第３の誘電体材料は、前記第１の誘電体材料と同じ組成物である、請求項４３に記載の方法。
  45. 前記第３の誘電体材料は、前記第１の誘電体材料とは異なる組成物である、請求項４３に記載の方法。
  46. 前記第１、第２、及び第３の誘電体材料の内の１つ以上は、２つ以上の異なる組成物の積層体を含む、請求項４３に記載の方法。
  47. 前記チューブ内に前記導電性材料を形成する前に、１つ以上のエッチングを用いて前記チューブの幅を拡張することを更に含む、請求項３２に記載の方法。
  48. 前記導電性材料は、導電的にドープされた半導体材料を含む、請求項３２に記載の方法。
  49. 前記導電性材料は１つ以上の金属を含む、請求項３２に記載の方法。
  50. 前記導電性材料は、タングステン、チタン、タンタル、コバルト、モリブデン、ニッケル、ルテニウム、銅、アルミニウム、白金、パラジウム、銀、及び金の内の１つ以上を含む、請求項３２に記載の方法。
  51. 前記導電性材料は、金属窒化物、金属炭化物、金属ケイ化物、及び金属ホウ化物の内の１つ以上を含む、請求項３２に記載の方法。
  52. 前記導電性材料は窒化チタン及びタングステンを含む、請求項３２に記載の方法。
JP2022568754A 2020-05-12 2021-03-12 隣接機構間に導電性パイプを形成する方法及び隣接機構間に導電性パイプを有する集積アセンブリ Pending JP2023525324A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/930,090 US11600707B2 (en) 2020-05-12 2020-05-12 Methods of forming conductive pipes between neighboring features, and integrated assemblies having conductive pipes between neighboring features
US15/930,090 2020-05-12
PCT/US2021/022056 WO2021230966A1 (en) 2020-05-12 2021-03-12 Methods of forming conductive pipes between neighboring features, and integrated assemblies having conductive pipes between neighboring features

Publications (1)

Publication Number Publication Date
JP2023525324A true JP2023525324A (ja) 2023-06-15

Family

ID=78511827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022568754A Pending JP2023525324A (ja) 2020-05-12 2021-03-12 隣接機構間に導電性パイプを形成する方法及び隣接機構間に導電性パイプを有する集積アセンブリ

Country Status (6)

Country Link
US (2) US11600707B2 (ja)
JP (1) JP2023525324A (ja)
KR (1) KR20230002969A (ja)
CN (1) CN115516627A (ja)
TW (1) TW202209606A (ja)
WO (1) WO2021230966A1 (ja)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248356B1 (ko) 1997-06-30 2000-05-01 김영환 반도체 소자의 미세패턴 제조방법
KR100680939B1 (ko) 2000-10-10 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7638381B2 (en) * 2005-10-07 2009-12-29 International Business Machines Corporation Methods for fabricating a semiconductor structure using a mandrel and semiconductor structures formed thereby
US7745855B2 (en) * 2007-10-04 2010-06-29 International Business Machines Corporation Single crystal fuse on air in bulk silicon
US8138538B2 (en) * 2008-10-10 2012-03-20 Qimonda Ag Interconnect structure for semiconductor devices
US20100090263A1 (en) * 2008-10-10 2010-04-15 Qimonda Ag Memory devices including semiconductor pillars
JP5537137B2 (ja) * 2009-12-10 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR102133490B1 (ko) 2013-11-11 2020-07-13 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
TWI560886B (en) * 2014-09-25 2016-12-01 Inotera Memories Inc Non-floating vertical transistor structure and method for forming the same
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
KR20160136715A (ko) * 2015-05-20 2016-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102383650B1 (ko) * 2015-06-04 2022-04-06 삼성전자주식회사 반도체 장치
KR102471641B1 (ko) * 2016-02-04 2022-11-29 에스케이하이닉스 주식회사 퓨즈구조 및 그를 포함하는 반도체장치
US9666528B1 (en) 2016-02-23 2017-05-30 International Business Machines Corporation BEOL vertical fuse formed over air gap
US9805983B1 (en) 2016-08-19 2017-10-31 International Business Machines Corporation Multi-layer filled gate cut to prevent power rail shorting to gate structure
US9899321B1 (en) * 2016-12-09 2018-02-20 Globalfoundries Inc. Methods of forming a gate contact for a semiconductor device above the active region
US11094594B2 (en) * 2017-09-12 2021-08-17 Mediatek Inc. Semiconductor structure with buried power rail, integrated circuit and method for manufacturing the semiconductor structure
US10700207B2 (en) * 2017-11-30 2020-06-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
US11473195B2 (en) * 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US20200020795A1 (en) 2018-07-12 2020-01-16 Qualcomm Incorporated Self-aligned gate cut for optimal power and routing
KR102576212B1 (ko) * 2018-09-21 2023-09-07 삼성전자주식회사 반도체 장치
US11362189B2 (en) * 2018-09-27 2022-06-14 Intel Corporation Stacked self-aligned transistors with single workfunction metal
US11063041B2 (en) * 2018-10-31 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device including a power supply line and method of forming the same
EP4003302A1 (en) 2019-07-31 2022-06-01 Journey Medical Corporation Compositions and methods and uses thereof

Also Published As

Publication number Publication date
KR20230002969A (ko) 2023-01-05
US11600707B2 (en) 2023-03-07
US11948984B2 (en) 2024-04-02
WO2021230966A1 (en) 2021-11-18
US20230154989A1 (en) 2023-05-18
US20210359089A1 (en) 2021-11-18
CN115516627A (zh) 2022-12-23
TW202209606A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
KR102149801B1 (ko) 파워 혼 및 스마크 금속 절단부를 가진 표준-셀 레이아웃 구조물
TWI813762B (zh) 用於三維邏輯及記憶體的配電網
US9954529B2 (en) Ultra dense vertical transport FET circuits
TWI825166B (zh) 用於製造單晶片積體式 3d cmos 邏輯及記憶體的架構設計及製程
US11205645B2 (en) Semiconductor device
CA2126479C (en) Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density
US10164121B2 (en) Stacked independently contacted field effect transistor having electrically separated first and second gates
JP7415176B2 (ja) 半導体集積回路装置
US11749757B2 (en) Semiconductor chip
US20150108583A1 (en) Densely packed standard cells for integrated circuit products, and methods of making same
CN106876382B (zh) 集成电路
US20190172841A1 (en) Semiconductor integrated circuit device
TW200847396A (en) Layout methods of integrated circuits having unit MOS devices
US4356504A (en) MOS Integrated circuit structure for discretionary interconnection
US11355489B2 (en) Semiconductor device including standard cell
US11342261B2 (en) Integrated circuit with an interconnection system having a multilevel layer providing multilevel routing tracks and method of manufacturing the same
US11677401B2 (en) 3D integrated count
JP2023525324A (ja) 隣接機構間に導電性パイプを形成する方法及び隣接機構間に導電性パイプを有する集積アセンブリ
WO1993026044A1 (en) Symmetrical multi-layer metal logic array with continuous substrate taps
JPH02246264A (ja) 半導体装置およびその製造方法
JP2001044279A (ja) 三次元多層半導体回路
US6914300B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240417