JP2023168107A - wiring board - Google Patents
wiring board Download PDFInfo
- Publication number
- JP2023168107A JP2023168107A JP2022079761A JP2022079761A JP2023168107A JP 2023168107 A JP2023168107 A JP 2023168107A JP 2022079761 A JP2022079761 A JP 2022079761A JP 2022079761 A JP2022079761 A JP 2022079761A JP 2023168107 A JP2023168107 A JP 2023168107A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- wiring board
- heat transfer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 472
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000003475 lamination Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 307
- 239000011162 core material Substances 0.000 description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 238000000034 method Methods 0.000 description 18
- 238000007747 plating Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000011889 copper foil Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000011247 coating layer Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002470 thermal conductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000011328 necessary treatment Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は配線基板に関する。 The present invention relates to a wiring board.
特許文献1には、一方の面がICチップに接続され、他方の面がマザーボードに接続されているプリント配線板が開示されている。プリント配線板は、放熱ブロックが収容される貫通孔を備えるコア基板を有している。ICチップに接続される導体層(導体パッド)、および、マザーボードに接続される導体層(導体パッド)は、それぞれビア導体を介して放熱ブロックに接続されている。
特許文献1に開示されているプリント配線板では、その製造において、放熱ブロックを絶縁層に埋設するための工程が必要である。製造工程が複雑になると考えられる。
The printed wiring board disclosed in
本発明の配線基板は、第1面および前記第1面と反対側の第2面を備え、交互に積層されている複数の絶縁層および複数の導体層を含む多層コア基板と、前記第1面上に形成され、第1導体パッドを含む第1導体層を最外面に露出している第1積層部と、前記第2面上に形成され、第2導体パッドを含む第2導体層を最外面に露出している第2積層部と、前記第1積層部に形成され、前記第1導体パッドに接続される第1ビア導体と、前記第2積層部に形成され、前記第2導体パッドに接続される第2ビア導体と、を有している。そして、前記第1導体パッドは、部品搭載領域内に配置される部品搭載パッドであり、前記多層コア基板は、さらに、積層された複数の金属体を含む多段伝熱導体を含み、前記多段伝熱導体は、前記第1ビア導体を介して前記第1導体パッドと接続されると共に、前記第2ビア導体を介して前記第2導体パッドと接続されている。 The wiring board of the present invention includes a multilayer core board having a first surface and a second surface opposite to the first surface, and including a plurality of insulating layers and a plurality of conductor layers stacked alternately; a first laminated portion formed on the surface and exposing a first conductor layer including a first conductor pad to the outermost surface; and a second layer formed on the second surface and including a second conductor layer including a second conductor pad. a second laminated part exposed on the outermost surface; a first via conductor formed in the first laminated part and connected to the first conductor pad; and a first via conductor formed in the second laminated part and connected to the first conductor pad. and a second via conductor connected to the pad. The first conductor pad is a component mounting pad disposed within a component mounting area, and the multilayer core board further includes a multistage heat transfer conductor including a plurality of laminated metal bodies, and the multilayer core board further includes a multistage heat transfer conductor including a plurality of laminated metal bodies. The thermal conductor is connected to the first conductive pad via the first via conductor and to the second conductive pad via the second via conductor.
本発明の実施形態によれば、一方の導体パッドから吸収される熱は、ビア導体の形成と同一の工程で製造され得る複数の金属体で構成される多段伝熱導体を介して、配線基板の積層方向に流れて配線基板の他方の面へと拡散される。熱の拡散効率に優れた配線基板が簡便な方法で提供され得ると考えられる。 According to an embodiment of the present invention, heat absorbed from one of the conductor pads is transferred to the wiring board through a multi-stage heat transfer conductor composed of a plurality of metal bodies that can be manufactured in the same process as forming the via conductor. flows in the stacking direction and is diffused to the other surface of the wiring board. It is believed that a wiring board with excellent heat diffusion efficiency can be provided by a simple method.
次に、本発明の一実施形態である配線基板の一例が図面を参照しながら説明される。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。 Next, an example of a wiring board that is an embodiment of the present invention will be described with reference to the drawings. Note that the drawings referred to hereinafter are not intended to show exact proportions of each component, but are drawn so that the features of the present invention can be easily understood.
図1には、配線基板1の断面図が示されている。配線基板1は、その厚さ方向に対して直交する方向(平面方向)に延在する2つの主面(表面)として、F面FSとF面FSに対して反対側のS面SSとを備えている。配線基板1は多層コア基板100を有している。多層コア基板100は、平面方向に延在する金属層である内層導体層100Mを備えている。図示される例においては、内層導体層100Mは多層コア基板100の厚さ方向における中心部に配置されている。
FIG. 1 shows a cross-sectional view of the
多層コア基板100は、第1面100F、および第1面100Fに対して反対側の面である第2面100Sを備えている。多層コア基板100の第1面100F上には、絶縁層(第1絶縁層)11および第1絶縁層11上に形成される導体層(第1導体層)12を含む第1積層部10が形成されている。第2面100S上には、絶縁層(第2絶縁層)21および第2絶縁層21上に形成される導体層(第2導体層)22を含む、第2積層部20が形成されている。第1積層部10の最も外側の表面は配線基板1のF面FSを構成し、第2積層部20の最も外側の表面は配線基板1のS面SSを構成している。
The
第1導体層12および第2導体層22には、それぞれ、配線パターンおよび/または導体パッドを含む所望の導体パターンが形成されている。図1に示される例の配線基板1では、第1導体層12は、F面FSに露出している複数の導体パッド(12a、12b)を含んでいる。導体パッド12a(第1導体パッド)は、部品搭載パッドである。すなわち、導体パッド12aは、配線基板1の使用時に配線基板1に搭載される外部の電子部品D1(例えばパッケージ基板)と接続され得る導体パッドであり、外部の電子部品D1が搭載される領域(部品搭載領域)内の第1導体層12に配置されている。導体パッド12aは、配線基板1の使用において外部の電子部品D1の接続パッドD1pと、適切な導電性を有する例えば半田などの接続部材BD1を介して、電気的に接続され得る。すなわち、F面FSは、配線基板1の使用において、外部の電子部品が搭載される部品搭載面であり得る。導体パッド12aは、配線基板1に搭載される電子部品D1の配線パターンなどに応じて部品搭載領域内の任意の位置に、任意の数で形成され得る。
Desired conductor patterns including wiring patterns and/or conductor pads are formed on the
図示される例では、配線基板1は、第1導体層12および第1導体層12の導体パターンから露出する第1絶縁層11の表面上に形成された第1被覆層14を備えている。第1被覆層14は、例えばソルダーレジスト層である。第1被覆層14に設けられている開口14cによって、導体パッド12aが露出されている。
In the illustrated example, the
第2導体層22は、S面SSに露出している複数の導体パッド(22a、22b)を含んでいる。導体パッド22aおよび導体パッド22bは、配線基板1の使用時に例えばモバイル端末の筐体などに接続され得る。
The
図1の例の配線基板1は、第2導体層22および第2導体層22の導体パターンから露出する第2絶縁層21表面上に形成された、例えばソルダーレジスト層であり得る第2被覆層24を備えている。第2被覆層24に設けられている開口24cによって、導体パッド22aおよび導体パッド22bが露出されている。
The
なお、配線基板の説明では、配線基板1の厚さ方向において多層コア基板100に含まれる内層導体層100Mから遠い側は「上側」、「上方」もしくは「外側」、または単に「上」、「外」とも称され、内層導体層100Mに近い側は「下側」、「下方」もしくは「内側」、または単に「下」、「内」とも称される。さらに、配線基板を構成する各要素の説明において、内層導体層100Mと反対側を向く表面は「上面」とも称され、内層導体層100M側を向く表面は「下面」とも称される。従って、例えば第1積層部10および第2積層部20の説明では、多層コア基板100から遠い側が「上側」、「上方」、「上層側」または単に「上」とも称され、多層コア基板100に近い側が「下側」、「下方」、「下層側」または単に「下」とも称される。
In the description of the wiring board, the side far from the
第1積層部10の絶縁層(第1絶縁層11)には、絶縁層(第1絶縁層11)を貫通するビア導体(13a、13b)が形成されている。ビア導体(13a、13b)は、第1絶縁層11を貫く貫通孔を導電体で埋めることによって形成されている。ビア導体(13a、13b)は、第1絶縁層11の上側の導体層(第1導体層12)と一体的に形成されている。ビア導体13a(第1ビア導体)は、導体パッド12a(第1導体パッド)に接続されている。ビア導体13bは、導体パッド12bに接続されている。
Via conductors (13a, 13b) penetrating the insulating layer (first insulating layer 11) are formed in the insulating layer (first insulating layer 11) of the first laminated
第2積層部20の絶縁層(第2絶縁層21)には、絶縁層(第2絶縁層21)を貫通するビア導体(23a、23b)が形成されている。ビア導体(23a、23b)は、第2絶縁層21を貫く貫通孔を導電体で埋めることによって形成されている。ビア導体(23a、23b)は、第2絶縁層21の上側の導体層(第2導体層22)と一体的に形成されている。ビア導体23a(第2ビア導体)は、導体パッド22a(第2導体パッド)に接続されている。ビア導体23bは、導体パッド22bに接続されている。
Via conductors (23a, 23b) penetrating the insulating layer (second insulating layer 21) are formed in the insulating layer (second insulating layer 21) of the second laminated
図1に示されるように、実施形態の配線基板1では、多層コア基板100は、内層導体層100M、内層導体層100Mの両面にそれぞれ積層される絶縁層(第3絶縁層111、第4絶縁層121)、第3絶縁層111上に形成される第3導体層112、および、第4絶縁層121上に形成される第4導体層122を有している。内層導体層100Mは、例えば、アルミニウムまたは銅などの比較的熱伝導率が高い金属によって形成され得る。
As shown in FIG. 1, in the
第3導体層112の上側には、第5絶縁層131が形成され、第5絶縁層131の上側には第5導体層132が積層されている。第5導体層132の表面、および、第5導体層132の導体パターンから露出する第5絶縁層131の上面によって多層コア基板100の第1面100Fが構成されている。第4導体層122の上側には、第6絶縁層141が形成され、第6絶縁層141の上側には第6導体層142が積層されている。第6導体層142の表面、および、第6導体層142の導体パターンから露出する第6絶縁層141の上面によって多層コア基板100の第2面100Sが構成されている。
A fifth insulating
図1の配線基板1では、多層コア基板100は、内層導体層100Mの上に2組の絶縁層および導体層をそれぞれ有しているが、内層導体層100Mの両側に積層される絶縁層および導体層の積層数は、この例に限定されるものではない。積層数は、所望の回路構成により適宜選択され得る。任意の数の、例えば3組またはそれ以上の絶縁層および導体層が積層されていてもよい。
In the
多層コア基板100の導体層(第3導体層112、第4導体層122、第5導体層132、第6導体層142)、ならびに、第1積層部10に含まれる第1導体層12、および、第2積層部20に含まれる第2導体層22は、例えば、銅やニッケル等の、適切な導電性を備えている任意の材料を用いて形成される。好ましくは、銅箔、電解銅めっき膜、もしくは無電解銅めっき膜、またはこれらの組み合わせによって形成されている。図1に示される例では、各導体層は単層で示されているが、第1導体層12、第2導体層22、第3導体層112、第4導体層122、第5導体層132、第6導体層142は、金属箔(好ましくは銅箔)、金属膜(好ましくは無電解銅めっき膜)、及び電解めっき膜(好ましくは電解銅めっき膜)を含む3層構造を有し得る。
The conductor layers (
多層コア基板100の絶縁層(第3絶縁層111、第4絶縁層121、第5絶縁層131、第6絶縁層141)、ならびに、第1積層部10に含まれる第1絶縁層11、および、第2積層部20に含まれる第2絶縁層21は、例えばエポキシ樹脂、BT樹脂、フェノール樹脂などの任意の絶縁性樹脂を含んでいる。各絶縁層は、それぞれが同じ絶縁性樹脂を含んでいてもよく、互いに異なる絶縁性樹脂を含んでいてもよい。図1に示される例では、第1~第6の絶縁層11、21、111、121、131、141は、ガラス繊維やアラミド繊維で形成され得る芯材(補強材)を含んでいる。各絶縁層は、シリカ(SiO2)、アルミナ、またはムライトなどの微粒子からなる無機フィラー(図示せず)を含んでいてもよい。第1被覆層14および第2被覆層24は、例えば、感光性のポリイミド樹脂やエポキシ樹脂を用いて形成され得る。
The insulating layers of the multilayer core substrate 100 (the third insulating
多層コア基板100の第3絶縁層111、第4絶縁層121、第5絶縁層131および第6絶縁層141のそれぞれには、各絶縁層を厚さ方向に貫通する金属体(伝熱導体)およびビア導体が形成されている。第3絶縁層111には、第3絶縁層111を貫通して第3絶縁層111を挟む第3導体層112と内層導体層100Mとを電気的に接続する第1伝熱導体115およびビア導体113が形成されている。同様に、第4絶縁層121には、第4絶縁層121を貫通して第4絶縁層121を挟む第4導体層122と内層導体層100Mとを電気的に接続する第2伝熱導体125およびビア導体123が形成されている。第5絶縁層131には、第5絶縁層131を貫通して第5絶縁層131を挟む第5導体層132と第3導体層112とを電気的に接続する第3伝熱導体135およびビア導体133が形成されている。第6絶縁層141には、第6絶縁層141を貫通して第6絶縁層141を挟む第6導体層142と第4導体層122とを電気的に接続する第4伝熱導体145およびビア導体143が形成されている。
Each of the third insulating
第1~第4伝熱導体(115、125、135および145)ならびにビア導体(113、123、133および143)は、ビア導体(13a、13b、23aおよび24b)と同様に、各絶縁層それぞれを貫く貫通孔を導電体で埋めることによって形成されている。第1~第4伝熱導体(115、125、135および145)ならびにビア導体(113、123、133および143)は、それぞれが貫通する絶縁層(第3絶縁層111、第4絶縁層121、第5絶縁層131および第6絶縁層141)の上側の導体層と一体的に形成されている。したがって、例えば、第1伝熱導体115およびビア導体113と第3導体層112とは、同一の、例えば銅またはニッケルなどからなるめっき膜(無電解めっき膜および電解めっき膜)によって形成されている。第2~第4伝熱導体(125、135および145)ならびにビア導体(123、133および143)も同様に、上側の導体層と同一のめっき膜によって形成されている。
Like the via conductors (13a, 13b, 23a and 24b), the first to fourth heat transfer conductors (115, 125, 135 and 145) and via conductors (113, 123, 133 and 143) are connected to each insulating layer. It is formed by filling a through hole that penetrates with a conductor. The first to fourth heat transfer conductors (115, 125, 135, and 145) and via conductors (113, 123, 133, and 143) each penetrate an insulating layer (a third
図1に示されているように、第1~第4伝熱導体(115、125、135および145)は、ビア導体(113、123、133および143)と比較して、平面方向に幅広い、扁平な形状を有している。図1の例では、第1~第4伝熱導体(115、125、135および145)同士、ならびに、ビア導体(113、123、133および143)同士は、略同じ大きさおよび略同じ形状で形成されている。 As shown in FIG. 1, the first to fourth heat transfer conductors (115, 125, 135 and 145) are wider in the plane direction than the via conductors (113, 123, 133 and 143). It has a flat shape. In the example of FIG. 1, the first to fourth heat transfer conductors (115, 125, 135, and 145) and the via conductors (113, 123, 133, and 143) have approximately the same size and approximately the same shape. It is formed.
例えば、第3絶縁層111には、第1伝熱導体115形成用の第1貫通孔111aおよびビア導体113形成用の第2貫通孔111bが形成されている。第1貫通孔111aおよび第2貫通孔111bは、第3絶縁層111の外側表面への上方からのレーザー光の照射により形成され得る。レーザー光の照射により、レーザー光の照射側すなわち第3絶縁層111の表面側で大きな径(幅)を有し、レーザー光の照射側と反対側(奥側)では小さな径(幅)を有するテーパー孔が形成される。第2貫通孔111bは、このようなテーパー孔で形成されている。一方、第1貫通孔111aは、同一形状のテーパー孔を横並びに配置し、かつ、隣り合うテーパー孔同士の一部を重複させることによりテーパー孔を相互に連通させることによって形成されている。この結果、第2貫通孔111bより横方向(平面方向)に大きな第1貫通孔111aが形成され得る。
For example, in the third insulating
上述したように、第1貫通孔111aおよび第2貫通孔111bにめっきが充填されて、導体からなる充填体(第1伝熱導体115およびビア導体113)が形成される。したがって、第1伝熱導体115およびビア導体113は共に、配線基板1の外側から内層導体層100Mに向かって縮径するテーパー形状に形成されている。なお、便宜上、「縮径」という文言が用いられているが、本明細書においては、各伝熱導体および各ビア導体の形状を限定するものではなく、単に、各伝熱導体および各ビア導体の水平断面における外周上の最長の2点間の距離が小さくなることを意味している。また、第1伝熱導体115の平面方向の長さは、ビア導体113の平面方向の長さよりも大きい。例えば、第1伝熱導体115用の第1貫通孔111aの第3絶縁層111の表面側の開口は、平面方向に長軸をもつ略長円形であってもよい。ビア導体113用の第2貫通孔111bの第3絶縁層111の表面側の開口は、略正円形であり得る。例えば、第1貫通孔111aの第3絶縁層111の表面側の開口面積は、第2貫通孔111bの第3絶縁層111の表面側の開口面積の約3倍以上、約20倍以下であり得る。
As described above, the first through
第2~第4伝熱導体(125、135および145)形成用の貫通孔も第1貫通孔111aと同様な方法で形成され得る。この結果、多層コア基板100の各絶縁層(第4絶縁層121、第5絶縁層131および第6絶縁層141)において、それぞれ、第1伝熱導体115と同様に、同じ絶縁層内のビア導体(123、133および143)よりも横方向に大きく、かつ、配線基板1の外側から内層導体層100Mに向かって縮径するテーパー形状を有する、第2~第4伝熱導体(125、135および145)が形成される。
The through holes for forming the second to fourth heat transfer conductors (125, 135, and 145) may also be formed in the same manner as the first through
図1に示されているように、多層コア基板100は、複数の金属体(伝熱導体)が積み重なって構成される多段伝熱導体を含んでいる。第1伝熱導体115と第3伝熱導体135は、多段伝熱導体17を構成している。図1の例では、第3伝熱導体135は、第1伝熱導体115と平面視で重なる位置に配置されている。なお、「平面視」とは、実施形態の配線基板をその厚さ方向に沿う視線で見ることを意味している。また、第2伝熱導体125と第4伝熱導体145は、多段伝熱導体27を構成している。図1の例では、第4伝熱導体145は、第2伝熱導体125と平面視で重なる位置に配置されている。
As shown in FIG. 1, the
多段伝熱導体17は、内層導体層100Mを挟んで、多段伝熱導体27と対向している。多層コア基板100において、内層導体層100Mの両面にそれぞれ2つの金属体(第1伝熱導体115および第3伝熱導体135と、第2伝熱導体125と第4伝熱導体145)が形成されている。多段伝熱導体17、27は共に、内層導体層100Mに向かって縮径するテーパー形状をそれぞれ有する複数の金属体(伝熱導体)から構成されているため、多段伝熱導体17と、多段伝熱導体27との内層導体層100Mを挟んだ端部同士は、略同じ端面面積で、積層方向において略同じ位置で対向している。すなわち、多層コア基板100は、多段伝熱導体17と多段伝熱導体27とが内層導体層100Mを挟んで積層された構造を含んでいる。
The multistage
実施形態の配線基板1では、多段伝熱導体17および多段伝熱導体27は、部品搭載領域と平面視で重なる位置に配置されている。すなわち、多段伝熱導体17および多段伝熱導体27の真上に、配線基板1に搭載される電子部品D1が配置される。多段伝熱導体17は、ビア導体13a(第1ビア導体)を介して、部品搭載パッドである導体パッド12a(第1導体パッド)に接続されている。多段伝熱導体27は、ビア導体23a(第2ビア導体)を介して、配線構造体WBの接続パッドと接続される導体パッド22a(第2導体パッド)に接続されている。
In the
配線基板1の使用において、F面FSに搭載され得る電子部品D1が発する熱は、電子部品D1内に留まると電子部品の誤動作の原因となり得るので、配線基板1を介してS面SSの外側へと放熱されることが望ましい。したがって、配線基板1に伝わる電子部品D1が発する熱は、部品搭載パッドである導体パッド12aを介して、効率的にS面SSの外側へと放熱されることが望まれる。電子部品D1が発する熱は、配線基板1自体の反りなどの不良を抑制する観点からも、S面SS側に伝達されると共に、配線基板1の全面に伝達して効率的に放熱されることが望まれる。
When using the
外部の電子部品が搭載される部品搭載面であり得るF面FSは、配線基板1の使用において、電子部品D1から発生する熱を、第1導体層12を介して多層コア基板100側へと伝えるべく受熱する吸熱面として機能し得る。また、多層コア基板100に伝導した熱は多層コア基板100内で放熱されながら第2導体層22を介して、例えばモバイル端末の筐体などの外部の構造体WBとの接続面であり得るS面SSに伝達する。
The F side FS, which can be a component mounting surface on which external electronic components are mounted, transfers heat generated from the electronic components D1 to the
本実施形態では、多段伝熱導体17は、第1絶縁層11を貫くように形成されているビア導体13aを介して、配線基板1のF面FS側の最も外側の導体層である第1導体層12と接続されている。これにより、導体パッド12aから多段伝熱導体17への、ビア導体13aを介した伝熱経路が形成されている。多段伝熱導体27は、第2絶縁層21を貫くように形成されているビア導体23aを介して、配線基板1のS面SS側の最も外側の導体層である第2導体層22と接続されている。これにより、多段伝熱導体27から導体パッド22aへの、ビア導体23aを介した伝熱経路が形成されている。
In this embodiment, the multistage
すなわち、本実施形態の配線基板1では、配線基板1のF面FSを構成する導体パッド12aと、S面SSを構成する導体パッド22aとの間に、ビア導体13a、多段伝熱導体17および多段伝熱導体27、ビア導体23a、を介した伝熱経路が構成されている。この経路により、F面FSに伝わる電子部品D1から発せられる熱は、S面SS側へと効率的に伝達され得る。多段伝熱導体17および多段伝熱導体27は、上述したように、それぞれ、ビア導体113およびビア導体123を形成する方法と同一の工程で形成され得る。熱の拡散性に優れた配線基板1が、複雑な工程を増やすことなく供給され得る。また、多段伝熱導体17および多段伝熱導体27を部品搭載領域の直下に配置することも容易であると考えられる。
That is, in the
図1の例では、多段伝熱導体17は、扁平な形状を有する2つの導電体である第1伝熱導体115および第2伝熱導体125のスタック構造で構成されている。しかしながら、多段伝熱導体17や多段伝熱導体27は、3つ以上の伝熱導体のスタック構造であってもよい。すなわち、多層コア基板100において内層導体層100Mの両側それぞれに3組以上の絶縁層および導体層が積層される場合に、多段伝熱導体17および多段伝熱導体27の上にさらに伝熱導体が積層されるように、各絶縁層を貫く金属体が形成されてもよい。熱の拡散がさらに効率的に行われ得る場合がある。
In the example of FIG. 1, the multistage
内層導体層100Mは、多段伝熱導体17および多段伝熱導体27の平面方向の長さより大きい長さを有している。すなわち、内層導体層100Mは、平面視で、部品搭載領域およびその外側の領域に延在している。部品搭載領域より外側の領域において、内層導体層100Mは、ビア導体113およびビア導体123によって、それぞれ、第3導体層112および第4導体層122に接続されている。図1の例では、ビア導体123、ビア導体143、およびビア導体23bは、それぞれ平面視で互いに重なる位置に形成され、所謂スタックビア導体を形成している。
The
導体パッド12aから導体パッド22aへの、多段伝熱導体17および多段伝熱導体27を介する積層方向に沿った伝熱経路においては、配線基板1のS面SS側の多段伝熱導体27の近傍に熱が留まり、局所的な吸熱が起こる虞がある。本実施形態では、配線基板1内において、導体パッド12aを介して多段伝熱導体17から内層導体層100Mへと伝導された熱は、積層方向すなわち多段伝熱導体27へと流れるだけでなく、内層導体層100Mを介して平面方向すなわち部品搭載領域の外側の領域へも伝導され得る。平面方向へと伝導された熱は、内層導体層100Mと接続されているビア導体123とビア導体143とビア導体23bとから構成されるスタックビア導体を介して、導体パッド22bへと流れてS面SS側へと伝達され得る。内層導体層100Mにおける平面方向への熱の伝導の促進により、多段伝熱導体27内、および多段伝熱導体27近傍の第2導体層22での熱の局所的な蓄積が起こりにくいと考えられる。
In the heat transfer path along the lamination direction from the
図1の例では、ビア導体113、ビア導体133およびビア導体13bも、それぞれ平面視で互いに重なる位置に形成され、所謂スタックビア導体を形成している。ビア導体123、ビア導体143およびビア導体23bから構成されるスタックビア導体と、ビア導体113、ビア導体133およびビア導体13bから構成されるスタックビア導体も、内層導体層100Mを挟んで平面視で重なっている。
In the example of FIG. 1, the via
すなわち、本実施形態ではさらに、電子部品D1から発せられる熱は、部品搭載パッドである導体パッド12aを通じて、第1導体層12内で導体パッド12aと接続されている導体パッド12bから、ビア導体113とビア導体133とビア導体13bとから構成されるスタックビア導体、および、ビア導体123とビア導体143とビア導体23bとから構成されるスタックビア導体を介しても、配線基板1のS面SS側へと伝達され得る。配線基板1のF面FS側の最外層の第1導体層12から配線基板1のS面SS側への熱の拡散がさらに効率良く行われ得ると考えられる。熱が局所的に留まることによる不具合(例えば、配線基板1を構成する構成要素間の剥離や配線基板1の反り等)が抑制され得ると考えられる。
That is, in this embodiment, the heat emitted from the electronic component D1 is further transferred from the
さらに、例えば、配線基板1の第2積層部20に含まれる、配線基板1のS面SS側の最も外側の導体層である第2導体層22が、第1積層部10に含まれる第1導体層12および多層コア基板100の導体層(第3導体層112、第4導体層122、第5導体層132、第6導体層142)の厚みより大きい厚みを有するように形成されてもよい。図1にはこの例が示されている。例えば、第2導体層22の厚みは、他の導体層すなわち第1導体層12や多層コア基板100の導体層の厚みの約1.2倍以上、約2・5倍以下程度であってもよい。多段伝熱導体27近傍の第2導体層22での熱の局所的な蓄積が抑制されると共に、配線基板1のS面SSからF面FS側への熱の逆流も防止され得ると考えられる。F面FS(具体的には、導体パッド12a)に伝わる熱が、S面SS側へ効率的に拡散され得る配線基板1が提供され得る。
Furthermore, for example, the
次に、配線基板の製造方法が、図1に示される配線基板1の製造を例にして、図2A~図2Gを参照して説明される。
Next, a method for manufacturing a wiring board will be explained with reference to FIGS. 2A to 2G, taking as an example the manufacturing of the
図2Aに示されるように、所定の厚さの例えば銅またはアルミニウムなどの金属からなる金属層(内層導体層100M)が用意される。内層導体層100Mの両面に、例えばエポキシ樹脂等を含浸させた芯材を有するプリプレグと銅箔が内層導体層100Mの両面に順に積層され、加熱プレスによって一体化される。この一体化によって、内層導体層100Mはプリプレグが硬化した第3絶縁層111および第4絶縁層121によって挟まれた状態となる。
As shown in FIG. 2A, a metal layer (
続いて、図2Bに示されるように、第3および第4絶縁層111、121の、図1に示される第1伝熱導体115および第2伝熱導体125ならびにビア導体113およびビア導体123が形成されるべき位置に、炭酸ガスレーザー等のレーザー加工により貫通孔が形成される。例えば、第3絶縁層111において、第3絶縁層111の表面側からレーザー光が照射されて、ビア導体113(図1参照)形成用の第2貫通孔111bのためのテーパー孔が形成されると共に、第1伝熱導体115(図1参照)形成用の第1貫通孔111aを形成するために、複数のテーパー孔がそれぞれの一部が重なり合って連通するように、例えば直交する2方向において横並びに並んで形成される。第4絶縁層121においても同様に、第2伝熱導体125およびビア導体123形成用の貫通孔が、第4絶縁層121の表面側からのレーザー光照射によって形成される。
Subsequently, as shown in FIG. 2B, the first
次いで、各貫通孔に任意にはデスミア等の必要な処理が施された後に、図2Cに示されるように、無電解銅めっき等によって金属膜が銅箔上および貫通孔の内面に形成され、さらにこの金属膜をシード層としてめっきレジストを用いるパターンめっき法を用いて、銅等からなる電解めっき膜が形成される。その後、パターンめっきに用いられためっきレジストが除去され、その除去により露出する金属膜および銅箔が除去される。その結果、所望の導体パターンを含む第3導体層112および第4導体層122が形成される。また、貫通孔が充填されて、第1伝熱導体115およびビア導体113、ならびに、第2伝熱導体125およびビア導体123がそれぞれ、第3導体層112および第4導体層122と一体的に形成される。第1伝熱導体115および導体113は、内層導体層100Mと第3導体層112と接続するように形成される。第2伝熱導体125およびビア導体123は、内層導体層100Mと第4導体層122と接続するように形成される。
Next, each through-hole is optionally subjected to a necessary treatment such as desmearing, and then, as shown in FIG. 2C, a metal film is formed on the copper foil and on the inner surface of the through-hole by electroless copper plating or the like. Further, an electroplated film made of copper or the like is formed using a pattern plating method using a plating resist using this metal film as a seed layer. Thereafter, the plating resist used for pattern plating is removed, and the metal film and copper foil exposed by the removal are removed. As a result,
次いで、図2Dに示されるように、第3導体層112を被覆する第5絶縁層131、および、第4導体層122を被覆する第6絶縁層141が銅箔とシート状のプリプレグを加熱加圧することにより形成される。第3絶縁層111における第1貫通孔111aおよび第2貫通孔111b(図2B参照)の形成方法と同様に、第5絶縁層131に第3伝熱導体135形成用の貫通孔およびビア導体133形成用の貫通孔が、第5絶縁層131の表面からレーザー光を照射することによって形成される。第6絶縁層141には、第4伝熱導体145形成用の貫通孔およびビア導体143形成用の貫通孔が形成される。
Next, as shown in FIG. 2D, the fifth insulating
次いで、図2Eに示されるように、第3導体層112および第4導体層122の形成方法と同様に、貫通孔内ならびに第5絶縁層131および第6絶縁層141上の銅箔上に、無電解銅めっきもしくはスパッタリング等により金属膜層が形成され、金属膜層をシード層として所謂パターンめっき法により銅等からなる電解めっき膜層が形成される。電解めっき膜層の形成後めっきレジストが除去され、露出する金属膜層の電解めっき膜に覆われていない部分がエッチングにより除去される。その結果、第5絶縁層131上に第5導体層132、ならびに、貫通孔内の金属膜層および電解めっき膜により第3伝熱導体135およびビア導体133が形成される。第6絶縁層141上に第6導体層142、ならびに、貫通孔内の金属膜層および電解めっき膜により第4伝熱導体145およびビア導体143が形成される。第3伝熱導体135は、第1伝熱導体115と第5導体層132とを接続するように形成される。第4伝熱導体145は、第2伝熱導体125と第6導体層142とを接続するように形成される。最外の表面として第1面100Fおよび第1面100Fと反対側の第2面100Sを有する多層コア基板100の形成が完了する。
Next, as shown in FIG. 2E, similar to the method for forming the
次いで、図2Fに示されるように、多層コア基板100の第1面100Fの上側に、第1絶縁層11および第1導体層12が積層され、第1導体層12と多層コア基板100の最外の導体層である第5導体層132とを接続するビア導体13aおよびビア導体13bが形成される。第1導体層12は、導体パッド12aおよび導体パッド12bを含むパターンに形成される。導体パッド12aは、部品搭載領域に形成される。ビア導体13aは、導体パッド12aがビア導体13aを介して第3伝熱導体135と接続されるように形成される。ビア導体13bは、導体パッド12bがビア導体13bを介して導体層132と接続されるように形成される。
Next, as shown in FIG. 2F, the first insulating
多層コア基板100の第2面100Sの上側には、第2絶縁層21および第2導体層22が積層され、第2導体層22と多層コア基板100の最外の導体層である第6導体層142とを接続するビア導体23aおよびビア導体23bが形成される。第2導体層22は、導体パッド22aおよび導体パッド22bを含むパターンに形成される。ビア導体23aは、導体パッド22aがビア導体23aを介して第4伝熱導体145と接続されるように形成される。ビア導体23bは、導体パッド22bがビア導体23bを介して第6導体層142と接続されるように形成される。
A second insulating
次いで、図2Gに示されるように、第1導体層12および第2導体層22上にそれぞれ、例えばソルダーレジスト層である第1被覆層14および第2被覆層24が形成される。多層コア基板100の第1面100F上への第1積層部10の形成、および、第2面100S上への第2積層部20の形成が完了する。第1被覆層14は、例えば感光性エポキシ樹脂等の塗布ならびに露光および現像によって、導体パッド12aおよび導体パッド12bを露出させる開口14cを有するように形成される。第2被覆層24は、導体パッド22aおよび導体パッド22bを露出させる開口24cを有するように形成される。配線基板1の製造が完了する。
Next, as shown in FIG. 2G, a
実施形態の配線基板は、各図面に例示される構造や、本明細書において例示された構造や材料を備えるものに限定されない。例えば、実施形態の配線基板は、図1に示されるような内層導体層100Mを含んでいなくてもよい。この例が図3に示されている。なお、図3に示される配線基板1aの多くの構成要素は、図1に示される配線基板1と同様であり、そのような構成要素には同一の符号が付されるかまたは詳細な説明は省略される。
The wiring board of the embodiment is not limited to the structure illustrated in each drawing or the structure and material illustrated in this specification. For example, the wiring board of the embodiment may not include the
図3に示される配線基板1aでは、多層コア基板100aは、4層の導体層(第2面100Sから第1面100Fに向かって順に、第6導体層142a、第4導体層122a、第3導体層112a、第5導体層132a)を有している。第4導体層122aの上側に、第4導体層122aに向かって縮径するテーパー形状を有する2つの金属体、金属体115aおよび金属体135aが順に形成されている。第4導体層122aの下側には、第4導体層122aに向かって縮径するテーパー形状を有する金属体27aが形成されている。すなわち、配線基板1aでは、多層コア基板100aに含まれる導体層の1つが配線基板1の内層導体層100Mに対応している。
In the
さらに、多層コア基板100aに含まれる第4導体層122aおよび第3導体層112aは、それぞれ、図3に示されるように、平面視で部品搭載領域およびその外側の領域に延在する導体パターン122bおよび導体パターン112bを含み得る。配線基板1aでは、電子部品D1から発せられ多層コア基板100へと伝導した熱が、金属体135a、115a、27aを介して積層方向に沿って流れると共に、第4導体層122aの導体パターン122bおよび第3導体層112の導体パターン112bを介して平面方向すなわち部品搭載領域の外側の領域へも伝導され得る。
Further, as shown in FIG. 3, each of the
配線基板1および1aでは、第1積層部および第2積層部はそれぞれ1層の絶縁層および1層の導体層を有している。しかしながら、配線基板の第1積層部および第2積層部が有する絶縁層および導体層の層数はこれに限定されず、所望の層数に増減され得る。配線基板の多層コア基板が有する絶縁層および導体層の層数もまた、所望の層数に増減され得る。また、多段伝熱導体の組が配線基板に複数形成されていてもよい。また、図1および図3には示されていないが、配線基板の最外の導体層に含まれる導体パッドの露出面には、例えば、Ni/Au、Ni/Pd/Au、またはSn等の複数または単一の金属めっき膜、また、OSP膜であり得る保護膜が形成されてもよい。また、配線基板の製造方法は、各図面を参照して説明された方法に限定されず、その条件や順序等は適宜変更されてよい。現に製造される配線基板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。
In
1、1a 配線基板
10 第1積層部
20 第2積層部
11 第1絶縁層
12 第1導体層
12a 導体パッド(第1導体パッド)
12b、22b 導体パッド
13a ビア導体(第1ビア導体)
13b、23b ビア導体
17、27 多段伝熱導体
21 第2絶縁層
22 第2導体層
22a 導体パッド(第2導体パッド)
23a ビア導体(第2ビア導体)
100、100a 多層コア基板
100M 内層導体層
115、125、135、145 金属体(第1~第4伝熱導体)
D1 電子部品
WB 配線構造体
1,
12b,
13b, 23b via
23a Via conductor (second via conductor)
100, 100a
D1 Electronic component WB Wiring structure
Claims (7)
前記第1面上に形成され、第1導体パッドを含む12aを最外面に露出している第1積層部と、
前記第2面上に形成され、第2導体パッドを含む第2導体層を最外面に露出している第2積層部と、
前記第1積層部に形成され、前記第1導体パッドに接続される第1ビア導体と、
前記第2積層部に形成され、前記第2導体パッドに接続される第2ビア導体と、
を有する配線基板であって、
前記第1導体パッドは、部品搭載領域内に配置される部品搭載パッドであり、
前記多層コア基板は、さらに、積層された複数の金属体を含む多段伝熱導体を含み、
前記多段伝熱導体は、前記第1ビア導体を介して前記第1導体パッドと接続されると共に、前記第2ビア導体を介して前記第2導体パッドと接続されている。 a multilayer core substrate including a first surface and a second surface opposite to the first surface, and including a plurality of insulating layers and a plurality of conductor layers stacked alternately;
a first laminated portion formed on the first surface and having a first layered portion 12a including a first conductive pad exposed on the outermost surface;
a second laminated portion formed on the second surface and exposing a second conductor layer including a second conductor pad to the outermost surface;
a first via conductor formed in the first laminated portion and connected to the first conductor pad;
a second via conductor formed in the second laminated portion and connected to the second conductor pad;
A wiring board having
The first conductor pad is a component mounting pad arranged within a component mounting area,
The multilayer core substrate further includes a multistage heat transfer conductor including a plurality of laminated metal bodies,
The multi-stage heat transfer conductor is connected to the first conductive pad via the first via conductor and to the second conductive pad via the second via conductor.
前記金属体は、前記多層コア基板の前記絶縁層を貫通する第1貫通孔内に形成されている。 The wiring board according to claim 1,
The metal body is formed in a first through hole that penetrates the insulating layer of the multilayer core substrate.
前記多層コア基板は、前記多層コア基板の前記絶縁層を貫通する第2貫通孔内に形成されているビア導体を含み、
前記金属体および前記ビア導体は、それらの上側に形成されている導体層と一体的に形成されており、
前記第1貫通孔の前記絶縁層の表面側の開口面積は、前記第2貫通孔の前記絶縁層の表面側の開口面積よりも大きい。 The wiring board according to claim 5,
The multilayer core board includes a via conductor formed in a second through hole penetrating the insulating layer of the multilayer core board,
The metal body and the via conductor are formed integrally with a conductor layer formed above them,
The opening area of the first through hole on the surface side of the insulating layer is larger than the opening area of the second through hole on the surface side of the insulating layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022079761A JP2023168107A (en) | 2022-05-13 | 2022-05-13 | wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022079761A JP2023168107A (en) | 2022-05-13 | 2022-05-13 | wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023168107A true JP2023168107A (en) | 2023-11-24 |
Family
ID=88838391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022079761A Pending JP2023168107A (en) | 2022-05-13 | 2022-05-13 | wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023168107A (en) |
-
2022
- 2022-05-13 JP JP2022079761A patent/JP2023168107A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090283299A1 (en) | Component-embedded printed circuit board, method of manufacturing the same, and electronic apparatus including the same | |
JP2003209366A (en) | Flexible multilayer wiring board and manufacturing method therefor | |
JP2015146346A (en) | multilayer wiring board | |
JP2018152508A (en) | Printed Wiring Board | |
US10945334B2 (en) | Wiring substrate | |
US11160164B2 (en) | Wiring substrate | |
JP2023168107A (en) | wiring board | |
US11277910B2 (en) | Wiring substrate | |
JP2023168105A (en) | wiring board | |
JP2020004930A (en) | Printed-wiring board | |
JP2023136170A (en) | wiring board | |
JP2018207080A (en) | Printed wiring board and manufacturing method therefor | |
JP7288339B2 (en) | Wiring board and method for manufacturing wiring board | |
JP2018152512A (en) | Manufacturing method of printed wiring board | |
JP2023111607A (en) | wiring board | |
JP2024061418A (en) | Wiring Board | |
JP2023160413A (en) | wiring board | |
JP2020188072A (en) | Wiring board and manufacturing method thereof | |
JP2021168349A (en) | Component built-in wiring board | |
JP2020092209A (en) | Printed wiring board and manufacturing method of the same | |
JP2023131595A (en) | wiring board | |
JP2022055650A (en) | Wiring board | |
JP2022108487A (en) | wiring board | |
JPH0797704B2 (en) | Method for manufacturing multilayer printed wiring board | |
JP2021044323A (en) | Wiring board and method of manufacturing wiring board |