JP2023160243A - 半導体装置の製造方法及び成型プレス機 - Google Patents

半導体装置の製造方法及び成型プレス機 Download PDF

Info

Publication number
JP2023160243A
JP2023160243A JP2022070453A JP2022070453A JP2023160243A JP 2023160243 A JP2023160243 A JP 2023160243A JP 2022070453 A JP2022070453 A JP 2022070453A JP 2022070453 A JP2022070453 A JP 2022070453A JP 2023160243 A JP2023160243 A JP 2023160243A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
positioning plate
manufacturing
bonding member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022070453A
Other languages
English (en)
Inventor
清宏 内田
Kiyohiro Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022070453A priority Critical patent/JP2023160243A/ja
Priority to US18/167,717 priority patent/US20230343611A1/en
Priority to DE102023104669.1A priority patent/DE102023104669A1/de
Priority to CN202310406242.XA priority patent/CN116936483A/zh
Publication of JP2023160243A publication Critical patent/JP2023160243A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】ベース板と半導体素子との間の位置ずれを抑制可能な技術を提供することを目的とする。【解決手段】構造体を位置決めプレートによって部分的に囲み、かつ、半導体素子と、接合部材と、接合部材の周囲のベース板とを位置決めプレートから露出することによって、半導体素子及びベース板の位置関係を維持する。ピストンで、媒体及び袋部材を介して、位置決めプレートから露出された半導体素子、接合部材及びベース板を等方的に加圧している間に、ヒーターで、接合部材を加熱する。【選択図】図２

Description

本開示は、半導体装置の製造方法及び成型プレス機に関する。
加圧焼結の接合部材によって電子部品を回路基板に取付ける技術が提案されている。例えば特許文献１では、被接合部材及び接合部材をプラスチックのカバーの中へ導入し、カバー内の空気を排気してカバーに封をした後、チャンバー内で加圧しながら接合部材を焼結温度まで加熱する技術が提案されている。
特開２００３－６８７７１号公報
しかしながら、カバー内の空気の排気工程、及び、チャンバー内での加圧工程などにおいて、被接合部材である絶縁基板と、被接合部材である半導体素子との間に位置ずれが生じやすいため、半導体装置の品質が損なわれるという問題があった。
そこで、本開示は、上記のような問題点に鑑みてなされたものであり、絶縁基板などのベース板と半導体素子との間の位置ずれを抑制可能な技術を提供することを目的とする。
本開示に係る半導体装置の製造方法は、半導体素子とベース板との間に金属粉末を含む接合部材が設けられた構造体を、位置決めプレートによって部分的に囲み、かつ、前記半導体素子と、前記接合部材と、前記接合部材の周囲の前記ベース板とを前記位置決めプレートから露出することによって、前記半導体素子及び前記ベース板の位置関係を維持し、前記位置関係が維持されている状態で、前記構造体及び前記位置決めプレートを袋部材の内部に配置し、前記袋部材の前記内部を減圧した状態で前記袋部材に封をすることによって半完成品を形成し、前記半完成品と、前記半完成品を囲む媒体とをチャンバーに収容し、ピストンで、前記媒体及び前記袋部材を介して、前記位置決めプレートから露出された前記半導体素子、前記接合部材及び前記ベース板を等方的に加圧している間に、ヒーターで、前記接合部材を加熱する。
本開示によれば、構造体を位置決めプレートによって部分的に囲み、かつ、半導体素子と、接合部材と、接合部材の周囲のベース板とを位置決めプレートから露出することによって、半導体素子及びベース板の位置関係を維持する。これにより、ベース板と半導体素子との間の位置ずれを抑制することができる。
実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の製造工程を示す断面図である。 実施の形態１に係る半導体装置の製造工程に用いられる成型プレス機の構成を示す断面図である。 実施の形態２に係る半導体装置の製造工程を示す断面図である。 実施の形態３に係る半導体装置の製造工程を示す断面図である。 実施の形態４に係る半導体装置の製造工程を示す断面図である。 実施の形態５に係る半導体装置の構成を示す断面図である。 実施の形態５に係る半導体装置の製造工程を示す上面図及び断面図である。 実施の形態５に係る半導体装置の製造工程を示す断面図である。 実施の形態５に係る半導体装置の製造工程を示す断面図である。
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。
＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の構成を示す断面図である。図１の半導体装置は、例えば電力用半導体装置である。
図１の半導体装置は、半導体素子１と、接合部材２，４と、ベース板である絶縁基板３と、放熱板５と、金属ワイヤ６と、ケース７と、接着剤８と、封止部材９と、電極１０とを備える。
絶縁基板３は、絶縁層である絶縁部３ａと、回路パターン部３ｂとを含む。絶縁部３ａの材料は、例えばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）などの無機セラミック材料である。
回路パターン部３ｂは、絶縁部３ａの両面に設けられている。回路パターン部３ｂの材料は、例えば、銅、アルミニウムまたはそれらの合金などであり、高電気伝導率及び高熱伝導の素材であることが好ましい。
半導体素子１は、接合部材２を介して絶縁基板３上に搭載されている。半導体素子１は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＲＣ－ＩＧＢＴ（Reverse Conducting - IGBT）、ＳＢＤ（Schottky Barrier Diode）、ＰＮＤ（PN junction diode）などの電力用半導体素子である。半導体素子１の材料は、通常のケイ素（Ｓｉ）であってもよいし、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどのワイドバンドギャップ半導体であってもよい。半導体素子１の材料がワイドバンドギャップ半導体である場合には、高温下及び高電圧下の安定動作、及び、スイッチ速度の高速化が半導体素子１において可能となる。
半導体装置には、少なくとも１つの半導体素子１が備えられる。例えばＩＧＢＴと、それと逆並列されたダイオードとを含む構成を１単位として、１単位からなる１素子の構成、２単位からなる２素子の構成、または、６単位からなる６素子の構成などが、半導体装置の回路構成に適用される。いずれの構成が半導体装置の回路構成に適用されるかは、半導体装置の仕様によって定められる。
接合部材２は、半導体素子１と、絶縁基板３の上側の回路パターン部３ｂとを接合する。接合部材２は、例えばナノ銀及びナノ銅粒子などの金属粉末から形成された焼結材などの金属接合部材である。
絶縁基板３は、接合部材４を介して放熱板５上に搭載されている。放熱板５の材料は、例えば銅、アルミニウム、または、銅－モリブデン合金（ＣｕＭｏ）などの金属材料を含んでもよく、炭化ケイ素－アルミ複合材（ＡｌＳｉＣ）、または、炭化ケイ素－マグネシウム複合材（ＭｇＳｉＣ）などの複合材料を含んでもよい。また、放熱板５の材料は、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、または、ポリフェニレンサルファイド（ＰＰＳ）樹脂のような有機材料を含んでもよい。
接合部材４は、放熱板５と、絶縁基板３の下側の回路パターン部３ｂとを接合する。接合部材４の材料は、例えば鉛（ＰＢ）または錫（Ｓｎ）等からなるはんだ、または、はんだ合金である。
ケース７は、半導体素子１、絶縁基板３及び放熱板５の側方を囲む。ケース７の材料は、電気絶縁性を有する材料であればよく、例えば、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリエチレンテレフタレート－ポリブチレンテレフタレート（ＰＥＴ－ＰＢＴ）樹脂などである。
接着剤８は、放熱板５の周縁部とケース７の下部とを接着する。接着剤８には、一般的にシリコーン系接着剤が用いられる。接着剤８の材料は、例えばアクリル系樹脂、または、エポキシ樹脂などであってもよい。
電極１０はケース７に一体的に設けられており、電極１０の一端はケース７に対して半導体素子１側に設けられ、電極１０の他端はケース７に対して半導体素子１と逆側に設けられる。電極１０の材料は、例えば銅（Ｃｕ）またはその合金等を主体とする金属である。電極１０の表面には、ニッケル（Ｎｉ）などのめっき層が設けることが好ましいが必須ではない。
金属ワイヤ６は、半導体素子１と、上側の回路パターン部３ｂと、電極１０とを選択的に接続する。金属ワイヤ６は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、またはそれらの合金等からなる金属配線である。
封止部材９は、ケース７の空間内に設けられており、以上の集合体を被封止体として封止する。封止部材９の材料は、例えば、シリコーンゲル、または、エポキシ樹脂などの絶縁性樹脂である。なお図示しないが、封止部材９の中に、半導体素子１と配線接続された制御基板が設けられてもよい。
＜製造方法＞
図２は、本実施の形態１に係る半導体装置の製造工程を示す断面図である。具体的には図２は、被加圧品である半完成品を形成する工程を示す断面図である。
工程（１）に示すように、銀または銅などの金属粉末と有機溶剤とを含む接合部材を、ディスペンス方式または印刷マスク方式によって絶縁基板３の上面に塗布し、当該接合部材を１００℃～１５０℃程度に昇温する。これによって、有機溶剤が揮発及び除去され、金属粉末を含む接合部材２が形成される。なお、微小の有機溶剤が接合部材２に残存してもよい。
それから、絶縁基板３の外形よりもやや大きい窪みを有する第１位置決めプレート１１ａの窪みに絶縁基板３の下部を嵌める。
次に工程（２）に示すように、絶縁基板３の外形よりもやや大きい窪みと、半導体素子１の外形よりもやや大きい貫通穴とを有する第２位置決めプレート１１ｂを、工程（１）で得られた構成に取り付ける。例えば、半導体素子１を接合部材２上に搭載した後、第２位置決めプレート１１ｂの貫通穴に半導体素子１及び接合部材２を嵌めつつ、第２位置決めプレート１１ｂの窪みに絶縁基板３の上部を嵌めてもよい。また例えば、第２位置決めプレート１１ｂの貫通穴側に接合部材２に配置しつつ、第２位置決めプレート１１ｂの窪みに絶縁基板３の上部を嵌めた後、半導体素子１を貫通穴に嵌めて接合部材２上に搭載してもよい。
以上のような第１位置決めプレート１１ａ及び第２位置決めプレート１１ｂによれば、半導体素子１及び絶縁基板３の位置関係を維持すること、つまり半導体素子１及び絶縁基板３の相対位置の変化を抑制することができる。以下、第１位置決めプレート１１ａ及び第２位置決めプレート１１ｂを組み立てた構造を、位置決めプレート１１と記すこともある。
以上のように工程（２）で、半導体素子１と絶縁基板３との間に接合部材２が設けられた構造体２１を、位置決めプレート１１によって部分的に囲み、かつ、半導体素子１と、接合部材２と、接合部材２の周囲の絶縁基板３とを位置決めプレート１１から露出する。これによって、半導体素子１及び絶縁基板３の位置関係が維持される。なお、位置決めプレート１１の材料は、金属、樹脂、カーボンの少なくともいずれか１つを含んでもよい。このような構成によれば、位置決めプレート１１の耐熱性及び機械強度を高めることができるため、位置決めプレート１１の使用の繰り返しが可能となり、半導体装置の製造コストを低減することができる。
次に工程（３）に示すように、半導体素子１及び絶縁基板３の位置関係が維持されている状態で、構造体２１及び位置決めプレート１１を袋部材１３の内部に配置する。本実施の形態１では袋部材１３は、１つの樹脂袋である。樹脂袋の材料は、例えば２００℃以上の耐熱性と延性とを有するポリテトラフルオロエチレン（ＰＴＦＥ）などである。
次に工程（４）に示すように、袋部材１３の内部を脱気及び減圧した状態で袋部材１３に封をすることによって半完成品２２を形成する。本実施の形態１に係る半完成品２２は、構造体２１及び位置決めプレート１１と、構造体２１及び位置決めプレート１１を密閉する袋部材１３とを含む。
図３は、本実施の形態１に係る半導体装置の製造工程に用いられる成型プレス機１４の構成を示す断面図である。成型プレス機１４は、図２の工程（４）で形成された半完成品２２を被加圧品として加圧する。成型プレス機１４は、チャンバー１４ａと、支持台１４ｂと、ピストン１４ｃと、ヒーター１４ｄとを備える。
チャンバー１４ａは、金型１４ａ１，１４ａ２を含み、半完成品２２及び媒体１６を収容する空間を有している。媒体１６は、例えば２５０℃～３００℃で使用可能なシリコーンオイルまたはフッ素系活性液体などである。
支持台１４ｂは、チャンバー１４ａの空間内に設けられており、半完成品２２は、媒体１６に囲まれた状態で支持台１４ｂ上に搭載される。半完成品２２は袋部材１３で密閉されているため、半完成品２２が媒体１６に囲まれても、袋部材１３の内部への媒体１６の進入は抑制される。
ピストン１４ｃは、チャンバー１４ａ内の媒体１６を密閉した状態で、チャンバー１４ａに対して上下に可動する。半完成品２２では上述したように、半導体素子１、接合部材２及び絶縁基板３が、位置決めプレート１１の貫通穴から露出された状態で、袋部材１３に覆われている。このため、ピストン１４ｃが媒体１６を加圧すると、媒体１６は、袋部材１３を介して位置決めプレート１１から露出された半導体素子１、接合部材２及び絶縁基板３を等方的に加圧する。
つまりピストン１４ｃは、媒体１６及び袋部材１３を介して、位置決めプレート１１から露出された半導体素子１、接合部材２及び絶縁基板３を等方的に加圧する。等方圧の大きさは、例えば２０Ｐａ以上５０ＭＰａ以下である。このように、接合部材２及びその周辺を等方的に加圧することにより、接合部材２中に生じる空隙（つまりボイド）の小径化が可能となる。また、接合部材２への等方圧が半導体素子１の投影面で印加されるので、接合部材２の終端付近と中心付近との間の粗密度の不均一を抑制することができる。このことは、半導体素子１の面積が大きい場合に有効である。
ヒーター１４ｄは、チャンバー１４ａに設けられている。ヒーター１４ｄは、ピストン１４ｃが等方的に加圧している間に、チャンバー１４ａ内を例えば２５０℃以上３００℃以下の温度で加熱することによって、接合部材２を加熱する。
以上のように構成された成型プレス機１４では、半完成品２２と、半完成品２２を囲む媒体１６とがチャンバー１４ａに収容される。その後、ピストン１４ｃが、媒体１６及び袋部材１３を介して、位置決めプレート１１から露出された絶縁基板３、接合部材２及び半導体素子１を等方的に加圧している間に、ヒーター１４ｄが、接合部材２を加熱する。このような成型プレス機１４の動作により、ボイドが小径化され、かつ粗密度が均一化された接合部材２が焼結されるので、半導体素子１と絶縁基板３とを高品質で安価に焼結接合することができる。
接合完了後、半完成品２２はチャンバー１４ａから取り出され、袋部材１３の封を解除して、構造体２１及び位置決めプレート１１が袋部材１３から取り出され、位置決めプレート１１の組み立てを解除して、構造体２１が位置決めプレート１１から取り出される。そして、構造体２１、つまり半導体素子１、接合部材２及び絶縁基板３に、ワイヤボンド及び封止工程などの各種工程が行われることにより、図１の半導体装置が完成する。
＜実施の形態１のまとめ＞
一般的に、絶縁基板３に塗布された接合部材から有機溶剤を揮発させて除去すると、接合部材の内部のボイドを抑制することができるが、接合部材の表面の粘着性が低下するため、半導体素子１と絶縁基板３との間に位置ずれが生じやすくなる。これに対して本実施の形態１では、位置決めプレート１１によって半導体素子１及び絶縁基板３の位置関係が維持された状態で、袋部材１３の減圧工程（つまり排気工程）、及び、チャンバー１４ａ内での加圧工程が行われる。このため、半導体素子１と絶縁基板３との間の位置ずれを抑制することができるので、半導体素子１の絶縁基板３に対する位置合わせ精度を高めることができる。この結果、半導体装置の品質を高めること、及び、半導体装置のコストを低減することができる。
また本実施の形態１では、ピストン１４ｃは、媒体１６及び袋部材１３を介して、位置決めプレート１１から露出された半導体素子１、接合部材２及び絶縁基板３を等方的に加圧する。このような構成によれば、ボイドが小径化され、かつ粗密度が均一化された接合部材２を形成することができる。この結果、半導体装置の放熱性及び電気抵抗を均一化することができるため、半導体装置の接合寿命を長くすることができる。また、半導体素子１の上面に保護用部材を設ける必要がなくなるため、半導体装置の製造コストを低減することができる。
なお図示しないが、半導体素子１だけでなく、半導体素子１と同様に、他の電子部品を接合部材２に搭載し、位置決めプレート１１によって、他の電子部品及び絶縁基板３の位置決めを行ってもよい。このような構成によれば、他の電子部品についても半導体素子１と同様の効果を得ることができる。このことは、他の実施の形態においても同様である。
＜変形例＞
実施の形態１では、媒体１６は、シリコーンオイルまたはフッ素系活性液体などであると説明したが、これに限ったものではない。例えば、媒体１６は、アルゴンまたは窒素などの不活性ガスであってもよい。このような構成によれば、チャンバー１４ａに液体の媒体１６の排出機構を設ける必要がなくなるため、成型プレス機１４のコストを低減することができる。また、袋部材１３の内部への液体の媒体１６の進入を防止することができるので、半導体装置の品質を高めることができる。
＜実施の形態２＞
図４は、本実施の形態２に係る半導体装置の製造工程を示す断面図である。
本実施の形態２では、実施の形態１で説明した図２の工程（１）～工程（４）と同様の工程を行う。これにより図４に示されるように、構造体２１及び位置決めプレート１１が樹脂袋１３ａで密閉される。それから図４に示されるように、構造体２１、位置決めプレート１１及び樹脂袋１３ａを、別の樹脂袋１３ｂの内部に配置し、樹脂袋１３ａを樹脂袋１３ｂで密閉する。
つまり本実施の形態２では、袋部材１３は、入れ子状の２つの樹脂袋１３ａ，１３ｂである。２つの樹脂袋１３ａ，１３ｂのそれぞれの素材は、例えば２００℃以上の耐熱性と延性とを有するポリテトラフルオロエチレン（ＰＴＦＥ）などである。なお、袋部材１３は、入れ子状の３つ以上の樹脂袋であってもよい。
＜実施の形態２のまとめ＞
以上のような本実施の形態２によれば、袋部材１３は入れ子状の複数の樹脂袋である。このような構成によれば、半完成品２２が図３の媒体１６に囲まれた場合に、袋部材１３の内部への媒体１６の進入をさらに抑制することができるので、半導体装置の品質を高めることができる。
＜実施の形態３＞
図５は、本実施の形態３に係る半導体装置の製造工程を示す断面図である。具体的には図５の工程は、実施の形態１で説明した図２の工程（３）及び工程（４）に対応する。
図５に示すように本実施の形態３では、袋部材１３は、貼り合わされた２以上の金属箔１３ｃを含む。つまり、袋部材１３は、最初から袋状でなくてもよい。金属箔１３ｃには、熱伝導性と導電性とが良好な材料が用いられる。金属箔１３ｃの貼り合わせには、例えば耐熱性のシリコーン接着剤、エポキシ接着剤、及び、ポリイミド接着剤などの接着部材１３ｄが用いられてもよいし、例えば溶接、高温ろう付け、または、超音波接合などが用いられてもよい。
＜実施の形態３のまとめ＞
以上のような本実施の形態３によれば、袋部材１３は、貼り合わされた２以上の金属箔１３ｃを含む。このような構成によれば、図３の成型プレス機１４の工程及びその前後において、半完成品２２を安定して加熱及び冷却することができるので、熱処理が行われる接合部材２の品質を高めることができる。また、袋部材１３に樹脂袋を用いた場合に生じる可能性がある半導体素子１のゲート酸化膜などの静電気破壊が抑制されるので、半導体装置のコストを低減することができる。
＜実施の形態４＞
図６は、本実施の形態４に係る半導体装置の製造工程を示す断面図である。具体的には、図６の工程は、実施の形態１で説明した図２の工程（１）及び工程（２）に対応する。
図６に示すように、位置決めプレート１１は、複数の構造体２１のそれぞれの半導体素子１及び絶縁基板３の位置関係をまとめて維持するように構成されている。つまり、第１位置決めプレート１１ａに複数の窪みが設けられ、第２位置決めプレート１１ｂに複数の窪み及び複数の貫通穴が設けられている。本実施の形態４に係る製造方法は、位置決めプレート１１に複数の構造体２１が組み入れられることを除けば、実施の形態１に係る製造方法と同様である。
＜実施の形態４のまとめ＞
以上のような本実施の形態４によれば、位置決めプレート１１は、複数の構造体２１のそれぞれの半導体素子１及び絶縁基板３の位置関係をまとめて維持する。このような構成によれば、複数の構造体２１に対して、実施の形態１で説明した製造方法を適用することができるので、生産性を高めることができる。
＜実施の形態５＞
図７は、本実施の形態５に係る半導体装置の構成を示す断面図である。図７の半導体装置は、半導体素子１と、接合部材２ａ，２ｂと、絶縁基板３と、放熱板５と、金属ワイヤ６と、封止部材９と、電極１０ａ，１０ｂとを備える。
絶縁基板３は、絶縁部３ａと、絶縁部３ａの上面に設けられた金属膜３ｃとを含む。絶縁部３ａの材料は、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、またはポリフェニレンサルファイド（ＰＰＳ）樹脂のような有機材料であってもよいし、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）などの無機セラミック材料であってもよい。金属膜３ｃの材料は、例えば、銅、アルミニウムまたはそれらの合金などである。
放熱板５は、絶縁基板３上に搭載されている。放熱板５の材料は、実施の形態１に係る放熱板５の材料と同様である。
半導体素子１は、接合部材２ａを介して放熱板５上に搭載されている。半導体素子１の材料は、実施の形態１に係る半導体素子１の材料と同様である。
接合部材２ａは、半導体素子１と、放熱板５とを接合する。接合部材２ａの材料は、実施の形態１に係る接合部材２の材料と同様である。
電極１０ａは、接合部材２ｂを介して半導体素子１上に搭載されている。電極１０ｂは、金属ワイヤ６を介して半導体素子１と接続されている。電極１０ａ及び電極１０ｂの材料は、実施の形態１に係る電極１０の材料と同様である。接合部材２ｂの材料は、実施の形態１に係る接合部材２の材料と同様である。金属ワイヤ６の材料は、実施の形態１に係る金属ワイヤ６の材料と同様である。
封止部材９は、以上の集合体を被封止体として封止する。封止部材９の材料は、例えばエポキシ樹脂などの絶縁性樹脂である。なお図示しないが、封止部材９の中に、半導体素子１と配線接続された制御基板が設けられてもよい。
＜製造方法＞
図８は、本実施の形態５に係る半導体装置の製造工程を示す上面図及び断面図であり、図９は、本実施の形態５に係る半導体装置の製造工程を示す断面図である。具体的には、図８の工程は、実施の形態１で説明した図２の工程（１）及び工程（２）に対応し、図９の工程は、実施の形態１で説明した図２の工程（４）に対応する。
工程（１）にて、実施の形態１の工程（１）と同様に、銀または銅などの金属粉末と有機溶剤とを含む接合部材を、ディスペンス方式または印刷マスク方式によって放熱板５の上面に塗布し、有機溶剤を揮発及び除去して、金属粉末を含む接合部材２ａを形成する。それから、接合部材２ａ上に半導体素子１を搭載する。そして、銀または銅などの金属粉末と有機溶剤とを含む接合部材を、ディスペンス方式または印刷マスク方式によって半導体素子１の上面に塗布し、有機溶剤を揮発及び除去することによって、金属粉末を含む接合部材２ｂを形成する。
次に工程（２）にて図８に示すように、放熱板５の外形よりやや大きい窪みがある第１位置決めプレート１１ａの窪みに、放熱板５を嵌める。それから、半導体素子１の外形よりやや大きい貫通穴を有する第２位置決めプレート１１ｂを配置する。そして、電極１０ａ，１０ｂとなる金属板１０ｃを、第１位置決めプレート１１ａ及び接合部材２ｂ上に搭載する。金属板１０ｃに設けられた穴は、第１位置決めプレート１１ａに設けられたピン１１ａ１に嵌合される。
なお、第２位置決めプレート１１ｂは、図８の上面図に示すように複数に分割可能であってもよい。このような構成によれば、金属板１０ｃの下への第２位置決めプレート１１ｂの着脱が容易になる。
以上のような第１位置決めプレート１１ａ及び第２位置決めプレート１１ｂによれば、半導体素子１、放熱板５及び金属板１０ｃの位置関係を維持することができる。以下、第１位置決めプレート１１ａ及び第２位置決めプレート１１ｂを組み立てた構造を、位置決めプレート１１と記すこともある。
以上の工程（２）では、半導体素子１と放熱板５との間に接合部材２ａが設けられた構造体２１を、位置決めプレート１１によって部分的に囲み、かつ、半導体素子１と、接合部材２ａと、接合部材２ａの周囲の放熱板５とを位置決めプレート１１から露出する。これによって、半導体素子１及び放熱板５の位置関係が維持される。なお、位置決めプレート１１の材料は、実施の形態１に係る位置決めプレート１１の材料と同様である。
それから工程（３）にて、実施の形態１に係る工程（３）と同様、半導体素子１及び放熱板５の位置関係が維持されている状態で、構造体２１及び位置決めプレート１１を袋部材１３の内部に配置する。
次に工程（４）にて図９のように、実施の形態１に係る工程（４）と同様、袋部材１３の内部を脱気かつ減圧した状態で袋部材１３に封をすることによって半完成品２２を形成する。
その後、実施の形態１と同様、図３の成型プレス機１４を用いて、ピストン１４ｃが、媒体１６及び袋部材１３を介して、位置決めプレート１１から露出された放熱板５、接合部材２ａ及び半導体素子１を等方的に加圧している間に、ヒーター１４ｄが、接合部材２ａを加熱する。これにより、ボイドが小径化され、かつ粗密度が均一化された接合部材２ａが焼結されるので、半導体素子１と放熱板５とを高品質で安価に焼結接合することができる。
なお本実施の形態５では、接合部材２ａだけでなく、接合部材２ｂについても接合部材２ａと同様に位置決め、加圧及び加熱が行われる。これにより、ボイドが小径化され、かつ粗密度が均一化された接合部材２ｂが焼結されるので、半導体素子１と金属板１０ｃとを高品質で安価に焼結接合することができる。
接合完了後、半完成品２２はチャンバー１４ａから取り出され、袋部材１３の封を解除して、構造体２１及び位置決めプレート１１が袋部材１３から取り出され、位置決めプレート１１の組み立てを解除して、構造体２１が位置決めプレート１１から取り出される。そして、構造体２１、つまり半導体素子１、接合部材２及び放熱板５に、ワイヤボンド及び封止工程を行う。
図１０は、本実施の形態５に係る半導体装置の製造工程の一つである封止工程を示す断面図である。図１０に示すように、モールド金型２３内の空間に、半導体素子１が接合された放熱板５と、絶縁基板３とが載置された後、硬化前の耐熱性絶縁樹脂９ａを、ピストン２４によって当該空間に流し込む。そして、耐熱性絶縁樹脂９ａが半導体素子１などを封止した状態で硬化されることによって封止部材９が形成される。それから、金属板１０ｃから電極１０ａ，１０ｂを形成する切断工程などの各種工程が行われることにより、図７の半導体装置が完成する。
＜実施の形態５のまとめ＞
以上のような本実施の形態５によれば、位置決めプレート１１によって半導体素子１及び放熱板５の位置関係が維持された状態で、袋部材１３の減圧工程（つまり排気工程）、及び、チャンバー１４ａ内での加圧工程が行われる。このため、半導体素子１と放熱板５との間の位置ずれを抑制することができるので、半導体素子１の放熱板５に対する位置合わせ精度を高めることができる。この結果、半導体装置の品質を高めること、及び、半導体装置のコストを低減することができる。
また本実施の形態５によれば、ピストン１４ｃは、媒体１６及び袋部材１３を介して、位置決めプレート１１から露出された半導体素子１、接合部材２及び放熱板５を等方的に加圧する。このような構成によれば、ボイドが小径化され、かつ粗密度が均一化された接合部材２を形成することができる。この結果、半導体装置の放熱性及び電気抵抗を均一化することができるため、半導体装置の接合寿命を長くすることができる。また、半導体素子１の上面の保護用部材を設ける必要がなくなるため、半導体装置の製造コストを低減することができる。
また本実施の形態５によれば、接合部材２ａだけでなく、接合部材２ｂについても接合部材２ａと同様に位置決め、加圧及び加熱が行われる。このような構成によれば、接合部材２ａの処理と並行して、接合部材２ｂの処理を行うことができるため、半導体装置の製造コストを低減することができる。
なお、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
以下、本開示の諸態様を付記としてまとめて記載する。
（付記１）
半導体素子とベース板との間に金属粉末を含む接合部材が設けられた構造体を、位置決めプレートによって部分的に囲み、かつ、前記半導体素子と、前記接合部材と、前記接合部材の周囲の前記ベース板とを前記位置決めプレートから露出することによって、前記半導体素子及び前記ベース板の位置関係を維持し、
前記位置関係が維持されている状態で、前記構造体及び前記位置決めプレートを袋部材の内部に配置し、
前記袋部材の前記内部を減圧した状態で前記袋部材に封をすることによって半完成品を形成し、
前記半完成品と、前記半完成品を囲む媒体とをチャンバーに収容し、
ピストンで、前記媒体及び前記袋部材を介して、前記位置決めプレートから露出された前記半導体素子、前記接合部材及び前記ベース板を等方的に加圧している間に、ヒーターで、前記接合部材を加熱する、半導体装置の製造方法。
（付記２）
前記袋部材は、１つの樹脂袋、または、入れ子状の複数の樹脂袋である、付記１に記載の半導体装置の製造方法。
（付記３）
前記袋部材は、貼り合わされた２以上の金属箔を含む、付記１に半導体装置の製造方法。
（付記４）
前記位置決めプレートは、複数の前記構造体のそれぞれの前記半導体素子及び前記ベース板の前記位置関係をまとめて維持する、付記１から付記３のうちのいずれか１項に記載の半導体装置の製造方法。
（付記５）
前記ベース板は、絶縁基板、放熱板、及び、金属板の少なくともいずれか１つである、付記１から付記４のうちのいずれか１項に半導体装置の製造方法。
（付記６）
前記位置決めプレートの材料は、金属、樹脂、カーボンの少なくともいずれか１つを含む、付記１から付記５のうちのいずれか１項に半導体装置の製造方法。
（付記７）
前記媒体は、シリコーンオイルまたは不活性ガスである、付記１から付記６のうちのいずれか１項に半導体装置の製造方法。
（付記８）
被加圧品を加圧する成型プレス機であって、
前記被加圧品は、
半導体素子とベース板との間に金属粉末を含む接合部材が設けられた構造体を、位置決めプレートによって部分的に囲み、かつ、前記半導体素子と、前記接合部材と、前記接合部材の周囲の前記ベース板とを前記位置決めプレートから露出することによって、前記半導体素子及び前記ベース板の位置関係を維持し、
前記位置関係が維持されている状態で、前記構造体及び前記位置決めプレートを袋部材の内部に配置し、
前記袋部材の前記内部を減圧した状態で前記袋部材に封をする
ことによって形成され、
前記被加圧品と、前記被加圧品を囲む媒体とを収容するチャンバーと、
前記媒体及び前記袋部材を介して、前記位置決めプレートから露出された前記半導体素子、前記接合部材及び前記ベース板を等方的に加圧するピストンと、
前記ピストンが等方的に加圧している間に前記接合部材を加熱するヒーターと
を備える、成型プレス機。
１ 半導体素子、２，２ａ，２ｂ 接合部材、３ 絶縁基板、５ 放熱板、１０ｃ 金属板、１２ 位置決めプレート、１３ 袋部材、１３ａ，１３ｂ 樹脂袋、１４ 成型プレス機、１４ａ チャンバー、１４ｃ ピストン、１４ｄ ヒーター、１６ 媒体、２１ 構造体、２２ 半完成品。

Claims (8)

  1. 半導体素子とベース板との間に金属粉末を含む接合部材が設けられた構造体を、位置決めプレートによって部分的に囲み、かつ、前記半導体素子と、前記接合部材と、前記接合部材の周囲の前記ベース板とを前記位置決めプレートから露出することによって、前記半導体素子及び前記ベース板の位置関係を維持し、
    前記位置関係が維持されている状態で、前記構造体及び前記位置決めプレートを袋部材の内部に配置し、
    前記袋部材の前記内部を減圧した状態で前記袋部材に封をすることによって半完成品を形成し、
    前記半完成品と、前記半完成品を囲む媒体とをチャンバーに収容し、
    ピストンで、前記媒体及び前記袋部材を介して、前記位置決めプレートから露出された前記半導体素子、前記接合部材及び前記ベース板を等方的に加圧している間に、ヒーターで、前記接合部材を加熱する、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記袋部材は、１つの樹脂袋、または、入れ子状の複数の樹脂袋である、半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法であって、
    前記袋部材は、貼り合わされた２以上の金属箔を含む、半導体装置の製造方法。
  4. 請求項１または請求項２に記載の半導体装置の製造方法であって、
    前記位置決めプレートは、複数の前記構造体のそれぞれの前記半導体素子及び前記ベース板の前記位置関係をまとめて維持する、半導体装置の製造方法。
  5. 請求項１または請求項２に記載の半導体装置の製造方法であって、
    前記ベース板は、絶縁基板、放熱板、及び、金属板の少なくともいずれか１つである、半導体装置の製造方法。
  6. 請求項１または請求項２に記載の半導体装置の製造方法であって、
    前記位置決めプレートの材料は、金属、樹脂、カーボンの少なくともいずれか１つを含む、半導体装置の製造方法。
  7. 請求項１または請求項２に記載の半導体装置の製造方法であって、
    前記媒体は、シリコーンオイルまたは不活性ガスである、半導体装置の製造方法。
  8. 被加圧品を加圧する成型プレス機であって、
    前記被加圧品は、
    半導体素子とベース板との間に金属粉末を含む接合部材が設けられた構造体を、位置決めプレートによって部分的に囲み、かつ、前記半導体素子と、前記接合部材と、前記接合部材の周囲の前記ベース板とを前記位置決めプレートから露出することによって、前記半導体素子及び前記ベース板の位置関係を維持し、
    前記位置関係が維持されている状態で、前記構造体及び前記位置決めプレートを袋部材の内部に配置し、
    前記袋部材の前記内部を減圧した状態で前記袋部材に封をする
    ことによって形成され、
    前記被加圧品と、前記被加圧品を囲む媒体とを収容するチャンバーと、
    前記媒体及び前記袋部材を介して、前記位置決めプレートから露出された前記半導体素子、前記接合部材及び前記ベース板を等方的に加圧するピストンと、
    前記ピストンが等方的に加圧している間に前記接合部材を加熱するヒーターと
    を備える、成型プレス機。
JP2022070453A 2022-04-22 2022-04-22 半導体装置の製造方法及び成型プレス機 Pending JP2023160243A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022070453A JP2023160243A (ja) 2022-04-22 2022-04-22 半導体装置の製造方法及び成型プレス機
US18/167,717 US20230343611A1 (en) 2022-04-22 2023-02-10 Semiconductor device manufacturing method and molding press machine
DE102023104669.1A DE102023104669A1 (de) 2022-04-22 2023-02-27 Herstellungsverfahren für eine Halbleitervorrichtung und Formpressmaschine
CN202310406242.XA CN116936483A (zh) 2022-04-22 2023-04-17 半导体装置的制造方法及成型压力机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022070453A JP2023160243A (ja) 2022-04-22 2022-04-22 半導体装置の製造方法及び成型プレス機

Publications (1)

Publication Number Publication Date
JP2023160243A true JP2023160243A (ja) 2023-11-02

Family

ID=88238637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022070453A Pending JP2023160243A (ja) 2022-04-22 2022-04-22 半導体装置の製造方法及び成型プレス機

Country Status (4)

Country Link
US (1) US20230343611A1 (ja)
JP (1) JP2023160243A (ja)
CN (1) CN116936483A (ja)
DE (1) DE102023104669A1 (ja)

Also Published As

Publication number Publication date
CN116936483A (zh) 2023-10-24
US20230343611A1 (en) 2023-10-26
DE102023104669A1 (de) 2023-10-26

Similar Documents

Publication Publication Date Title
US10462921B2 (en) Method for producing an electronic module assembly and electronic module assembly
US8673691B2 (en) Method for manufacturing a semiconductor device
JP5061717B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
JP3846699B2 (ja) 半導体パワーモジュールおよびその製造方法
JP2006134990A (ja) 半導体装置
US9728484B2 (en) Power module package and method for manufacturing the same
US20240079384A1 (en) Semiconductor package and semiconductor device
JP6656439B2 (ja) 半導体装置、その製造方法および半導体モジュール
JP2023527378A (ja) パワー半導体モジュール
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JPWO2015137109A1 (ja) 半導体装置の製造方法および半導体装置
US11594510B2 (en) Assembly processes for semiconductor device assemblies including spacer with embedded semiconductor die
US20080284033A1 (en) Semiconductor device and method for manufacturing semiconductor device
US10957560B2 (en) Pressure sintering procedure in which power semiconductor components with a substrate are connected to each other via a sintered connection
JP2023160243A (ja) 半導体装置の製造方法及び成型プレス機
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
JP4380442B2 (ja) 半導体装置の製造方法
JP6472568B2 (ja) 半導体装置の製造方法
JP7123688B2 (ja) 半導体装置及びその製造方法
US20160021780A1 (en) Carrier, Semiconductor Module and Fabrication Method Thereof
US20240055392A1 (en) Method of manufacturing semiconductor device
US20240055422A1 (en) Method for manufacturing semiconductor module
US20230154882A1 (en) Semiconductor device and method for manufacturing the same
JP7249935B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240419