JP2023157118A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2023157118A
JP2023157118A JP2022066811A JP2022066811A JP2023157118A JP 2023157118 A JP2023157118 A JP 2023157118A JP 2022066811 A JP2022066811 A JP 2022066811A JP 2022066811 A JP2022066811 A JP 2022066811A JP 2023157118 A JP2023157118 A JP 2023157118A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
base electrode
multilayer ceramic
nonmetallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022066811A
Other languages
English (en)
Other versions
JP7501564B2 (ja
Inventor
諒 錦織
Ryo Nishikori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2022066811A priority Critical patent/JP7501564B2/ja
Priority to CN202211679970.XA priority patent/CN116913689A/zh
Priority to US18/109,899 priority patent/US20230335336A1/en
Publication of JP2023157118A publication Critical patent/JP2023157118A/ja
Application granted granted Critical
Publication of JP7501564B2 publication Critical patent/JP7501564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】耐湿信頼性の高い積層セラミック電子部品を提供する。【解決手段】積層セラミックコンデンサであって、複数のセラミック層２０および複数の内部導体層３０を含む積層体１０と、積層体１０の長さ方向Ｌの両端部に配置された一対の外部電極４０と、を備え、内部導体層３０は、第１の内部導体層３１と、第２の内部導体層３２と、を含み、外部電極４０は、第１の内部導体層３１に接続される第１の下地電極層５０Ａを含む第１の外部電極４０Ａと、第２の内部導体層３２に接続される第２の下地電極層５０Ｂを含む第２の外部電極４０Ｂと、を有し、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、金属部７０と、金属部７０内に存在する複数の非金属部８０と、を有し、幅方向Ｗと垂直な断面視において、円形度が０．４以下の非金属部８０によって構成される第１の母集団における当該非金属部８０の平均面積が、１２μｍ２以下である。【選択図】図５

Description

本発明は、積層セラミック電子部品に関する。
従来、積層セラミック電子部品として積層セラミックコンデンサが知られている。一般に、積層セラミックコンデンサは、誘電体層と内部電極層とが交互に複数積層された積層体と、積層体の両端面に設けられた外部電極と、を備えている。例えば特許文献１には、上述の構造を有し、かつ、外部電極が、焼き付けにより形成された下地電極層を含む積層セラミックコンデンサが開示されている。
特開２００３－２４３２４９号公報
ここで、外部電極の下地電極層は、内部電極層と電気的に接続する役割に加えて、外部から積層体の端面に水分が浸入することを防ぐ役割を有する。しかしながら、下地電極層は、空隙等の非金属部を含んでいる場合が多く、この場合、その非金属部が水分の浸入経路となり、耐湿信頼性を低下させる可能性がある。
そこで本発明は、耐湿信頼性の高い積層セラミック電子部品を提供することを目的とする。
本発明に係る積層セラミック電子部品は、積層方向に交互に積層された複数のセラミック層および複数の内部導体層を含むとともに、前記積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面と、を含む積層体と、前記積層体の長さ方向両端部のそれぞれに、互いに離間して配置された一対の外部電極と、を備え、前記内部導体層は、前記第１の端面に引き出される第１の内部導体層と、前記第２の端面に引き出される第２の内部導体層と、を含み、前記外部電極は、前記第１の内部導体層に接続される第１の下地電極層を含む第１の外部電極と、前記第２の内部導体層に接続される第２の下地電極層を含む第２の外部電極と、を有する積層セラミック電子部品であって、前記第１の下地電極層および前記第２の下地電極層は、金属部と、前記金属部内に存在する複数の非金属部と、を有し、前記幅方向と垂直な断面視において、円形度が０．４以下の前記非金属部によって構成される第１の母集団における当該非金属部の平均面積が、１２μｍ２以下である。
本発明によれば、耐湿信頼性の高い積層セラミック電子部品を提供することができる。
実施形態に係る積層セラミックコンデンサの外観斜視図である。 図１のII－II断面図である。 図２のIII－III断面図である。 図２のIVA－IVA断面図である。 図２のIVB－IVB断面図である。 図２のＲ１で示す部分のＳＥＭ写真に基づく拡大断面図である。 円形度が比較的低い非金属部の一例を示す図である。 ２連構造の積層セラミックコンデンサを示す図である。 ３連構造の積層セラミックコンデンサを示す図である。 ４連構造の積層セラミックコンデンサを示す図である。
以下、図面を参照しながら本開示の実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサ１について説明する。図１は、実施形態に係る積層セラミックコンデンサ１の外観斜視図である。図２は、図１のII－II断面図である。図３は、図２のIII－III断面図である。図４Ａは、図２のIVA－IVA断面図である。図４Ｂは、図２のIVB－IVB断面図である。
図１に示すように、実施形態に係る積層セラミックコンデンサ１は、略直方体形状を有している。積層セラミックコンデンサ１は、略直方体形状を有する積層体１０と、積層体１０の両端部のそれぞれに互いに離間して配置された一対の外部電極４０と、を備えている。
図１において、矢印Ｔは、積層セラミックコンデンサ１および積層体１０の積層方向を示している。この積層方向Ｔは、積層セラミックコンデンサ１および積層体１０の厚み方向および高さ方向でもある。図１において、矢印Ｌは、積層セラミックコンデンサ１および積層体１０の、積層方向Ｔに直交する長さ方向を示している。図１において、矢印Ｗは、積層セラミックコンデンサ１および積層体１０の、積層方向Ｔおよび長さ方向Ｌに直交する幅方向を示している。一対の外部電極４０は、積層体１０の長さ方向Ｌの一端部および他端部にそれぞれ配置されている。
図１～図４Ｂには、ＸＹＺ直交座標系が示されている。積層セラミックコンデンサ１および積層体１０の長さ方向Ｌは、Ｘ方向と対応している。積層セラミックコンデンサ１および積層体１０の幅方向Ｗは、Ｙ方向と対応している。積層セラミックコンデンサ１および積層体１０の積層方向Ｔは、Ｚ方向と対応している。ここで、図２に示す断面は、ＬＴ断面とも称される。図３に示す断面は、ＷＴ断面とも称される。図４Ａおよび図４Ｂに示す断面は、ＬＷ断面とも称される。
図１～図４Ｂに示すように、積層体１０は、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、積層方向Ｔに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、積層方向Ｔおよび長さ方向Ｌに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、を含む。
図１に示すように、積層体１０は、略直方体形状を有している。なお、積層体１０の長さ方向Ｌの寸法は、幅方向Ｗの寸法よりも必ずしも長いとは限らない。積層体１０の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。なお、積層体１０を構成する表面の一部または全部に凹凸などが形成されていてもよい。
積層体１０の寸法は、特に限定されないが、積層体１０の長さ方向Ｌの寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上６ｍｍ以下であることが好ましい。また、積層体１０の積層方向Ｔの寸法をＴ寸法とすると、Ｔ寸法は、０．０５ｍｍ以上５ｍｍ以下であることが好ましい。また、積層体１０の幅方向Ｗの寸法をＷ寸法とすると、Ｗ寸法は、０．１ｍｍ以上５ｍｍ以下であることが好ましい。
図２および図３に示すように、積層体１０は、内層部１１と、積層方向Ｔにおいて内層部１１を挟み込むように配置された第１の主面側外層部１２および第２の主面側外層部１３と、を有する。
内層部１１は、積層方向Ｔに交互に積層される複数のセラミック層としての複数の誘電体層２０および複数の内部導体層としての複数の内部電極層３０を含む。内層部１１は、積層方向Ｔにおいて、最も第１の主面ＴＳ１側に位置する内部電極層３０から最も第２の主面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。誘電体材料は、主成分としてＢａＴｉＯ３を含む材料であることが特に好ましい。
誘電体層２０の厚みは、０．２μｍ以上１０μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、１５枚以上１２００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層２０の枚数と、第１の主面側外層部１２および第２の主面側外層部１３のそれぞれの誘電体層２０の枚数との総数である。
複数の内部電極層３０は、複数の第１の内部導体層としての複数の第１の内部電極層３１と、複数の第２の内部導体層としての複数の第２の内部電極層３２と、を含む。第１の内部電極層３１と第２の内部電極層３２とが、その間に誘電体層２０を挟んで積層方向Ｔに交互に配置されている。第１の内部電極層３１は、第１の端面ＬＳ１に引き出されている。第２の内部電極層３２は、第２の端面ＬＳ２に引き出されている。なお、以下においては、第１の内部電極層３１と第２の内部電極層３２とを区別して説明する必要のない場合には、第１の内部電極層３１と第２の内部電極層３２とをまとめて内部電極層３０という場合がある。
図４Ａに示すように、第１の内部電極層３１は、第１の対向部３１Ａと、第１の引き出し部３１Ｂと、を有する。第１の対向部３１Ａは、誘電体層２０を間に挟んで第２の内部電極層３２に対向する領域であり、積層体１０の内部に位置する。第１の引き出し部３１Ｂは、第１の対向部３１Ａから第１の端面ＬＳ１に引き出されている部分であり、第１の端面ＬＳ１に露出している。
図４Ｂに示すように、第２の内部電極層３２は、第２の対向部３２Ａと、第２の引き出し部３２Ｂと、を有する。第２の対向部３２Ａは、誘電体層２０を間に挟んで第１の内部電極層３１に対向する領域であり、積層体１０の内部に位置する。第２の引き出し部３２Ｂは、第２の対向部３２Ａから第２の端面ＬＳ２に引き出されている部分であり、第２の端面ＬＳ２に露出している。
本実施形態では、第１の対向部３１Ａと第２の対向部３２Ａとが誘電体層２０を介して互いに対向することにより容量が形成され、コンデンサの特性が発現する。
第１の対向部３１Ａおよび第２の対向部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第１の引出き出し部３１Ｂおよび第２の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
第１の対向部３１Ａの幅方向Ｗの寸法と第１の引き出し部３１Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が小さく形成されていてもよい。第２の対向部３２Ａの幅方向Ｗの寸法と第２の引き出し部３２Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が狭く形成されていてもよい。
第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ－Ｐｄ合金等により構成されてもよい。
第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて１５枚以上１０００枚以下であることが好ましい。
図２および図３に示すように、第１の主面側外層部１２は、積層体１０の第１の主面ＴＳ１側に位置している。第１の主面側外層部１２は、第１の主面ＴＳ１と、最も第１の主面ＴＳ１に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。一方、第２の主面側外層部１３は、積層体１０の第２の主面ＴＳ２側に位置している。第２の主面側外層部１３は、第２の主面ＴＳ２と、最も第２の主面ＴＳ２に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。第１の主面側外層部１２および第２の主面側外層部１３で用いられる誘電体層２０は、いずれも内層部１１で用いられる誘電体層２０と同じものであってもよい。
なお、積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、第１の内部電極層３１の第１の対向部３１Ａと、第２の内部電極層３２の第２の対向部３２Ａとが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。図４Ａおよび図４Ｂには、対向電極部１１Ｅの幅方向Ｗおよび長さ方向Ｌの範囲が示されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。
なお、積層体１０は、側面側外層部を有する。側面側外層部は、第１の側面側外層部ＷＧ１と、第２の側面側外層部ＷＧ２とを有する。第１の側面側外層部ＷＧ１は、対向電極部１１Ｅと、第１の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。第２の側面側外層部ＷＧ２は、対向電極部１１Ｅと第２の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。図３、図４Ａおよび図４Ｂには、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２の幅方向Ｗの範囲が示されている。なお、側面側外層部は、Ｗギャップまたはサイドギャップともいう。
なお、積層体１０は、端面側外層部を有する。端面側外層部は、第１の端面側外層部ＬＧ１と、第２の端面側外層部ＬＧ２とを有する。第１の端面側外層部ＬＧ１は、対向電極部１１Ｅと第１の端面ＬＳ１との間に位置する、誘電体層２０および第１の引き出し部３１Ｂを含む部分である。すなわち、第１の端面側外層部ＬＧ１は、複数枚の誘電体層２０の第１の端面ＬＳ１側の部分と複数枚の第１の引き出し部３１Ｂとの集合体である。第２の端面側外層部ＬＧ２は、対向電極部１１Ｅと第２の端面ＬＳ２との間に位置する、誘電体層２０および第２の引き出し部３２Ｂを含む部分である。すなわち、第２の端面側外層部ＬＧ２は、複数枚の誘電体層２０の第２の端面ＬＳ２側の部分と複数枚の第２の引き出し部３２Ｂとの集合体である。図２、図４Ａおよび図４Ｂには、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２の長さ方向Ｌの範囲が示されている。なお、端面側外層部は、Ｌギャップまたはエンドギャップともいう。
外部電極４０は、図１および図２に示すように、積層体１０の第１の端面ＬＳ１側に配置された第１の外部電極４０Ａと、積層体１０の第２の端面ＬＳ２側に配置された第２の外部電極４０Ｂと、を有する。
なお、第１の外部電極４０Ａおよび第２の外部電極４０Ｂの基本的な構成は同じである。また、第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、積層セラミックコンデンサ１の長さ方向Ｌの中央のＷＴ断面に対して概ね面対称の形状を有する。よって以下においては、第１の外部電極４０Ａと第２の外部電極４０Ｂとを区別して説明する必要のない場合には、第１の外部電極４０Ａと第２の外部電極４０Ｂとをまとめて外部電極４０という場合がある。
第１の外部電極４０Ａは、第１の端面ＬＳ１上に配置されている。第１の外部電極４０Ａは、第１の端面ＬＳ１に露出する複数の第１の内部電極層３１のそれぞれの第１の引き出し部３１Ｂに接触している。これにより、第１の外部電極４０Ａは複数の第１の内部電極層３１に電気的に接続している。第１の外部電極４０Ａは、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にも配置されていてよい。本実施形態では、第１の外部電極４０Ａは、第１の端面ＬＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
第２の外部電極４０Ｂは、第２の端面ＬＳ２上に配置されている。第２の外部電極４０Ｂは、第２の端面ＬＳ２に露出する複数の第２の内部電極層３２のそれぞれの第２の引き出し部３２Ｂに接触している。これにより、第２の外部電極４０Ｂは複数の第２の内部電極層３２に電気的に接続している。第２の外部電極４０Ｂは、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にも配置されていてよい。本実施形態では、第２の外部電極４０Ｂは、第２の端面ＬＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
前述のとおり、積層体１０内においては、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａとが誘電体層２０を介して対向することにより、容量が形成される。そのため、第１の内部電極層３１が接続された第１の外部電極４０Ａと第２の内部電極層３２が接続された第２の外部電極４０Ｂとの間で、コンデンサの特性が発現する。
図２、図４Ａおよび図４Ｂに示すように、第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有する。また、第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層６０Ｂと、を有する。
第１の下地電極層５０Ａは、第１の端面ＬＳ１上に配置されている。第１の下地電極層５０Ａは、第１の端面ＬＳ１に露出する複数の第１の内部電極層３１のそれぞれの第１の引き出し部３１Ｂに接続している。本実施形態においては、第１の下地電極層５０Ａは、第１の端面ＬＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
第２の下地電極層５０Ｂは、第２の端面ＬＳ２上に配置されている。第２の下地電極層５０Ｂは、第２の端面ＬＳ２に露出する複数の第２の内部電極層３２のそれぞれの第２の引き出し部３２Ｂに接触している。本実施形態においては、第２の下地電極層５０Ｂは、第２の端面ＬＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
本実施形態の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層である。焼き付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。セラミック成分は、誘電体層２０と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、（Ｂａ，Ｃａ）ＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等から選ばれる少なくとも１つを含む。
焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体１０に塗布して焼き付けたものである。焼き付け層は、複数の内部電極および誘電体層を有する積層体１０の素材である焼成前の積層チップと、その積層チップに塗布した導電性ペーストとを同時焼成して形成することができる。あるいは、その積層チップを焼成して積層体１０を得た後、その積層体１０に導電性ペーストを塗布して焼き付けることによっても形成してもよい。なお、上記コファイアの場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。その場合、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。なお、焼き付け層は、複数層であってもよい。
第１の端面ＬＳ１上に位置する第１の下地電極層５０Ａの長さ方向Ｌに対応する厚みは、第１の下地電極層５０Ａの積層方向Ｔおよび幅方向Ｗの中央部において、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
第２の端面ＬＳ２上に位置する第２の下地電極層５０Ｂの長さ方向Ｌに対応する厚みは、第２の下地電極層５０Ｂの積層方向Ｔおよび幅方向Ｗの中央部において、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
第１の主面ＴＳ１または第２の主面ＴＳ２のうちの、少なくとも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられる第１の下地電極層５０Ａの積層方向Ｔに対応する厚みは、この部分に設けられる第１の下地電極層５０Ａの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面ＷＳ１または第２の側面ＷＳ２のうちの、少なくとも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられる第１の下地電極層５０Ａの幅方向Ｗに対応する厚みは、この部分に設けられる第１の下地電極層５０Ａの長さ方向Ｌおよび積層方向Ｔの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
第１の主面ＴＳ１または第２の主面ＴＳ２のうちの、少なくとも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられる第２の下地電極層５０Ｂの積層方向Ｔに対応する厚みは、この部分に設けられる第２の下地電極層５０Ｂの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面ＷＳ１または第２の側面ＷＳ２のうちの、少なくとも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられる第２の下地電極層５０Ｂの幅方向Ｗに対応する厚みは、この部分に設けられる第２の下地電極層５０Ｂの長さ方向Ｌおよび積層方向Ｔの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。
第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。
第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、それぞれ複数層により形成されていてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造が好ましい。
第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。本実施形態においては、第１のめっき層６０Ａは、第１のＮｉめっき層６１Ａと、第１のＮｉめっき層６１Ａ上に位置する第１のＳｎめっき層６２Ａと、を有する。
第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。本実施形態においては、第２のめっき層６０Ｂは、第２のＮｉめっき層６１Ｂと、第２のＮｉめっき層６１Ｂ上に位置する第２のＳｎめっき層６２Ｂと、を有する。
Ｎｉめっき層は、積層セラミックコンデンサ１を実装する際に、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂがはんだによって侵食されることを防止する。また、Ｓｎめっき層は、積層セラミックコンデンサ１を実装する際に、はんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ１の実装を容易にする。第１のＮｉめっき層６１Ａ、第１のＳｎめっき層６２Ａ、第２のＮｉめっき層６１Ｂおよび第２のＳｎめっき層６２Ｂのそれぞれの厚みは、２μｍ以上１０μｍ以下であることが好ましい。
なお、本実施形態の外部電極４０は、例えば、導電性粒子と熱硬化性樹脂を含む導電性樹脂層を有していてもよい。導電性樹脂層は、焼き付け層を覆うように配置されてもよい。導電性樹脂層が焼き付け層を覆うように配置される場合、導電性樹脂層は、焼き付け層とめっき層（第１のめっき層６０Ａ、第２のめっき層６０Ｂ）との間に配置される。導電性樹脂層は、焼き付け層上を完全に覆っていてもよいし、焼き付け層の一部を覆っていてもよい。
熱硬化性樹脂を含む導電性樹脂層は、例えば、めっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層は、緩衝層として機能する。よって、導電性樹脂層は、積層セラミックコンデンサ１のクラック発生を抑制する。
導電性粒子を構成する金属は、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたは、それらを含む合金であってもよい。導電性粒子は、好ましくはＡｇを含む。導電性粒子は、例えばＡｇの金属粉である。Ａｇは、金属の中でもっとも比抵抗が低いため、電極材料に適している。また、Ａｇは貴金属であるため、酸化しにくく、対候性が高い。よって、Ａｇの金属粉は、導電性粒子として好適である。
また、導電性粒子は、表面がＡｇコーティングされた金属粉であってもよい。金属粉の表面にＡｇコーティングされたものを使用する際には、金属粉は、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金粉であることが好ましい。Ａｇの特性は保ちつつ、母材の金属を安価なものにするために、Ａｇコーティングされた金属粉を用いることが好ましい。
さらに、導電性粒子は、Ｃｕ、Ｎｉに酸化防止処理を施したものであってもよい。また、導電性粒子は、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉であってもよい。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には、金属粉は、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金粉であることが好ましい。
導電性粒子の形状は、特に限定されない。導電性粒子は、球形状、扁平状などの形状を有するものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いることが好ましい。
導電性樹脂層に含まれる導電性粒子は、主に導電性樹脂層の通電性を確保する役割を担う。具体的には、複数の導電性粒子どうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層を構成する樹脂は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂から選ばれる少なくとも１つを含んでいてもよい。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂の１つである。また、導電性樹脂層の樹脂は、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤は、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物であってもよい。
なお、導電性樹脂層は、複数層で形成されていてもよい。導電性樹脂層の最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
以上が実施形態に係る積層セラミックコンデンサ１の基本構成である。なお、積層体１０と外部電極４０とを含む積層セラミックコンデンサ１の長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上６ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の積層方向の寸法をＴ寸法とすると、Ｔ寸法は、０．０５ｍｍ以上５ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の幅方向の寸法をＷ寸法とすると、Ｗ寸法は、０．１ｍｍ以上５ｍｍ以下であることが好ましい。
さて、本願発明者は、検討、実験の積み重ねにより、積層セラミックコンデンサの耐湿信頼性を高めるために、積層体に直接接触する下地電極層、すなわち本実施形態の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが含む非金属部を適切な状態にすることが望ましいという知見を得た。この点について、以下に説明する。
図５は、図２のＲ１で示す部分のＳＥＭ（走査型電子顕微鏡）写真に基づく拡大断面図である。図５は、積層セラミックコンデンサ１において、積層体１０の幅方向Ｗと垂直なＬＴ断面の一部である。図５においては、第１の下地電極層５０Ａ、第１のＮｉめっき層６１Ａの一部、および積層体１０の一部が示されている。図５には、積層体１０における誘電体層２０および複数の第１の内部電極層３１が示されている。積層体１０の第１の端面ＬＳ１に露出する第１の内部電極層３１に、第１の下地電極層５０Ａが接触している。
本実施形態の第２の下地電極層５０Ｂも、図５と同じような断面構造を有する。よって、図５に基づいて説明する第１の下地電極層５０Ａの構成は、すなわち第２の下地電極層５０Ｂの構成である。そこで以下においては、第１の下地電極層５０Ａと第２の下地電極層５０Ｂとを区別して説明する必要のない場合には、第１の下地電極層５０Ａと第２の下地電極層５０Ｂとをまとめて下地電極層５０という場合がある。
図５に示すように、下地電極層５０は、金属部７０と、この金属部７０内に存在する複数の非金属部８０と、を有する。
金属部７０は、下地電極層５０を形成する上述した焼き付け層が含むＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つの金属成分を含む。このような金属部７０内に、複数の非金属部８０が分散している。
非金属部８０は、主に空隙であるが、全てが空隙ではなく、ＢａまたはＳｉを含むガラス成分を一部含んでもいてもよい。また、非金属部８０は、全てがＢａまたはＳｉを含むガラス成分により構成されていてもよい。複数の非金属部８０は、円形度および平均面積が異なっている。
本実施形態の下地電極層５０においては、図５に示すような幅方向Ｗと垂直なＬＴ断面視において、円形度が０．４以下の非金属部８０によって構成される第１の母集団における当該非金属部８０の平均面積が、１２μｍ２以下であることが好ましい。
また、本実施形態の下地電極層５０においては、図５に示すような幅方向Ｗと垂直なＬＴ断面視において、非金属部８０の存在割合は、１７．２％以下であることが好ましい。
本実施形態の積層セラミックコンデンサ１においては、下地電極層５０に存在する非金属部８０のうち、円形度が低い非金属部８０は、比較的面積が小さい。下地電極層を備える積層セラミックコンデンサにおいて、その下地電極層は、通常、本実施形態の非金属部８０のような非金属部を含んでいる。
非金属部８０は、外部から内部への水分の浸入経路となり、積層セラミックコンデンサ１の耐湿信頼性を低下させる場合がある。特に、下地電極層５０における非金属部８０の存在割合が高くなると、耐湿信頼性が低下しやすい。また、非金属部８０の存在割合がそれほど高くない場合であっても、例えば非金属部８０が長細い形状である場合、その非金属部８０の長さ方向の向きや、複数の非金属部８０の繋がり具合などにより、水分が浸入しやすい構造となる可能性がある。積層セラミックコンデンサ１の耐湿信頼性を向上させるためには、下地電極層５０の厚みを大きくすることが考えられる。しかしその場合には、積層セラミックコンデンサ１のチップサイズが大きくなってしまい、部品の微細化を妨げる。また、積層セラミックコンデンサ１のサイズを変えない場合には、下地電極層５０の厚みを大きくした分、積層体１０が小さくなることにより、コンデンサの容量の低下を招く。
図６は、円形度が比較的低い非金属部８０の一例である。この非金属部８０の円形度は、０．２５である。このような円形度の低い非金属部８０が複数存在し、かつ、それら非金属部８０のサイズが大きい場合には、水分が浸入しやすくなる可能性がある。
本実施形態においては、下地電極層５０のＬＴ断面視において、円形度が０．４以下の非金属部８０によって構成される母集団を第１の母集団としたとき、その第１の母集団を構成する複数の非金属部８０の平均面積が１２μｍ２以下となっており、図５に示す領域では、具体的には６．３μｍ２である。これにより、下地電極層５０に非金属部８０が含まれている場合においても、水分を浸入させやすくする円形度の低い非金属部８０のサイズが小さいため、非金属部８０が水分の浸入経路になりにくい。よって、耐湿信頼性が向上する。
なお、本実施形態において、第１の母集団を構成する複数の非金属部８０の平均面積は、好ましくは２μｍ２以上１２μｍ２以下であり、より好ましくは、２μｍ２以上９μｍ２以下である。これにより、耐湿信頼性がより一層向上する。
本実施形態の積層セラミックコンデンサ１は、ＬＴ断面視において、下地電極層５０における非金属部８０の存在割合は、例えば、１％以上３０％以下であってもよいが、１７．２％以下であることが好ましい。さらにいうならば、下地電極層５０における非金属部８０の存在割合は、例えば、１．５％以上１７．２％以下が好ましく、より好ましくは、例えば、５％以上１５％以下である。下地電極層５０に非金属部８０が含まれ、下地電極層５０における非金属部８０の存在割合がこのような範囲内であっても、本実施形態の効果、すなわち耐湿信頼性の向上という効果が得られる。
次いで、本実施形態における、非金属部８０の円形度、非金属部８０の平均面積、下地電極層５０における非金属部８０の存在割合といった各種パラメータの測定方法について説明する。
まず、積層セラミックコンデンサ１を、第１の側面ＷＳ１または第２の側面ＷＳ２から研磨することにより、幅方向Ｗ寸法の１／２の位置まで研磨する。これにより、積層セラミックコンデンサ１の幅方向Ｗにおける真ん中の位置におけるＬＴ断面が露出する。次いで、研磨により露出させたＬＴ断面を、ＳＥＭにより観察する。具体的には、ＬＴ断面における下地電極層５０を含む部分を、反射電子像として撮像する。反射電子像においては、抵抗値の違いがコントラストとして反映され、金属部７０は比較的白く、非金属部８０は金属部７０よりも黒く映る。なお、撮影倍率は２０００倍とし、反射電子像における下地電極層５０の部分を分析対象範囲とする。
第１の下地電極層５０Ａの２箇所および第２の下地電極層５０Ｂの２箇所、合計４箇所の反射電子像を取得する。図２に、４箇所の反射電子像取得位置を、Ｒ１、Ｒ２、Ｒ３、Ｒ４で示す。Ｒ１は、積層体１０の内層部１１に接触する第１の下地電極層５０Ａのうち、最も第１の主面ＴＳ１側の部分である。Ｒ２は、積層体１０の内層部１１に接触する第１の下地電極層５０Ａのうち、最も第２の主面ＴＳ２側の部分である。Ｒ３は、積層体１０の内層部１１に接触する第２の下地電極層５０Ｂのうち、最も第１の主面ＴＳ１側の部分である。Ｒ４は、積層体１０の内層部１１に接触する第２の下地電極層５０Ｂのうち、最も第２の主面ＴＳ２側の部分である。なお、Ｒ１、Ｒ２、Ｒ３、Ｒ４の積層方向Ｔの長さは、いずれも８０μｍとした。
下地電極層５０において、反射電子像取得位置Ｒ１、Ｒ２、Ｒ３、Ｒ４のそれぞれに対応する４箇所の領域は、長さ方向Ｌに対応する寸法である厚みが薄くなりやすく、耐湿信頼性への影響度が高い。よって、これらの部分の下地電極層５０の状態は、耐湿信頼性の観点から重要である。
画像解析ソフト「ＷｉｎＲＯＯＦ（三谷商事社製）」により、取得した反射電子像を２値化し、金属部７０と、金属部７０内に存在する複数の非金属部８０とを識別する。この２値化画像を用いて、下地電極層５０内に存在する個々の非金属部８０の面積等の各種パラメータを算出する。また、下地電極層５０における非金属部８０の存在割合を算出する。
非金属部８０の面積は、反射電子像を２値化した２値化画像に基づいて算出される。なお、非金属部８０の面積が２．０μｍ２未満の値となった場合、それは非金属部８０ではなくノイズである可能性がある。よって、ノイズの影響を除外するため、２．０μｍ２未満の非金属部８０は分析対象から除外した。
個々の非金属部８０について、非金属部８０の面積と、非金属部８０の円周（輪郭線の長さ）に基づき、下記の式（１）によって非金属部８０の円形度を算出する。
円形度＝４π×(面積)／(円周の長さ)２…（１）
４箇所の反射電子像取得位置Ｒ１、Ｒ２、Ｒ３、Ｒ４で取得した反射電子像の分析対象範囲において識別された全ての非金属部８０（上述のように面積が２．０μｍ２未満の値となったものを除く）のうち、円形度が０．４以下の非金属部８０の集合を、第１の母集団として設定する。この第１の母集団を構成する個々の非金属部８０の面積に基づき、第１の母集団における非金属部８０の平均面積を算出する。
分析対象範囲の面積と、非金属部８０の面積に基づき、下記の式（２）により、下地電極層５０における非金属部８０の存在割合を算出する。
非金属部の存在割合(％)＝(非金属部の面積／分析対象範囲の面積)×１００…（２）
４箇所（Ｒ１、Ｒ２、Ｒ３、Ｒ４）の分析対象範囲について、それぞれ非金属部８０の存在割合を算出する。そして、その平均値を、本実施形態の非金属部８０の存在割合として算出する。
以上のように、円形度が０．４以下の非金属部８０によって構成される第１の母集団における非金属部８０の平均面積を算出するための測定対象範囲は、上述の４箇所（Ｒ１、Ｒ２、Ｒ３、Ｒ４）の分析対象範囲の集合である。具体的には、測定対象範囲は、積層体１０の内層部１１に接触する第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂのうち、第１の主面ＴＳ１側の部分と、第２の主面ＴＳ２側の部分である。より詳細には、測定対象範囲は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂのうち、積層体１０の内層部１１と第１の外層部１２の境界部の積層方向の位置から、積層体１０の積層方向中心に向かって８０μｍの位置までの部分と、積層体１０の内層部１１と第２の外層部１３の境界部の積層方向の位置から、積層体１０の積層方向中心に向かって８０μｍの位置までの部分である。
次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。本実施形態の積層セラミックコンデンサ１は、上述した要件を満足する限り、その製造方法は限定されない。しかしながら好適な製造方法は、以下の工程を備える。各工程の詳細を以下に説明する。
誘電体層２０用の誘電体シートと、内部電極層３０用の導電性ペーストを準備する。誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストは、いずれもバインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってよい。導電性材料からなるペーストは、例えば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。
誘電体シート上に、内部電極層３０用の導電性ペーストを、例えば、スクリーン印刷やグラビア印刷などにより、本実施形態の内部電極層３０の形状になるようにパターン設計された印刷版を用いて印刷する。これにより、第１の内部電極層３１のパターンが形成された誘電体シートと、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。
内部電極層３０のパターンが印刷されていない誘電体シートを所定枚数積層することにより、第１の主面ＴＳ１側の第１の主面側外層部１２となる部分を形成する。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートを順次交互に積層して、内層部１１となる部分を形成する。この内層部１１となる部分の上に、内部電極層３０のパターンが印刷されていない誘電体シートを所定枚数積層して、第２の主面ＴＳ２側の第２の主面側外層部１３となる部分を形成する。これにより、積層シートを得る。
次いで、積層シートを、静水圧プレスなどの手段によって積層方向にプレスすることにより、積層ブロックを作製する。
次いで、積層ブロックを所定のサイズにカットして個片化することにより、複数の積層チップを得る。この後、バレル研磨などにより積層チップを研磨して、角部および稜線部に丸みをつけてもよい。
次いで、積層チップを焼成して積層体１０を得る。このときの焼成温度は、誘電体層２０や内部電極層３０の材料にもよるが、例えば９００℃以上１４００℃以下であることが好ましい。
積層体１０の両端面に、下地電極層５０となる導電性ペーストを塗布する。本実施形態においては、下地電極層５０は、焼き付け層である。焼き付け層は、ガラス成分と金属とを含む導電性ペーストを、例えばディッピングなどの方法によって積層体１０に塗布し、その後、焼き付け処理を行うことにより形成できる。このときの焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成してもよい。その場合、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体１０を形成する。
導電性ペーストに添加する銅粉末の形状および粒度分布を変更することにより、下地電極層５０の内部に存在する非金属部８０の円形度を制御することができる。銅粉末として球形粉を使用し、かつ、銅粉の粒度分布がシャープであるほど、非金属部８０の円形度が向上する。逆に、銅粉末として扁平粉を使用し、かつ、銅粉の粒度分布がブロードであるほど、非金属部８０の円形度は低下する。
銅粉末およびガラス成分の、粒径および焼成温度を変更することにより、下地電極層５０の内部に存在する非金属部８０の平均面積を制御することができる。銅粉末およびガラス成分の粒径が小さく、かつ、焼成温度が高いほど、非金属部８０の平均面積は小さくなる。逆に、銅粉末およびガラス成分の粒径が大きく、かつ、焼成温度が低いほど、非金属部８０の平均面積は大きくなる。
ガラス成分の添加量および焼成温度を変更することにより、下地電極層５０における非金属部８０の存在割合を制御することができる。ガラス成分の添加量が多く、かつ、焼成温度が低いほど、非金属部８０の存在割合は高くなる。逆に、ガラス成分の添加量が少なく、かつ、焼成温度が高いほど、非金属部８０の存在割合は低くなる。導電性ペーストの組成としては、銅粉５０ｖｏｌ％以上８０ｖｏｌ％以下、ガラス成分５ｖｏｌ％以上２０ｖｏｌ％以下、その他溶媒および樹脂成分が含まれる。
その後、焼き付け層からなる下地電極層５０の表面に、めっき層を形成する。本実施形態においては、第１の下地電極層５０Ａの表面に、第１のめっき層６０Ａを形成する。また、第２の下地電極層５０Ｂの表面に、第２のめっき層６０Ｂを形成する。本実施形態では、めっき層として、Ｎｉめっき層およびＳｎめっき層が形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となることから、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。Ｎｉめっき層およびＳｎめっき層は、例えばバレルめっきにより、順次形成する。
なお、導電性樹脂層を設ける場合、導電性樹脂層は、焼き付け層を覆うように配置されてもよい。導電性樹脂層を設ける場合は、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼き付け層上に塗布した後、２５０～５５０℃以上の温度で熱処理する。これにより、熱硬化樹脂が熱硬化して導電性樹脂層が形成される。この熱処理時の雰囲気は、Ｎ２雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下であることが好ましい。
以上の製造工程により、積層セラミックコンデンサ１が製造される。
なお、積層セラミックコンデンサ１の構成は、図１～４Ｂに示す構成に限定されない。例えば、積層セラミックコンデンサ１は、図７Ａ、図７Ｂおよび図７Ｃに示すような、２連構造、３連構造、４連構造の積層セラミックコンデンサであってもよい。
図７Ａに示す積層セラミックコンデンサ１は、２連構造の積層セラミックコンデンサ１であり、内部電極層３０として、第１の内部電極層３３および第２の内部電極層３４に加えて、第１の端面ＬＳ１および第２の端面ＬＳ２のどちらにも引き出されない浮き内部電極層３５を備える。図７Ｂに示す積層セラミックコンデンサ１は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａおよび第２の浮き内部電極層３５Ｂを備えた、３連構造の積層セラミックコンデンサ１である。図７Ｃに示す積層セラミックコンデンサ１は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａ、第２の浮き内部電極層３５Ｂおよび第３の浮き内部電極層３５Ｃを備えた、４連構造の積層セラミックコンデンサ１である。このように、内部電極層３０として、浮き内部電極層３５を設けることにより、積層セラミックコンデンサ１は、対向電極部が複数に分割された構造となる。これにより、対向する内部電極層３０間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。よって、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１の高耐圧化を図ることができる。なお、本実施形態の積層セラミックコンデンサ１は、４連以上の多連構造であってもよいことはいうまでもない。
なお、積層セラミックコンデンサ１は、２個の外部電極を備える２端子型のものであってもよいし、多数の外部電極を備える多端子型のものであってもよい。
なお、上述した実施形態では、積層セラミック電子部品として、誘電体セラミックにより構成される誘電体層２０がセラミック層として用いられている積層セラミックコンデンサを例示した。しかしながら、本開示の積層セラミック電子部品はこれに限定されない。例えば、本開示のセラミック電子部品は、セラミック層として圧電体セラミックを用いた圧電部品、セラミック層として半導体セラミックを用いたサーミスタ等の種々の積層セラミック電子部品にも適用可能である。圧電体セラミックとしてはＰＺＴ（チタン酸ジルコン酸鉛）系セラミック等が挙げられ、半導体セラミックとしてはスピネル系セラミック等が挙げられる。
以上説明した実施形態に係る積層セラミックコンデンサ１によれば、以下の効果を奏する。
実施形態に係る積層セラミックコンデンサ１は、積層方向Ｔに交互に積層された複数のセラミック層としての誘電体層２０および複数の内部導体層としての内部電極層３０を含むとともに、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、積層方向Ｔに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、積層方向Ｔおよび長さ方向Ｌに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、を含む積層体１０と、積層体１０の長さ方向Ｌの両端部のそれぞれに、互いに離間して配置された一対の外部電極４０と、を備え、内部電極層３０は、第１の端面ＬＳ１に引き出される第１の内部導体層としての第１の内部電極層３１と、第２の端面ＬＳ２に引き出される第２の内部導体層としての第２の内部電極層３２と、を含み、外部電極４０は、第１の内部電極層３１に接続される第１の下地電極層５０Ａを含む第１の外部電極４０Ａと、第２の内部電極層３２に接続される第２の下地電極層５０Ｂを含む第２の外部電極４０Ｂと、を有する積層セラミックコンデンサ１であって、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、金属部７０と、金属部７０内に存在する複数の非金属部８０と、を有し、幅方向Ｗと垂直な断面視において、円形度が０．４以下の非金属部８０によって構成される第１の母集団における当該非金属部８０の平均面積が、１２μｍ２以下である。
これにより、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの非金属部８０は、外部から内部への水分の浸入経路になりにくくなり、その結果、積層セラミックコンデンサ１は耐湿信頼性が高くなる。
実施形態に係る積層セラミックコンデンサ１においては、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層であることが好ましい。
これにより、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを形成するにあたり、例えばスパッタ法や蒸着法等の薄膜形成法により形成する場合と比べると、比較的簡便な方法で形成することができる。また、積層体１０の焼成と同時に焼き付け層も形成することにより、製造工程の簡素化を図ることができる。
実施形態に係る積層セラミックコンデンサ１においては、幅方向Ｗと垂直な断面視において、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂにおける非金属部８０の存在割合は、１７．２％以下であることが好ましい。
これによっても、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの非金属部８０は、外部から内部への水分の浸入経路になりにくくなり、その結果、積層セラミックコンデンサ１は耐湿信頼性が高くなる。
本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
以下に、実施例を説明する。上記実施形態に記載された製造方法にしたがって、下地電極層内の第１の母集団における非金属部の平均面積が異なる値となるように作製された複数のロットの積層セラミックコンデンサを、実施例１～実施例６および比較例の試料として作製した。実施例１～実施例６は本発明を満足する積層セラミックコンデンサであり、比較例は本発明外の積層セラミックコンデンサである。同一ロットの試料は同じ製造条件で作製しており、下地電極層の仕様は同じとなっている。各ロット（実施例１～実施例６および比較例）について、それぞれ７２個の試料を作製した。次いで、作製した試料を耐湿信頼性試験に供した。さらに、耐湿信頼性試験後の試料を研磨して、第１の母集団における非金属部の平均面積等のパラメータを前述の測定方法により測定した。
なお、製造にあたっては、以下の仕様で各試料を作製した。
・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝１．６ｍｍ×０．８ｍｍ×０．８ｍｍ
・誘電体層：ＢａＴｉＯ３
・容量：１０μＦ
・定格電圧：２５Ｖ
・下地電極層：導電性金属（Ｃｕ）とガラス成分を含む電極（第１の端面、第２の端面それぞれに配置される下地電極層の厚み：３６μｍ）
・めっき層：Ｎｉめっき層（２μｍ）およびＳｎめっき層（４μｍ）の２層形成
・内部電極層：Ｎｉ
表１に、実施例１～実施例６および比較例の試料の、第１の母集団における非金属部の平均面積と、下地電極層における非金属部の存在割合についての測定結果を示す。なお、この測定結果は、各試料７２個中から無作為に抽出した１０個の平均値である。
耐湿信頼性試験は、８５℃／８５％ＲＨの条件下で行った。試験実施前後のＩＲ値（絶縁抵抗）を定格電圧で測定し、変化量を確認した。具体的には、定格電圧で６０秒の充電時間後のＩＲ値を測定した。耐湿試験実施前のＩＲ値に対して、耐湿試験後のＩＲ値が１乗以上低下した試料（ＩＲ値が１／１０以下の値となった試料）を、耐湿信頼性が不良である「ＮＧサンプル」と判定した。また、耐湿試験実施前のＩＲ値（絶縁抵抗）に対して、耐湿試験後のＩＲ値が０．３乗以上１乗未満の範囲で低下した試料を、ＩＲ値が低下した「ＩＲ低下サンプル」と判定した。これらの結果を表１に併記する。
Figure 2023157118000002
表１によると、比較例で明らかなように、第１の母集団における非金属部の平均面積が１２μｍ２を超えると、耐湿信頼性がＮＧとなる試料が発生している。一方、実施例１～実施例６のように、第１の母集団における非金属部の平均面積が１２μｍ２以下であれば、耐湿信頼性の結果が良好である。よって、第１の母集団における非金属部の平均面積は、１２μｍ２以下であることが、耐湿信頼性を確保する上で好ましい。
なお、実施例１は、耐湿信頼性がＮＧとなる試料は発生していないものの、耐湿信頼性試験でＩＲが低下した試料が発生している。よって、第１の母集団における非金属部の平均面積は、９μｍ２以下であることがより好ましいといえる。
例えば、第１の母集団を構成する非金属部の平均面積は、好ましくは、２μｍ２以上１２μｍ２以下であり、より好ましくは、２μｍ２以上９μｍ２以下である。これにより、耐湿信頼性が向上する。
また、下地電極層における非金属部の存在割合は、１７．２％以下であることが好ましい。例えば、下地電極層における非金属部の存在割合は、好ましくは、１．５％以上１７．２％以下である。
１ 積層セラミックコンデンサ（積層セラミック電子部品）
１０ 積層体
２０ 誘電体層（セラミック層）
３０ 内部電極層（内部導体層）
３１ 第１の内部電極層（第１の内部導体層）
３２ 第２の内部電極層（第２の内部導体層）
４０ 外部電極
４０Ａ 第１の外部電極
４０Ｂ 第２の外部電極
５０ 下地電極層
５０Ａ 第１の下地電極層
５０Ｂ 第２の下地電極層
７０ 金属部
８０ 非金属部
Ｌ 長さ方向
Ｔ 積層方向
Ｗ 幅方向
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面

Claims (3)

  1. 積層方向に交互に積層された複数のセラミック層および複数の内部導体層を含むとともに、前記積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面と、を含む積層体と、
    前記積層体の長さ方向両端部のそれぞれに、互いに離間して配置された一対の外部電極と、を備え、
    前記内部導体層は、
    前記第１の端面に引き出される第１の内部導体層と、
    前記第２の端面に引き出される第２の内部導体層と、を含み、
    前記外部電極は、
    前記第１の内部導体層に接続される第１の下地電極層を含む第１の外部電極と、
    前記第２の内部導体層に接続される第２の下地電極層を含む第２の外部電極と、を有する積層セラミック電子部品であって、
    前記第１の下地電極層および前記第２の下地電極層は、金属部と、前記金属部内に存在する複数の非金属部と、を有し、
    前記幅方向と垂直な断面視において、
    円形度が０．４以下の前記非金属部によって構成される第１の母集団における当該非金属部の平均面積が、１２μｍ２以下である、積層セラミック電子部品。
  2. 前記第１の下地電極層および前記第２の下地電極層は、焼き付け層である、請求項１に記載の積層セラミック電子部品。
  3. 前記幅方向と垂直な断面視において、
    前記第１の下地電極層および前記第２の下地電極層における前記非金属部の存在割合は、１７．２％以下である、請求項１または２に記載の積層セラミック電子部品。
JP2022066811A 2022-04-14 2022-04-14 積層セラミック電子部品 Active JP7501564B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022066811A JP7501564B2 (ja) 2022-04-14 2022-04-14 積層セラミック電子部品
CN202211679970.XA CN116913689A (zh) 2022-04-14 2022-12-26 层叠陶瓷电子部件
US18/109,899 US20230335336A1 (en) 2022-04-14 2023-02-15 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022066811A JP7501564B2 (ja) 2022-04-14 2022-04-14 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2023157118A true JP2023157118A (ja) 2023-10-26
JP7501564B2 JP7501564B2 (ja) 2024-06-18

Family

ID=88307946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022066811A Active JP7501564B2 (ja) 2022-04-14 2022-04-14 積層セラミック電子部品

Country Status (3)

Country Link
US (1) US20230335336A1 (ja)
JP (1) JP7501564B2 (ja)
CN (1) CN116913689A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110065622A (ko) 2009-12-10 2011-06-16 삼성전기주식회사 적층 세라믹 커패시터
WO2015045625A1 (ja) 2013-09-24 2015-04-02 株式会社村田製作所 積層セラミック電子部品
KR20160125121A (ko) 2015-04-21 2016-10-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP6828547B2 (ja) 2017-03-24 2021-02-10 Tdk株式会社 貫通コンデンサ
JP7151543B2 (ja) 2019-02-22 2022-10-12 株式会社村田製作所 積層セラミックコンデンサ
JP7338554B2 (ja) 2020-05-20 2023-09-05 Tdk株式会社 セラミック電子部品

Also Published As

Publication number Publication date
US20230335336A1 (en) 2023-10-19
JP7501564B2 (ja) 2024-06-18
CN116913689A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
US10366838B2 (en) Laminated ceramic electronic component and method for manufacturing same
US10734159B2 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
US8773840B2 (en) Monolithic ceramic electronic component
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
JP2015035581A (ja) セラミック電子部品およびその製造方法
US10170243B2 (en) Multilayer ceramic capacitor
JP7416021B2 (ja) 積層セラミック電子部品
US11749459B2 (en) Multilayer capacitor
JP2022191911A (ja) 積層セラミック電子部品
US20230187138A1 (en) Ceramic electronic component
JP2019192862A (ja) 積層セラミックコンデンサおよびその製造方法
US20230395323A1 (en) Multilayer ceramic capacitor
JP2022191910A (ja) 積層セラミック電子部品
WO2024057636A1 (ja) 積層セラミック電子部品
JP2023157118A (ja) 積層セラミック電子部品
JP7396251B2 (ja) 積層セラミックコンデンサ
JP2023071577A (ja) キャパシタ部品
WO2024135256A1 (ja) 積層セラミック電子部品
WO2023243209A1 (ja) 積層セラミックコンデンサ
WO2023243160A1 (ja) 積層セラミックコンデンサ
WO2023234314A1 (ja) 積層セラミックコンデンサ
WO2023243159A1 (ja) 積層セラミックコンデンサ
US20230307181A1 (en) Multilayer ceramic capacitor and circuit board
JP7468498B2 (ja) 積層セラミックコンデンサ
WO2023238512A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240520