JP2023152462A - 通信装置、通信装置の制御方法、及びプログラム - Google Patents

Abstract

【課題】クロック同期動作用のトレーニングデータの転送時のクロストークによるノイズに起因する誤動作の発生を防止することができる通信装置を提供する。【解決手段】印刷制御装置１０２は、データ成分にクロック成分が重畳された出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿０からデータ成分とクロック成分とを分離するための所定の制御を行う画像形成装置１０３と通信を行う。印刷制御装置１０２は、出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿０を送信する送信ドライバＴＸ４０２と、送信ドライバＴＸ４０２の近傍に配置された受信ドライバＴＸ４０３とを備える。印刷制御装置１０２は、所定の制御を完了するまで、受信ドライバＴＸ４０３を動作させないように制御する。【選択図】図４

Description

本発明は、通信装置、通信装置の制御方法、及びプログラムに関する。

近年、プロダクションプリント等の分野では、画像形成装置と高性能のＲＩＰ処理機能を備える印刷制御装置とが連携して印刷処理を行う印刷システムが利用されている。このような印刷システムでは、高画質化や高生産性化に伴い、印刷制御装置と画像形成装置の間で画像データの高速通信が求められている。高速通信を実現するデータ転送方法として、パラレルシリアル変換によって画像データをシリアル化して高速に伝送する方法が知られている。また、高速シリアル通信において、配線削減のために、データ成分にクロック成分を重畳したシリアルデータ信号を送信する技術が知られている。このようなシリアルデータ信号の通信では、このシリアルデータ信号におけるデータ成分とクロック成分とを分離するためのクロックデータリカバリ（以下、「ＣＤＲ」とする。）を行う必要がある。クロックデータリカバリでは、例えば、シリアルデータ信号の送信側の装置から、シリアルデータ信号の受信側の装置へ、クロック同期動作用のトレーニングデータの転送が行われる。近年、基板の小型化が進み、基板において各モジュールが近傍に配置されている。このような構成において、トレーニングデータの転送時のクロストークによるノイズの影響を最小限に抑える必要がある。

特開２０１７－１９５５３４号公報

例えば、基板内に複数の高速シリアル通信インターフェースを備える構成において、トレーニングデータの転送時のクロストークによるノイズに起因して誤動作が生じる懸念がある。例えば、基板内に複数の高速シリアル通信インターフェースを備える構成では、リセット解除タイミングの違い等により、各高速シリアル通信インターフェースにおいて、トレーニングデータの転送開始タイミングに差が生じる場合がある。この場合、例えば、一の高速シリアル通信インターフェースが、トレーニングデータを受信する前に、他の高速シリアル通信インターフェースによる他のトレーニングデータの転送に起因するクロストークのノイズをトレーニングデータと誤検知することがある。その結果、クロックデータリカバリによって復元したクロック信号の位相がズレ、その後のデータを正しく受け取れなくなるという誤動作を引き起こしてしまう。

そこで、本発明の目的は、クロック同期動作用のトレーニングデータの転送時のクロストークによるノイズに起因する誤動作の発生を防止することができる通信装置、通信装置の制御方法、及びプログラムを提供することである。

上記目的を達成するために、本発明の画像形成装置は、データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置であって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であって、データ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段と、前記通信手段及び前記受信手段の動作を制御する制御手段とを備え、前記制御手段は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする。

本発明によれば、クロック同期動作用のトレーニングデータの転送時のクロストークによるノイズに起因する誤動作の発生を防止することができる。

本発明の実施の形態に係る通信装置としての印刷制御装置を含む印刷システムの構成例を示すブロック図である。 図１の印刷制御装置の構成を概略的に示すブロック図である。 図１の画像形成装置の構成を概略的に示すブロック図である。 図２の画像通信Ｉ／Ｆ及び図３の画像通信Ｉ／Ｆの各構成を概略的に示すブロック図である。 図４の画像通信制御部の内部構成を示すブロック図である。 図２の画像通信Ｉ／Ｆと図３の画像通信Ｉ／Ｆとの間で行われる通信を説明するためのタイミングチャートである。

以下、本発明を実施するための形態について図面を用いて説明する。なお、本実施の形態では、印刷制御装置１０２を本発明に係る通信装置の一例として説明するが、通信装置は印刷制御装置１０２に限られない。例えば、通信装置は、画像形成装置１０３であっても良く、また、通信機能を備える他の装置であっても良い。

図１は、本発明の実施の形態に係る通信装置としての印刷制御装置１０２を含む印刷システム１００の構成例を示すブロック図である。図１において、印刷システム１００は、クライアントＰＣ１０１、印刷制御装置１０２、画像形成装置１０３を備える。クライアントＰＣ１０１は、ネットワーク１０４を介して印刷制御装置１０２及び画像形成装置１０３と通信可能に接続されている。また、印刷制御装置１０２と画像形成装置１０３は、ネットワーク１０５と画像データ用通信路１０６を介して通信可能に接続されている。画像データ用通信路１０６は、コネクタやケーブル等で構成される。なお、画像形成装置１０３は印刷制御装置１０２を基準とした場合の外部機器の１つであり、その逆も同様に、印刷制御装置１０２は画像形成装置１０３を基準とした場合の外部機器の１つである。

クライアントＰＣ１０１は、印刷制御で用いられる印刷データを印刷制御装置１０２へ送信する。印刷制御装置１０２は、受信した印刷データに基づいてＲＩＰ処理を行って、画像形成装置１０３が読み込み可能なラスター画像データ等の画像データを生成する。印刷制御装置１０２は、この画像データを、画像データ用通信路１０６を介して画像形成装置１０３へ送信する。また、印刷制御装置１０２は、クライアントＰＣ１０１から受信した印刷データに含まれる設定情報（以降、印刷情報とする）を、ネットワーク１０５を介して画像形成装置１０３へ送信する。画像形成装置１０３は、受信した画像データ及び印刷情報に基づいて印刷を行う。

図２は、図１の印刷制御装置１０２の構成を概略的に示すブロック図である。図２において、印刷制御装置１０２は、ＣＰＵ２０１、ＲＡＭ２０２、ＲＯＭ２０３、記憶部２０４、通信Ｉ／Ｆ２０６、通信Ｉ／Ｆ２０７、画像通信Ｉ／Ｆ２０８、画像信号制御部２０９、操作部２１０、及び表示部２１１を備える。これらは、システムバス２０５を介して互いに接続されている。

ＣＰＵ２０１は、ＲＯＭ２０３に格納された制御プログラムをＲＡＭ２０２に展開することにより、システムバス２０５に接続されている各部の動作を制御する。ＲＡＭ２０２は、ＣＰＵ２０１が処理するデータ等を一時的に保存するための記憶領域と、制御プログラムを実行するための記憶領域を有する。ＲＯＭ２０３は、制御プログラムを格納する。なお、制御プログラムは、記憶部２０４に格納されていてもよい。記憶部２０４は、例えばＨＤＤ（ハードディスクドライブ）である。記憶部２０４は、アプリケーションプログラムを格納する。また、記憶部２０４は、クライアントＰＣ１０１から受信した印刷データや、当該印刷データから生成された画像データ等を保存する。なお、記憶部２０４は、ＨＤＤに限られるものではなく、他の記憶手段（例えば、ＳＳＤやフラッシュメモリ等）であってもよい。

通信Ｉ／Ｆ２０６は、ＣＰＵ２０１がネットワーク１０４を介してクライアントＰＣ１０１との間で通信を行うためのインターフェースである。例えば、通信Ｉ／Ｆ２０６は、ネットワーク１０４を介してクライアントＰＣ１０１から印刷データを受信する。また、通信Ｉ／Ｆ２０６は、画像形成装置１０３に関する各種情報をクライアントＰＣ１０１へ送信する。通信Ｉ／Ｆ２０７は、ＣＰＵ２０１がネットワーク１０５を介して画像形成装置１０３との間で通信を行うためのインターフェースである。ＣＰＵ２０１は、通信Ｉ／Ｆ２０７及びネットワーク１０５を介して画像形成装置１０３へ印刷情報を送信する。

画像通信Ｉ／Ｆ２０８は、画像データ用通信路１０６を介して画像形成装置１０３と画像データの通信を行うためのインターフェースである。画像信号制御部２０９は、ＣＰＵ２０１の制御下で、画像通信Ｉ／Ｆ２０８及び画像データ用通信路１０６を介して、画像形成装置１０３と画像データの通信を行う処理を制御する。

操作部２１０は、タッチパネルやボタン等で構成されており、ユーザ操作を受け付けて、受け付けた操作に対応する処理の実行をＣＰＵ２０１へ通知する。ユーザは、操作部２１０を介して、印刷データから画像データを生成するための条件を設定することができる。表示部２１１は、操作部２１０での操作に応じて印刷制御装置１０２での各種の設定を表示し、また、画像形成装置１０３での印刷状況等を表示する。

図３は、図１の画像形成装置１０３の構成を概略的に示すブロック図である。図３において、画像形成装置１０３は、ＣＰＵ３０１、ＲＡＭ３０２、ＲＯＭ３０３、記憶部３０４、通信Ｉ／Ｆ３０６、画像通信Ｉ／Ｆ３０７、画像信号制御部３０８、印刷制御部３０９、操作部３１０、及び表示部３１１を備える。これらは、システムバス３０５を介して互いに接続されている。

ＣＰＵ３０１は、ＲＯＭ３０３に格納された制御プログラムをＲＡＭ３０２に展開することにより、システムバス３０５に接続されている各部の動作を制御する。ＲＡＭ３０２は、処理データ等を一時的に保存するための記憶領域と、制御プログラムを実行するための記憶領域を有する。ＲＯＭ３０３は、制御プログラムを格納する。なお、制御プログラムは、記憶部３０４に格納されていてもよい。記憶部３０４は、例えばＨＤＤであり、アプリケーションプログラムを格納し、また、印刷制御装置１０２から受信した画像データや印刷情報を保存する。なお、記憶部３０４は、ＨＤＤに限られるものではなく、他の記憶手段（例えば、ＳＳＤ、フラッシュメモリ等）であってもよい。

通信Ｉ／Ｆ３０６は、ネットワーク１０５を介して印刷制御装置１０２との間で通信を行うためのインターフェースである。ＣＰＵ３０１は、ネットワーク１０５及び通信Ｉ／Ｆ３０６を介して印刷制御装置１０２から印刷情報を受信する。

画像通信Ｉ／Ｆ３０７は、画像データ用通信路１０６を介して印刷制御装置１０２と画像データの通信を行うためのインターフェースである。例えば、ＣＰＵ３０１は、画像データ用通信路１０６及び画像通信Ｉ／Ｆ３０７を介して印刷制御装置１０２から画像データを受信する。画像信号制御部３０８は、印刷制御装置１０２と画像データの通信を行う処理を制御する。印刷制御部３０９は、印刷制御装置１０２から受信した画像データと印刷情報に基づいて印刷を行う。

操作部３１０は、タッチパネルやボタン等で構成されており、ユーザ操作を受け付けて、受け付けた操作に対応する処理の実行をＣＰＵ３０１へ通知する。表示部３１１は、操作部３１０での操作に応じて画像形成装置１０３での各種の設定を表示し、また、印刷状況等を表示する。

図４は、図２の画像通信Ｉ／Ｆ２０８及び図３の画像通信Ｉ／Ｆ３０７の各構成を概略的に示すブロック図である。画像通信Ｉ／Ｆ２０８及び画像通信Ｉ／Ｆ３０７は、画像データ用通信路１０６を介して接続されている。

画像通信Ｉ／Ｆ２０８は、画像通信制御部４００を備える。画像通信制御部４００は、画像処理部４０１、送信ドライバＴＸ４０２、及び受信ドライバＲＸ４０３で構成される。画像通信Ｉ／Ｆ３０７は、画像通信制御部４１０を備える。画像通信制御部４１０は、受信ドライバＲＸ４１１、画像処理部４１２、及び送信ドライバＴＸ４１３で構成される。なお、本実施の形態では、画像処理部４０１及び画像処理部４１２は、同様の構成であり、送信ドライバＴＸ４０２及び送信ドライバＴＸ４１３は、同様の構成であり、受信ドライバＲＸ４０３及び受信ドライバＲＸ４１１は、同様の構成である。以下では、一例として、画像通信Ｉ／Ｆ２０８における画像処理部４０１、送信ドライバＴＸ４０２、及び受信ドライバＲＸ４０３を用いてこれらの構成を説明する。

画像処理部４０１は、画像データをパラレル形式のデータ信号であるパラレルデータ信号として送信ドライバＴＸ４０２へ出力する。送信ドライバＴＸ４０２は、画像処理部４０１から取得したパラレルデータ信号をシリアル形式のデータ信号であるシリアルデータ信号に変換する。なお、このシリアルデータ信号は、データ成分にクロック成分が重畳されている。このシリアルデータ信号は、画像データ用通信路１０６を介して画像通信Ｉ／Ｆ３０７へ出力される。

受信ドライバＲＸ４０３は、画像通信Ｉ／Ｆ３０７からシリアルデータ信号を受信し、受信したシリアルデータ信号からなるデータを内部のシフトレジスタに蓄える。また、受信ドライバＲＸ４０３は、蓄えたデータから、予め決められたシンボル長のデータのうちの特定のデータを検出し、検出したタイミングに従って、予め決められたシンボル長毎にパラレルデータ信号として画像処理部４０１へ出力する。更に、受信ドライバＲＸ４０３は、画像通信Ｉ／Ｆ３０７から受信したシリアルデータ信号からデータ成分とクロック成分を分離し、分離させたクロック成分をパラレルデータ信号に合わせて分周・位相調整してクロック信号を生成する。受信ドライバＲＸ４０３は、このクロック信号をパラレルデータ信号と共に画像処理部４０１へ出力する。なお、本実施の形態では、送信ドライバＴＸ４０２及び受信ドライバＲＸ４０３は近傍に配置されている。また、画像通信制御部４１０において、送信ドライバＴＸ４１３及び受信ドライバＲＸ４１１は近傍に配置されている。

次に、画像通信制御部４００及び画像通信制御部４１０の詳細な構成について説明する。なお、本実施の形態では、画像通信制御部４００及び画像通信制御部４１０は、同様の構成であり、以下では、一例として、画像通信制御部４００を用いてその構成を説明する。

図５は、図４の画像通信制御部４００の内部構成を示すブロック図である。まず、画像通信制御部４００における送信ドライバＴＸ４０２の内部構成について説明する。送信ドライバＴＸ４０２は、位相周波数差検出部５００、位相周波数調整部５０１、Ｐ／Ｓ変換部５０２、及び出力データセレクタ部５０３で構成される。なお、Ｐ／Ｓは、パラレルシリアルの略である。

位相周波数差検出部５００は、画像処理部４０１からの入力クロックと位相周波数調整部５０１からの入力クロックの位相及び周波数を比較し、比較結果を位相周波数調整部５０１へ出力する。位相周波数調整部５０１は、位相周波数差検出部５００から取得した比較結果に基づいて、入力クロックの位相及び周波数を調整し、シリアル信号として送信するためのクロック信号を生成する。Ｐ／Ｓ変換部５０２は、画像処理部４０１から取得したパラレルデータ信号ｄａｔａ０を、シリアル化して更に位相周波数調整部５０１から取得したクロック信号と同一の信号へ重畳してシリアルデータ信号を生成する。Ｐ／Ｓ変換部５０２は、このシリアルデータ信号を出力データセレクタ部５０３へ出力する。

出力データセレクタ部５０３は、画像通信Ｉ／Ｆ３０７の受信ドライバＲＸ４１１から受信した後述する位相周波数調整完了信号ｌｏｃｋ＿０の状態に基づいて、Ｐ／Ｓ変換部５０２から取得したシリアルデータ信号又はクロック同期のために規定された信号パターン（クロック同期動作用のトレーニングデータ）の何れかを、出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿０として画像通信Ｉ／Ｆ３０７へ出力する。なお、本実施の形態では、画像処理部４０１から出力された電源イネーブル信号ｐｄｎ＿ｔｘ＿０の信号レベルが１、つまり、電源イネーブル信号ｐｄｎ＿ｔｘ＿０がアクティブ状態の時に、送信ドライバＴＸ４０２に電力が供給される。これにより、送信ドライバＴＸ４０２は動作可能となる。また、電源イネーブル信号ｐｄｎ＿ｔｘ＿０の信号レベルが０、つまり、電源イネーブル信号ｐｄｎ＿ｔｘ＿０が非アクティブ状態の間、送信ドライバＴＸ４０２には、電力が供給されず、送信ドライバＴＸ４０２は動作不可能となる。

次に、受信ドライバＲＸ４０３の内部構成について説明する。受信ドライバＲＸ４０３は、位相周波数差検出部５１０、位相周波数調整部５１１、Ｓ／Ｐ変換部５１２、及び出力データセレクタ部５１３で構成される。なお、Ｓ／Ｐは、シリアルパラレルの略である。

位相周波数差検出部５１０は、画像通信Ｉ／Ｆ３０７から送信された出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿１と位相周波数調整部５１１の出力クロックとの位相及び周波数を比較し、比較結果を位相周波数調整部５１１へ出力する。また、位相周波数差検出部５１０は、位相及び周波数の調整を完了した場合、位相周波数調整完了信号ｌｏｃｋ＿１により、その旨を画像通信制御部４１０へ通知する。位相周波数調整部５１１は、位相周波数差検出部５１０から取得した比較結果に基づいて、シリアルデータ信号ｄａｔａ＿ｓｅｒｉａｌ１に重畳されたクロック成分の位相と周波数を調整してクロック成分の信号を生成する。位相周波数調整部５１１は、このクロック成分の信号をＳ／Ｐ変換部５１２へ出力する。Ｓ／Ｐ変換部５１２は、位相周波数調整部５１１から取得したクロック成分の信号に基づいて、出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿１をパラレルデータ信号ｄａｔａ1及びクロック信号ｃｌｋ１へ変換する。出力データセレクタ部５１３は、位相周波数調整完了信号ｌｏｃｋ＿１によって位相及び周波数の調整を完了した旨が通知された場合、Ｓ／Ｐ変換部５１２から取得したデータ信号ｄａｔａ１及びクロック信号ｃｌｋ１を画像処理部４０１へ出力する。なお、位相及び周波数の調整を完了していない場合、出力データセレクタ部５１３は、画像処理部４０１へ何も出力しない。なお、本実施の形態では、画像処理部４０１から出力された電源イネーブル信号ｐｄｎ＿ｒｘ＿１の信号レベルが１、つまり、電源イネーブル信号ｐｄｎ＿ｒｘ＿１がアクティブ状態の時に、受信ドライバＲＸ４０３に電力が供給される。これにより、受信ドライバＲＸ４０３は動作可能となる。また、電源イネーブル信号ｐｄｎ＿ｔｘ＿０の信号レベルが０、つまり、電源イネーブル信号ｐｄｎ＿ｔｘ＿０が非アクティブ状態の間、受信ドライバＲＸ４０３には電力が供給されず、受信ドライバＲＸ４０３は動作不可能となる。

次に、画像処理部４０１の内部構成について説明する。画像処理部４０１は、パケットエンコード部５２０、ドライバ制御部５２１、及びパケットデコード部５２２で構成される。パケットエンコード部５２０は、パケットデータを生成し、データ信号ｄａｔａ０と、データ信号ｄａｔａ０の同期クロックであるクロック信号ｃｌｋ０を送信ドライバＴＸ４０２へ出力する。ドライバ制御部５２１は、画像通信Ｉ／Ｆ３０７から送信された位相周波数調整完了信号ｌｏｃｋ＿０に基づいて、電源イネーブル信号ｐｄｎ＿ｔｘ＿０及びｐｄｎ＿ｒｘ＿１の出力を制御する。パケットデコード部５２２は、受信ドライバＲＸ４０３から取得したデータ信号ｄａｔａ１と、データ信号の同期クロックであるクロック信号ｃｌｋ１に基づいて、受信したパケット種を識別する。

図６は、図２の画像通信Ｉ／Ｆ２０８と図３の画像通信Ｉ／Ｆ３０７との間で行われる通信を説明するためのタイミングチャートである。

図６において、リセット信号ｒｅｓｅｔ＿ｎ＿４００は、画像通信Ｉ／Ｆ２０８における画像通信制御部４００のリセット信号であり、リセット信号ｒｅｓｅｔ＿ｎ＿４００の信号レベルが１に遷移すると、画像通信制御部４００のリセット解除が行われる。

電源イネーブル信号ｐｄｎ＿ｔｘ＿０は、画像通信Ｉ／Ｆ２０８において画像処理部４０１から送信ドライバＴＸ４０２へ送信される信号である。電源イネーブル信号ｐｄｎ＿ｔｘ＿０の信号レベルが１である時には、送信ドライバＴＸ４０２に電力が供給され、送信ドライバＴＸ４０２は動作可能となる。また、電源イネーブル信号ｐｄｎ＿ｔｘ＿０の信号レベルが０である時には、送信ドライバＴＸ４０２に電力が供給されず、送信ドライバＴＸ４０２は動作不可能となる。

電源イネーブル信号ｐｄｎ＿ｒｘ＿０は、画像通信Ｉ／Ｆ３０７において画像処理部４１２から受信ドライバＲＸ４１１へ送信される信号である。電源イネーブル信号ｐｄｎ＿ｒｘ＿０の信号レベルが１である時には、受信ドライバＲＸ４１１に電力が供給され、受信ドライバＲＸ４１１は動作可能となる。また、電源イネーブル信号ｐｄｎ＿ｒｘ＿０の信号レベルが０である時には、受信ドライバＲＸ４１１に電力が供給されず、受信ドライバＲＸ４１１は動作不可能となる。

出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿０は、送信ドライバＴＸ４０２から画像通信Ｉ／Ｆ３０７へ送信されるデータ信号である。位相周波数調整完了信号ｌｏｃｋ＿０は、画像通信Ｉ／Ｆ３０７の受信ドライバＲＸ４１１から画像通信Ｉ／Ｆ２０８における送信ドライバＴＸ４０２及び画像処理部４０１へ送信される信号である。位相周波数調整完了信号ｌｏｃｋ＿０の信号レベルが１である時には受信ドライバＲＸ４１１による位相及び周波数の調整を完了した状態である。

リセット信号ｒｅｓｅｔ＿ｎ＿４１０は、画像通信Ｉ／Ｆ３０７における画像通信制御部４１０のリセット信号であり、リセット信号ｒｅｓｅｔ＿ｎ＿４１０の信号レベルが１に遷移すると、画像通信制御部４１０のリセット解除が行われる。

電源イネーブル信号ｐｄｎ＿ｔｘ＿１は、画像通信Ｉ／Ｆ３０７において画像処理部４１２から送信ドライバＴＸ４１３へ送信される信号である。電源イネーブル信号ｐｄｎ＿ｔｘ＿１の信号レベルが１である時には、送信ドライバＴＸ４１３に電力が供給され、送信ドライバＴＸ４１３は動作可能となる。また、電源イネーブル信号ｐｄｎ＿ｔｘ＿１の信号レベルが０である時には、送信ドライバＴＸ４１３に電力が供給されず、送信ドライバＴＸ４１３は動作不可能となる。

電源イネーブル信号ｐｄｎ＿ｒｘ＿１は、画像通信Ｉ／Ｆ２０８において画像処理部４０１から受信ドライバＲＸ４０３へ送信される信号である。電源イネーブル信号ｐｄｎ＿ｒｘ＿１の信号レベルが１である時には、受信ドライバＲＸ４０３に電力が供給され、受信ドライバＲＸ４０３は動作可能となる。また、電源イネーブル信号ｐｄｎ＿ｒｘ＿１の信号レベルが０である時には、受信ドライバＲＸ４０３に電力が供給されず、受信ドライバＲＸ４０３は動作不可能となる。

出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿１は、送信ドライバＴＸ４１３から画像通信Ｉ／Ｆ２０８へ送信されるデータ信号である。位相周波数調整完了信号ｌｏｃｋ＿１は、画像通信Ｉ／Ｆ２０８の受信ドライバＲＸ４０３から画像通信Ｉ／Ｆ３０７における送信ドライバＴＸ４１３及び画像処理部４１２へ送信される信号である。位相周波数調整完了信号ｌｏｃｋ＿１の信号レベルが１である時には、受信ドライバＲＸ４０３による位相及び周波数の調整を完了した状態である。

図６（ａ）において、まず、リセット信号ｒｅｓｅｔ＿ｎ＿４００の信号レベルが１に遷移する（時刻Ｔ０）。これにより、画像処理部４０１のリセット解除が行われる。次いで、電源イネーブル信号ｐｄｎ＿ｔｘ＿０の信号レベルが１に遷移する（時刻Ｔ１）。これにより、送信ドライバＴＸ４０２へ電力が供給され、送信ドライバＴＸ４０２が動作可能となる。次いで、送信ドライバＴＸ４０２からクロック同期動作用のトレーニングデータの転送が開始される（時刻Ｔ２）。次いで、リセット信号ｒｅｓｅｔ＿ｎ＿４１０が１に遷移する（時刻Ｔ３）。これにより、画像処理部４１２のリセット解除が行われる。次いで、電源イネーブル信号ｐｄｎ＿ｒｘ＿０が１に遷移する（時刻Ｔ４）。これにより、受信ドライバＲＸ４１１へ電力が供給され、受信ドライバＲＸ４１１が動作可能となる。

時刻Ｔ４～時刻Ｔ５の間、受信ドライバＲＸ４１１では、送信ドライバＴＸ４０２から送信された上記トレーニングデータに基づいて、出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿０におけるデータ成分とクロック成分を分離するための所定の制御が行われる。所定の制御は、分離したクロック成分に基づいて生成されるクロック信号の位相及び周波数の調整を行う制御である。位相及び周波数調整を完了したタイミング（時刻Ｔ５）において、位相周波数調整完了信号ｌｏｃｋ＿０の信号レベルが１に遷移する。その後、電源イネーブル信号ｐｄｎ＿ｔｘ＿１及び電源イネーブル信号ｐｄｎ＿ｒｘ＿１の信号レベルがそれぞれ１に遷移する（時刻Ｔ６）。これにより、受信ドライバＲＸ４０３及び送信ドライバＴＸ４１３へそれぞれ電力が供給され、受信ドライバＲＸ４０３及び送信ドライバＴＸ４１３が動作可能となる。次いで、送信ドライバＴＸ４１３から受信ドライバＲＸ４０３へクロック同期動作用のトレーニングデータの転送が開始される（時刻Ｔ７）。

このように本実施の形態では、上記所定の制御を完了するまで、受信ドライバＲＸ４０３を動作させないように制御する。具体的に、受信ドライバＲＸ４０３への電力の供給を、画像通信制御部４００のリセット解除タイミングではなく、受信ドライバＲＸ４１１の位相及び周波数の調整を完了したタイミングで行う。このように制御することで、時刻Ｔ２～時刻Ｔ６の間において、送信ドライバＴＸ４０２が出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿０の出力を行っても、送信ドライバＴＸ４０２の近傍に配置された受信ドライバＲＸ４０３が、出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿０の出力に起因するクロストークのノイズ信号を誤って受信することがない。これにより、クロック同期動作用のトレーニングデータの転送時のクロストークによるノイズに起因する誤動作の発生を防止することができる。

なお、時刻Ｔ９以降では、出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿０の出力に起因するクロストークのノイズが出力シリアル信号ｄｅｔａ＿ｓｅｒｉａｌ１に生じても、出力シリアル信号ｄｅｔａ＿ｓｅｒｉａｌ１がトグルした状態であるので、ジッタ等のノイズと同様に補正される。このため、出力シリアル信号ｄａｔａ＿ｓｅｒｉａｌ＿０の出力に起因するクロストークのノイズが誤動作の要因にはならない。

以上、本発明について、上述した実施の形態を用いて説明したが、本発明は上述した実施の形態に限定されるものではない。例えば、受信ドライバＲＸ４０３における位相及び周波数の調整動作を先に行っても良い。すなわち、リセット解除後の時刻Ｔ１において、電源イネーブル信号ｐｄｎ＿ｔｘ＿１を１に遷移させる。これにより、送信ドライバＴＸ４１３に電力が供給され、送信ドライバＴＸ４１３が動作可能となる。また、時刻Ｔ４において、電源イネーブル信号ｐｄｎ＿ｒｘ＿１を１に遷移させる。これにより、受信ドライバＲＸ４０３に電力が供給され、受信ドライバＲＸ４０３が動作可能となる。受信ドライバＲＸ４０３において位相及び周波数の調整動作を完了し、時刻Ｔ６において、電源イネーブル信号ｐｄｎ＿ｔｘ＿０及び電源イネーブル信号ｐｄｎ＿ｒｘ＿０をそれぞれ１に遷移させる。これにより、受信ドライバＲＸ４１１及び送信ドライバＴＸ４０２へ電力が供給され、受信ドライバＲＸ４１１及び送信ドライバＴＸ４０２が動作可能となる。

このように、受信ドライバＲＸ４０３における位相及び周波数の調整動作を先に行う構成においても、上述した実施の形態と同様の効果を奏することができる。

画像通信制御部４００を搭載する基板と画像通信制御部４１０を搭載する基板の両方において小型化が必要でありクロストークの影響を抑える必要がある場合には、図６（ａ）のように受信ドライバＲＸ４１１の位相及び周波数の調整動作を完了した後に、送信ドライバＴＸ４１３及び受信ドライバＲＸ４０３の両方を動作開始することが有効である。一方、画像通信制御部４００を搭載する基板と画像通信制御部４１０を搭載する基板の一方、例えば、画像通信制御部４００を搭載する基板のみクロストークの影響を抑える必要がある場合、送信ドライバＴＸ４１３の動作開始タイミングは受信ドライバＲＸ４１１と同じタイミングであっても良い。すなわち、図６（ｂ）のように時刻Ｔ４において、電源イネーブル信号ｐｄｎ＿ｒｘ＿０を１に遷移させ、電源イネーブル信号ｐｄｎ＿ｔｘ＿１を１に遷移させる。

また、本実施の形態では、受信ドライバＲＸ４０３や送信ドライバＴＸ４０２の動作を制御する方法として、電力の供給を制御する例を説明したが、これに限られない。例えば、リセット信号等の制御信号を用いた別の方法によって受信ドライバＲＸ４０３や送信ドライバＴＸ４０２の動作を制御しても良い。

本実施の形態では、送信ドライバと受信ドライバから成る高速シリアル通信レーンが２レーンの構成を説明したが、３レーン以上の構成であっても良い。３レーン以上の構成の場合、基板のリセット解除タイミングで１レーン目の送信ドライバ及び受信ドライバへ電力を供給する。１レーン目の受信ドライバの位相及び周波数の調整動作を完了した後、２レーン目の送信ドライバ及び受信ドライバへ電力を供給する。２レーン目の受信ドライバの位相及び周波数の調整動作を完了した後、３レーン目の送信ドライバ及び受信ドライバへ電力を供給する。このように１レーン毎に順次電力を供給する構成により、各レーンにおいて、クロック同期動作用のトレーニングデータの転送時のクロストークによるノイズに起因する誤動作の発生を防止することができる。

また、本実施の形態では、高速シリアル通信レーンが２レーンであり且つ各レーンのデータ転送の方向が異なる構成について説明したが、この構成に限られない。例えば、画像通信制御部４００に受信ドライバのみを配置し、画像通信制御部４１０に送信ドライバのみを配置する構成のように全てのレーンで同じ転送方向となる構成であってもよい。このような構成においても、後から電力が供給された受信ドライバが、先に電力が供給された受信ドライバによるクロック同期動作用のトレーニングデータの転送に起因するノイズを誤検知してしまう恐れがある。このような課題に対して、上述した通り１レーン毎に順次電力を供給する構成により、後から電力が供給された受信ドライバが、先に電力が供給された受信ドライバによるクロック同期動作用のトレーニングデータの転送に起因するノイズを受信するのを防ぐことができる。

本発明は、上述の実施の形態の１以上の機能を実現するプログラムをネットワーク又は記憶媒体を介してシステム又は装置に供給し、該システム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出して実行する処理でも実現可能である。また、本発明は、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、本実施の形態の開示は、以下の構成及び方法を含む。
（構成１）データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置であって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であって、データ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段と、前記通信手段及び前記受信手段の動作を制御する制御手段とを備え、前記制御手段は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする通信装置。
（構成２）前記所定の制御を完了した旨を示す所定の信号を受信する手段を更に備えることを特徴とする構成１に記載の通信装置。
（構成３）前記制御手段は、前記所定の制御を完了するまで、前記受信手段へ電力を供給しないことを特徴とする構成１又は２に記載の通信装置。
（構成４）前記制御手段は、前記所定の制御を完了するまで、制御信号に基づいて前記受信手段を動作不可能な状態に制御することを特徴とする構成１又は２に記載の通信装置。
（構成５）前記通信手段は、前記シリアルデータ信号を前記外部機器へ送信するための送信ドライバであることを特徴とする構成１乃至４の何れか１項に記載の通信装置。
（構成６）前記通信手段は、前記シリアルデータ信号を前記外部機器から受信するための受信ドライバであることを特徴とする構成１乃至４の何れか１項に記載の通信装置。
（構成７）前記所定の制御は、前記分離したクロック成分に基づいて生成されるクロック信号の位相及び周波数を調整する制御であることを特徴とする構成１乃至６の何れか１項に記載の通信装置。
（構成８）前記通信装置は、取得した印刷データに基づいてＲＩＰ処理を行って画像データを生成し、当該画像データを前記外部機器へ送信する印刷制御装置であることを特徴とする構成１乃至７の何れか１項に記載の通信装置。
（構成９）前記通信装置は、前記外部機器から取得した画像データに基づいて印刷を行う画像形成装置であることを特徴とする構成１乃至７の何れか１項に記載の通信装置。
（構成１０）データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置の制御方法であって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であってデータ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段とを備える通信装置の制御方法において、前記通信手段及び前記受信手段の動作を制御する制御工程を有し、前記制御工程は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする通信装置の制御方法。

１０２ 印刷制御装置
ｄａｔａ＿ｓｅｒｉａｌ＿０ 出力シリアル信号
ｄａｔａ＿ｓｅｒｉａｌ＿１ 出力シリアル信号
１０３ 画像形成装置
４０１ 画像処理部
４０２ 送信ドライバＴＸ
４０３ 受信ドライバＲＸ
４１１ 受信ドライバＲＸ
４１２ 画像処理部
４１３ 送信ドライバＴＸ

Claims (11)

1. データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置であって、
   前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、
   前記通信手段の近傍に配置された受信手段であって、データ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段と、
   前記通信手段及び前記受信手段の動作を制御する制御手段とを備え、
   前記制御手段は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする通信装置。
2. 前記所定の制御を完了した旨を示す所定の信号を受信する手段を更に備えることを特徴とする請求項１に記載の通信装置。
3. 前記制御手段は、前記所定の制御を完了するまで、前記受信手段へ電力を供給しないことを特徴とする請求項１に記載の通信装置。
4. 前記制御手段は、前記所定の制御を完了するまで、制御信号に基づいて前記受信手段を動作不可能な状態に制御することを特徴とする請求項１に記載の通信装置。
5. 前記通信手段は、前記シリアルデータ信号を前記外部機器へ送信するための送信ドライバであることを特徴とする請求項１に記載の通信装置。
6. 前記通信手段は、前記シリアルデータ信号を前記外部機器から受信するための受信ドライバであることを特徴とする請求項１に記載の通信装置。
7. 前記所定の制御は、前記分離したクロック成分に基づいて生成されるクロック信号の位相及び周波数を調整する制御であることを特徴とする請求項１に記載の通信装置。
8. 前記通信装置は、取得した印刷データに基づいてＲＩＰ処理を行って画像データを生成し、当該画像データを前記外部機器へ送信する印刷制御装置であることを特徴とする請求項１に記載の通信装置。
9. 前記通信装置は、前記外部機器から取得した画像データに基づいて印刷を行う画像形成装置であることを特徴とする請求項１に記載の通信装置。
10. データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置の制御方法であって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であってデータ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段とを備える通信装置の制御方法において、
    前記通信手段及び前記受信手段の動作を制御する制御工程を有し、
    前記制御工程は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする通信装置の制御方法。
11. データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置の制御方法をコンピュータに実行させるプログラムであって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であってデータ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段とを備える通信装置の制御方法をコンピュータに実行させるプログラムにおいて、
    前記通信装置の制御方法は、
    前記通信手段及び前記受信手段の動作を制御する制御工程を有し、
    前記制御工程は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とするプログラム。
    

Images