JP2023152462A - 通信装置、通信装置の制御方法、及びプログラム - Google Patents
通信装置、通信装置の制御方法、及びプログラム Download PDFInfo
- Publication number
- JP2023152462A JP2023152462A JP2022062496A JP2022062496A JP2023152462A JP 2023152462 A JP2023152462 A JP 2023152462A JP 2022062496 A JP2022062496 A JP 2022062496A JP 2022062496 A JP2022062496 A JP 2022062496A JP 2023152462 A JP2023152462 A JP 2023152462A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- component
- data
- signal
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 165
- 238000000034 method Methods 0.000 title claims description 24
- 230000005540 biological transmission Effects 0.000 claims abstract description 58
- 238000012545 processing Methods 0.000 claims description 35
- 239000000284 extract Substances 0.000 claims 1
- 238000012549 training Methods 0.000 abstract description 17
- 238000012546 transfer Methods 0.000 abstract description 17
- 230000007257 malfunction Effects 0.000 abstract description 8
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- WBMKMLWMIQUJDP-STHHAXOLSA-N (4R,4aS,7aR,12bS)-4a,9-dihydroxy-3-prop-2-ynyl-2,4,5,6,7a,13-hexahydro-1H-4,12-methanobenzofuro[3,2-e]isoquinolin-7-one hydrochloride Chemical compound Cl.Oc1ccc2C[C@H]3N(CC#C)CC[C@@]45[C@@H](Oc1c24)C(=O)CC[C@@]35O WBMKMLWMIQUJDP-STHHAXOLSA-N 0.000 description 3
- KNMAVSAGTYIFJF-UHFFFAOYSA-N 1-[2-[(2-hydroxy-3-phenoxypropyl)amino]ethylamino]-3-phenoxypropan-2-ol;dihydrochloride Chemical compound Cl.Cl.C=1C=CC=CC=1OCC(O)CNCCNCC(O)COC1=CC=CC=C1 KNMAVSAGTYIFJF-UHFFFAOYSA-N 0.000 description 3
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】クロック同期動作用のトレーニングデータの転送時のクロストークによるノイズに起因する誤動作の発生を防止することができる通信装置を提供する。【解決手段】印刷制御装置102は、データ成分にクロック成分が重畳された出力シリアル信号data_serial_0からデータ成分とクロック成分とを分離するための所定の制御を行う画像形成装置103と通信を行う。印刷制御装置102は、出力シリアル信号data_serial_0を送信する送信ドライバTX402と、送信ドライバTX402の近傍に配置された受信ドライバTX403とを備える。印刷制御装置102は、所定の制御を完了するまで、受信ドライバTX403を動作させないように制御する。【選択図】図4
Description
本発明は、通信装置、通信装置の制御方法、及びプログラムに関する。
近年、プロダクションプリント等の分野では、画像形成装置と高性能のRIP処理機能を備える印刷制御装置とが連携して印刷処理を行う印刷システムが利用されている。このような印刷システムでは、高画質化や高生産性化に伴い、印刷制御装置と画像形成装置の間で画像データの高速通信が求められている。高速通信を実現するデータ転送方法として、パラレルシリアル変換によって画像データをシリアル化して高速に伝送する方法が知られている。また、高速シリアル通信において、配線削減のために、データ成分にクロック成分を重畳したシリアルデータ信号を送信する技術が知られている。このようなシリアルデータ信号の通信では、このシリアルデータ信号におけるデータ成分とクロック成分とを分離するためのクロックデータリカバリ(以下、「CDR」とする。)を行う必要がある。クロックデータリカバリでは、例えば、シリアルデータ信号の送信側の装置から、シリアルデータ信号の受信側の装置へ、クロック同期動作用のトレーニングデータの転送が行われる。近年、基板の小型化が進み、基板において各モジュールが近傍に配置されている。このような構成において、トレーニングデータの転送時のクロストークによるノイズの影響を最小限に抑える必要がある。
例えば、基板内に複数の高速シリアル通信インターフェースを備える構成において、トレーニングデータの転送時のクロストークによるノイズに起因して誤動作が生じる懸念がある。例えば、基板内に複数の高速シリアル通信インターフェースを備える構成では、リセット解除タイミングの違い等により、各高速シリアル通信インターフェースにおいて、トレーニングデータの転送開始タイミングに差が生じる場合がある。この場合、例えば、一の高速シリアル通信インターフェースが、トレーニングデータを受信する前に、他の高速シリアル通信インターフェースによる他のトレーニングデータの転送に起因するクロストークのノイズをトレーニングデータと誤検知することがある。その結果、クロックデータリカバリによって復元したクロック信号の位相がズレ、その後のデータを正しく受け取れなくなるという誤動作を引き起こしてしまう。
そこで、本発明の目的は、クロック同期動作用のトレーニングデータの転送時のクロストークによるノイズに起因する誤動作の発生を防止することができる通信装置、通信装置の制御方法、及びプログラムを提供することである。
上記目的を達成するために、本発明の画像形成装置は、データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置であって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であって、データ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段と、前記通信手段及び前記受信手段の動作を制御する制御手段とを備え、前記制御手段は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする。
本発明によれば、クロック同期動作用のトレーニングデータの転送時のクロストークによるノイズに起因する誤動作の発生を防止することができる。
以下、本発明を実施するための形態について図面を用いて説明する。なお、本実施の形態では、印刷制御装置102を本発明に係る通信装置の一例として説明するが、通信装置は印刷制御装置102に限られない。例えば、通信装置は、画像形成装置103であっても良く、また、通信機能を備える他の装置であっても良い。
図1は、本発明の実施の形態に係る通信装置としての印刷制御装置102を含む印刷システム100の構成例を示すブロック図である。図1において、印刷システム100は、クライアントPC101、印刷制御装置102、画像形成装置103を備える。クライアントPC101は、ネットワーク104を介して印刷制御装置102及び画像形成装置103と通信可能に接続されている。また、印刷制御装置102と画像形成装置103は、ネットワーク105と画像データ用通信路106を介して通信可能に接続されている。画像データ用通信路106は、コネクタやケーブル等で構成される。なお、画像形成装置103は印刷制御装置102を基準とした場合の外部機器の1つであり、その逆も同様に、印刷制御装置102は画像形成装置103を基準とした場合の外部機器の1つである。
クライアントPC101は、印刷制御で用いられる印刷データを印刷制御装置102へ送信する。印刷制御装置102は、受信した印刷データに基づいてRIP処理を行って、画像形成装置103が読み込み可能なラスター画像データ等の画像データを生成する。印刷制御装置102は、この画像データを、画像データ用通信路106を介して画像形成装置103へ送信する。また、印刷制御装置102は、クライアントPC101から受信した印刷データに含まれる設定情報(以降、印刷情報とする)を、ネットワーク105を介して画像形成装置103へ送信する。画像形成装置103は、受信した画像データ及び印刷情報に基づいて印刷を行う。
図2は、図1の印刷制御装置102の構成を概略的に示すブロック図である。図2において、印刷制御装置102は、CPU201、RAM202、ROM203、記憶部204、通信I/F206、通信I/F207、画像通信I/F208、画像信号制御部209、操作部210、及び表示部211を備える。これらは、システムバス205を介して互いに接続されている。
CPU201は、ROM203に格納された制御プログラムをRAM202に展開することにより、システムバス205に接続されている各部の動作を制御する。RAM202は、CPU201が処理するデータ等を一時的に保存するための記憶領域と、制御プログラムを実行するための記憶領域を有する。ROM203は、制御プログラムを格納する。なお、制御プログラムは、記憶部204に格納されていてもよい。記憶部204は、例えばHDD(ハードディスクドライブ)である。記憶部204は、アプリケーションプログラムを格納する。また、記憶部204は、クライアントPC101から受信した印刷データや、当該印刷データから生成された画像データ等を保存する。なお、記憶部204は、HDDに限られるものではなく、他の記憶手段(例えば、SSDやフラッシュメモリ等)であってもよい。
通信I/F206は、CPU201がネットワーク104を介してクライアントPC101との間で通信を行うためのインターフェースである。例えば、通信I/F206は、ネットワーク104を介してクライアントPC101から印刷データを受信する。また、通信I/F206は、画像形成装置103に関する各種情報をクライアントPC101へ送信する。通信I/F207は、CPU201がネットワーク105を介して画像形成装置103との間で通信を行うためのインターフェースである。CPU201は、通信I/F207及びネットワーク105を介して画像形成装置103へ印刷情報を送信する。
画像通信I/F208は、画像データ用通信路106を介して画像形成装置103と画像データの通信を行うためのインターフェースである。画像信号制御部209は、CPU201の制御下で、画像通信I/F208及び画像データ用通信路106を介して、画像形成装置103と画像データの通信を行う処理を制御する。
操作部210は、タッチパネルやボタン等で構成されており、ユーザ操作を受け付けて、受け付けた操作に対応する処理の実行をCPU201へ通知する。ユーザは、操作部210を介して、印刷データから画像データを生成するための条件を設定することができる。表示部211は、操作部210での操作に応じて印刷制御装置102での各種の設定を表示し、また、画像形成装置103での印刷状況等を表示する。
図3は、図1の画像形成装置103の構成を概略的に示すブロック図である。図3において、画像形成装置103は、CPU301、RAM302、ROM303、記憶部304、通信I/F306、画像通信I/F307、画像信号制御部308、印刷制御部309、操作部310、及び表示部311を備える。これらは、システムバス305を介して互いに接続されている。
CPU301は、ROM303に格納された制御プログラムをRAM302に展開することにより、システムバス305に接続されている各部の動作を制御する。RAM302は、処理データ等を一時的に保存するための記憶領域と、制御プログラムを実行するための記憶領域を有する。ROM303は、制御プログラムを格納する。なお、制御プログラムは、記憶部304に格納されていてもよい。記憶部304は、例えばHDDであり、アプリケーションプログラムを格納し、また、印刷制御装置102から受信した画像データや印刷情報を保存する。なお、記憶部304は、HDDに限られるものではなく、他の記憶手段(例えば、SSD、フラッシュメモリ等)であってもよい。
通信I/F306は、ネットワーク105を介して印刷制御装置102との間で通信を行うためのインターフェースである。CPU301は、ネットワーク105及び通信I/F306を介して印刷制御装置102から印刷情報を受信する。
画像通信I/F307は、画像データ用通信路106を介して印刷制御装置102と画像データの通信を行うためのインターフェースである。例えば、CPU301は、画像データ用通信路106及び画像通信I/F307を介して印刷制御装置102から画像データを受信する。画像信号制御部308は、印刷制御装置102と画像データの通信を行う処理を制御する。印刷制御部309は、印刷制御装置102から受信した画像データと印刷情報に基づいて印刷を行う。
操作部310は、タッチパネルやボタン等で構成されており、ユーザ操作を受け付けて、受け付けた操作に対応する処理の実行をCPU301へ通知する。表示部311は、操作部310での操作に応じて画像形成装置103での各種の設定を表示し、また、印刷状況等を表示する。
図4は、図2の画像通信I/F208及び図3の画像通信I/F307の各構成を概略的に示すブロック図である。画像通信I/F208及び画像通信I/F307は、画像データ用通信路106を介して接続されている。
画像通信I/F208は、画像通信制御部400を備える。画像通信制御部400は、画像処理部401、送信ドライバTX402、及び受信ドライバRX403で構成される。画像通信I/F307は、画像通信制御部410を備える。画像通信制御部410は、受信ドライバRX411、画像処理部412、及び送信ドライバTX413で構成される。なお、本実施の形態では、画像処理部401及び画像処理部412は、同様の構成であり、送信ドライバTX402及び送信ドライバTX413は、同様の構成であり、受信ドライバRX403及び受信ドライバRX411は、同様の構成である。以下では、一例として、画像通信I/F208における画像処理部401、送信ドライバTX402、及び受信ドライバRX403を用いてこれらの構成を説明する。
画像処理部401は、画像データをパラレル形式のデータ信号であるパラレルデータ信号として送信ドライバTX402へ出力する。送信ドライバTX402は、画像処理部401から取得したパラレルデータ信号をシリアル形式のデータ信号であるシリアルデータ信号に変換する。なお、このシリアルデータ信号は、データ成分にクロック成分が重畳されている。このシリアルデータ信号は、画像データ用通信路106を介して画像通信I/F307へ出力される。
受信ドライバRX403は、画像通信I/F307からシリアルデータ信号を受信し、受信したシリアルデータ信号からなるデータを内部のシフトレジスタに蓄える。また、受信ドライバRX403は、蓄えたデータから、予め決められたシンボル長のデータのうちの特定のデータを検出し、検出したタイミングに従って、予め決められたシンボル長毎にパラレルデータ信号として画像処理部401へ出力する。更に、受信ドライバRX403は、画像通信I/F307から受信したシリアルデータ信号からデータ成分とクロック成分を分離し、分離させたクロック成分をパラレルデータ信号に合わせて分周・位相調整してクロック信号を生成する。受信ドライバRX403は、このクロック信号をパラレルデータ信号と共に画像処理部401へ出力する。なお、本実施の形態では、送信ドライバTX402及び受信ドライバRX403は近傍に配置されている。また、画像通信制御部410において、送信ドライバTX413及び受信ドライバRX411は近傍に配置されている。
次に、画像通信制御部400及び画像通信制御部410の詳細な構成について説明する。なお、本実施の形態では、画像通信制御部400及び画像通信制御部410は、同様の構成であり、以下では、一例として、画像通信制御部400を用いてその構成を説明する。
図5は、図4の画像通信制御部400の内部構成を示すブロック図である。まず、画像通信制御部400における送信ドライバTX402の内部構成について説明する。送信ドライバTX402は、位相周波数差検出部500、位相周波数調整部501、P/S変換部502、及び出力データセレクタ部503で構成される。なお、P/Sは、パラレルシリアルの略である。
位相周波数差検出部500は、画像処理部401からの入力クロックと位相周波数調整部501からの入力クロックの位相及び周波数を比較し、比較結果を位相周波数調整部501へ出力する。位相周波数調整部501は、位相周波数差検出部500から取得した比較結果に基づいて、入力クロックの位相及び周波数を調整し、シリアル信号として送信するためのクロック信号を生成する。P/S変換部502は、画像処理部401から取得したパラレルデータ信号data0を、シリアル化して更に位相周波数調整部501から取得したクロック信号と同一の信号へ重畳してシリアルデータ信号を生成する。P/S変換部502は、このシリアルデータ信号を出力データセレクタ部503へ出力する。
出力データセレクタ部503は、画像通信I/F307の受信ドライバRX411から受信した後述する位相周波数調整完了信号lock_0の状態に基づいて、P/S変換部502から取得したシリアルデータ信号又はクロック同期のために規定された信号パターン(クロック同期動作用のトレーニングデータ)の何れかを、出力シリアル信号data_serial_0として画像通信I/F307へ出力する。なお、本実施の形態では、画像処理部401から出力された電源イネーブル信号pdn_tx_0の信号レベルが1、つまり、電源イネーブル信号pdn_tx_0がアクティブ状態の時に、送信ドライバTX402に電力が供給される。これにより、送信ドライバTX402は動作可能となる。また、電源イネーブル信号pdn_tx_0の信号レベルが0、つまり、電源イネーブル信号pdn_tx_0が非アクティブ状態の間、送信ドライバTX402には、電力が供給されず、送信ドライバTX402は動作不可能となる。
次に、受信ドライバRX403の内部構成について説明する。受信ドライバRX403は、位相周波数差検出部510、位相周波数調整部511、S/P変換部512、及び出力データセレクタ部513で構成される。なお、S/Pは、シリアルパラレルの略である。
位相周波数差検出部510は、画像通信I/F307から送信された出力シリアル信号data_serial_1と位相周波数調整部511の出力クロックとの位相及び周波数を比較し、比較結果を位相周波数調整部511へ出力する。また、位相周波数差検出部510は、位相及び周波数の調整を完了した場合、位相周波数調整完了信号lock_1により、その旨を画像通信制御部410へ通知する。位相周波数調整部511は、位相周波数差検出部510から取得した比較結果に基づいて、シリアルデータ信号data_serial1に重畳されたクロック成分の位相と周波数を調整してクロック成分の信号を生成する。位相周波数調整部511は、このクロック成分の信号をS/P変換部512へ出力する。S/P変換部512は、位相周波数調整部511から取得したクロック成分の信号に基づいて、出力シリアル信号data_serial_1をパラレルデータ信号data1及びクロック信号clk1へ変換する。出力データセレクタ部513は、位相周波数調整完了信号lock_1によって位相及び周波数の調整を完了した旨が通知された場合、S/P変換部512から取得したデータ信号data1及びクロック信号clk1を画像処理部401へ出力する。なお、位相及び周波数の調整を完了していない場合、出力データセレクタ部513は、画像処理部401へ何も出力しない。なお、本実施の形態では、画像処理部401から出力された電源イネーブル信号pdn_rx_1の信号レベルが1、つまり、電源イネーブル信号pdn_rx_1がアクティブ状態の時に、受信ドライバRX403に電力が供給される。これにより、受信ドライバRX403は動作可能となる。また、電源イネーブル信号pdn_tx_0の信号レベルが0、つまり、電源イネーブル信号pdn_tx_0が非アクティブ状態の間、受信ドライバRX403には電力が供給されず、受信ドライバRX403は動作不可能となる。
次に、画像処理部401の内部構成について説明する。画像処理部401は、パケットエンコード部520、ドライバ制御部521、及びパケットデコード部522で構成される。パケットエンコード部520は、パケットデータを生成し、データ信号data0と、データ信号data0の同期クロックであるクロック信号clk0を送信ドライバTX402へ出力する。ドライバ制御部521は、画像通信I/F307から送信された位相周波数調整完了信号lock_0に基づいて、電源イネーブル信号pdn_tx_0及びpdn_rx_1の出力を制御する。パケットデコード部522は、受信ドライバRX403から取得したデータ信号data1と、データ信号の同期クロックであるクロック信号clk1に基づいて、受信したパケット種を識別する。
図6は、図2の画像通信I/F208と図3の画像通信I/F307との間で行われる通信を説明するためのタイミングチャートである。
図6において、リセット信号reset_n_400は、画像通信I/F208における画像通信制御部400のリセット信号であり、リセット信号reset_n_400の信号レベルが1に遷移すると、画像通信制御部400のリセット解除が行われる。
電源イネーブル信号pdn_tx_0は、画像通信I/F208において画像処理部401から送信ドライバTX402へ送信される信号である。電源イネーブル信号pdn_tx_0の信号レベルが1である時には、送信ドライバTX402に電力が供給され、送信ドライバTX402は動作可能となる。また、電源イネーブル信号pdn_tx_0の信号レベルが0である時には、送信ドライバTX402に電力が供給されず、送信ドライバTX402は動作不可能となる。
電源イネーブル信号pdn_rx_0は、画像通信I/F307において画像処理部412から受信ドライバRX411へ送信される信号である。電源イネーブル信号pdn_rx_0の信号レベルが1である時には、受信ドライバRX411に電力が供給され、受信ドライバRX411は動作可能となる。また、電源イネーブル信号pdn_rx_0の信号レベルが0である時には、受信ドライバRX411に電力が供給されず、受信ドライバRX411は動作不可能となる。
出力シリアル信号data_serial_0は、送信ドライバTX402から画像通信I/F307へ送信されるデータ信号である。位相周波数調整完了信号lock_0は、画像通信I/F307の受信ドライバRX411から画像通信I/F208における送信ドライバTX402及び画像処理部401へ送信される信号である。位相周波数調整完了信号lock_0の信号レベルが1である時には受信ドライバRX411による位相及び周波数の調整を完了した状態である。
リセット信号reset_n_410は、画像通信I/F307における画像通信制御部410のリセット信号であり、リセット信号reset_n_410の信号レベルが1に遷移すると、画像通信制御部410のリセット解除が行われる。
電源イネーブル信号pdn_tx_1は、画像通信I/F307において画像処理部412から送信ドライバTX413へ送信される信号である。電源イネーブル信号pdn_tx_1の信号レベルが1である時には、送信ドライバTX413に電力が供給され、送信ドライバTX413は動作可能となる。また、電源イネーブル信号pdn_tx_1の信号レベルが0である時には、送信ドライバTX413に電力が供給されず、送信ドライバTX413は動作不可能となる。
電源イネーブル信号pdn_rx_1は、画像通信I/F208において画像処理部401から受信ドライバRX403へ送信される信号である。電源イネーブル信号pdn_rx_1の信号レベルが1である時には、受信ドライバRX403に電力が供給され、受信ドライバRX403は動作可能となる。また、電源イネーブル信号pdn_rx_1の信号レベルが0である時には、受信ドライバRX403に電力が供給されず、受信ドライバRX403は動作不可能となる。
出力シリアル信号data_serial_1は、送信ドライバTX413から画像通信I/F208へ送信されるデータ信号である。位相周波数調整完了信号lock_1は、画像通信I/F208の受信ドライバRX403から画像通信I/F307における送信ドライバTX413及び画像処理部412へ送信される信号である。位相周波数調整完了信号lock_1の信号レベルが1である時には、受信ドライバRX403による位相及び周波数の調整を完了した状態である。
図6(a)において、まず、リセット信号reset_n_400の信号レベルが1に遷移する(時刻T0)。これにより、画像処理部401のリセット解除が行われる。次いで、電源イネーブル信号pdn_tx_0の信号レベルが1に遷移する(時刻T1)。これにより、送信ドライバTX402へ電力が供給され、送信ドライバTX402が動作可能となる。次いで、送信ドライバTX402からクロック同期動作用のトレーニングデータの転送が開始される(時刻T2)。次いで、リセット信号reset_n_410が1に遷移する(時刻T3)。これにより、画像処理部412のリセット解除が行われる。次いで、電源イネーブル信号pdn_rx_0が1に遷移する(時刻T4)。これにより、受信ドライバRX411へ電力が供給され、受信ドライバRX411が動作可能となる。
時刻T4~時刻T5の間、受信ドライバRX411では、送信ドライバTX402から送信された上記トレーニングデータに基づいて、出力シリアル信号data_serial_0におけるデータ成分とクロック成分を分離するための所定の制御が行われる。所定の制御は、分離したクロック成分に基づいて生成されるクロック信号の位相及び周波数の調整を行う制御である。位相及び周波数調整を完了したタイミング(時刻T5)において、位相周波数調整完了信号lock_0の信号レベルが1に遷移する。その後、電源イネーブル信号pdn_tx_1及び電源イネーブル信号pdn_rx_1の信号レベルがそれぞれ1に遷移する(時刻T6)。これにより、受信ドライバRX403及び送信ドライバTX413へそれぞれ電力が供給され、受信ドライバRX403及び送信ドライバTX413が動作可能となる。次いで、送信ドライバTX413から受信ドライバRX403へクロック同期動作用のトレーニングデータの転送が開始される(時刻T7)。
このように本実施の形態では、上記所定の制御を完了するまで、受信ドライバRX403を動作させないように制御する。具体的に、受信ドライバRX403への電力の供給を、画像通信制御部400のリセット解除タイミングではなく、受信ドライバRX411の位相及び周波数の調整を完了したタイミングで行う。このように制御することで、時刻T2~時刻T6の間において、送信ドライバTX402が出力シリアル信号data_serial_0の出力を行っても、送信ドライバTX402の近傍に配置された受信ドライバRX403が、出力シリアル信号data_serial_0の出力に起因するクロストークのノイズ信号を誤って受信することがない。これにより、クロック同期動作用のトレーニングデータの転送時のクロストークによるノイズに起因する誤動作の発生を防止することができる。
なお、時刻T9以降では、出力シリアル信号data_serial_0の出力に起因するクロストークのノイズが出力シリアル信号deta_serial1に生じても、出力シリアル信号deta_serial1がトグルした状態であるので、ジッタ等のノイズと同様に補正される。このため、出力シリアル信号data_serial_0の出力に起因するクロストークのノイズが誤動作の要因にはならない。
以上、本発明について、上述した実施の形態を用いて説明したが、本発明は上述した実施の形態に限定されるものではない。例えば、受信ドライバRX403における位相及び周波数の調整動作を先に行っても良い。すなわち、リセット解除後の時刻T1において、電源イネーブル信号pdn_tx_1を1に遷移させる。これにより、送信ドライバTX413に電力が供給され、送信ドライバTX413が動作可能となる。また、時刻T4において、電源イネーブル信号pdn_rx_1を1に遷移させる。これにより、受信ドライバRX403に電力が供給され、受信ドライバRX403が動作可能となる。受信ドライバRX403において位相及び周波数の調整動作を完了し、時刻T6において、電源イネーブル信号pdn_tx_0及び電源イネーブル信号pdn_rx_0をそれぞれ1に遷移させる。これにより、受信ドライバRX411及び送信ドライバTX402へ電力が供給され、受信ドライバRX411及び送信ドライバTX402が動作可能となる。
このように、受信ドライバRX403における位相及び周波数の調整動作を先に行う構成においても、上述した実施の形態と同様の効果を奏することができる。
画像通信制御部400を搭載する基板と画像通信制御部410を搭載する基板の両方において小型化が必要でありクロストークの影響を抑える必要がある場合には、図6(a)のように受信ドライバRX411の位相及び周波数の調整動作を完了した後に、送信ドライバTX413及び受信ドライバRX403の両方を動作開始することが有効である。一方、画像通信制御部400を搭載する基板と画像通信制御部410を搭載する基板の一方、例えば、画像通信制御部400を搭載する基板のみクロストークの影響を抑える必要がある場合、送信ドライバTX413の動作開始タイミングは受信ドライバRX411と同じタイミングであっても良い。すなわち、図6(b)のように時刻T4において、電源イネーブル信号pdn_rx_0を1に遷移させ、電源イネーブル信号pdn_tx_1を1に遷移させる。
また、本実施の形態では、受信ドライバRX403や送信ドライバTX402の動作を制御する方法として、電力の供給を制御する例を説明したが、これに限られない。例えば、リセット信号等の制御信号を用いた別の方法によって受信ドライバRX403や送信ドライバTX402の動作を制御しても良い。
本実施の形態では、送信ドライバと受信ドライバから成る高速シリアル通信レーンが2レーンの構成を説明したが、3レーン以上の構成であっても良い。3レーン以上の構成の場合、基板のリセット解除タイミングで1レーン目の送信ドライバ及び受信ドライバへ電力を供給する。1レーン目の受信ドライバの位相及び周波数の調整動作を完了した後、2レーン目の送信ドライバ及び受信ドライバへ電力を供給する。2レーン目の受信ドライバの位相及び周波数の調整動作を完了した後、3レーン目の送信ドライバ及び受信ドライバへ電力を供給する。このように1レーン毎に順次電力を供給する構成により、各レーンにおいて、クロック同期動作用のトレーニングデータの転送時のクロストークによるノイズに起因する誤動作の発生を防止することができる。
また、本実施の形態では、高速シリアル通信レーンが2レーンであり且つ各レーンのデータ転送の方向が異なる構成について説明したが、この構成に限られない。例えば、画像通信制御部400に受信ドライバのみを配置し、画像通信制御部410に送信ドライバのみを配置する構成のように全てのレーンで同じ転送方向となる構成であってもよい。このような構成においても、後から電力が供給された受信ドライバが、先に電力が供給された受信ドライバによるクロック同期動作用のトレーニングデータの転送に起因するノイズを誤検知してしまう恐れがある。このような課題に対して、上述した通り1レーン毎に順次電力を供給する構成により、後から電力が供給された受信ドライバが、先に電力が供給された受信ドライバによるクロック同期動作用のトレーニングデータの転送に起因するノイズを受信するのを防ぐことができる。
本発明は、上述の実施の形態の1以上の機能を実現するプログラムをネットワーク又は記憶媒体を介してシステム又は装置に供給し、該システム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出して実行する処理でも実現可能である。また、本発明は、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
なお、本実施の形態の開示は、以下の構成及び方法を含む。
(構成1)データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置であって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であって、データ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段と、前記通信手段及び前記受信手段の動作を制御する制御手段とを備え、前記制御手段は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする通信装置。
(構成2)前記所定の制御を完了した旨を示す所定の信号を受信する手段を更に備えることを特徴とする構成1に記載の通信装置。
(構成3)前記制御手段は、前記所定の制御を完了するまで、前記受信手段へ電力を供給しないことを特徴とする構成1又は2に記載の通信装置。
(構成4)前記制御手段は、前記所定の制御を完了するまで、制御信号に基づいて前記受信手段を動作不可能な状態に制御することを特徴とする構成1又は2に記載の通信装置。
(構成5)前記通信手段は、前記シリアルデータ信号を前記外部機器へ送信するための送信ドライバであることを特徴とする構成1乃至4の何れか1項に記載の通信装置。
(構成6)前記通信手段は、前記シリアルデータ信号を前記外部機器から受信するための受信ドライバであることを特徴とする構成1乃至4の何れか1項に記載の通信装置。
(構成7)前記所定の制御は、前記分離したクロック成分に基づいて生成されるクロック信号の位相及び周波数を調整する制御であることを特徴とする構成1乃至6の何れか1項に記載の通信装置。
(構成8)前記通信装置は、取得した印刷データに基づいてRIP処理を行って画像データを生成し、当該画像データを前記外部機器へ送信する印刷制御装置であることを特徴とする構成1乃至7の何れか1項に記載の通信装置。
(構成9)前記通信装置は、前記外部機器から取得した画像データに基づいて印刷を行う画像形成装置であることを特徴とする構成1乃至7の何れか1項に記載の通信装置。
(構成10)データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置の制御方法であって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であってデータ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段とを備える通信装置の制御方法において、前記通信手段及び前記受信手段の動作を制御する制御工程を有し、前記制御工程は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする通信装置の制御方法。
(構成1)データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置であって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であって、データ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段と、前記通信手段及び前記受信手段の動作を制御する制御手段とを備え、前記制御手段は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする通信装置。
(構成2)前記所定の制御を完了した旨を示す所定の信号を受信する手段を更に備えることを特徴とする構成1に記載の通信装置。
(構成3)前記制御手段は、前記所定の制御を完了するまで、前記受信手段へ電力を供給しないことを特徴とする構成1又は2に記載の通信装置。
(構成4)前記制御手段は、前記所定の制御を完了するまで、制御信号に基づいて前記受信手段を動作不可能な状態に制御することを特徴とする構成1又は2に記載の通信装置。
(構成5)前記通信手段は、前記シリアルデータ信号を前記外部機器へ送信するための送信ドライバであることを特徴とする構成1乃至4の何れか1項に記載の通信装置。
(構成6)前記通信手段は、前記シリアルデータ信号を前記外部機器から受信するための受信ドライバであることを特徴とする構成1乃至4の何れか1項に記載の通信装置。
(構成7)前記所定の制御は、前記分離したクロック成分に基づいて生成されるクロック信号の位相及び周波数を調整する制御であることを特徴とする構成1乃至6の何れか1項に記載の通信装置。
(構成8)前記通信装置は、取得した印刷データに基づいてRIP処理を行って画像データを生成し、当該画像データを前記外部機器へ送信する印刷制御装置であることを特徴とする構成1乃至7の何れか1項に記載の通信装置。
(構成9)前記通信装置は、前記外部機器から取得した画像データに基づいて印刷を行う画像形成装置であることを特徴とする構成1乃至7の何れか1項に記載の通信装置。
(構成10)データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置の制御方法であって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であってデータ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段とを備える通信装置の制御方法において、前記通信手段及び前記受信手段の動作を制御する制御工程を有し、前記制御工程は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする通信装置の制御方法。
102 印刷制御装置
data_serial_0 出力シリアル信号
data_serial_1 出力シリアル信号
103 画像形成装置
401 画像処理部
402 送信ドライバTX
403 受信ドライバRX
411 受信ドライバRX
412 画像処理部
413 送信ドライバTX
data_serial_0 出力シリアル信号
data_serial_1 出力シリアル信号
103 画像形成装置
401 画像処理部
402 送信ドライバTX
403 受信ドライバRX
411 受信ドライバRX
412 画像処理部
413 送信ドライバTX
Claims (11)
- データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置であって、
前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、
前記通信手段の近傍に配置された受信手段であって、データ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段と、
前記通信手段及び前記受信手段の動作を制御する制御手段とを備え、
前記制御手段は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする通信装置。 - 前記所定の制御を完了した旨を示す所定の信号を受信する手段を更に備えることを特徴とする請求項1に記載の通信装置。
- 前記制御手段は、前記所定の制御を完了するまで、前記受信手段へ電力を供給しないことを特徴とする請求項1に記載の通信装置。
- 前記制御手段は、前記所定の制御を完了するまで、制御信号に基づいて前記受信手段を動作不可能な状態に制御することを特徴とする請求項1に記載の通信装置。
- 前記通信手段は、前記シリアルデータ信号を前記外部機器へ送信するための送信ドライバであることを特徴とする請求項1に記載の通信装置。
- 前記通信手段は、前記シリアルデータ信号を前記外部機器から受信するための受信ドライバであることを特徴とする請求項1に記載の通信装置。
- 前記所定の制御は、前記分離したクロック成分に基づいて生成されるクロック信号の位相及び周波数を調整する制御であることを特徴とする請求項1に記載の通信装置。
- 前記通信装置は、取得した印刷データに基づいてRIP処理を行って画像データを生成し、当該画像データを前記外部機器へ送信する印刷制御装置であることを特徴とする請求項1に記載の通信装置。
- 前記通信装置は、前記外部機器から取得した画像データに基づいて印刷を行う画像形成装置であることを特徴とする請求項1に記載の通信装置。
- データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置の制御方法であって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であってデータ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段とを備える通信装置の制御方法において、
前記通信手段及び前記受信手段の動作を制御する制御工程を有し、
前記制御工程は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とする通信装置の制御方法。 - データ成分にクロック成分が重畳されたシリアルデータ信号からデータ成分とクロック成分とを分離するための所定の制御を行う外部機器と通信を行う通信装置の制御方法をコンピュータに実行させるプログラムであって、前記シリアルデータ信号の通信を前記外部機器と行う通信手段と、前記通信手段の近傍に配置された受信手段であってデータ成分にクロック成分が重畳された他のシリアルデータ信号を前記外部機器から受信して前記他のシリアルデータ信号からデータ成分とクロック成分とを分離する受信手段とを備える通信装置の制御方法をコンピュータに実行させるプログラムにおいて、
前記通信装置の制御方法は、
前記通信手段及び前記受信手段の動作を制御する制御工程を有し、
前記制御工程は、前記所定の制御を完了するまで、前記受信手段を動作させないように制御することを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022062496A JP2023152462A (ja) | 2022-04-04 | 2022-04-04 | 通信装置、通信装置の制御方法、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022062496A JP2023152462A (ja) | 2022-04-04 | 2022-04-04 | 通信装置、通信装置の制御方法、及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023152462A true JP2023152462A (ja) | 2023-10-17 |
Family
ID=88349527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022062496A Pending JP2023152462A (ja) | 2022-04-04 | 2022-04-04 | 通信装置、通信装置の制御方法、及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023152462A (ja) |
-
2022
- 2022-04-04 JP JP2022062496A patent/JP2023152462A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9355054B2 (en) | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links | |
US20170041086A1 (en) | Data transmission apparatus for changing clock signal at runtime and data interface system including the same | |
TW201810996A (zh) | 資料接收裝置 | |
JP2009232462A (ja) | クロック情報とデータを伝送する装置及び方法 | |
US11509410B2 (en) | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device | |
US9584228B2 (en) | Clock control circuit and transmitter | |
JP4908295B2 (ja) | 伝送周波数の制御方法、記録媒体、およびsata互換装置 | |
US11144088B2 (en) | Clocking synchronization method and apparatus | |
JP2023152462A (ja) | 通信装置、通信装置の制御方法、及びプログラム | |
JP5704988B2 (ja) | 通信装置 | |
JP6013440B2 (ja) | マルチチップシステムにおける各チップ間のクロック信号の位相差補償方法及び装置 | |
CN105610532A (zh) | 信号的传输处理方法及装置、设备 | |
EP2930874B1 (en) | Duplex transmission device and switching system thereof | |
JP6394859B2 (ja) | シリアル通信回路及びシリアル通信装置 | |
JP5625569B2 (ja) | 通信ユニット、通信システムおよび通信ユニットの制御方法 | |
JP2008131534A (ja) | 送信装置および画像データ伝送システム | |
US20230066221A1 (en) | Communication device and communications system | |
JP7149974B2 (ja) | マスター装置、スレーブ装置、及びシリアル伝送システム | |
US20210288781A1 (en) | Communication device, communication system and communication method | |
JP2538682B2 (ja) | 基準クロック源自動切替え方式 | |
CN117527530A (zh) | Vbo通信方法、vbo接口及显示终端 | |
US8049548B2 (en) | Digital synchronous circuit | |
JP2007193751A (ja) | 半導体装置およびデータ入出力システム | |
JP4721407B2 (ja) | データ伝送装置 | |
JPH03192956A (ja) | 通信線の接続方法及びこれを適用した画像形成装置 |