JP2023142184A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2023142184A
JP2023142184A JP2022048934A JP2022048934A JP2023142184A JP 2023142184 A JP2023142184 A JP 2023142184A JP 2022048934 A JP2022048934 A JP 2022048934A JP 2022048934 A JP2022048934 A JP 2022048934A JP 2023142184 A JP2023142184 A JP 2023142184A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive plate
indentation
front surface
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022048934A
Other languages
English (en)
Inventor
旭 古田
Akira Furuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022048934A priority Critical patent/JP2023142184A/ja
Publication of JP2023142184A publication Critical patent/JP2023142184A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

Figure 2023142184000001
【課題】封止部材の剥離の伸展を抑制する。
【解決手段】配線板26cのおもて面は他の領域よりも粗い圧痕領域23a1を含み、封止体30の配線板26cのおもて面に対向する封止体30のおもて面は圧痕領域23a1に正対する窪部30bを含む。これにより、封止体30と配線板26cの圧痕領域23a1との密着性が向上する。さらに、圧痕領域23a1上の封止体30の厚さは窪部30bが形成されているために、他の部分よりも薄くなる。したがって、封止体30の圧痕領域23a1での剥離が防止される。このため、剥離の伸展が圧痕領域23a1を通過する場合、圧痕領域23a1により剥離の伸展が抑制される。半導体チップ10の周辺の封止体30の剥離が抑制される。
【選択図】図3

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置は、パワー半導体チップと当該パワー半導体チップが配置された絶縁回路基板とリードフレームとを含み、封止部材で封止されている。パワー半導体チップは、パワーデバイスのスイッチング素子が用いられる。スイッチング素子は、例えば、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である(例えば、特許文献1を参照)。
特開2005-123495号公報
しかし、上記の半導体装置では、封止部材と、封止部材で封止される半導体装置の構成部品(パワー半導体チップ、絶縁回路基板、リードフレーム)との密着力は高くない。このため、構成部品に対する封止部材の剥離が発生しやすい。剥離が発生し、伸展すると、半導体装置の絶縁性が低下し、また、剥離箇所から水分が浸入してしまうおそれがある。このように半導体装置の信頼性が低下してしまう。
本発明は、このような点に鑑みてなされたものであり、封止部材の剥離の伸展が抑制された半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、半導体チップと、前記半導体チップがおもて面に接合された導電板と、前記半導体チップと前記導電板とを封止する封止部材と、を含み、前記導電板の前記おもて面は他の領域よりも粗い圧痕領域を含み、前記封止部材の前記導電板の前記おもて面に対向する封止おもて面は前記圧痕領域に正対する窪部を含む、半導体装置が提供される。
また、本発明の一観点によれば、半導体チップと導電板と先端の押圧面が粗面化された押圧ピンと封止部材とキャビティを内部に含む金型とを用意する用意工程と、前記半導体チップが配置された前記導電板を前記金型の前記キャビティにセットする金型セット工程と、前記キャビティ内で前記押圧ピンの前記押圧面で前記導電板のおもて面を押圧して、前記導電板の前記おもて面に他の領域よりも粗い圧痕領域を形成する圧痕形成工程と、前記押圧面で前記導電板を押圧しながら、前記キャビティ内に前記封止部材を充填し、前記キャビティ内が前記封止部材で封止されると前記押圧ピンを前記導電板の前記おもて面に対して略鉛直に離れる方向に抜き去る封止工程と、を含む半導体装置の製造方法が提供される。
開示の技術によれば、封止部材の剥離の伸展を抑制して、半導体装置の信頼性の低下を防止する。
第1の実施の形態の半導体装置の外観図である。 第1の実施の形態の半導体装置の横断面図である。 第1の実施の形態の半導体装置の縦断面図である。 第1の実施の形態の半導体装置の要部縦断面図である。 第1の実施の形態の半導体装置の製造方法を示すフローチャートである。 第1の実施の形態の半導体装置の製造方法に含まれる組み立て工程を示す図である。 第1の実施の形態の半導体装置の製造方法に含まれる金型セット工程(セット直後)を示す図である。 第1の実施の形態の半導体装置の製造方法に含まれる金型セット工程(加熱)を示す図である。 第1の実施の形態の半導体装置の製造方法に含まれる圧痕形成工程を示す図である。 第1の実施の形態の半導体装置の製造方法に含まれる圧痕形成工程で用いられる押圧ピンを示す図(その1)である。 第1の実施の形態の半導体装置の製造方法に含まれる圧痕形成工程で用いられる押圧ピンを示す図(その2)である。 第1の実施の形態の半導体装置の製造方法に含まれる圧痕形成工程後の要部縦断面図である。 第1の実施の形態の半導体装置の製造方法に含まれる封止工程を示す図である。 第1の実施の形態の半導体装置の製造方法に含まれる封止工程(押圧ピンの抜き去り中)を示す図である。 第1の実施の形態の半導体装置の製造方法に含まれる封止工程(押圧ピンの抜き去り後)を示す図である。 第1の実施の形態の半導体装置に対する圧痕領域の形成位置を説明するための図である。 第1の実施の形態(変形例1-1)の半導体装置の横断面図である。 第1の実施の形態(変形例1-1)の半導体装置の要部縦断面図である。 第2の実施の形態の半導体装置の横断面図である。 第2の実施の形態の半導体装置の縦断面図である。 第2の実施の形態(変形例2-1)の半導体装置の縦断面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図の半導体装置において、上側(+Z方向側)を向いた面を表す。同様に、「上」とは、図の半導体装置において、上側(+Z方向側)の方向を表す。「裏面」及び「下面」とは、図の半導体装置1において、下側(-Z方向側)を向いた面を表す。同様に、「下」とは、図の半導体装置1において、下側(-Z方向側)の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、80vol%以上含む場合を表す。
[第1の実施の形態]
第1の実施の形態における半導体装置1について、図1~図4を用いて説明する。図1は、第1の実施の形態の半導体装置の外観図である。なお、図1(A)は、図1(B)の半導体装置1を+Y方向に視た側面図である。図1(B)は、半導体装置1の平面図である。図2は、第1の実施の形態の半導体装置の横断面図であり、図3は、第1の実施の形態の半導体装置の縦断面図である。なお、図2は、図1(A)の一点鎖線Z-Zにおける断面図である。図3は、図2の一点鎖線Y1-Y1における断面図である。また、図2では、酸化膜の図示を省略している。図4は、第1の実施の形態の半導体装置の要部縦断面図である。さらに、図4は、図3の圧痕領域23a1を含む周辺を拡大して示している。
まず、半導体装置1は、図1に示されるように、封止体30により部品全体が封止されて立体形状を成している。封止体30は、上面31と上面31の反対側の下面32と長側面33,35と短側面34,36とでおもて面側、裏側、四方がそれぞれ囲まれている。また、封止体30は、2つの締結孔30aがそれぞれ形成されている。
上面31及び下面32は平面視で矩形状(長方形状)を成している。上面31及び下面32はX-Y面に平行であって、同一の形状を成している。なお、上面31の±X方向の両端は、-Z方向に折れ曲がっている。下面32の±X方向の両端は、+Z方向に折れ曲がっている。
短側面34,36は、上面31及び下面32に対して略直角(X-Z面に平行)に、上面31及び下面32の(それぞれ+Y方向側及び-Y方向側の)短辺側を接続している。短側面34,36は同一の形状を成しており、側面視で、六角形(図1(A)を参照)を成している。長側面33,35は、上面31及び下面32に対して略直角(Y-Z面に平行)に、上面31及び下面32の長辺側を接続している。長側面33,35は同一の形状を成しており、側面視で、矩形状を成している。
2つの締結孔30aは、短側面34,36側であって、長側面33,35に平行な中心線Cに沿って形成された封止体30を貫通する孔であってよい。半導体装置1を所定箇所にボルトで締結する際に、この締結孔30aが用いられる。なお、締結孔30aの径はボルトが挿通できればよい。また、締結孔30aの形成箇所は一例である。半導体装置1が、例えば、冷却ユニットに配置されて、締結孔30aにボルトが挿通されて、挿通されたボルトにより冷却ユニットに締結される。なお、冷却ユニットは、接触された半導体装置1の裏面を冷却するものである。冷却ユニットは、例えば、放熱ベース基板、ヒートシンク、水冷による冷却装置が挙げられる。
また、封止体30の上面31には複数の窪部30bが形成されている。窪部30bは、封止体30の上面31の長側面33,35に平行な中心線に沿って、当該中心線から長側面33側に寄って一列に並んで形成されている。窪部30bは、封止体30を貫通しておらず、封止体30の上面31から封止体30の厚さの5%以上、80%以下、入り込んでいる凹部である。窪部30bの詳細については後述する。
このような封止体30の上面31及び下面32と短側面34,36と長側面33,35の接続箇所はR面取り、C面取りされていてもよい。なお、封止体30の上面31及び下面32の±X方向の両端は折れ曲がっている場合を示している。上面31及び下面32の±X方向の両端は必ずしも折れ曲がらずに、全面が同一平面の平板状を成してもよい。この場合、短側面34,36は側面視で矩形状を成す。したがって、封止体30は直方体状を成してもよい。
なお、封止体30は、例えば、熱硬化性樹脂と熱硬化性樹脂に含有される充填剤とを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂またはマレイミド樹脂である。このような封止部材の一例として、充填剤が含有されたエポキシ樹脂がある。充填剤は、無機物が用いられる。無機物の例として、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムがある。
半導体装置1は、封止体30の長側面33,35から複数の主電流リードフレーム21及び複数の制御リードフレーム22がそれぞれ延伸している。複数の主電流リードフレーム21及び複数の制御リードフレーム22の途中は折れ曲がってもよい。折れ曲がった複数の主電流リードフレーム21及び折れ曲がった複数の制御リードフレーム22のそれぞれの端部は、+Z方向に延伸してもよい。なお、本実施の形態において、主電流リードフレーム及び制御リードフレームを特に区別しない場合には、主電流リードフレーム21及び制御リードフレーム22として説明する。
なお、半導体装置1は、封止体30の含まれる後述する金属ベース基板25を備えている。金属ベース基板25の裏面は封止体30の下面32と同一平面を成し、下面32から表出されている(例えば、図3を参照)。なお、金属ベース基板25の裏面は、封止体30の下面32から外側(-Z方向)に突出していてもよい。
このような半導体装置1は、図2及び図3に示されるような部品が封止体30により封止されている。すなわち、半導体装置1は、6つの半導体チップ10と制御IC(Integrated Circuit)11と主電流リードフレーム21(主電流リードフレーム21a~21gを含む)と制御リードフレーム22(制御リードフレーム22a~22cを含む)と金属ベース基板25とを含む。
また、半導体装置1では、制御リードフレーム22、制御IC11、半導体チップ10、主電流リードフレーム21との間が適宜、ワイヤにより電気的に接続されている。なお、図2では、半導体チップ10と主電流リードフレーム21とを直接接続するワイヤ24aを図示している。
半導体チップ10は、炭化シリコンを主成分として構成されたパワーMOSFETからなるスイッチング素子を含んでいてよい。このような半導体チップ10は、おもて面に、制御電極10aとしてゲート電極、及び、主電極である出力電極10bとしてソース電極をそれぞれ備えている。制御電極10aはおもて面の側部の中央に、出力電極10bはおもて面の中央部にそれぞれ設けられている。また、半導体チップ10は、裏面に主電極である入力電極としてドレイン電極を備えている。
または、半導体チップ10は、シリコンを主成分として構成されたRC(Reverse Conducting)-IGBTのスイッチング素子を含んでよい。RC-IGBTは、IGBT及びFWD(Free Wheeling Diode)を1チップ内に構成しているものである。半導体チップ10もまたおもて面に、制御電極10aとしてゲート電極、及び、主電極である出力電極10bとしてエミッタ電極を、裏面に主電極の入力電極としてコレクタ電極をそれぞれ備えている。
半導体チップ10の厚さは、例えば、180μm以上、220μm以下であって、平均は、200μm程度である。また、図2では、6つの半導体チップ10が設けられている場合を示しているに過ぎない。6つに限らず、半導体装置1の仕様等に応じた個数を設けることができる。
または、6つの半導体チップ10に代わり、6組のスイッチング素子を含む半導体チップ及びダイオード素子を含む半導体チップを用いてもよい。スイッチング素子を含む半導体チップは、例えば、パワーMOSFET、IGBTである。このような半導体チップは、例えば、裏面に入力電極としてドレイン電極(IGBTではコレクタ電極)を、おもて面に、制御電極としてゲート電極及び出力電極としてソース電極(IGBTではエミッタ電極)をそれぞれ備えている。また、ダイオード素子を含む半導体チップは、SBD(Schottky Barrier Diode)、PiN(P-intrinsic-N)ダイオード等のFWDである。このような半導体チップは、裏面に入力電極としてカソード電極を、おもて面に出力電極としてアノード電極をそれぞれ備えている。
複数の制御IC11は、制御リードフレーム22に接合部材を介して配置されている。また、制御IC11は、半導体チップ10の制御電極10aにワイヤ(図3のワイヤ24bを参照)に直接接続されている。制御IC11は、制御リードフレーム22から入力された制御信号に応じて、半導体チップ10の制御電極10aに制御信号を入力する。
主電流リードフレーム21は、表面に酸化膜23aが形成されている。このような主電流リードフレーム21は、主電流リードフレーム21a~21gを含んでいる。主電流リードフレーム21a~21dは、接合部21a1~21d1と連係部21a2~21d2と端子部21a3~21d3とを一体的に含んでいる。接合部21a1~21d1は、配線板26a~26dに接合されている。この接合は、例えば、はんだ接合、超音波接合であってよい。接合部21a1~21d1は、平板状を成し、配線板26a~26dに平行を成している。連係部21a2~21d2は、配線板26a~26dに対して傾斜しており、接合部21a1~21d1と端子部21a3~21d3とを連係する。端子部21a3~21d3は、配線板26a~26d(封止体30の下面32)に対して+Z方向に位置している。端子部21a3~21d3は、封止体30の長側面33から外側(-X方向)に延伸している。また、主電流リードフレーム21e~21gは、側面視で、端子部21a3~21d3と同じ高さに位置する。主電流リードフレーム21e~21gは、封止体30の長側面33から外側(-X方向)に延伸している。
制御リードフレーム22は、表面に酸化膜23bが形成されている。制御リードフレーム22は平面視で、金属ベース基板25の長側面35側に配置されている。制御リードフレーム22は、端子部21a3~21d3及び主電流リードフレーム21e~21gと同じ高さに位置する。このような制御リードフレーム22は、制御リードフレーム22a~22cを含んでいる。なお、図2に示す制御リードフレーム22は、制御リードフレーム22b,22c以外は制御リードフレーム22aとする。
制御リードフレーム22b,22cは、制御ダイパッド部22b1,22c1と連係部22b2,22c2と端子部22b3,22c3,22c4とを含んでいる。複数の制御ダイパッド部22b1,22c1は、制御リードフレーム22b,22cにそれぞれ含まれている。制御ダイパッド部22b1,22c1には制御IC11がそれぞれ設けられている。連係部22b2,22c2は、制御ダイパッド部22b1,22c1と端子部22b3,22c3,22c4とを連係している。連係部22b2,22c2は、長側面35に対して平行を成し、制御ダイパッド部22b1,22c1が接続される部分を含む。端子部22b3の一端部は連係部22b2に接続され、端子部22b3の他端部は、封止体30の長側面35から外側(+X方向)に延伸している。端子部22c3,22c4の一端部は連係部22c2に接続され、端子部22c3,22c4の他端部は、封止体30の長側面35から外側(+X方向)に延伸している。
このような主電流リードフレーム21及び制御リードフレーム22は、導電性に優れた金属を主成分として構成されている。このような金属は、銅あるいは銅合金である。主電流リードフレーム21及び制御リードフレーム22に対して、耐食性を向上させるために、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル-リン合金、ニッケル-ボロン合金が挙げられる。
金属ベース基板25は、平面視で矩形状を成し、半導体チップ10及び裏面を除く表面に酸化膜23aが形成されている。金属ベース基板25は、導電板の具体例である配線板26a~26dと絶縁層27と放熱板28とを有している。配線板26a~26dは、導電性に優れた金属を主成分として構成されている。このような金属は、銅あるいは銅合金である。配線板26a~26dに対して、耐食性を向上させるために、めっき処理が施されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル-リン合金、ニッケル-ボロン合金が挙げられる。配線板26a~26dは、絶縁層27のおもて面に±Y方向に沿って一列に形成されている。なお、配線板26a~26dには、主電流リードフレーム21が接合されている。
配線板26aは、平面視で略矩形状を成している。配線板26aは、絶縁層27の+X方向側の長辺及び絶縁層27の+Y方向側の短辺に及んでいる。配線板26aの-X方向側及び-Y方向側の角部には切り欠き領域が形成されている。配線板26aのおもて面に3つの半導体チップ10が接合部材(図示を省略)を介して一列に配置されている。配線板26b~26dは、平面視で略L字型を成している。配線板26b~26dは、絶縁層27の+X方向側の長辺まで及んでいる。配線板26b~26dのおもて面に半導体チップ10が接合部材(図示を省略)を介して一列にそれぞれ配置されている。なお、6つの半導体チップ10は、制御電極10aが+X方向(長側面35)を向いて配置されている。
なお、半導体チップ10を配線板26a~26dに接合する接合部材は、はんだまたは焼結金属であってよい。はんだは、所定の合金を主成分とする鉛フリーはんだにより構成される。所定の合金とは、例えば、錫-銀からなる合金、錫-亜鉛からなる合金、錫-アンチモンからなる合金のうち少なくともいずれかの合金である。はんだには、例えば、銅、ビスマス、インジウム、ニッケル、ゲルマニウム、コバルトまたはシリコンの添加物が含まれてもよい。焼結金属は、銀を主成分とする金属により構成される。また、制御IC11もまた同様に制御リードフレーム22b,22cの制御ダイパッド部22b1,22c1に接合部材により接合されてよい。
このような配線板26a~26dは、絶縁層27の一方の面に形成された導電性の板または箔をエッチングして生成され、または、導電性の板を絶縁層27の一方の面に貼り合わせて生成される。なお、配線板26a~26dの厚さは、好ましくは、0.10mm以上、1.00mm以下であり、より好ましくは、0.20mm以上、0.50mm以下である。なお、配線板26a~26dは一例である。必要に応じて、配線板の個数、形状、大きさ等を適宜選択してもよい。
絶縁層27は、エポキシ樹脂、無機物フィラーを混合したエポキシ樹脂、ポリイミド、または、ポリテトラフルオロエチレンのいずれかにより構成されている。なお、絶縁層27の厚さは、好ましくは、0.09mm以上、0.15mm以下である。
放熱板28は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、めっき材を放熱板28の表面に形成することができる。めっき材は、例えば、ニッケル、ニッケル-リン合金、ニッケル-ボロン合金が挙げられる。放熱板28の裏面は、既述の通り、封止体30の下面32に同一平面を成して表出されている。この放熱板28の裏面(封止体30の下面32)に冷却器(図示を省略)をはんだまたは銀ろう等を介して取り付けて放熱性を向上させることができる。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。冷却器は、例えば、複数のフィンを備えるヒートシンク並びに水冷による冷却装置が挙げられる。また、放熱板28は、このような冷却器と一体化されてもよい。その場合は、熱伝導性に優れた金属により構成されてよい。このような金属は、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金が挙げられる。そして、耐食性を向上させるために、めっき材をめっき処理により表面に形成してもよい。めっき材は、例えば、ニッケル、ニッケル-リン合金、ニッケル-ボロン合金が挙げられる。なお、放熱板28の厚さは、好ましくは、0.1mm以上、2.0mm以下である。
このような金属ベース基板25に含まれる配線板26a~26dの表面(半導体チップ10を除く)には、既述の通り、酸化膜23aが形成されている。同様に、配線板26a~26dに接合されている主電流リードフレーム21a~21gの表面にも酸化膜23aが形成されている。また、制御リードフレーム22の表面(制御IC11を除く)にも酸化膜23bが形成されている。なお、酸化膜23a,23bは、例えば、銅を含む酸化物により構成されている。酸化膜23a,23bの厚さの平均は、20nm以上、30nm以下であって、平均25nm程度である。また、酸化膜23aの圧痕領域23a1では酸化膜23aに圧痕が形成されている。さらに、封止体30の圧痕領域23a1に正対して、上面31に窪部30bが形成されている。窪部30bは封止体30の上面31から下面32へ向かう方向(-Z方向)に窪んだ凹状を成している。なお、窪部30bの内壁は必ずしも窪部30bの底面に対して垂直でなくてもよい。窪部30bの内壁は窪部30bの底面に対して±15°程度、傾斜していてもよい。
以下、酸化膜23aの圧痕領域23a1及び封止体30の圧痕領域23a1に正対する窪部30bについて図4を例示して説明する。金属ベース基板25において、特に、配線板26a~26dの表面(おもて面及び側面)に酸化膜23aが形成されている。例えば、図4に示されるように、配線板26cは半導体チップ10の配置領域を除いて酸化膜23aが形成されている。
配線板26cの圧痕領域23a1の酸化膜23aに圧痕が形成されている。すなわち、配線板26cの圧痕領域23a1は他の領域よりも粗面化されて粗く構成されている。酸化膜23aに対する圧痕は、後述するように酸化膜23aを圧壊することで形成される。圧痕領域23a1において圧痕が形成された酸化膜23aの隙間から配線板26cが露出している。封止体30は、酸化膜23aの圧痕領域23a1のおもて面及び隙間を封止している。すなわち、圧痕領域23a1において配線板26cは当該隙間から封止体30に密着している。封止体30は、酸化膜23aに対して密着性は低いものの、配線板26cに対しては密着性が高い。このため、封止体30は、酸化膜23aの圧痕領域23a1から表出される配線板26cに密着する。したがって、封止体30は圧痕領域23a1の配線板26cに対して密着するため、圧痕領域23a1において封止体30の剥離の発生が防止され、また、封止体30の剥離の伸展が防止される。
さらに、酸化膜23aの圧痕領域23a1は他の領域よりも粗く構成されている。このため、酸化膜23aの圧痕領域23a1は、封止体30に対するアンカー効果を奏し封止体30に対する密着力が向上する。さらに、封止体30の圧痕領域23a1に正対して窪部30bが形成されている。このため、封止体30は圧痕領域23a1における厚さは他の部分よりも薄くなる。そのため、圧痕領域23a1では、熱による封止体30の熱膨張量が周囲の領域よりも小さくなる。この結果、圧痕領域23a1における熱応力はその周辺よりも小さくなる。これからも、封止体30の圧痕領域23a1での剥離が防止される。封止体30において剥離の伸展が圧痕領域23a1を通過する場合、圧痕領域23a1で剥離の伸展が抑制される。このため、半導体チップ10の近傍に剥離の伸展が及ばず、半導体チップ10の近傍の封止体30の剥離が抑制される。
このような圧痕領域23a1では、配線板26c上に酸化膜23aがある程度残存していてもよく、少なくとも、配線板26cが露出して封止体30に密着できることが好ましい。圧痕領域23a1では、酸化膜23aが全て除去されることがより好ましい。
酸化膜23aの圧痕領域23a1の算術平均粗さは、酸化膜23aの厚さの半分程度である。また、酸化膜23aの圧痕領域23a1はそれ以外の領域よりも厚さが薄くてもよい。なお、ここでは、図4に示す配線板26cの場合について説明した。配線板26cに限らず、圧痕領域23a1が形成された配線板は、図4と同様に圧痕領域23a1と圧痕領域23a1に対向する窪部30bを含み、上記と同様に封止体30の剥離の発生を抑制し、剥離の伸展を抑制する。
次いで、半導体装置1の製造方法について、図5を用いて説明する。図5は、第1の実施の形態の半導体装置の製造方法を示すフローチャートである。まず、半導体装置1の構成部品を用意する用意工程(図5のステップS1)を行う。半導体装置1の構成部品は、例えば、半導体チップ10、制御IC11、主電流リードフレーム21及び制御リードフレーム22がタイバーで一体的に連なったリードフレーム、金属ベース基板25、封止体30の原料である封止部材が用意される。また、構成部品の用意に加えて、半導体装置1を製造するために用いられる製造装置も用意される。製造装置は、例えば、封止するための封止金型3、押圧ピン4が挙げられる。
次いで、半導体組立体を組み立てる組み立て工程(図5のステップS2)を行う。ここで、組み立て工程について、図6を用いて説明する。図6は、第1の実施の形態の半導体装置の製造方法に含まれる組み立て工程を示す図である。なお、図6は、図4に対応する箇所での断面図である。
金属ベース基板25の配線板26a~26dにリードフレームに連なっている主電流リードフレーム21a~21dの接合部21a1~21d1を接合する。配線板26a~26dに半導体チップ10を接合部材により接合する。また、リードフレームに連なっている制御リードフレーム22b,22cの制御ダイパッド部22b1,22c1に制御IC11を接合する。半導体チップ10の出力電極10bとリードフレームに連なっている主電流リードフレーム21b~21gとをワイヤで直接接続する。また、半導体チップ10の制御電極10a及び制御IC11並びに制御IC11及び制御リードフレーム22をワイヤでそれぞれ直接接続する。このようにして、図6に示される半導体組立体2が組み立てられる。
次いで、封止金型に半導体組立体2をセットする金型セット工程(図5のステップS3)を行う。ここで、金型セット工程について、図7及び図8を用いて説明する。図7は、第1の実施の形態の半導体装置の製造方法に含まれる金型セット工程(セット直後)を示す図であり、図8は、第1の実施の形態の半導体装置の製造方法に含まれる金型セット工程(加熱)を示す図である。
金型セット工程で用いられる封止金型3は、下部金型3a及び上部金型3bを含んでいる。なお、上部金型3bは後述する押圧ピンが挿抜可能な開口孔(図示を省略)が形成されている。また、下部金型3a及び上部金型3bを重ね合わせると内部にキャビティ3cが構成される。下部金型3a及び上部金型3bを予め所定の温度に加熱しておく。
大気中下で、ステップS2で組み立てられた半導体組立体2を下部金型3a及び上部金型3bにより挟持する。これにより、図7に示されるように、半導体組立体2の主電流リードフレーム21及び制御リードフレーム22が下部金型3a及び上部金型3bにより挟持される。また、半導体組立体2の半導体チップ10、制御IC11、ワイヤ24a,24b、金属ベース基板25がキャビティ3cに収納される。
すると、封止金型3のキャビティ3c内に収納された半導体組立体2の構成部品の表面に酸化膜23a,23bが形成されだす。十分に時間が経過すると、図8に示されるように、封止金型3のキャビティ3c内に収納された半導体組立体2の構成部品の表面に酸化膜23a,23bが形成される。なお、半導体組立体2の封止金型3の外側でも熱伝導されて加熱された主電流リードフレーム21及び制御リードフレーム22の部分に酸化膜が形成されることがある。
次いで、押圧ピンで押圧して圧痕を形成し、また、押圧した押圧ピンの押圧を維持する圧痕形成工程(図5のステップS4)を行う。ここで、圧痕形成工程について、図9及び図12を用いて説明し、押圧ピンについて図10及び図11を用いて説明する。図9は、第1の実施の形態の半導体装置の製造方法に含まれる圧痕形成工程を示す図である。図10及び図11は、第1の実施の形態の半導体装置の製造方法に含まれる圧痕形成工程で用いられる押圧ピンを示す図である。なお、図10(A),(B)は、押圧ピン4の下端部の押圧面4aを示している。図10(1)は、図10(A),(B)の押圧面4aの平面図を示している。図10(2)は、図10(1)の一点鎖線Y-Yにおける断面図を示している。また、図11(A)は、図10とは異なる押圧面4aの拡大断面図である。図11(B)は、図10とは異なる押圧面4aの先端の拡大断面図である。図12は、第1の実施の形態の半導体装置の製造方法に含まれる圧痕形成工程後の要部縦断面図である。
ステップS3で酸化膜23aが形成された半導体組立体2に含まれる金属ベース基板25のおもて面に対して、上部金型3bから押圧ピン4を垂直に挿入する。押圧ピン4は、柱状を成しており、下端部に押圧面4aを含んでいる。押圧ピン4は柱状(棒状)であればよく、例えば、四角柱状、円柱状でもよい。また、押圧面4aは押圧ピン4を金属ベース基板25のおもて面に対して垂直に挿入されると、当該おもて面に対して略水平を成す。
このような押圧面4aは、粗面化されて凹凸が形成されている。押圧面4aは、例えば、図10(A)に示されるように、一方向に凹凸が形成されている。すなわち、その断面は、ギザギザ状(複数の逆V字状)を成している。押圧面4aはこのような複数の逆V字状を含めばよく、一方向に限らず、ランダムの方向に複数形成されていてもよい。この場合は、鋭角な頂点が複数形成される。頂点を通る断面が逆V字状になる。また、押圧面4aは、図10(B)に示されるように、尖塔状の複数のスパイクが形成されていてもよい。また、図10(2)の押圧面4aの逆V字の頂点間のピッチは、例えば、5μm以上、50μm以下である。また、押圧面4aの凹凸の高さは、例えば、5μm以上、20μm以下であって、平均10μm程度である。また、押圧面4aの径は、例えば、1.0mm以上、1.5mm以下であってよい。
挿入された押圧ピン4の押圧面4aは、金属ベース基板25の半導体チップ10の長側面33側の角部近傍に当接する。押圧面4aの金属ベース基板25に対する当接箇所は、図2に例示するように、配線板26a~26d並びに絶縁層27上の丸印に当接する。例えば、押圧ピン4の押圧面4aは、金属ベース基板25の配線板26cの半導体チップ10の角部近傍に当接する。さらに、押圧ピン4を下部金型3a側に押圧すると、図12に示されるように、粗面化された押圧面4aにより酸化膜23aが圧壊される。これにより、押圧面4aが酸化膜23aを突き破って配線板26cに突き刺さる。押圧面4aの凹凸が酸化膜23aに転写される。そして、このようにして押圧された押圧ピン4の下部金型3a側に対する押圧を維持する。
また、図10に示す逆V字状の押圧面4aでこのような押圧を実現する他の例としては、図11(A)に示すように押圧面4aの先端の曲率は一定が保たれてよい。このような押圧面4aにより、金属ベース基板25に対して点接触が実現される。このため、粗面化された押圧面4aが酸化膜23aを突き破って配線板26cに突き刺さる。
また、粗面化された押圧面4aの先端が曲率を持たずに平坦であってもよい(図11(B))。但し、このように突起の先端が平坦である押圧面4aの突起間が狭すぎる場合には、押圧面4aの全体を実質的に平坦面と見なすことができ、酸化膜23aを確実に突き破ることができない。押圧面4aの先端が酸化膜23aを突き破るには、押圧面4aの各突起の径(または幅)が十分小さいことを要する。これにより、押圧面4aの突起ごとの圧力が向上する。また、押圧ピン4の限られた押圧面4aの領域の範囲であれば、突起の径(または幅)を十分小さくするためには、突起間の間隔が広く構成される。すなわち、押圧面4aにおける突起は疎の状態となる。このような押圧面4aにより、金属ベース基板25に対して点接触が実現される。このため、粗面化された押圧面4aが酸化膜23aを突き破って配線板26cに突き刺さる。
次いで、封止金型3のキャビティ3c内に封止部材を充填して、キャビティ3c内を封止する封止工程(図5のステップS5)を行う。ここで、封止工程について、図13~図15を用いて説明する。図13は、第1の実施の形態の半導体装置の製造方法に含まれる封止工程を示す図である。図14は、第1の実施の形態の半導体装置の製造方法に含まれる封止工程(押圧ピンの抜き去り中)を示す図であり、図15は、第1の実施の形態の半導体装置の製造方法に含まれる封止工程(押圧ピンの抜き去り後)を示す図である。
封止金型3のキャビティ3c内に封止部材30cを充填する。なお、封止部材30cは、既述の封止体30と同様の材質により構成されている。封止部材30cは、例えば、主電流リードフレーム21の間の封止金型3から制御リードフレーム22側(+X方向)に一斉に充填される。この際、封止金型3は加熱されて、一定の温度に維持されている。また、金属ベース基板25は押圧ピン4により下部金型3a側に押圧されている。このため、封止部材30cの流れによる金属ベース基板25の位置ずれが防止される。このようにして、図13に示されるように、キャビティ3c内の全体が封止部材30cで封止される。
封止部材30cが完全に固化する前に、押圧ピン4を金属ベース基板25に対して離れる方向(+Z方向)に抜き去る。例えば、図14に示されるように、押圧ピン4の押圧面4aが金属ベース基板25の配線板26cから鉛直上方に離れて、その位置で維持される間に、完全に固化されていない封止部材30cが、押圧面4aが抜き去られた後の圧痕領域23a1に入り込む。押圧面4aが抜き去られた後の圧痕領域23a1には、酸化膜23aが圧壊されて、酸化膜23aの隙間から配線板26cが露出している。圧痕領域23a1に入り込む封止部材30cはさらに酸化膜23aの隙間から配線板26cに流れ込む。
金属ベース基板25から離間させた位置で維持されている押圧ピン4を、封止部材30cが殆ど固化した後に封止金型3から完全に抜き去る。すると、図15に示されるように、封止部材30cの圧痕領域23a1に正対する上部に窪部30bが形成される。この窪部30bの底面には押圧ピン4の粗面化された押圧面4aが転写される。窪部30bの底面の算術平均粗さは、押圧ピン4の押圧面4aの算術平均粗さと同じかまたは押圧面4aの平均算術粗さよりも小さい。また、圧痕領域23a1の酸化膜23aの算術平均粗さもまた、押圧ピン4の押圧面4aの算術平均粗さと同じかまたは押圧面4aの平均算術粗さよりも小さい。
次いで、封止部材30cが完全に固化することで封止体30となり、封止金型3を除去する金型除去工程(図5のステップS6)を行う。封止体30が十分に冷却すると、封止金型3の下部金型3a及び上部金型3bを分離して除去する。これにより、封止体30で封止された半導体組立体2が得られる。このような半導体組立体2から封止体30のバリや、リードフレームのタイバー、主電流リードフレーム21、制御リードフレーム22の不要箇所を除去する。これにより、図1及び図2に示した半導体装置1が得られる。
次に、金属ベース基板25に対する圧痕領域23a1の形成位置について、図16を用いて説明する。図16は、第1の実施の形態の半導体装置に対する圧痕領域の形成位置を説明するための図である。なお、図16では、圧痕領域23a1の形成位置を説明するために金属ベース基板25の例を示しているに過ぎない。封止体30及び酸化膜23aの図示は省略している。金属ベース基板25は、簡単のため、平面視で矩形状を成している。すなわち、絶縁層27並びに絶縁層27上に形成されている配線板26eもそれぞれ平面視で矩形状を成している。配線板26eは、辺26e1~26e4で周囲が囲まれている。また、角部26e5は、辺26e1,26e2により構成されている。角部26e6は、辺26e2,26e3により構成されている。角部26e7は、辺26e3,26e4により構成されている。角部26e8は、辺26e4,26e1により構成されている。また、配線板26eのおもて面には、2つの半導体チップ10が±Y方向に沿ってそれぞれ配置されている。
このような金属ベース基板25上を封止する封止体30は、配線板26eの角部26e5~26e8に剥離が生じる場合が多い。角部26e5~26e8に生じた剥離を起点にして、剥離が配線板26eの内側に向かって伸展する(図16の角部26e5~26e8を起点とする扇状の範囲に向かって伸展する)。剥離の伸展先に半導体チップ10が存在すると、半導体チップ10の周りの封止体30の剥離が生じてしまい、半導体装置1の不良の原因となってしまうおそれがある。
そこで、圧痕領域23a1は、半導体チップ10に対して、配線板26eの角部26e5~26e8に面する範囲に形成されることを要する。なお、圧痕領域23a1は、このような半導体チップ10の配線板26eの角部26e5~26e8に面する範囲の少なくとも1つに形成されればよい。図16では、配線板26eの半導体チップ10の角部26e5~26e8側の破線領域内に圧痕領域23a1が形成されることを要する。これにより、配線板26eの角部26e5~26e8で生じた剥離の伸展が半導体チップ10に及んでしまうことを防止することができる。
また、封止体30の角部26e5~26e8に発生した剥離は、配線板26eの内側に向かうもの以外に、辺26e1~26e4の近傍を辺26e1~26e4に沿って伸展することがある(図16の辺26e1~26e4を含む破線で囲まれた範囲である周縁部を伸展する)。なお、剥離の辺26e1~26e4の周縁部の伸展は、剥離が配線板26eの内側に向かう伸展と共に、または、単独で生じる。このため、少なくとも1つの圧痕領域23a1は、角部26e5~26e8に面する範囲、または、辺26e1~26e4の周縁部の少なくとも一方の範囲に形成されてよい。
なお、第1の実施の形態の半導体装置1では、圧痕領域23a1が配線板26a~26d上の半導体チップ10に対して長側面33側に形成されている。圧痕領域23a1は、配線板26a~26d上の半導体チップ10に対して長側面35側に形成してもよい。
上記半導体装置1は、半導体チップ10と、半導体チップ10がおもて面に接合された配線板26a~26dと、半導体チップ10と配線板26a~26dとを封止する封止体30とを含んでいる。配線板26a~26dのおもて面は他の領域よりも粗い圧痕領域23a1を含み、封止体30の配線板26a~26dのおもて面に対向する封止体30の上面31は圧痕領域23a1に正対する窪部30bを含む。これにより、封止体30と配線板26a~26dの圧痕領域23a1との密着性が向上する。さらに、圧痕領域23a1上の封止体30の厚さは窪部30bが形成されているために、他の部分よりも薄くなる。したがって、封止体30の圧痕領域23a1での剥離が防止される。このため、剥離の伸展が圧痕領域23a1を通過する場合、圧痕領域23a1により剥離の伸展が抑制される。半導体チップ10の周辺の封止体30の剥離が抑制される。この結果、半導体装置1の信頼性の低下が抑制される。
(変形例1-1)
変形例1-1では、金属ベース基板25の絶縁層27に対して圧痕領域23a1を形成する場合について、図17及び図18を用いて説明する。図17は、第1の実施の形態(変形例1-1)の半導体装置の横断面図である。図18は、第1の実施の形態(変形例1-1)の半導体装置の要部縦断面図である。なお、図17は、図2の一点鎖線Y2-Y2の断面図である。図18は、図17の圧痕領域23a1を含む周辺を拡大して示している。
金属ベース基板25の絶縁層27に対して押圧ピン4を押圧してもよい。例えば、図17及び図18並びに図2では配線板26aの短側面36側に圧痕領域23a1が形成されている。この場合の圧痕領域23a1は、第1の実施の形態と同様に形成される。
図18に示されるように、絶縁層27の圧痕領域23a1の酸化膜23aに圧痕が形成されている。この場合も、圧痕領域23a1において圧痕が形成された酸化膜23aの隙間から絶縁層27が露出している。酸化膜23aの圧痕領域23a1が封止体30に対してアンカー効果を奏し、圧痕領域23a1に対する封止体30の密着力が向上する。また、封止体30は、酸化膜23aの圧痕領域23a1の隙間を封止している。すなわち、圧痕領域23a1において絶縁層27は当該隙間から封止体30に密着している。封止体30は、絶縁層27に対して同様に樹脂により構成されているため絶縁層27に対して密着性が高い。このため、封止体30は圧痕領域23a1の絶縁層27に対して密着するため、封止体30の剥離の発生が防止され、また、封止体30の剥離の伸展が防止される。
さらに、絶縁層27の圧痕領域23a1は他の領域よりも粗く構成されている。このため、絶縁層27の圧痕領域23a1は、封止体30に対するアンカー効果を奏し封止体30に対する密着力が向上する。さらに、封止体30の圧痕領域23a1に正対して窪部30bが形成されている。このため、封止体30は圧痕領域23a1における厚さは他の部分よりも薄くなる。これからも、封止体30の圧痕領域23a1での剥離が防止される。封止体30において剥離の伸展が圧痕領域23a1を通過する場合、圧痕領域23a1で剥離の伸展が抑制される。このため、半導体チップ10の近傍に剥離の伸展が及ばず、半導体チップ10の近傍の封止体30の剥離が抑制される。
[第2の実施の形態]
第2の実施の形態では、金属ベース基板25に変わって、ダイパッドが一体的に形成されたリードフレームを用いる場合について、図19及び図20を用いて説明する。図19は、第2の実施の形態の半導体装置の横断面図であり、図20は、第2の実施の形態の半導体装置の縦断面図である。以下では、第1の実施の形態と異なる構成部品を主に説明する。また、半導体装置1aの外観の平面図は図1を参照することができる。
半導体装置1aは、図19及び図20に示されるような部品が封止体30により封止されている。すなわち、半導体装置1aは、6つの半導体チップ10と制御IC11と主電流リードフレーム21(主電流リードフレーム21a~21gを含む)と制御リードフレーム22(制御リードフレーム22a~22cを含む)と絶縁シート29を含む。
主電流リードフレーム21は、主電流リードフレーム21a~21gを含んでいる。主電流リードフレーム21a~21dは、導電板の具体例であるダイパッド部21a4~21d4と連係部21a2~21d2と端子部21a3~21d3とを一体的に含んでいる。
ダイパッド部21a4~21d4は、第1の実施の形態の配線板26a~26dに代わり設けられている。ダイパッド部21a4~21d4は、絶縁シート29のおもて面に±Y方向に沿って一列に形成されている。ダイパッド部21a4は、平面視で略矩形状を成している。ダイパッド部21a4のおもて面に3つの半導体チップ10が接合部材(図示を省略)を介して一列に配置されている。ダイパッド部21b4~21d4は、平面視で略L字型を成している。ダイパッド部21b4~21d4のおもて面に半導体チップ10が接合部材(図示を省略)を介して一列にそれぞれ配置されている。なお、6つの半導体チップ10は、制御電極10aが+X方向(長側面35)を向いて配置されている。
絶縁シート29は、シート状を成している。絶縁シート29もまた、熱硬化性樹脂と当該樹脂に含有されている無機物フィラーとを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂を含む群から選択される少なくとも1種を主成分とする。好ましくは、熱硬化性樹脂は、エポキシ樹脂を主成分とする。フィラーには、高絶縁で高熱伝導の酸化アルミニウム、窒化アルミニウム、窒化珪素、窒化硼素を含む群から選択される少なくとも1種を主成分とする無機物が用いられる。また、絶縁シート29は封止体30と同じ熱硬化性樹脂を主成分とすることが好ましい。より好ましくは、絶縁シート29の熱硬化性樹脂は、エポキシ樹脂を主成分とすることがさらに好ましい。
ダイパッド部21a4~21d4と共に絶縁シート29は封止体30に封止されている。絶縁シート29の裏面は封止体30の下面32と同一平面を成し、下面32から表出されている(例えば、図3を参照)。または、表出する絶縁シート29の裏面(封止体30の下面32)は封止体30の下面32から-Z方向に突出していてもよい。
また、半導体装置1aでは、ダイパッド部21a4に設けられた3つの半導体チップ10のうち両端の半導体チップ10の短側面34,36側であって長側面33側の角部近傍に圧痕領域23a1が形成されている。さらに、この場合でも、封止体30の圧痕領域23a1に正対する上面31に窪部30bが形成されている。
このような半導体装置1aでも、第1の実施の形態と同様に、図5のフローチャートに沿って製造することができる。まず、半導体装置1aの構成部品を用意する用意工程(図5のステップS1)を行う。半導体装置1aの構成部品は、例えば、半導体チップ10、制御IC11、主電流リードフレーム21及び制御リードフレーム22がタイバーで一体的に連なったリードフレーム、絶縁シート29、封止体30の原料である封止部材が用意される。なお、リードフレームに含まれる主電流リードフレーム21の連係部21a2~21d2にダイパッド部21a4~21d4が一体的に接続されている。また、構成部品の用意に加えて、半導体装置1aを製造するために用いられる製造装置も用意される。製造装置は、例えば、封止するための封止金型3、押圧ピン4が挙げられる。
次いで、半導体組立体を組み立てる組み立て工程(図5のステップS2)を行う。半導体組立体は、図6の半導体組立体2において、金属ベース基板25に変わって、リードフレームに含まれる主電流リードフレーム21のダイパッド部21a4~21d4の裏面に絶縁シート29を配置する。また、ダイパッド部21a4~21d4のおもて面に半導体チップ10を接合部材により接合する。第1の実施の形態と同様に、リードフレームに含まれる主電流リードフレーム21及び制御リードフレーム22、半導体チップ10、制御IC11に対してワイヤの接続を行う。
以降、図5のステップS3~S6の工程を経て、図19及び図20の半導体装置1aが得られる。このような半導体装置1aでも、半導体装置1と同様に、封止体30のダイパッド部21a4~21d4のおもて面に対向する封止体30の上面31は圧痕領域23a1に正対する窪部30bを含む。これにより、封止体30とダイパッド部21a4~21d4の圧痕領域23a1との密着性が向上する。さらに、圧痕領域23a1上の封止体30の厚さは窪部30bが形成されているために、他の部分よりも薄くなる。したがって、封止体30の圧痕領域23a1での剥離が防止される。このため、剥離の伸展が圧痕領域23a1を通過する場合、圧痕領域23a1により剥離の伸展が抑制される。半導体チップ10の周辺の封止体30の剥離が抑制される。この結果、半導体装置1aの信頼性の低下が抑制される。
なお、半導体装置1aの場合でも、必要があれば、変形例1-1と同様に、絶縁シート29に対して圧痕領域23a1を形成してもよい。形成方法は、変形例1-1と同様に押圧ピン4を用いることができる。
(変形例2-1)
変形例2-1の半導体装置1bでは、半導体装置1aにおいて主電流リードフレーム21のおもて面が同一平面を成して構成されている場合について、図21を用いて説明する。図21は、第2の実施の形態(変形例2-1)の半導体装置の縦断面図である。以下では、第2の実施の形態と異なる構成部品を主に説明する。
半導体装置1bは、図21に示されるような部品が封止体30により封止されている。すなわち、半導体装置1bは、6つの半導体チップ10と制御IC11と主電流リードフレーム21(主電流リードフレーム21a~21gを含む)と制御リードフレーム22(制御リードフレーム22a~22cを含む)とを含む。
主電流リードフレーム21は、主電流リードフレーム21a~21gを含んでいる。主電流リードフレーム21a~21dは、ダイパッド部21a4~21d4と連係部21a2~21d2と端子部21a3~21d3とを一体的に含んでいる。ダイパッド部21a4~21d4と連係部21a2~21d2と端子部21a3~21d3とのおもて面は同一平面を成している。このような主電流リードフレーム21は、制御リードフレーム22と同じ高さに位置する。
ダイパッド部21a4~21d4は、平面視で、第2の形態と同様である。変形例2-1のダイパッド部21a4~21d4は、連係部21a2~21d2と端子部21a3~21d3との厚さよりも、-Z方向に厚く構成されている。このようなダイパッド部21a4~21d4は、第2の実施の形態と同様に、半導体チップ10が接合部材によりそれぞれ接合されている。したがって、半導体装置1bでは、主電流リードフレーム21は、封止体30の下面32から+Z方向に離間して封止されている。
このような半導体装置1bでも、第2の実施の形態と同様に、図5のフローチャートに沿って製造することができる。まず、半導体装置1bの構成部品を用意する用意工程(図5のステップS1)を行う。半導体装置1bの構成部品は、例えば、半導体チップ10、制御IC11、主電流リードフレーム21及び制御リードフレーム22がタイバーで一体的に連なったリードフレーム、封止体30の原料である封止部材が用意される。なお、リードフレームに含まれる主電流リードフレーム21の連係部21a2~21d2にダイパッド部21a4~21d4が一体的に接続されている。また、構成部品の用意に加えて、半導体装置1bを製造するために用いられる製造装置も用意される。製造装置は、例えば、封止するための封止金型3、押圧ピン4が挙げられる。
次いで、半導体組立体を組み立てる組み立て工程(図5のステップS2)を行う。半導体組立体は、図6の半導体組立体2において、金属ベース基板25に変わって、リードフレームに含まれる主電流リードフレーム21のダイパッド部21a4~21d4のおもて面に半導体チップ10を接合部材により接合する。第1の実施の形態と同様に、制御IC11及びワイヤの接続を行う。
次いで、封止金型に半導体組立体をセットする金型セット工程(図5のステップS3)を行う。第1の実施の形態と同様に、封止金型3は、下部金型3a及び上部金型3bを含んでいる。大気中下で、ステップS2で組み立てられた半導体組立体を下部金型3a及び上部金型3bにより挟持する。変形例2-1の場合、主電流リードフレーム21はおもて面が同一平面を成しているため、下部金型3aから+Z方向に離間している。封止金型3が加熱されると、封止金型3のキャビティ3c内に収納された半導体組立体の構成部品の表面に酸化膜23a,23bが形成される。変形例2-1では、主電流リードフレーム21のおもて面側、裏面側、及び側面側に酸化膜23aが形成される。
次いで、押圧ピンで押圧して圧痕を形成し、また、押圧した押圧ピンの押圧を維持する圧痕形成工程(図5のステップS4)を行う。変形例2-1では、封止金型3の下部金型3a及び上部金型3bのいずれにも押圧ピン4の挿通孔が形成されている。このような封止金型3を用いて、ダイパッド部21a4~21d4のおもて面及び裏面の少なくとも一方に押圧ピン4を押圧する。なお、図21では、ダイパッド部21c4のおもて面及び裏面の両方に押圧ピン4を押圧して、それぞれに、圧痕領域23a1,23a2を形成している場合を示している。
次いで、封止金型3のキャビティ3c内に封止部材を充填して、キャビティ3c内を封止する封止工程(図5のステップS5)を行う。封止金型3のキャビティ3c内に封止部材30cの充填後、封止部材30cが完全に固化する前に、おもて面及び裏面の押圧ピン4をダイパッド部21a4~21d4に対して離れる方向(±Z方向)に離間して、その位置で維持される。すると、完全に固化されていない封止部材30cが、押圧面4aが抜き去られた後の圧痕領域23a1,23a2に入り込む。押圧面4aが抜き去られた後の圧痕領域23a1,23a2には、酸化膜23aが圧壊されて、酸化膜23aの隙間からダイパッド部21a4~21d4(図21では、ダイパッド部21c4を示す)が露出している。圧痕領域23a1,23a2に入り込む封止部材30cはさらに酸化膜23aの隙間からダイパッド部21a4~21d4(図21では、ダイパッド部21c4を示す)に流れ込む。
ダイパッド部21a4~21d4(図21では、ダイパッド部21c4を示す)から離間させた位置に維持されている押圧ピン4を、封止部材30cが殆ど固化した後に封止金型3から完全に抜き去る。すると、封止部材30cの圧痕領域23a1,23a2にそれぞれ正対する上部及び下部に窪部30bが形成される。この場合も、窪部30bの底面の算術平均粗さは、押圧ピン4の押圧面4aの算術平均粗さと同じかまたは押圧面4aの平均算術粗さよりも小さい。また、圧痕領域23a1,23a2の酸化膜23aの算術平均粗さもまた、押圧ピン4の押圧面4aの算術平均粗さと同じかまたは押圧面4aの平均算術粗さよりも小さい。
以降、図5のステップS6の工程を経て、図21の半導体装置1bが得られる。このような半導体装置1bでも、半導体装置1と同様に、封止体30のダイパッド部21a4~21d4のおもて面及び裏面に正対する封止体30の上面31及び下面32は圧痕領域23a1,23a2に正対する窪部30bを含む。これにより、封止体30とダイパッド部21a4~21d4の圧痕領域23a1,23a2との密着性が向上する。さらに、圧痕領域23a1,23a2上の封止体30の厚さは窪部30bが形成されているために、他の部分よりも薄くなる。したがって、封止体30の圧痕領域23a1,23a2での剥離が防止される。このため、剥離の伸展が圧痕領域23a1,23a2を通過する場合、圧痕領域23a1,23a2により剥離の伸展が抑制される。半導体チップ10の周辺の封止体30の剥離が抑制される。この結果、半導体装置1bの信頼性の低下が抑制される。
1 半導体装置
2 半導体組立体
3 封止金型
3a 下部金型
3b 上部金型
3c キャビティ
4 押圧ピン
4a 押圧面
10 半導体チップ
10a 制御電極
10b 出力電極
11 制御IC
21,21a,21b,21c,21d,21e,21f,21g 主電流リードフレーム
21a1,21b1,21c1,21d1 接合部
21a2,21b2,21c2,21d2 連係部
21a3,21b3,21c3,21d3 端子部
21a4,21b4,21c4,21d4 ダイパッド部
22,22a,22b,22c 制御リードフレーム
22b1,22c1 制御ダイパッド部
22b2,22c2 連係部
22b3,22c3,22c4 端子部
23a,23b 酸化膜
23a1,23a2 圧痕領域
24a,24b ワイヤ
25 金属ベース基板
26a,26b,26c,26d,26e 配線板
26e1,26e2,26e3,26e4 辺
26e5,26e6,26e7,26e8 角部
27 絶縁層
28 放熱板
30 封止体
30a 締結孔
30b 窪部
30c 封止部材
31 上面
32 下面
33,35 長側面
34,36 短側面

Claims (17)

  1. 半導体チップと、
    前記半導体チップがおもて面に接合された導電板と、
    前記半導体チップと前記導電板とを封止する封止部材と、
    を含み、
    前記導電板の前記おもて面は他の領域よりも粗い圧痕領域を含み、
    前記封止部材の前記導電板の前記おもて面に対向する封止おもて面は前記圧痕領域に正対する窪部を含む、
    半導体装置。
  2. 前記導電板は、前記半導体チップを除く表面に酸化膜を含んでおり、前記導電板の前記圧痕領域は前記酸化膜から表出されている、
    請求項1に記載の半導体装置。
  3. 前記導電板は、前記導電板の角部に面する前記半導体チップの角部近傍に少なくとも1つの前記圧痕領域を含んでいる、
    請求項2に記載の半導体装置。
  4. 前記圧痕領域は、前記導電板の前記おもて面の周縁部に少なくとも1つ含まれている、
    請求項3に記載の半導体装置。
  5. 前記圧痕領域の算術平均粗さは、前記酸化膜の厚さの半分以上である、
    請求項2から4のいずれかに記載の半導体装置。
  6. 前記導電板は、基板に含まれる配線板であって、
    前記配線板の前記おもて面は、前記半導体チップが接合されている、
    請求項2から5のいずれかに記載の半導体装置。
  7. 前記配線板の前記おもて面は、前記圧痕領域を含んでおり、
    前記圧痕領域には、前記酸化膜が含まれている、
    請求項6に記載の半導体装置。
  8. 前記基板は、さらに、前記配線板が形成されている絶縁板を含む、
    請求項6または7に記載の半導体装置。
  9. 前記絶縁板の前記おもて面は、前記圧痕領域を含んでおり、
    前記絶縁板の前記圧痕領域には前記酸化膜が含まれている、
    請求項8に記載の半導体装置。
  10. 前記導電板は、リードフレームに含まれるダイパッド部であり、
    前記ダイパッド部のおもて面は、前記半導体チップが接合されている、
    請求項1から5のいずれかに記載の半導体装置。
  11. 前記リードフレームのおもて面は同一平面を成し、前記封止部材の封止裏面から前記封止おもて面側に離間し、
    前記ダイパッド部のおもて面及び裏面の少なくとも一方は、前記圧痕領域を含み、
    前記ダイパッド部の前記裏面に前記圧痕領域が含まれる場合、前記封止部材の前記封止裏面に前記裏面の前記圧痕領域に正対する前記窪部を含む、
    請求項10に記載の半導体装置。
  12. 半導体チップと導電板と先端の押圧面が粗面化された押圧ピンと封止部材とキャビティを内部に含む金型とを用意する用意工程と、
    前記半導体チップが配置された前記導電板を前記金型の前記キャビティにセットする金型セット工程と、
    前記キャビティ内で前記押圧ピンの前記押圧面で前記導電板のおもて面を押圧して、前記導電板の前記おもて面に他の領域よりも粗い圧痕領域を形成する圧痕形成工程と、
    前記押圧面で前記導電板を押圧しながら、前記キャビティ内に前記封止部材を充填し、前記キャビティ内が前記封止部材で封止されると前記押圧ピンを前記導電板の前記おもて面に対して略鉛直に離れる方向に抜き去る封止工程と、
    を含む半導体装置の製造方法。
  13. 前記圧痕形成工程で形成された前記圧痕領域の表面粗さは前記押圧ピンの前記押圧面の表面粗さよりも小さい、
    請求項12に記載の半導体装置の製造方法。
  14. 前記封止工程において、
    前記押圧ピンは、前記封止部材が完全に固化する前に、抜き去られる、
    請求項12または13に記載の半導体装置の製造方法。
  15. 前記金型セット工程において、
    前記金型は予め加熱されており、
    前記金型にセットされた前記導電板が加熱されて、前記導電板の前記半導体チップを除く表面に酸化膜が形成される、
    請求項12から14のいずれかに記載の半導体装置の製造方法。
  16. 前記圧痕形成工程において、
    前記押圧ピンの前記押圧面により、前記導電板の前記酸化膜を圧壊して、前記導電板に前記圧痕領域が形成される、
    請求項15に記載の半導体装置の製造方法。
  17. 前記圧痕形成工程において、
    前記導電板は、前記導電板の角部に面する前記半導体チップの少なくとも1つの角部近傍に前記圧痕領域が形成される、
    請求項16に記載の半導体装置の製造方法。
JP2022048934A 2022-03-24 2022-03-24 半導体装置及び半導体装置の製造方法 Pending JP2023142184A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022048934A JP2023142184A (ja) 2022-03-24 2022-03-24 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022048934A JP2023142184A (ja) 2022-03-24 2022-03-24 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023142184A true JP2023142184A (ja) 2023-10-05

Family

ID=88206594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022048934A Pending JP2023142184A (ja) 2022-03-24 2022-03-24 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2023142184A (ja)

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
WO2013118478A1 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
JP2007088030A (ja) 半導体装置
JP2021077703A (ja) 半導体装置及び半導体装置の製造方法
JP4645276B2 (ja) 半導体装置
JP7338204B2 (ja) 半導体装置
JP2014013878A (ja) 電子装置
JP7201106B2 (ja) 半導体装置
JP2023142184A (ja) 半導体装置及び半導体装置の製造方法
JP4586508B2 (ja) 半導体装置およびその製造方法
JP2021150468A (ja) 半導体装置の製造方法、半導体装置及び押圧装置
JP7529038B2 (ja) 半導体装置及び半導体装置の製造方法
JP7476540B2 (ja) 半導体装置
US11295997B2 (en) Semiconductor device manufacturing method and semiconductor device
JP7459465B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022037739A (ja) 半導体装置及び半導体装置の製造方法
JP5056105B2 (ja) 半導体装置およびその製造方法
WO2022244392A1 (ja) 半導体装置及び半導体装置の製造方法
JP7318238B2 (ja) 半導体装置
JP7448038B2 (ja) 半導体ユニット及び半導体装置
US20230066154A1 (en) Semiconductor device and method of manufacturing the same
US11587861B2 (en) Semiconductor device and manufacturing method thereof
US20230067156A1 (en) Semiconductor device
JP7571889B2 (ja) 半導体装置及びインバータユニット