JP2023141832A - 増幅回路及びセンサ回路 - Google Patents
増幅回路及びセンサ回路 Download PDFInfo
- Publication number
- JP2023141832A JP2023141832A JP2022048355A JP2022048355A JP2023141832A JP 2023141832 A JP2023141832 A JP 2023141832A JP 2022048355 A JP2022048355 A JP 2022048355A JP 2022048355 A JP2022048355 A JP 2022048355A JP 2023141832 A JP2023141832 A JP 2023141832A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- capacitive element
- node
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 8
- 101150115335 TPH2 gene Proteins 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101150058700 Tph1 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/003—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring position, not involving coordinate determination
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/159—Indexing scheme relating to amplifiers the feedback circuit being closed during a switching time
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/252—Multiple switches coupled in the input circuit of an amplifier are controlled by a circuit, e.g. feedback circuitry being controlling the switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/312—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising one or more switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/417—A switch coupled in the output circuit of an amplifier being controlled by a circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45038—One or more current sources are added or changed as balancing means to reduce the offset of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45548—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors as shunts to earth or as short circuit between inputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45712—Indexing scheme relating to differential amplifiers the LC comprising a capacitor as shunt
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Amplifiers (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
【課題】一つの実施形態は、信号を高精度に増幅できる増幅回路及びセンサ回路を提供することを目的とする。【解決手段】一つの実施形態によれば、第1の容量素子と第1のGMアンプと第2のGMアンプとを有する増幅回路が提供される。第1のGMアンプは、第1の入力ノードと第2の入力ノードと出力ノードとを有する。出力ノードは、第1の容量素子の一端に接続される。第2のGMアンプは、第1の入力ノードと第2の入力ノードと出力ノードとを有する。出力ノードは、第1の容量素子の一端及び第2の入力ノードに接続される。【選択図】図1
Description
本実施形態は、増幅回路及びセンサ回路に関する。
センサに接続される増幅回路は、センサからの微小信号を増幅して出力する。このとき、増幅回路には、信号を高精度に増幅することが望まれる。
一つの実施形態は、信号を高精度に増幅できる増幅回路及びセンサ回路を提供することを目的とする。
一つの実施形態によれば、第1の容量素子と第1のGMアンプと第2のGMアンプとを有する増幅回路が提供される。第1のGMアンプは、第1の入力ノードと第2の入力ノードと出力ノードとを有する。出力ノードは、第1の容量素子の一端に接続される。第2のGMアンプは、第1の入力ノードと第2の入力ノードと出力ノードとを有する。出力ノードは、第1の容量素子の一端及び第1のスイッチを介して第2の入力ノードに接続される。
以下に添付図面を参照して、実施形態にかかる増幅回路を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
(実施形態)
実施形態にかかる増幅回路は、センサに接続され、センサからの微小信号を増幅して出力するが、信号を高精度に増幅するための工夫が施される。例えば、センサが差動信号を出力する場合、増幅回路1は、図1に示すように、差動入力・シングル出力型の増幅回路として構成されてもよい。図1は、増幅回路1の構成を示す図である。
実施形態にかかる増幅回路は、センサに接続され、センサからの微小信号を増幅して出力するが、信号を高精度に増幅するための工夫が施される。例えば、センサが差動信号を出力する場合、増幅回路1は、図1に示すように、差動入力・シングル出力型の増幅回路として構成されてもよい。図1は、増幅回路1の構成を示す図である。
増幅回路1は、入力端子INP及び入力端子INMでセンサ信号Vin1及びVin2の差動信号Vin1-Vin2を受ける。センサ信号は微小であるため外乱ノイズの影響を受けるが、差動信号として受けることで外乱ノイズの影響を軽減することが出来る。増幅回路1は、差動信号Vin1-Vin2に対して増幅等の処理を施し電圧Vc1を出力し、処理後の信号VOUTを出力端子OUTから出力する。信号VOUTはシングルエンドの信号であってもよい。
増幅回路1は、セレクタ回路(SEL1)2、セレクタ回路(SEL2)3、GMアンプ(GM1)4、GMアンプ(GM2)5、容量素子C1、容量素子C2、スイッチSW1、制御回路(SW ctrl)6、コンパレータ(CMP)7を有する。
ノードN1は、参照電圧VREF1に接続される。参照電圧VREF1は、入力端子INP,INMで受ける信号の基準レベルと略同じレベルであってもよい。
セレクタ回路2は、入力端子INP及び参照電圧VREF1とGMアンプ4との間に接続される。セレクタ回路2は、入力ノード2aが入力端子INPに接続され、入力ノード2bがノードN1を介して参照電圧VREF1に接続され、制御ノード2cが制御回路6に接続され、出力ノード2dがGMアンプ4の非反転入力端子4aに接続される。
セレクタ回路2は、制御回路6からの制御信号SEL1に応じて、第1の接続状態と第2の接続状態とを切り替え可能である。第1の接続状態は、入力端子INPとGMアンプ4の非反転入力端子4aとが接続された状態である。セレクタ回路2は、第1の接続状態において入力端子INPの信号を選択して出力する。第2の接続状態は、参照電圧VREF1とGMアンプ4の非反転入力端子4aとが接続された状態である。セレクタ回路2は、第2の接続状態において参照電圧VREF1を選択して出力する。
セレクタ回路2は、入力ノード2a及び出力ノード2dを接続し入力ノード2b及び出力ノード2dを遮断することで第1の接続状態に切り替え、入力ノード2a及び出力ノード2dを遮断し入力ノード2b及び出力ノード2dを接続することで第2の接続状態に切り替える。
セレクタ回路2は、スイッチSW11及びスイッチSW12を有する。スイッチSW11は、一端が入力端子INPに接続され、他端がGMアンプ4の非反転入力端子4aに接続され、制御端子が制御回路6に接続される。スイッチSW12は、一端がノードN1経由で参照電圧VREF1に接続され、他端がGMアンプ4の非反転入力端子4aに接続され、制御端子が制御回路6に接続される。
スイッチSW11及びスイッチSW12は、制御信号SEL1のレベルに対して相補的にオン・オフする。例えば制御信号SEL1がLレベルの場合、スイッチSW11がオンし、スイッチSW12がオフする。これにより、セレクタ回路2は、第1の接続状態に切り替える。制御信号SEL1がHレベルの場合、スイッチSW11がオフし、スイッチSW12がオンする。これにより、セレクタ回路2は、第2の接続状態に切り替える。
セレクタ回路3は、入力端子INM及び参照電圧VREF1とGMアンプ4との間に接続される。セレクタ回路3は、入力ノード3aが入力端子INMに接続され、入力ノード3bがノードN1を介して参照電圧VREF1に接続され、制御ノード3cが制御回路6に接続され、出力ノード3dがGMアンプ4の反転入力端子4bに接続される。
セレクタ回路3は、制御回路6からの制御信号SEL2に応じて、第3の接続状態と第4の接続状態とを切り替え可能である。第3の接続状態は、入力端子INMとGMアンプ4の反転入力端子4bとが接続された状態である。セレクタ回路3は、第3の接続状態において入力端子INMの信号を選択して出力する。第4の接続状態は、参照電圧VREF1とGMアンプ4の反転入力端子4bとが接続された状態である。セレクタ回路3は、第4の接続状態において参照電圧VREF1を選択して出力する。
セレクタ回路3は、入力ノード3a及び出力ノード3dを接続し入力ノード3b及び出力ノード3dを遮断することで第3の接続状態に切り替え、入力ノード3a及び出力ノード3dを遮断し入力ノード3b及び出力ノード3dを接続することで第4の接続状態に切り替える。
セレクタ回路3は、スイッチSW21及びスイッチSW22を有する。スイッチSW21は、一端が入力端子INMに接続され、他端がGMアンプ4の反転入力端子4bに接続され、制御端子が制御回路6に接続される。スイッチSW22は、一端がノードN1経由で参照電圧VREF1に接続され、他端がGMアンプ4の反転入力端子4bに接続され、制御端子が制御回路6に接続される。
スイッチSW21及びスイッチSW22は、制御信号SEL2のレベルに対して相補的にオン・オフする。例えば制御信号SEL2がLレベルの場合、スイッチSW21がオンし、スイッチSW22がオフする。これにより、セレクタ回路3は、第3の接続状態に切り替える。制御信号SEL2がHレベルの場合、スイッチSW21がオフし、スイッチSW22がオンする。これにより、セレクタ回路3は、第4の接続状態に切り替える。
GMアンプ4は、セレクタ回路2及びセレクタ回路3と容量素子C1及びコンパレータ7との間に接続される。GMアンプ4は、非反転入力端子4aがセレクタ回路2に接続され、反転入力端子4bがセレクタ回路3に接続され、出力端子4cがノードN2を介して容量素子C1の一端及びコンパレータ7の非反転入力端子7aに接続される。
GMアンプ4は、非反転入力端子4aで受ける電圧と反転入力端子4bで受ける電圧との差分およびGMアンプ4自身で発生するオフセット電圧に応じた電流を出力端子4cから出力する。セレクタ回路2が第1の接続状態、セレクタ回路3が第3の接続状態のとき、GMアンプ4は入力端子INP、INMの差分およびGMアンプ4自身で発生するオフセット電圧に応じた電流を出力端子4cから出力する。セレクタ回路2が第2の接続状態、セレクタ回路3が第4の接続状態のとき、GMアンプ4の入力端子INP、INMには参照電圧VREF1が接続される。入力端子INP、INMには差分がないためGMアンプ4自身で発生するオフセットに応じた電流を出力する。
GMアンプ5は、ノードN1と容量素子C1及びコンパレータ7との間に接続される。GMアンプ5は、非反転入力端子5aが、容量素子C2の一端に接続されるとともに、ノードN1を介して参照電圧VREF1に接続される。反転入力端子5bが、容量素子C2の他端に接続される。出力端子5cが、ノードN2を介して容量素子C1の一端及びコンパレータ7の非反転入力端子7aに接続されるとともに、ノードN2及びスイッチSW1を介して反転入力端子5bに接続される。
すなわち、GMアンプ5は、出力端子5cから反転入力端子5bへフィードバック接続されるラインL5を有する。GMアンプ5及びラインL5は、ボルテージフォロワを構成する。
GMアンプ5は、非反転入力端子5aで受ける電圧と反転入力端子5bで受ける電圧との差分に応じた電流、又はボルテージフォロワ動作に応じた電流を出力端子5cから出力する。
容量素子C1は、GMアンプ4の出力電流とGMアンプ5の出力電流との合成された電流を充電する。容量素子C1は、GMアンプ4及びGMアンプ5とコンパレータ7との間に接続される。容量素子C1は、一端がノードN2を介してGMアンプ4の出力端子4c及びGMアンプ5の出力端子5cに接続されるとともにコンパレータ7の非反転入力端子7aに接続される。容量素子C1は、他端が基準電位(例えば、グランド電位)に接続される。
容量素子C2は、ラインL5でGMアンプ5の反転入力端子5b側にフィードバックされた電圧を保持する。容量素子C2は、ノードN2とラインL5との間に接続され、GMアンプ5の非反転入力端子5aと反転入力端子5bとの間に接続される。容量素子C2は、一端がラインL5とGMアンプ5の反転入力端子5bとに接続され、他端がノードN1とGMアンプ5の非反転入力端子5aとに接続される。
スイッチSW1は、オンすることでラインL5を活性状態にし、オフすることでラインL5を非活性状態にする。すなわち、スイッチSW1は、オンすることでGMアンプ5にボルテージフォロワ動作を行わせ、オフすることでGMアンプ5のボルテージフォロワ動作を解除する。スイッチSW1は、ラインL5上に配され、GMアンプ5の出力端子5cと反転入力端子5bとの間に接続される。スイッチSW1は、一端がノードN2を介してGMアンプ5の出力端子5cに接続され、他端がGMアンプ5の反転入力端子5bに接続され、制御端子が制御回路6に接続される。セレクタ回路2が第1の接続状態、セレクタ回路3が第3の接続状態のとき、スイッチSW1はオフとなり、セレクタ回路2が第2の接続状態、セレクタ回路3が第4の接続状態のとき、スイッチSW1はオンとなる。
すなわち、GMアンプ5はGMアンプ4がGMアンプ4自身で発生するオフセットに応じた電流を出力するとき、ラインL5を活性状態にしてボルテージフォロワ動作することによりオフセットをキャンセルするための電流を出力するとともに、オフセットをキャンセルするために必要な反転入力端子5bの電圧を容量素子C2に保持する。GMアンプ5はラインL5が非活性状態のとき、容量素子C2に保持された電圧によりGMアンプ4自身で発生するオフセットに応じた電流をキャンセルする。
コンパレータ7は、GMアンプ4及びGMアンプ5と出力端子OUTとの間に接続される。コンパレータ7は、非反転入力端子7aが、容量素子C1の一端に接続されるとともに、ノードN2を介してGMアンプ4の出力端子4c及びGMアンプ5の出力端子5cに接続される。コンパレータ7は、反転入力端子7bが参照電圧VREF2に接続され、出力端子7cが出力端子OUTに接続される。
コンパレータ7は、ヒステリシス特性を有する。電圧Vc1の上昇時において、コンパレータ7は、閾値Vt_hで比較動作を行う。電圧Vc1が閾値Vt_hより低ければ、コンパレータ7はLレベルを出力し、電圧Vc1が閾値Vt_hを超えると、コンパレータ7はHレベルを出力する。電圧Vc1の下降時において、コンパレータ7は、閾値Vt_l(<Vt_h)で比較動作を行う。電圧Vc1が閾値Vt_lより高ければ、コンパレータ7はHレベルを出力し、電圧Vc1が閾値Vt_lを下回ると、コンパレータ7はHレベルを出力する。
例えば、閾値Vt_h及び閾値Vt_lは、次の数式1~3を満たすように決められてもよい。
Vt_l<VREF1<Vt_h・・・数式1
Vt_h=VREF2・・・数式2
Vt_l=VREF2-ΔV(ΔV>0)・・・数式3
Vt_l<VREF1<Vt_h・・・数式1
Vt_h=VREF2・・・数式2
Vt_l=VREF2-ΔV(ΔV>0)・・・数式3
閾値Vt_hでコンパレータ7内のスイッチがオンして反転入力端子7bの電圧をΔV分降下させるようにコンパレータ7を構成することで、コンパレータ7にヒステリシス特性を持たせることができる。
制御回路6は、制御信号SEL1,SEL2により、セレクタ回路2,3の接続状態の切り替えを行わせる。また、制御回路6は、制御信号SW1により、スイッチSW1のオン・オフ制御を行う。
増幅回路1の動作の1周期は、フェイズPH1及びフェイズPH2を含む。フェイズPH1では、それぞれ、GMアンプ4、GMアンプ5を第2の接続状態、第4の接続状態に切り替え、GMアンプ4およびGMアンプ5の出力をいずれも参照電圧VREF1に設定する。これにより、容量素子C2にオフセット成分を記憶する。フェイズPH2では、入力信号Vin1,Vin2の差分を増幅し、増幅後の信号Vc1と判定閾値電圧Vthとの比較を行い、その結果が出力される。フェイズPH1は、サンプリングを行うフェイズであり、サンプルフェイズと呼んでもよい。フェイズPH2は、比較動作を行うフェイズであり、比較フェイズと呼んでもよい。
増幅回路1において、制御回路6は、フェイズPH1及びフェイズPH2のそれぞれにおいて、図2に示すように、制御信号SEL1,SEL2,SW1のレベルを維持する。図2は、増幅回路1の各フェイズPH1,PH2における動作を示す図である。また、増幅回路1において、制御回路6は、図3に示すように、フェイズPH1の動作とフェイズPH2の動作とを交互に周期的に実行する。図3は、増幅回路1の動作を示す波形図である。
フェイズPH1では、図2に示すように、制御回路6が、制御信号SEL1,SEL2,SW1を、それぞれ、Lレベル、Lレベル、Hレベルに維持する。これに応じて、セレクタ回路2が参照電圧VREF1をGMアンプ4の非反転入力端子4aに接続し、セレクタ回路3が参照電圧VREF1をGMアンプ4の反転入力端子4bに接続する。スイッチSW1はオン状態(CLOSE)に維持される。容量素子C1と容量素子C2とには、GMアンプ4の入力端子4a,4b間の差電圧を電流変換した電流とGMアンプ5の入力端子5a,5b間の差電圧を電流変換した出力電流との合成電流が流れ込む。
フェイズPH1では、GMアンプ4はGMアンプ4自身で発生するオフセットに応じた電流を出力することで、容量素子C1と容量素子C2を充電する。GMアンプ5はボルテージフォロワ動作によりVc1を基準電圧VREF1へ制御する。すなわち、GMアンプ5はGMアンプ4のオフセットに応じた電流をキャンセルする電流を出力するとともに、オフセットをキャンセルするために必要な反転入力端子5bの電圧を容量素子C2に保持する。
GMアンプ4は、両入力端子4a,4bに参照電圧VREF1が入力されるため、GMアンプ4のオフセット電流を出力する。GMアンプ5は、参照電圧VREF1が入力されたボルテージフォロワとして動作するため、容量素子C1の電圧を参照電圧VREF1に設定するとともに、GMアンプ4のオフセット電流を打ち消すキャンセル電流を出力する。容量素子C2は、キャンセル電流に応じたGMアンプ5の入力電圧を保持する。また、フェイズPH1では、GMアンプ5のボルテージフォロワ動作により、コンパレータ7の非反転入力端子7aは参照電圧VREF1にほぼ維持されるため、コンパレータ7は比較結果を変化させない。例えば、コンパレータ7がヒステリシス特性を有し数式1が成り立つ場合、コンパレータ7が閾値Vt_hで比較動作を行う状態であれば出力としてLレベルを維持し、コンパレータ7が閾値Vt_lで比較動作を行う状態であれば出力としてHレベルを維持する。
フェイズPH2では、図2に示すように、制御回路6が、制御信号SEL1,SEL2,SW1を、それぞれ、Hレベル、Hレベル、Lレベルに維持する。これに応じて、セレクタ回路2が入力端子INPをGMアンプ4の非反転入力端子4aに接続し、セレクタ回路3が入力端子INMをGMアンプ4の反転入力端子4bに接続し、スイッチSW1はオフ状態(OPEN)に維持される。フェイズPH1で容量素子C2に保持された電圧がGMアンプ5の入力端子5a,5b間に保持される。このため、GMアンプ4のオフセット電流を打ち消すキャンセル電流がGMアンプ5の出力端子5cからノードN2に流れ込む状態が保持される。フェイズPH2において、GMアンプ4は、入力信号Vin1,Vin2の差分に応じた電流を出力し、容量素子C1を充電する。また、動作の1周期は入力信号Vin1,Vin2の周期と比べて十分短いため、1周期において入力信号Vin1,Vin2は一定値とみなせ、出力電流も定電流とみなせる。よって、GMアンプ4は入力信号に応じた定電流を容量素子C1に一定時間充電することで入力信号Vin1,Vin2の差動増幅動作を行う。コンパレータ7は、増幅後の信号Vc1を参照電圧VREF2と比較した結果を出力する。
次に、容量素子C1、容量素子C2に保持される電圧を信号成分、オフセット成分に分けて以下に説明する。入力端子INPに与えられる電圧をVin1、入力端子INMに与えられる電圧をVin2、GMアンプ4のトランスコンダクタンスをgm1、GMアンプ5のトランスコンダクタンスをgm2、GMアンプ4およびGMアンプ5の出力端子電圧をVc1、容量素子C2の端子間電圧をVc2とする、フェイズPH1の期間をTph1、フェイズPH2の期間をTph2とする。
まず、信号成分について説明する。
フェイズPH1での各スイッチSW1,SW11,SW12,SW21,SW22の接続状態は、図4に示すようになる。図4は、増幅回路1のフェイズPH1の接続状態を示す図である。GMアンプ4の非反転入力端子4aおよび反転入力端子4bには参照電圧VREF1、GMアンプ5の非反転入力端子5aには参照電圧VREF1、反転入力端子5bにはフィードバックされた電圧Vc1が与えられる。スイッチSW1がオンしているため、GMアンプ5の反転入力端子5bは電圧Vc1となる。従って、GMアンプ4およびGMアンプ5の出力電圧Vc1は、1<<gm2/(C1+C2)より、次の数式5で表される。
Vc1={gm1(VREF1-VREF1)+gm2(VREF1―Vc1)}/(C1+C2)
=gm2・VREF1/[(C1+C2){1+gm2/(C1+C2)}]
≒VREF1・・・数式5
Vc1={gm1(VREF1-VREF1)+gm2(VREF1―Vc1)}/(C1+C2)
=gm2・VREF1/[(C1+C2){1+gm2/(C1+C2)}]
≒VREF1・・・数式5
数式5で表されるように、GMアンプ5はボルテージフォロワとして動作する。
容量素子C2の一端はスイッチSW1がオンしているため、容量素子C1の一端の電圧Vc1に略等しい。容量素子C2の他端は、参照電圧VREF1に略等しい。このため、容量素子C2の端子間電圧Vc2は、次の数式6で表される。
Vc2=VREF1-Vc1=0・・・数式6
Vc2=VREF1-Vc1=0・・・数式6
フェイズPH2での各スイッチSW1,SW11,SW12,SW21,SW22の接続状態は、図5に示すようになる。図5は、増幅回路1のフェイズPH2の接続状態を示す図である。GMアンプ5の非反転入力端子4aには信号電圧Vin1、反転入力端子4bには信号電圧Vin2が与えられる。従って、GMアンプ4およびGMアンプ5の出力電圧Vc1は、次の数式7で表される。
Vc1={gm1(Vin1-Vin2)+gm2(Vc2)}・Tph2/C1
=gm1(Vin1-Vin2)・Tph2/C1・・・数式7
Vc1={gm1(Vin1-Vin2)+gm2(Vc2)}・Tph2/C1
=gm1(Vin1-Vin2)・Tph2/C1・・・数式7
数式7より、GMアンプ4およびGMアンプ5は、Vin1-Vin2の入力信号に対して、gm1・Tph2/C1の利得を有する増幅器として動作することが分かる。すなわち、数式7から、動作周期Tph2を長くし、C1を小さくすることで高利得、広帯域の増幅器を実現できることが示される。
次に、オフセット成分について説明する。
GMアンプ4の非反転入力端子4aの入力オフセット電圧をVofs1、反転入力端子4bの入力オフセット電圧をVofs2、GMアンプ5の非反転入力端子5aのオフセット電圧をVofs3、反転入力端子5bのオフセット電圧をVofs4とする。
フェイズPH1(図4参照)では、GMアンプ5の入力差電圧Vc2は、1<<gm2/(C1+C2)より、次の数式8で表される。
―Vc2=Vofs3―Vofs4
={gm1(Vofs1-Vofs2)+gm2(Vofs3―Vofs4)}/(C1+C2)
=-gm1/gm2(Vofs1-Vofs2)・・・数式8
―Vc2=Vofs3―Vofs4
={gm1(Vofs1-Vofs2)+gm2(Vofs3―Vofs4)}/(C1+C2)
=-gm1/gm2(Vofs1-Vofs2)・・・数式8
フェイズPH2(図6参照)でのGMアンプ4とGMアンプ5の出力電圧Vc1は、次の数式9で表される。
Vc1=[gm1(Vofs1-Vofs2)+gm2(-Vc2)]/(C1+C2)
≒0・・・数式9
Vc1=[gm1(Vofs1-Vofs2)+gm2(-Vc2)]/(C1+C2)
≒0・・・数式9
数式9からGMアンプ4およびGMアンプ5のオフセット成分はほぼ相殺され、ノードN2にオフセット成分が実質的に現れないことがわかる。従って高精度の増幅器が実現できる。
このように本実施形態の増幅回路1では、GMアンプ4,5、容量素子C1,C2、セレクタ回路2,3を用いたオフセットキャンセル動作および増幅動作を行うことで、高精度、高利得、広帯域動作を実現できる。
以上のように、実施形態では、増幅回路1において、GMアンプ4の出力端子4cとGMアンプ5の出力端子5cとが容量素子C1の一端に共通接続される。これにより、GMアンプ5からオフセット成分の補正成分を容量素子C1の一端に供給させながらGMアンプ4で差動信号が増幅された信号を容量素子C1の一端に供給できる。これにより、オフセット補正をリアルタイムで行いながらGMアンプ4及び容量素子C1で差動増幅処理を行うことができるので、高精度且つ広帯域の差動増幅動作を実現できる。
また、実施形態では、増幅回路1において、GMアンプ5の入力端子5a,5b間に容量素子C2が接続され、GMアンプ5の出力端子5cと入力端子5bとがスイッチSW1を介して接続される。これにより、スイッチSW1をオンしGMアンプ5にボルテージフォロワ動作させて容量素子C2の両端にオフセット成分を蓄積できる。また、その後、スイッチSW1をオフしGMアンプ5のボルテージフォロワ動作を解除して容量素子C2にオフセット成分を保持させることができる。この結果、容量素子C2に保持されたオフセット成分に応じてGMアンプ5からオフセット成分の補正成分を容量素子C1の一端に供給でき、差動増幅処理に並行したオフセット補正を行うことができる。
例えば、モータの回転位置を検知する交番検知センサとして、ホール効果を利用した磁気センサ回路が利用されている。磁気センサ回路は、磁界または磁束密度に比例した起電力を発生するホール素子、ホール素子の出力を増幅する増幅器、増幅器出力の極性判定をする比較器、を備える。この磁気センサ回路をモータドライバと同一シリコンチップ上に作成することで装置の小型化に有利となる。折り畳み式携帯電話機の開閉検知する磁気センサ回路として、ホール起電力のような微小信号の高精度、高利得増幅のためにオフセットキャンセル機能を有するインスツルメンテーションアンプを増幅器として用いることが考えられる。この磁気センサ回路は、ホール素子、増幅器や比較器で発生するオフセットを低減するために、2フェイズ(フェイズPH1、フェイズPH2)を1周期とした切り替え周波数でスイッチ回路のオンオフ制御をする。この切り替え周波数は入力信号の周波数に対して十分高くし、増幅器はこの切り替え周波数より高い帯域で動作させることが望まれる。
このとき、単一の増幅器において利得と帯域はトレードオフの関係にある。また帰還をかけた増幅器は発振しないように位相補償するための回路を追加することで帯域が狭くなる。
この位相補償の回路は容量値の大きな容量素子と抵抗値の大きな抵抗素子とが用いられるため、全体として回路が大型化し、回路が搭載されるチップサイズが大きくなりやすい。チップサイズが大きくなると、コストが増大する可能性がある。
それに対して、実施形態では、増幅回路1において、オフセット補正をリアルタイムで行いながらGMアンプ4及び容量素子C1で差動増幅処理を行うことができるので、高精度且つ広帯域の差動増幅動作を実現できる。これにより、位相補償の回路を追加することなく高精度且つ広帯域の差動増幅動作を実現できるため、容易にチップサイズを小さくすることができる。容量素子C1はGMアンプ5のボルテージフォロワ状態の位相補償として兼用することができるためチップサイズを小さくすることができる。
なお、実施形態の第1の変形例として、図6に示すように、増幅回路1がセンサ100に適用されセンサ回路200として構成されてもよい。図6は、実施形態の第1の変形例にかかる増幅回路1を含むセンサ回路200の構成を示す図である。
センサ回路200は、センサ100及び増幅回路1を有する。増幅回路1は、実施形態の増幅回路1と同様であってもよい。センサ100は、所定の物理量を検知し、検知結果を差動信号として出力する。センサ100は、増幅回路1の差動入力端子INP,INMに接続される。
センサ100は、例えば磁気センサであり、複数のホール素子101~104を含む。複数のホール素子101~104は、差動入力端子INP,INMの間に並列接続される。各ホール素子101~104は、図6における左右の端子が入力端子INP、入力端子INMに接続される。図6では、各ホール素子101~104の図6における上下の端子に電源電位、グランド電位が接続される定電圧駆動の構成が例示されるが、図6における上下の端子に電源電位、グランド電位に代えて電流源の一端、他端が接続されて定電流駆動されてもよい。
センサ100は、モータ(例えば、ブラシレスモータ)の回転位置を検出するために用いられる。複数のホール素子101~104は、同一チップ上で対称方向に設置され、検知する信号は実質的に同じ(信号レベルとして同じレベル)である。このため、各ホール素子101~104は、その検出信号にオフセット成分を含むが、センサ100では、複数のホール素子101~104が複数並列接続されそれぞれの誘起電圧を合成することでオフセット成分を異なる極性で発生させることができ、オフセット成分をキャンセルさせることが可能である。
このように、実施形態の第1の変形例では、センサ100(例えば、磁気センサ)と増幅回路1とが組み合わされてセンサ回路200が構成される。これにより、チップサイズが小さく、高精度なセンサ回路200(例えば、磁気センサ回路)を構成できる。
あるいは、実施形態の第2の変形例として、図7に示すように、センサ回路300における増幅回路301に出力を安定化するための工夫が施されてもよい。図7は、実施形態の第2の変形例にかかる増幅回路301を含むセンサ回路300の構成を示す図である。
センサ回路300において、増幅回路301は、ラッチ回路308をさらに有する。ラッチ回路308は、コンパレータ7と出力端子OUTとの間に接続される。ラッチ回路308は、制御回路6からの制御信号LATCHに同期して、コンパレータ7の出力をラッチする。フェイズPH1やフェイズPH2のうち回路の応答時間よりも短い期間では、コンパレータ7の判定結果が遷移途中で外乱ノイズの影響を受けてそのレベルが不安定になっている可能性がある。従って、制御回路6は、フェイズPH2からフェイズPH1に移行する直前の短い区間(図3参照)のみ取り込み可能状態(Hレベル)とし、それ以外の区間はホールド状態(Lレベル)にするように制御信号LATCHを出力することにより、ラッチ回路308は、PH1直前のフェイズPH2の判定結果(増幅信号による判定結果)を保持することで正しい判定の保持が出来る。
このように、実施形態の第2の変形例では、センサ回路300の増幅回路301において、コンパレータ7の判定結果がラッチ回路308で保持されるので、正しい判定の保持が出来る。この結果、さらに高精度なセンサ回路300(例えば、磁気センサ回路)を構成できる。
あるいは、実施形態の第3の変形例として、図8に示すように、センサ回路400における増幅回路401の増幅信号の処理としてサンプルホールド回路を設けてもよい。図8は、実施形態の第3の変形例にかかる増幅回路401を含むセンサ回路400の構成を示す図である。
センサ回路400において、増幅回路401は、サンプルホールド回路409を有する。サンプルホールド回路409は、容量素子C1とコンパレータ7との間に接続される。サンプルホールド回路409は、制御回路6からの制御信号HOLDに同期して、出力をアナログ値としてホールドする。制御信号HOLDは、フェイズPH1,PH2の遷移周期より速くHレベル・Lレベル間で周期変動する信号とすることができる。電圧Vc1は離散信号となるため(図3参照)、サンプルホールド回路409を通すことでアナログ信号への復調が可能となる。
このように、実施形態の第3の変形例では、センサ回路400の増幅回路401において、センサ信号を増幅したアナログ信号を生成できるためリニアホールセンサを構成できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、301 増幅回路、2,3 セレクタ回路、4,5 GMアンプ、6 制御回路、100 センサ、200,300 センサ回路、C1,C2 容量素子、SW1,SW11,SW12,SW21,SW22 スイッチ。
Claims (8)
- 第1の容量素子と、
第1の入力ノードと第2の入力ノードと前記第1の容量素子の一端に接続される出力ノードとを有する第1のGMアンプと、
第1の入力ノードと第2の入力ノードと前記第1の容量素子の一端に接続される出力ノードとを有する第2のGMアンプと、
一端が前記第2のGMアンプの出力ノードに接続され、他端が前記第2のGMアンプの第2の入力ノードに接続されるスイッチと、
一端が前記第2のGMアンプの第1の入力ノードに接続され、他端が前記第2のGMアンプの第2の入力ノードに接続される第2の容量素子と、
第1の入力端子及び前記第1のGMアンプの第1の入力ノードが接続された第1の状態と第1の参照電圧及び前記第1のGMアンプの第1の入力ノードが接続された第2の状態とを切り替える第1のセレクタ回路と、
第2の入力端子及び前記第1のGMアンプの第2の入力ノードが接続された第3の状態と前記第1の参照電圧及び前記第1のGMアンプの第2の入力ノードが接続された第4の状態とを切り替える第2のセレクタ回路と、
を備え、
前記第1の参照電圧は、前記第2のGMアンプの第1の入力ノードに接続される
増幅回路。 - 前記第1のセレクタ回路の制御端子と前記第2のセレクタ回路の制御端子と前記スイッチの制御端子とに接続される出力ノードを有する制御回路と、
を備えた
請求項1に記載の増幅回路。 - 前記制御回路は、第1の期間に、前記スイッチをオン状態に維持し、前記第1のセレクタ回路を前記第2の状態に維持し、前記第2のセレクタ回路を前記第4の状態に維持し、第2の期間に、前記スイッチをオフ状態に維持し、前記第1のセレクタ回路を前記第1の状態に維持し、前記第2のセレクタ回路を前記第3の状態に維持する
請求項2に記載の増幅回路。 - 前記第1の容量素子が接続される第1の入力ノードと第2の参照電圧が接続される第2の入力ノードとを有するコンパレータをさらに備えた
請求項3に記載の増幅回路。 - 前記第2のGMアンプは、前記スイッチがオン状態に維持される際に、前記第1の参照電圧が入力されるボルテージフォロワとして動作する
請求項1に記載の増幅回路。 - 前記第1の容量素子の一端と前記コンパレータとの間に接続されるサンプルホールド回路をさらに備えた
請求項4に記載の増幅回路。 - センサと、
前記センサに接続される請求項1から6のいずれか1項に記載の増幅回路と、
を備えたセンサ回路。 - 前記センサは、同一チップ上で互いに対称な方向に設置され実質的に同じ信号を検知する複数のホール素子を含む
請求項7に記載のセンサ回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022048355A JP2023141832A (ja) | 2022-03-24 | 2022-03-24 | 増幅回路及びセンサ回路 |
CN202210967210.2A CN116846344A (zh) | 2022-03-24 | 2022-08-12 | 放大电路以及传感器电路 |
US17/930,061 US20230318550A1 (en) | 2022-03-24 | 2022-09-06 | Amplifier circuit and sensor circuit |
EP22194319.4A EP4250560A1 (en) | 2022-03-24 | 2022-09-07 | Amplifier circuit and sensor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022048355A JP2023141832A (ja) | 2022-03-24 | 2022-03-24 | 増幅回路及びセンサ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023141832A true JP2023141832A (ja) | 2023-10-05 |
Family
ID=83232554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022048355A Pending JP2023141832A (ja) | 2022-03-24 | 2022-03-24 | 増幅回路及びセンサ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230318550A1 (ja) |
EP (1) | EP4250560A1 (ja) |
JP (1) | JP2023141832A (ja) |
CN (1) | CN116846344A (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7642846B2 (en) * | 2007-10-30 | 2010-01-05 | Aptina Imaging Corporation | Apparatuses and methods for providing offset compensation for operational amplifier |
US7764215B2 (en) * | 2008-12-31 | 2010-07-27 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Multi-stage comparator with offset canceling capacitor across secondary differential inputs for high-speed low-gain compare and high-gain auto-zeroing |
US8493139B2 (en) * | 2011-11-17 | 2013-07-23 | Analog Devices, Inc. | Low noise auto-zero circuits for amplifiers |
-
2022
- 2022-03-24 JP JP2022048355A patent/JP2023141832A/ja active Pending
- 2022-08-12 CN CN202210967210.2A patent/CN116846344A/zh active Pending
- 2022-09-06 US US17/930,061 patent/US20230318550A1/en active Pending
- 2022-09-07 EP EP22194319.4A patent/EP4250560A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230318550A1 (en) | 2023-10-05 |
CN116846344A (zh) | 2023-10-03 |
EP4250560A1 (en) | 2023-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8330537B1 (en) | Low noise, high CMRR and PSRR input buffer | |
US9973161B2 (en) | Multistage amplifier circuit with improved settling time | |
US9166541B2 (en) | Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier | |
KR101127891B1 (ko) | 출력증폭회로 및 그것을 사용한 센서 장치 | |
US7102365B1 (en) | Apparatus for current sensing | |
US10386214B2 (en) | Electromagnetic flow sensor interface allowing dc coupling | |
US7795959B2 (en) | Switched-capacitor circuit having switch-less feedback path | |
TWI451692B (zh) | 擬差動切換電容電路 | |
RU2553086C1 (ru) | Усилитель и устройство обработки сигналов | |
CN108694962B (zh) | 放大器及使用其的半导体装置 | |
US10972059B2 (en) | MEMS sensor | |
US10630245B2 (en) | Capacitively coupled chopper amplifier | |
KR20150049429A (ko) | 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기 | |
US6160446A (en) | Balanced differential amplifier without common-mode feedback circuit | |
KR101377916B1 (ko) | 연산 증폭기 | |
US10938408B2 (en) | Semiconductor device for reading and outputting signal from a sensor | |
JP2023141832A (ja) | 増幅回路及びセンサ回路 | |
WO2013138546A1 (en) | Auto-zeroed amplifier with low input leakage | |
US8773198B2 (en) | Auto-zero amplifier and sensor module using same | |
JP2009060376A (ja) | 増幅回路、これを用いたサンプルホールド回路及びこれを用いたアナログ−デジタル変換器 | |
JP2008199563A (ja) | 増幅回路 | |
US10211739B2 (en) | Methods and apparatus for an integrated circuit | |
CN113728551A (zh) | 具有自适应偏置的跨导器电路 | |
JP6110639B2 (ja) | センサ閾値決定回路 | |
JP4369820B2 (ja) | スイッチトキャパシタ増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240605 |