JP2023126323A - 光検出素子及び光検出装置 - Google Patents

光検出素子及び光検出装置 Download PDF

Info

Publication number
JP2023126323A
JP2023126323A JP2023111849A JP2023111849A JP2023126323A JP 2023126323 A JP2023126323 A JP 2023126323A JP 2023111849 A JP2023111849 A JP 2023111849A JP 2023111849 A JP2023111849 A JP 2023111849A JP 2023126323 A JP2023126323 A JP 2023126323A
Authority
JP
Japan
Prior art keywords
electrode
image sensor
photoelectric conversion
charge storage
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023111849A
Other languages
English (en)
Inventor
有希央 兼田
Yukio Kaneda
史彦 古閑
Fumihiko Koga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2023126323A publication Critical patent/JP2023126323A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/201—Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】光検出素子の動作中、隣接する光検出素子間における電荷の移動を確実に抑制することができ、しかも、光電変換層に蓄積された電荷が第１電極にスムースに転送される光検出素子を提供する。【解決手段】本開示の一実施形態の光検出装置は、第１電極、前記第１電極と離間して配置された電荷蓄積用電極、前記第１電極及び前記電荷蓄積用電極と離間して配置され、前記電荷蓄積用電極を取り囲む分離電極、前記第１電極と電気的に接続され、絶縁層を介して前記電荷蓄積用電極の上方に形成された光電変換層、並びに、前記光電変換層上に形成された第２電極、を備えており、前記分離電極は、第１分離電極、及び、前記第１分離電極と離間して配置された第２分離電極から構成されており、前記第１分離電極は、前記第１電極と前記第２分離電極との間に位置する。【選択図】 図１

Description

本開示は、光検出素子、及び、係る光検出素子を備えた光検出装置に関する。
光電変換層に有機半導体材料を用いる光検出素子（例えば、撮像素子）は、特定の色（波長帯）を光電変換することが可能である。そして、このような特徴を有するが故に、固体撮像装置における撮像素子として用いる場合、オンチップ・カラーフィルタ（ＯＣＣＦ）と撮像素子との組合せから副画素が成り、副画素が２次元配列されている、従来の固体撮像装置では不可能な、副画素を積層した構造（積層型撮像素子）を得ることが可能である（例えば、特開２０１７－１５７８１６号公報参照）。また、デモザイク処理を必要としないことから、偽色が発生しないといった利点がある。尚、以下の説明において、半導体基板の上あるいは上方に設けられた光電変換部を備えた撮像素子を、便宜上、『第１タイプの撮像素子』と呼び、第１タイプの撮像素子を構成する光電変換部を、便宜上、『第１タイプの光電変換部』と呼び、半導体基板内に設けられた撮像素子を、便宜上、『第２タイプの撮像素子』と呼び、第２タイプの撮像素子を構成する光電変換部を、便宜上、『第２タイプの光電変換部』と呼ぶ場合がある。
図５７に、特開２０１７－１５７８１６号公報に開示された積層型撮像素子（積層型固体撮像装置）の構造例を示す。図５７に示す例では、半導体基板７０内に、第２タイプの撮像素子である第３撮像素子１５及び第２撮像素子１３を構成する第２タイプの光電変換部である第３光電変換部４３及び第２光電変換部４１が積層され、形成されている。また、半導体基板７０の上方（具体的には、第２撮像素子１３の上方）には、第１タイプの光電変換部である第１光電変換部１１’が配置されている。ここで、第１光電変換部１１’は、第１電極２１、有機材料から成る光電変換層２３、第２電極２２を備えており、第１タイプの撮像素子である第１撮像素子１１を構成する。また、第１電極２１と離間して電荷蓄積用電極２４が設けられており、電荷蓄積用電極２４の上方には、絶縁層８２を介して光電変換層２３が位置している。第２光電変換部４１及び第３光電変換部４３においては、吸収係数の違いにより、それぞれ、例えば、青色光及び赤色光が光電変換される。また、第１光電変換部１１’においては、例えば、緑色光が光電変換される。
第２光電変換部４１及び第３光電変換部４３において光電変換によって生成した電荷は、これらの第２光電変換部４１及び第３光電変換部４３に一旦蓄積された後、それぞれ、縦型トランジスタ（ゲート部４５を図示する）と転送トランジスタ（ゲート部４６を図示する）によって第２浮遊拡散層（Floating Diffusion）ＦＤ2及び第３浮遊拡散層ＦＤ3に転送され、更に、外部の読み出し回路（図示せず）に出力される。これらのトランジスタ及び浮遊拡散層ＦＤ2，ＦＤ3も半導体基板７０に形成されている。
第１光電変換部１１’において光電変換によって生成した電荷は、電荷蓄積時、電荷蓄積用電極２４に引き付けられ、光電変換層２３に蓄積される。電荷転送時、光電変換層２３に蓄積された電荷は、第１電極２１、コンタクトホール部６１、配線層６２を介して、半導体基板７０に形成された第１浮遊拡散層ＦＤ1に蓄積される。また、第１光電変換部１１’は、コンタクトホール部６１、配線層６２を介して、電荷量を電圧に変換する増幅トランジスタのゲート部５２にも接続されている。そして、第１浮遊拡散層ＦＤ1は、リセット・トランジスタ（ゲート部５１を図示する）の一部を構成している。尚、参照番号６３，６４，６５，６６，７１，７２，７６，８１，８３，９０等については、実施例１において説明する。
特開２０１７－１５７８１６号公報
ところで、このような第１撮像素子１１において、光電変換層２３に蓄積された電荷が、第１撮像素子１１の動作中に、隣接する第１撮像素子１１に移動する可能性が皆無とは云えない。また、光電変換層２３に蓄積された電荷が、第１電極２１にスムースに転送されない可能性が皆無とは云えない。そして、このような現象が発生すると、光検出装置（例えば、固体撮像装置）の特性劣化へと繋がる。
従って、本開示の目的は、光検出素子の動作中、隣接する光検出素子間における電荷の移動を確実に抑制することができ、しかも、光電変換層に蓄積された電荷が、第１電極にスムースに転送される構成、構造を有する光検出素子、係る光検出素子を備えた光検出装置を提供することにある。
上記の目的を達成するための本開示の光検出素子は、
第１電極、
第１電極と離間して配置された電荷蓄積用電極、
第１電極及び電荷蓄積用電極と離間して配置され、電荷蓄積用電極を取り囲む分離電極、
第１電極と電気的に接続され、絶縁層を介して電荷蓄積用電極の上方に形成された光電変換層、並びに、
光電変換層上に形成された第２電極、
を備えており、
分離電極は、第１分離電極、及び、第１分離電極と離間して配置された第２分離電極から構成されており、
第１分離電極は、第１電極と第２分離電極との間に位置する。
上記の目的を達成するための本開示の第１の態様に係る光検出装置は、
第１の方向に沿ってＰ個、第１の方向とは異なる第２の方向に沿ってＱ個の、Ｐ×Ｑ個（但し、Ｐ≧２，Ｑ≧１）の光検出素子から構成された光検出素子ブロックを、複数、有しており、
光検出素子は、
第１電極、
第１電極と離間して配置された電荷蓄積用電極、
第１電極及び電荷蓄積用電極と離間して配置され、電荷蓄積用電極を取り囲む分離電極、
第１電極と電気的に接続され、絶縁層を介して電荷蓄積用電極の上方に形成された光電変換層、並びに、
光電変換層上に形成された第２電極、
を備えており、
分離電極は、第１分離電極、第２分離電極及び第３分離電極から構成されており、
第１分離電極は、光検出素子ブロックにおける、少なくとも第２の方向に沿って並置された光検出素子と光検出素子との間に、第１電極と隣接して、且つ、離間して配置されており、
第２分離電極は、光検出素子ブロックにおける光検出素子と光検出素子との間に配置されており、
第３分離電極は、光検出素子ブロックと光検出素子ブロックとの間に配置され、
第１分離電極は、第１電極と第２分離電極との間に位置する。
上記の目的を達成するための本開示の第２の態様に係る光検出装置は、本開示の撮像素子を少なくとも１つ有する積層型光検出素子を備えている。
図１は、実施例１の固体撮像装置における電荷蓄積用電極、第１分離電極、第２分離電極及び第１電極の配置状態を模式的に示す図である。 図２Ａ及び図２Ｂは、実施例１の撮像素子における各電極の電位を模式的に示す図である。 図３Ａ及び図３Ｂは、実施例１の撮像素子における各電極の電位を模式的に示す図である。 図４Ａ及び図４Ｂは、実施例１の撮像素子における各電極の電位を模式的に示す図である。 図５Ａ、図５Ｂ及び図５Ｃは、実施例１の撮像素子における各電極の電位を模式的に示す図である。 図６Ａ及び図６Ｂは、実施例１の撮像素子における各電極の電位を模式的に示す図である。 図７Ａ及び図７Ｂは、実施例１の撮像素子における各電極の位置関係を説明するための各電極の一部を拡大した図、及び、第１分離電極を設けない撮像素子における各電極の位置関係を説明するための各電極の一部を拡大した図である。 図８は、実施例１の撮像素子、積層型撮像素子の１つの模式的な一部断面図である。 図９は、実施例１の撮像素子、積層型撮像素子の等価回路図である。 図１０は、実施例１の撮像素子、積層型撮像素子の等価回路図である。 図１１は、実施例１の固体撮像装置の概念図である。 図１２は、実施例１の撮像素子、積層型撮像素子の変形例（実施例１の変形例１）の等価回路図である。 図１３は、実施例１の撮像素子（並置された２つの撮像素子を図示する）の変形例（実施例１の変形例２）の模式的な断面図である。 図１４は、実施例２の固体撮像装置における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極及び第１電極の配置状態を模式的に示す図である。 図１５は、実施例２の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極及び第１電極の配置状態を模式的に示す図である。 図１６Ａ及び図１６Ｂは、実施例３の撮像素子（並置された２つの撮像素子）及びその変形例の模式的な一部断面図である。 図１７Ａ及び図１７Ｂは、実施例３の撮像素子（並置された２つの撮像素子）の別の変形例の模式的な一部断面図である。 図１８は、実施例４の撮像素子、積層型撮像素子の模式的な一部断面図である。 図１９は、実施例５の撮像素子、積層型撮像素子の模式的な一部断面図である。 図２０は、実施例５の撮像素子、積層型撮像素子の変形例の模式的な一部断面図である。 図２１は、実施例５の撮像素子の別の変形例の模式的な一部断面図である。 図２２は、実施例５の撮像素子の更に別の変形例の模式的な一部断面図である。 図２３は、実施例６の撮像素子、積層型撮像素子の模式的な一部断面図である。 図２４は、実施例６の撮像素子、積層型撮像素子の等価回路図である。 図２５は、実施例６の撮像素子、積層型撮像素子の等価回路図である。 図２６は、実施例７の撮像素子、積層型撮像素子の模式的な一部断面図である。 図２７は、実施例７の撮像素子、積層型撮像素子の等価回路図である。 図２８は、実施例７の撮像素子、積層型撮像素子の等価回路図である。 図２９は、実施例７の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図３０は、実施例８の撮像素子、積層型撮像素子の模式的な一部断面図である。 図３１は、実施例８の撮像素子における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図３２は、実施例９の撮像素子における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図３３は、実施例１０の撮像素子、積層型撮像素子の模式的な一部断面図である。 図３４は、実施例１１及び実施例１２の撮像素子、積層型撮像素子の模式的な一部断面図である。 図３５Ａ及び図３５Ｂは、実施例１２における電荷蓄積用電極セグメントの模式的な平面図である。 図３６Ａ及び図３６Ｂは、実施例１２における電荷蓄積用電極セグメントの模式的な平面図である。 図３７は、実施例１３及び実施例１２の撮像素子、積層型撮像素子の模式的な一部断面図である。 図３８Ａ及び図３８Ｂは、実施例１３における電荷蓄積用電極セグメントの模式的な平面図である。 図３９は、実施例１の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。 図４０は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４１Ａ、図４１Ｂ及び図４１Ｃは、実施例１の撮像素子、積層型撮像素子の更に別の変形例の第１電極の部分等の拡大された模式的な一部断面図である。 図４２は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４３は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４４は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４５は、実施例６の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。 図４６は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４７は、実施例６の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４８は、実施例８の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図４９は、実施例９の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図５０は、実施例１の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極及び第１電極の配置状態を模式的に示す図である。 図５１Ａ及び図５１Ｂは、実施例１の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極及び第１電極の配置状態を模式的に示す図である。 図５２は、実施例２の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極及び第１電極の配置状態を模式的に示す図である。 図５３は、電荷排出電極を備えた実施例２の固体撮像装置における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極、電荷排出電極及び第１電極の配置状態を模式的に示す図である。 図５４は、実施例２の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極及び第１電極の模式的な平面図である。 図５５Ａ、図５５Ｂ及び図５５Ｃは、図５４に示した実施例２の固体撮像装置の変形例における読み出し駆動例を示すチャートである。 図５６は、本開示の撮像素子、積層型撮像素子から構成された固体撮像装置を電子機器（カメラ）を用いた例の概念図である。 図５７は、従来の積層型撮像素子（積層型固体撮像装置）の概念図である。 図５８は、車両制御システムの概略的な構成の一例を示すブロック図である。 図５９は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 図６０は、内視鏡手術システムの概略的な構成の一例を示す図である。 図６１は、カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の撮像素子、本開示の第１の態様～第２の態様に係る光検出装置（固体撮像装置）、全般に関する説明
２．実施例１（本開示の光検出素子、及び、本開示の第２の態様に係る光検出装置）
３．実施例２（本開示の第１の態様に係る光検出装置）
４．実施例３（実施例１～実施例２の変形）
５．実施例４（実施例１～実施例３の変形）
６．実施例５（実施例１～実施例４の変形）
７．実施例６（実施例１～実施例５の変形、転送制御用電極を備えた撮像素子）
８．実施例７（実施例１～実施例６の変形、複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子）
９．実施例８（実施例１～実施例６の変形、第１構成及び第６構成の光検出素子）
１０．実施例９（本開示の第２構成及び第６構成の光検出素子）
１１．実施例１０（第３構成の光検出素子）
１２．実施例１１（第４構成の光検出素子）
１３．実施例１２（第５構成の光検出素子）
１４．実施例１３（第６構成の光検出素子）
１５．その他
〈本開示の光検出素子（撮像素子）、本開示の第１の態様～第２の態様に係る光検出装置（固体撮像装置）、全般に関する説明〉
本開示の第２の態様に係る固体撮像装置において、撮像素子の下方には、少なくとも１つの下方撮像素子が設けられており、撮像素子が受光する光の波長と、下方撮像素子が受光する光の波長とは、異なる形態とすることができる。そして、この場合、２つの下方撮像素子が積層されている形態とすることができる。
本開示の撮像素子、あるいは又、上記の好ましい形態を含む本開示の第２の態様に係る固体撮像装置を構成する本開示の撮像素子において、第１分離電極の電位は一定の値ＶES-1であり、第２分離電極の電位も一定の値ＶES-2である形態とすることができるし、あるいは又、第１分離電極の電位は一定の値ＶES-1から変化し（具体的には、値ＶES-1’へと変化し）、第２分離電極の電位は一定の値ＶES-2である形態とすることができる。そして、これらの形態にあっては、蓄積すべき電荷が電子の場合、ＶES-1＞ＶES-2、蓄積すべき正孔が電子の場合、ＶES-1＜ＶES-2を満足する形態とすることができるし、あるいは又、ＶES-2＝ＶES-1を満足する形態とすることができる。
本開示の第１の態様に係る固体撮像装置において、第３分離電極は、隣接する撮像素子ブロックにおいて共有されている形態とすることができる。
そして、上記の好ましい形態を含む本開示の第１の態様に係る固体撮像装置において、
第１分離電極は、撮像素子ブロックにおける、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極と隣接して、且つ、離間して配置されており、
第２分離電極は、第１の方向に沿って並置された撮像素子と撮像素子の間に配置されており、且つ、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極と離間して配置されている構成とすることができる。そして、この場合、第２分離電極と第３分離電極とは繋がっている構成とすることができる。
あるいは又、上記の好ましい形態を含む本開示の第１の態様に係る固体撮像装置において、
第１分離電極は、撮像素子ブロックにおける、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極と隣接して、且つ、離間して配置されており、更に、第１の方向に沿って並置された撮像素子と撮像素子の間に、第１電極と隣接して、且つ、離間して配置されており、
第２分離電極は、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極と離間して配置されており、更に、第１の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極と離間して配置されている構成とすることができる。そして、この場合、第２分離電極と第３分離電極とは繋がっている構成とすることができる。
更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様に係る固体撮像装置において、第１分離電極の電位は一定の値ＶES-1であり、第２分離電極及び第３分離電極の電位も一定の値ＶES-2である形態とすることができるし、あるいは又、第１分離電極の電位は一定の値ＶES-1から変化し（具体的には、値ＶES-1’へと変化し）、第２分離電極及び第３分離電極の電位は一定の値ＶES-2である形態とすることができる。そして、これらの形態にあっては、蓄積すべき電荷が電子の場合、ＶES-1＞ＶES-2、蓄積すべき正孔が電子の場合、ＶES-1＜ＶES-2を満足する形態とすることができるし、あるいは又、ＶES-2＝ＶES-1を満足する形態とすることができる。
更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様に係る固体撮像装置にあっては、撮像素子ブロックを構成するＰ×Ｑ個の撮像素子において、第１電極は共有されている形態とすることができる。そして、各撮像素子ブロックは、制御部を有しており、制御部は、少なくとも浮遊拡散層及び増幅トランジスタから構成されており、共有された第１電極は、制御部に接続されている形態とすることができる。
このように、本開示の第１の態様に係る固体撮像装置にあっては、１つの撮像素子ブロックを構成するＰ×Ｑ個の撮像素子において第１電極を共有化することで、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。そして、Ｐ×Ｑ個の撮像素子によって構成された１つの撮像素子ブロックに対して１つの浮遊拡散層が設けられている。ここで、１つの浮遊拡散層に対して設けられるＰ×Ｑ個の撮像素子は、後述する第１タイプの撮像素子の複数から構成されていてもよいし、少なくとも１つの第１タイプの撮像素子と、１又は２以上の後述する第２タイプの撮像素子とから構成されていてもよい。
更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様に係る固体撮像装置において、限定するものではないが、Ｐ＝２，Ｑ＝２とすることができる。
更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様に係る固体撮像装置は、本開示の撮像素子を少なくとも１つ有する積層型撮像素子を備えている形態とすることができる。そして、このような形態の本開示の第１の態様に係る固体撮像装置において、複数の撮像素子ブロックの下方には、少なくとも１層の下方撮像素子ブロックが設けられており、
下方撮像素子ブロックは、複数（具体的には、第１の方向に沿ってＰ個、第２の方向に沿ってＱ個のＰ×Ｑ個）の撮像素子から構成されており、
撮像素子ブロックを構成する撮像素子が受光する光の波長と、下方撮像素子ブロックを構成する撮像素子が受光する光の波長とは、異なる形態とすることができる。そして、このような好ましい形態を含む本開示の第１の態様に係る固体撮像装置において、下方撮像素子ブロックは、２層、設けられている形態とすることができる。更には、以上に説明した好ましい形態を含む本開示の第１の態様に係る固体撮像装置において、下方撮像素子ブロックを構成する複数（具体的には、Ｐ×Ｑ個）の撮像素子は、共有された浮遊拡散層を備えている形態とすることができる。
本開示の第１の態様に係る固体撮像装置において、撮像素子ブロックを構成する４個の撮像素子において第１電極が共有されている場合、各種分離電極の制御下、４つの撮像素子に蓄積された電荷を、別々に、都合４回で読み出す読み出し方式を採用してもよいし、４つの撮像素子に蓄積された電荷を、同時に、都合１回で読み出す読み出し方式を採用してもよい。前者を、便宜上、『第１モードの読み出し方法』と呼び、後者を、便宜上、『第２モードの読み出し方法』と呼ぶ場合がある。第１モードの読み出し方法にあっては、固体撮像装置によって得られる画像の高精細化を図ることができる。第２モードの読み出し方法にあっては、感度の増加を図るために４つの撮像素子によって得られた信号が加算される。第１モードの読み出し方法と第２モードの読み出し方法との切替は、固体撮像装置に適切な切替手段を設けることで達成することができる。第１モードの読み出し方法にあっては、電荷転送期間のタイミングを適切に制御することで、Ｐ×Ｑ個の撮像素子が１つの浮遊拡散層を共有することが可能であり、撮像素子ブロックを構成するＰ×Ｑ個の撮像素子が１つの駆動回路に接続されている。但し、電荷蓄積用電極の制御は、撮像素子毎に行われる。
本開示の撮像素子、あるいは又、上記の好ましい形態を含む本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の撮像素子（以下、これらを総称して、『本開示の撮像素子等』と呼ぶ場合がある）において、第１分離電極、第２分離電極、第３分離電極は、絶縁層を介して光電変換層の領域に対向した領域に設けられている形態とすることができる。尚、これらの分離電極を、便宜上、『下方第１分離電極』、『下方第２分離電極』、『下方第３分離電極』と呼ぶ場合があるし、これらを総称して、『下方分離電極』と呼ぶ場合がある。あるいは又、第１分離電極、第２分離電極、第３分離電極は、光電変換層の上に、第２電極と離間して設けられている形態とすることができる。尚、これらの分離電極を、便宜上、『上方第１分離電極』、『上方第２分離電極』、『上方第３分離電極』と呼ぶ場合があるし、これらを総称して、『上方分離電極』と呼ぶ場合がある。
本開示の撮像素子等において、分離電極は、第１電極及び電荷蓄積用電極と離間して配置され、電荷蓄積用電極を取り囲んでおり、第１分離電極は、第１電極と第２分離電極との間に位置するが、上方分離電極の場合にあっては、分離電極の正射影像が、第１電極及び電荷蓄積用電極の正射影像と離間して位置し、電荷蓄積用電極の正射影像を取り囲んでおり、第１分離電極の正射影像は、第１電極の正射影像と第２分離電極の正射影像との間に位置する。場合によっては、第２分離電極の正射影像の一部と電荷蓄積用電極の正射影像の一部が重なっていてもよい。あるいは又、第１分離電極の正射影像は、撮像素子ブロックにおける、少なくとも第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極の正射影像と隣接して、且つ、離間して位置しており、第２分離電極は、撮像素子ブロックにおける撮像素子と撮像素子の間に配置されており、第３分離電極は、撮像素子ブロックと撮像素子ブロックの間に配置されている。
以下の説明において各種電極に印加される電位を表す符号を、以下に示す。
電荷蓄積期間 電荷転送期間
第１電極 Ｖ11 Ｖ12
第２電極 Ｖ21 Ｖ22
電荷蓄積用電極 Ｖ31 Ｖ32
第１分離電極
ケース－１ ＶES-1 ＶES-1
ケース－２ ＶES-1 ＶES-1’
第２分離電極 ＶES-2 ＶES-2
第３分離電極 ＶES-3 ＶES-3
転送制御用電極 Ｖ41 Ｖ42
電荷排出電極 Ｖ51 Ｖ52
以上に説明した好ましい形態、構成を含む本開示の撮像素子等は、半導体基板を更に備えており、光電変換部は、半導体基板の上方に配置されている形態とすることができる。尚、第１電極、電荷蓄積用電極、第２電極、各種分離電極や各種電極は、後述する駆動回路に接続されている。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、電荷蓄積用電極の大きさは第１電極よりも大きい形態とすることができる。電荷蓄積用電極の面積をｓ1’、第１電極の面積をｓ1としたとき、限定するものではないが、
４≦ｓ1’／ｓ1
を満足することが好ましい。
光入射側に位置する第２電極は、上方分離電極が形成されている場合を除き、複数の撮像素子において共通化されていてもよい。即ち、第２電極を所謂ベタ電極とすることができる。光電変換層は、複数の撮像素子において共通化することができる。即ち、複数の撮像素子において１層の光電変換層が形成されている形態とすることができる。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、第１電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている形態とすることができる。あるいは又、光電変換層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている形態とすることができ、この場合、
第１電極の頂面の縁部は絶縁層で覆われており、
開口部の底面には第１電極が露出しており、
第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する形態とすることができ、更には、第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する形態とすることができる。尚、光電変換層と第１電極との間に他の層が形成されている形態（例えば、光電変換層と第１電極との間に電荷蓄積に適した材料層が形成されている形態）を包含する。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極及び電荷蓄積用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ31が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ12が印加され、電荷蓄積用電極に電位Ｖ32が印加され、光電変換層に蓄積された電荷が第１電極を経由して制御部に読み出される構成とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ31≧Ｖ11、且つ、Ｖ32＜Ｖ12
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ31≦Ｖ11、且つ、Ｖ32＞Ｖ12
である。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等は、第１電極と電荷蓄積用電極との間に、第１電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された転送制御用電極（電荷転送電極）を更に備えている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『転送制御用電極を備えた本開示の撮像素子等』と呼ぶ場合がある。そして、転送制御用電極を備えた本開示の撮像素子等にあっては、電荷蓄積期間において、転送制御用電極に印加される電位をＶ41としたとき、第１電極の電位が第２電極の電位よりも高い場合、Ｖ41≦Ｖ11，Ｖ41＜Ｖ31を満足するが好ましい。また、電荷転送期間において、転送制御用電極に印加される電位をＶ42としたとき、第１電極の電位が第２電極の電位よりも高い場合、Ｖ32≦Ｖ42≦Ｖ12を満足するが好ましい。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等にあっては、光電変換層に接続され、第１電極及び電荷蓄積用電極と離間して配置された電荷排出電極を更に備えている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『電荷排出電極を備えた本開示の撮像素子等』と呼ぶ。そして、電荷排出電極を備えた本開示の撮像素子等において、電荷排出電極は、第１電極及び電荷蓄積用電極を取り囲むように（即ち、額縁状に）配置されている形態とすることができる。電荷排出電極は、複数の撮像素子において共有化（共通化）することができる。電荷排出電極を設ける場合、各種分離電極を上方分離電極から構成することが好ましい。そして、この場合、
光電変換層は、絶縁層に設けられた第２開口部内を延在し、電荷排出電極と接続されており、
電荷排出電極の頂面の縁部は絶縁層で覆われており、
第２開口部の底面には電荷排出電極が露出しており、
電荷排出電極の頂面と接する絶縁層の面を第３面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、第２開口部の側面は、第３面から第２面に向かって広がる傾斜を有する形態とすることができる。
更には、電荷排出電極を備えた本開示の撮像素子等にあっては、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び電荷排出電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ31が印加され、電荷排出電極に電位Ｖ51が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ12が印加され、電荷蓄積用電極に電位Ｖ32が印加され、電荷排出電極に電位Ｖ52が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される構成とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ51＞Ｖ11、且つ、Ｖ52＜Ｖ12
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ51＜Ｖ11、且つ、Ｖ52＞Ｖ12
である。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等』と呼ぶ場合がある。電荷蓄積用電極セグメントの数は、２以上であればよい。そして、複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等にあっては、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加える場合、
第１電極の電位が第２電極の電位よりも高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）に印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）に印加される電位よりも高く、
第１電極の電位が第２電極の電位よりも低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）に印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）に印加される電位よりも低い形態とすることができる。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、
半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている形態とすることができる。そして、この場合、更には、
半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている形態とすることができる。
あるいは又、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等の変形例として、以下に説明する第１構成～第６構成の撮像素子を挙げることができる。即ち、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等における第１構成～第６構成の撮像素子において、
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
第１構成～第３構成の撮像素子にあっては、電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第４構成～第５構成の撮像素子にあっては、電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置する。
そして、第１構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している。また、第２構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している。更には、第３構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。また、第４構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。更には、第５構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。尚、面積は、連続的に小さくなっていてもよいし、階段状に小さくなっていてもよい。
あるいは又、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等における第６構成の撮像素子において、電荷蓄積用電極と絶縁層と光電変換層の積層方向をＺ方向、第１電極から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する。尚、断面積の変化は、連続的な変化であってもよいし、階段状の変化であってもよい。
第１構成～第２構成の撮像素子において、Ｎ個の光電変換層セグメントは連続して設けられており、Ｎ個の絶縁層セグメントも連続して設けられており、Ｎ個の電荷蓄積用電極セグメントも連続して設けられている。第３構成～第５構成の撮像素子において、Ｎ個の光電変換層セグメントは連続して設けられている。また、第４構成、第５構成の撮像素子において、Ｎ個の絶縁層セグメントは連続して設けられている一方、第３構成の撮像素子において、Ｎ個の絶縁層セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。更には、第４構成～第５構成の撮像素子において、場合によっては、第３構成の撮像素子において、Ｎ個の電荷蓄積用電極セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。そして第１構成～第６構成の撮像素子にあっては、電荷蓄積用電極セグメントの全てに同じ電位が加えられる。あるいは又、第４構成～第５構成の撮像素子において、場合によっては、第３構成の撮像素子において、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。
第１構成～第６構成の撮像素子、係る撮像素子を適用した本開示の第１の態様～第２の態様に係る固体撮像装置にあっては、絶縁層セグメントの厚さが規定され、あるいは又、光電変換層セグメントの厚さが規定され、あるいは又、絶縁層セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントの面積が規定され、あるいは又、積層部分の断面積が規定されているので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に、第１電極へ転送することが可能となる。そして、その結果、残像の発生や電荷転送残しの発生を防止することができる。
本開示の第１の態様に係る固体撮像装置の変形例として、上述した第１構成～第６構成の撮像素子を、複数、備えている固体撮像装置とすることができるし、本開示の第２の態様に係る固体撮像装置の変形例として、上述した第１構成～第６構成の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、備えている固体撮像装置とすることができる。
第１構成～第５構成の撮像素子にあっては、ｎの値が大きい光電変換部セグメントほど第１電極から離れて位置するが、第１電極から離れて位置するか否かは、Ｘ方向を基準として判断する。また、第６構成の撮像素子にあっては、第１電極から離れる方向をＸ方向としているが、『Ｘ方向』を以下のとおり、定義する。即ち、撮像素子あるいは積層型撮像素子が複数配列された画素領域は、２次元アレイ状に、即ち、Ｘ方向及びＹ方向に規則的に複数配列された画素から構成される。画素の平面形状を矩形とした場合、第１電極に最も近い辺が延びる方向をＹ方向とし、Ｙ方向と直交する方向をＸ方向とする。あるいは又、画素の平面形状を任意の形状とした場合、第１電極に最も近い線分や曲線が含まれる全体的な方向をＹ方向とし、Ｙ方向と直交する方向をＸ方向とする。
以下、第１構成～第６構成の撮像素子に関して、第１電極の電位が第２電極の電位よりも高い場合についての説明を行うが、第１電極の電位が第２電極の電位よりも低い場合は、電位の高低を逆にすればよい。
第１構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているが、絶縁層セグメントの厚さは、漸次、厚くなっていってもよいし、薄くなっていってもよく、これによって、一種の電荷転送勾配が形成される。
蓄積すべき電荷を電子とする場合、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用すればよいし、蓄積すべき電荷を正孔とする場合、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用すればよい。そして、これらの場合、電荷蓄積期間において、｜Ｖ31｜≧｜Ｖ11｜といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１番目の光電変換部セグメントから第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、｜Ｖ32｜＜｜Ｖ12｜といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第２構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているが、光電変換層セグメントの厚さは、漸次、厚くなっていってもよいし、薄くなっていってもよく、これによって、一種の電荷転送勾配が形成される。
蓄積すべき電荷を電子とする場合、光電変換層セグメントの厚さが、漸次、厚くなる構成を採用すればよいし、蓄積すべき電荷を正孔とする場合、光電変換層セグメントの厚さが、漸次、厚くなる構成を採用すればよい。そして、光電変換層セグメントの厚さが、漸次、厚くなる場合、電荷蓄積期間においてＶ31≧Ｖ11といった状態になると、また、光電変換層セグメントの厚さが、漸次、薄くなる場合、電荷蓄積期間においてＶ31≦Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも強い電界が加わり、第１番目の光電変換部セグメントから第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、光電変換層セグメントの厚さが、漸次、厚くなる場合、Ｖ32＜Ｖ12といった状態になると、また、光電変換層セグメントの厚さが、漸次、薄くなる場合、Ｖ32＞Ｖ12といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第３構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の比誘電率の値が、漸次、小さくなることが好ましい。そして、このような構成を採用することで、電荷蓄積期間において、Ｖ31≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方、が第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ32＜Ｖ12といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第４構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の仕事関数の値が、漸次、大きくなることが好ましい。そして、このような構成を採用することで、電圧（電位）の正負に依存すること無く、信号電荷転送に有利な電位勾配を形成することができる。
第５構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっており、これによって、一種の電荷転送勾配が形成されるので、電荷蓄積期間において、Ｖ31≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ32＜Ｖ12といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第６構成の撮像素子において、積層部分の断面積は第１電極からの距離に依存して変化し、これによって、一種の電荷転送勾配が形成される。具体的には、積層部分の断面の厚さを一定とし、積層部分の断面の幅を第１電極から離れるほど狭くする構成を採用すれば、第５構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ31≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも多くの電荷を蓄積することができる。従って、電荷転送期間において、Ｖ32＜Ｖ12といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。一方、積層部分の断面の幅を一定とし、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さを、漸次、厚くする構成を採用すれば、第１構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ31≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１電極に近い領域から第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ32＜Ｖ12といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。また、光電変換層セグメントの厚さを、漸次、厚くする構成を採用すれば、第２構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ31≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも強い電界が加わり、第１電極に近い領域から第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ32＜Ｖ12といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されている形態とすることができる。あるいは又、第２電極側から光が入射し、第１電極（場合によっては、第１電極及び転送制御用電極）には光が入射しない形態とすることができる。そして、この場合、第２電極よりの光入射側であって、第１電極（場合によっては、第１電極及び転送制御用電極）の上方には遮光層が形成されている形態とすることができるし、あるいは又、電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される形態とすることができる。ここで、遮光層は、第２電極の光入射側の面よりも上方に配設されてもよいし、第２電極の光入射側の面の上に配設されてもよい。場合によっては、第２電極に遮光層が形成されていてもよい。遮光層を構成する材料として、クロム（Ｃｒ）や銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、光を通さない樹脂（例えば、ポリイミド樹脂）を例示することができる。
本開示の撮像素子等として、具体的には、青色光（４２５ｎｍ乃至４９５ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの青色光電変換層』と呼ぶ）を備えた青色光に感度を有する撮像素子（便宜上、『第１タイプの青色光用撮像素子』と呼ぶ）、緑色光（４９５ｎｍ乃至５７０ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの緑色光電変換層』と呼ぶ）を備えた緑色光に感度を有する撮像素子（便宜上、『第１タイプの緑色光用撮像素子』と呼ぶ）、赤色光（６２０ｎｍ乃至７５０ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの赤色光電変換層』と呼ぶ）を備えた赤色光に感度を有する撮像素子（便宜上、『第１タイプの赤色光用撮像素子』と呼ぶ）を挙げることができる。また、電荷蓄積用電極を備えていない従来の撮像素子であって、青色光に感度を有する撮像素子を、便宜上、『第２タイプの青色光用撮像素子』と呼び、緑色光に感度を有する撮像素子を、便宜上、『第２タイプの緑色光用撮像素子』と呼び、赤色光に感度を有する撮像素子を、便宜上、『第２タイプの赤色光用撮像素子』と呼び、第２タイプの青色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの青色光電変換層』と呼び、第２タイプの緑色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの緑色光電変換層』と呼び、第２タイプの赤色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの赤色光電変換層』と呼ぶ。
本開示における積層型撮像素子は、少なくとも本開示の撮像素子等（光電変換素子）を１つ有するが、具体的には、例えば、
［Ａ］第１タイプの青色光用光電変換部、第１タイプの緑色光用光電変換部及び第１タイプの赤色光用光電変換部が、垂直方向に積層され、
第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第１タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｂ］第１タイプの青色光用光電変換部及び第１タイプの緑色光用光電変換部が、垂直方向に積層され、
これらの２層の第１タイプの光電変換部の下方に、第２タイプの赤色光用光電変換部が配置され、
第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｃ］第１タイプの緑色光用光電変換部の下方に、第２タイプの青色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
第１タイプの緑色光用撮像素子、第２タイプの青色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｄ］第１タイプの青色光用光電変換部の下方に、第２タイプの緑色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
第１タイプの青色光用撮像素子、第２タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
を挙げることができる。尚、これらの撮像素子の光電変換部の垂直方向における配置順は、光入射方向から青色光用光電変換部、緑色光用光電変換部、赤色光用光電変換部の順、あるいは、光入射方向から緑色光用光電変換部、青色光用光電変換部、赤色光用光電変換部の順であることが好ましい。これは、より短い波長の光がより入射表面側において効率良く吸収されるからである。赤色は３色の中では最も長い波長であるので、光入射面から見て赤色光用光電変換部を最下層に位置させることが好ましい。これらの撮像素子の積層構造によって、１つの画素が構成される。また、第１タイプの赤外線用光電変換部を備えていてもよい。ここで、第１タイプの赤外線用光電変換部の光電変換層は、例えば、有機系材料から構成され、第１タイプの撮像素子の積層構造の最下層であって、第２タイプの撮像素子よりも上に配置することが好ましい。あるいは又、第１タイプの光電変換部の下方に、第２タイプの赤外線用光電変換部を備えていてもよい。
第１タイプの撮像素子にあっては、例えば、第１電極が、半導体基板の上に設けられた層間絶縁層上に形成されている。半導体基板に形成された撮像素子は、裏面照射型とすることもできるし、表面照射型とすることもできる。
光電変換層を有機系材料から構成する場合、光電変換層を、
（１）ｐ型有機半導体から構成する。
（２）ｎ型有機半導体から構成する。
（３）ｐ型有機半導体層／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。ｎ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。
（４）ｐ型有機半導体とｎ型有機半導体の混合（バルクヘテロ構造）から構成する。
の４態様のいずれかとすることができる。但し、積層順は任意に入れ替えた構成とすることができる。
ｐ型有機半導体として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。ｎ型有機半導体として、フラーレン及びフラーレン誘導体〈例えば、Ｃ６０や、Ｃ７０，Ｃ７４等のフラーレン（高次フラーレン）、内包フラーレン等）又はフラーレン誘導体（例えば、フラーレンフッ化物やＰＣＢＭフラーレン化合物、フラーレン多量体等）〉、ｐ型有機半導体よりもＨＯＭＯ及びＬＵＭＯが大きい（深い）有機半導体、透明な無機金属酸化物を挙げることができる。ｎ型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンゾイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンゾオキサゾール誘導体、ベンゾオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。フラーレン誘導体に含まれる基等として、ハロゲン原子；直鎖、分岐若しくは環状のアルキル基若しくはフェニル基；直鎖若しくは縮環した芳香族化合物を有する基；ハロゲン化物を有する基；パーシャルフルオロアルキル基；パーフルオロアルキル基；シリルアルキル基；シリルアルコキシ基；アリールシリル基；アリールスルファニル基；アルキルスルファニル基；アリールスルホニル基；アルキルスルホニル基；アリールスルフィド基；アルキルスルフィド基；アミノ基；アルキルアミノ基；アリールアミノ基；ヒドロキシ基；アルコキシ基；アシルアミノ基；アシルオキシ基；カルボニル基；カルボキシ基；カルボキソアミド基；カルボアルコキシ基；アシル基；スルホニル基；シアノ基；ニトロ基；カルコゲン化物を有する基；ホスフィン基；ホスホン基；これらの誘導体を挙げることができる。有機系材料から構成された光電変換層（『有機光電変換層』と呼ぶ場合がある）の厚さは、限定するものではないが、例えば、１×１０-8ｍ乃至５×１０-7ｍ、好ましくは２．５×１０-8ｍ乃至３×１０-7ｍ、より好ましくは２．５×１０-8ｍ乃至２×１０-7ｍ、一層好ましくは１×１０-7ｍ乃至１．８×１０-7ｍを例示することができる。尚、有機半導体は、ｐ型、ｎ型と分類されることが多いが、ｐ型とは正孔を輸送し易いという意味であり、ｎ型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されない。
あるいは又、緑色光を光電変換する有機光電変換層を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を挙げることができるし、青色光を光電変換する有機光電変換層を構成する材料として、例えば、クマリン酸色素、トリス－８－ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素等を挙げることができるし、赤色光を光電変換する有機光電変換層を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素（サブフタロシアニン誘導体）を挙げることができる。
あるいは又、光電変換層を構成する無機系材料として、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ2）、ＣｕＩｎＳ2、ＣｕＡｌＳ2、ＣｕＡｌＳｅ2、ＣｕＧａＳ2、ＣｕＧａＳｅ2、ＡｇＡｌＳ2、ＡｇＡｌＳｅ2、ＡｇＩｎＳ2、ＡｇＩｎＳｅ2、あるいは又、ＩＩＩ－Ｖ族化合物であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ2Ｓｅ3、Ｉｎ2Ｓ3、Ｂｉ2Ｓｅ3、Ｂｉ2Ｓ3、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。加えて、これらの材料から成る量子ドットを光電変換層に使用することも可能である。
あるいは又、光電変換層を、下層半導体層と、上層光電変換層の積層構造とすることができる。このように下層半導体層を設けることで、例えば、電荷蓄積時の再結合を防止することができる。また、光電変換層に蓄積した電荷の第１電極への電荷転送効率を増加させることができる。更には、光電変換層で生成された電荷を一時的に保持し、転送のタイミング等を制御することができる。また、暗電流の生成を抑制することができる。上層光電変換層を構成する材料は、上記の光電変換層を構成する各種材料から、適宜、選択すればよい。一方、下層半導体層を構成する材料として、バンドギャップエネルギーの値が大きく（例えば、３．０ｅＶ以上のバンドギャップエネルギーの値）、しかも、光電変換層を構成する材料よりも高い移動度を有する材料を用いることが好ましい。具体的には、酸化物半導体材料；遷移金属ダイカルコゲナイド；シリコンカーバイド；ダイヤモンド；グラフェン；カーボンナノチューブ；縮合多環炭化水素化合物や縮合複素環化合物等の有機半導体材料を挙げることができ、より具体的には、酸化物半導体材料として、インジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物や、これらの酸化物が少なくとも１種類含まれる材料、これらの材料にドーパントを添加した材料、具体的には、例えば、ＩＧＺＯ、ＩＴＺＯ、ＩＷＺＯ、ＩＷＯ、ＺＴＯ、ＩＴＯ－ＳｉＯX系材料、ＧＺＯ、ＩＧＯ、ＺｎＳｎＯ3、ＡｌＺｎＯ、ＧａＺｎＯ、ＩｎＺｎＯを挙げることができるし、また、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩｎ2Ｏ4、ＣｄＯ等を含む材料を挙げることができるが、これらの材料に限定するものではない。あるいは又、下層半導体層を構成する材料として、蓄積すべき電荷が電子である場合、光電変換層を構成する材料のイオン化ポテンシャルよりも大きなイオン化ポテンシャルを有する材料を挙げることができるし、蓄積すべき電荷が正孔である場合、光電変換層を構成する材料の電子親和力よりも小さな電子親和力を有する材料を挙げることができる。あるいは又、下層半導体層を構成する材料における不純物濃度は１×１０18ｃｍ-3以下であることが好ましい。下層半導体層は、単層構成であってもよいし、多層構成であってもよい。また、電荷蓄積用電極の上方に位置する下層半導体層を構成する材料と、第１電極の上方に位置する下層半導体層を構成する材料とを、異ならせてもよい。
本開示の第１の態様～第２の態様に係る固体撮像装置によって、単板式カラー固体撮像装置を構成することができる。
積層型撮像素子を備えた本開示の第１の態様～第２の態様に係る固体撮像装置にあっては、ベイヤ配列の撮像素子を備えた固体撮像装置と異なり（即ち、カラーフィルタを用いて青色、緑色、赤色の分光を行うのではなく）、同一画素内で光の入射方向において、複数種の波長の光に対して感度を有する撮像素子を積層して１つの画素を構成するので、感度の向上及び単位体積当たりの画素密度の向上を図ることができる。また、有機系材料は吸収係数が高いため、有機光電変換層の膜厚を従来のＳｉ系光電変換層と比較して薄くすることができ、隣接画素からの光漏れや、光の入射角の制限が緩和される。更には、従来のＳｉ系撮像素子では３色の画素間で補間処理を行って色信号を作成するために偽色が生じるが、積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置にあっては、偽色の発生が抑えられる。有機光電変換層それ自体がカラーフィルタとしても機能するので、カラーフィルタを配設しなくとも色分離が可能である。
一方、積層型撮像素子ではなく撮像素子を備えた本開示の第１の態様に係る固体撮像装置にあっては、カラーフィルタを用いることで、青色、緑色、赤色の分光特性への要求を緩和することができるし、また、高い量産性を有する。本開示の第１の態様に係る固体撮像装置における撮像素子の配列として、ベイヤ配列の他、インターライン配列、ＧストライプＲＢ市松配列、ＧストライプＲＢ完全市松配列、市松補色配列、ストライプ配列、斜めストライプ配列、原色色差配列、フィールド色差順次配列、フレーム色差順次配列、ＭＯＳ型配列、改良ＭＯＳ型配列、フレームインターリーブ配列、フィールドインターリーブ配列を挙げることができる。ここで、１つの撮像素子によって１つの画素（あるいは副画素）が構成される。
本開示の撮像素子等あるいは本開示における積層型撮像素子が複数配列された画素領域は、２次元アレイ状に規則的に複数配列された画素から構成される。画素領域は、通常、実際に光を受光し光電変換によって生成された信号電荷を増幅して駆動回路に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に配置されている。
以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、光が照射され、光電変換層で光電変換が生じ、正孔（ホール）と電子がキャリア分離される。そして、正孔が取り出される電極を陽極、電子が取り出される電極を陰極とする。第１電極が陽極を構成し、第２電極が陰極を構成する形態もあるし、逆に、第１電極が陰極を構成し、第２電極が陽極を構成する形態もある。
積層型撮像素子を構成する場合、第１電極、電荷蓄積用電極、各種分離電極、転送制御用電極、電荷排出電極及び第２電極は透明導電材料から成る構成とすることができる。尚、第１電極、電荷蓄積用電極、各種分離電極、転送制御用電極及び電荷排出電極を総称して、『第１電極等』と呼ぶ場合がある。あるいは又、本開示の撮像素子等が、例えばベイヤ配列のように平面に配される場合には、第２電極は透明導電材料から成り、第１電極や電荷蓄積用電極等は金属材料から成る構成とすることができ、この場合、具体的には、光入射側に位置する第２電極は透明導電材料から成り、第１電極等は、例えば、Ａｌ－Ｎｄ（アルミニウム及びネオジウムの合金）又はＡＳＣ（アルミニウム、サマリウム及び銅の合金）から成る構成とすることができる。尚、透明導電材料から成る電極を『透明電極』と呼ぶ場合がある。ここで、透明導電材料のバンドギャップエネルギーは、２．５ｅＶ以上、好ましくは３．１ｅＶ以上であることが望ましい。透明電極を構成する透明導電材料として、導電性のある金属酸化物を挙げることができ、具体的には、酸化インジウム、インジウム－錫酸化物（ＩＴＯ，Indium Tin Oxide，ＳｎドープのＩｎ2Ｏ3、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム－亜鉛酸化物（ＩＺＯ，Indium Zinc Oxide）、酸化ガリウムにドーパントとしてインジウムを添加したインジウム－ガリウム酸化物（ＩＧＯ）、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ，Ｉｎ－ＧａＺｎＯ4）、酸化亜鉛にドーパントとしてインジウムと錫を添加したインジウム－錫－亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ2Ｏ3）、酸化錫（ＳｎＯ2）、ＡＴＯ（ＳｂドープのＳｎＯ2）、ＦＴＯ（ＦドープのＳｎＯ2）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム－亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム－亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ2）、酸化チタンにドーパントとしてニオブを添加したニオブ－チタン酸化物(ＴＮＯ)、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ2Ｏ4構造を有する酸化物を例示することができる。あるいは又、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることができる。透明電極の厚さとして、２×１０-8ｍ乃至２×１０-7ｍ、好ましくは３×１０-8ｍ乃至１×１０-7ｍを挙げることができる。第１電極が透明性を要求される場合、製造プロセスの簡素化といった観点から、他の電極も透明導電材料から構成することが好ましい。
あるいは又、透明性が不要である場合、正孔を取り出す電極としての機能を有する陽極を構成する導電材料として、高仕事関数（例えば、φ＝４．５ｅＶ～５．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、鉄（Ｆｅ）、イリジウム（Ｉｒ）、ゲルマニウム（Ｇｅ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、テルル（Ｔｅ）を例示することができる。一方、電子を取り出す電極としての機能を有する陰極を構成する導電材料として、低仕事関数（例えば、φ＝３．５ｅＶ～４．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、アルカリ金属（例えばＬｉ、Ｎａ、Ｋ等）及びそのフッ化物又は酸化物、アルカリ土類金属（例えばＭｇ、Ｃａ等）及びそのフッ化物又は酸化物、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、タリウム（Ｔｌ）、ナトリウム－カリウム合金、アルミニウム－リチウム合金、マグネシウム－銀合金、インジウム、イッテリビウム等の希土類金属、あるいは、これらの合金を挙げることができる。あるいは又、陽極や陰極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体、カーボン・ナノ・チューブ、グラフェン等の導電性材料を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、陽極や陰極を構成する材料として、ポリ（３，４－エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。また、これらの導電性材料をバインダー（高分子）に混合してペースト又はインクとしたものを硬化させ、電極として用いてもよい。
第１電極等や第２電極（陽極や陰極）の成膜方法として、乾式法あるいは湿式法を用いることが可能である。乾式法として、物理的気相成長法（ＰＶＤ法）及び化学的気相成長法（ＣＶＤ法）を挙げることができる。ＰＶＤ法の原理を用いた成膜方法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、電解メッキ法や無電解メッキ法、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を挙げることができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。第１電極等や第２電極の平坦化技術として、レーザー平坦化法、リフロー法、ＣＭＰ（Chemical Mechanical Polishing）法等を用いることができる。
絶縁層や各種層間絶縁層、絶縁膜を構成する材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮY）；酸化アルミニウム（Ａｌ2Ｏ3）等の金属酸化物高誘電絶縁材料に例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ－２（アミノエチル）３－アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３－メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；ノボラック型フェノール樹脂；フッ素系樹脂；オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、酸化シリコン（ＳｉＯX）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。
制御部を構成する浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造は、従来の浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造と同様とすることができる。駆動回路も周知の構成、構造とすることができる。
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されているが、第１電極と浮遊拡散層及び増幅トランジスタのゲート部との接続のためにコンタクトホール部を形成すればよい。コンタクトホール部を構成する材料として、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮ、ＴｉＮＷ、ＷＳｉ2、ＭｏＳｉ2等の高融点金属や金属シリサイド、これらの材料から成る層の積層構造（例えば、Ｔｉ／ＴｉＮ／Ｗ）を例示することができる。
有機光電変換層と第１電極との間に、第１キャリアブロッキング層を設けてもよいし、有機光電変換層と第２電極との間に、第２キャリアブロッキング層を設けてもよい。また、第１キャリアブロッキング層と第１電極との間に第１電荷注入層を設けてもよいし、第２キャリアブロッキング層と第２電極との間に第２電荷注入層を設けてもよい。例えば、電子注入層を構成する材料として、例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）といったアルカリ金属及びそのフッ化物や酸化物、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）といったアルカリ土類金属及びそのフッ化物や酸化物を挙げることができる。
各種有機層の成膜方法として、乾式成膜法及び湿式成膜法を挙げることができる。乾式成膜法として、抵抗加熱あるいは高周波加熱、電子ビーム加熱を用いた真空蒸着法、フラッシュ蒸着法、プラズマ蒸着法、ＥＢ蒸着法、各種スパッタリング法（２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法、イオンビームスパッタリング法）、ＤＣ（Direct Current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法や反応性イオンプレーティング法等の各種イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法、分子線エピタキシー法（ＭＢＥ法）を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、具体的には、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を例示することができる。尚、塗布法においては、溶媒として、トルエン、クロロホルム、ヘキサン、エタノールといった無極性又は極性の低い有機溶媒を例示することができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。各種有機層の平坦化技術として、レーザー平坦化法、リフロー法等を用いることができる。
以上に説明した好ましい形態、構成を含む第１構成～第６構成の撮像素子の２種類あるいはそれ以上を、所望に応じて、適宜、組み合わせることができる。
撮像素子あるいは固体撮像装置には、前述したとおり、必要に応じて、オンチップ・マイクロ・レンズや遮光層を設けてもよいし、撮像素子を駆動するための駆動回路や配線が設けられている。必要に応じて、撮像素子への光の入射を制御するためのシャッターを配設してもよいし、固体撮像装置の目的に応じて光学カットフィルタを具備してもよい。
例えば、固体撮像装置を読出し用集積回路（ＲＯＩＣ）と積層する場合、読出し用集積回路及び銅（Ｃｕ）から成る接続部が形成された駆動用基板と、接続部が形成された撮像素子とを、接続部同士が接するように重ね合わせ、接続部同士を接合することで、積層することができるし、接続部同士をハンダバンプ等を用いて接合することもできる。
また、本開示の第１の態様～第２の態様に係る固体撮像装置を駆動するための駆動方法にあっては、
全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す、
各工程を繰り返す固体撮像装置の駆動方法とすることができる。
このような固体撮像装置の駆動方法にあっては、各撮像素子は、第２電極側から入射した光が第１電極には入射しない構造を有し、全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出するので、全撮像素子において同時に第１電極のリセットを確実に行うことができる。そして、その後、全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す。それ故、所謂グローバルシャッター機能を容易に実現することができる。
実施例１は、本開示の撮像素子及び本開示の第２の態様に係る固体撮像装置に関する。実施例１の固体撮像装置における電荷蓄積用電極、第１分離電極、第２分離電極及び第１電極の配置状態を模式的に図１に示す。また、実施例１の撮像素子、積層型撮像素子の模式的な一部断面図を図８に示し、実施例１の撮像素子、積層型撮像素子の等価回路図を図９及び図１０に示す。尚、図８は、図１に示す一点鎖線Ａ－Ａに沿った模式的な一部断面図である。尚、後述する層間絶縁層より下方に位置する各種の撮像素子構成要素を、図面を簡素化するために、便宜上、纏めて、参照番号９１で示す場合がある。また、図１において、１つの撮像素子に駆動回路（但し、値ＶES-1は一定）を書き加え、別の１つの撮像素子に駆動回路（但し、値ＶES-1から値ＶES-1’に変化）を書き加えた。
実施例１の撮像素子（光電変換素子）１１は、
第１電極２１、
第１電極２１と離間して配置された電荷蓄積用電極２４、
第１電極２１及び電荷蓄積用電極２４と離間して配置され、電荷蓄積用電極２４を取り囲む分離電極３０、
第１電極２１と接し、絶縁層８２を介して電荷蓄積用電極２４の上方に形成された光電変換層２３、並びに、
光電変換層２３上に形成された第２電極２２、
を備えており、
分離電極３０は、第１分離電極３１Ａ、及び、第１分離電極３１Ａと離間して配置された第２分離電極３１Ｂから構成されており、
第１分離電極３１Ａは、第１電極２１と第２分離電極３１Ｂとの間に位置する。
また、実施例１の固体撮像装置は、実施例１の撮像素子１１を少なくとも１つ有する積層型撮像素子を備えている。具体的には、実施例１の撮像素子１１の下方には、少なくとも１つの下方撮像素子１３，１５が設けられており、撮像素子１１が受光する光の波長と、下方撮像素子１３，１５が受光する光の波長とは、異なり、この場合、２つの下方撮像素子１３，１５が積層されている。
光入射側に位置する第２電極２２は、後述する実施例３の撮像素子を除き、複数の撮像素子１１において共通化されている。即ち、第２電極２２は所謂ベタ電極とされている。光電変換層２３は、複数の撮像素子１１において共通化されている。即ち、複数の撮像素子１１において１層の光電変換層２３が形成されている。
実施例１の積層型撮像素子は、実施例１の撮像素子１１あるいは後述する実施例３の撮像素子を少なくとも１つ（具体的には、実施例１にあっては実施例１の撮像素子１１あるいは後述する実施例３の撮像素子１１を１つ）、有する。
第１分離電極３１Ａ及び第２分離電極３１Ｂは、隣接する撮像素子１１の間に位置する光電変換層２３の領域に絶縁層８２を介して対向する領域に設けられている。即ち、第１分離電極３１Ａ及び第２分離電極３１Ｂは、下方第１分離電極及び下方第２分離電極である。第１分離電極３１Ａ、第２分離電極３１Ｂは、第１電極２１あるいは電荷蓄積用電極２４と同じレベルに形成されているが、異なるレベルに形成されていてもよい。
更には、半導体基板に設けられ、駆動回路を有する制御部を更に備えており、第１電極２１、第２電極２２、電荷蓄積用電極２４、第１分離電極３１Ａ及び第２分離電極３１Ｂは、駆動回路に接続されている。第２分離電極３１Ｂに接続された配線は、適宜、複数の撮像素子において共通化されており、第２分離電極３１Ｂは、複数の撮像素子において同時に制御される。あるいは又、第２分離電極３１Ｂは、適宜、複数の撮像素子において共通化されており、第２分離電極３１Ｂは、複数の撮像素子において同時に制御されてもよい。一方、第１分離電極３１Ａは、撮像素子において別々に制御される。
例えば、第１電極２１を正の電位とし、第２電極２２を負の電位とし、光電変換層２３において光電変換によって生成した電子が第１浮遊拡散層ＦＤ1に読み出される。他の実施例においても同様とする。尚、第１電極２１を負の電位とし、第２電極２２を正の電位とし、光電変換層２３において光電変換に基づき生成した正孔が第１浮遊拡散層ＦＤ1に読み出される形態にあっては、以下の述べる電位の高低を逆にすればよい。
そして、撮像素子１１の動作中、即ち、電荷蓄積期間、リセット動作期間及び電荷転送期間において、第１分離電極３１Ａの電位は一定の値ＶES-1であり、第２分離電極３１Ｂの電位も一定の値ＶES-2である。あるいは又、第１分離電極３１Ａの電位は一定の値ＶES-1から値ＶES-1’に変化し、第２分離電極３１Ｂの電位は一定の値ＶES-2である。具体的には、電荷蓄積期間及びリセット動作期間において、第１分離電極３１Ａの電位は一定の値ＶES-1であり、電荷転送期間において、第１分離電極３１Ａの電位は値ＶES-1’［ＶES-1’＞ＶES-1、あるいは又、（Ｖ32－ＶES-1’）＜（Ｖ31－ＶES-1）］）である。一方、電荷蓄積期間、リセット動作期間及び電荷転送期間において、第２分離電極３１Ｂの電位は一定の値ＶES-2である。更には、これらの場合、ＶES-1＞ＶES-2を満足するし、あるいは又、ＶES-2＝ＶES-1を満足する。
尚、抵抗器等を用いて電圧を制御することで、１つの電源から、各種電極に印加する電位を得ることが可能であるし、適切な電位の高低の制御を行う装置（例えば、オペアンプ）を用いる場合でも、１つの電源から、各種電極に印加する電位を得ることが可能である。
また、実施例１の撮像素子１１は、
半導体基板７０に設けられ、駆動回路を有する制御部を更に備えており、
第１電極２１及び電荷蓄積用電極２４は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ31が印加され、光電変換層２３に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ12が印加され、電荷蓄積用電極２４に電位Ｖ32が印加され、光電変換層２３に蓄積された電荷が第１電極２１を経由して制御部に読み出される。但し、第１電極２１の電位を第２電極２２の電位よりも高くしたので、
Ｖ31≧Ｖ11、且つ、Ｖ32＜Ｖ12
である。
以下、図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図５Ｃ、図６Ａ及び図６Ｂに基づき、実施例１の固体撮像装置の動作の説明を行うが、読み出し方式は第１モードの読み出し方法である。尚、これらの図において、電位を縦方向の高さで示し、高さが低いほど、高い電位である。
〈電荷蓄積期間〉
具体的には、電荷蓄積期間においては、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ31が印加され、第１分離電極３１Ａに電位ＶES-1が印加され、第２分離電極３１Ｂに電位ＶES-2が印加される。また、第２電極２２に電位Ｖ21が印加される。こうして、光電変換層２３に電荷（電子であり、模式的に黒点で示す）が蓄積される。電荷蓄積期間の終了直前における電荷の蓄積状態を模式的に図２Ａあるいは図５Ａに示す。光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まる。即ち、光電変換層２３に電荷が蓄積される。Ｖ31＞Ｖ11であるが故に、光電変換層２３の内部に生成した電子が、第１電極２１に向かって移動することはない。また、電荷蓄積用電極２４の電位Ｖ31は、第１分離電極３１Ａの電位ＶES-1及び第２分離電極３１Ｂの電位ＶES-2よりも高いので、光電変換層２３の内部に生成した電子が、第１分離電極３１Ａ及び第２分離電極３１Ｂに向かって移動することもない。即ち、光電変換によって生成した電荷が隣接する撮像素子１１に流れ込むことを抑制することができる。光電変換の時間経過に伴い、電荷蓄積用電極２４と対向した光電変換層２３の領域における電位は、より負側の値となる。電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位（ＶFD）は電源の電位ＶDDとなる。
ここで、図２Ａに示す例にあっては、ＶES-1＞ＶES-2を満足しており、図５Ａに示す例にあっては、ＶES-1＝ＶES-2を満足している。
〈電荷転送期間〉
リセット動作の完了後、電荷転送期間が開始される。電荷転送期間においては、駆動回路から、第１電極２１に電位Ｖ12が印加され、電荷蓄積用電極２４に電位Ｖ32が印加され、第１分離電極３１Ａに電位ＶES-1あるいは電位ＶES-1’が印加され、第２分離電極３１Ｂに電位ＶES-2が印加される。また、第２電極２２に電位Ｖ22が印加される。こうして、撮像素子１１の光電変換層２３に蓄積された電荷が、読み出される。電荷転送期間の終了直前における電荷の蓄積状態を模式的に図２Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ｂ、図５Ｂ、図６Ａ、図６Ｂに示す。即ち、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと読み出される。云い換えれば、光電変換層２３に蓄積された電荷は制御部に読み出される。第１分離電極３１Ａの電位は、第１電極２１の電位よりも低いが、電荷蓄積用電極２４の電位よりも高いので、光電変換層２３の内部に生成した電子は、第１電極２１へと流れ、第２分離電極３１Ｂに向かって移動することがない。即ち、光電変換によって生成した電荷が隣接する撮像素子１１に流れ込むことを抑制することができる。
ここで、図２Ｂに示す例にあっては、
ＶFD＞Ｖ12＝ＶES-1＞Ｖ32＞ＶES-2，Ｖ31＞Ｖ32
を満足する。また、図３Ａに示す例にあっては、
ＶFD＞Ｖ12＞ＶES-1＞Ｖ32＞ＶES-2，Ｖ31＞Ｖ32
を満足する。更には、図３Ｂに示す例にあっては、
ＶFD＞Ｖ12＞ＶES-1’＞Ｖ32＞ＶES-2，ＶES-1’＞ＶES-1，Ｖ31＞Ｖ32
を満足する。また、図４Ａに示す例にあっては、
ＶFD＞Ｖ12＝ＶES-1’＞Ｖ32（＝Ｖ31）＞ＶES-2，ＶES-1’＞ＶES-1
を満足する。また、図４Ｂに示す例にあっては、
ＶFD＞Ｖ12＞ＶES-1’＞Ｖ32＞ＶES-2，ＶES-1’＞ＶES-1，Ｖ31＞Ｖ32
を満足する。
一方、図５Ｂに示す例にあっては、
ＶFD＞Ｖ12＝ＶES-1’＞Ｖ32（＝Ｖ31）＞ＶES-2
を満足する。また、図５Ｃに示す例にあっては、
ＶFD＞Ｖ12＞ＶES-1’＞Ｖ32（＝Ｖ31）＞ＶES-2
を満足する。更には、図６Ａに示す例にあっては、
ＶFD＞Ｖ12（＝Ｖ11）＝ＶES-1’＞Ｖ32＞ＶES-2，Ｖ31＞Ｖ32
を満足する。また、図６Ｂに示す例にあっては、
ＶFD＞Ｖ12（＝Ｖ11）＞ＶES-1’＞Ｖ32＞ＶES-2，Ｖ31＞Ｖ32
を満足する。
以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。第２撮像素子１３、第３撮像素子１５の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。第１浮遊拡散層ＦＤ1のリセットノイズは、従来と同様に、相関２重サンプリング（ＣＤＳ，Correlated Double Sampling）処理によって除去することができる。
以上のとおり、実施例１の撮像素子あるいは固体撮像装置において、分離電極は、第１分離電極、及び、第１分離電極と離間して配置された第２分離電極から構成されており、第１分離電極は、第１電極と第２分離電極との間に位置するので、第１分離電極及び第２分離電極の制御下、撮像素子の動作中、隣接する撮像素子間における電荷の移動を確実に抑制することができ、しかも、光電変換層に蓄積された電荷を、第１電極にスムースに転送することができ、また、飽和電荷量が低減することが無いといった飽和電荷量の改善、電荷転送残りの減少とブルーミングの発生抑制との両立を図ることができ、撮影された映像（画像）に品質劣化が生じることが無い。
実施例１の撮像素子における各電極の位置関係を説明するための各電極の一部を拡大した図を図７Ａに示す。また、第１分離電極３１Ａを設けない撮像素子における各電極の位置関係を説明するための各電極の一部を拡大した図を図７Ｂに示す。図７Ｂに示す例では、電荷転送期間において、Ｖ12＞Ｖ32＞ＶES-2の関係にある。従って、第１電極２１と電荷蓄積用電極２４とによって挟まれた領域（図７Ａ及び図７Ｂでは「領域Ａ」で示す）における電位の変化は、シミュレーションの結果、電荷蓄積用電極２４から領域Ａに向かって、一旦、減少し、次いで、領域Ａから第１電極２１に向かって増加する変化となった。即ち、領域Ａには、電子が乗り越えられない電位障壁（電子から見た場合、「電位の山」）が生成される。従って、電荷蓄積用電極２４から第１電極２１への電子の移動は滑らかにはならない虞がある。一方、図７Ａに示す例では、電荷転送期間において、Ｖ12＞ＶES-1＞Ｖ32＞ＶES-2あるいはＶ12＞ＶES-1’＞Ｖ32＞ＶES-2の関係にある。従って、第１電極２１と電荷蓄積用電極２４とによって挟まれた領域Ａにおける電位の変化は、シミュレーションの結果、電荷蓄積用電極２４から領域Ａ、第１電極２１へと滑らかに増加する変化となる結果が得られた。従って、撮像素子の動作中、隣接する撮像素子間における電荷（電子）の移動を確実に抑制することができ、しかも、光電変換層２３に蓄積された電荷を、第１電極２１にスムースに転送することができ、撮影された映像（画像）に品質劣化が生じることが無い。
しかも、実施例１あるいは後述する実施例２～実施例１３の撮像素子にあっては、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層と絶縁層と電荷蓄積用電極とによって一種のキャパシタが形成され、光電変換層に電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。しかも、全画素を一斉にリセットすることができるので、所謂グローバルシャッター機能を実現することができる。
実施例１の撮像素子１１において、隣接する撮像素子１１の間に位置する光電変換層２３の領域２３’に絶縁層８２を介して対向する領域には、第１分離電極３１Ａ及び第２分離電極３１Ｂが形成されている。尚、以下の説明においては、第１分離電極３１Ａ及び第２分離電極３１Ｂを総称して、『分離電極３０』と呼ぶ場合がある。云い換えれば、隣接する撮像素子のそれぞれを構成する電荷蓄積用電極２４と電荷蓄積用電極２４とによって挟まれた領域における絶縁層８２の部分８２’の下に、分離電極３０が形成されている。分離電極３０は、電荷蓄積用電極２４と離間して設けられているし、第１電極２１とも離間して設けられている。あるいは又、云い換えれば、分離電極３０は、電荷蓄積用電極２４と離間して設けられており、分離電極３０は絶縁層８２を介して、光電変換層の領域２３’と対向して配置されている。
分離電極３０、並びに、後述する接続孔３４、パッド部３３及び配線ＶOBが図示されていない撮像素子を、便宜上、『本開示の基礎構造を有する撮像素子』と呼ぶ。図８は、本開示の基礎構造を有する撮像素子の模式的な一部断面図であり、図１６Ａ、図１６Ｂ、図１７Ａ、図１７Ｂ、図１８、図１９、図２０、図２１、図２２、図２３、図２６、図３０、図３３、図３４、図３７、図３９、図４０、図４２、図４３、図４４、図４５、図４６、図４７は、図８に示す本開示の基礎構造を有する撮像素子の各種変形例の模式的な一部断面図であり、分離電極等の図示は省略している。
そして、半導体基板（より具体的には、シリコン半導体層）７０を更に備えており、光電変換部は、半導体基板７０の上方に配置されている。また、半導体基板７０に設けられ、第１電極２１や第２電極２２、電荷蓄積用電極２４、分離電極３０が接続された駆動回路を有する制御部を更に備えている。ここで、半導体基板７０における光入射面を上方とし、半導体基板７０の反対側を下方とする。半導体基板７０の下方には複数の配線から成る配線層６２が設けられている。
半導体基板７０には、制御部を構成する少なくとも浮遊拡散層ＦＤ1及び増幅トランジスタＴＲ１ampが設けられており、第１電極２１は、浮遊拡散層ＦＤ1及び増幅トランジスタＴＲ１ampのゲート部に接続されている。半導体基板７０には、更に、制御部を構成するリセット・トランジスタＴＲ１rst及び選択トランジスタＴＲ１selが設けられている。浮遊拡散層ＦＤ1は、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域に接続されており、増幅トランジスタＴＲ１ampの他方のソース／ドレイン領域は、選択トランジスタＴＲ１selの一方のソース／ドレイン領域に接続されており、選択トランジスタＴＲ１selの他方のソース／ドレイン領域は信号線ＶＳＬ1に接続されている。これらの増幅トランジスタＴＲ１amp、リセット・トランジスタＴＲ１rst及び選択トランジスタＴＲ１selは、駆動回路を構成する。
図示した例では、１つの撮像素子１１に対して浮遊拡散層ＦＤ1等が設けられている状態を示しているが、後述する実施例２には、４つの撮像素子１１に対して浮遊拡散層ＦＤ1等が共有されている。
具体的には、実施例１の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、緑色光を吸収する第１タイプの緑色光電変換層を備えた緑色光に感度を有する第１タイプの実施例１の緑色光用撮像素子（以下、『第１撮像素子』と呼ぶ）、青色光を吸収する第２タイプの青色光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（以下、『第２撮像素子』と呼ぶ）、赤色光を吸収する第２タイプの赤色光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（以下、『第３撮像素子』と呼ぶ）の３つの撮像素子１１，１３，１５が積層された構造を有する。ここで赤色光用撮像素子（第３撮像素子）１５及び青色光用撮像素子（第２撮像素子）１３は、半導体基板７０内に設けられており、第２撮像素子１３の方が、第３撮像素子１５よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）１１は、青色光用撮像素子（第２撮像素子）１３の上方に設けられている。第１撮像素子１１、第２撮像素子１３及び第３撮像素子１５の積層構造によって、１画素が構成される。カラーフィルタは設けられていない。
第１撮像素子１１にあっては、層間絶縁層８１上に、第１電極２１及び電荷蓄積用電極２４が、離間して形成されている。また、層間絶縁層８１上に、分離電極３０が、電荷蓄積用電極２４と離間して形成されている。層間絶縁層８１、電荷蓄積用電極２４及び分離電極３０は、絶縁層８２によって覆われている。絶縁層８２上には光電変換層２３が形成され、光電変換層２３上には第２電極２２が形成されている。第２電極２２を含む全面には、保護層８３が形成されており、保護層８３上にオンチップ・マイクロ・レンズ９０が設けられている。第１電極２１、電荷蓄積用電極２４、分離電極３０及び第２電極２２は、例えば、ＩＴＯ（仕事関数：約４．４ｅＶ）から成る透明電極から構成されている。光電変換層２３は、少なくとも緑色光に感度を有する周知の有機光電変換材料（例えば、ローダミン系色素、メラシアニン系色素、キナクリドン等の有機系材料）を含む層から構成されている。また、光電変換層２３は、更に、電荷蓄積に適した材料層を含む構成であってもよい。即ち、光電変換層２３と第１電極２１との間に（例えば、接続部６７内に）、更に、電荷蓄積に適した材料層が形成されていてもよい。層間絶縁層８１や絶縁層８２、保護層８３は、周知の絶縁材料（例えば、ＳｉＯ2やＳｉＮ）から構成されている。光電変換層２３と第１電極２１とは、絶縁層８２に設けられた接続部６７によって接続されている。接続部６７内には、光電変換層２３が延在している。即ち、光電変換層２３は、絶縁層８２に設けられた開口部８４内を延在し、第１電極２１と接続されている。
電荷蓄積用電極２４は駆動回路に接続されている。具体的には、電荷蓄積用電極２４は、層間絶縁層８１内に設けられた接続孔６６、パッド部６４及び配線ＶOAを介して、駆動回路を構成する垂直駆動回路１１２に接続されている。
分離電極３０も駆動回路に接続されている。具体的には、分離電極３０は、層間絶縁層８１内に設けられた接続孔３４、パッド部３３及び配線ＶOBを介して、駆動回路を構成する垂直駆動回路１１２に接続されている。より具体的には、分離電極３０は、光電変換層２３の領域２３’に絶縁層８２を介して対向する領域（絶縁層の領域８２’）に形成されている。云い換えれば、隣接する撮像素子のそれぞれを構成する電荷蓄積用電極２４と電荷蓄積用電極２４とによって挟まれた領域における絶縁層８２の部分８２’の下に、分離電極３０が形成されている。分離電極３０は、電荷蓄積用電極２４と離間して設けられている。あるいは又、云い換えれば、分離電極３０は、電荷蓄積用電極２４と離間して設けられており、分離電極３０は絶縁層８２を介して、光電変換層２３の領域２３’と対向して配置されている。
電荷蓄積用電極２４の大きさは第１電極２１よりも大きい。電荷蓄積用電極２４の面積をｓ1’、第１電極２１の面積をｓ1としたとき、限定するものではないが、
４≦ｓ1’／ｓ1
を満足することが好ましく、実施例１あるいは後述する各種実施例の撮像素子にあっては、限定するものではないが、例えば、
ｓ1’／ｓ1＝８
とした。尚、後述する実施例７～実施例１０にあっては、３つの光電変換部セグメント２０1，２０2，２０3）の大きさを同じ大きさとし、平面形状も同じとした。
半導体基板７０の第１面（おもて面）７０Ａの側には素子分離領域７１が形成され、また、半導体基板７０の第１面７０Ａには酸化膜７２が形成されている。更には、半導体基板７０の第１面側には、第１撮像素子１１の制御部を構成するリセット・トランジスタＴＲ１rst、増幅トランジスタＴＲ１amp及び選択トランジスタＴＲ１selが設けられ、更に、第１浮遊拡散層ＦＤ1が設けられている。
リセット・トランジスタＴＲ１rstは、ゲート部５１、チャネル形成領域５１Ａ、及び、ソース／ドレイン領域５１Ｂ，５１Ｃから構成されている。リセット・トランジスタＴＲ１rstのゲート部５１はリセット線ＲＳＴ1に接続され、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃは、第１浮遊拡散層ＦＤ1を兼ねており、他方のソース／ドレイン領域５１Ｂは、電源ＶDDに接続されている。
第１電極２１は、層間絶縁層８１内に設けられた接続孔６５、パッド部６３、半導体基板７０及び層間絶縁層７６に形成されたコンタクトホール部６１、層間絶縁層７６に形成された配線層６２を介して、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ1）に接続されている。
増幅トランジスタＴＲ１ampは、ゲート部５２、チャネル形成領域５２Ａ、及び、ソース／ドレイン領域５２Ｂ，５２Ｃから構成されている。ゲート部５２は配線層６２を介して、第１電極２１及びリセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ1）に接続されている。また、一方のソース／ドレイン領域５２Ｂは、電源ＶDDに接続されている。
選択トランジスタＴＲ１selは、ゲート部５３、チャネル形成領域５３Ａ、及び、ソース／ドレイン領域５３Ｂ，５３Ｃから構成されている。ゲート部５３は、選択線ＳＥＬ1に接続されている。また、一方のソース／ドレイン領域５３Ｂは、増幅トランジスタＴＲ１ampを構成する他方のソース／ドレイン領域５２Ｃと、領域を共有しており、他方のソース／ドレイン領域５３Ｃは、信号線（データ出力線）ＶＳＬ1（１１７）に接続されている。
第２撮像素子１３は、半導体基板７０に設けられたｎ型半導体領域４１を光電変換層として備えている。縦型トランジスタから成る転送トランジスタＴＲ２trsのゲート部４５が、ｎ型半導体領域４１まで延びており、且つ、転送ゲート線ＴＧ2に接続されている。また、転送トランジスタＴＲ２trsのゲート部４５の近傍の半導体基板７０の領域４５Ｃには、第２浮遊拡散層ＦＤ2が設けられている。ｎ型半導体領域４１に蓄積された電荷は、ゲート部４５に沿って形成される転送チャネルを介して第２浮遊拡散層ＦＤ2に読み出される。
第２撮像素子１３にあっては、更に、半導体基板７０の第１面側に、第２撮像素子１３の制御部を構成するリセット・トランジスタＴＲ２rst、増幅トランジスタＴＲ２amp及び選択トランジスタＴＲ２selが設けられている。
リセット・トランジスタＴＲ２rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ２rstのゲート部はリセット線ＲＳＴ2に接続され、リセット・トランジスタＴＲ２rstの一方のソース／ドレイン領域は電源ＶDDに接続され、他方のソース／ドレイン領域は、第２浮遊拡散層ＦＤ2を兼ねている。
増幅トランジスタＴＲ２ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ２rstの他方のソース／ドレイン領域（第２浮遊拡散層ＦＤ2）に接続されている。また、一方のソース／ドレイン領域は、電源ＶDDに接続されている。
選択トランジスタＴＲ２selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ2に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ２ampを構成する他方のソース／ドレイン領域と、領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ2に接続されている。
第３撮像素子１５は、半導体基板７０に設けられたｎ型半導体領域４３を光電変換層として備えている。転送トランジスタＴＲ３trsのゲート部４６は転送ゲート線ＴＧ3に接続されている。また、転送トランジスタＴＲ３trsのゲート部４６の近傍の半導体基板７０の領域４６Ｃには、第３浮遊拡散層ＦＤ3が設けられている。ｎ型半導体領域４３に蓄積された電荷は、ゲート部４６に沿って形成される転送チャネル４６Ａを介して第３浮遊拡散層ＦＤ3に読み出される。
第３撮像素子１５にあっては、更に、半導体基板７０の第１面側に、第３撮像素子１５の制御部を構成するリセット・トランジスタＴＲ３rst、増幅トランジスタＴＲ３amp及び選択トランジスタＴＲ３selが設けられている。
リセット・トランジスタＴＲ３rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ３rstのゲート部はリセット線ＲＳＴ3に接続され、リセット・トランジスタＴＲ３rstの一方のソース／ドレイン領域は電源ＶDDに接続され、他方のソース／ドレイン領域は、第３浮遊拡散層ＦＤ3を兼ねている。
増幅トランジスタＴＲ３ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ３rstの他方のソース／ドレイン領域（第３浮遊拡散層ＦＤ3）に接続されている。また、一方のソース／ドレイン領域は、電源ＶDDに接続されている。
選択トランジスタＴＲ３selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ3に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ３ampを構成する他方のソース／ドレイン領域と、領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ3に接続されている。
リセット線ＲＳＴ1，ＲＳＴ2，ＲＳＴ3、選択線ＳＥＬ1，ＳＥＬ2，ＳＥＬ3、転送ゲート線ＴＧ2，ＴＧ3は、駆動回路を構成する垂直駆動回路１１２に接続され、信号線（データ出力線）ＶＳＬ1，ＶＳＬ2，ＶＳＬ3は、駆動回路を構成するカラム信号処理回路１１３に接続されている。
ｎ型半導体領域４３と半導体基板７０の表面７０Ａとの間にはｐ+層４４が設けられており、暗電流発生を抑制している。ｎ型半導体領域４１とｎ型半導体領域４３との間には、ｐ+層４２が形成されており、更には、ｎ型半導体領域４３の側面の一部はｐ+層４２によって囲まれている。半導体基板７０の裏面７０Ｂの側には、ｐ+層７３が形成されており、ｐ+層７３から半導体基板７０の内部のコンタクトホール部６１を形成すべき部分には、ＨｆＯ2膜７４及び絶縁膜７５が形成されている。層間絶縁層７６には、複数の層に亙り配線が形成されているが、図示は省略した。
ＨｆＯ2膜７４は、負の固定電荷を有する膜であり、このような膜を設けることによって、暗電流の発生を抑制することができる。尚、ＨｆＯ2膜の代わりに、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、酸化チタン（ＴｉＯ2）膜、酸化ランタン（Ｌａ2Ｏ3）膜、酸化プラセオジム（Ｐｒ2Ｏ3）膜、酸化セリウム（ＣｅＯ2）膜、酸化ネオジム（Ｎｄ2Ｏ3）膜、酸化プロメチウム（Ｐｍ2Ｏ3）膜、酸化サマリウム（Ｓｍ2Ｏ3）膜、酸化ユウロピウム（Ｅｕ2Ｏ3）膜、酸化ガドリニウム（（Ｇｄ2Ｏ3）膜、酸化テルビウム（Ｔｂ2Ｏ3）膜、酸化ジスプロシウム（Ｄｙ2Ｏ3）膜、酸化ホルミウム（Ｈｏ2Ｏ3）膜、酸化ツリウム（Ｔｍ2Ｏ3）膜、酸化イッテルビウム（Ｙｂ2Ｏ3）膜、酸化ルテチウム（Ｌｕ2Ｏ3）膜、酸化イットリウム（Ｙ2Ｏ3）膜、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜、酸窒化アルミニウム膜を用いることもできる。これらの膜の成膜方法として、例えば、ＣＶＤ法、ＰＶＤ法、ＡＬＤ法が挙げることができる。
図１１に、実施例１の固体撮像装置の概念図を示す。実施例１の固体撮像装置１００は、積層型撮像素子１０１が２次元アレイ状に配列された撮像領域１１１、並びに、その駆動回路（周辺回路）としての垂直駆動回路１１２、カラム信号処理回路１１３、水平駆動回路１１４、出力回路１１５及び駆動制御回路１１６等から構成されている。尚、これらの回路は周知の回路から構成することができるし、また、他の回路構成（例えば、従来のＣＣＤ型固体撮像装置やＣＭＯＳ型固体撮像装置にて用いられる各種の回路）を用いて構成することができることは云うまでもない。尚、図１１において、積層型撮像素子１０１における参照番号「１０１」の表示は、１行のみとした。
駆動制御回路１１６は、垂直同期信号、水平同期信号及びマスター・クロックに基づいて、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４の動作の基準となるクロック信号や制御信号を生成する。そして、生成されたクロック信号や制御信号は、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４に入力される。
垂直駆動回路１１２は、例えば、シフトレジスタによって構成され、撮像領域１１１の各積層型撮像素子１０１を行単位で順次垂直方向に選択走査する。そして、各積層型撮像素子１０１における受光量に応じて生成した電流（信号）に基づく画素信号（画像信号）は、信号線（データ出力線）１１７，ＶＳＬを介してカラム信号処理回路１１３に送られる。
カラム信号処理回路１１３は、例えば、積層型撮像素子１０１の列毎に配置されており、１行分の積層型撮像素子１０１から出力される画像信号を撮像素子毎に黒基準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅の信号処理を行う。カラム信号処理回路１１３の出力段には、水平選択スイッチ（図示せず）が水平信号線１１８との間に接続されて設けられる。
水平駆動回路１１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１１３の各々を順次選択し、カラム信号処理回路１１３の各々から信号を水平信号線１１８に出力する。
出力回路１１５は、カラム信号処理回路１１３の各々から水平信号線１１８を介して順次供給される信号に対して、信号処理を行って出力する。
実施例１の撮像素子、積層型撮像素子の変形例（実施例１の変形例１）の等価回路図を図１２に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例１の撮像素子、積層型撮像素子は、例えば、以下の方法で作製することができる。即ち、先ず、ＳＯＩ基板を準備する。そして、ＳＯＩ基板の表面に第１シリコン層をエピタキシャル成長法に基づき形成し、この第１シリコン層に、ｐ+層７３、ｎ型半導体領域４１を形成する。次いで、第１シリコン層上に第２シリコン層をエピタキシャル成長法に基づき形成し、この第２シリコン層に、素子分離領域７１、酸化膜７２、ｐ+層４２、ｎ型半導体領域４３、ｐ+層４４を形成する。また、第２シリコン層に、撮像素子の制御部を構成する各種トランジスタ等を形成し、更にその上に、配線層６２や層間絶縁層７６、各種配線を形成した後、層間絶縁層７６と支持基板（図示せず）とを貼り合わせる。その後、ＳＯＩ基板を除去して第１シリコン層を露出させる。尚、第２シリコン層の表面が半導体基板７０の表面７０Ａに該当し、第１シリコン層の表面が半導体基板７０の裏面７０Ｂに該当する。また、第１シリコン層と第２シリコン層を纏めて半導体基板７０と表現している。次いで、半導体基板７０の裏面７０Ｂの側に、コンタクトホール部６１を形成するための開口部を形成し、ＨｆＯ2膜７４、絶縁膜７５及びコンタクトホール部６１を形成し、更に、パッド部６３，６４，３３、層間絶縁層８１、接続孔６５，６６，３４、第１電極２１、電荷蓄積用電極２４、分離電極３０、絶縁層８２を形成する。次に、接続部６７を開口し、光電変換層２３、第２電極２２、保護層８３及びオンチップ・マイクロ・レンズ９０を形成する。以上によって、実施例１の撮像素子、積層型撮像素子を得ることができる。
あるいは又、実施例１の撮像素子（並置された２つの撮像素子を図示する）の変形例（実施例１の変形例２）の模式的な一部断面図を図１３に示すが、光電変換層を、下層半導体層２３DNと、上層光電変換層２３UPの積層構造とすることができる。上層光電変換層２３UP及び下層半導体層２３DNは、複数の撮像素子において共通化されている。即ち、複数の撮像素子において１層の上層光電変換層２３UP及び下層半導体層２３DNが形成されている。このように下層半導体層２３DNを設けることで、例えば、電荷蓄積時の再結合を防止することができる。また、光電変換層２３に蓄積した電荷の第１電極２１への電荷転送効率を増加させることができる。更には、光電変換層２３で生成された電荷を一時的に保持し、転送のタイミング等を制御することができる。また、暗電流の生成を抑制することができる。上層光電変換層２３UPを構成する材料は、光電変換層２３を構成する各種材料から、適宜、選択すればよい。一方、下層半導体層２３DNを構成する材料として、バンドギャップエネルギーの値が大きく（例えば、３．０ｅＶ以上のバンドギャップエネルギーの値）、しかも、光電変換層を構成する材料よりも高い移動度を有する材料を用いることが好ましく、具体的には、例えば、ＩＧＺＯ等の酸化物半導体材料を挙げることができる。あるいは又、下層半導体層２３DNを構成する材料として、蓄積すべき電荷が電子である場合、光電変換層を構成する材料のイオン化ポテンシャルよりも大きなイオン化ポテンシャルを有する材料を挙げることができる。あるいは又、下層半導体層を構成する材料における不純物濃度は１×１０18ｃｍ-3以下であることが好ましい。尚、この実施例１の変形例２の構成、構造は、他の実施例に適用することができる。
実施例２は、本開示の第１の態様に係る固体撮像装置に関する。実施例２の固体撮像装置における電荷蓄積用電極、第１分離電極、第２分離電極、第２分離電極及び第１電極の配置状態を模式的に図１４及び図１５に示す。尚、実施例２の撮像素子、積層型撮像素子の模式的な一部断面図は、実質的に、図８と同様であるし、実施例２の撮像素子、積層型撮像素子の等価回路図は、実質的に、図９及び図１０と同様である。図１５において、１つの撮像素子ブロックに駆動回路（但し、値ＶES-1から値ＶES-1’に変化）を書き加えた。
実施例２の固体撮像装置は、
第１の方向に沿ってＰ個、第１の方向とは異なる第２の方向に沿ってＱ個の、Ｐ×Ｑ個（但し、Ｐ≧２，Ｑ≧１であり、実施例２においては、Ｐ＝２，Ｑ＝２）の撮像素子（光電変換素子）から構成された撮像素子ブロック１０を、複数、有しており、
各撮像素子１１は、
第１電極２１、
第１電極２１と離間して配置された電荷蓄積用電極２４、
第１電極２１及び電荷蓄積用電極２４と離間して配置され、電荷蓄積用電極２４を取り囲む分離電極３０、
第１電極２１と接し、絶縁層８２を介して電荷蓄積用電極２４の上方に形成された光電変換層２３、並びに、
光電変換層２３上に形成された第２電極２２、
を備えており、
分離電極３０は、第１分離電極３１Ａ、第２分離電極３１Ｂ及び第３分離電極３２から構成されており、
第１分離電極３１Ａは、撮像素子ブロックにおける、少なくとも第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極２１と隣接して、且つ、離間して配置されており、
第２分離電極３１Ｂは、撮像素子ブロックにおける撮像素子と撮像素子の間に配置されており、
第３分離電極３２は、撮像素子ブロックと撮像素子ブロックの間に配置されている。
そして、実施例２の固体撮像装置において、第３分離電極３２は、隣接する撮像素子ブロックにおいて共有されている。
また、図１４に示すように、実施例２の固体撮像装置において、
第１分離電極３１Ａは、撮像素子ブロックにおける、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極２１と隣接して、且つ、離間して配置されており、
第２分離電極３１Ｂは、第１の方向に沿って並置された撮像素子と撮像素子の間に配置されており、且つ、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極３１Ａと離間して配置されている。そして、この場合、第２分離電極３１Ｂと第３分離電極３２とは繋がっている。
あるいは又、図１５に示すように、実施例２の固体撮像装置の変形例において、
第１分離電極３１Ａは、撮像素子ブロックにおける、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極２１と隣接して、且つ、離間して配置されており、更に、第１の方向に沿って並置された撮像素子と撮像素子の間に、第１電極２１と隣接して、且つ、離間して配置されており、
第２分離電極３１Ｂは、第２の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極３１Ａと離間して配置されており、更に、第１の方向に沿って並置された撮像素子と撮像素子の間に、第１分離電極３１Ａと離間して配置されている。そして、この場合、第２分離電極３１Ｂと第３分離電極３２とは繋がっている。
第２分離電極３１Ｂ及び第３分離電極３２は、適宜、複数の撮像素子において共有化されており、第２分離電極３１Ｂ及び第３分離電極３２は、複数の撮像素子において同時に制御される。一方、第１分離電極３１Ａは、撮像素子において別々に制御される。固体撮像装置の駆動形態によっては、撮像素子ブロックにおける第１分離電極３１Ａは、複数の撮像素子において同時に制御される場合もある。
また、実施例２の固体撮像装置においても、実施例１において説明したと同様に、第１分離電極３１Ａの電位は一定の値ＶES-1であり、第２分離電極３１Ｂ及び第３分離電極３２の電位も一定の値ＶES-2であるし、あるいは又、第１分離電極３１Ａの電位は一定の値ＶES-1から変化し（具体的には、値ＶES-1’へと変化し）、第２分離電極３１Ｂ及び第３分離電極３２の電位は一定の値ＶES-2である。そして、｜ＶES-2｜＞｜ＶES-1｜を満足し、あるいは又、｜ＶES-2｜＝｜ＶES-1｜を満足する。
第１分離電極３１Ａ、第２分離電極３１Ｂ及び第３分離電極３２は、隣接する撮像素子１１の間に位置する光電変換層２３の領域に絶縁層８２を介して対向する領域に設けられている。即ち、第１分離電極３１Ａ、第２分離電極３１Ｂ及び第３分離電極３２は、下方第１分離電極、下方第２分離電極及び下方第３分離電極である。第１分離電極３１Ａ、第２分離電極３１Ｂ、第３分離電極３２は、第１電極２１あるいは電荷蓄積用電極２４と同じレベルに形成されているが、異なるレベルに形成されていてもよい。
更には、実施例２の固体撮像装置において、撮像素子ブロックを構成するＰ×Ｑ個の撮像素子において、第１電極２１は共有されている。そして、各撮像素子ブロックは、制御部を有しており、制御部は、少なくとも浮遊拡散層及び増幅トランジスタから構成されており、共有された第１電極２１は、制御部に接続されている。これによって、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。１つの浮遊拡散層に対して設けられるＰ×Ｑ個の撮像素子は、第１タイプの撮像素子の複数から構成されていてもよいし、少なくとも１つの第１タイプの撮像素子と、１又は２以上の後述する第２タイプの撮像素子とから構成されていてもよい。
更には、実施例２の固体撮像装置にあっては、実施例１において説明した撮像素子１１を少なくとも１つ有する積層型撮像素子を備えている。そして、このような実施例２の固体撮像装置において、複数の撮像素子ブロックの下方には、少なくとも１層（具体的には、２層）の下方撮像素子ブロックが設けられており、
下方撮像素子ブロックは、複数（具体的には、第１の方向に沿ってＰ個、第２の方向に沿ってＱ個のＰ×Ｑ個）の撮像素子から構成されており、
撮像素子ブロックを構成する撮像素子が受光する光の波長と、下方撮像素子ブロックを構成する撮像素子が受光する光の波長とは、異なる。下方撮像素子ブロックを構成する複数（具体的には、Ｐ×Ｑ個）の撮像素子は、共有された浮遊拡散層を備えている。そして、第３分離電極３２の制御下、隣接する撮像素子ブロック間における撮像素子の間での、光電変換層２３に蓄積された電荷の移動は禁止される。
実施例２の固体撮像装置の動作は、実質的に、実施例１の固体撮像装置の動作と同様とすることができるので、詳細な説明は省略するが、分離電極３０の制御下、４つの撮像素子に蓄積された電荷を、別々に、都合４回で読み出す第１モードの読み出し方式を採用する場合、３つの撮像素子を電荷蓄積状態とし、残りの１つの撮像素子を読み出すとき、電荷を読み出すべき撮像素子における各種電極の電位をＶ12＞ＶES-1＞Ｖ32＞ＶES-2あるいはＶ12＞ＶES-1’＞Ｖ32＞ＶES-2とし、電荷を読み出さない撮像素子における各種電極の電位をＶ12＞Ｖ32＞ＶES-1＞ＶES-2あるいはＶ12＞Ｖ32＞ＶES-1’＞ＶES-2とする。尚、図５Ｂ、図５Ｃ、図６Ａ及び図６Ｂにおいて、このような電荷を読み出さない撮像素子における電荷蓄積用電極２４の電位を一点鎖線で示す。こうして、電荷を読み出さない撮像素子に蓄積された電荷が第１電極２１へと移動することを禁止する。１つの撮像素子の電荷読み出しが完了したならば、残り３つの撮像素子の内の１つの撮像素子を同様にして動作させ、電荷を読み出す。このような操作を、合計、４回、行えばよい。
一方、４つの撮像素子に蓄積された電荷を、同時に、都合１回で読み出す第２モードの読み出し方式を採用する場合、４つの電荷蓄積状態にある撮像素子における各種電極の電位を、同時に、Ｖ12＞ＶES-1＞Ｖ32＞ＶES-2あるいはＶ12＞ＶES-1’＞Ｖ32＞ＶES-2とする。これによって、４つの撮像素子に蓄積された電荷を、同じタイミングで、第１電極２１へと移動させることができる。
実施例２の固体撮像装置において、第１分離電極は、撮像素子ブロックにおける、少なくとも第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極と隣接して、且つ、離間して配置されており、第２分離電極は、撮像素子ブロックにおける撮像素子と撮像素子の間に配置されており、第３分離電極は、撮像素子ブロックと撮像素子ブロックの間に配置されているので、第１分離電極、第２分離電極及び第３分離電極の制御下、撮像素子の動作中、隣接する撮像素子間における電荷の移動を確実に抑制することができ、しかも、光電変換層に蓄積された電荷を、第１電極にスムースに転送することができ、また、飽和電荷量が低減することが無いといった飽和電荷量の改善、電荷転送残りの減少とブルーミングの発生抑制との両立を図ることができる。
実施例３は、実施例１～実施例２の変形である。実施例３において、第１分離電極３１Ａ及び第２分離電極３１Ｂ、あるいは又、第１分離電極３１Ａ、第２分離電極３１Ｂ及び第３分離電極３２は、光電変換層２３の上に、第２電極２２と離間して設けられている形態とすることができる。即ち、分離電極は、上方分離電極である。
実施例３の撮像素子（並置された２つの撮像素子）の模式的な一部断面図を図１６Ａに示す。実施例３の撮像素子において、隣接する撮像素子との間に位置する光電変換層２３の領域２３’の上には、第２電極２２が形成される代わりに、上方第１分離電極及び上方第２分離電極（これらを総称して、『分離電極３５』と呼ぶ）が形成されている。分離電極３５は、第２電極２２と離間して設けられている。云い換えれば、第２電極２２は撮像素子毎に設けられており、分離電極３５は、第２電極２２の少なくとも一部を取り囲んで、第２電極２２と離間して、光電変換層２３の一部の上に設けられている。分離電極３５は、第２電極２２と同じレベルに形成されている。分離電極３５は、例えば、分離電極３０と同様の平面形状を有していればよい。
即ち、分離電極３０の正射影像が、第１電極２１及び電荷蓄積用電極２４の正射影像と離間して位置し、電荷蓄積用電極２４の正射影像を取り囲んでおり、第１分離電極３１Ａの正射影像は、第１電極２１の正射影像と第２分離電極３１Ｂの正射影像との間に位置する。場合によっては、第２分離電極３１Ｂの正射影像の一部と電荷蓄積用電極２４の正射影像の一部が重なっていてもよい。あるいは又、第１分離電極３１Ａの正射影像は、撮像素子ブロックにおける、少なくとも第２の方向に沿って並置された撮像素子と撮像素子の間に、第１電極２１の正射影像と隣接して、且つ、離間して位置しており、第２分離電極３１Ｂは、撮像素子ブロックにおける撮像素子と撮像素子の間に配置されており、第３分離電極３２は、撮像素子ブロックと撮像素子ブロックの間に配置されている。
第２電極２２及び分離電極３５は、光電変換層２３の上に第２電極２２及び分離電極３５を構成する材料層を成膜した後、この材料層をパターニングすることで得ることができる。第２電極２２、分離電極３５のそれぞれは、別々に配線（図示せず）に接続されており、これらの配線は駆動回路に接続されている。第２電極２２に接続された配線は、複数の撮像素子において共通化されている。分離電極３５に接続された配線も、実施例１～実施例２において説明した分離電極と同様に、適宜、複数の撮像素子において共通化されている。
第２電極２２及び分離電極３５を含む光電変換層２３上には絶縁膜（図示せず）が形成されており、第２電極２２の上方の絶縁膜には、第２電極２２と接続されたコンタクトホール（図示せず）が形成されており、絶縁膜上には、コンタクトホールと接続された配線ＶOU（図示せず）が設けられている。
実施例３の固体撮像装置の動作も、実質的に、実施例１の固体撮像装置の動作と同様とすることができるので、詳細な説明は省略する。但し、分離電極３５に印加される電位は、第２電極２２に印加される電位よりも低くする。
以上のとおり、実施例３の撮像素子にあっては、隣接する撮像素子との間に位置する光電変換層の領域の上には、第２電極が形成される代わりに、分離電極が形成されているが故に、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを分離電極によって抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
実施例３の撮像素子（並置された２つの撮像素子）の変形例（変形例１）の模式的な一部断面図を図１６Ｂに示す。この変形例１において、第２電極２２は撮像素子毎に設けられており、分離電極３５は、第２電極２２の少なくとも一部を取り囲んで、第２電極２２と離間して設けられており、分離電極３５の下方には、電荷蓄積用電極２４の一部が存在し、しかも、分離電極（上部分離電極）３５の下方には、分離電極（下部分離電極）３０が設けられている。分離電極３５と対向する第２電極２２の領域は、第１電極側に位置する。電荷蓄積用電極２４は、分離電極３５によって囲まれている。
また、実施例３の撮像素子（並置された２つの撮像素子）の模式的な一部断面図を図１７Ａに示すように、第２電極２２が複数に分割され、各分割された第２電極２２に個別に異なる電位を印加してもよい。更には、図１７Ｂに示すように、分割された第２電極２２と第２電極２２との間に分離電極３５が設けられていてもよい。
実施例４は、実施例１～実施例３の変形である。図１８に模式的な一部断面図を示す実施例４の撮像素子、積層型撮像素子は、表面照射型の撮像素子、積層型撮像素子であり、緑色光を吸収する第１タイプの緑色光電変換層を備えた緑色光に感度を有する第１タイプの実施例１の緑色光用撮像素子（第１撮像素子）、青色光を吸収する第２タイプの青色光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（第２撮像素子）、赤色光を吸収する第２タイプの赤色光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（第３撮像素子）の３つの撮像素子が積層された構造を有する。ここで赤色光用撮像素子（第３撮像素子）及び青色光用撮像素子（第２撮像素子）は、半導体基板７０内に設けられており、第２撮像素子の方が、第３撮像素子よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）は、青色光用撮像素子（第２撮像素子）の上方に設けられている。
半導体基板７０の表面７０Ａ側には、実施例１と同様に制御部を構成する各種トランジスタが設けられている。これらのトランジスタは、実質的に実施例１において説明したトランジスタと同様の構成、構造とすることができる。また、半導体基板７０には、第２撮像素子、第３撮像素子が設けられているが、これらの撮像素子も、実質的に実施例１において説明した第２撮像素子、第３撮像素子と同様の構成、構造とすることができる。
半導体基板７０の表面７０Ａの上には、層間絶縁層７７，７８が形成されており、層間絶縁層７８の上に、実施例１の撮像素子を構成する光電変換部（第１電極２１、光電変換層２３及び第２電極２２）、並びに、電荷蓄積用電極２４等が設けられている。
このように、表面照射型である点を除き、実施例４の撮像素子、積層型撮像素子の構成、構造は、実施例１～実施例３の撮像素子、積層型撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例５は、実施例１～実施例４の変形である。
図１９に模式的な一部断面図を示す実施例５の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、第１タイプの実施例１の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。また、図２０に模式的な一部断面図を示す実施例５の撮像素子、積層型撮像素子の変形例は、表面照射型の撮像素子、積層型撮像素子であり、第１タイプの実施例１の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。ここで、第１撮像素子は原色の光を吸収し、第２撮像素子は補色の光を吸収する。あるいは又、第１撮像素子は白色の光を吸収し、第２撮像素子は赤外線を吸収する。
図２１に模式的な一部断面図を示す実施例５の撮像素子の変形例は、裏面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子から構成されている。また、図２２に模式的な一部断面図を示す実施例５の撮像素子の変形例は、表面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子から構成されている。ここで、第１撮像素子は、赤色光を吸収する撮像素子、緑色光を吸収する撮像素子、青色光を吸収する撮像素子の３種類の撮像素子から構成されている。
更には、これらの撮像素子の複数から、本開示の第１の態様に係る固体撮像装置が構成される。複数のこれらの撮像素子の配置として、ベイヤ配列を挙げることができる。各撮像素子の光入射側には、必要に応じて、青色、緑色、赤色の分光を行うためのカラーフィルタが配設されている。
尚、第１タイプの実施例１の撮像素子を１つ、設ける代わりに、２つ、積層する形態（即ち、光電変換部を２つ、積層し、半導体基板に２つの撮像素子の制御部を設ける形態）、あるいは又、３つ、積層する形態（即ち、光電変換部を３つ、積層し、半導体基板に３つの撮像素子の制御部を設ける形態）とすることもできる。第１タイプの撮像素子と第２タイプの撮像素子の積層構造例を、以下の表１に例示する。
実施例６は、実施例１～実施例５の変形であり、転送制御用電極（電荷転送電極）を備えた本開示の撮像素子に関する。実施例６の撮像素子、積層型撮像素子の一部分の模式的な一部断面図を図２３に示し、実施例６の撮像素子、積層型撮像素子の等価回路図を図２４及び図２５に示す。
実施例６の撮像素子、積層型撮像素子にあっては、第１電極２１と電荷蓄積用電極２４との間に、第１電極２１及び電荷蓄積用電極２４と離間して配置され、且つ、絶縁層８２を介して光電変換層２３と対向して配置された転送制御用電極（電荷転送電極）２５を更に備えている。転送制御用電極２５は、層間絶縁層８１内に設けられた接続孔６８Ｂ、パッド部６８Ａ及び配線ＶOTを介して、駆動回路を構成する画素駆動回路に接続されている。
電荷蓄積期間において、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ31が印加され、転送制御用電極２５に電位Ｖ41が印加される。光電変換層２３に入射された光によって光電変換層２３において光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるとしたので、Ｖ31＞Ｖ41（例えば、Ｖ31＞Ｖ11＞Ｖ41、又は、Ｖ11＞Ｖ31＞Ｖ41）とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まる。即ち、光電変換層２３に電荷が蓄積される。Ｖ31＞Ｖ41であるが故に、光電変換層２３の内部に生成した電子が、第１電極２１に向かって移動することを確実に防止することができる。光電変換の時間経過に伴い、電荷蓄積用電極２４と対向した光電変換層２３の領域における電位は、より負側の値となる。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ12が印加され、電荷蓄積用電極２４に電位Ｖ32が印加され、転送制御用電極２５に電位Ｖ42が印加される。ここで、Ｖ32≦Ｖ42≦Ｖ12とする。これによって、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと確実に読み出される。即ち、光電変換層２３に蓄積された電荷が制御部に読み出される。
以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。
リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例７は、実施例１～実施例６の変形であり、複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子に関する。
実施例７の撮像素子の一部分の模式的な一部断面図を図２６に示し、実施例７の撮像素子、積層型撮像素子の等価回路図を図２７及び図２８に示し、実施例７の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図を図２９に示す。
実施例７において、電荷蓄積用電極２４は、複数の電荷蓄積用電極セグメント２４Ａ，２４Ｂ，２４Ｃから構成されている。電荷蓄積用電極セグメントの数は、２以上であればよく、実施例７においては「３」とした。そして、実施例７の撮像素子、積層型撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えるが、第１電極２１の電位が第２電極２２の電位よりも高いので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるので、電荷転送期間において、第１電極２１に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）２４Ａに印加される電位は、第１電極２１に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）２４Ｃに印加される電位よりも高い。このように、電荷蓄積用電極２４に電位勾配を付与することで、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと一層確実に読み出される。即ち、光電変換層２３に蓄積された電荷が制御部に読み出される。
リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例８は、実施例１～実施例７の変形であり、第１構成及び第６構成の撮像素子に関する。
実施例８の撮像素子、積層型撮像素子の模式的な一部断面図を図３０に示し、電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図３１に示す。
ここで、実施例８の撮像素子あるいは後述する実施例９～実施例１３の撮像素子において、
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメント（具体的には、３つの光電変換部セグメント２０1，２０2，２０3）から構成されており、
光電変換層２３は、Ｎ個の光電変換層セグメント（具体的には、３つの光電変換層セグメント２３1，２３2，２３3）から構成されており、
絶縁層８２は、Ｎ個の絶縁層セグメント（具体的には、３つの絶縁層セグメント８２1，８２2，８２3）から構成されており、
実施例８～実施例１０において、電荷蓄積用電極２４は、Ｎ個の電荷蓄積用電極セグメント（具体的には、各実施例にあっては、３つの電荷蓄積用電極セグメント２４1，２４2，２４3）から構成されており、
実施例１１～実施例１２において、場合によっては、実施例１０において、電荷蓄積用電極２４は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメント（具体的には、３つの電荷蓄積用電極セグメント２４1，２４2，２４3）から構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメント２０nは、第ｎ番目の電荷蓄積用電極セグメント２４n、第ｎ番目の絶縁層セグメント８２n及び第ｎ番目の光電変換層セグメント２３nから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極２１から離れて位置する。
あるいは又、実施例８の撮像素子あるいは後述する実施例９、実施例１２の撮像素子は、
第１電極２１、光電変換層２３及び第２電極２２が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極２１と離間して配置され、且つ、絶縁層８２を介して光電変換層２３と対向して配置された電荷蓄積用電極２４を備えており、
電荷蓄積用電極２４と絶縁層８２と光電変換層２３の積層方向をＺ方向、第１電極２１から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極２４と絶縁層８２と光電変換層２３が積層された積層部分を切断したときの積層部分の断面積は、第１電極２１からの距離に依存して変化する。
更に、実施例８の撮像素子にあっては、第１番目の光電変換部セグメント２０1から第Ｎ番目の光電変換部セグメント２０Nに亙り、絶縁層セグメントの厚さが、漸次、変化している。具体的には、絶縁層セグメントの厚さは、漸次、厚くなっている。あるいは又、実施例８の撮像素子にあっては、積層部分の断面の幅は一定であり、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さは、第１電極２１からの距離に依存して、漸次、厚くなっている。尚、絶縁層セグメントの厚さは、階段状に厚くなっている。第ｎ番目の光電変換部セグメント２０n内における絶縁層セグメント８２nの厚さは一定とした。第ｎ番目の光電変換部セグメント２０nにおける絶縁層セグメント８２nの厚さを「１」としたとき、第（ｎ＋１）番目の光電変換部セグメント２０(n+1)における絶縁層セグメント８２(n+1)の厚さとして、２乃至１０を例示することができるが、このような値に限定するものではない。実施例８にあっては、電荷蓄積用電極セグメント２４1，２４2，２４3の厚さを漸次薄くすることで、絶縁層セグメント８２1，８２2，８２3の厚さを漸次厚くしている。光電変換層セグメント２３1，２３2，２３3の厚さは一定である。
以下、実施例８の撮像素子の動作を説明する。
電荷蓄積期間においては、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ31が印加される。光電変換層２３に入射された光によって光電変換層２３において光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるとしたので、Ｖ31≧Ｖ11、好ましくは、Ｖ31＞Ｖ11とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まる。即ち、光電変換層２３に電荷が蓄積される。Ｖ31＞Ｖ11であるが故に、光電変換層２３の内部に生成した電子が、第１電極２１に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極２４と対向した光電変換層２３の領域における電位は、より負側の値となる。
実施例８の撮像素子にあっては、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用しているので、電荷蓄積期間において、Ｖ31≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメント２０nの方が、第（ｎ＋１）番目の光電変換部セグメント２０(n+1)よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１番目の光電変換部セグメント２０1から第１電極２１への電荷の流れを確実に防止することができる。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ12が印加され、電荷蓄積用電極２４に電位Ｖ32が印加される。ここで、Ｖ12＞Ｖ32とする。これによって、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと読み出される。即ち、光電変換層２３に蓄積された電荷が制御部に読み出される。
より具体的には、電荷転送期間において、Ｖ12＞Ｖ32といった状態になると、第１番目の光電変換部セグメント２０1から第１電極２１への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメント２０(n+1)から第ｎ番目の光電変換部セグメント２０nへの電荷の流れを、確実に確保することができる。
以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
実施例８の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているので、あるいは又、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
実施例８の撮像素子、積層型撮像素子は、実質的に、実施例１の撮像素子と同様の方法で作製することができるので、詳細な説明は省略する。
尚、実施例８の撮像素子にあっては、第１電極２１、電荷蓄積用電極２４及び絶縁層８２の形成において、先ず、層間絶縁層８１上に、電荷蓄積用電極２４3を形成するための導電材料層を成膜し、導電材料層をパターニングして光電変換部セグメント２０1，２０2，２０3及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４3を得ることができる。次に、全面に、絶縁層セグメント８２3を形成するための絶縁層を成膜し、絶縁層をパターニングし、平坦化処理を行うことで、絶縁層セグメント８２3を得ることができる。次に、全面に、電荷蓄積用電極２４2を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント２０1，２０2及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４2を得ることができる。次に、全面に絶縁層セグメント８２2を形成するための絶縁層を成膜し、絶縁層をパターニングし、平坦化処理を行うことで、絶縁層セグメント８２2を得ることができる。次に、全面に、電荷蓄積用電極２４1を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント２０1及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１及び電荷蓄積用電極２４1を得ることができる。次に、全面に絶縁層を成膜し、平坦化処理を行うことで、絶縁層セグメント８２1（絶縁層８２）を得ることができる。そして、絶縁層８２上に光電変換層２３を形成する。こうして、光電変換部セグメント２０1，２０2，２０3を得ることができる。
リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例９の撮像素子は、本開示の第２構成及び第６構成の撮像素子に関する。電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図３２に示すように、実施例９の撮像素子にあっては、第１番目の光電変換部セグメント２０1から第Ｎ番目の光電変換部セグメント２０Nに亙り、光電変換層セグメントの厚さが、漸次、変化している。あるいは又、実施例９の撮像素子にあっては、積層部分の断面の幅は一定であり、積層部分の断面の厚さ、具体的には、光電変換層セグメントの厚さを、第１電極２１からの距離に依存して漸次、厚くする。より具体的には、光電変換層セグメントの厚さは、漸次、厚くなっている。尚、光電変換層セグメントの厚さは、階段状に厚くなっている。第ｎ番目の光電変換部セグメント２０n内における光電変換層セグメント２３nの厚さは一定とした。第ｎ番目の光電変換部セグメント２０nにおける光電変換層セグメント２３nの厚さを「１」としたとき、第（ｎ＋１）番目の光電変換部セグメント２０(n+1)における光電変換層セグメント２３(n+1)の厚さとして、２乃至１０を例示することができるが、このような値に限定するものではない。実施例９にあっては、電荷蓄積用電極セグメント２４1，２４2，２４3の厚さを漸次薄くすることで、光電変換層セグメント２３1，２３2，２３3の厚さを漸次厚くしている。絶縁層セグメント８２1，８２2，８２3の厚さは一定である。
実施例９の撮像素子にあっては、光電変換層セグメントの厚さが、漸次、厚くなるので、電荷蓄積期間において、Ｖ31≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメント２０nの方が、第（ｎ＋１）番目の光電変換部セグメント２０(n+1)よりも強い電界が加わり、第１番目の光電変換部セグメント２０1から第１電極２１への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ32＜Ｖ12といった状態になると、第１番目の光電変換部セグメント２０1から第１電極２１への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメント２０(n+1)から第ｎ番目の光電変換部セグメント２０nへの電荷の流れを、確実に確保することができる。
このように、実施例９の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているので、あるいは又、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
実施例９の撮像素子にあっては、第１電極２１、電荷蓄積用電極２４、絶縁層８２及び光電変換層２３の形成において、先ず、層間絶縁層８１上に、電荷蓄積用電極２４3を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント２０1，２０2，２０3及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４3を得ることができる。次いで、全面に、電荷蓄積用電極２４2を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント２０1，２０2及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４2を得ることができる。次いで、全面に、電荷蓄積用電極２４1を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント２０1及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１及び電荷蓄積用電極２４1を得ることができる。次に、全面に絶縁層８２をコンフォーマルに成膜する。そして、絶縁層８２の上に光電変換層２３を形成し、光電変換層２３に平坦化処理を施す。こうして、光電変換部セグメント２０1，２０2，２０3を得ることができる。
実施例１０は、第３構成の撮像素子に関する。実施例１０の撮像素子、積層型撮像素子の模式的な一部断面図を図３３に示す。実施例１０の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。ここで、第１番目の光電変換部セグメント２０1から第Ｎ番目の光電変換部セグメント２０Nに亙り、絶縁層セグメントを構成する材料の比誘電率の値を、漸次、小さくしている。実施例１０の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、実施例１１において説明すると同様に、相互に離間されて配置された電荷蓄積用電極セグメント２４1，２４2，２４3を、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続すればよい。
そして、このような構成を採用することで、一種の電荷転送勾配が形成され、電荷蓄積期間において、Ｖ31≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ32＜Ｖ12といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
実施例１１は、第４構成の撮像素子に関する。実施例１１の撮像素子、積層型撮像素子の模式的な一部断面図を図３４に示す。実施例１１の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。ここで、第１番目の光電変換部セグメント２０1から第Ｎ番目の光電変換部セグメント２０Nに亙り、絶縁層セグメントを構成する材料の仕事関数の値を、漸次、大きくしている。実施例１１の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、電荷蓄積用電極セグメント２４1，２４2，２４3は、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続されている。
実施例１２の撮像素子は、第５構成の撮像素子に関する。実施例１２における電荷蓄積用電極セグメントの模式的な平面図を図３５Ａ、図３５Ｂ、図３６Ａ及び図３６Ｂに示す。実施例１２の撮像素子、積層型撮像素子の模式的な一部断面図は、図３４あるいは図３７に示すと同様である。実施例１２の撮像素子にあっては、第１番目の光電変換部セグメント２０1から第Ｎ番目の光電変換部セグメント２０Nに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。実施例１２の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。具体的には、実施例１１において説明したと同様に、相互に離間されて配置された電荷蓄積用電極セグメント２４1，２４2，２４3を、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続すればよい。
実施例１２において、電荷蓄積用電極２４は、複数の電荷蓄積用電極セグメント２４1，２４2，２４3から構成されている。電荷蓄積用電極セグメントの数は、２以上であればよく、実施例１２においては「３」とした。そして、実施例１２の撮像素子、積層型撮像素子にあっては、第１電極２１の電位が第２電極２２の電位よりも高いので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるので、電荷転送期間において、第１電極２１に最も近い所に位置する電荷蓄積用電極セグメント２４1に印加される電位は、第１電極２１に最も遠い所に位置する電荷蓄積用電極セグメント２４3に印加される電位よりも高い。このように、電荷蓄積用電極２４に電位勾配を付与することで、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと一層確実に読み出される。即ち、光電変換層２３に蓄積された電荷が制御部に読み出される。
そして、電荷転送期間において、電荷蓄積用電極セグメント２４3の電位＜電荷蓄積用電極セグメント２４2の電位＜電荷蓄積用電極セグメント２４1の電位とすることで、光電変換層２３の領域に止まっていた電子を、一斉に、第１浮遊拡散層ＦＤ1へと読み出すことができる。あるいは又、電荷転送期間において、電荷蓄積用電極セグメント２４3の電位、電荷蓄積用電極セグメント２４2の電位、電荷蓄積用電極セグメント２４1の電位を段々と変化させることで（即ち、階段状あるいはスロープ状に変化させることで）、電荷蓄積用電極セグメント２４3と対向する光電変換層２３の領域に止まっていた電子を、電荷蓄積用電極セグメント２４2と対向する光電変換層２３の領域に移動させ、次いで、電荷蓄積用電極セグメント２４2と対向する光電変換層２３の領域に止まっていた電子を、電荷蓄積用電極セグメント２４1と対向する光電変換層２３の領域に移動させ、次いで、電荷蓄積用電極セグメント２４1と対向する光電変換層２３の領域に止まっていた電子を、第１浮遊拡散層ＦＤ1へと確実に読み出すことができる。
リセット・トランジスタＴＲ３rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例１２の撮像素子にあっても、このような構成を採用することで、一種の電荷転送勾配が形成される。即ち、第１番目の光電変換部セグメント２０1から第Ｎ番目の光電変換部セグメント２０Nに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっているので、電荷蓄積期間において、Ｖ31≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ32＜Ｖ12といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
実施例１３は、第６構成の撮像素子に関する。実施例１３の撮像素子、積層型撮像素子の模式的な一部断面図を、図３７に示す。また、実施例１３における電荷蓄積用電極セグメントの模式的な平面図を図３８Ａ及び図３８Ｂに示す。実施例１３の撮像素子は、第１電極２１、光電変換層２３及び第２電極２２が積層されて成る光電変換部を備えており、光電変換部は、更に、第１電極２１と離間して配置され、且つ、絶縁層８２を介して光電変換層２３と対向して配置された電荷蓄積用電極２４を備えている。そして、電荷蓄積用電極２４と絶縁層８２と光電変換層２３の積層方向をＺ方向、第１電極２１から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極２４と絶縁層８２と光電変換層２３が積層された積層部分を切断したときの積層部分の断面積は、第１電極２１からの距離に依存して変化する。
具体的には、実施例１３の撮像素子にあっては、積層部分の断面の厚さは一定であり、積層部分の断面の幅は、第１電極２１から離れるほど狭くなっている。尚、幅は、連続的に狭くなっていてもよいし（図３８Ａ参照）、階段状に狭くなっていてもよい（図３８Ｂ参照）。
このように、実施例１２の撮像素子にあっては、ＹＺ仮想平面で電荷蓄積用電極２４と絶縁層８２と光電変換層２３が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例にて説明した撮像素子、積層型撮像素子、固体撮像装置の構造や構成、製造条件、製造方法、使用した材料は例示であり、適宜変更することができる。各実施例の撮像素子を、適宜、組み合わせることができる。例えば、実施例８の撮像素子と実施例９の撮像素子と実施例１０の撮像素子と実施例１１の撮像素子と実施例１２の撮像素子を任意に組み合わせることができるし、実施例８の撮像素子と実施例９の撮像素子と実施例１０の撮像素子と実施例１１の撮像素子と実施例１３の撮像素子を任意に組み合わせることができる。
実施例においては、１つの撮像素子ブロックを２×２の撮像素子から構成したが、１つの撮像素子ブロックの数はこれに限定するものではなく、例えば、２×１の撮像素子、３×３の撮像素子、４×４の撮像素子等から構成することもできる。第１の方向は、固体撮像装置の撮像素子配列における行方向であってもよいし、列方向であってもよい。
場合によっては、浮遊拡散層ＦＤ1，ＦＤ2，ＦＤ3，リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ、転送トランジスタＴＲ２trsのゲート部４５の近傍の半導体基板７０の領域４５Ｃ、転送トランジスタＴＲ３trsのゲート部４６の近傍の半導体基板７０の領域４６Ｃを、複数の撮像素子において共有化することもできる。
図３９に、例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を示すように、第１電極２１は、絶縁層８２に設けられた開口部８４Ａ内を延在し、光電変換層２３と接続されている構成とすることもできる。
あるいは又、図４０に、例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を示し、図４１Ａに第１電極の部分等の拡大された模式的な一部断面図を示すように、第１電極２１の頂面の縁部は絶縁層８２で覆われており、開口部８４Ｂの底面には第１電極２１が露出しており、第１電極２１の頂面と接する絶縁層８２の面を第１面８２ｐ、電荷蓄積用電極２４と対向する光電変換層２３の部分と接する絶縁層８２の面を第２面８２ｑとしたとき、開口部８４Ｂの側面は、第１面８２ｐから第２面８２ｑに向かって広がる傾斜を有する。このように、開口部８４Ｂの側面に傾斜を付けることで、光電変換層２３から第１電極２１への電荷の移動がより滑らかとなる。尚、図４１Ａに示した例では、開口部８４Ｂの軸線を中心として、開口部８４Ｂの側面は回転対称であるが、図４１Ｂに示すように、第１面８２ｐから第２面８２ｑに向かって広がる傾斜を有する開口部８４Ｃの側面が電荷蓄積用電極２４側に位置するように、開口部８４Ｃを設けてもよい。これによって、開口部８４Ｃを挟んで電荷蓄積用電極２４とは反対側の光電変換層２３の部分からの電荷の移動が行われ難くなる。また、開口部８４Ｂの側面は、第１面８２ｐから第２面８２ｑに向かって広がる傾斜を有するが、第２面８２ｑにおける開口部８４Ｂの側面の縁部は、図４１Ａに示したように、第１電極２１の縁部よりも外側に位置してもよいし、図４１Ｃに示すように、第１電極２１の縁部よりも内側に位置してもよい。前者の構成を採用することで、電荷の転送が一層容易になるし、後者の構成を採用することで、開口部の形成時の形状バラツキを小さくすることができる。
これらの開口部８４Ｂ，８４Ｃは、絶縁層に開口部をエッチング法に基づき形成するときに形成するレジスト材料から成るエッチング用マスクをリフローすることで、エッチング用マスクの開口側面に傾斜を付け、このエッチング用マスクを用いて絶縁層８２をエッチングすることで、形成することができる。
また、図４２に、例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を示すように、第２電極２２の側から光が入射し、第２電極２２よりの光入射側には遮光層９２が形成されている構成とすることもできる。尚、光電変換層よりも光入射側に設けられた各種配線を遮光層として機能させることもできる。
尚、図４２に示した例では、遮光層９２は、第２電極２２の上方に形成されているが、即ち、第２電極２２よりの光入射側であって、第１電極２１の上方に遮光層９２が形成されているが、図４３に示すように、第２電極２２の光入射側の面の上に配設されてもよい。また、場合によっては、図４４に示すように、第２電極２２に遮光層９２が形成されていてもよい。
あるいは又、第２電極２２側から光が入射し、第１電極２１には光が入射しない構造とすることもできる。具体的には、図４２に示したように、第２電極２２よりの光入射側であって、第１電極２１の上方には遮光層９２が形成されている。あるいは又、図４６に示すように、電荷蓄積用電極２４及び第２電極２２の上方にはオンチップ・マイクロ・レンズ９０が設けられており、オンチップ・マイクロ・レンズ９０に入射する光は、電荷蓄積用電極２４に集光され、第１電極２１には到達しない構造とすることもできる。尚、実施例６において説明したように、転送制御用電極２５が設けられている場合、第１電極２１及び転送制御用電極２５には光が入射しない形態とすることができ、具体的には、図４５に図示するように、第１電極２１及び転送制御用電極２５の上方には遮光層９２が形成されている構造とすることもできる。あるいは又、オンチップ・マイクロ・レンズ９０に入射する光は、第１電極２１あるいは第１電極２１及び転送制御用電極２５には到達しない構造とすることもできる。
これらの構成、構造を採用することで、あるいは又、電荷蓄積用電極２４の上方に位置する光電変換層２３の部分のみに光が入射するように遮光層９２を設け、あるいは又、オンチップ・マイクロ・レンズ９０を設計することで、第１電極２１の上方（あるいは、第１電極２１及び転送制御用電極２５の上方）に位置する光電変換層２３の部分は光電変換に寄与しなくなるので、全画素をより確実に一斉にリセットすることができ、グローバルシャッター機能を一層容易に実現することができる。即ち、これらの構成、構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法にあっては、
全ての撮像素子において、一斉に、光電変換層２３に電荷を蓄積しながら、第１電極２１における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、光電変換層２３に蓄積された電荷を第１電極２１に転送し、転送完了後、順次、各撮像素子において第１電極２１に転送された電荷を読み出す、
各工程を繰り返す。
このような固体撮像装置の駆動方法にあっては、各撮像素子は、第２電極側から入射した光が第１電極には入射しない構造を有し、全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出するので、全撮像素子において同時に第１電極のリセットを確実に行うことができる。そして、その後、全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す。それ故、所謂グローバルシャッター機能を容易に実現することができる。
また、実施例６の変形例として、図４７に示すように、第１電極２１に最も近い位置から電荷蓄積用電極２４に向けて、複数の転送制御用電極を設けてもよい。尚、図４７には、２つの転送制御用電極２５Ａ，２５Ｂを設けた例を示した。そして、電荷蓄積用電極２４及び第２電極２２上方にはオンチップ・マイクロ・レンズ９０が設けられており、オンチップ・マイクロ・レンズ９０に入射する光は、電荷蓄積用電極２４に集光され、第１電極２１及び転送制御用電極２５Ａ，２５Ｂには到達しない構造とすることもできる。
図３０及び図３１に示した実施例８にあっては、電荷蓄積用電極セグメント２４1，２４2，２４3の厚さを漸次薄くすることで、絶縁層セグメント８２1，８２2，８２3の厚さを漸次厚くしている。一方、実施例８の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図４８に示すように、電荷蓄積用電極セグメント２４1，２４2，２４3の厚さを一定とし、絶縁層セグメント８２1，８２2，８２3の厚さを漸次厚くしてもよい。尚、光電変換層セグメント２３1，２３2，２３3の厚さは一定である。
また、図３２に示した実施例９にあっては、電荷蓄積用電極セグメント２４1，２４2，２４3の厚さを漸次薄くすることで、光電変換層セグメント２３1，２３2，２３3の厚さを漸次厚くしている。一方、実施例９の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図４９に示すように、電荷蓄積用電極セグメント２４1，２４2，２４3の厚さを一定とし、絶縁層セグメント８２1，８２2，８２3の厚さを漸次薄くすることで、光電変換層セグメント２３1，２３2，２３3の厚さを漸次厚くしてもよい。
実施例１において説明した撮像素子や固体撮像装置において、第２分離電極３１Ｂは、適宜、複数の撮像素子において共通化されており、第２分離電極３１Ｂは、複数の撮像素子において同時に制御されてもよい。図５０に、このような実施例１の固体撮像装置の変形例における電荷蓄積用電極、第１分離電極、第２分離電極及び第１電極の配置状態を模式的に示す。
実施例１において説明した撮像素子の更なる変形例における電荷蓄積用電極、第１分離電極、第２分離電極及び第１電極の配置状態を模式的に図５１Ａ及び図５１Ｂに示す。これらの変形例では、電荷蓄積用電極２４の平面形状は、４つのコーナー部を有する矩形であり、第１電極２１と対向するコーナー部は切り欠かれている。そして、図５１Ａに示す例では、第１分離電極３１Ａの第１電極２１と対向する部分は、電荷蓄積用電極２４の切欠き部へと延びている。また、図５１Ｂに示す例では、第１分離電極３１Ａは、第１電極２１と電荷蓄積用電極２４の切欠き部の間に位置する。このような構造にすることで、電荷蓄積用電極２４と第１電極２１との間のポテンシャルを一層高い精度で制御することができる。尚、これらの変形例は、実施例２あるいはその他の実施例に適用することができる。
実施例２において説明した撮像素子の更なる変形例における電荷蓄積用電極、第１分離電極、第２分離電極、第３分離電極及び第１電極の配置状態を模式的に図５２に示す。これらの変形例では、電荷蓄積用電極２４の平面形状は、４つのコーナー部を有する矩形であり、第１電極２１と対向するコーナー部は切り欠かれている。そして、第１分離電極３１Ａは、第１電極２１と電荷蓄積用電極２４の切欠き部の間に位置する。また、各撮像素子を構成する第１分離電極３１Ａは繋がっている。このような構造にすることで、電荷蓄積用電極２４と第１電極２１との間のポテンシャルを一層高い精度で制御することができる。尚、これらの変形例は、その他の実施例に適用することができる。
実施例２において説明した固体撮像装置の更に別の変形例を、図５３に示す。具体的には、４つの撮像素子において、４つの電荷蓄積用電極２４に対応して共通の１つの第１電極２１が設けられており、４つの電荷蓄積用電極２４によって囲まれた領域における絶縁層８２の部分の下に、分離電極３０（第１分離電極３１Ａ、第２分離電極３１Ｂ、第３分離電極３２）が形成されており、更には、４つの電荷蓄積用電極２４によって囲まれた領域における絶縁層８２の部分の下に電荷排出電極２６が形成されている。電荷排出電極２６と光電変換層２３とは、絶縁層８２に設けられた開口部を介して接続されている。即ち、光電変換層２３と第１電極２１との関係と同様に、絶縁層８２に設けられた開口部内を光電変換層２３が延在し、この光電変換層２３の延在部が電荷排出電極２６と接している。このような電荷排出電極２６は他の実施例にも適用することができる。
あるいは又、実施例２の固体撮像装置の更に別の変形例における第１電極及び電荷蓄積用電極の模式的な平面図を図５４に示す。この固体撮像装置にあっては、２個の撮像素子から撮像素子ブロックが構成されている。そして、撮像素子ブロックの上方に１つのオンチップ・マイクロ・レンズ９０が配設されている。撮像素子ブロックを構成する２つの撮像素子の間に第１分離電極３１Ａ、第２分離電極３１Ｂが配設されており、撮像素子ブロックと撮像素子ブロックの間に第３分離電極３２が配設されている。
例えば、撮像素子ブロックを構成する電荷蓄積用電極２４11，２４21，２４31，２４41に対応する光電変換層は、図面、右斜め上からの入射光に対して高い感度を有する。また、撮像素子ブロックを構成する電荷蓄積用電極２４12，２４22，２４32，２４42に対応する光電変換層は、図面、左斜め上からの入射光に対して高い感度を有する。従って、例えば、電荷蓄積用電極２４11を有する撮像素子と電荷蓄積用電極２４12を有する撮像素子と組み合わせることで、像面位相差信号の取得が可能となる。また、電荷蓄積用電極２４11を有する撮像素子からの信号と電荷蓄積用電極２４12を有する撮像素子からの信号を加算すれば、これらの撮像素子との組合せによって、１つの撮像素子を構成することができる。
図５５Ａに、図５４に示した実施例２の撮像素子ブロックにおける読み出し駆動例を示すが、
［ステップ－Ａ］
コンパレータへのオートゼロ信号入力
［ステップ－Ｂ］
共有された１つの浮遊拡散層のリセット動作
［ステップ－Ｃ］
電荷蓄積用電極２４21に対応した撮像素子におけるＰ相読み出し及び第１電極２１2への電荷の移動
［ステップ－Ｄ］
電荷蓄積用電極２４21に対応した撮像素子におけるＤ相読み出し及び第１電極２１2への電荷の移動
［ステップ－Ｅ］
共有された１つの浮遊拡散層のリセット動作
［ステップ－Ｆ］
コンパレータへのオートゼロ信号入力
［ステップ－Ｇ］
電荷蓄積用電極２４22に対応した撮像素子におけるＰ相読み出し及び第１電極２１2への電荷の移動
［ステップ－Ｈ］
電荷蓄積用電極２４22に対応した撮像素子におけるＤ相読み出し及び第１電極２１2への電荷の移動
という流れで、電荷蓄積用電極２４21及び電荷蓄積用電極２４22に対応した２つの撮像素子からの信号を読み出す。相関２重サンプリング（ＣＤＳ）処理に基づき、［ステップ－Ｃ］におけるＰ相読み出しと［ステップ－Ｄ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４21に対応した撮像素子からの信号であり、［ステップ－Ｇ］におけるＰ相読み出しと［ステップ－Ｈ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４22に対応した撮像素子からの信号である。
尚、［ステップ－Ｅ］の動作を省略してもよい（図５５Ｂ参照）。また、［ステップ－Ｆ］の動作を省略してもよく、この場合、更には、［ステップ－Ｇ］を省略することができ（図５５Ｃ参照）、［ステップ－Ｃ］におけるＰ相読み出しと［ステップ－Ｄ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４21に対応した撮像素子からの信号であり、［ステップ－Ｄ］におけるＤ相読み出しと［ステップ－Ｈ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４22に対応した撮像素子からの信号となる。
尚、図５４に示した２つの撮像素子から構成された撮像素子ブロックの動作は、上記の動作に限定されるものではなく、実施例２において説明した４つの撮像素子から構成された撮像素子ブロックの動作と同様とすることもできる。
以上に説明した各種の実施例の変形例は、他の実施例に対して、適宜、適用することができることは云うまでもない。
実施例においては、電子を信号電荷としており、半導体基板に形成された光電変換層の導電型をｎ型としたが、正孔を信号電荷とする固体撮像装置にも適用できる。この場合には、各半導体領域を逆の導電型の半導体領域で構成すればよく、半導体基板に形成された光電変換層の導電型はｐ型とすればよい。
また、実施例にあっては、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されて成るＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明したが、ＣＭＯＳ型固体撮像装置への適用に限られるものではなく、ＣＣＤ型固体撮像装置に適用することもできる。後者の場合、信号電荷は、ＣＣＤ型構造の垂直転送レジスタによって垂直方向に転送され、水平転送レジスタによって水平方向に転送され、増幅されることにより画素信号（画像信号）が出力される。また、画素が２次元マトリクス状に形成され、画素列毎にカラム信号処理回路を配置して成るカラム方式の固体撮像装置全般に限定するものでもない。更には、場合によっては、選択トランジスタを省略することもできる。
更には、本開示の撮像素子、積層型撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは、粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義には、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
更には、撮像領域の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、選択画素から画素単位で画素信号を読み出すＸ－Ｙアドレス型の固体撮像装置に対しても適用可能である。固体撮像装置はワンチップとして形成された形態であってもよいし、撮像領域と、駆動回路又は光学系とを纏めてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
また、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器を指す。電子機器に搭載されるモジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
本開示の撮像素子、積層型撮像素子から構成された固体撮像装置２０１を電子機器（カメラ）２００に用いた例を、図５６に概念図として示す。電子機器２００は、固体撮像装置２０１、光学レンズ２１０、シャッタ装置２１１、駆動回路２１２、及び、信号処理回路２１３を有する。光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置２０１の撮像面上に結像させる。これにより固体撮像装置２０１内に、一定期間、信号電荷が蓄積される。シャッタ装置２１１は、固体撮像装置２０１への光照射期間及び遮光期間を制御する。駆動回路２１２は、固体撮像装置２０１の転送動作等及びシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置２０１の信号転送を行う。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、あるいは、モニタに出力される。このような電子機器２００では、固体撮像装置２０１における画素サイズの微細化及び転送効率の向上を達成することができるので、画素特性の向上が図られた電子機器２００を得ることができる。固体撮像装置２０１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用可能である。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図５８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図５９は、撮像部１２０３１の設置位置の例を示す図である。
図５９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図５９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
また、例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図６０は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図６０では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図６１は、図６０に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《光検出素子》
第１電極、
第１電極と離間して配置された電荷蓄積用電極、
第１電極及び電荷蓄積用電極と離間して配置され、電荷蓄積用電極を取り囲む分離電極、
第１電極と接し、絶縁層を介して電荷蓄積用電極の上方に形成された光電変換層、並びに、
光電変換層上に形成された第２電極、
を備えており、
分離電極は、第１分離電極、及び、第１分離電極と離間して配置された第２分離電極から構成されており、
第１分離電極は、第１電極と第２分離電極との間に位置する光検出素子。
［Ａ０２］第１分離電極の電位は一定の値ＶES-1であり、第２分離電極の電位も一定の値ＶES-2である［Ａ０１］に記載の光検出素子。
［Ａ０３］第１分離電極の電位は一定の値ＶES-1から変化し、第２分離電極の電位は一定の値ＶES-2である［Ａ０１］に記載の光検出素子。
［Ａ０４］蓄積すべき電荷が電子の場合、ＶES-1＞ＶES-2、蓄積すべき正孔が電子の場合、ＶES-1＜ＶES-2を満足する［Ａ０２］又は［Ａ０３］に記載の光検出素子。
［Ａ０５］ＶES-2＝ＶES-1を満足する［Ａ０２］又は［Ａ０３］に記載の光検出素子。
［Ａ０６］《光検出装置：第１の態様》
第１の方向に沿ってＰ個、第１の方向とは異なる第２の方向に沿ってＱ個の、Ｐ×Ｑ個（但し、Ｐ≧２，Ｑ≧１）の光検出素子から構成された光検出素子ブロックを、複数、有しており、
各光検出素子は、
第１電極、
第１電極と離間して配置された電荷蓄積用電極、
第１電極及び電荷蓄積用電極と離間して配置され、電荷蓄積用電極を取り囲む分離電極、
第１電極と接し、絶縁層を介して電荷蓄積用電極の上方に形成された光電変換層、並びに、
光電変換層上に形成された第２電極、
を備えており、
分離電極は、第１分離電極、第２分離電極及び第３分離電極から構成されており、
第１分離電極は、光検出素子ブロックにおける、少なくとも第２の方向に沿って並置された光検出素子と光検出素子の間に、第１電極と隣接して、且つ、離間して配置されており、
第２分離電極は、光検出素子ブロックにおける光検出素子と光検出素子の間に配置されており、
第３分離電極は、光検出素子ブロックと光検出素子ブロックの間に配置されている光検出装置。
［Ａ０７］第３分離電極は、隣接する光検出素子ブロックにおいて共有されている［Ａ０６］に記載の光検出装置。
［Ａ０８］第１分離電極は、光検出素子ブロックにおける、第２の方向に沿って並置された光検出素子と光検出素子の間に、第１電極と隣接して、且つ、離間して配置されており、
第２分離電極は、第１の方向に沿って並置された光検出素子と光検出素子の間に配置されており、且つ、第２の方向に沿って並置された光検出素子と光検出素子の間に、第１分離電極と離間して配置されている［Ａ０６］又は［Ａ０７］に記載の光検出装置。
［Ａ０９］第２分離電極と第３分離電極とは繋がっている［Ａ０８］に記載の光検出装置。
［Ａ１０］第１分離電極は、光検出素子ブロックにおける、第２の方向に沿って並置された光検出素子と光検出素子の間に、第１電極と隣接して、且つ、離間して配置されており、更に、第１の方向に沿って並置された光検出素子と光検出素子の間に、第１電極と隣接して、且つ、離間して配置されており、
第２分離電極は、第２の方向に沿って並置された光検出素子と光検出素子の間に、第１分離電極と離間して配置されており、更に、第１の方向に沿って並置された光検出素子と光検出素子の間に、第１分離電極と離間して配置されている［Ａ０６］又は［Ａ０７］に記載の光検出装置。
［Ａ１１］第２分離電極と第３分離電極とは繋がっている［Ａ１０］に記載の光検出装置。
［Ａ１２］第１分離電極の電位は一定の値ＶES-1であり、第２分離電極及び第３分離電極の電位も一定の値ＶES-2である［Ａ１１］に記載の光検出装置。
［Ａ１３］第１分離電極の電位は一定の値ＶES-1から変化し、第２分離電極及び第３分離電極の電位は一定の値ＶES-2である［Ａ１１］に記載の光検出装置。
［Ａ１４］蓄積すべき電荷が電子の場合、ＶES-1＞ＶES-2、蓄積すべき正孔が電子の場合、ＶES-1＜ＶES-2を満足する［Ａ１２］又は［Ａ１３］に記載の光検出装置。
［Ａ１５］ＶES-2＝ＶES-1を満足する［Ａ１２］又は［Ａ１３］に記載の光検出装置。
［Ａ１６］光検出素子ブロックを構成するＰ×Ｑ個の光検出素子において、第１電極は共有されている［Ａ０６］乃至［Ａ１５］のいずれか１項に記載の光検出装置。
［Ａ１７］Ｐ＝２，Ｑ＝２である［Ａ０６］乃至［Ａ１６］のいずれか１項に記載の光検出装置。
［Ａ１８］半導体基板を更に備えており、
光電変換部は、半導体基板の上方に配置されている［Ａ０１］乃至［Ａ１７］のいずれか１項に記載の光検出装置。
［Ａ１９］第１電極と電荷蓄積用電極との間に、第１電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された転送制御用電極を更に備えている［Ａ０１］乃至［Ａ１８］のいずれか１項に記載の光検出装置。
［Ａ２０］電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている［Ａ０１］乃至［Ａ１９］のいずれか１項に記載の光検出装置。
［Ａ２１］電荷蓄積用電極の大きさは第１電極よりも大きい［Ａ０１］乃至［Ａ２０］のいずれか１項に記載の光検出装置。
［Ａ２２］第１電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている［Ａ０１］乃至［Ａ２１］のいずれか１項に記載の光検出装置。
［Ａ２３］光電変換層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている［Ａ０１］乃至［Ａ２１］のいずれか１項に記載の光検出装置。
［Ａ２４］第１電極の頂面の縁部は絶縁層で覆われており、
開口部の底面には第１電極が露出しており、
第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する［Ａ２３］に記載の光検出装置。
［Ａ２５］第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する［Ａ２４］に記載の光検出装置。
［Ａ２６］《第１電極及び電荷蓄積用電極の電位の制御》
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極及び電荷蓄積用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、光電変換層に蓄積された電荷が第１電極を経由して制御部に読み出される［Ａ０１］乃至［Ａ２５］のいずれか１項に記載の光検出装置。
但し、第１電極の電位が第２電極より高い場合、
Ｖ12≧Ｖ11、且つ、Ｖ22＜Ｖ21
であり、第１電極の電位が第２電極より低い場合、
Ｖ12≦Ｖ11、且つ、Ｖ22＞Ｖ21
である。
［Ａ２７］《電荷蓄積用電極セグメント》
電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている［Ａ０１］乃至［Ａ１９］のいずれか１項に記載の光検出装置。
［Ａ２８］第１電極の電位が第２電極より高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも高く、
第１電極の電位が第２電極より低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも低い［Ａ２７］に記載の光検出装置。
［Ａ２９］半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている［Ａ０１］乃至［Ａ２８］のいずれか１項に記載の光検出装置。
［Ａ３０］半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている［Ａ２９］に記載の光検出装置。
［Ａ３１］第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されている［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の光検出装置。
［Ａ３２］第２電極側から光が入射し、第１電極には光が入射しない［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の光検出装置。
［Ａ３３］第２電極よりの光入射側であって、第１電極の上方には遮光層が形成されている［Ａ３２］に記載の光検出装置。
［Ａ３４］電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、
オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される［Ａ３２］に記載の光検出装置。
［Ｂ０１］《光検出素子：第１構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している［Ａ０１］乃至［Ａ３４］のいずれか１項に記載の光検出装置。
［Ｂ０２］《光検出素子：第２構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している［Ａ０１］乃至［Ａ３４］のいずれか１項に記載の光検出装置。
［Ｂ０３］《光検出素子：第３構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる［Ａ０１］乃至［Ａ３４］のいずれか１項に記載の光検出装置。
［Ｂ０４］《光検出素子：第４構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる［Ａ０１］乃至［Ａ３４］のいずれか１項に記載の光検出装置。
［Ｂ０５］《光検出素子：第５構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている［Ａ０１］乃至［Ａ３４］のいずれか１項に記載の光検出装置。
［Ｂ０６］《光検出素子：第６構成》
電荷蓄積用電極と絶縁層と光電変換層の積層方向をＺ方向、第１電極から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する［Ａ０１］乃至［Ａ３４］のいずれか１項に記載の光検出装置。
［Ｃ０１］《積層型光検出素子》
［Ａ０１］乃至［Ｂ０６］のいずれか１項に記載の光検出素子を少なくとも１つ有する積層型光検出装置。
［Ｄ０１］《光検出装置：第２の態様》
［Ａ０１］乃至［Ｂ０６］のいずれか１項に記載の光検出素子を少なくとも１つ有する積層型光検出素子を備えている光検出装置。
［Ｄ０２］光検出素子の下方には、少なくとも１つの下方光検出素子が設けられており、
光検出素子が受光する光の波長と、下方光検出素子が受光する光の波長とは、異なる［Ｄ０１］に記載の光検出装置。
［Ｄ０３］２つの下方光検出素子が積層されている［Ｄ０２］の記載の光検出装置。
［Ｄ０４］下方光検出素子ブロックは、２層、設けられている［Ｄ０２］又は［Ｄ０３］の記載の光検出装置。
［Ｄ０５］下方光検出素子ブロックを構成する複数の光検出素子は、共有された浮遊拡散層を備えている［Ｄ０１］乃至［Ｄ０４］のいずれか１項に記載の光検出装置。
１０・・・撮像素子ブロック、１１・・・撮像素子、１３，１５・・・撮像素子、２０1，２０2，２０3・・・光電変換部セグメント、２１・・・第１電極、２２・・・第２電極、２３・・・光電変換層、２３’・・・隣接する撮像素子との間に位置する光電変換層の領域、２３DN・・・光電変換層の下層、２３UP・・・光電変換層の上層、２４・・・電荷蓄積用電極、２４Ａ，２４Ｂ，２４Ｃ・・・電荷蓄積用電極セグメント、２５，２５Ａ，２５Ｂ・・・転送制御用電極（電荷転送電極）、２６・・・電荷排出電極、３０，３５・・・分離電極、３１Ａ・・・第１分離電極、３１Ｂ・・・第２分離電極、３２・・・第３分離電極、３３・・・パッド部、３４・・・接続孔、４１・・・第２撮像素子を構成するｎ型半導体領域、４３・・・第３撮像素子を構成するｎ型半導体領域、４２，４４，７３・・・ｐ+層、４５・・・転送トランジスタのゲート部、４６・・・転送トランジスタのゲート部、５１・・・リセット・トランジスタＴＲ１rstのゲート部、５１Ａ・・・リセット・トランジスタＴＲ１rstのチャネル形成領域、５１Ｂ，５１Ｃ・・・リセット・トランジスタＴＲ１rstのソース／ドレイン領域、５２・・・増幅トランジスタＴＲ１ampのゲート部、５２Ａ・・・増幅トランジスタＴＲ１ampチャネル形成領域、５２Ｂ，５２Ｃ・・・増幅トランジスタＴＲ１ampのソース／ドレイン領域、５３・・・選択トランジスタＴＲ１selのゲート部、５３Ａ・・・選択トランジスタＴＲ１selのチャネル形成領域、５３Ｂ，５３Ｃ・・・選択トランジスタＴＲ１selのソース／ドレイン領域、ＦＤ1，ＦＤ2，ＦＤ3，４５Ｃ，４６Ｃ・・・浮遊拡散層、ＴＲ１amp・・・増幅トランジスタ、ＴＲ１rst・・・リセット・トランジスタ、ＴＲ１sel・・・選択トランジスタ、ＴＲ２trs・・・転送トランジスタ、ＴＲ２rst・・・リセット・トランジスタ、ＴＲ２amp・・・増幅トランジスタ、ＴＲ２sel・・・選択トランジスタ、ＴＲ３trs・・・転送トランジスタ、ＴＲ３rst・・・リセット・トランジスタ、ＴＲ３amp・・・増幅トランジスタ、ＴＲ３sel・・・選択トランジスタ、ＶDD・・・電源、ＲＳＴ1，ＲＳＴ2，ＲＳＴ3・・・リセット線、ＳＥＬ1，ＳＥＬ2，ＳＥＬ3・・・選択線、１１７，ＶＳＬ1，ＶＳＬ2，ＶＳＬ3・・・信号線、ＴＧ2，ＴＧ3・・・転送ゲート線、ＶOA，ＶOB，ＶOT，ＶOU・・・配線、６１・・・コンタクトホール部、６２・・・配線層、６３，６４，６４1，６４2，６４3，６８Ａ・・・パッド部、６５，６８Ｂ・・・接続孔、６６，６７・・・接続部、７０・・・半導体基板、７０Ａ・・・半導体基板の第１面（おもて面）、７０Ｂ・・・半導体基板の第２面（裏面）、７１・・・素子分離領域、７２・・・酸化膜、７４・・・ＨｆＯ2膜、７５・・・絶縁膜、７６・・・層間絶縁層、７７，７８，８１・・・層間絶縁層、８２・・・絶縁層、８２’・・・隣接する撮像素子との間の領域、８２ｐ・・・絶縁層の第１面、８２ｑ・・・絶縁層の第２面、８３・・・保護層、８４，８４Ａ，８４Ｂ，８４Ｃ・・・開口部、９０・・・オンチップ・マイクロ・レンズ、９１・・・層間絶縁層より下方に位置する各種の撮像素子構成要素、９２・・・遮光層、１００・・・固体撮像装置、１０１・・・積層型撮像素子、１１１・・・撮像領域、１１２・・・垂直駆動回路、１１３・・・カラム信号処理回路、１１４・・・水平駆動回路、１１５・・・出力回路、１１６・・・駆動制御回路、１１８・・・水平信号線、２００・・・電子機器（カメラ）、２０１・・・固体撮像装置、２１０・・・光学レンズ、２１１・・・シャッタ装置、２１２・・・駆動回路、２１３・・・信号処理回路

Claims (20)

  1. 第１電極、
    前記第１電極と離間して配置された電荷蓄積用電極、
    前記第１電極及び前記電荷蓄積用電極と離間して配置され、前記電荷蓄積用電極を取り囲む分離電極、
    前記第１電極と電気的に接続され、絶縁層を介して前記電荷蓄積用電極の上方に形成された光電変換層、並びに、
    前記光電変換層上に形成された第２電極、
    を備えており、
    前記分離電極は、第１分離電極、及び、前記第１分離電極と離間して配置された第２分離電極から構成されており、
    前記第１分離電極は、前記第１電極と前記第２分離電極との間に位置する
    光検出素子。
  2. 前記第１分離電極の電位は一定の値ＶES-1であり、前記第２分離電極の電位も一定の値ＶES-2である、請求項１に記載の光検出素子。
  3. 前記第１分離電極の電位は一定の値ＶES-1から変化し、前記第２分離電極の電位は一定の値ＶES-2である、請求項１に記載の光検出素子。
  4. 蓄積すべき電荷が電子の場合、ＶES-1＞ＶES-2、蓄積すべき正孔が電子の場合、ＶES-1＜ＶES-2を満足する、請求項２又は請求項３に記載の光検出素子。
  5. ＶES-2＝ＶES-1を満足する、請求項２又は請求項３に記載の光検出素子。
  6. 第１の方向に沿ってＰ個、前記第１の方向とは異なる第２の方向に沿ってＱ個の、Ｐ×Ｑ個（但し、Ｐ≧２，Ｑ≧１）の光検出素子から構成された光検出素子ブロックを、複数、有しており、
    前記光検出素子は、
    第１電極、
    前記第１電極と離間して配置された電荷蓄積用電極、
    前記第１電極及び前記電荷蓄積用電極と離間して配置され、前記電荷蓄積用電極を取り囲む分離電極、
    前記第１電極と電気的に接続され、絶縁層を介して前記電荷蓄積用電極の上方に形成された光電変換層、並びに、
    前記光電変換層上に形成された第２電極、
    を備えており、
    前記分離電極は、第１分離電極、第２分離電極及び第３分離電極から構成されており、
    前記第１分離電極は、前記光検出素子ブロックにおける、少なくとも前記第２の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１電極と隣接して、且つ、離間して配置されており、
    前記第２分離電極は、前記光検出素子ブロックにおける前記光検出素子と前記光検出素子との間に配置されており、
    前記第３分離電極は、前記光検出素子ブロックと前記光検出素子ブロックとの間に配置され、
    前記第１分離電極は、前記第１電極と前記第２分離電極との間に位置する
    光検出装置。
  7. 前記第３分離電極は、隣接する前記光検出素子ブロックにおいて共有されている、請求項６に記載の光検出装置。
  8. 前記第１分離電極は、前記光検出素子ブロックにおける、前記第２の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１電極と隣接して、且つ、離間して配置されており、
    前記第２分離電極は、前記第１の方向に沿って並置された前記光検出素子と前記光検出素子との間に配置されており、且つ、前記第２の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１分離電極と離間して配置されている、請求項６に記載の光検出装置。
  9. 前記第２分離電極と前記第３分離電極とは繋がっている、請求項８に記載の光検出装置。
  10. 前記第１分離電極は、前記光検出素子ブロックにおける、前記第２の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１電極と隣接して、且つ、離間して配置されており、更に、前記第１の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１電極と隣接して、且つ、離間して配置されており、
    前記第２分離電極は、前記第２の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１分離電極と離間して配置されており、更に、前記第１の方向に沿って並置された前記光検出素子と前記光検出素子との間に、前記第１分離電極と離間して配置されている、請求項６に記載の光検出装置。
  11. 前記第２分離電極と前記第３分離電極とは繋がっている、請求項１０に記載の光検出装置。
  12. 前記第１分離電極の電位は一定の値ＶES-1であり、前記第２分離電極及び前記第３分離電極の電位も一定の値ＶES-2である、請求項１１に記載の光検出装置。
  13. 前記第１分離電極の電位は一定の値ＶES-1から変化し、前記第２分離電極及び前記第３分離電極の電位は一定の値ＶES-2である、請求項１１に記載の光検出装置。
  14. 蓄積すべき電荷が電子の場合、ＶES-1＞ＶES-2、蓄積すべき正孔が電子の場合、ＶES-1＜ＶES-2を満足する、請求項１２に記載の光検出装置。
  15. ＶES-2＝ＶES-1を満足する、請求項１２に記載の光検出装置。
  16. 前記光検出素子ブロックを構成するＰ×Ｑ個の前記光検出素子において、前記第１電極は共有されている、請求項６に記載の光検出装置。
  17. Ｐ＝２，Ｑ＝２である、請求項６に記載の光検出装置。
  18. 請求項１乃至請求項１７のいずれか１項に記載の光検出素子を少なくとも１つ有する積層型光検出素子を備えている光検出装置。
  19. 前記光検出素子の下方には、少なくとも１つの下方光検出素子が設けられており、
    前記光検出素子が受光する光の波長と、前記下方光検出素子が受光する光の波長とは、異なる、請求項１８に記載の光検出装置。
  20. ２つの前記下方光検出素子が積層されている、請求項１９に記載の光検出装置。
JP2023111849A 2018-07-03 2023-07-07 光検出素子及び光検出装置 Pending JP2023126323A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018126650 2018-07-03
JP2018126650 2018-07-03
PCT/JP2019/022702 WO2020008801A1 (ja) 2018-07-03 2019-06-07 撮像素子及び固体撮像装置
JP2020528743A JP7391844B2 (ja) 2018-07-03 2019-06-07 固体撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020528743A Division JP7391844B2 (ja) 2018-07-03 2019-06-07 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2023126323A true JP2023126323A (ja) 2023-09-07

Family

ID=69060806

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020528743A Active JP7391844B2 (ja) 2018-07-03 2019-06-07 固体撮像装置
JP2023111849A Pending JP2023126323A (ja) 2018-07-03 2023-07-07 光検出素子及び光検出装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020528743A Active JP7391844B2 (ja) 2018-07-03 2019-06-07 固体撮像装置

Country Status (6)

Country Link
US (3) US11563058B2 (ja)
JP (2) JP7391844B2 (ja)
CN (1) CN112368836A (ja)
DE (1) DE112019003394T5 (ja)
TW (2) TWI812735B (ja)
WO (1) WO2020008801A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019003394T5 (de) * 2018-07-03 2021-04-08 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung und festkörper-bildsensor
US11475699B2 (en) 2020-01-22 2022-10-18 Asti Global Inc., Taiwan Display module and image display thereof
CN114582256A (zh) * 2020-12-02 2022-06-03 台湾爱司帝科技股份有限公司 显示模块及其图像显示器
US11317039B1 (en) * 2021-01-06 2022-04-26 Visera Technologies Company Limited Image-sensing device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5547717B2 (ja) 2009-04-07 2014-07-16 ローム株式会社 光電変換装置および撮像装置
JP2012190951A (ja) * 2011-03-10 2012-10-04 Sony Corp 固体撮像装置およびカメラ
JP6226683B2 (ja) * 2013-10-09 2017-11-08 キヤノン株式会社 撮像装置
JP6308864B2 (ja) * 2014-05-15 2018-04-11 キヤノン株式会社 撮像装置
JP6395482B2 (ja) * 2014-07-11 2018-09-26 キヤノン株式会社 光電変換装置、および、撮像システム
KR102355558B1 (ko) * 2014-07-31 2022-01-27 삼성전자주식회사 이미지 센서
JP2016127264A (ja) 2014-12-26 2016-07-11 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2017055085A (ja) 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置
DE102016122658B4 (de) 2015-12-04 2021-07-15 Canon Kabushiki Kaisha Abbildungsvorrichtung und Abbildungssystem
JP7020770B2 (ja) * 2015-12-04 2022-02-16 キヤノン株式会社 撮像装置、および、撮像システム
TWI756207B (zh) 2016-03-01 2022-03-01 日商新力股份有限公司 成像元件、堆疊型成像元件、固態成像裝置及用於固態成像裝置之驅動方法
JP6780421B2 (ja) 2016-03-01 2020-11-04 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
JP6926450B2 (ja) * 2016-11-22 2021-08-25 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP2019186738A (ja) * 2018-04-10 2019-10-24 キヤノン株式会社 撮像装置
DE112019003394T5 (de) 2018-07-03 2021-04-08 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung und festkörper-bildsensor

Also Published As

Publication number Publication date
US20230068319A1 (en) 2023-03-02
US20230422534A1 (en) 2023-12-28
JP7391844B2 (ja) 2023-12-05
TW202006937A (zh) 2020-02-01
TWI812735B (zh) 2023-08-21
US11563058B2 (en) 2023-01-24
WO2020008801A1 (ja) 2020-01-09
JPWO2020008801A1 (ja) 2021-08-02
US11793009B2 (en) 2023-10-17
US20210257415A1 (en) 2021-08-19
DE112019003394T5 (de) 2021-04-08
TW202343774A (zh) 2023-11-01
CN112368836A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
JP7407708B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
KR102656300B1 (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
JP7259849B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP7391844B2 (ja) 固体撮像装置
JP7272354B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP7192857B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
US11477404B2 (en) Imaging device
US20210288099A1 (en) Imaging element, laminated imaging element, and solid-state imaging device
JP7468347B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP7428131B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP7337056B2 (ja) 固体撮像装置
JP7441785B2 (ja) 固体撮像装置
US20220367572A1 (en) Imaging element, stacked imaging element, and solid-state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230710