JP2023125269A - 電力制御装置、定着装置及び画像形成装置 - Google Patents

Abstract

【課題】交流電源とは別に配置した電源から双方向サイリスタのゲート電流を供給する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電源の歪みやノイズによる影響を避けつつ、双方向サイリスタを連続制御し続けること。【解決手段】コンデンサ１１１は、正極性及び負極性の半波内でＦＳＲＤ信号が出力されているときは電荷が放電され、正極性の半波内でＦＳＲＤ信号が出力されていないときは電荷が充電され、ＣＰＵ９４は、第１の半波において、ゼロクロス点を基準として１つ目のＦＳＲＤ信号を出力し、１つ目のＦＳＲＤ信号とはタイミングの異なる第１の位相で２つ目のＦＳＲＤ信号を出力し、第２の半波において、ゼロクロス点を基準として１つ目のＦＳＲＤ信号を出力し、１つ目のＦＳＲＤ信号とはタイミングの異なる第２の位相で２つ目のＦＳＲＤ信号を出力し、第１の位相と第２の位相は異なる。【選択図】図３

Description

本発明は、電力制御装置、定着装置及び画像形成装置に関し、例えば、複写機やレーザプリンタ等の画像形成装置に搭載される、像加熱定着装置への電力供給を制御する回路の、制御方法に関する。

双方向サイリスタ（以下、トライアックという）の電力供給を制御（以下、電力制御という）して、交流電源から負荷へ電力を供給する回路がある。このような回路において、交流電源とは別の電源を配置し、別電源からトライアックにゲート電流を流して電力制御を行う技術として、例えば特許文献１のような提案がなされている。

一方、交流電源の交流電圧の歪みや、重畳したノイズにより、トライアックがターンオフしてしまうことが一般的に知られている。トライアックがノイズによりターンオフすることを防いで電力制御を行う方法として、例えば、特許文献２のような提案がなされている。特許文献２では、トライアックを実質連続的にオンさせるために、トライアックのゲート電流を供給する電源に、連続して電荷が供給されるようにする技術について提案がなされている。

特開２００２－２４７７５８号公報 特開２００１－３２６０８７号公報

しかしながら、従来の交流電源とは別に配置した電源からゲート電流を流してトライアックを電力制御する回路では、次のような課題がある。トライアックを実質連続的にオンさせるためには、トライアックにゲート電流を供給し続ける必要がある。交流電源とは別に配置した電源の容量には制約があり、トライアックにゲート電流を供給できる時間には限りがある。または、トライアックにゲート電流を供給し続けるために、大きな電荷容量がある電源を配置したりする必要がある。そこで、トライアックにゲート電流を供給し続けるために、トランスやブリッジダイオードのような回路素子を用いて、交流電源とは別の電源の電荷を充電し続けたりする必要がある。このため、交流電源とは別に配置した電源からトライアックのゲート電流を供給する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電源の歪みやノイズによる影響を極力避けつつ、トライアックを連続制御し続けることが求められている。

本発明は、このような状況のもとでなされたものである。本発明は、交流電源とは別に配置した電源から双方向サイリスタのゲート電流を供給する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電源の歪みやノイズによる影響を避けつつ、双方向サイリスタを連続制御し続けることを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。
（１）交流電圧を供給されて発熱するヒータと、前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、前記トライアックに電流を供給する供給手段と、制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックの状態を制御する電力制御装置であって、前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、前記制御手段は、第１の半波において、前記ゼロクロス点を基準として第１制御信号を出力し、前記第１制御信号とはタイミングの異なる第１の位相で第２制御信号を出力し、第２の半波において、前記ゼロクロス点を基準として第３制御信号を出力し、前記第３制御信号とはタイミングの異なる第２の位相で第４制御信号を出力し、前記第１の位相と前記第２の位相は異なることを特徴とする電力制御装置。
（２）交流電圧を供給されて発熱するヒータと、前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、前記トライアックに電流を供給する供給手段と、制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックの状態を制御する電力制御装置であって、前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、前記制御手段は、第１の半波において、前記制御信号を第１の回数出力し、第２の半波において、前記制御信号を第２の回数出力し、前記第１の回数と前記第２の回数は異なることを特徴とする電力制御装置。
（３）交流電圧を供給されて発熱するヒータと、前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、前記トライアックに電流を供給する供給手段と、制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックの状態を制御する電力制御装置であって、前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、前記制御手段は、第１の半波において、前記制御信号を第１の回数出力し、第２の半波において、前記制御信号を第２の回数出力し、前記制御信号を複数回出力する半波では、前記ゼロクロス点を基準として第１制御信号を出力し、前記第１制御信号とはタイミングの異なる第１の位相で第２制御信号を出力する半波と、前記ゼロクロス点を基準として第３制御信号を出力し、前記第３制御信号とはタイミングの異なる第２の位相で第４制御信号を出力する半波とを含み、前記第１の回数と前記第２の回数は異なり、前記第１の位相と前記第２の位相は異なることを特徴とする電力制御装置。
（４）交流電圧を供給されて発熱するヒータと、前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、前記トライアックに電流を供給する供給手段と、制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックを制御する電力制御装置であって、前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、第１の半波において、前記ゼロクロス検知手段により１つのゼロクロス点が検知された場合、前記第１の半波以降の第２の半波において、１つの制御信号が出力され、前記第１の半波において、前記ゼロクロス検知手段により複数のゼロクロス点が検知された場合、前記第２の半波において、複数の制御信号が出力されることを特徴とする電力制御装置。
（５）記録材上の未定着のトナー像を定着させる定着装置であって、前記（１）から前記（４）のいずれか１つに記載の電力制御装置と、前記ヒータにより加熱されるフィルムと、前記フィルムとともにニップ部を形成する加圧ローラと、を備え、前記ヒータは前記フィルムの内部空間に配置されており、前記ヒータと前記加圧ローラにより前記フィルムを挟持しており、記録材上のトナー像は前記ニップ部で前記フィルムを介して加熱されることを特徴とする定着装置。
（６）記録材にトナー画像を形成する画像形成手段と、前記（４）に記載の定着装置と、を備えることを特徴とする画像形成装置。

本発明によれば、交流電源とは別に配置した電源から双方向サイリスタのゲート電流を供給する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電源の歪みやノイズによる影響を避けつつ、双方向サイリスタを連続制御し続けることができる。

実施例１～５の画像形成装置の全体構成図 実施例１～５の画像形成装置の制御ブロック図 実施例１～４の定着装置の回路構成を示す全体概略図 実施例１～５のＺＥＲＯＸ信号とＣＰＵ内部補正後のＺＥＲＯＸ信号の関係図 実施例１～５の電力制御１周期のヒータへの電力供給波形を示す図 実施例１との比較のための従来例の電力制御のタイミングチャート 実施例１との比較のための従来例の電力制御のタイミングチャート 実施例１の電力制御のタイミングチャート 実施例１の電力制御のフローチャート 実施例２の電力制御のタイミングチャート 実施例３の電力制御のタイミングチャート 実施例４の電力制御のタイミングチャート 実施例５の定着装置の回路構成を示す全体概略図 実施例５の電力制御のタイミングチャート

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。

［画像形成装置の全体構成］
図１は、実施例１の定着装置を搭載した画像形成装置である、インライン方式のカラー画像形成装置の構成を示す断面図である。図１を用いて、電子写真方式のカラー画像形成装置の構成を説明する。なお、第１ステーションをイエロー（Ｙ）色のトナー画像形成用のステーション、第２ステーションをマゼンタ（Ｍ）色のトナー画像形成用のステーションとしている。また、第３ステーションをシアン（Ｃ）色のトナー画像形成用のステーション、第４ステーションをブラック（Ｋ）色のトナー画像形成用のステーションとしている。

第１ステーションで、像担持体である感光ドラム１ａは、ＯＰＣ感光ドラムである。感光ドラム１ａは金属円筒上に感光して電荷を生成するキャリア生成層、発生した電荷を輸送する電荷輸送層等からなる機能性有機材料が複数層積層されたものであり、最外層は電気的導電性が低く略絶縁されている。帯電手段である帯電ローラ２ａは感光ドラム１ａに当接し、感光ドラム１ａの回転に伴い、従動回転しなから感光ドラム１ａ表面を均一に帯電する。帯電ローラ２ａには直流電圧又は交流電圧を重畳した電圧が印加され、帯電ローラ２ａと感光ドラム１ａ表面とのニップ部から、感光ドラム１ａの回転方向の上流側及び下流側の微小な空気ギャップにおいて放電が発生する。これにより、感光ドラム１ａが帯電される。クリーニングユニット３ａは、後述する１次転写後に感光ドラム１ａ上に残ったトナーをクリーニングするユニットである。現像手段である現像ユニット８ａは非磁性一成分トナー５ａを格納し、現像ローラ４ａ、現像剤塗布ブレード７ａを有している。感光ドラム１ａ、帯電ローラ２ａ、クリーニングユニット３ａ、現像ユニット８ａは、画像形成装置に対して着脱自在な一体型のプロセスカートリッジ９ａ（画像形成部）に収容されている。

露光手段である露光装置１１ａは、レーザ光を回転多面鏡によって反射させ、感光ドラム１ａ上を走査するスキャナユニット又はＬＥＤ（発光ダイオード）アレイから構成され、画像信号に基づいて変調された走査ビーム１２ａを感光ドラム１ａ上に照射する。また、帯電ローラ２ａは、帯電ローラ２ａへの電圧供給手段である帯電高電圧電源２０ａに接続されている。現像ローラ４ａは、現像ローラ４ａへの電圧供給手段である現像高電圧電源２１ａに接続されている。１次転写ローラ１０ａは、１次転写ローラ１０ａへの電圧供給手段である１次転写高電圧電源２２ａに接続されている。以上が第１ステーションの構成であり、第２、第３、第４ステーションも同様の構成を有している。第２、第３、第４ステーションについても、第１ステーションと同一の機能を有する部品には同一の符号を付し、符号の添え字にステーションごとにｂ、ｃ、ｄを付している。なお、以下の説明において、特定のステーションについて説明する場合を除き、添え字ａ、ｂ、ｃ、ｄを省略する。

中間転写ベルト１３は、その張架部材として２次転写対向ローラ１５、テンションローラ１４、補助ローラ１９の３本のローラにより支持されている。テンションローラ１４だけが、バネ（不図示）で中間転写ベルト１３を張る方向の力が加えられており、中間転写ベルト１３に適当なテンション力が維持されるようになっている。２次転写対向ローラ１５はメインモータ９９（図２参照）からの回転駆動を受けて回転し、外周に巻かれた中間転写ベルト１３が回動する。中間転写ベルト１３は感光ドラム１ａ～１ｄ（例えば、図１では反時計回り方向に回転）に対して、矢印方向（例えば、図１では時計回り方向）に略同速度で移動する。また、１次転写ローラ１０は中間転写ベルト１３を挟んで感光ドラム１と対向する位置に配置されて、中間転写ベルト１３の移動に伴い従動回転する。中間転写ベルト１３を挟んで感光ドラム１と１次転写ローラ１０とが当接している位置を１次転写位置という。補助ローラ１９、テンションローラ１４、及び２次転写対向ローラ１５は電気的に接地されている。なお、第２～第４ステーションも１次転写ローラ１０ｂ～１０ｄは第１ステーションの１次転写ローラ１０ａと同様の構成を有しているので、説明を省略する。

次に、図１に示す画像形成装置の画像形成動作について説明する。画像形成装置は待機状態時に印刷指令を受信すると、画像形成動作をスタートさせる。感光ドラム１や中間転写ベルト１３等は、メインモータ９９（図２参照）によって所定のプロセススピードで、図中矢印方向に回転を始める。感光ドラム１ａは、帯電高電圧電源２０ａにより帯電電圧が印加された帯電ローラ２ａによって一様に帯電され、続いて露光装置１１ａから照射された走査ビーム１２ａによって画像情報に応じた静電潜像が形成される。現像ユニット８ａ内のトナー５ａは、現像剤塗布ブレード７ａによって負極性に帯電されて、現像ローラ４ａに塗布される。そして、現像ローラ４ａには、現像高電圧電源２１ａにより所定の現像電圧が印加される。感光ドラム１ａが回転して感光ドラム１ａ上に形成された静電潜像が現像ローラ４ａに到達すると、静電潜像は負極性のトナーが付着することによって可視化され、感光ドラム１ａ上には第１色目（例えば、Ｙ（イエロー））のトナー像が形成される。他の色Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）の各ステーション（プロセスカートリッジ９ｂ～９ｄ）も同様に動作する。各色の１次転写位置間の距離に応じたタイミングで、コントローラ（不図示）からの書き出し信号を遅らせながら、露光装置１１ａ～１１ｄからの走査ビーム１２ａ～１２ｄによって、静電潜像が各感光ドラム１ａ～１ｄ上に形成される。それぞれの１次転写ローラ１０ａ～１０ｄには、１次転写高電圧電源２２ａ～２２ｄから、トナーと逆極性の直流高電圧が印加される。これにより、感光ドラム１ａ～１ｄ上のトナー像が、順に中間転写ベルト１３に転写されて（以下、１次転写という）、中間転写ベルト１３上に多重トナー像が形成される。

その後、トナー像の作像に合わせて、カセット１６（給紙部）に積載されている記録材である用紙Ｐは、給紙ソレノイド（不図示）によって回転駆動される給送ローラ１７により、搬送経路Ｙへと給送される。給送された用紙Ｐは搬送ローラ（不図示）によりレジストレーションローラ（以下、レジストローラという）１８に搬送される。用紙Ｐは、中間転写ベルト１３上のトナー像に同期して、レジストローラ１８によって中間転写ベルト１３と２次転写ローラ２５との当接部である転写ニップ部へ搬送される。２次転写ローラ２５には、２次転写高電圧電源２６によりトナーと逆極性の電圧が印加され、中間転写ベルト１３上に担持された４色の多重トナー像が一括して用紙Ｐ上（記録材上）に転写される（以下、２次転写という）。用紙Ｐ上に未定着のトナー像が形成されるまでに寄与した部材（例えば、感光ドラム１等）は画像形成手段として機能する。一方、２次転写を終えた後、中間転写ベルト１３上に残留したトナーは、クリーニングユニット２７によって清掃される。一方、２次転写を終えた後、中間転写ベルト１３上に残留したトナーは、クリーニングユニット２７によって清掃される。

定着装置５０は、２次転写を終えたトナー像を用紙Ｐに定着させる装置であり、フィルム５１、ヒータ５４、ヒータ５４の温度を検知する定着温度センサ５９（図２参照）、加圧回転体としてのローラである加圧ローラ５３から構成される。加圧ローラ５３は、両端を回転可能に保持されており、定着モータ８９（図２参照）によって回転駆動される。加圧ローラ５３は、フィルム５１とともにニップ部を形成する。また、加圧ローラ５３の回転により、フィルム５１は従動回転する。加熱部材であるヒータ５４は、ヒータ５４の温度を検知する定着温度センサ５９の検知結果に基づいて、ＣＰＵ９４（図２参照）によって所望の温度に温度制御される。所望の温度に制御されたヒータ５４により、フィルム５１へ熱が伝わる。２次転写が終了した後の用紙Ｐは、定着手段である定着装置５０へと搬送され、フィルム５１の熱と、加圧ローラ５３の圧力によって、トナー像が定着されて、画像形成物（プリント、コピー）として排出トレー３０へと排出される。

複数枚の用紙Ｐに連続して画像を印刷する印刷モードを、以下では連続印刷や連続ジョブという。連続印刷において、先行して印刷が行われる用紙Ｐ（以下、先行紙という）の後端と先行紙に続いて印刷が行われる後続の用紙Ｐ（以下、後続紙という）の先端との間を紙間という。本実施例では、Ａ４サイズの用紙Ｐの連続印刷において、紙間の距離が例えば３０ｍｍになるように、中間転写ベルト１３上のトナー像と用紙Ｐとが同期して搬送され、印刷が行われる。本実施例の画像形成装置は、各部材と用紙Ｐとの搬送方向に直交する方向（後述する長手方向）における中央の位置を一致させて印刷動作を行う中央基準の画像形成装置である。したがって、搬送方向に直交する方向の長さが大きい用紙Ｐの印刷動作であっても、搬送方向に直交する方向の長さが小さい用紙Ｐの印刷動作であっても、各用紙Ｐの中央位置は一致する。

［画像形成装置の制御ブロック］
図２は、画像形成装置の制御部の構成を示すブロック図であり、図２を参照しながら画像形成装置の印刷動作について説明する。ホストコンピュータであるＰＣ９０は、画像形成装置の内部にあるビデオコントローラ９１に対して、印刷画像の画像データや印刷情報を含んだ印刷指令を送信する。

ビデオコントローラ９１は、ＰＣ９０から受信した画像データを露光データに変換し、エンジンコントローラ９２内にある露光制御装置９３に転送するとともに、印刷指令をエンジンコントローラ９２内のＣＰＵ９４に送信する。露光制御装置９３はＣＰＵ９４により制御され、露光データに応じてレーザ光のオン・オフを行う露光装置１１の制御を行う。制御手段であるＣＰＵ９４は、ビデオコントローラ９１から印刷指令を受信すると、画像形成動作をスタートさせる。

エンジンコントローラ９２には、ＣＰＵ９４、メモリ９５等が搭載されている。ＣＰＵ９４は、メモリ９５に予め格納されたプログラムに従って動作する。また、ＣＰＵ９４は、時間を測定するタイマを有しており、メモリ９５には後述する定着装置５０を制御する各種情報が格納されている。高電圧電源９６は、上述した帯電高電圧電源２０、現像高電圧電源２１、１次転写高電圧電源２２、２次転写高電圧電源２６から構成される。また、電力制御部９７は、供給制御部である双方向サイリスタ（以下、トライアックという）５６を有している。電力制御部９７は、定着装置５０内のヒータ５４へ供給する電力量を制御する。

駆動装置９８はメインモータ９９、定着モータ８９等から構成される。定着モータ８９により駆動力が伝達されて定着装置５０の加圧ローラ５３は回転駆動する。また、センサ８７は定着装置５０の温度を検知する温度検知手段である定着温度センサ５９、フラグを有し用紙Ｐの有無を検知する用紙センサ８８等からなり、センサ８７の検知結果はＣＰＵ９４に送信される。ＣＰＵ９４はセンサ８７の検知結果を取得し、検知結果に基づいて、露光装置１１、高電圧電源９６、電力制御部９７、駆動装置９８を制御する。これにより、ＣＰＵ９４は、静電潜像の形成、現像されたトナー像の用紙Ｐへの転写、転写されたトナー像の用紙Ｐへの定着等を行い、ＰＣ９０から受信した画像データがトナー像として用紙Ｐ上に印刷される画像形成工程の制御を行う。なお、本発明が適用される画像形成装置は、図１で説明した構成の画像形成装置に限定されるものではなく、異なる幅の用紙Ｐを印刷することが可能で、後述するヒータ５４を有する定着装置５０を備える画像形成装置であればよい。

［ゼロクロス回路及び電力制御回路の構成と動作］
図３は、実施例１の電力制御部９７の全体概略図である。電力制御装置である電力制御部９７は、ゼロクロス回路部９７１と駆動回路部９７２から構成される。ゼロクロス回路部９７１は交流電源１００に接続されている。ゼロクロス回路部９７１は、フォトカプラ１０３、抵抗１０１、１０４、１０５、１０７、トランジスタ１０６、ツェナーダイオード１０８、定着温度センサ５９を有している。直流電圧Ｖｃｃ１は、直流電圧源（不図示）により生成された電圧である。直流電圧Ｖｃｃ１はＣＰＵ９４に供給されている。駆動回路部９７２は、ヒータ５４、トライアック５６、電解コンデンサ１１１、抵抗１１２、１１４、１１７、１１９、１２０、１２１、トランジスタ１１３、１１８、フォトカプラ１１６、ツェナーダイオード１０８、ダイオード１１０を有している。電解コンデンサ（以下、単にコンデンサという）１１１はトライアック５６にゲート電流Ｉｇを供給する電源である。コンデンサ１１１は、切替素子であるトライアック５６の制御端子に電流を供給する供給手段として機能する。コンデンサ１１１は、トライアック５６の制御端子に電流が供給されているときは電荷が放電され、トライアック５６の制御端子への電流の供給が遮断されているときは電荷が充電される。

トライアック５６は、制御端子であるゲートを有し、ヒータ５４に交流電圧を供給する導通状態又はヒータ５４への交流電圧の供給を遮断する非導通状態となる切替素子である。トライアック５６は、交流電源１００とヒータ５４との間に接続される。ヒータ５４は、交流電圧を供給されて発熱する。コンデンサ１１１は、トライアック５６のＴ１端子に正極を接続され、トライアック５６は、コンデンサ１１１からゲート電流を供給される。

（ゼロクロス回路部）
図３のゼロクロス検知手段であるゼロクロス回路部９７１について説明する。ゼロクロス回路部９７１は、交流電圧のゼロクロス点を検知する。実施例１では、ゼロクロス回路部９７１は、交流電圧の一方の極性の半波を検知する。フォトカプラ１０３は、抵抗１０１を介して、交流電源１００の一極と接続される。具体的には、抵抗１０１は、一端が交流電源１００のＬ側に接続されている。抵抗１０１は、他端がフォトカプラ１０３のフォトダイオード１０３ｄのアノード端子に接続されている。交流電源１００のＬ極側から電力が供給され、一定値以上の電圧になると、抵抗１０１を介してフォトカプラ１０３のフォトダイオード１０３ｄに電流が流れて発光する。フォトカプラ１０３のフォトダイオード１０３ｄが発光すると、次のように電流が流れる。すなわち、抵抗を介して接続された直流電圧Ｖｃｃ１から、フォトカプラ１０３のフォトトランジスタ１０３ｔのコレクタ・エミッタ間、抵抗１０５、抵抗１０７からグランド（以下、ＧＮＤとする）へと電流が流れる。また、このとき、フォトカプラ１０３のフォトトランジスタ１０３ｔに流れた電流は、抵抗１０５を介して、トランジスタ１０６のベース端子へと流れる。トランジスタ１０６のベース端子に電流が流れると、直流電圧Ｖｃｃ１から抵抗１０４、トランジスタ１０６のコレクタ・エミッタへと電流が流れる。そして、抵抗１０４とトランジスタ１０６のコレクタ端子との間の電位がＣＰＵ９４に信号（以下、ＺＥＲＯＸ信号という）として入力される。このとき、ＺＥＲＯＸ信号は、ハイレベル（Ｖｃｃ１電位）からローレベルへと遷移する。

交流電源１００のＬ極の電位が一定値以下に下がると、フォトカプラ１０３のフォトダイオード１０３ｄは消灯し、トランジスタ１０６のベース電流が流れなくなる。このため、ＺＥＲＯＸ信号は、ローレベルからハイレベル（Ｖｃｃ１電位）へと遷移する。一方、交流電源１００のＮ極側から電力が供給された場合、フォトカプラ１０３のフォトダイオード１０３ｄは発光しないため、トランジスタ１０６のベース電流が流ないままであり、ＺＥＲＯＸ信号は、ハイレベル状態のまま変化しない。以降同様に、ゼロクロス回路部９７１は、交流電源１００の動作に合わせて、ＺＥＲＯＸ信号をＣＰＵ９４に送信する。

（駆動回路部）
次に、駆動回路部９７２について説明する。駆動手段である駆動回路部９７２は、トライアック５６のゲートに接続され、ゲートに電流を供給しトライアック５６を導通状態にする、又は、ゲートへの電流の供給を遮断しトライアック５６を非導通状態にする。制御手段であるＣＰＵ９４は、駆動回路部９７２を駆動する制御信号を出力して駆動回路部９７２を制御する。ＣＰＵ９４は、交流電圧の複数の半波を制御の１周期とした制御周期で、駆動信号を駆動回路部９７２に出力し、ヒータ５４に供給する電力を制御する。以下、駆動信号をＦＳＲＤ信号という。ＣＰＵ９４はゼロクロス回路部９７１から出力されたＺＥＲＯＸ信号に基づいて、ＦＳＲＤ信号を出力するタイミングを決定し、ＦＳＲＤ信号をローレベル状態からハイレベル状態に変化させる。ＣＰＵ９４はＦＳＲＤ信号をトランジスタ１１８のベース端子に出力している。ＦＳＲＤ信号がローレベルからハイレベルに変化すると、抵抗１１９を介して、トランジスタ１１８のベース－エミッタ間に電流が流れる。トランジスタ１１８のベース－エミッタ間に電流が流れると、抵抗１１７を介して接続された直流電圧Ｖｃｃ１から、フォトカプラ１１６のフォトダイオード１１６ｄとトランジスタ１１８のコレクタ－エミッタ間に電流が流れる。これにより、フォトカプラ１１６のフォトダイオード１１６ｄが発光する。

フォトカプラ１１６のフォトダイオード１１６ｄが発光するとフォトトランジスタ１１６ｔがオンし、交流電源１００のＬ極側から電力が供給されている場合は、トライアック５６のゲート電流は、主に２つの経路で流れる。１つ目の電流経路は、コンデンサ１１１、抵抗１２０、ダイオード１１０を経由する経路である。１つ目の電流経路で流れる電流を充電電流Ｉｃという。２つ目の電流経路は、交流電源１００のＬ極からトライアック５６のＴ１－ゲート間、抵抗１１２、トランジスタ１１３のコレクタ－エミッタ間を経由して、抵抗１２０、ダイオード１１０へと流れる経路である。２つ目の電流経路で流れる電流をゲート電流Ｉｇという。交流電源１００のＮ極側から電力が供給されている場合は、トライアック５６のゲート電流は、コンデンサ１１１からのみ電荷が供給されて、同様の経路で電流が流れる。つまり、フォトカプラ１１６のフォトダイオード１１６ｄが発光しているとき、交流電源１００のＬ極側から電力が供給されている場合は、交流電源１００のＬ極側とコンデンサ１１１の両方から、トライアック５６のＴ１－ゲート間に電流が流れる。一方、交流電源１００のＮ極側から電力が供給されている場合は、コンデンサ１１１からのみトライアック５６のＴ１－ゲート間に電流が流れる。トライアック５６のＴ１端子－ゲート間に電流が流れると、トライアック５６のＴ１－Ｔ２間が導通状態（以下、オン状態という）して、Ｔ１－Ｔ２間に電流が流れ、ヒータ５４に電力が供給される。ヒータ５４に流れる電流をヒータ電流Ｉという。

ＦＳＲＤ信号がハイレベルからローレベルに遷移すると、フォトカプラ１１６のフォトダイオード１１６ｄは消灯し、トライアック５６のゲートに電流が流れない。このため、トライアック５６のＴ１端子－Ｔ２端子間は非導通（以下、オフ状態という）となり、Ｔ１－Ｔ２間に電流が流れず、ヒータ５４には電力が供給されない。ＣＰＵ９４は、ＦＳＲＤ信号のハイレベル／ローレベルを切り替えることで、ゲート電流Ｉｇのオン（ＯＮ）、オフ（ＯＦＦ）を制御して、ヒータ５４への電力供給を制御する。このように、トライアック５６は、ＣＰＵ９４から出力されたＦＳＲＤ信号に応じて、交流電源１００の半波ごとにオンとオフを繰り返して、ヒータ５４への電力供給を制御する。

［コンデンサ１１１への充放電動作］
（充電動作）
コンデンサ１１１への充電動作について説明する。交流電源１００のＬ極側から電力が供給されると、コンデンサ１１１、抵抗１２０、ダイオード１１０を経由した経路で流れる充電電流Ｉｃによって、コンデンサ１１１に電荷が充電される。コンデンサ１１１の両端にかかる上限電圧は、ツェナーダイオード１０８のツェナー電圧によって制限される。交流電源１００のＮ極側から電力が供給された場合は、ダイオード１１０の極性によって電流の向きが制限され、コンデンサ１１１の充電電流Ｉｃは流れない。

（放電動作）
次に放電動作について説明する。交流電源１００のＬ極側及びＮ極側のどちら一方から電力を供給された場合でも、ＣＰＵ９４がＦＳＲＤ信号をハイレベル／ローレベルに遷移させる動作に応じて、コンデンサ１１１は電荷を放電し、トライアック５６のＴ１－ゲート間にゲート電流Ｉｇを流す。つまり、交流電源１００のＬ極側から電力が供給されたときに、トライアック５６をオンする場合は、コンデンサ１１１は、交流電源１００から充電されつつ、トライアック５６のゲート電流Ｉｇを流すために電荷を放電する。交流電源１００のＮ極側から電力を供給されたときに、トライアック５６をオンする場合は、トライアック５６のゲート電流Ｉｇを流すため、電荷が放電だけされる。

［定着温度センサ５９とＣＰＵ９４の動作］
定着温度センサ５９とＣＰＵ９４の動作について説明する。定着温度センサ５９は例えばＮＴＣサーミスタであり、低温で抵抗値が高く、高温で抵抗値が低くなる特性を持つ。なお、定着温度センサ５９の特性が逆であってもよい。定着温度センサ５９は、ヒータ５４に接触しており、ヒータ５４表面の温度に応じて抵抗特性が変化する。定着温度センサ５９は、一端が抵抗１２１を介して直流電圧Ｖｃｃ１に接続され、他端がＧＮＤに接続される。ＣＰＵ９４には、抵抗１２１と定着温度センサ５９によって直流電圧Ｖｃｃ１が分圧された信号（以下、Ｔｈ信号という）が接続される。Ｔｈ信号は、ヒータ５４の温度に応じて定着温度センサ５９の抵抗値が変化するのに応じて変化する電圧値となる信号である。ＣＰＵ９４は、ヒータ５４の温度に応じて変化したＴｈ信号と、予め定めた目標温度値とに基づいて、後述する電力制御テーブルからヒータ５４に入力する電力制御パターンを選定する。ＣＰＵ９４は、電力制御パターンと、ゼロクロス信号から算出したタイミングとに基づいて、ＦＳＲＤ信号を出力して、交流電源１００からヒータ５４への電力供給を行う。

［ＺＥＲＯＸ信号からＣＰＵ内部補正後ＺＥＲＯＸ信号を生成する動作］
図４は、ＣＰＵ９４に入力されたＺＥＲＯＸ信号と、ＣＰＵ９４内部で補正されたＺＥＲＯＸ信号（以下、補正後のＺＥＲＯＸ信号という）の関係を示したタイミングチャートである。図４（ｉ）は、交流電源１００の交流電圧の波形を示す。なお、Ｌ極からＮ極に電力が供給される場合を正極性（第１極性）、Ｎ極からＬ極に電力が供給される場合を負極性（第２極性）としている。また、ツェナーダイオード１０８のツェナー電圧Ｖｚも破線で示す。図４（ｉｉ）は、ゼロクロス回路部９７１から出力されたＺＥＲＯＸ信号の波形を示す。図４（ｉｉｉ）は、ＣＰＵ９４による補正後のＺＥＲＯＸ信号の波形を示す。横軸は、いずれも時間（ｓ）を示す。

交流電源１００のＮ極から電力が供給された場合、前述のようにＺＥＲＯＸ信号はハイレベル状態のままである。交流電源１００のＬ極から電力が供給されたとき、交流電源１００からの電力がゼロクロス回路部９７１に供給される。これにより、フォトカプラ１０３のフォトダイオード１０３ｄが発光する電圧であるツェナー電圧Ｖｚを交流電源１００の電圧が上回ると、前述のようにゼロクロス回路部９７１が動作する。そして、ＺＥＲＯＸ信号はハイレベル状態からローレベル状態に遷移する。交流電源１００から供給される電圧が下がり、フォトカプラ１０３のフォトダイオード１０３ｄが消灯すると、ＺＥＲＯＸ信号はローレベル状態からハイレベル状態に遷移する。

図４で、交流電源１００には、交流電圧の値が０Ｖを通過する点（以下、ゼロクロス点という）を基準としてｔｎ１からｔｎ２までの期間（ｔｎ２－ｔｎ１）に、ノイズが重畳した例を示している。図４では、交流電源１００の周期が例えば２０ｍｓ、ｔｎ１＝４．５ｍｓ、ｔｎ２＝５．５ｍｓである。ＣＰＵ９４は、ＺＥＲＯＸ信号の立ち下がりであるＸ１を検知すると、立ち下がりＸ１を検知したタイミングを基準としてｔｆ１後と、ｔｆ２後のＺＥＲＯＸ信号を再度検知する。ＣＰＵ９４が検知した立ち下がりＸ１からｔｆ１後と、ｔｆ２後のいずれかの論理（ハイレベル又はローレベル）が、ローレベルであれば、ＣＰＵ９４は、立ち下がりＸ１をノイズではない正常なＺＥＲＯＸ信号であると判断する。

ＣＰＵ９４が検知したＺＥＲＯＸ信号の立ち下がりＸ１からｔｆ１秒後と、ｔｆ２秒後のいずれの論理もハイレベルの場合は、立ち下がりＸ１をノイズであると判断し、再度ＺＥＲＯＸ信号の立ち下がりの検知を待つ。ＣＰＵ９４がＺＥＲＯＸ信号の立ち下がりを検知すると、次のＺＥＲＯＸ信号の立ち上がりを基準としてｔｆ３秒間、検出した信号を無視する。ＣＰＵ９４は、ＺＥＲＯＸ信号の立ち上がりからｔｆ３秒後に再度立ち上がり信号の検出を開始し、次のＺＥＲＯＸ信号の立ち上がりを検出すると、前回検出したＺＥＲＯＸ信号の立ち上がりからの経過時間を交流電源１００の周期Ｔとして算出する。

図４では、ｔｆ３は、例えば１６ｍｓであり、周期Ｔは２０ｍｓ（周波数５０Ｈｚ）である。周期Ｔを算出した後、ＣＰＵ９４は、周期Ｔのハイレベル／ローレベルを繰り返すクロック信号を生成する。このクロック信号は、ＺＥＲＯＸ信号の立ち下がりでハイレベルからローレベルに遷移し、ＺＥＲＯＸ信号の立ち下がりから周期Ｔ／２のタイミングでローレベルからハイレベルに遷移するような信号である。

さらに、ＣＰＵ９４は、生成したクロック信号の位相を、予め定めた△ｔだけ早めた信号を生成（以下、ＣＰＵ内部補正後のＺＥＲＯＸ信号という）する。位相をΔｔ早めることで、ＺＥＲＯＸ信号の立ち下がりを交流電源１００のゼロクロス点と合わせる。実施例１において、ＺＥＲＯＸ信号の立ち下がりと交流電源１００のゼロクロス点との間のずれは１．０ｍｓであり、Δｔは１．０ｍｓである。ＣＰＵ９４は、後述するようにＣＰＵ内部補正後のＺＥＲＯＸ信号の立ち下がりと立ち上がりを基準に、ＦＳＲＤ信号を出力して、トライアック５６のオンオフ制御を行う。

［電力制御テーブル］
図５は、交流電源１００から、ヒータ５４への電力を投入する際の電力制御パターンを示した表であり、以下、電力制御テーブルという。ここでは、４全波８半波を１つの周期として、１半波内で電力をヒータ５４に供給するか否かを組み合わせることで、投入する電力を９段階に分けている。ＣＰＵ９４は、前述のＴｈ信号の値と、予め定めた目標温度値とに基づいて、電力制御テーブル内の０～８段階のどの段階の電力制御パターンとするかを選定する。ＣＰＵ９４は、８半波周期で、８半波のうち、どの半波（第ｎ半波）の電力をヒータ５４に供給するか否かで交流電源１００からヒータ５４への電力供給量の制御を行う。実施例１では、例えば、電力供給レベルを、８半波を全てヒータ５４に供給する場合を８／８（１００％）、８半波全てを供給しない場合を０／８（０％）として、投入電力を９段階に分けている。例えば、４／８段階目（６２．５％）の電力供給レベルの場合、８半波１周期のうち、第１半波、第２半波、第７半波、第８半波においてヒータ５４に電力を供給する。８半波１周期の制御が終わると、ＣＰＵ９４は、前述のＴｈ信号の値と、予め定めた目標温度値とに基づいて再度電力制御パターンを決定し、同様の制御を繰り返す。

［従来構成のタイミングチャート］
図６、図７は、前述の電力制御部９７において、従来の制御動作を実施した場合のタイミングチャートである。図６、図７ともに、（ｉ）は交流電源１００の交流電圧の波形を示す。なお、Ｌ極からＮ極に電力が供給される場合を正、Ｎ極からＬ極に電力が供給される場合を負としている。（ｉｉ）は、ゼロクロス回路部９７１から出力されたＺＥＲＯＸ信号の波形を示す。（ｉｉｉ）は、従来の、ＣＰＵ内部補正後のＺＥＲＯＸ信号の波形を示す。（ｉｖ）はＦＳＲＤ信号の波形を示す。（ｖ）はヒータ５４へ供給されるヒータ電流Ｉの波形を示す。（ｖｉ）はコンデンサ１１１の電荷の残量（以下、電荷残量という）を示す。なお、（ｖｉ）にはゲート電流Ｉｇを流すために必要な電荷量Ｖｔｈも示す。横軸は、いずれも時間（ｓ）を示す。

従来の制御動作について説明する。図６は、ＣＰＵ９４が１半波内で長時間ＦＳＲＤ信号を出力している場合の動作を示すタイミングチャートである。ＣＰＵ９４は電力制御パターンの例えば８段階目（１００％）を選定し、ヒータ５４への電力供給制御を実施した場合の電力制御パターンにおける１周期８半波分の動作を示している。ここで、８半波を１周期として制御するとき、この８半波１周期を電力制御周期という。交流電源１００は、実施例１において周波数５０Ｈｚであり、１０ｍｓごとにノイズが重畳している１００Ｖの正弦波である。すなわち、ノイズの周期＝１０ｍｓである。

ゼロクロス点を基準としてｔｎ１秒後からｔｎ２秒後までノイズが重畳されている。図６、図７では、ｔｎ１＝４ｍｓ、ｔｎ２＝６ｍｓである。交流電源１００が、第１半波～第８半波までの間、周期Ｔ（ｓ）で、電力制御部９７に供給される。ＺＥＲＯＸ信号は、交流電源１００のＮ極側から電力が供給された場合、前述の動作で示すようにハイレベル状態のままとなる。図４に示すように、交流電源１００のＬ極側から電力が供給されて電圧Ｖｚ以上になると、ＺＥＲＯＸ信号はハイレベル状態からローレベル状態に遷移する。以降、周期Ｔ（ｓ）毎に同様の動作を繰り返す。ＣＰＵ内部補正後のＺＥＲＯＸ信号は、前述の図４に示すようにＺＥＲＯＸ信号に基づいて生成される。

次に、ＦＳＲＤ信号と、ヒータ電流Ｉ、コンデンサ１１１の電荷残量について説明する。ＣＰＵ９４は、電力制御パターンを選定し、電力制御周期でヒータ５４に電力供給する波形パターンを決定する。ＣＰＵ９４は、波形パターンを決定すると、前述の動作によって生成した、ＣＰＵ内部補正後のＺＥＲＯＸ信号を基準に、ＦＳＲＤ信号をｔｒ＝８ｍｓ間出力する。ＣＰＵ９４は、ＦＳＲＤ信号をｔｒ秒間出力し、次の半波で再度ＣＰＵ内部補正後のＺＥＲＯＸ信号を基準に、ＦＳＲＤ信号を間出力し、以降同様に同じ動作を繰り返す。ＣＰＵ９４からＦＳＲＤ信号が出力されると前述の電力制御により、ヒータ５４に電流が供給される。

交流電源１００は、ｔｎ１秒後から、ｔｎ２秒後までノイズが重畳されており、ｔｎ１秒後にトライアック５６がオフし、同じタイミングでヒータ５４への電力供給が遮断される。ｔｎ２秒後に、交流電源１００のノイズが消えると、ＦＳＲＤ信号が出力されているため、トライアック５６が再びオンして、ヒータ５４への電力供給が再開され、半波が終了するまでヒータ５４へ電流が流れ続ける。コンデンサ１１１の電荷残量は、前述のように、ＦＳＲＤ信号が出力されている間、減少し続ける。また、コンデンサ１１１の電荷残量は、交流電源１００のＬ極からＮ極に向かって電力供給されている際、ＦＳＲＤ信号が出力されていない間は、電荷が維持され、変化はない。

一方、交流電源１００のＮ極からＬ極に向かって電力供給されている際、ＦＳＲＤ信号が出力されていない間は、電荷が充電されるため、電荷残量が上昇する。コンデンサ１１１の電荷残量は、図６において、第１半波では、交流電源１００のＮ極からＬ極に向かって電力供給されている間、制御開始からＦＳＲＤ信号が出力されている間は減少し続ける。コンデンサ１１１は、ＦＳＲＤ信号が出力されなくなると、電荷残量に変化はなく維持される。第２半波で、交流電源１００のＬ極からＮ極に向かって電力供給されている際、ＦＳＲＤ信号が出力されている間、コンデンサ１１１の電荷残量は、減少し続ける。

第２半波でコンデンサ１１１の電荷残量が減少して、トライアック５６のゲート電流Ｉｇを供給するのに必要な電荷量であるＶｔｈを下回ると、トライアック５６がオフする。トライアック５６がオフすると、ヒータ５４に電流供給することができなくなる。その後、ＦＳＲＤ信号が停止すると、コンデンサ１１１の電荷残量は、充電されて第２半波が終了するまで上昇する。その後、第１半波、第２半波と同様に動作するが、コンデンサ１１１においては、ＦＳＲＤ信号の出力による電荷減少に対して、充電による電荷上昇量が不足する。このため、トライアック５６にゲート電流Ｉｇが供給できないままとなって、トライアック５６はオフしたままとなり、ＦＳＲＤ信号が出力されてもヒータ５４に電流Ｉは供給されない。

このように、図６では、１半波内にＦＳＲＤ信号を長時間出力し続けるため、交流電源１００にノイズが重畳しても、トライアック５６はすぐにオン状態に復帰する。しかし、コンデンサ１１１の電荷減少量が大きく、ゲート電流Ｉｇを供給するのに必要な電荷量Ｖｔｈを下回ると、第２半波以降、ヒータ５４にヒータ電流Ｉが供給されなくなってしまう。

図７は、ＣＰＵ９４が１半波内でＦＳＲＤ信号を、複数回に分けて同位相で出力している場合の動作を示すタイミングチャートである。ＦＳＲＤ信号を出力するまでの動作は、前述と同様であり、説明を省略する。ＦＳＲＤ信号は、１半波の始めから、２００μｓ間出力され、２ｍｓ間隔をあけて、再度２００μｓ間出力される。第２半波でコンデンサ１１１の電荷残量は、ＦＳＲＤ信号が出力されている間減少し続ける。他の動作は、図６と同様である。ヒータ電流Ｉは、１半波の始めにＦＳＲＤ信号が出力されるとトライアック５６がオンされるため、供給される。しかしながら、ＦＳＲＤ信号が１半波で２回目に出力した後、ローレベルに遷移し、半波のゼロクロス点から、ｔｎ１（ｓ）後に交流電源１００に重畳されたノイズが発生すると、トライアック５６はオフしてしまう。

このように、図７では、１半波内のＦＳＲＤ信号の出力時間が短いため、コンデンサ１１１の電荷残量の減少が少ない。このため、コンデンサ１１１の電荷残量は、トライアック５６のゲート電流Ｉを供給するのに必要なＶｔｈ以上に維持される。しかし、交流電源１００に重畳したノイズがあると、ノイズ以降、トライアック５６はオフ状態となり、ヒータ５４へのヒータ電流Ｉが供給されなくなってしまう。

［実施例１のタイミングチャート］
図８は、実施例１の、交流電源１００、ＺＥＲＯＸ信号、ＣＰＵ９４内部補正後のＺＥＲＯＸ信号、コンデンサ１１１の電荷残量、ＦＳＲＤ信号、ヒータ５４へ供給されるヒータ電流Ｉが動作する様子を示したタイミングチャートである。図８の（ｉ）～（ｖｉ）は、図６、図７と同様のチャートである。図８において、ＣＰＵ９４が、前述の図５の電力制御テーブル内の電力供給レベル８／８（１００％）を選択して制御する場合の電力制御周期（１周期８半波）の動作を示している。ＣＰＵ内部補正後のＺＥＲＯＸ信号を生成するまでの動作は、前述の動作と同様であり、説明を省略する。

（ＦＳＲＤ信号）
まず、実施例１のＦＳＲＤ信号の動作について説明する。実施例１では、ＦＳＲＤ信号は、ＣＰＵ９４から２００μｓ間、１半波内で２回に分けて出力される。１半波内で１回目にＦＳＲＤ信号がＣＰＵ９４から出力されるタイミングは、ゼロクロス点から２００μｓの間である。２回目にＣＰＵ９４からＦＳＲＤ信号が出力されるタイミングは、ゼロクロス点から第１の位相であるｔ３秒後の場合と、第２の位相であるｔ４秒後の場合の、２種類であり、どちらも２００μｓ間出力される。どちらが１半波内で２回目に出力されるかは、前述の電力制御周期の区切りでＣＰＵ９４によって更新・決定される。図８では、１半波内の２回目にＣＰＵ９４から出力されるＦＳＲＤ信号は、第１半波ではｔ３秒後、第２半波ではｔ４秒後、第３半波ではｔ３秒後、第４半波ではｔ４秒後・・・に出力される。すなわち、ＣＰＵ９４から出力されるＦＳＲＤ信号は、１半波ごとにｔ３秒後→ｔ４秒後→ｔ３秒後、と、交互に１半波が電力供給されるごとに位相が変化しながら出力される。そして、電力制御周期（８半波）後に、前述の電力供給レベルと共に、ＣＰＵ９４によって再度更新される。実施例１では、ｔ３＝３．０ｍｓであり、ｔ４＝６．０ｍｓである。

第１の半波である第１半波では、ＣＰＵ９４は、ゼロクロス点を基準として第１制御信号（１回目のＦＳＲＤ信号）を第１時間（２００μｓ）出力する。ＣＰＵ９４は、ゼロクロス点を基準として第１制御信号とは異なるタイミングで第２制御信号（２回目のＦＳＲＤ信号）を第１時間出力する。第２の半波である第２半波では、ＣＰＵ９４は、ゼロクロス点を基準として第３制御信号（１回目のＦＳＲＤ信号）を第１時間（２００μｓ）出力する。ＣＰＵ９４は、ゼロクロス点を基準として第３制御信号とは異なるタイミングで第４制御信号（２回目のＦＳＲＤ信号）を第１時間出力する。第２制御信号、第４制御信号（２回目のＦＳＲＤ信号）は、複数の半波ごとに異なるタイミング（１半波目はｔ３、２半波目はｔ４等）で出力される。ＣＰＵ９４は、制御周期内の奇数番目の半波では第２制御信号をゼロクロス点から第２時間（例えばｔ３）のタイミングで出力し、制御周期内の偶数番目の半波では第４制御信号をゼロクロス点から第２時間とは異なる第３時間（ｔ４）のタイミングで出力する。なお、制御周期内で奇数番目の半波は負極性の交流電圧、偶数番目の半波は正極性の交流電圧がそれぞれ出力されているが、コンデンサ１１１の放電、充電に応じて、奇数番目及び偶数番目と交流電圧の負極性及び正極性との関係は逆であってもよい。実施例１では、コンデンサ１１１が充電される交流電圧の正極性が、制御周期の偶数番目の半波となっている。

（ヒータ電流Ｉ）
次にヒータ電流Ｉの動作について説明する。第１半波において、ヒータ電流Ｉは、前述の図４で説明したように、ゼロクロス点から、前述の１半波内の１回目にＦＳＲＤ信号が出力されると、交流電源１００から電力が供給される。ゼロクロス点からｔ３秒後に、ＦＳＲＤ信号が出力された際も、前述のようにトライアック５６がターンオンした状態であり、そのまま、ヒータ５４に電流が供給され続ける。ゼロクロス点からｔｎ１秒後に、交流電源１００にノイズが入ると、トライアック５６がターンオフするため、ヒータ５４へ電流が供給されなくなり、第１半波が終了するゼロクロス点まで、オフ状態となる。

第２半波において、第１半波同様に、１回目にＦＳＲＤ信号が出力されると、前述の電力供給回路によって、交流電源１００からヒータ５４へ電力が供給され、ヒータ電流Ｉが流れ始める。ゼロクロス点から、ｔｎ１秒後～ｔｎ２秒後までの期間は、交流電源１００にノイズが重畳し、トライアック５６がターンオフするため、ヒータ５４への電力供給は無くなり、ヒータ電流は０（Ａ）となる。第２半波の開始のゼロクロス点からｔ４秒後に、ＦＳＲＤ信号が再びＣＰＵ９４から出力されると、前述の電力制御部９７の動作によってトライアック５６がターンオンする。これにより、再びヒータ５４へ電力が供給されて、ヒータ電流Ｉが流れ始め、以降、第２半波の終わりまで、流れ続ける。

以降同様に、第３半波から第８半波までは、第１半波及び第２半波と同様の動作を繰り返す。このように、半波ごとに、異なるタイミングでＣＰＵ９４がＦＳＲＤ信号を出力する。これにより、交流電源１００にノイズが重畳していた場合にノイズによるトライアック５６のターンオフによる影響を極力防ぎつつ、１つの電力制御周期全体では、ヒータ５４への電力供給を実質連続的に制御することができる。

（コンデンサの電荷量）
最後に、コンデンサ１１１の電荷量の変動について説明する。図８の初期状態では、コンデンサ１１１は一定程度に充電されている。ＦＳＲＤ信号がハイレベル状態で出力されると、前述の動作によりコンデンサ１１１からトライアック５６のゲートに電流が流れ、電荷が減少する。第１、第３、第５、第７半波のように、交流電源１００のＮ極側から電力が供給される場合は、コンデンサ１１１への電荷が充電されず、消費もしないため、ＦＳＲＤ信号が出力されていない期間は、値が保たれる。第１半波において、ゼロクロス点からｔ３秒後に、再びＦＳＲＤ信号が出力されると、放電するため電荷が減少し、ＦＳＲＤ信号がローレベルに遷移すると、次のゼロクロス点まで値が一定値に保たれる。

第２半波のゼロクロス点で、ＦＳＲＤ信号がハイレベル状態で出力されると、第１半波と同様に、コンデンサ１１１からトライアック５６のゲートに電流が流れ、電荷が減少する。第２、第４、第６、第８半波のように、交流電源１００のＬ極側からＮ極側へ電力が供給される場合は、コンデンサ１１１への電荷が充電される。このため、ＦＳＲＤ信号が出力されていない期間は、コンデンサ１１１が充電されて電荷残量の値が上昇する。第２半波において、ゼロクロス点から２００μｓ間ＦＳＲＤ信号が出力された後、コンデンサ１１１の電荷残量は充電されて上昇する。ゼロクロス点からｔ４秒後にＦＳＲＤ信号が２００μｓ間、再度ＣＰＵ９４から出力されると、コンデンサ１１１の電荷残量はＦＳＲＤ信号が出力されている間、放電するため電荷が減少する。ＦＳＲＤ信号が停止してローレベルに遷移すると、コンデンサ１１１は再び充電されて上昇する。

第３半波以降も、第１半波及び第２半波と同様の動作を繰り返す。このように、従来の動作に対して、１半波内でのＦＳＲＤ信号の出力時間が短いため、放電によるコンデンサ１１１の電荷残量値の減少を最小限に抑えることができる。また、コンデンサ１１１の電荷残量がトライアック５６のゲート電流必要電荷量Ｖｔｈを下回ることなく、電力制御を継続することができる。

［実施例１の電力制御のフローチャート］
図９は、実施例１のＣＰＵ９４の動作を示したフローチャートである。ステップ（以下、Ｓという）１０１でＣＰＵ９４は、ゼロクロス回路部９７１から入力されたゼロクロス信号の立ち下がりエッジを検出する。Ｓ１０２でＣＰＵ９４は、立ち下がりエッジからｔｆ１秒後又はｔｆ２秒後の、ゼロクロス信号の論理がローレベル（Ｌｏｗ）か否かを判断する。Ｓ１０２でＣＰＵ９４は、立ち下がりエッジからｔｆ１秒後及びｔｆ２秒後のゼロクロス信号の論理がいずれもハイレベルであると判断した場合、処理をＳ１０１に戻す。Ｓ１０２でＣＰＵ９４は、立ち下がりエッジからｔｆ１秒後又はｔｆ２秒後の、ゼロクロス信号の論理がローレベルであると判断した場合、処理をＳ１０３に進める。

Ｓ１０３でＣＰＵ９４は、次に検出したゼロクロス信号の立ち上がり信号からｔｆ３秒後以降の、次のゼロクロス信号の立ち上がりを検出する。Ｓ１０４でＣＰＵ９４は、ゼロクロス信号の立ち上がりから次に検出した立ち上がりまでの時間に基づいて周期Ｔ（言い換えれば周波数）を算出する。Ｓ１０５でＣＰＵ９４は、内部で周期Ｔのクロック信号を生成する。ＣＰＵ９４は、周期Ｔを算出した後、生成したクロック信号の位相を、予め定めた△ｔだけ早めたＣＰＵ内部補正後のＺＥＲＯＸ信号を生成する。

Ｓ１０６でＣＰＵ９４は、前述のように定着温度センサ５９から入力されたＴｈ信号と予め定めた目標温度値とに基づいて、例えば図５の電力制御テーブルからヒータ５４に入力する電力制御パターンを選定する。また、ＣＰＵ９４は、選定した電力制御パターンで、各半波でのＦＳＲＤ信号の出力位相（出力パターン）を決定する。実施例１においては、Ｎ極からＬ極に電力供給する場合は、ＣＰＵ９４は、ゼロクロス点付近とゼロクロス点からｔ３秒後の２回のＦＳＲＤ信号を１半波内に出力する。一方、Ｌ極からＮ極に電力供給する場合は、ＣＰＵ９４は、ゼロクロス点付近とゼロクロス点からｔ４秒後の２回のＦＳＲＤ信号を１半波内に出力する。

Ｓ１０７でＣＰＵ９４は、電力制御を開始し、Ｓ１０６で選定した電力制御パターンから、次の半波でヒータ５４へヒータ電流Ｉを供給するか否かを判断する。Ｓ１０７でＣＰＵ９４は、次の半波でヒータ５４へ電力を供給しないと判断した場合、処理をＳ１１１に進める。Ｓ１１１でＣＰＵ９４は、電力制御周期が完了したか否かを判断する。Ｓ１１１でＣＰＵ９４は、電力制御周期が完了していないと判断した場合、すなわち、電力制御周期が未だ継続する場合、処理をＳ１０７に戻す。Ｓ１１１でＣＰＵ９４は、電力制御周期が完了したと判断した場合、処理をＳ１１２に進める。

Ｓ１０７でＣＰＵ９４は、次の半波でヒータ５４へ電力を供給すると判断した場合、処理をＳ１０８に進める。Ｓ１０８でＣＰＵ９４は、Ｓ１０６で決定したＦＳＲＤ信号の出力位相から、次の半波でのＦＳＲＤ信号をどちらの位相で出力するかを判断する。実施例１では、ＣＰＵ９４は、ゼロクロス点付近と、ゼロクロス点からｔ３秒後の２回出力するか否かを判断する。Ｓ１０８でＣＰＵ９４は、２回目のＦＳＲＤ信号の出力位相がｔ３秒後であると判断した場合、処理をＳ１０９に進め、ｔ３秒後ではないと判断した場合、処理をＳ１１０に進める。

Ｓ１０９でＣＰＵ９４は、交流電源１００のＮ極からＬ極に向けてヒータ５４へ電力供給する場合は、ゼロクロス点付近と、ゼロクロス点からｔ３秒後にし、ＦＳＲＤ信号を１半波で２回出力し、処理をＳ１１１に進める。Ｓ１１０でＣＰＵ９４は、交流電源１００のＬ極からＮ極に向けてヒータ５４へ電力供給する場合は、ゼロクロス点付近と、ゼロクロス点からｔ４秒後にし、ＦＳＲＤ信号を１半波で２回出力し、処理をＳ１１１に進める。

Ｓ１１２でＣＰＵ９４は、ヒータ５４への電力供給制御が完了したか否かを判断する。Ｓ１１２でＣＰＵ９４は、電力供給制御が完了していないと判断した場合、すなわち、ヒータ５４への電力供給制御を未だ継続する場合は、処理をＳ１０６に戻す。Ｓ１１２でＣＰＵ９４は、電力供給制御が完了したと判断した場合、ＦＳＲＤ信号をローレベルに遷移させたまま制御を終了する。

以上説明したように、実施例１では、１半波内で、必要最小限の時間で、ＦＳＲＤ信号の位相を変化させながら出力する。これにより、コンデンサ１１１の電荷が減少するのを防ぎつつ、必要な電荷量を維持しながら、交流電源１００に重畳されたノイズでトライアック５６がオフしてしまう時間を極力最小限にして、電力制御周期では実質連続的にヒータ５４への電力供給を継続する。

以上、交流電源とは別に配置した電源から双方向サイリスタのゲート電流を供給する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電源の歪みやノイズによる影響を避けつつ、双方向サイリスタを連続制御し続けることができる。

実施例１では、短時間のＦＳＲＤ信号を１半波内で２回出力し、２回目に出力するＦＳＲＤ信号の位相を１半波毎に変化させた。これにより、コンデンサ１１１の電荷の減少量を抑えて、交流電源１００にノイズが重畳した場合の影響を極力防いだ。実施例２では、実施例１に対して、前述の図３の抵抗１２０（以下、充電抵抗１２０という）の発熱を抑制する構成として、充電抵抗１２０の抵抗値が実施例１より大きい構成について説明する。充電抵抗１２０の抵抗値が大きくなると、充電抵抗１２０の発熱を抑制できるが、コンデンサ１１１に単位時間あたりに充電できる電荷量が少なくなる。このような、１半波でコンデンサ１１１に充電できる電荷量が少ない場合でも、電荷の減少量を抑えてトライアック５６の電力制御を継続する方法について説明する。実施例２において、交流電源１００は、１００Ｖ５０Ｈｚの正弦波を出力する電源とする。また、実施例１の充電抵抗１２０が、５．４ｋΩに対して、実施例２では、１３ｋΩである。他の回路動作は、実施例１と同様であり、実施例２では説明を省略する。

［タイミングチャート］
図１０は、実施例２の交流電源１００、ＺＥＲＯＸ信号、ＣＰＵ９４内部補正後のＺＥＲＯＸ信号、コンデンサ１１１の電荷残量、ＦＳＲＤ信号、ヒータ５４へ供給されるヒータ電流Ｉが動作する様子を示したタイミングチャートである。図１０の（ｉ）～（ｖｉ）は、図６、図７と同様のタイミングチャートである。実施例２において、ＦＳＲＤ信号と、ヒータ電流Ｉ、コンデンサ１１１の電荷残量以外の動作は実施例１と同様であるため、実施例１と同様の説明は省略する。

まず、ＦＳＲＤ信号と、ヒータ電流Ｉについて説明する。実施例２において、ＣＰＵ９４内部補正後のＺＥＲＯＸ信号を生成し、前述の図５の電力制御テーブル内の電力供給レベル８／８（１００％）をＣＰＵ９４が選定し、電力制御周期（１周期８半波）で動作するまでは、実施例１と同様である。第１、第３、第５、第７半波において、ＣＰＵ９４は、前述の内部補正したＺＥＲＯＸ信号に基づいて、ゼロクロス点から２００μｓ間ＦＳＲＤ信号を出力する。その後、次の半波のゼロクロス点までＦＳＲＤ信号をローレベルに遷移させて、出力を停止する。この点、第１、第３、第５、第７半波において、１つめのＦＳＲＤ信号の出力からｔ３秒後に２つめのＦＳＲＤ信号を出力した実施例１の制御と異なる。実施例２では、コンデンサ１１１が放電される方の半波で、ＦＳＲＤ信号の出力を少なく（具体的には１回に）している。

すなわち、ＣＰＵ９４は、制御周期内の複数の半波ごとに駆動信号を出力する回数を異ならせる。ＣＰＵ９４は、制御周期内の奇数番目の半波（第１の半波）では、ゼロクロス点を基準として制御信号を１回（第１の回数）だけ第１時間出力（第１の回数出力）する。ＣＰＵ９４は、制御周期内の偶数番目の半波（第２の半波）では、ゼロクロス点を基準として制御信号を第１時間出力し、ゼロクロス点を基準として１回目の制御信号とは異なるタイミングで第２制御信号を第１時間出力する。すなわち、ＣＰＵ９４は、制御信号を２回（第２の回数）出力（第２の回数出力）する。なお、コンデンサ１１１が負極性の半波で充電される場合は、ＣＰＵ９４は、制御周期内の偶数番目の半波では、ゼロクロス点を基準として制御信号を１回だけ第１時間出力してもよい。そしてＣＰＵ９４は、制御周期内の奇数番目の半波では、ゼロクロス点を基準として１回目の制御信号を第１時間出力し、ゼロクロス点を基準として１回目の制御信号とは異なるタイミングで２回目の制御信号を第１時間出力してもよい。すなわち、ＣＰＵ９４は、奇数番目の半波において２回の制御信号を出力してもよい。

ＣＰＵ９４からＦＳＲＤ信号が出力されると、前述の電力制御部９７により、トライアック５６がターンオンして、ヒータ電流Ｉが流れる。第１半波の始めのゼロクロス点からｔｎ１秒後に、交流電源１００に重畳したノイズが発生すると、トライアック５６はターンオフして、次のゼロクロス点で第２半波の始めにＦＳＲＤ信号が出力されるまでは、ヒータ電流Ｉが流れなくなる。第２、第４、第６、第８半波でのＦＳＲＤ信号とヒータ電流Ｉの動作は、実施例１と同様である。すなわち、第２、第４、第６、第８半波において、１つめのＦＳＲＤ信号の出力からｔ４秒後に２つめのＦＳＲＤ信号が出力される。実施例２においても、実施例１と同様であり、ｔｎ１＝４ｍｓ、ｔｎ２＝６ｍｓ、ｔ４＝６ｍｓである。

次に、コンデンサ１１１の電荷残量について説明する。第１半波及び第２半波において、破線部分は、実施例１で充電抵抗１２０が５．４ｋΩである場合の、コンデンサ１１１充電時の電荷残量の変化を示している。コンデンサ１１１の電荷残量は、第１半波において、ＦＳＲＤ信号が出力されている間は、電荷が放出されて電荷残量が減少し、ＦＳＲＤ信号が出力されていない間は、次のゼロクロス点まで変化せずに電荷残量が維持される。第２半波において、前述のようにゼロクロス点付近と、ゼロクロス点からｔ４秒後にＦＳＲＤ信号が出力されている間は、コンデンサ１１１の電荷残量が減少する。ＦＳＲＤ信号が出力されていない場合は、コンデンサ１１１は充電されて、電荷残量が上昇する。

実施例２では、実施例１よりも単位時間あたりに充電できる電荷量が少ないため、第２半波でのコンデンサ１１１の電荷上昇量が少ない。すなわち、第２半波におけるコンデンサ１１１の電荷残量の上昇の傾きが実施例１の破線よりも実施例２の実線の方が緩やかである。しかし、第１半波でＣＰＵ９４から出力されるＦＳＲＤ信号の回数が少ないため、第２半波における制御が開始されたときのコンデンサ１１１の電荷残量が多くなる。このため、第２半波での単位時間あたりのコンデンサ１１１の充電量が小さくても、第２半波の制御が終了したときの電荷の減少が抑えられる。第３半波以降は、第１半波・第２半波と同様の動作を繰り返す。第８半波の制御が終了した時点でも、コンデンサ１１１の電荷残量が維持されて、トライアック５６のゲート電流を流すのに必要な電荷量であるＶｔｈよりも上回る量のまま、次の電力制御周期に移行することができる。

以上説明したように、実施例２では、必要最小限の時間幅で出力されるＦＳＲＤ信号を、１半波毎に、出力回数を変化させながら出力する。このようにすることで、単位時間あたりの充電量が少ない場合でも、次のようにすることができる。すなわち、コンデンサ１１１の電荷が減少するのを防ぎつつ、必要な電荷量を維持しながら、交流電源１００に重畳されたノイズにより、トライアック５６がオフする影響を極力最小限にして、実質に連続的にヒータ５４への電力供給を行うことができる。さらに、充電抵抗１２０の発熱も低減することができる。

以上、交流電源とは別に配置した電源から双方向サイリスタのゲート電流を供給する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電源の歪みやノイズによる影響を避けつつ、双方向サイリスタを連続制御し続けることができる。

実施例２では、短時間のＦＳＲＤ信号を、１半波毎に、出力回数を変化させながら出力した。これにより、充電抵抗１２０の発熱を抑制しつつ、必要な電荷量を維持して、交流電源１００のノイズによる影響を極力最小限にして、ヒータ５４へ電力供給をする制御する構成について説明した。実施例３では、短時間のＦＳＲＤ信号を１半波毎に、出力回数を変化させ、かつ、出力する位相も変化させる制御について説明する。充電抵抗１２０の発熱を抑制しつつも、ＦＳＲＤ信号の位相が、交流電源１００のノイズの位相に一致してしまった場合でも、ＦＳＲＤ信号の位相を変化させることで、１電力制御周期内でヒータ５４への電力供給を継続する。

［タイミングチャート］
図１１は、実施例３の動作を示すタイミングチャートであり、図１１の（ｉ）～（ｖｉ）は、図６、図７と同様のタイミングチャートである。周波数５０Ｈｚの交流電源１００には、ゼロクロス点からｔｎ１＝４．５ｍｓから、ｔｎ３＝７．０ｍｓまでの間、ノイズが重畳している。すなわち、実施例１、２よりも、ノイズが重畳する時間が長くなっている。それ以外のＣＰＵ内部補正後のＺＥＲＯＸ信号を生成するまでの動作は、実施例１及び実施例２と同様であり、同様の説明を省略する。

まず、ＦＳＲＤ信号とヒータ電流Ｉの動作について説明する。第１半波では、ＣＰＵ９４はゼロクロス点から２００μｓ間、ＦＳＲＤ信号を出力する。ＣＰＵ９４がＦＳＲＤ信号を出力すると、トライアック５６がターンオンして前述の電力制御部９７により、ヒータ５４へ電流Ｉが流れる。ゼロクロス点からｔｎ１秒後に、交流電源１００にノイズが重畳すると、トライアック５６がターンオフして、ヒータ５４への電力供給が停止し、ヒータ電流Ｉは、次のゼロクロス点まで０になる。

第２半波において、第１半波と同様に、ＣＰＵ９４はゼロクロス点から２００μｓ間ＦＳＲＤ信号を出力し、再度、トライアック５６がターンオンして、ヒータ電流Ｉが流れ始める。ゼロクロス点からｔｎ１秒後に、交流電源１００にノイズが重畳すると、トライアック５６がターンオフし、ヒータ５４への電力供給が停止する。ｔｎ３秒後までにはノイズが無くなり、ＣＰＵ９４がｔ５秒後にＦＳＲＤ信号を出力すると、再び電力制御部９７の動作によりトライアック５６がオン状態となって、次のゼロクロス点までヒータ電流Ｉが流れ続ける。

第３半波は、第１半波と同様に動作する。第４半波では、第１から第３半波までと同様に、ゼロクロス点付近でＣＰＵ９４からＦＳＲＤ信号が出力されて、トライアック５６がオン状態となり、ヒータ電流Ｉが流れ始める。ゼロクロス点からｔｎ１秒後に交流電源１００にノイズが重畳すると、トライアック５６がオフ状態となってヒータ電流Ｉは遮断されて０（Ａ）になる。

第４半波で、ＣＰＵ９４は２回目のＦＳＲＤ信号を位相を変えて、すなわち、ゼロクロス点からｔ４秒後にＦＳＲＤ信号を２００μｓ間出力する。しかし、交流電源１００にノイズが重畳して０Ｖであるため、トライアック５６はオフ状態のままであり、ヒータ電流Ｉは流れない。ＦＳＲＤ信号が停止した後、ゼロクロス点からｔｎ３秒後に交流電源１００に重畳されたノイズが消えるが、トライアック５６はｔｎ１秒後にターンオフしたままであるため、次のゼロクロス点までヒータ電流Ｉは流れない。

第５半波から第８半波までは、第１半波～第４半波と同様に動作する。実施例３では、ｔｎ１＝４．５ｍｓ、ｔｎ３＝７．０ｍｓ、ｔ４＝６．０ｍｓ、ｔ５＝７．０ｍｓである。第４、第８半波では、１半波内に２回目のＦＳＲＤ信号が出力されている期間、交流電源１００にノイズが重畳されていて、電力が供給されていないため、トライアック５６をオンしても、ヒータ電流Ｉが流れない。一方、第２、第６半波では、１半波内のＦＳＲＤ信号が、第４、第８半波とは異なる位相で出力されており、交流電源１００に重畳したノイズの位相よりも後でＦＳＲＤ信号が出力される。このため、交流電源１００にノイズが重畳された後に、トライアック５６がオンしてヒータ電流Ｉが流れる。ＣＰＵ９４は、実施例１と同様に、定着温度センサ５９から、電力制御パターンを決定する際に、合わせてＦＳＲＤ信号の出力方法を決定し、前述の制御動作を行う。

このように、ＣＰＵ９４は、制御周期内の複数の半波ごとに駆動信号を出力する回数を異ならせる。かつ、ＣＰＵ９４は、駆動信号を複数回出力する半波では、ゼロクロス点を基準として第１制御信号を第１時間出力し、ゼロクロス点を基準として第１制御信号とは異なるタイミングで第２制御信号を第１時間出力する。第２制御信号は、第２制御信号が出力される半波ごとに異なるタイミングで出力される。ＣＰＵ９４は、制御周期内の奇数番目の半波では、ゼロクロス点を基準として１回だけ制御信号を第１時間出力する。ＣＰＵ９４は、制御周期内の偶数番目の半波では、ゼロクロス点を基準として第１制御信号を第１時間出力し、ゼロクロス点を基準として２回の制御信号を異なるタイミングでそれぞれ第１時間出力する。ＣＰＵ９４は、偶数番目の半波において、第２制御信号をゼロクロス点から第４時間（ｔ５）のタイミングで出力する半波と、第４制御信号をゼロクロス点から第４時間とは異なる第５時間（ｔ４）のタイミングで出力する半波とが交互になるように制御する。なお、偶数番目の半波において、第２制御信号が出力される半波ではゼロクロス点から第１制御信号が出力され、第４制御信号が出力される半波ではゼロクロス点から第３制御信号が出力される。

なお、コンデンサ１１１が負極性の半波で充電される場合は、ＣＰＵ９４は、制御周期内の偶数番目の半波では、ゼロクロス点を基準として第１制御信号を第１時間出力してもよい。ＣＰＵ９４は、制御周期内の奇数番目の半波では、ゼロクロス点を基準として第１制御信号を第１時間出力し、ゼロクロス点を基準として第１制御信号とは異なるタイミングで第２制御信号を第１時間出力してもよい。ＣＰＵ９４は、奇数番目の半波において、第２制御信号をゼロクロス点から第４時間（ｔ５）のタイミングで出力する半波と、第４制御信号をゼロクロス点から第５時間（ｔ４）のタイミングで出力する半波とが交互になるように制御してもよい。

次に、コンデンサ１１１の電荷残量の変化について説明する。図１１の、第１、第３、第５、第７半波のように、交流電源１００のＮ極からＬ極に向けて電力が供給され、１半波内でＦＳＲＤ信号が出力されている期間は、コンデンサ１１１の電荷残量が減少する。一方、それ以外の期間では、コンデンサ１１１の電荷が維持され、コンデンサ１１１の電荷残量に変化はない。図１１の第２、第４、第６、第８半波では、１半波内でＦＳＲＤ信号が出力されている期間は、コンデンサ１１１の電荷残量が減少し、それ以外の期間は、前述の動作で、コンデンサ１１１の電荷が充電される。このため、コンデンサ１１１の電荷残量は上昇する。

実施例３において、実施例２と同様に充電抵抗１２０は１３ｋΩであり、実施例１よりも、単位時間あたりのコンデンサ１１１の電荷充電量が小さい。第１、第３、第５、第７半波において、ＦＳＲＤ信号は、短期間で１回のみ出力されており、コンデンサ１１１の電荷残量の減少が最小限に抑えられており、電力制御周期全体では、コンデンサ１１１の電荷残量が維持されている。このため、ＣＰＵ９４は、コンデンサ１１１の電荷残量を維持しながら、ＦＳＲＤ信号を出力してトライアック５６のオン、オフの制御を継続することができ、かつ、充電抵抗１２０の発熱量も更に抑えることができる。

以上説明したように、必要最小限の時間幅のＦＳＲＤ信号を、１半波毎に、出力回数を変化させつつ、出力位相も変化させながら出力する。これにより、単位時間あたりの充電量が少ない場合でも、コンデンサ１１１の電荷が減少するのを防ぎつつ、必要な電荷量を維持しながら、次のようにすることができる。すなわち、交流電源１００に重畳されたノイズにより、トライアック５６がオフする影響を極力最小限にして、実質に連続的にヒータ５４への電力供給を行うことができる。さらに、充電抵抗１２０の発熱も低減することができる。

以上、交流電源とは別に配置した電源から双方向サイリスタのゲート電流を供給する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電源の歪みやノイズによる影響を避けつつ、双方向サイリスタを連続制御し続けることができる。

実施例３では、短時間のＦＳＲＤ信号を、１半波毎に、出力回数と位相を予め決めたパターンで変化させながら出力する制御構成について説明した。実施例４では、ＣＰＵ９４が１半波毎にＦＳＲＤ信号を出力する位相をランダムに変化させる制御構成について説明する。ＣＰＵ９４は、制御周期内の半波ごとに、ゼロクロス点を基準としてランダムなタイミングで第２制御信号を出力する。ＣＰＵ９４はＦＳＲＤ信号の出力する位相を、１半波毎にランダムに変化させる。これにより、交流電源１００に重畳するノイズの位相が一時的に変化したりする場合でも、ノイズの位相とＦＳＲＤ信号の出力位相とが重なることを極力防ぎつつ、ヒータ５４への電力供給を継続して行うことができる。ＣＰＵ９４は、電力制御テーブルを決定する際に、ＦＳＲＤ信号の出力についても次のように決定する。ＣＰＵ９４は、半波を電力供給する場合、１半波内で出力する２回のＦＳＲＤ信号のうち、１回目のＦＳＲＤ信号はゼロクロス点付近、２回目のＦＳＲＤ信号の位相はゼロクロス点から乱数で決めた位相で出力することを決定する。実施例４では、図５の電力供給レベル８／８（１００％）を交流電源１００からヒータ５４へ供給する場合の動作について説明する。

［タイミングチャート］
図１２は、実施例４の動作を示すタイミングチャートであり、図１２の（ｉ）～（ｖｉ）は、図６、図７と同様のタイミングチャートである。周波数５０Ｈｚの交流電源１００には、第３半波と第４半波のみゼロクロス点からｔｎ１＝４．５ｍｓから、ｔｎ３＝７．０ｍｓまでの間、ノイズが重畳している。第３半波と第４半波以外の半波には、実施例１と同様に、ゼロクロス点からｔｎ１＝４．５ｍｓから、ｔｎ２＝５．５ｍｓまでの間、ノイズが重畳している。また、ＣＰＵ内部補正後のＺＥＲＯＸ信号を生成するまでの動作も実施例１と同様であり、実施例１と同様の説明を省略する。

まず、ＦＳＲＤ信号とヒータ電流Ｉの動作について説明する。前述のように、ＣＰＵ９４は、電力制御テーブルの決定時に、ＦＳＲＤ信号の出力方法を決定する。ＣＰＵ９４は、決定したＦＳＲＤ信号の出力方法に基づいて、第１半波から第８半波まで、ゼロクロス点付近から２００μｓ間、１つめのＦＳＲＤ信号を出力する。また、ＣＰＵ９４は、１半波内の２回目のＦＳＲＤ信号については、第１半波から第８半波まで順に、ゼロクロス点から例えばｔ３秒後、ｔ４秒後、ｔ６秒後、ｔ７秒後、ｔ４秒後、ｔ３秒後、ｔ７秒後、ｔ６秒後に２００μｓ秒間出力する。実施例４において、ｔ３＝３．０ｍｓ、ｔ４＝６．０ｍｓ、ｔ６＝７．５ｍｓ、ｔ７＝８．０ｍｓである。

つまり、第１半波と、第６半波は、１半波内２回目のＦＳＲＤ信号が、交流電源１００に重畳されたノイズ位相より前に出力される。第１半波と第６半波以外の半波では、交流電源１００に重畳されたノイズの位相よりも後に、１半波内で２回目のＦＳＲＤ信号が出力される。第１半波と第６半波では、ゼロクロス点付近でＦＳＲＤ信号が出力されると、前述の電力制御部９７によりトライアック５６がターンオンして、ヒータ電流Ｉが流れる。交流電源１００に、ゼロクロス点からｔｎ１＝４．５ｍｓ後に、ノイズが重畳すると、トライアック５６がオフ状態となり、次のゼロクロス点までヒータ電流Ｉが流れなくなる。第１半波と第６半波以外の半波では、ゼロクロス点付近でＦＳＲＤ信号が出力されると、ヒータ電流Ｉが流れ、交流電源１００に、ゼロクロス点からｔｎ１＝４．５ｍｓ後に、ノイズが重畳すると、トライアック５６がオフ状態となる点は同様に動作する。

第１半波と第６半波以外の半波では、ゼロクロス点からｔｎ２秒後又はｔｎ３秒後に、交流電源ノイズがなくなった後、１半波内で２回目のＦＳＲＤ信号が出力される。これにより、再度トライアック５６がオン状態となって、ヒータ電流Ｉが流れて、次のゼロクロス点まで流れ続ける。

このように、ＣＰＵ９４は、１半波内で２回目にＦＳＲＤ信号が出力される位相をランダムに変化させて、交流電源１００に重畳されたノイズの位相と、ＦＳＲＤ信号の位相が、一致してしまうことを極力避ける。これにより、１電力制御周期全体では、ヒータ５４への電力供給を実質連続的に行うことが可能になる。

次に、コンデンサ１１１の電荷残量の変化について説明する。交流電源１００のＮ極からＬ極に電力が供給される場合、コンデンサ１１１の電荷残量は、ＦＳＲＤ信号が出力されている期間は、電荷が放出されて電荷残量が減少する。一方、ＦＳＲＤ信号が出力されていない期間は、次のゼロクロス点まで変化せずに電荷残量が維持される。交流電源１００のＬ極からＮ極に電力が供給される場合、実施例１～３と同様に、ＦＳＲＤ信号が出力されている間は、コンデンサ１１１の電荷残量が減少し、ＦＳＲＤ信号が出力されていない場合は、コンデンサ１１１は充電されて、電荷残量が上昇する。１半波内で、２回のＦＳＲＤ信号が出力されてコンデンサ１１１の電荷残量は減少するが、ＦＳＲＤ信号の出力時間幅は必要最小限である。このため、１つの電力制御周期が開始されたときと終了したときのコンデンサ１１１の電荷残量は同等以上であり、トライアック５６のゲート電流Ｉｇを流すのに必要な電荷量Ｖｔｈ以上に充電されている。このため、継続してヒータ５４への電力供給制御が可能である。

以上説明したように、ＣＰＵ９４は、１半波毎に、ＦＳＲＤ信号の出力位相をランダムに変化させながら出力する。このようにすることで、必要な電荷量を維持しながら、交流電源１００に重畳されたノイズにより、トライアック５６がオフする影響を極力最小限にして、電力制御周期において、実質連続的にヒータ５４への電力供給を行うことができる。

以上、交流電源とは別に配置した電源から双方向サイリスタのゲート電流を供給する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電源の歪みやノイズによる影響を避けつつ、双方向サイリスタを連続制御し続けることができる。

実施例５では、交流電源１００がＬ極、Ｎ極の両極どちらから電力供給された場合でも、前述のＺＥＲＯＸ信号を検出可能なゼロクロス回路を備える。実施例５では、交流電源１００のノイズが発生した場合のみ、前述のＦＳＲＤ信号を１半波で複数回出力する制御構成について説明する。必要な場合のみ、ＦＳＲＤ信号を１半波で複数回出力する。これにより、最小限のコンデンサ１１１の電荷使用量で充電抵抗１２０の発熱を抑制しながら前述のトライアック５６を制御して、交流電源１００に重畳したノイズの影響を極力防いで、ヒータ５４への電力供給を継続する。

［回路構成と動作］
図１３は、実施例５の電力制御部９７の全体概略図である。ゼロクロス回路部９７３は、交流電圧の両極性の半波を検知する。ゼロクロス回路部９７３において、フォトカプラ１２２は、交流電源１００のＬ極からＮ極及びＮ極からＬ極の両極で動作する。フォトカプラ１２２以外は、実施例１と同様であり、説明を省略する。フォトカプラ１２２は、交流電源１００のＬ極からＮ極に電力が供給された場合は、実施例１～４と同様に動作する。すなわち、フォトカプラ１２２のフォトダイオード１２２ｄ１に電流が流れ発光する。

交流電源１００のＮ極からＬ極に電力が供給された場合は、Ｌ極からＮ極に電力が供給された場合と同様に、Ｎ極側から電力が供給され一定値以上の電圧になると、抵抗１０１を介してフォトカプラ１２２のフォトダイオード１２２ｄ２に電流が流れて発光する。フォトダイオード１２２ｄ２が発光すると、抵抗を介して接続された直流電圧Ｖｃｃ１から、フォトカプラ１２２のフォトトランジスタ１２２ｔを介して、フォトカプラ１２２のコレクタ・エミッタ間、抵抗１０５、抵抗１０７からＧＮＤへと電流が流れる。また、このとき、フォトカプラ１２２の受光電流は、抵抗１０５を介して、トランジスタ１０６のベース端子へと流れる。トランジスタ１０６のベース端子に電流が流れると、直流電圧Ｖｃｃ１から抵抗１０４、トランジスタ１０６のコレクタ・エミッタへと電流が流れ、抵抗１０４とトランジスタ１０６のコレクタ端子との間の電位がＣＰＵ９４にＺＥＲＯＸ信号として入力される。それ以外の動作は、実施例１で説明したゼロクロス回路部９７１と同様に動作する。

［タイミングチャート］
図１４は、実施例５の動作を示したタイミングチャートであり、図１４の（ｉ）～（ｖｉ）は、図６、図７と同様のタイミングチャートである。実施例５において、交流電源１００には、第３半波～第６半波までは、実施例１と同様に、ゼロクロス点を基準としてｔｎ１＝４．５ｍｓからｔｎ２＝５．５ｍｓまでの間、ノイズが重畳しており、それ以外の半波には、ノイズがない。ゼロクロス信号は、交流電源１００のＮ極からＬ極に電力が供給された場合と、Ｌ極からＮ極に電力が供給された場合の両方ともに、交流電源１００から供給される電圧が、一定値以上の電圧値になると、ハイレベルからローレベルへ信号が変化する。それ以外のＣＰＵ内部補正後のＺＥＲＯＸ信号を生成するまでは、実施例１と同様であり説明を省略する。

まず、ＦＳＲＤ信号とヒータ電流Ｉの動作について説明する。第１、第２半波では、交流電源１００に重畳されるノイズはない。ＣＰＵ９４は、ゼロクロス点から２００μｓ間、ＦＳＲＤ信号を出力し、ＦＳＲＤ信号が出力されると、電力制御部９７によりトライアック５６がオンして、ヒータ電流Ｉが、次の半波のゼロクロス点まで流れる。

第３半波から第６半波では、交流電源１００のゼロクロス点を基準としてｔｎ１＝４．５ｍｓからｔｎ２＝５．５ｍｓまでの間、ノイズが重畳している。このため、ゼロクロス点から２００μｓ間ＦＳＲＤ信号が出力されてトライアック５６がオンし、ヒータ電流Ｉが流れるが、ゼロクロス点からｔｎ１秒後に重畳したノイズによってトライアック５６がオフしたまま、次のゼロクロス点までヒータ電流Ｉは流れない。

また、第３半波から第６半波では、交流電源１００に重畳したノイズにより、所定の半周期Ｔ／２以外のタイミングで、ＣＰＵ９４はＺＥＲＯＸ信号を検出する。ＣＰＵ９４は、所定の半周期Ｔ／２以外のタイミングで、ＺＥＲＯＸ信号を検出すると、次の半波でＦＳＲＤ信号を出力する回数を１回から２回に変更する。例えば、ＣＰＵ９４は、第３半波で、所定の半周期Ｔ／２のタイミングでＺＥＲＯＸ信号を検出したため、次の第４半波では２回のＦＳＲＤ信号を出力する（図１４中（ｉｉ）から（ｉｖ）への矢印）。第４～第６半波についても同様である。

第４半波から第７半波では、前の半波で所定の半周期Ｔ／２以外のタイミングで、ＺＥＲＯＸ信号を検出したため、ＣＰＵ９４は、ゼロクロス点付近で１回目、ゼロクロス点からｔ４秒後に２回目のＦＳＲＤ信号を２００μｓ間出力する。ｔ４は、実施例２と同様の６．０ｍｓである。

第４半波から第６半波では、交流電源１００に重畳したノイズにより、ゼロクロス点からｔｎ１秒後に、トライアック５６がターンオフし、ヒータ電流Ｉは停止する。ゼロクロス点からｔ４秒後に、ＣＰＵ９４が２回目のＦＳＲＤ信号を出力すると、再びトライアック５６がオンし、ヒータ電流Ｉが流れる。

第７半波では、ＦＳＲＤ信号が２回、ＣＰＵ９４から出力されるが、交流電源１００にノイズは重畳されていない。このため、１回目のＦＳＲＤ信号が出力され、トライアック５６がオンしてヒータ電流Ｉが流れ始めると、次のゼロクロス点までヒータ電流Ｉは流れ続ける。第８半波では、ＣＰＵ９４は、前の半波である第７半波で、半周期Ｔ／２以外のＺＥＲＯＸ信号を検出しなかったため、ゼロクロス点から２００μｓ間の１回のみＦＳＲＤ信号が出力される。ＦＳＲＤ信号が出力されて、トライアック５６がオンすると、ヒータ電流Ｉが流れ始め、次のゼロクロス点まで流れ続ける。

実施例５のＣＰＵ９４は、ゼロクロス点を基準として１つの制御信号を第１時間出力し、ゼロクロス回路部９７３の検知結果に基づいてゼロクロス点を基準として第１制御信号とは異なるタイミングで制御信号を第１時間出力するか否かを決定する。ＣＰＵ９４は、所定の半波内で交流電圧の半周期とは異なるタイミングでゼロクロス回路部９７３によりゼロクロス点を検知した場合に、所定の半波の次の半波において複数の制御信号を出力する。

このように、第１の半波において、ゼロクロス回路部９７３により１つのゼロクロス点が検知された場合、第１の半波以降の第２の半波において、１つの制御信号が出力される。第１の半波において、ゼロクロス回路部９７３により複数のゼロクロス点が検知された場合、第２の半波において、複数の制御信号が出力される。具体的には、ＣＰＵ９４は、所定の半周期Ｔ／２以外のタイミングでＺＥＲＯＸ信号を検出すると、その次の半波では、ＦＳＲＤ信号を出力する回数を変化させる。具体的には、ＣＰＵ９４は、次の半波でＦＳＲＤ信号を出力する回数を増やす。

以上、交流電源とは別に配置した電源から双方向サイリスタのゲート電流を供給する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電源の歪みやノイズによる影響を避けつつ、双方向サイリスタを連続制御し続けることができる。

５４ ヒータ
５６ トライアック
９４ ＣＰＵ
１１１ コンデンサ
９７１ ゼロクロス回路部
９７２ 駆動回路部

上述した課題を解決するために、本発明は、以下の構成を備える。
（１）交流電圧を供給されて発熱するヒータと、前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、前記トライアックに電流を供給する供給手段と、制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックの状態を制御する電力制御装置であって、前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、前記制御手段は、第１の半波において、前記ゼロクロス点を基準として第１制御信号を出力し、前記第１制御信号とはタイミングの異なる第１の位相で第２制御信号を出力し、第２の半波において、前記ゼロクロス点を基準として第３制御信号を出力し、前記第３制御信号とはタイミングの異なる第２の位相で第４制御信号を出力し、前記第１の位相と前記第２の位相は異なることを特徴とする電力制御装置。
（２）交流電圧を供給されて発熱するヒータと、前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、前記トライアックに電流を供給する供給手段と、制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックの状態を制御する電力制御装置であって、前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、前記制御手段は、前記制御周期毎に、前記複数の半波内で出力される前記制御信号の出力回数を変化させることを特徴とする電力制御装置。
（３）交流電圧を供給されて発熱するヒータと、前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、前記トライアックに電流を供給する供給手段と、制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックの状態を制御する電力制御装置であって、前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、前記制御手段は、第１の半波において、前記制御信号を第１の回数出力し、第２の半波において、前記制御信号を第２の回数出力し、前記制御信号を複数回出力する半波では、前記ゼロクロス点を基準として第１制御信号を出力し、前記第１制御信号とはタイミングの異なる第１の位相で第２制御信号を出力する半波と、前記ゼロクロス点を基準として第３制御信号を出力し、前記第３制御信号とはタイミングの異なる第２の位相で第４制御信号を出力する半波とを含み、前記第１の回数と前記第２の回数は異なり、前記第１の位相と前記第２の位相は異なることを特徴とする電力制御装置。
（４）交流電圧を供給されて発熱するヒータと、前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、前記トライアックに電流を供給する供給手段と、制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックを制御する電力制御装置であって、前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、第１の半波において、前記ゼロクロス検知手段により１つのゼロクロス点が検知された場合、前記第１の半波以降の第２の半波において、１つの制御信号が出力され、前記第１の半波において、前記ゼロクロス検知手段により複数のゼロクロス点が検知された場合、前記第２の半波において、複数の制御信号が出力されることを特徴とする電力制御装置。
（５）記録材上の未定着のトナー像を定着させる定着装置であって、前記（１）から前記（４）のいずれか１つに記載の電力制御装置と、前記ヒータにより加熱されるフィルムと、前記フィルムとともにニップ部を形成する加圧ローラと、を備え、前記ヒータは前記フィルムの内部空間に配置されており、前記ヒータと前記加圧ローラとにより前記フィルムを挟持しており、記録材上のトナー像は、前記ニップ部で前記フィルムを介して加熱されることを特徴とする定着装置。
（６）記録材にトナー画像を形成する画像形成手段と、前記（５）に記載の定着装置と、を備えることを特徴とする画像形成装置。

Claims (13)

1. 交流電圧を供給されて発熱するヒータと、
   前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、
   前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、
   前記トライアックに電流を供給する供給手段と、
   制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、
   前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックの状態を制御する電力制御装置であって、
   前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、
   前記制御手段は、第１の半波において、前記ゼロクロス点を基準として第１制御信号を出力し、前記第１制御信号とはタイミングの異なる第１の位相で第２制御信号を出力し、第２の半波において、前記ゼロクロス点を基準として第３制御信号を出力し、前記第３制御信号とはタイミングの異なる第２の位相で第４制御信号を出力し、
   前記第１の位相と前記第２の位相は異なることを特徴とする電力制御装置。
2. 前記制御手段は、前記制御周期内の前記第２極性の半波では前記第２制御信号を出力し、前記制御周期内の前記第１極性の半波では前記第４制御信号を出力することを特徴とする請求項１に記載の電力制御装置。
3. 前記制御手段は、前記制御周期内の半波ごとに、前記ゼロクロス点を基準としてランダムなタイミングで前記第２制御信号又は前記第４制御信号を出力することを特徴とする請求項１に記載の電力制御装置。
4. 交流電圧を供給されて発熱するヒータと、
   前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、
   前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、
   前記トライアックに電流を供給する供給手段と、
   制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、
   前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックの状態を制御する電力制御装置であって、
   前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、
   前記制御手段は、第１の半波において、前記制御信号を第１の回数出力し、第２の半波において、前記制御信号を第２の回数出力し、
   前記第１の回数と前記第２の回数は異なることを特徴とする電力制御装置。
5. 前記制御手段は、前記制御周期内の前記第２極性の半波では、前記ゼロクロス点を基準として前記制御信号を前記第１の回数出力し、前記制御周期内の前記第１極性の半波では、前記ゼロクロス点を基準として前記制御信号を前記第２の回数出力することを特徴とする請求項４に記載の電力制御装置。
6. 交流電圧を供給されて発熱するヒータと、
   前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、
   前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、
   前記トライアックに電流を供給する供給手段と、
   制御信号を出力して前記トライアックの状態を制御する制御手段と、
   を備え、
   前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックの状態を制御する電力制御装置であって、
   前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、
   前記制御手段は、第１の半波において、前記制御信号を第１の回数出力し、第２の半波において、前記制御信号を第２の回数出力し、前記制御信号を複数回出力する半波では、前記ゼロクロス点を基準として第１制御信号を出力し、前記第１制御信号とはタイミングの異なる第１の位相で第２制御信号を出力する半波と、前記ゼロクロス点を基準として第３制御信号を出力し、前記第３制御信号とはタイミングの異なる第２の位相で第４制御信号を出力する半波とを含み、
   前記第１の回数と前記第２の回数は異なり、前記第１の位相と前記第２の位相は異なることを特徴とする電力制御装置。
7. 前記制御手段は、
   前記制御周期内の前記第２極性の半波では、前記制御信号を第１の回数出力し、
   前記制御周期内の前記第１極性の半波では、前記制御信号を第２の回数出力し、
   前記第１極性の半波において、前記第２制御信号を出力する半波と、前記第４制御信号を出力する半波とが交互になるように制御することを特徴とする請求項６に記載の電力制御装置。
8. 前記ゼロクロス検知手段は、前記交流電圧の一方の極性の半波を検知することを特徴とする請求項１から請求項７のいずれか１項に記載の電力制御装置。
9. 交流電圧を供給されて発熱するヒータと、
   前記交流電圧のゼロクロス点を検知するゼロクロス検知手段と、
   前記ヒータに前記交流電圧を供給する導通状態又は前記ヒータへの前記交流電圧の供給を遮断する非導通状態を切り替えるトライアックと、
   前記トライアックに電流を供給する供給手段と、
   制御信号を出力して前記トライアックの状態を制御する制御手段と、を備え、
   前記制御手段は、前記交流電圧の第１極性の複数の半波と前記第１極性とは異なる第２極性の複数の半波を制御の１周期とした制御周期で、前記制御信号を出力して前記トライアックを制御する電力制御装置であって、
   前記供給手段は、前記第１極性及び前記第２極性の半波内で前記制御信号が出力されているときは電荷が放電され、前記第１極性の半波内で前記制御信号が出力されていないときは電荷が充電され、
   第１の半波において、前記ゼロクロス検知手段により１つのゼロクロス点が検知された場合、前記第１の半波以降の第２の半波において、１つの制御信号が出力され、
   前記第１の半波において、前記ゼロクロス検知手段により複数のゼロクロス点が検知された場合、前記第２の半波において、複数の制御信号が出力されることを特徴とする電力制御装置。
10. 前記制御手段は、所定の半波内で前記交流電圧の半周期とは異なるタイミングで前記ゼロクロス検知手段により前記ゼロクロス点を検知した場合に、前記所定の半波の次の半波において前記複数の制御信号を出力することを特徴とする請求項９に記載の電力制御装置。
11. 前記ゼロクロス検知手段は、前記交流電圧の前記第１極性及び前記第２極性の半波を検知することを特徴とする請求項１０に記載の電力制御装置。
12. 記録材上の未定着のトナー像を定着させる定着装置であって、
    請求項１から請求項１１のいずれか１項に記載の電力制御装置と、
    前記ヒータにより加熱されるフィルムと、
    前記フィルムとともにニップ部を形成する加圧ローラと、
    を備え、
    前記ヒータは前記フィルムの内部空間に配置されており、前記ヒータと前記加圧ローラとにより前記フィルムを挟持しており、
    記録材上のトナー像は、前記ニップ部で前記フィルムを介して加熱されることを特徴とする定着装置。
13. 記録材にトナー画像を形成する画像形成手段と、
    請求項１２に記載の定着装置と、
    を備えることを特徴とする画像形成装置。

Images