JP2023124694A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2023124694A
JP2023124694A JP2022028626A JP2022028626A JP2023124694A JP 2023124694 A JP2023124694 A JP 2023124694A JP 2022028626 A JP2022028626 A JP 2022028626A JP 2022028626 A JP2022028626 A JP 2022028626A JP 2023124694 A JP2023124694 A JP 2023124694A
Authority
JP
Japan
Prior art keywords
region
type
type column
column region
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022028626A
Other languages
English (en)
Inventor
舜基 成田
shunki Narita
信介 原田
Shinsuke Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2022028626A priority Critical patent/JP2023124694A/ja
Priority to US18/170,767 priority patent/US20230275122A1/en
Publication of JP2023124694A publication Critical patent/JP2023124694A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】破壊耐量を向上させることができる炭化珪素半導体装置を提供すること。【解決手段】活性領域１０からエッジ終端領域２０にわたって、ドリフト層は、ｎ型カラム領域およびｐ型カラム領域３２からなる並列ｐｎ層３としたＳＪ構造である。活性領域１０において、ｐ型カラム領域３２は、ｎ型カラム領域と深さ方向Ｚの長さＤｐ１が同じ長ｐ型カラム領域３２ａと、長ｐ型カラム領域３２ａよりも深さ方向Ｚの長さＤｐ２が短い短ｐ型カラム領域３２ｂと、で構成される。短ｐ型カラム領域３２ｂとｎ型バッファ領域２との間は、ｎ型カラム領域３３である。活性領域１０において、並列ｐｎ層３は、短ｐ型カラム領域３２ｂによって半導体基板４０のおもて面側で相対的にｐリッチとなり、かつｎ型カラム領域３３によって半導体基板４０の裏面側で相対的にｎリッチとなっている。【選択図】図５

Description

この発明は、炭化珪素半導体装置に関する。
従来、ドリフト層を、ｎ型領域とｐ型領域とを半導体基板の主面に平行な第１方向に交互に繰り返し隣接して配置してなる並列ｐｎ層とした超接合（ＳＪ：Ｓｕｐｅｒ Ｊｕｎｃｔｉｏｎ）構造のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）が公知である。
ドリフト層をＳＪ構造とすることで、ｎ-型領域のみで構成される通常のドリフト層と比べて、ドリフト層の不純物濃度を高くすることができ、オン抵抗が大幅に低減される。また、ドリフト層をＳＪ構造とすることで、高温動作時のオン抵抗増加が抑制される。高温動作時とは、高温度環境下や高電圧印加、大電流の通電等により半導体基板（半導体チップ）が高温度となっている状態で半導体装置が動作することである。
図１５は、従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１５では、ｎ型カラム領域１３１およびｐ型カラム領域１３２の個数が簡略化され、図１６と異なっている。図１６～１８は、それぞれ図１５の切断線ＡＡ－ＡＡ’、切断線ＢＢ－ＢＢ’および切断線ＣＣ－ＣＣ’における断面構造を示す断面図である。図１５，１６，１８には、ｐ型カラム領域１３２をハッチングで示す。
図１５～１８に示す従来の炭化珪素半導体装置１５０は、炭化珪素（ＳｉＣ）を半導体材料とした半導体基板１４０の内部に、ドリフト層となる並列ｐｎ層１０３を備えたＳＪ構造のトレンチゲート型ＳｉＣ－ＭＯＳＦＥＴである。半導体基板１４０は、ＳｉＣを半導体材料としたｎ+型出発基板１４１上に並列ｐｎ層１０３およびｐ型ベース領域１０４となる各エピタキシャル層１４２，１４３を順にエピタキシャル成長させてなる。
並列ｐｎ層１０３は、ｎ型領域（以下、ｎ型カラム領域とする）１３１とｐ型領域（以下、ｐ型カラム領域とする）１３２とを半導体基板１４０の主面に平行な第１方向Ｘに交互に繰り返し隣接して配置してなる。ｎ型カラム領域１３１およびｐ型カラム領域１３２は、半導体基板１４０の全域にわたって、半導体基板１４０の主面に平行でかつ第１方向Ｘと直交する第２方向Ｙにストライプ状に延在する。
活性領域１１０およびエッジ終端領域１２０ともに同一のＳＪ構造でドリフト層が構成されている。ｎ型カラム領域１３１およびｐ型カラム領域１３２の幅Ｗｎ１０１，Ｗｐ１０１は、第２方向Ｙに活性領域１１０からエッジ終端領域１２０にわたって一様であり、かつ深さ方向Ｚに一様である。ｎ型カラム領域１３１の幅（短手方向の幅）Ｗｎ１０１と、ｐ型カラム領域１３２の幅Ｗｐ１０１と、は略同じである。
ｎ型カラム領域１３１の深さ方向Ｚの長さＤｎ１０１およびｐ型カラム領域１３２の深さ方向Ｚの長さＤｐ１０１は、第２方向Ｙに活性領域１１０からエッジ終端領域１２０にわたって一様である。ｎ型カラム領域１３１の深さ方向Ｚの長さＤｎ１０１と、ｐ型カラム領域１３２の深さ方向Ｚの長さＤｐ１０１と、は略同じである。ｎ型カラム領域１３１の不純物濃度と、ｐ型カラム領域１３２の不純物濃度と、は略同じである。
ｎ型カラム領域１３１およびｐ型カラム領域１３２の深さ方向Ｚの長さＤｎ１０１，Ｄｐ１０１とは、ｎ型カラム領域１３１およびｐ型カラム領域１３２の、ｐ+型領域１１１，１１２との界面からｎ型バッファ領域１０２との界面までの長さである。略同じ幅、略同じ深さおよび略同じ不純物濃度とは、それぞれ、プロセスばらつきによる許容誤差を含む範囲で同じ幅、同じ深さおよび同じ不純物濃度であることを意味する。
隣接するｎ型カラム領域１３１とｐ型カラム領域１３２とは半導体基板１４０の全域にわたって概ねチャージバランスが保たれている。チャージバランスとは、ｎ型カラム領域１３１のキャリア濃度と幅Ｗｎ１０１との積で表されるチャージ量と、ｐ型カラム領域１３２のキャリア濃度と幅Ｗｐ１０１との積で表されるチャージ量と、の釣り合いの度合を示す指標である。
エッジ終端領域１２０において、半導体基板１４０のおもて面と並列ｐｎ層１０３との間には耐圧構造１２１が配置される。ＳｉＣ－ＭＯＳＦＥＴでは、耐圧構造１２１として、ダブルゾーン接合終端拡張（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造が用いられることが公知である。図１６～１８には、耐圧構造１２１としてダブルゾーンＪＴＥ構造を配置した場合を示す。
ＪＴＥ構造は、不純物濃度の異なる複数のｐ型領域を、活性領域１１０から外側（半導体基板１４０の端部（チップ端部）側）へ離れるほど不純物濃度の低いｐ型領域が配置されるように、活性領域１１０の周囲を囲む同心状に互いに隣接して配置した構造である。ダブルゾーンＪＴＥ構造は、不純物濃度の異なる２つのｐ型領域（ｐ-型領域１２２、ｐ--型領域１２３）で構成されたＪＴＥ構造である。
ｐ+型領域１１１，１１２は、並列ｐｎ層１０３とｐ型ベース領域１０４との間において、ゲートトレンチ１０７の底面よりもｎ+型ドレイン領域１０１側にそれぞれ選択的に設けられている。ｐ+型領域１１１，１１２は、ゲートトレンチ１０７の底面のゲート絶縁膜１０８にかかる電界を緩和する機能を有する。ｐ+型領域１１１，１１２は、それぞれ深さ方向Ｚにｎ型カラム領域１３１およびｐ型カラム領域１３２に隣接する。
ｎ型バッファ領域１０２は、ｎ+型ドレイン領域１０１（ｎ+型出発基板１４１）と並列ｐｎ層１０３との間に、これらの領域に接して設けられている。図１６～１８には、ｎ型バッファ領域１０２と並列ｐｎ層１０３との界面を破線で示す。符号１０５，１０６，１０９，１１４～１１６は、それぞれｎ+型ソース領域、ｐ++型コンタクト領域、ゲート電極、層間絶縁膜、ソース電極およびドレイン電極である。
従来のＳＪ構造のＳｉＣ－ＭＯＳＦＥＴとして、ドリフト層となる並列ｐｎ層のｎ型カラム領域およびｐ型カラム領域が活性領域からエッジ終端領域にわたってストライプ状に延在し、ｐ型カラム領域が、ｎ型バッファ領域に達する深さで設けられた長ｐ型カラム領域と、ｎ型バッファ領域に達しない深さで設けられた短ｐ型カラム領域と、を有する装置が提案されている（例えば、下記特許文献１参照。）。
下記特許文献１では、ｐ型カラム領域の深さを長手方向に所定間隔で浅くすることで、活性領域に部分的に短ｐ型カラム領域を配置している。短ｐ型カラム領域によって活性領域のドリフト層をｎリッチ（ｐ型不純物量よりもｎ型不純物量が多い状態）して、オン抵抗を低下させている。また、短ｐ型カラム領域によってアバランシェ発生箇所をチャネル（ｎ型の反転層）から離れた深さ位置に誘導して、アバランシェ耐量を向上させている。
従来の別のＳＪ構造のＳｉＣ－ＭＯＳＦＥＴとして、ドリフト層となる並列ｐｎ層のｎ型カラム領域およびｐ型カラム領域が活性領域から外側（半導体基板の端部側）へストライプ状に延在し、活性領域とエッジ終端領域との間の境界領域においてｎ型カラム領域およびｐ型カラム領域それぞれの深さを外側に向かうにしたがって階段状に浅くした装置が提案されている（例えば、下記特許文献２参照。）。
下記特許文献２では、ｎ型カラム領域およびｐ型カラム領域の、並列ｐｎ層の外側に隣接するｎ-型高抵抗領域との接触によりチャージバランスの崩れる部分を、半導体基板のおもて面に平行な方向に同じ位置で深さ方向全体にわたって生じさせるのではなく、半導体基板のおもて面から深くなるほど内側（半導体基板の中央側）の位置で生じさせて深さ方向に階段状に分散させることで耐圧低下を抑制している。
特開２０２０－１９１４４１号公報 特開２００７－３３５８４４号公報
しかしながら、上述したように、従来のＳＪ構造のＳｉＣ－ＭＯＳＦＥＴ（図１５～１８参照）では、活性領域１１０およびエッジ終端領域１２０ともに同一のＳＪ構造（ｎ型カラム領域１３１およびｐ型カラム領域１３２）でドリフト層が構成される。このため、エッジ終端領域１２０の耐圧が活性領域１１０の耐圧よりも低くなり、エッジ終端領域１２０でアバランシェ降伏しやすい。これによって、半導体基板１４０の大半の面積（表面積）を占める面積の広い活性領域１１０でアバランシェ降伏する場合と比べて破壊耐量が小さくなるという問題がある。
この発明は、上述した従来技術による課題を解消するため、破壊耐量を向上させることができる炭化珪素半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板に、活性領域と、前記活性領域の周囲を囲む終端領域と、が設けられている。前記半導体基板の内部に、並列ｐｎ層が設けられている。前記並列ｐｎ層は、第１導電型カラム領域と第２導電型カラム領域とを前記半導体基板の第１主面に平行な第１方向に交互に繰り返し隣接して配置してなる。前記第１主面と前記並列ｐｎ層との間に、所定の素子構造が設けられている。第１電極は、前記第１主面に設けられ、前記素子構造に電気的に接続されている。第２電極は、前記半導体基板の第２主面に設けられている。
前記第１導電型カラム領域および前記第２導電型カラム領域は、前記活性領域から前記終端領域にわたって、前記第１主面に平行でかつ前記第１方向と直交する第２方向にストライプ状に延在する。前記第１導電型カラム領域の不純物濃度は、前記活性領域から前記終端領域にわたって一様である。前記第２導電型カラム領域の不純物濃度は、前記第１導電型カラム領域の不純物濃度と同じで、かつ前記活性領域から前記終端領域にわたって一様である。前記第２導電型カラム領域は、前記活性領域において前記第２方向に直線状に延在する一部に他の部分よりも深さ方向の長さの短い短カラム領域を有する。前記並列ｐｎ層は、前記活性領域において、前記第１主面側で相対的にｐリッチとなっており、かつ前記第２主面側で相対的にｎリッチとなっている。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記並列ｐｎ層の前記第２主面側の部分は、前記終端領域よりも前記活性領域でｎリッチとなっていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記短カラム領域は、前記活性領域および前記終端領域に設けられており、前記活性領域で前記終端領域よりも深さ方向の長さが短くなっていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記並列ｐｎ層は、前記終端領域において、前記第１主面側で相対的にｐリッチとなっており、かつ前記第２主面側で相対的にｎリッチとなっていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２導電型カラム領域は、前記短カラム領域と前記他の部分とを前記第２方向に交互に繰り返し隣接して配置してなることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２導電型カラム領域は、前記活性領域において、深さ方向の長さの異なる２種類以上の前記短カラム領域と、前記他の部分と、を前記第２方向に規則的に配置してなることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記短カラム領域は、前記第１方向に他の前記第２導電型カラム領域の前記短カラム領域と隣り合うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記短カラム領域は、前記第１方向に他の前記第２導電型カラム領域の前記他の部分と隣り合うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２導電型カラム領域の前記他の部分は、前記第１主面側よりも前記第２主面側で短手方向の幅が狭くなっていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２導電型カラム領域の前記第２主面側の端部に設けられた、前記第１導電型カラム領域よりも不純物濃度の高い第１導電型高濃度領域をさらに備えることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２導電型カラム領域の前記他の部分の深さ方向の深さは、前記第１導電型カラム領域の深さ方向の深さと同じであることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記素子構造は、第２導電型の第１半導体領域、第１導電型の第２半導体領域、トレンチ、ゲート電極、第１の第２導電型高濃度領域および第２の第２導電型高濃度領域を備える。前記第１半導体領域は、前記第１主面と前記並列ｐｎ層との間に設けられている。前記第２半導体領域は、前記第１主面と前記第１半導体領域との間に選択的に設けられている。前記トレンチは、前記第２半導体領域および前記第１半導体領域を貫通して前記第１導電型カラム領域に達する。前記ゲート電極は、前記トレンチの内部にゲート絶縁膜を介して設けられている。前記第１の第２導電型高濃度領域は、前記トレンチの底面と前記第１導電型カラム領域との間に、前記第１半導体領域と離れて設けられている。
前記第１の第２導電型高濃度領域は、前記第１半導体領域よりも不純物濃度が高い。前記第２の第２導電型高濃度領域は、前記第１半導体領域と前記第２導電型カラム領域との間に、前記第１半導体領域および前記第２導電型カラム領域に接して、かつ前記トレンチおよび前記第１の第２導電型高濃度領域と離れて設けられている。前記第２の第２導電型高濃度領域は、前記第１半導体領域よりも不純物濃度が高い。前記第１電極は、前記第２半導体領域および前記第１半導体領域に電気的に接続されている。前記短カラム領域の深さ方向の長さは、前記第１の第２導電型高濃度領域の深さ方向の長さよりも長いことを特徴とする。
上述した発明によれば、活性領域の耐圧をエッジ終端領域の耐圧よりも低くすることができるため、半導体基板の大半の面積（表面積）を占める面積の広い活性領域でアバランシェ降伏させることができる。
本発明にかかる炭化珪素半導体装置によれば、破壊耐量を向上させることができるという効果を奏する。
実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図１の切断線Ａ１－Ａ１’における断面構造を示す断面図である。 図１の切断線Ａ２－Ａ２’における断面構造を示す断面図である。 図１の切断線Ｂ－Ｂ’における断面構造を示す断面図である。 図１の切断線Ｃ－Ｃ’における断面構造を示す断面図である。 図１の切断線Ｃ－Ｃ’における活性領域（Ｃ１－Ｃ２間の部分）の断面構造の別例を示す断面図である。 実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態３にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態３にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態３にかかる炭化珪素半導体装置の別例を示す断面図である。 実施の形態３にかかる炭化珪素半導体装置の別例を示す断面図である。 実施の形態３にかかる炭化珪素半導体装置の別例を示す断面図である。 実施の形態４にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態４にかかる炭化珪素半導体装置の構造を示す断面図である。 従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図１５の切断線ＡＡ－ＡＡ’における断面構造を示す断面図である。 図１５の切断線ＢＢ－ＢＢ’における断面構造を示す断面図である。 図１５の切断線ＣＣ－ＣＣ’における断面構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる炭化珪素半導体装置の構造について説明する。図１は、実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１では、並列ｐｎ層３のｎ型カラム領域３１およびｐ型カラム領域３２の個数が簡略化され、図２，３と異なっている。図２～５は、それぞれ図１の切断線Ａ１－Ａ１’、切断線Ａ２－Ａ２’、切断線Ｂ－Ｂ’および切断線Ｃ－Ｃ’における断面構造を示す断面図である。図２，３には、それぞれ深さ方向Ｚの長さＤｐ１，Ｄｐ２の異なるｐ型カラム領域３２（３２ａ，３２ｂ）を第２方向Ｙ（長手方向）から見た断面を示す。
図４，５には、それぞれｎ型カラム領域３１およびｐ型カラム領域３２を第１方向Ｘ（短手方向）から見た断面を示す。図６は、図１の切断線Ｃ－Ｃ’における活性領域（Ｃ１－Ｃ２間の部分）の断面構造の別例を示す断面図である。図６では、並列ｐｎ層３のｎ型カラム領域３１およびｐ型カラム領域３２の個数が簡略化され、図５と異なっている。図１～３，５，６には、ｐ型カラム領域３２をハッチングで示す（図７～１４においても同様）。図２～６には、活性領域１０に隣接して配置される同一構造の複数の単位セル（素子の構成単位）のうちの一部の単位セルを示す（図７～１４においても同様）。
図１～５に示す実施の形態１にかかる炭化珪素半導体装置５０は、活性領域１０において、炭化珪素（ＳｉＣ）からなる半導体基板（半導体チップ）４０のおもて面（第１主面）側に一般的なトレンチゲート構造（素子構造）を備え、ドリフト層（ドリフト領域）を並列ｐｎ層３としたＳＪ構造の縦型ＭＯＳＦＥＴである。図１に示すように、活性領域１０は、ＭＯＳＦＥＴがオン状態のときに主電流が流れる領域であり、半導体基板４０の略中央（チップ中央）に配置されている。活性領域１０には、半導体基板４０のおもて面と並列ｐｎ層３との間に、トレンチゲート構造が配置されている。
エッジ終端領域２０は、活性領域１０と半導体基板４０の端部（チップ端部）との間の領域であり、活性領域１０の周囲を囲む。エッジ終端領域２０は、活性領域１０におけるドリフト層の、半導体基板４０のおもて面側の電界を緩和して耐圧を保持する。耐圧とは、リーク電流が過度に増大せず、素子が誤動作や破壊を起こさない限界の電圧である。活性領域１０は、第１方向Ｘに最も外側（チップ端部側）のゲートトレンチ７（７ａ）（図２，３参照）の中心よりも内側（チップ中央側）で、かつ第２方向Ｙにｎ+型ソース領域５（図２，３参照）の端部（不図示）よりも内側の部分である。
エッジ終端領域２０には、半導体基板４０のおもて面と並列ｐｎ層３との間に、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）や、メサ構造、接合終端拡張（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造、フィールドプレート等の耐圧構造２１（図２～５参照）が配置される。図２～５には、エッジ終端領域２０における半導体基板４０のおもて面の略全面を層間絶縁膜１４で覆い、耐圧構造２１としてダブルゾーン構造を配置した場合を示す。
ＦＬＲは、複数のｐ型領域を、活性領域１０の周囲を囲む同心状に互いに離して配置した構造である。ＪＴＥ構造は、不純物濃度の異なる複数のｐ型領域を、活性領域１０から外側へ離れるほど不純物濃度の低いｐ型領域が配置されるように、活性領域１０の周囲を囲む同心状に互いに隣接して配置した構造である。ダブルゾーンＪＴＥ構造は、不純物濃度の異なる２つのｐ型領域（後述するｐ-型領域２２、ｐ--型領域２３：図２～５参照）で構成されたＪＴＥ構造である。
活性領域１０とエッジ終端領域２０とでドリフト層のＳＪ構造の断面構造がそれぞれ異なる。並列ｐｎ層３は、ｎ型領域（以下、ｎ型カラム領域（第１導電型カラム領域）とする）３１とｐ型領域（以下、ｐ型カラム領域（第２導電型カラム領域）とする）３２とを半導体基板４０の主面に平行な第１方向Ｘに交互に繰り返し隣接して配置してなる。ｎ型カラム領域３１およびｐ型カラム領域３２は、半導体基板４０の略全域にわたって、半導体基板４０の主面に平行でかつ第１方向Ｘと直交する第２方向Ｙにストライプ状に延在している。
並列ｐｎ層３の第１方向Ｘの最も外側はｐ型カラム領域３２である。ｎ型カラム領域３１の短手方向（第１方向Ｘ）の幅Ｗｎ１およびｐ型カラム領域３２の短手方向の幅Ｗｐ１は、活性領域１０からエッジ終端領域２０にわたって一様であり（図１）、かつ深さ方向Ｚに一様である（図２～５参照）。ｎ型カラム領域３１の短手方向の幅Ｗｎ１と、ｐ型カラム領域３２の短手方向の幅Ｗｐ１と、は略同じである。互いに隣接するｎ型カラム領域３１とｐ型カラム領域３２とは長手方向（第２方向Ｙ）に略同じ長さで延在している。
ｎ型カラム領域３１の不純物濃度は、活性領域１０からエッジ終端領域２０にわたって一様である。ｐ型カラム領域３２の不純物濃度は、活性領域１０からエッジ終端領域２０にわたって一様である。ｎ型カラム領域３１の不純物濃度と、ｐ型カラム領域３２の不純物濃度と、は略同じである。略同じ幅、略同じ深さおよび略同じ不純物濃度とは、それぞれ、プロセスばらつきによる許容誤差を含む範囲で同じ幅、同じ深さおよび同じ不純物濃度であることを意味する。
図２～５に示すように、半導体基板４０は、炭化珪素からなるｎ+型出発基板４１のおもて面上にドリフト層およびｐ型ベース領域４となる各エピタキシャル層４２，４３を順に堆積してなる。半導体基板４０は、ｐ型エピタキシャル層４３側の主面をおもて面として、ｎ+型出発基板４１側の主面を裏面（第２主面）とする。ｎ+型出発基板４１は、ｎ+型ドレイン領域１である。ドリフト層（ｎ型エピタキシャル層４２）は、ｐ型ベース領域４とｎ+型ドレイン領域１との間に、これらの領域に接して設けられている。
ドリフト層の、少なくとも半導体基板４０のおもて面側の表面領域が並列ｐｎ層３である。上述したように、並列ｐｎ層３は、ｎ型カラム領域３１とｐ型カラム領域３２とを半導体基板４０のおもて面に平行な第１方向Ｘに交互に繰り返し隣接して配置したＳＪ構造である。ドリフト層の、並列ｐｎ層３とｎ+型ドレイン領域１との間の部分はｎ型バッファ領域（ＳＪ構造でないｎ型領域）２であってもよい。ｎ型バッファ領域２の不純物濃度は、ｎ型カラム領域３１の不純物濃度以下である。
ｎ型カラム領域３１は、深さ方向Ｚにｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）に達する。ｎ型カラム領域３１の深さ方向Ｚの長さＤｎ１は、活性領域１０およびエッジ終端領域２０の全域にわたって一様である。活性領域１０において、ｎ型カラム領域３１の深さ方向Ｚの長さＤｎ１とは、ｎ型カラム領域３１の、後述するゲートトレンチ７直下（ｎ+型ドレイン領域１側）のｐ+型領域１１との界面からｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）との界面までの長さである。
エッジ終端領域２０において、ｎ型カラム領域３１の深さ方向Ｚの長さＤｎ１とは、ｎ型カラム領域３１の、耐圧構造２１（ｐ-型領域２２、ｐ--型領域２３）または後述するｐ+型延在部１１ａとの界面からｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）との界面までの長さである。ｎ型カラム領域３１の短手方向の幅Ｗｎ１は、ｐ+型領域１１の短手方向の幅よりも広い。ｎ型カラム領域３１は、後述する互いに隣り合うゲートトレンチ７間のｐ+型領域１２に接していてもよい。
ｐ型カラム領域３２は、活性領域１０において第２方向Ｙに直線状に延在する一部（以下、短ｐ型カラム領域（短カラム領域）とする）３２ｂで他の部分（以下、長ｐ型カラム領域とする）３２ａよりも深さ方向Ｚの長さＤｐ２が短くなっている。長ｐ型カラム領域３２ａは、深さ方向Ｚにｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）に達する。長ｐ型カラム領域３２ａの深さ方向Ｚの長さＤｐ１は、ｎ型カラム領域３１の深さ方向Ｚの長さＤｎ１と略同じである。
短ｐ型カラム領域３２ｂは、深さ方向Ｚにｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）に達していない。短ｐ型カラム領域３２ｂは、活性領域１０において第２方向Ｙに点在している。短ｐ型カラム領域３２ｂは、他のｐ型カラム領域３２の短ｐ型カラム領域３２ｂと第１方向Ｘに隣り合うように配置されてもよいし（図３参照）、他のｐ型カラム領域３２の長ｐ型カラム領域３２ａと第１方向Ｘに隣り合うように配置されてもよい（不図示）。
短ｐ型カラム領域３２ｂとｎ型バッファ領域２との間には、これらの領域、長ｐ型カラム領域３２ａおよびｎ型カラム領域３１に接してｎ型カラム領域３３が設けられている。ｎ型カラム領域３３は、並列ｐｎ層３を構成する。ｎ型カラム領域３３の不純物濃度は一様であり、かつｎ型カラム領域３１の不純物濃度と略同じである。長ｐ型カラム領域３２ａの深さ方向Ｚの長さＤｐ１および短ｐ型カラム領域３２ｂの深さ方向Ｚの長さＤｐ２ともに、ゲートトレンチ７直下のｐ+型領域１１の深さ方向Ｚの長さＤｐ３よりも長い。
活性領域１０において、長ｐ型カラム領域３２ａの深さ方向Ｚの長さＤｐ１とは、長ｐ型カラム領域３２ａの、後述する互いに隣り合うゲートトレンチ７間のｐ+型領域１２との界面からｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）との界面までの長さである。短ｐ型カラム領域３２ｂの深さ方向Ｚの長さＤｐ２とは、短ｐ型カラム領域３２ｂの、ｐ+型領域１２との界面からｎ型カラム領域３３との界面までの長さである。
エッジ終端領域２０において、長ｐ型カラム領域３２ａの深さ方向Ｚの長さＤｐ１とは、長ｐ型カラム領域３２ａの、耐圧構造２１またはｐ+型延在部１１ａとの界面からｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）との界面までの長さである。ｐ型カラム領域３２の短手方向の幅Ｗｐ１（Ｗｐ１－１，Ｗｐ１－２）は、ｐ+型領域１２の短手方向の幅と略同じであってもよい。ｐ+型領域１１の深さ方向Ｚの長さＤｐ３とは、ｐ+型領域１１の上端部（ｎ+型ソース領域５側の端部）から下端部（ｎ+型ドレイン領域１側の端部）までの長さである。
長ｐ型カラム領域３２ａと短ｐ型カラム領域３２ｂとは、活性領域１０において第２方向Ｙに交互に繰り返し隣接して配置されている（図５参照）。長ｐ型カラム領域３２ａの上端部と、短ｐ型カラム領域３２ｂの上端部と、は略同じ深さに位置する。長ｐ型カラム領域３２ａの下端部は、短ｐ型カラム領域３２ｂの下端部よりもｎ+型ドレイン領域１側に深い位置に達する。長ｐ型カラム領域３２ａの短手方向の幅Ｗｐ１－１と、短ｐ型カラム領域３２ｂの短手方向の幅Ｗｐ１－２と、は略同じである。
長ｐ型カラム領域３２ａの長手方向の幅Ｗｐ１１は適宜設定可能であり、短ｐ型カラム領域３２ｂの長手方向の幅Ｗｐ１２と略同じであってもよいし、長ｐ型カラム領域３２ａの短手方向の幅Ｗｐ１－１と略同じであってもよい。並列ｐｎ層３の厚さは、長ｐ型カラム領域３２ａの深さ方向Ｚの長さＤｐ１で決まる。ｎ型バッファ領域２を有する場合、長ｐ型カラム領域３２ａは、深さ方向Ｚにｎ型カラム領域３１よりもｎ+型ドレイン領域１側に深い位置に達していてもよい。
このように、活性領域１０において、ｐ型カラム領域３２は、第１方向Ｘに平行でかつ長ｐ型カラム領域３２ａを通る断面（切断線Ａ１－Ａ１’）と比べて、第１方向Ｘに平行でかつ短ｐ型カラム領域３２ｂを通る断面（切断線Ａ２－Ａ２’）で深さ方向Ｚの長さが短くなっている。活性領域１０において、ｐ型カラム領域３２は、短手方向から見た断面（切断線Ｃ－Ｃ’）が長ｐ型カラム領域３２ａと短ｐ型カラム領域３２ｂとの深さ方向Ｚの長さ差により櫛歯状の断面形状となっている。
一方、ｎ型カラム領域３１の深さ方向Ｚの長さＤｎ１は、活性領域１０の全域にわたって一様である。したがって、活性領域１０において、並列ｐｎ層３は、半導体基板４０のおもて面側（ｎ+型ソース領域５側）にのみ配置された短ｐ型カラム領域３２ｂによって半導体基板４０のおもて面側で相対的にｐリッチとなり、かつ半導体基板４０の裏面側（ｎ+型ドレイン領域１側）に深さ方向Ｚに短ｐ型カラム領域３２ｂに対向して配置されたｎ型カラム領域３３によって半導体基板４０の裏面側で相対的にｎリッチとなっている。
活性領域１０において、ｐリッチとは、ｐ型カラム領域３２（長ｐ型カラム領域３２ａおよび短ｐ型カラム領域３２ｂ）のキャリア濃度と短手方向の幅Ｗｐ１との積で表されるチャージ量が、ｎ型カラム領域３１，３３のキャリア濃度と短手方向の幅Ｗｎ１との積で表されるチャージ量よりも多い状態である。ｎリッチとは、ｎ型カラム領域３１，３３のキャリア濃度と短手方向の幅Ｗｎ１との積で表されるチャージ量が、ｐ型カラム領域３２（長ｐ型カラム領域３２ａおよび短ｐ型カラム領域３２ｂ）のキャリア濃度と短手方向の幅Ｗｐ１との積で表されるチャージ量よりも多い状態である。
また、活性領域１０において、長ｐ型カラム領域３２ａおよび短ｐ型カラム領域３２ｂともに短手方向の幅Ｗｐ１－１，Ｗｐ１－２が略同じである。このため、活性領域１０における並列ｐｎ層３は、半導体基板４０のおもて面側から短ｐ型カラム領域３２ｂとｎ型カラム領域３３との界面までの部分においてｎ型カラム領域３１とｐ型カラム領域３２とが概ねチャージバランスが保たれており、短ｐ型カラム領域３２ｂとｎ型カラム領域３３との界面から半導体基板４０の裏面側で相対的にｎリッチとなっている。
エッジ終端領域２０において、ｐ型カラム領域３２は、長ｐ型カラム領域３２ａのみで構成される。長ｐ型カラム領域３２ａの短手方向の幅Ｗｐ１－１および深さ方向Ｚの長さＤｐ１はそれぞれｎ型カラム領域３１の短手方向の幅Ｗｎ１および深さ方向Ｚの長さＤｎ１と略同じであるため、エッジ終端領域２０においてｎ型カラム領域３１とｐ型カラム領域３２とのチャージバランスが概ね保たれている。このため、並列ｐｎ層３の半導体基板４０の裏面側の部分は、エッジ終端領域２０よりも活性領域１０でｎリッチとなっている。
活性領域１０において、チャージバランスとは、ｎ型カラム領域３１，３３のキャリア濃度と幅Ｗｎ１との積で表されるチャージ量と、ｐ型カラム領域３２のキャリア濃度と幅Ｗｐ１との積で表されるチャージ量と、の釣り合いの度合を示す指標である。エッジ終端領域２０において、チャージバランスとは、ｎ型カラム領域３１のキャリア濃度と幅Ｗｎ１との積で表されるチャージ量と、ｐ型カラム領域３２のキャリア濃度と幅Ｗｐ１との積で表されるチャージ量と、の釣り合いの度合を示す指標である。
活性領域１０におけるｎ型カラム領域３１，３３とｐ型カラム領域３２とのチャージバランスは、短ｐ型カラム領域３２ｂの深さ方向Ｚの長さＤｐ２、もしくは長ｐ型カラム領域３２ａの長手方向の幅Ｗｐ１１、またはその両方を変更することにより調整される。活性領域１０における並列ｐｎ層３を半導体基板４０のおもて面側で相対的にｐリッチにすることで、従来構造（図１５～１８参照）と比べて、活性領域１０の耐圧を低下させることができる。これによって、活性領域１０の耐圧をエッジ終端領域２０の耐圧よりも低くすることができる。また、活性領域１０の耐圧マージンを広げることができる。
また、活性領域１０において長ｐ型カラム領域３２ａと短ｐ型カラム領域３２ｂとが第２方向Ｙに交互に繰り返し隣接して配置されることで、ｐ型カラム領域３２（長ｐ型カラム領域３２ａ）の深さ方向Ｚの長さＤｐ１をｎ型カラム領域３１の深さ方向Ｚの長さＤｎ１と略同じにした通常のＳＪ構造と、ｐ型カラム領域３２（短ｐ型カラム領域３２ｂ）の深さ方向Ｚの長さＤｐ２をｎ型カラム領域３１の深さ方向Ｚの長さＤｎ１よりも短くした短ＳＪ構造と、が第２方向Ｙに並列接続された状態と等価となる。これによって、通常のＳＪ構造によるオン抵抗の低減と、短ＳＪ構造によるスイッチング特性の向上と、の両方を実現することができる。
短ｐ型カラム領域３２ｂの深さ方向Ｚの長さＤｐ２は、ゲートトレンチ７直下のｐ+型領域１１の深さ方向Ｚの長さＤｐ３よりも長ければよく、例えば、長ｐ型カラム領域３２ａの深さ方向Ｚの長さＤｐ１の３％程度まで短くてもよい。ｐ型カラム領域３２（長ｐ型カラム領域３２ａおよび短ｐ型カラム領域３２ｂ）の体積は、ｎ型カラム領域３１，３３の総体積の２０％以上９０％未満程度であることがよく、より好ましくはｎ型カラム領域３１，３３の総体積の５０％以上７０％以下程度であることがよい。
ｎ型カラム領域３１，３３の総体積に対してｐ型カラム領域３２の体積比率が２０％未満になると、活性領域１０における並列ｐｎ層３が過度にｎリッチとなり、耐圧が低下するため好ましくない。一方、ｎ型カラム領域３１，３３の総体積に対してｐ型カラム領域３２の体積比率が９０％を超えると、活性領域１０における並列ｐｎ層３が過度にｐリッチとなり、耐圧が低下するため好ましくない。また、ｎ型カラム領域３１，３３の総体積に対してｐ型カラム領域３２の体積比率を５０％以上７０％以下程度とすることで、ｐ+型領域１２とｐ型カラム領域３２との第１方向Ｘの所定の位置条件からずれた際の耐圧マージンを広げることができる。
深さ方向Ｚの長さＤｐ２の異なる２種類以上の短ｐ型カラム領域３２ｂを活性領域１０に配置することで、活性領域１０におけるｎ型カラム領域３１，３３とｐ型カラム領域３２とのチャージバランスを調整してもよい（図６参照）。長ｐ型カラム領域３２ａおよび２種類以上の短ｐ型カラム領域３２ｂは第２方向Ｙに規則的に配置される。２種類以上の各短ｐ型カラム領域３２ｂとｎ型バッファ領域２との間には、それぞれ短ｐ型カラム領域３２ｂからｎ型バッファ領域２までの深さ方向の長さに応じたｎ型カラム領域３３が配置される。
例えば、図６には、深さ方向Ｚの長さＤｐ２（Ｄｐ２－１，Ｄｐ２－２）の異なる２種類の短ｐ型カラム領域３２ｂ（３２ｂ－１，３２ｂ－２）を配置した場合を示す。短ｐ型カラム領域３２ｂ－１，３２ｂ－２とｎ型バッファ領域２との間にそれぞれｎ型カラム領域３３（３３－１，３３－２）が配置される。短ｐ型カラム領域３２ｂ－１，３２ｂ－２の深さ方向Ｚの長さＤｐ２－１，Ｄｐ２－２を、それぞれ長ｐ型カラム領域３２ａの深さ方向Ｚの長さＤｐ１の１／３程度および２／３程度としてもよい。
トレンチゲート構造は、ｐ型ベース領域（第１半導体領域）４、ｎ+型ソース領域（第２半導体領域）５、ｐ++型コンタクト領域６、ゲートトレンチ（トレンチ）７、ゲート絶縁膜８およびゲート電極９で構成される。ｐ型ベース領域４は、半導体基板４０のおもて面と並列ｐｎ層３との間に設けられている。ｐ型ベース領域４は、ｐ型エピタキシャル層４３の、ｎ+型ソース領域５およびｐ++型コンタクト領域６を除く部分である。ｐ型ベース領域４は、活性領域１０から外側へ後述する段差４４まで延在している。
ｎ+型ソース領域５およびｐ++型コンタクト領域６は、活性領域１０において半導体基板４０のおもて面とｐ型ベース領域４との間にそれぞれ選択的に設けられている。ｎ+型ソース領域５およびｐ++型コンタクト領域６は、ｐ型ベース領域４に接し、かつ半導体基板４０のおもて面に露出されている。半導体基板４０のおもて面に露出とは、ｎ+型ソース領域５およびｐ++型コンタクト領域６が半導体基板４０のおもて面の後述する第１面４０ａで後述するソース電極（第１電極）１５に接することである。
ｎ+型ソース領域５およびｐ++型コンタクト領域６は、例えば、ゲートトレンチ７の側壁に沿って、第２方向Ｙに直線状に延在している。ｎ+型ソース領域５は、ｐ++型コンタクト領域６よりもゲートトレンチ７側に配置され、ゲートトレンチ７の側壁のゲート絶縁膜８を介してゲート電極９に対向する。ｐ++型コンタクト領域６は設けられていなくてもよい。この場合、ｐ++型コンタクト領域６に代えて、ｐ型ベース領域４が半導体基板４０のおもて面の後述する第１面４０ａに露出される。
ｐ型ベース領域４と並列ｐｎ層３との間に、ｐ+型領域（第１，２の第２導電型高濃度領域）１１，１２がそれぞれ選択的に設けられている。ｐ+型領域１１，１２は、ｎ型エピタキシャル層４２の内部にイオン注入により形成された拡散領域である。ｐ+型領域１１，１２は、ソース電極１５に電気的に接続され、ＭＯＳＦＥＴのオフ時に空乏化して、ゲートトレンチ７の底面付近の電界を緩和させる機能を有する。ｐ+型領域１１，１２は、ゲートトレンチ７の側壁に沿って第２方向Ｙにストライプ状に延在する。
ｐ+型領域１１，１２間には、ｎ型カラム領域３１が延在する。ｐ+型領域１１，１２間においてｎ型カラム領域３１はｐ型ベース領域４まで延在し、ｐ型ベース領域４に接する。ｐ+型領域１１は、ｐ型ベース領域４と離れて配置され、深さ方向Ｚにゲートトレンチ７の底面に対向する。ｐ+型領域１１は、図示省略する部分でｐ+型領域１２に連結されている。ｐ+型領域１１は、深さ方向Ｚにｎ型カラム領域３１に対向して接している。ｐ+型領域１１は、ゲートトレンチ７の底面でゲート絶縁膜８に接していてもよい。
最も外側のｐ+型領域１１は、後述する段差４４よりも外側まで延在し、半導体基板４０のおもて面の後述する第２面４０ｂに露出されている。半導体基板４０のおもて面の後述する第２，３面４０ｂ，４０ｃに露出とは、半導体基板４０のおもて面上の層間絶縁膜１４に接することである。ｐ+型領域１２は、互いに隣り合うゲートトレンチ７間においてｐ型ベース領域４に接し、ｐ+型領域１１およびゲートトレンチ７と離れて設けられている。ｐ+型領域１２は、深さ方向Ｚにｐ型カラム領域３２に対向して接している。
互いに隣り合うゲートトレンチ７間において、ｐ+型領域１１，１２、ｐ型ベース領域４およびｎ型カラム領域３１との間に、これらの領域に接して、かつ第１方向Ｘにゲートトレンチ７の側壁に達するように、ｎ型電流拡散領域（不図示）が設けられていてもよい。ｎ型電流拡散領域は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（ＣＳＬ：Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ）である。ｎ型電流拡散領域の不純物濃度は、ｎ型カラム領域３１の不純物濃度以上である。
ゲートトレンチ７は、半導体基板４０のおもて面の後述する第１面４０ａから、深さ方向Ｚにｎ+型ソース領域５およびｐ型ベース領域４を貫通してｎ型カラム領域３１（ｎ型電流拡散領域を設けた場合にはｎ型電流拡散領域）に達する。ゲートトレンチ７の底面は、ｐ+型領域１１の内部で終端してもよい。ゲートトレンチ７は、半導体基板４０のおもて面に平行な方向（ここでは第２方向Ｙ）にストライプ状に延在する。ゲートトレンチ７の内部に、ゲート絶縁膜８を介してゲート電極９が設けられている。
層間絶縁膜１４は、半導体基板４０のおもて面の全面に設けられ、ゲート電極９を覆う。ソース電極１５は、層間絶縁膜１４のコンタクトホールにおいて半導体基板４０のおもて面の後述する第１面４０ａにオーミック接触し、ｐ型ベース領域４、ｎ+型ソース領域５およびｐ++型コンタクト領域６に電気的に接続されている。ドレイン電極（第２電極）１６は、半導体基板４０の裏面（ｎ+型出発基板４１の裏面）の全面に設けられ、ｎ+型ドレイン領域１に電気的に接続されている。
ｐ型エピタキシャル層４３の、エッジ終端領域２０の部分はエッチングにより除去され、半導体基板４０のおもて面に段差４４が形成されている。半導体基板４０のおもて面は、この段差４４を境にして、活性領域１０側の部分（第１面）４０ａよりもエッジ終端領域２０側の部分（第２面）４０ｂでｎ+型ドレイン領域１側に凹んでいる。半導体基板４０のおもて面の第２面４０ｂは、ｐ型エピタキシャル層４３が除去されることで露出されたｎ型エピタキシャル層４２の露出面である。
半導体基板４０のおもて面の第１面４０ａと第２面４０ｂとをつなぐ部分（第３面：段差４４のメサエッジ）４０ｃで、活性領域１０とエッジ終端領域２０とが素子分離される。エッジ終端領域２０において、半導体基板４０のおもて面と層間絶縁膜１４との間にフィールド酸化膜が設けられてもよい。エッジ終端領域２０において半導体基板４０のおもて面の表面領域には、活性領域１０から、ｐ型ベース領域４と、最も外側のゲートトレンチ７（７ａ）の底面に対向するｐ+型領域１１と、が延在する。
以降、ｐ型ベース領域４およびｐ+型領域１１のエッジ終端領域２０に延在する部分を、それぞれｐ型ベース延在部４ａおよびｐ+型延在部１１ａとする。ｐ型ベース延在部４ａおよびｐ+型延在部１１ａは、活性領域１０の周囲を囲む。半導体基板４０のおもて面の第１面４０ａとｐ型ベース延在部４ａとの間に、ｐ++型外周コンタクト領域（不図示）が設けられてもよい。ｐ++型外周コンタクト領域およびｐ型ベース延在部４ａは、層間絶縁膜１４のコンタクトホールにおいてソース電極１５に電気的に接続される。
ｐ+型延在部１１ａは、活性領域１０とエッジ終端領域２０との境界に沿って延在して、活性領域１０の周囲を囲む。ｐ+型延在部１１ａは、ｐ型ベース延在部４ａと並列ｐｎ層３との間に、これらに接して設けられている。ｐ+型延在部１１ａには、活性領域１０のすべてのｐ+型領域１１，１２の端部が連結されている。また、ｐ+型延在部１１ａは、半導体基板４０のおもて面の段差４４よりも外側へ延在して、半導体基板のおもて面の第２面４０ｂに露出されている。
活性領域１０と耐圧構造２１との間に、ゲートランナー（不図示）が設けられている。ゲートランナーは、半導体基板４０のおもて面の第１面４０ａ上にフィールド酸化膜（不図示）を介して設けられたゲートポリシリコン配線層を含む。ゲートポリシリコン配線層は、層間絶縁膜１４に覆われている。ゲートポリシリコン配線層には、活性領域１０のすべての単位セルの各ゲート電極９が連結される。ゲートランナーは、ゲート電極９とゲートパッド（電極パッド：不図示）とを電気的に接続する。
半導体基板４０のおもて面の第２面４０ｂの表面領域においてｎ型エピタキシャル層４２の内部に、耐圧構造２１を構成する複数のｐ型領域が選択的に設けられ、その外側に耐圧構造２１と離れてｎ+型チャネルストッパ領域２４が選択的に設けられている。耐圧構造２１は、例えば、不純物濃度の異なる２つのｐ型領域（ｐ-型領域２２、ｐ--型領域２３）を、活性領域１０から外側へ離れるほど不純物濃度の低いｐ型領域が配置されるように、活性領域１０の周囲を囲む同心状に互いに隣接して配置したダブルゾーンＪＴＥ構造である。
耐圧構造２１を構成する複数のｐ型領域のうちの最も内側のｐ-型領域２２は、半導体基板４０のおもて面に平行な方向にｐ+型延在部１１ａに接する。耐圧構造２１を構成する複数のｐ型領域は、ｐ+型延在部１１ａおよびｐ型ベース延在部４ａを介してソース電極１５の電位に固定されている。耐圧構造２１を構成する複数のｐ型領域とｎ+型チャネルストッパ領域２４とはｎ型エピタキシャル層４２へのイオン注入により形成された拡散領域であり、半導体基板４０のおもて面の第２面４０ｂに露出されている。
ｎ+型チャネルストッパ領域２４に代えて、ｐ+型チャネルストッパ領域（不図示）を配置してもよい。耐圧構造２１とｎ+型チャネルストッパ領域２４との間はＳＪ構造でない通常のｎ型ドリフト領域３４である。通常のｎ型ドリフト領域３４は、半導体基板４０のおもて面の第２面４０ｂおよび半導体基板４０の側面に露出されている。通常のｎ型ドリフト領域３４は、並列ｐｎ層３に接し、並列ｐｎ層３の周囲を囲む。通常のｎ型ドリフト領域３４の不純物濃度は、ｎ型カラム領域３１の不純物濃度以下である。
実施の形態１にかかる炭化珪素半導体装置５０の製造方法について説明する。まず、ｎ+型ドレイン領域１となるｎ+型出発基板（半導体ウエハ）４１のおもて面上に、並列ｐｎ層３を含むドリフト層を形成する。このとき、例えば、多段エピタキシャル方式を用いて、ドリフト層となるｎ型エピタキシャル層４２を複数段（複数回）に分けて多段にエピタキシャル成長させるごとに各ｎ型エピタキシャル層にアルミニウム（Ａｌ）等のｐ型不純物をイオン注入することで、並列ｐｎ層３のｐ型カラム領域３２（長ｐ型カラム領域３２ａおよび短ｐ型カラム領域３２ｂ）となる部分を選択的に形成する。
ｎ型エピタキシャル層４２の互いに隣り合うｐ型カラム領域３２間にイオン注入されずにｎ型のまま残る部分は、並列ｐｎ層３のｎ型カラム領域３１となる。ｎ型エピタキシャル層４２の短ｐ型カラム領域３２ｂ下に残る部分は、並列ｐｎ層３のｎ型カラム領域３３となる。ｎ型エピタキシャル層４２の、並列ｐｎ層３とｎ+型出発基板４１との間の部分の全域にイオン注入を行わずにｎ型バッファ領域２として残してもよい。以下、ｎ型バッファ領域２を設ける場合を例に説明する。並列ｐｎ層３とチップ端部（半導体チップとなる部分の端部）との間にイオン注入されずにｎ型のまま残る部分は、通常のｎ型ドリフト領域３４となる。
ｎ型カラム領域３１，３３をｎ型不純物のイオン注入により形成してもよい。この場合、ｎ型エピタキシャル層４２に代えて、ノンドープのエピタキシャル層やｎ-型エピタキシャル層を複数段に分けて多段にエピタキシャル成長させる。ノンドープのエピタキシャル層を多段にエピタキシャル成長させた場合、ｎ型バッファ領域２およびｎ型ドリフト領域３４はｎ型不純物のイオン注入により形成する。ｎ-型エピタキシャル層を多段にエピタキシャル成長させた場合、ｎ型カラム領域３１よりも不純物濃度の低いｎ型バッファ領域２およびｎ型ドリフト領域３４を形成することができる。
次に、イオン注入により、ｎ型エピタキシャル層４２の表面領域に、ｎ型カラム領域３１およびｐ型カラム領域３２にそれぞれ深さ方向Ｚに隣接してｐ+型領域１１，１２を選択的に形成する。また、ｐ+型領域１１と同時にｐ+型延在部１１ａを形成する。多段にエピタキシャル成長させたｎ型エピタキシャル層４２の最上段のｎ型エピタキシャル層にはｎ型カラム領域３１およびｐ型カラム領域３２を形成せずに、ｐ+型領域１１，１２およびｐ+型延在部１１ａのみを形成し、互いに隣り合うｐ+型領域１１，１２間にイオン注入によりｎ型電流拡散領域（不図示）を形成してもよい。
次に、ｎ型エピタキシャル層４２の上に、ｐ型ベース領域４となるｐ型エピタキシャル層４３をエピタキシャル成長させる。これによって、ｎ+型出発基板４１上にエピタキシャル層４２，４３が順に積層され、かつｎ型エピタキシャル層４２に並列ｐｎ層３を含む半導体基板（半導体ウエハ）４０が作製される。次に、ｐ型エピタキシャル層４３の、エッジ終端領域２０の部分をエッチングにより除去して、半導体基板４０のおもて面に、活性領域１０側の部分（第１面４０ａ）よりもエッジ終端領域２０側の部分（第２面４０ｂ）で低くした段差４４を形成する。
エッジ終端領域２０において新たに半導体基板４０のおもて面となった第２面４０ｂに、ｎ型エピタキシャル層４２が露出される。半導体基板４０のおもて面の、第１面４０ａと第２面４０ｂとの間の部分（第３面４０ｃ）は例えば第１，２面４０ａ，４０ｂに対して鈍角（傾斜面）をなしてもよいし、略直角（垂直面）をなしていてもよい。半導体基板４０のおもて面の第２，３面４０ｂ，４０ｃには、ｐ型ベース領域４およびｐ+型延在部１１ａが露出される。この段差４４を形成するエッチングにより、ｐ型エピタキシャル層４３とともにｎ型エピタキシャル層４２が若干除去されてもよい。
次に、イオン注入により、ｎ+型ソース領域５、ｐ++型コンタクト領域６、耐圧構造２１の複数のｐ型領域（ｐ-型領域２２、ｐ--型領域２３）、およびｎ+型チャネルストッパ領域２４をそれぞれ選択的に形成する。ｎ+型ソース領域５およびｐ++型コンタクト領域６は、ｐ型エピタキシャル層４３の表面領域にそれぞれ選択的に形成する。ｐ++型コンタクト領域６と同時にｐ++型外周コンタクト領域を形成してもよい。ｐ型エピタキシャル層４３の、ｎ+型ソース領域５、ｐ++型コンタクト領域６およびｐ++型外周コンタクト領域を除く部分がｐ型ベース領域４およびｐ型ベース延在部４ａとなる。
耐圧構造２１の複数のｐ型領域およびｎ+型チャネルストッパ領域２４は、エッジ終端領域２０における半導体基板４０のおもて面の第２面４０ｂに露出させたｎ型エピタキシャル層４２の表面領域にそれぞれ選択的に形成する。ｎ+型ソース領域５、ｐ++型コンタクト領域６、ｐ++型外周コンタクト領域、耐圧構造２１の複数のｐ型領域、およびｎ+型チャネルストッパ領域２４の形成順序は入れ替え可能である。また、半導体基板４０のおもて面の段差４４の形成前に、ｎ+型ソース領域５、ｐ++型コンタクト領域６およびｐ++型外周コンタクト領域を形成してもよい。
次に、エピタキシャル層４２，４３にイオン注入した不純物を活性化させるための熱処理を行う。この熱処理は、イオン注入により拡散領域を形成するごとに行ってもよい。次に、半導体基板４０のおもて面からｎ+型ソース領域５およびｐ型ベース領域４を貫通して、ｐ+型領域１１に対向するゲートトレンチ７を形成する。次に、一般的な方法により、ゲート絶縁膜８、ゲート電極９、層間絶縁膜１４、ソース電極１５およびドレイン電極１６を形成する。その後、半導体ウエハ（半導体基板４０）をダイシング（切断）して個々のチップ状に個片化することで、図１～５に示す炭化珪素半導体装置５０が完成する。
上述した実施の形態１にかかる炭化珪素半導体装置５０の製造方法において、多段エピタキシャル方式に代えて、トレンチ埋め込みエピタキシャル方式を用いて並列ｐｎ層３を形成してもよい。トレンチ埋め込みエピタキシャル方式を用いる場合、ｎ型エピタキシャル層４２に、長ｐ型カラム領域３２ａの深さ方向Ｚの長さＤｐ１と同じ深さのトレンチ（ＳＪトレンチ）と、短ｐ型カラム領域３２ｂの深さ方向Ｚの長さＤｐ２と同じ深さのＳＪトレンチと、を形成してｎ型カラム領域３１，３３となる部分を残し、これらのＳＪトレンチをｐ型カラム領域３２となるｐ型エピタキシャル層で埋め込んで並列ｐｎ層３を形成する。
以上、説明したように、実施の形態１によれば、活性領域において並列ｐｎ層のｐ型カラム領域の一部に他の部分（長ｐ型カラム領域）よりも深さ方向の長さの短い短ｐ型カラム領域を設けることで、活性領域における並列ｐｎ層を、半導体基板のおもて面側で相対的にｐリッチとし、半導体基板の裏面側で相対的にｎリッチとすることができる。活性領域における並列ｐｎ層の半導体基板のおもて面側で相対的にｐリッチとすることで、活性領域における短ｐ型カラム領域の底部の電界集中を大きくすることができるため、活性領域の耐圧をエッジ終端領域の耐圧よりも低くすることができる。
これによって、半導体基板の大半の面積（表面積）を占める面積の広い活性領域でアバランシェ降伏させることができ、エッジ終端領域でアバランシェ降伏が発生する従来構造と比べて破壊耐量を向上させることができる。活性領域における並列ｐｎ層の半導体基板のおもて面側で相対的にｎリッチとすることで、スイッチング特性を向上させることができる。また、実施の形態１によれば、長ｐ型カラム領域による通常のＳＪ構造で得られるオン抵抗の低減と、短ｐ型カラム領域による短ＳＪ構造で得られるスイッチング特性の向上と、の両方を実現することができる。
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の構造について説明する。図７，８は、実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。実施の形態２にかかる炭化珪素半導体装置５１を半導体基板（半導体チップ）４０のおもて面側から見たレイアウトは、実施の形態１（図１参照）と同様である。図７，８は、それぞれ図１の切断線Ａ１－Ａ１’および切断線Ｃ－Ｃ’における断面構造である。図７には、幅狭ｐ型カラム領域６１を第２方向Ｙから見た断面を示す。図８には、ｐ型カラム領域３２を第１方向Ｘから見た断面を示す。
実施の形態２にかかる炭化珪素半導体装置５１において、短ｐ型カラム領域３２ｂを第２方向Ｙから見た断面は実施の形態１（図３参照）と同じであり、ｎ型カラム領域３１を第１方向Ｘから見た断面は実施の形態１（図４参照）と同様であり、エッジ終端領域２０の構成は実施の形態１と同様である。実施の形態２にかかる炭化珪素半導体装置５１が実施の形態１にかかる炭化珪素半導体装置５０（図１～５）と異なる点は、活性領域１０において並列ｐｎ層６０のｐ型カラム領域３２を、第２方向Ｙに直線状に延在する一部（以下、幅狭ｐ型カラム領域とする）６１で短手方向の幅Ｗｐ２２を相対的に狭くした点である。
具体的には、実施の形態２において、並列ｐｎ層６０は、ｎ型カラム領域３１，３３，６２およびｐ型カラム領域３２（活性領域１０の幅狭ｐ型カラム領域６１および短ｐ型カラム領域３２ｂ、エッジ終端領域２０の長ｐ型カラム領域３２ａ）で構成される。並列ｐｎ層６０は、実施の形態１の並列ｐｎ層３と同様に、ｎ型カラム領域３１とｐ型カラム領域３２とを半導体基板４０のおもて面に平行な第１方向Ｘに交互に繰り返し隣接して配置したＳＪ構造である。ｎ型カラム領域３１，３３およびエッジ終端領域２０の長ｐ型カラム領域３２ａの構成は実施の形態１と同様である。
活性領域１０において、ｐ型カラム領域３２は、幅狭ｐ型カラム領域６１と短ｐ型カラム領域３２ｂとを第２方向Ｙに交互に繰り返し隣接して配置されてなる。幅狭ｐ型カラム領域６１は、半導体基板４０のおもて面側の部分６１ｂで短ｐ型カラム領域３２ｂの短手方向の幅Ｗｐ１－２と略同じ幅Ｗｐ２１であり、半導体基板４０の裏面側の部分６１ａで短ｐ型カラム領域３２ｂの短手方向の幅Ｗｐ１－２よりも狭い幅Ｗｐ２２となっている。幅狭ｐ型カラム領域６１は、の長手方向の幅Ｗｐ２３は、半導体基板４０のおもて面側の部分６１ｂおよび裏面側の部分６１ａともに略同じである。幅狭ｐ型カラム領域６１の、短手方向の幅Ｗｐ２１，Ｗｐ２２以外の構成は、実施の形態１（図２，３参照）の長ｐ型カラム領域３２ａと同様である。
短ｐ型カラム領域３２ｂの構成は、実施の形態１の長ｐ型カラム領域３２ａと同様である。幅狭ｐ型カラム領域６１とｎ型カラム領域３１との間には、これらの領域およびｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）に接してｎ型カラム領域６２が設けられている。幅狭ｐ型カラム領域６１の半導体基板４０の裏面側の部分６１ａの短手方向の幅Ｗｐ２２を相対的に狭くすることで、活性領域１０における並列ｐｎ層６０をさらに、半導体基板４０のおもて面側で相対的にｐリッチとし、かつ半導体基板４０の裏面側で相対的にｎリッチとすることができる。
幅狭ｐ型カラム領域６１の半導体基板４０の裏面側の短手方向の幅Ｗｐ２２の相対的に狭い部分６１ａは、短ｐ型カラム領域３２ｂとｎ型カラム領域３３との界面よりも半導体基板４０の裏面側に深い位置に設けられている。このため、実施の形態１と同様に、活性領域１０において、並列ｐｎ層６０の、短ｐ型カラム領域３２ｂとｎ型カラム領域３３との界面から半導体基板４０のおもて面側の部分においてはｎ型カラム領域３１とｐ型カラム領域３２とは概ねチャージバランスが保たれており、短ｐ型カラム領域３２ｂとｎ型カラム領域３３との界面よりも半導体基板４０の裏面側で相対的にｎリッチとなっている。
実施の形態２にかかる炭化珪素半導体装置５１の製造方法は、実施の形態１にかかる炭化珪素半導体装置５０の製造方法において、ｐ型カラム領域３２を形成するためのイオン注入用マスクの開口パターンを適宜変更すればよい。
以上、説明したように、実施の形態２によれば、ｐ型カラム領域の一部（幅狭ｐ型カラム領域の、短手方向の幅の狭い部分）の幅を相対的に狭くすることで、並列ｐｎ層をさらに、半導体基板のおもて面側で相対的にｐリッチとし、かつ半導体基板の裏面側で相対的にｎリッチとすることができる。これによって、活性領域におけるｎ型カラム領域とｐ型カラム領域とのチャージバランスを調整することができるため、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３にかかる炭化珪素半導体装置の構造について説明する。図９，１０は、実施の形態３にかかる炭化珪素半導体装置の構造を示す断面図である。実施の形態３にかかる炭化珪素半導体装置５２を半導体基板（半導体チップ）４０のおもて面側から見たレイアウトは、実施の形態１（図１参照）と同様である。図９，１０は、それぞれ図１の切断線Ａ１－Ａ１’および切断線Ｃ－Ｃ’における断面構造である。図９には、長ｐ型カラム領域３２ａ，７１を第２方向Ｙから見た断面を示す。図１０には、ｐ型カラム領域３２を第１方向Ｘから見た断面を示す。
実施の形態３にかかる炭化珪素半導体装置５２において、短ｐ型カラム領域３２ｂを第２方向Ｙから見た断面は実施の形態１（図３参照）と同様であり、ｎ型カラム領域３１を第１方向Ｘから見た断面は実施の形態１（図４参照）と同様であり、エッジ終端領域２０の構成は実施の形態１と同様である。実施の形態３にかかる炭化珪素半導体装置５２が実施の形態１にかかる炭化珪素半導体装置５０（図１～５参照）と異なる点は、活性領域１０において並列ｐｎ層７０のｐ型カラム領域３２の直下に、ｐ型カラム領域３２に接してｎ+型領域（第１導電型高濃度領域）７２を配置した点である。
実施の形態３において、並列ｐｎ層７０は、ｎ型カラム領域３１，３３およびｐ型カラム領域３２（活性領域１０の長ｐ型カラム領域７１および短ｐ型カラム領域３２ｂ、エッジ終端領域２０の長ｐ型カラム領域３２ａ）で構成される。並列ｐｎ層７０は、実施の形態１の並列ｐｎ層３と同様に、ｎ型カラム領域３１とｐ型カラム領域３２とを半導体基板４０のおもて面に平行な第１方向Ｘに交互に繰り返し隣接して配置したＳＪ構造である。ｎ型カラム領域３１，３３、活性領域１０の短ｐ型カラム領域３２ｂおよびエッジ終端領域２０の長ｐ型カラム領域３２ａの構成は実施の形態１と同様である。
ｎ+型領域７２は、活性領域１０において長ｐ型カラム領域７１とｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）との間に、これらの領域に接して設けられ、第２方向Ｙに点在している。ｎ+型領域７２の短手方向の幅および長手方向の幅はそれぞれ長ｐ型カラム領域７１の短手方向の幅Ｗｐ１－１および長手方向の幅Ｗｐ１１と略同じであり、ｎ+型領域７２はｎ型カラム領域３１，３３に接している。活性領域１０における長ｐ型カラム領域７１の深さ方向Ｚの長さＤｐ１１以外の構成は、エッジ終端領域２０における長ｐ型カラム領域３２ａと同様である。
活性領域１０における長ｐ型カラム領域７１の深さ方向Ｚの長さＤｐ１１は、ｎ+型領域７２の深さ方向Ｚの長さＤｐ１２の分だけ、エッジ終端領域２０における長ｐ型カラム領域３２ａの深さ方向Ｚの長さＤｐ１よりも短くなっている。長ｐ型カラム領域７１の深さ方向Ｚの長さＤｐ１１とは、長ｐ型カラム領域７１の、ｐ+型領域１２との界面からｎ+型領域７２との界面までの長さである。ｎ+型領域７２の深さ方向Ｚの長さＤｐ１２とは、ｎ+型領域７２の、長ｐ型カラム領域７１との界面からｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）との界面までの長さである。
実施の形態３にかかる炭化珪素半導体装置５２の製造方法は、実施の形態１にかかる炭化珪素半導体装置５０の製造方法において、多段エピタキシャル方式を用いてｎ型エピタキシャル層４２に長ｐ型カラム領域７１を形成する前に、ｎ型エピタキシャル層４２にイオン注入によりｎ+型領域７２を選択的に形成すればよい。または、トレンチ埋め込みエピタキシャル方式を用いてｎ型エピタキシャル層４２に並列ｐｎ層７０を形成する際に、ＳＪトレンチに長ｐ型カラム領域７１となるｐ型エピタキシャル層を埋め込む前に、当該ＳＪトレンチの底面の表面領域にイオン注入によりｎ+型領域７２を形成すればよい。
図１１，１２Ａ，１２Ｂは、実施の形態３にかかる炭化珪素半導体装置の別例を示す断面図である。図１１は、図１の切断線Ａ２－Ａ２’における断面構造である。図１２Ａ，１２Ｂには、図１の切断線Ｃ－Ｃ’における断面構造の別例を示す。図１１，１２Ａ，１２Ｂに示す実施の形態３にかかる炭化珪素半導体装置５３が図９，１０に示す実施の形態３にかかる炭化珪素半導体装置５２と異なる点は、ｎ+型領域７２を、短ｐ型カラム領域３２ｂとｎ型カラム領域３３との間に配置した点である。短ｐ型カラム領域３２ｂの直下のｎ+型領域７２は、短ｐ型カラム領域３２ｂとｎ型カラム領域３３との間に、これらの領域に接して設けられ、第２方向Ｙに点在している。
短ｐ型カラム領域３２ｂの直下のｎ+型領域７２は、短手方向の幅および長手方向の幅がそれぞれ短ｐ型カラム領域３２ｂの短手方向の幅Ｗｐ１－２および長手方向の幅Ｗｐ１２と略同じであり、長ｐ型カラム領域７１に接している。ｎ+型領域７２は、短ｐ型カラム領域３２ｂの直下のみに配置されてもよいし（図１１，１２Ａ参照）、長ｐ型カラム領域７１の直下と短ｐ型カラム領域３２ｂの直下との両方に配置されてもよい（図９，１１，１２Ｂ参照）。ｎ+型領域７２を長ｐ型カラム領域７１の直下に配置しない場合（図１２Ａ）、活性領域１０の長ｐ型カラム領域７１の深さ方向Ｚの長さＤｐ１１は、エッジ終端領域２０の長ｐ型カラム領域３２ａの深さ方向Ｚの長さＤｐ１と略同じである。
また、実施の形態３にかかる炭化珪素半導体装置５２，５３（図９～１１，１２Ａ，１２Ｂ参照）において、長ｐ型カラム領域７１直下のｎ+型領域７２は、半導体基板４０の裏面側へ突出してｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）の内部で終端していてもよい（不図示）。また、実施の形態３にかかる炭化珪素半導体装置５２，５３に実施の形態２の幅狭ｐ型カラム領域６１（図７，８参照）を適用して、長ｐ型カラム領域７１を、半導体基板４０のおもて面側よりも半導体基板４０の裏面側で短手方向の幅を相対的に狭くした幅狭ｐ型カラム領域としてもよい。
以上、説明したように、実施の形態３によれば、ｐ型カラム領域の直下にｎ+型領域を配置することで、並列ｐｎ層をさらに、半導体基板のおもて面側で相対的にｐリッチとし、かつ半導体基板の裏面側で相対的にｎリッチとすることができる。これによって、活性領域におけるｎ型カラム領域とｐ型カラム領域とのチャージバランスを調整することができるため、実施の形態１，２と同様の効果をさらに得ることができる。
（実施の形態４）
次に、実施の形態４にかかる炭化珪素半導体装置の構造について説明する。図１３，１４は、実施の形態４にかかる炭化珪素半導体装置の構造を示す断面図である。実施の形態４にかかる炭化珪素半導体装置５４を半導体基板（半導体チップ）４０のおもて面側から見たレイアウトは、実施の形態１（図１参照）と同様である。図１３，１４は、それぞれ図１の切断線Ａ２－Ａ２’および切断線Ｃ－Ｃ’における断面構造である。図１３には、短ｐ型カラム領域３２ｂ，８１を第２方向Ｙから見た断面を示す。図１４には、ｐ型カラム領域３２を第１方向Ｘから見た断面を示す。
実施の形態４にかかる炭化珪素半導体装置５４において、長ｐ型カラム領域３２ａを第２方向Ｙから見た断面は実施の形態１（図２参照）と同様であり、ｎ型カラム領域３１を第１方向Ｘから見た断面は実施の形態１（図４参照）と同様であり、活性領域１０の構成は実施の形態１と同様である。実施の形態４にかかる炭化珪素半導体装置５４が実施の形態１にかかる炭化珪素半導体装置５０（図１～５参照）と異なる点は、並列ｐｎ層８０のｐ型カラム領域３２を、エッジ終端領域２０において第２方向Ｙに直線状に延在する一部（後述する短ｐ型カラム領域８１）で他の部分（長ｐ型カラム領域３２ａ）よりも深さ方向Ｚの長さＤｐ２２を短くした点である。
実施の形態４において、並列ｐｎ層８０は、ｎ型カラム領域３１，３３，８２およびｐ型カラム領域３２（活性領域１０の長ｐ型カラム領域３２ａおよび短ｐ型カラム領域３２ｂ、エッジ終端領域２０の長ｐ型カラム領域３２ａおよび短ｐ型カラム領域８１）で構成される。並列ｐｎ層８０は、実施の形態１の並列ｐｎ層３と同様に、ｎ型カラム領域３１とｐ型カラム領域３２とを半導体基板４０のおもて面に平行な第１方向Ｘに交互に繰り返し隣接して配置したＳＪ構造である。ｎ型カラム領域３１，３３、活性領域１０の長ｐ型カラム領域３２ａおよび短ｐ型カラム領域３２ｂは実施の形態１と同様である。
エッジ終端領域２０において、ｐ型カラム領域３２は、長ｐ型カラム領域３２ａと短ｐ型カラム領域８１とを第２方向Ｙに交互に繰り返し隣接して配置されてなる。短ｐ型カラム領域８１は、深さ方向Ｚにｎ型バッファ領域２（ｎ型バッファ領域２を設けない場合はｎ+型ドレイン領域１）に達していない。短ｐ型カラム領域８１とｎ型バッファ領域２との間には、これらの領域、長ｐ型カラム領域３２ａおよびｎ型カラム領域３１に接してｎ型カラム領域８２が設けられている。短ｐ型カラム領域８１の深さ方向Ｚの長さＤｐ２２は、活性領域１０の短ｐ型カラム領域３２ｂの深さ方向Ｚの長さＤｐ２よりも長い。
エッジ終端領域２０において、短ｐ型カラム領域８１の深さ方向Ｚの長さＤｐ２２とは、短ｐ型カラム領域８１の、耐圧構造２１またはｐ+型延在部１１ａとの界面からｎ型カラム領域８２との界面までの長さである。短ｐ型カラム領域８１の短手方向の幅および長手方向の幅は、それぞれ活性領域１０の短ｐ型カラム領域３２ｂの短手方向の幅Ｗｐ１－２および長手方向の幅Ｗｐ１２と同じである。エッジ終端領域２０の長ｐ型カラム領域３２ａの構成は、活性領域１０の長ｐ型カラム領域３２ａの構成と同様である。長ｐ型カラム領域３２ａの上端部と、短ｐ型カラム領域８１の上端部と、は略同じ深さに位置する。
エッジ終端領域２０において、並列ｐｎ層８０は、半導体基板４０のおもて面側にのみ配置された短ｐ型カラム領域８１によって半導体基板４０のおもて面側で相対的にｐリッチとなり、かつ半導体基板４０の裏面側に深さ方向Ｚに短ｐ型カラム領域８１に対向して配置されたｎ型カラム領域８２によって半導体基板４０の裏面側で相対的にｎリッチとなっている。エッジ終端領域２０におけるｎ型カラム領域３１とｐ型カラム領域３２とのチャージバランスは、短ｐ型カラム領域８１の深さ方向Ｚの長さＤｐ２２、もしくは長ｐ型カラム領域３２ａの長手方向の幅Ｗｐ１１、またはその両方を変更することにより調整される。
実施の形態４におけるエッジ終端領域２０において、ｐリッチとは、ｐ型カラム領域３２（長ｐ型カラム領域３２ａおよび短ｐ型カラム領域８１）のキャリア濃度と短手方向の幅Ｗｐ１との積で表されるチャージ量が、ｎ型カラム領域３１，８２のキャリア濃度と短手方向の幅Ｗｎ１との積で表されるチャージ量よりも多いことである。ｎリッチとは、ｎ型カラム領域３１，８２のキャリア濃度と短手方向の幅Ｗｎ１との積で表されるチャージ量が、ｐ型カラム領域３２（長ｐ型カラム領域３２ａおよび短ｐ型カラム領域８１）のキャリア濃度と短手方向の幅Ｗｐ１との積で表されるチャージ量よりも多いことである。
エッジ終端領域２０における並列ｐｎ層８０を半導体基板４０のおもて面側で相対的にｐリッチにすることで、エッジ終端領域２０におけるｐ型カラム領域３２を長ｐ型カラム領域３２ａのみで構成する場合と比べて、エッジ終端領域２０の耐圧を低下させることができるため、エッジ終端領域２０の耐圧マージンを広げることができる。エッジ終端領域２０の短ｐ型カラム領域８１の深さ方向Ｚの長さＤｐ２２を活性領域１０の短ｐ型カラム領域３２ｂの深さ方向Ｚの長さＤｐ２よりも長くすることで、並列ｐｎ層８０の半導体基板４０の裏面側の部分は、エッジ終端領域２０よりも活性領域１０でｎリッチとなる。
また、エッジ終端領域２０の短ｐ型カラム領域８１の深さ方向Ｚの長さＤｐ２２を活性領域１０の短ｐ型カラム領域３２ｂの深さ方向Ｚの長さＤｐ２よりも長くすることで、並列ｐｎ層８０のｎ型カラム領域３１とｐ型カラム領域３２とのチャージバランスが概ね保たれている部分の深さ方向Ｚの長さが、活性領域１０よりもエッジ終端領域２０で長くなる。このため、エッジ終端領域２０のｐ型カラム領域３２に短ｐ型カラム領域８１を設けたとしても、実施の形態１と同様に活性領域１０の耐圧をエッジ終端領域２０の耐圧よりも低くすることができる。
実施の形態４にかかる炭化珪素半導体装置５４の製造方法は、実施の形態１にかかる炭化珪素半導体装置５０の製造方法において、ｐ型カラム領域３２を形成するためのイオン注入用マスクの開口パターンを適宜変更すればよい。
実施の形態２，３にかかる炭化珪素半導体装置５１～５３（図７～１１，１２Ａ，１２Ｂ）に実施の形態４を適用し、エッジ終端領域２０において並列ｐｎ層６０，７０を長ｐ型カラム領域３２ａおよび短ｐ型カラム領域８１で構成してもよい。
以上、説明したように、実施の形態４によれば、実施の形態１と同様の効果を得ることができるとともに、エッジ終端領域の耐圧マージンを広げることができる。
以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、ＭＯＳＦＥＴに限らず、トレンチゲート構造を備えたさまざまな構成の炭化珪素半導体装置に適用することが可能である。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
１ ｎ+型ドレイン領域
２ ｎ型バッファ領域
３，６０，７０，８０ 並列ｐｎ層
４ ｐ型ベース領域
４ａ ｐ型ベース延在部
５ ｎ+型ソース領域
６ ｐ++型コンタクト領域
７ ゲートトレンチ
８ ゲート絶縁膜
９ ゲート電極
１０ 活性領域
１１ ゲートトレンチ直下のｐ+型領域
１１ａ ｐ+型延在部
１２ 互いに隣り合うゲートトレンチ間のｐ+型領域
１４ 層間絶縁膜
１５ ソース電極
１６ ドレイン電極
２０ エッジ終端領域
２１ 耐圧構造
２２ ｐ-型領域
２３ ｐ--型領域
２４ ｎ+型チャネルストッパ領域
３１，３３，６２，８２ ｎ型カラム領域
３２ ｐ型カラム領域
３２ａ，７１ 長ｐ型カラム領域
３２ｂ，３２ｂ－１，３２ｂ－２，８１ 短ｐ型カラム領域
３４ 通常のｎ型ドリフト領域
４０ 半導体基板
４０ａ～４０ｃ 半導体基板のおもて面
４１ ｎ+型出発基板
４２ ｎ型エピタキシャル層
４３ ｐ型エピタキシャル層
４４ 半導体基板のおもて面の段差
５０～５４ 炭化珪素半導体装置
６１ 幅狭ｐ型カラム領域
６１ａ，６１ｂ 幅狭ｐ型カラム領域の一部分
７２ ｐ型カラム領域直下のｎ+型領域
Ｄｎ１ ｎ型カラム領域の深さ方向の長さ
Ｄｐ１，Ｄｐ１１ 長ｐ型カラム領域の深さ方向の長さ
Ｄｐ２，Ｄｐ２－１，Ｄｐ２－２，Ｄｐ２２ 短ｐ型カラム領域の深さ方向の長さ
Ｄｐ３ ゲートトレンチ直下のｐ+型領域の深さ方向Ｚの長さ
Ｄｐ１２ 長ｐ型カラム領域直下のｎ+型領域の深さ方向の長さ
Ｗｎ１ ｎ型カラム領域の短手方向の幅
Ｗｐ１ ｐ型カラム領域の短手方向の幅
Ｗｐ１－１ 長ｐ型カラム領域の短手方向の幅
Ｗｐ１－２ 短ｐ型カラム領域の短手方向の幅
Ｗｐ１１ 長ｐ型カラム領域の長手方向の幅
Ｗｐ１２ 短ｐ型カラム領域の長手方向の幅
Ｗｐ２１，Ｗｐ２２ 幅狭ｐ型カラム領域の短手方向の幅
Ｗｐ２３ 幅狭ｐ型カラム領域長手方向の幅
Ｘ 半導体基板のおもて面に平行な第１方向
Ｙ 半導体基板のおもて面に平行でかつ第１方向と直交する第２方向
Ｚ 深さ方向

Claims (12)

  1. 炭化珪素からなる半導体基板に設けられた活性領域と、
    前記活性領域の周囲を囲む終端領域と、
    前記半導体基板の内部に設けられた、第１導電型カラム領域と第２導電型カラム領域とを前記半導体基板の第１主面に平行な第１方向に交互に繰り返し隣接して配置した並列ｐｎ層と、
    前記第１主面と前記並列ｐｎ層との間に設けられた所定の素子構造と、
    前記第１主面に設けられ、前記素子構造に電気的に接続された第１電極と、
    前記半導体基板の第２主面に設けられた第２電極と、
    を備え、
    前記第１導電型カラム領域および前記第２導電型カラム領域は、前記活性領域から前記終端領域にわたって、前記第１主面に平行でかつ前記第１方向と直交する第２方向にストライプ状に延在し、
    前記第１導電型カラム領域の不純物濃度は、前記活性領域から前記終端領域にわたって一様であり、
    前記第２導電型カラム領域の不純物濃度は、前記第１導電型カラム領域の不純物濃度と同じで、かつ前記活性領域から前記終端領域にわたって一様であり、
    前記第２導電型カラム領域は、前記活性領域において前記第２方向に直線状に延在する一部に他の部分よりも深さ方向の長さの短い短カラム領域を有し、
    前記並列ｐｎ層は、前記活性領域において、前記第１主面側で相対的にｐリッチとなっており、かつ前記第２主面側で相対的にｎリッチとなっていることを特徴とする炭化珪素半導体装置。
  2. 前記並列ｐｎ層の前記第２主面側の部分は、前記終端領域よりも前記活性領域でｎリッチとなっていることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記短カラム領域は、
    前記活性領域および前記終端領域に設けられており、
    前記活性領域で前記終端領域よりも深さ方向の長さが短くなっていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記並列ｐｎ層は、前記終端領域において、前記第１主面側で相対的にｐリッチとなっており、かつ前記第２主面側で相対的にｎリッチとなっていることを特徴とする請求項３に記載の炭化珪素半導体装置。
  5. 前記第２導電型カラム領域は、前記短カラム領域と前記他の部分とを前記第２方向に交互に繰り返し隣接して配置してなることを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
  6. 前記第２導電型カラム領域は、前記活性領域において、深さ方向の長さの異なる２種類以上の前記短カラム領域と、前記他の部分と、を前記第２方向に規則的に配置してなることを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
  7. 前記短カラム領域は、前記第１方向に他の前記第２導電型カラム領域の前記短カラム領域と隣り合うことを特徴とする請求項１～６のいずれか一つに記載の炭化珪素半導体装置。
  8. 前記短カラム領域は、前記第１方向に他の前記第２導電型カラム領域の前記他の部分と隣り合うことを特徴とする請求項１～６のいずれか一つに記載の炭化珪素半導体装置。
  9. 前記第２導電型カラム領域の前記他の部分は、前記第１主面側よりも前記第２主面側で短手方向の幅が狭くなっていることを特徴とする請求項１～８のいずれか一つに記載の炭化珪素半導体装置。
  10. 前記第２導電型カラム領域の前記第２主面側の端部に設けられた、前記第１導電型カラム領域よりも不純物濃度の高い第１導電型高濃度領域をさらに備えることを特徴とする請求項１～９のいずれか一つに記載の炭化珪素半導体装置。
  11. 前記第２導電型カラム領域の前記他の部分の深さ方向の深さは、前記第１導電型カラム領域の深さ方向の深さと同じであることを特徴とする請求項１～１０のいずれか一つに記載の炭化珪素半導体装置。
  12. 前記素子構造は、
    前記第１主面と前記並列ｐｎ層との間に設けられた第２導電型の第１半導体領域と、
    前記第１主面と前記第１半導体領域との間に選択的に設けられた第１導電型の第２半導体領域と、
    前記第２半導体領域および前記第１半導体領域を貫通して前記第１導電型カラム領域に達するトレンチと、
    前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
    前記トレンチの底面と前記第１導電型カラム領域との間に、前記第１半導体領域と離れて設けられた、前記第１半導体領域よりも不純物濃度の高い第１の第２導電型高濃度領域と、
    前記第１半導体領域と前記第２導電型カラム領域との間に、前記第１半導体領域および前記第２導電型カラム領域に接して、かつ前記トレンチおよび前記第１の第２導電型高濃度領域と離れて設けられた、前記第１半導体領域よりも不純物濃度の高い第２の第２導電型高濃度領域と、を備え、
    前記第１電極は、前記第２半導体領域および前記第１半導体領域に電気的に接続され、
    前記短カラム領域の深さ方向の長さは、前記第１の第２導電型高濃度領域の深さ方向の長さよりも長いことを特徴とする請求項１～１１のいずれか一つに記載の炭化珪素半導体装置。
JP2022028626A 2022-02-25 2022-02-25 炭化珪素半導体装置 Pending JP2023124694A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022028626A JP2023124694A (ja) 2022-02-25 2022-02-25 炭化珪素半導体装置
US18/170,767 US20230275122A1 (en) 2022-02-25 2023-02-17 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022028626A JP2023124694A (ja) 2022-02-25 2022-02-25 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2023124694A true JP2023124694A (ja) 2023-09-06

Family

ID=87761236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022028626A Pending JP2023124694A (ja) 2022-02-25 2022-02-25 炭化珪素半導体装置

Country Status (2)

Country Link
US (1) US20230275122A1 (ja)
JP (1) JP2023124694A (ja)

Also Published As

Publication number Publication date
US20230275122A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
US20150179764A1 (en) Semiconductor device and method for manufacturing same
JP5867606B2 (ja) 半導体装置および半導体装置の製造方法
JP5745954B2 (ja) 半導体装置およびその製造方法
US10453917B2 (en) Method of manufacturing semiconductor device
US11322607B2 (en) Semiconductor device
US11139376B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7505217B2 (ja) 超接合半導体装置および超接合半導体装置の製造方法
TWI741185B (zh) 半導體裝置及半導體裝置之製造方法
US20190140095A1 (en) Semiconductor device
JP5741642B2 (ja) 半導体装置
JP4997715B2 (ja) 半導体装置およびその製造方法
JP5374886B2 (ja) 半導体装置
JP2023124694A (ja) 炭化珪素半導体装置
JP2023132670A (ja) 炭化珪素半導体装置
JP7294467B2 (ja) 半導体装置
US20230326961A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2007096344A (ja) 超接合半導体素子の製造方法
JP2023088816A (ja) 炭化珪素半導体装置
JP2024073333A (ja) 炭化珪素半導体装置
JP2023173412A (ja) 炭化珪素半導体装置
JP2024009372A (ja) 超接合半導体装置
KR20220121391A (ko) 슈퍼정션 반도체 소자 및 제조방법
JP2023139377A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2023114930A (ja) 炭化珪素半導体装置
JP2023173420A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20221109