JP2023110417A - 半導体積層物、および半導体積層物の製造方法 - Google Patents

半導体積層物、および半導体積層物の製造方法 Download PDF

Info

Publication number
JP2023110417A
JP2023110417A JP2022011846A JP2022011846A JP2023110417A JP 2023110417 A JP2023110417 A JP 2023110417A JP 2022011846 A JP2022011846 A JP 2022011846A JP 2022011846 A JP2022011846 A JP 2022011846A JP 2023110417 A JP2023110417 A JP 2023110417A
Authority
JP
Japan
Prior art keywords
type layer
concentration
gas
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022011846A
Other languages
English (en)
Inventor
奨太 金木
Shota Kaneki
序章 藤倉
Hajime Fujikura
泰一郎 今野
Taichiro Konno
健司 木村
Kenji Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2022011846A priority Critical patent/JP2023110417A/ja
Priority to CN202211603466.1A priority patent/CN116525409A/zh
Priority to US18/102,138 priority patent/US20230245885A1/en
Publication of JP2023110417A publication Critical patent/JP2023110417A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ｐ型層を有する高品質な半導体積層物を得る。【解決手段】半導体積層物は、基板と、基板の上方に設けられ、Ｍｇを含むＩＩＩ族窒化物を有するｐ型層と、を備え、ｐ型層中のＣ濃度は、５×１０１５ｃｍ－３未満であり、ｐ型層中のＯ濃度は、５×１０１５ｃｍ－３未満であり、ｐ型層中のＳｉ濃度は、１×１０１５ｃｍ－３未満であり、ｐ型層中のＦ濃度は、１×１０１４ｃｍ－３以上である。【選択図】図１

Description

本発明は、半導体積層物、および半導体積層物の製造方法に関する。
ｐ型のＩＩＩ族窒化物の結晶を得る製造方法として、様々な方法が開示されている（例えば、特許文献１、２、および非特許文献１）。
国際公開第２００８／１１７７５０号 国際公開第２００４／０６１９２３号
Ｙ．Ｍｏｒｉ ｅｔ ａｌ．：Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ５８， ＳＣ０８０３ （２０１９）
本発明の目的は、ｐ型層を有する高品質な半導体積層物を得ることにある。
本発明の一態様によれば、
基板と、
前記基板の上方に設けられ、Ｍｇを含むＩＩＩ族窒化物を有するｐ型層と、
を備え、
前記ｐ型層中のＣ濃度は、５×１０１５ｃｍ－３未満であり、
前記ｐ型層中のＯ濃度は、５×１０１５ｃｍ－３未満であり、
前記ｐ型層中のＳｉ濃度は、１×１０１５ｃｍ－３未満であり、
前記ｐ型層中のＦ濃度は、１×１０１４ｃｍ－３以上である
半導体積層物が提供される。
本発明の他の態様によれば、
基板と、
前記基板上に設けられ、ＩＩＩ族窒化物を有する下地層と、
前記下地層上に設けられ、Ｍｇを含むＩＩＩ族窒化物を有するｐ型層と、
を備え、
前記下地層および前記ｐ型層のそれぞれにおけるＣ濃度は、５×１０１５ｃｍ－３未満であり、
前記下地層および前記ｐ型層のそれぞれにおけるＯ濃度は、５×１０１５ｃｍ－３未満であり、
前記ｐ型層中のＳｉ濃度は、１×１０１５ｃｍ－３未満であり、
前記下地層および前記ｐ型層の界面付近の両側を比較したＭｇ濃度の比率Ｂ／Ａは、１００以上である、
ただし、
前記Ａは、前記界面から厚さ方向へ前記下地層側に１００ｎｍの位置におけるＭｇ濃度であり、
前記Ｂは、前記界面から厚さ方向へ前記ｐ型層側に１００ｎｍの位置におけるＭｇ濃度である
半導体積層物が提供される。
本発明の更に他の態様によれば、
基板を準備するとともに、前記基板を収容したハイドライド気相成長装置を準備する工程と、
前記ハイドライド気相成長装置により、前記基板の上方に、Ｍｇを含むＩＩＩ族窒化物を有するｐ型層を成長させる工程と、
を備え、
前記ｐ型層を成長させる工程では、
ハロゲン含有ガスによりＭｇＦ２をエッチングしながら輸送することで、前記ｐ型層中にＭｇをドープする
半導体積層物の製造方法が提供される。
本発明によれば、ｐ型層を有する高品質な半導体積層物を得ることができる。
本発明の第１実施形態に係る半導体積層物を示す概略断面図である。 ＨＶＰＥ装置の概略構成図であり、反応容器内で結晶成長工程を実行中の様子を示している。 ＨＶＰＥ装置の概略構成図であり、反応容器の炉口を開放させた状態を示している。 本発明の第２実施形態に係る半導体積層物を示す概略断面図である。 サンプルＡおよびサンプルＢ１の半導体積層物におけるＳＩＭＳの深さプロファイルを示す図である。 サンプルＡ、サンプルＢ１～３の半導体積層物におけるＭｇ濃度に対するホール濃度を示す図である。 サンプルＡ、サンプルＢ１～３の半導体積層物におけるＭｇ濃度に対するＭｇの活性化率を示す図である。
＜発明者が得た知見＞
従来では、工業的なｐ型のＩＩＩ族窒化物半導体の成長方法として、主に有機金属気相成長法（ＭＯＣＶＤ法）が用いられてきた。
ＭＯＣＶＤ法では、例えば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）がドーパントとして用いられる。これにより、Ｍｇ濃度を比較的容易に制御することができる。また、ＭＯＣＶＤ法では、アクセプタを補償するシリコン（Ｓｉ）または酸素（Ｏ）などのｎ型不純物を低濃度に制御することができる。これらの結果、ＭＯＣＶＤ法で成長されたｐ型窒化物半導体では、１０１５～１０１８ｃｍ－３の広いホール濃度の範囲を実現することが可能となる。
しかしながら、ＭＯＣＶＤ法では、各種有機原料ガスに起因して、ｐ型層への炭素（Ｃ）の混入を抑制することが困難であった。ＭＯＣＶＤ法でも１０１５台のホール濃度は実現可能であったが、Ｃによるキャリア補償の影響に起因して、低いホール濃度の制御が困難となっていた。
一方で、他の成長方法では、以下のような課題が生じていた。
例えば、アモノサーマル法として、補償ドナーとなるＯなどの不純物の混入を抑制した技術が特許文献２に開示されている。しかしながら、アモノサーマル法は、主にバルク結晶を得るための技術であり、薄膜を成長させることが困難であった。これは、Ｇａ溶液中でＧａＮが溶け出してしまうメルトバックと呼ばれる現象や、昇温・昇圧過程での成長などが無視できないためである。このため、アモノサーマル法では、厚さが薄いｐ型層を有する積層物を製造することが困難となっていた。また、上述と同様の理由のため、複数層を有する積層物を製造することが困難となっていた。
さらに、アモノサーマル法では、そのプロセスに起因して、補償ドナーとしてのＯが高濃度に混入していた。このため、特に低いホール濃度を有するｐ型の窒化物半導体を実現することは非常に困難となっていた。
また、例えば、フラックス法として、ｐ型層を有する積層物の成長に関する技術が非特許文献１に開示されている。しかしながら、フラックス法においても、そのプロセスに起因して、補償ドナーとしてのＯが高濃度に混入していた。このため、特に低いホール濃度を有するｐ型の窒化物半導体を実現することは非常に困難となっていた。
また、例えば、従来のハイドライド気相成長法（ＨＶＰＥ法）では、成長装置の主要部分に石英が用いられてきた。このため、従来のＨＶＰＥ法では、石英から生じるＳｉまたはＯが高濃度に混入していた。たとえＨＶＰＥ法によりｐ型の窒化物半導体が得られたとしても、補償ドナーとしてのＳｉまたはＯが混入するため、特に低いホール濃度を有するｐ型の窒化物半導体を実現することは困難となっていた。
さらに、従来のＨＶＰＥ法では、ドーパントに起因した課題も生じる可能性があった。
例えば、ドーパントとして金属Ｍｇを用いる場合では、反応容器内の８００℃程度となる領域に金属Ｍｇを設置し、金属Ｍｇを蒸気の状態で成長部まで輸送していた。このとき、金属Ｍｇが高温反応領域を構成する石英と反応するため、ドーパントの輸送が困難となっていた。
また、例えば、ドーパントとして酸化マグネシウム（ＭｇＯ）を用いる場合では、比較的容易にＭｇの輸送が可能である。しかしながら、ドーパントに含まれる補償ドナーとしてのＯが結晶中に混入するため、特に低いホール濃度を有するｐ型の窒化物半導体を実現することは困難となっていた。
また、例えば、ドーパントとして窒化マグネシウム（Ｍｇ３Ｎ２）を用いる場合では、比較的容易にＭｇの輸送が可能である。しかしながら、反応容器内に配置されたＭｇ３Ｎ２から常時Ｍｇ含有ガスが供給されるため、非ｐ型層を成長する際にもＭｇが一定量取り込まれてしまっていた。
そこで、本発明者等は、従来の製造方法におけるｐ型窒化物半導体成長の上記課題を解決するため、鋭意検討を行った。その結果、本発明者等によって発明された高純度の窒化物半導体を得るＨＶＰＥ法の技術（特開２０１８－０７０４０５号公報）に加え、フッ化マグネシウム（ＭｇＦ２）をドーパントとして使用することで、広い範囲に亘ったホール濃度を安定的に制御することができることを見出した。
以下の実施形態は、本発明者等が見出した上記知見に基づくものである。
＜本発明の第１実施形態＞
以下、本発明の第１実施形態について図面を参照しながら説明する。
（１）半導体積層物
図１を参照し、本実施形態に係る半導体積層物１について説明する。図１は、本実施形態に係る半導体積層物を示す概略断面図である。
図１に示すように、本実施形態の半導体積層物１は、半導体装置を製造する際に用いられる円板状の積層体として構成されている。具体的には、半導体積層物１は、例えば、半導体装置としてｐｎ接合ダイオードを製造するための積層体として構成されている。
具体的には、半導体積層物１は、例えば、基板１０と、下地層２０と、ｐ型層３０と、を有している。
［基板］
基板１０は、ＩＩＩ族窒化物半導体の単結晶からなっている。本実施形態の基板１０は、例えば、窒化ガリウム（ＧａＮ）の単結晶からなっている。
基板１０の主面（上面）の面方位は、例えば、（０００１）面（＋ｃ面、Ｇａ極性面）である。なお、基板１０を構成するＧａＮ結晶は、基板１０の主面に対して所定のオフ角を有していても良い。オフ角とは、基板１０の主面の法線方向と、基板１０を構成するＧａＮ結晶の主軸（ｃ軸）とのなす角度のことをいう。具体的には、基板１０のオフ角は、例えば、０°以上１．２°以下である。
なお、基板１０の主面は、エピレディ面であり、基板１０の主面の二乗平均平方根粗さ（ＲＭＳ）は、例えば、１０ｎｍ以下、好ましくは１ｎｍ以下である。なお、ここでいう「ＲＭＳ」は、原子間力顕微鏡（ＡＦＭ）にて２０μｍ角エリアを測定した際のＲＭＳを意味している。
また、基板１０の直径は、特に制限されるものではないが、例えば、２５ｍｍ以上、好ましくは５０ｍｍ以上、より好ましくは１００ｍｍ以上である。基板１０の直径が２５ｍｍ以上、好ましくは５０ｍｍ以上、より好ましくは１００ｍｍ以上であることにより、半導体装置の生産性を向上させることができる。
また、基板１０の厚さは、例えば、１５０μｍ以上２ｍｍ以下である。基板１０の厚さが１５０μｍ以上であることで、基板１０の機械的強度を確保し、基板１０を自立させることができる。
基板１０の導電型は、特に限定されるものではないが、例えば、ｎ型である。基板１０中のｎ型不純物としては、例えば、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）が挙げられる。本実施形態では、例えば、基板１０中のｎ型不純物はＳｉであり、基板１０中のＳｉ濃度は１×１０１８ｃｍ－３以上３×１０２０ｃｍ－３以下である。
［下地層］
下地層２０は、例えば、基板１０上に設けられ、ＩＩＩ族窒化物半導体を有し、ＩＩＩ族窒化物半導体の単結晶からなっていることが好ましい。本実施形態の下地層２０は、例えば、後述の製造方法によりエピタキシャル成長されたＧａＮの単結晶からなっている。
下地層２０の導電型は、特に限定されるものではないが、例えば、ｎ型である。下地層２０中のｎ型不純物としては、例えば、ＳｉまたはＧｅが挙げられる。本実施形態では、下地層２０中のｎ型不純物は例えばＳｉであり、下地層２０中のＳｉ濃度は、例えば、５×１０１４ｃｍ－３以上３×１０１９ｃｍ－３以下である。ＭＯＣＶＤ法では、上述のように不純物としてのＣの混入が避けられず、低い自由電子濃度が得られ難かった。これに対し、本実施形態では、後述のＨＶＰＥ法により、下地層２０中のＳｉ濃度を低くしつつ、自由電子濃度を安定的に低くすることができる。これにより、高耐圧を有する半導体装置を安定的に製造することが可能となる。
本実施形態では、後述の製造方法により、下地層２０中のｎ型不純物以外の各不純物濃度が、ＳＩＭＳの測定限界（検出下限値）未満となっている。
具体的には、ＳＩＭＳの深さプロファイル分析により測定した下地層２０中のＣ濃度およびＯ濃度のそれぞれは、５×１０１５ｃｍ－３未満である。
また、ＳＩＭＳの深さプロファイル分析により測定した下地層２０中の鉄（Ｆｅ）濃度およびボロン（Ｂ）濃度のそれぞれは、１×１０１５ｃｍ－３未満である。
また、本実施形態の下地層２０は、後述のＨＶＰＥ法により成長されたものであるため、ナトリウム（Ｎａ）、リチウム（Ｌｉ）等のアルカリ金属をフラックスとして用いるフラックス法により成長させたものではない。そのため、本実施形態の下地層２０は、ＮａやＬｉ等のアルカリ金属元素を実質的に含んでいない。
さらに、本実施形態の下地層２０中には、ヒ素（Ａｓ）、塩素（Ｃｌ）、リン（Ｐ）、フッ素（Ｆ）、Ｎａ、Ｌｉ、カリウム（Ｋ）、スズ（Ｓｎ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）およびニッケル（Ｎｉ）のうち、いずれの元素も検出されない。
すなわち、下地層２０中のこれらの不純物濃度は、ＳＩＭＳの検出下限値未満である。なお、ＳＩＭＳにおける各元素の現在の検出下限値は、以下の通りである。
Ａｓ：５×１０１２ｃｍ－３、
Ｃｌ：１×１０１４ｃｍ－３、
Ｐ：２×１０１５ｃｍ－３、
Ｆ：４×１０１３ｃｍ－３、
Ｎａ：５×１０１１ｃｍ－３、
Ｋ：２×１０１２ｃｍ－３、
Ｓｎ：１×１０１３ｃｍ－３、
Ｔｉ：１×１０１２ｃｍ－３、
Ｍｎ：５×１０１２ｃｍ－３、
Ｃｒ：７×１０１３ｃｍ－３、
Ｍｏ：１×１０１５ｃｍ－３、
Ｗ：３×１０１６ｃｍ－３、
Ｎｉ：１×１０１４ｃｍ－３。
下地層２０の厚さは、特に限定されるものではないが、例えば、５μｍ以上２００μｍ以下である。例えば、半導体積層物１を用い、実用的なＧａＮ縦型デバイスを製造する場合には、下地層２０のキャリア濃度が低いほど、高耐圧なデバイスを製造することができる。しかしながら、下地層２０のキャリア濃度が低いほど、パンチスルーと呼ばれる現象に起因して、当該デバイスは、キャリア濃度から予測される耐圧よりも低い耐圧を示すこととなる。このため、下地層２０のキャリア濃度が低いほど、下地層２０が厚い必要がある。例えば、下地層２０のキャリア濃度（＝Ｓｉ濃度）が上述した下限値の５×１０１４ｃｍ－３である場合には、下地層２０の厚さは、２００μｍが必要となる。
［ｐ型層］
ｐ型層３０は、例えば、下地層２０上（すなわち基板１０の上方）に設けられ、ＩＩＩ族窒化物半導体を有し、ＩＩＩ族窒化物半導体の単結晶からなっていることが好ましい。本実施形態のｐ型層３０は、ｐ型不純物をドープする点を除いて下地層２０と同様の製造方法により、エピタキシャル成長されたＧａＮの単結晶からなっている。
ｐ型層３０は、ｐ型不純物として、Ｍｇを含んでいる。ｐ型層３０中のＭｇ濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
本実施形態では、後述の製造方法により、ｐ型層３０中のＭｇおよび後述のフッ素（Ｆ）以外の各不純物濃度が、ＳＩＭＳの測定限界（検出下限値）未満となっている。
具体的には、ＳＩＭＳの深さプロファイル分析により測定したｐ型層３０中のＣ濃度、Ｏ濃度、およびＳｉ濃度は、それぞれ、５×１０１５ｃｍ－３未満、５×１０１５ｃｍ－３未満、および１×１０１５ｃｍ－３未満である。
また、ＳＩＭＳの深さプロファイル分析により測定したｐ型層３０中のＦｅ濃度およびＢ濃度のそれぞれは、例えば、１×１０１５ｃｍ－３未満である。
また、本実施形態のｐ型層３０は、下地層２０と同様に、Ｎａ、Ｌｉ等のアルカリ金属元素を実質的に含んでいない。さらに、本実施形態のｐ型層３０中には、Ａｓ、Ｃｌ、Ｐ、Ｎａ、Ｌｉ、Ｋ、Ｓｎ、Ｔｉ、Ｍｎ、Ｃｒ、Ｍｏ、ＷおよびＮｉのうち、いずれの元素も検出されない。
すなわち、ｐ型層３０中のこれらの不純物濃度は、ＳＩＭＳの検出下限値未満である。なお、ＳＩＭＳにおける各元素の現在の検出下限値は、以下の通りである。
Ａｓ：５×１０１２ｃｍ－３、
Ｃｌ：１×１０１４ｃｍ－３、
Ｐ：２×１０１５ｃｍ－３、
Ｎａ：５×１０１１ｃｍ－３、
Ｋ：２×１０１２ｃｍ－３、
Ｓｎ：１×１０１３ｃｍ－３、
Ｔｉ：１×１０１２ｃｍ－３、
Ｍｎ：５×１０１２ｃｍ－３、
Ｃｒ：７×１０１３ｃｍ－３、
Ｍｏ：１×１０１５ｃｍ－３、
Ｗ：３×１０１６ｃｍ－３、
Ｎｉ：１×１０１４ｃｍ－３。
このように、ｐ型層３０中への意図しないこれらの不純物の取り込みが抑制されていることで、ｐ型層３０の結晶歪を抑制することができる。また、ｐ型層３０中への上述のＳｉまたはＯなどの補償ドナーの取り込みが抑制されていることで、ｐ型層３０中の特に低いホール濃度を安定的に実現することができる。
一方で、本実施形態のｐ型層３０は、後述の製造方法におけるＭｇのドーパントに起因して、フッ素（Ｆ）を含んでいる。
具体的には、本実施形態のｐ型層３０中のＦ濃度は、例えば、１×１０１４ｃｍ－３以上である。このように、ｐ型層３０が微量のＦを含むことで、ｐ型層３０中のＭｇの活性化率を向上させることができる。
なお、本実施形態のｐ型層３０中のＦ濃度は、例えば、１×１０１６ｃｍ－３以下であることが好ましい。これにより、過剰なＦ混入に起因したキャリアパッシベーションを抑制することができる。
このように、本実施形態では、ｐ型層３０がＭｇ以外の不要な不純物を含まず、且つ、微量のＦを含むことで、ｐ型層３０中のＭｇの活性化率が、ＭＯＣＶＤ法により得られるＭｇの活性化率以上となっている。なお、ここでいう「Ｍｇの活性化率」とは、ｐ型層３０中のＭｇ濃度に対する、室温（２３℃）でのｐ型層３０中のホール濃度の比率のことを意味する。
具体的には、本実施形態では、ｐ型層３０中のＭｇ濃度が１×１０１８ｃｍ－３未満である場合に、ｐ型層３０中のＭｇの活性化率は、例えば、１１％以上である。
一方で、本実施形態では、ｐ型層３０中のＭｇ濃度が１×１０１８ｃｍ－３以上である場合に、ｐ型層３０は、以下の式（１）を満たす。
Ｙ≧－５．５ｌｏｇＸ＋１１０ ・・・（１）
ただし、Ｘは、ｃｍ－３で表したｐ型層３０中のＭｇ濃度である。Ｙは、％で表したｐ型層３０中のＭｇの活性化率である。
このように、本実施形態では、ｐ型層３０が高いＭｇの活性化率を示すことで、広い範囲に亘ったホール濃度を実現することができる。具体的には、本実施形態のｐ型層３０中のホール濃度を、例えば、１×１０１５ｃｍ－３以上５×１０１８ｃｍ－３以下とすることができる。
さらに、本実施形態では、後述の製造方法により、下地層成長工程Ｓ２０からｐ型層成長工程Ｓ３０に向けてＭｇ含有ガスの供給が適切に切り替えられていることで、下地層２０およびｐ型層３０の界面付近において、Ｍｇ濃度が急峻に変化している。
具体的には、下地層２０およびｐ型層３０の界面付近の両側を比較したＭｇ濃度の比率Ｂ／Ａは、１００以上である。
ただし、Ａは、下地層２０およびｐ型層３０の界面から厚さ方向へ下地層２０側に１００ｎｍの位置におけるＭｇ濃度であり、Ｂは、下地層２０およびｐ型層３０の界面から厚さ方向へｐ型層３０側に１００ｎｍの位置におけるＭｇ濃度である。なお、ここでいう「界面」とは、下地層２０およびｐ型層３０におけるＭｇ濃度の最大値をＮＭａｘとし、Ｍｇ濃度の最小値Ｎｍｉｎとしたときに、Ｍｇ濃度が１０＾｛（ｌｏｇＮＭａｘ＋ｌｏｇＮｍｉｎ）／２｝となる位置を意味する。
このように、下地層２０およびｐ型層３０の界面付近のＭｇ濃度の比率Ｂ／Ａを１００以上とし、すなわち、Ｍｇ濃度を急峻に変化させることで、ｐｎ接合ダイオードにおける空乏層幅を狭くすることができる。
さらに、本実施形態では、後述の製造方法により得られるｐ型層３０の厚さを、アモノサーマル法により得られる結晶よりも薄くすることができる。具体的には、ｐ型層３０の厚さは、例えば、１０ｎｍ以上５μｍ以下、好ましくは１０ｎｍ以上３μｍ以下である。ｐ型層３０の厚さが１０ｎｍ以上であることで、ｐ型層３０をｐ型のコンタクト層として機能させることができる。一方で、ｐ型層３０の厚さが５μｍ以下であることで、厚膜に起因したｐ型層３０の不活性化を抑制することができる。これにより、ｐ型層３０を有する縦型デバイスを好適に機能させることができる。
本実施形態では、後述するように下地層２０とｐ型層３０とが同一のＨＶＰＥ装置２００内で連続的に成長される。これにより、下地層２０とｐ型層３０との間の界面に、大気中の不純物に由来した意図しないＳｉまたはＯなどの高濃度領域が形成されていない。
具体的には、ＳＩＭＳの深さプロファイルにおける下地層２０およびｐ型層３０の間には、下地層２０およびｐ型層３０の界面から厚さ方向へ下地層２０側に１００ｎｍの位置におけるＳｉ濃度よりも１０倍以上高いＳｉ濃度を有するスパイク状のピークが、形成されていない。
また、ＳＩＭＳの深さプロファイルにおいて、下地層２０およびｐ型層３０の界面から厚さ方向へ下地層２０側に１００ｎｍの位置におけるＯ濃度よりも１０倍以上高いスパイク状のＯ濃度のピークが、下地層２０およびｐ型層３０の間に形成されていない。
（２）半導体積層物の製造方法
以下、本実施形態における半導体積層物１の製造方法について、具体的に説明する。
本実施形態の半導体積層物１の製造方法は、例えば、準備工程Ｓ１０と、下地層成長工程Ｓ２０と、ｐ型層成長工程Ｓ３０と、搬出工程Ｓ４０と、を有している。なお、以下において、下地層成長工程Ｓ２０およびｐ型層成長工程Ｓ３０を総称して「結晶成長工程」ともいう。
［Ｓ１０：準備工程］
まず、基板１０を準備するとともに、基板１０を収容したＨＶＰＥ装置２００を準備する。本実施形態の準備工程Ｓ１０は、例えば、装置準備ステップＳ１２と、高温ベークステップＳ１４と、基板配置ステップＳ１８と、を有している。なお、後述のように、場合によっては、高温ベークステップＳ１４は、通常ベークステップＳ１６に置き換えられる。
（Ｓ１２：装置準備ステップ）
以下のＨＶＰＥ装置２００を準備する。
ＧａＮ結晶の成長に用いるＨＶＰＥ装置２００の構成について、図２を参照しながら詳しく説明する。ＨＶＰＥ装置２００は、例えば円筒状に構成された反応容器２０３を備えている。反応容器２０３は、その外側の大気や後述のグローブボックス２２０内の気体が内部に入り込まないよう、密閉構造となっている。反応容器２０３の内部には、結晶成長が行われる反応室２０１が形成されている。反応室２０１内には、ＧａＮ単結晶からなる基板１０を保持するサセプタ２０８が設けられている。サセプタ２０８は、回転機構２１６が有する回転軸２１５に接続されており、回転自在に構成されている。また、サセプタ２０８は、内部ヒータ２１０を内包している。内部ヒータ２１０の温度は、後述のゾーンヒータ２０７とは別個に制御可能なように構成されている。さらに、サセプタ２０８は、その上流側および周囲が遮熱壁２１１により覆われている。遮熱壁２１１が設けられることにより、後述のノズル２４９ａ～２４９ｃ、２４９ｅから供給されるガス以外のガスが、基板１０に供給されなくなる。
反応容器２０３は、円筒状に形成されたＳＵＳ等からなる金属フランジ２１９を介して、グローブボックス２２０に接続されている。グローブボックス２２０も、その内部に大気が混入しないように気密構造となっている。グローブボックス２２０の内部に設けられた交換室２０２は、高純度窒素（以下、単にＮ２ガスとも称する）により連続的にパージされており、酸素および水分濃度が低い値となるように維持されている。グローブボックス２２０は、透明なアクリル製の壁と、この壁を貫通する穴に接続された複数個のゴム製のグローブと、グローブボックス２２０の内外間での物の出し入れを行うためのパスボックスと、を備えてなる。パスボックスは、真空引き機構とＮ２パージ機構とを備えており、その内部の大気をＮ２ガスにより置換することで、グローブボックス２２０内に酸素を含む大気を引き込むことなく、グローブボックス２２０の内外での物の出し入れが可能となるように構成されている。反応容器２０３から結晶基板を出し入れする際には、図３に示すように、金属フランジ２１９の開口部、すなわち、炉口２２１を開放して行う。これにより、後述の高温ベーク工程を行うことで清浄化および改質処理が完了した反応容器２０３内の各部材の表面が再度汚染されてしまうことや、これらの部材の表面に大気や上述した各種不純物を含むガスが付着してしまうことを防止することができる。
反応容器２０３の一端には、後述するガス生成器２３３ａ内へ塩化水素（ＨＣｌ）ガスを供給するガス供給管２３２ａ、反応室２０１内へアンモニア（ＮＨ３）ガスを供給するガス供給管２３２ｂ、反応室２０１内へ高温ベークおよび通常ベーク用のＨＣｌガスを供給するガス供給管２３２ｃ、反応室２０１内へ窒素（Ｎ２）ガスを供給するガス供給管２３２ｄがそれぞれ接続されている。なお、ガス供給管２３２ａ～２３２ｃは、ＨＣｌガスやＮＨ３ガスに加えて、キャリアガスとしての水素（Ｈ２）ガスおよびＮ２ガスを供給可能なようにも構成されている。ガス供給管２３２ａ～２３２ｃ、２３２ｅは、流量制御器とバルブと（いずれも図示しない）を、これらガスの種別毎にそれぞれ備えており、各種ガスの流量制御や供給開始／停止を、ガス種別毎に個別に行えるように構成されている。また、ガス供給管２３２ｄも、流量制御器とバルブと（いずれも図示しない）を備えている。ガス供給管２３２ｄから供給されるＮ２ガスは、反応室２０１内における遮熱壁２１１の上流側および周囲をパージすることで、これらの部分の雰囲気の清浄度を維持するために用いられる。
ガス供給管２３２ｃから供給されるＨＣｌガス、および、ガス供給管２３２ａ～２３２ｃから供給されるＨ２ガスは、後述する高温ベークステップおよび通常ベークステップにおいて、反応室２０１内（特に遮熱壁２１１の内側）の部材の表面を清浄化させるクリーニングガスとして、また、これらの表面を不純物の放出確率が少ない面へと改質する改質ガスとして作用する。ガス供給管２３２ａ～２３２ｃから供給されるＮ２ガスは、各ベークステップにおいて、反応室２０１内（特に遮熱壁２１１の内側）の所望の個所が適正にクリーニング等されるよう、ノズル２４９ａ～２４９ｃの先端から噴出するＨＣｌガスやＨ２ガスの吹き出し流速を適切に調整するように作用する。
ガス供給管２３２ａから導入されるＨＣｌガスは、後述する結晶成長工程において、Ｇａ原料と反応することでＧａのハロゲン化物であるＧａＣｌガス、すなわち、Ｇａ原料ガスを生成する反応ガスとして作用する。また、ガス供給管２３２ｂから供給されるＮＨ３ガスは、後述する結晶成長工程において、ＧａＣｌガスと反応することでＧａの窒化物であるＧａＮを基板１０上に成長させる窒化剤、すなわち、Ｎ原料ガスとして作用する。以下、ＧａＣｌガス、ＮＨ３ガスを原料ガスと総称する場合もある。なお、ガス供給管２３２ａ～２３２ｃから供給されるＨ２ガスやＮ２ガスは、後述する結晶成長工程において、ノズル２４９ａ～２４９ｃの先端から噴出する原料ガスの吹き出し流速を適切に調整し、原料ガスを基板１０に向わせるように作用する。
ガス供給管２３２ａの下流側には、上述したように、Ｇａ原料としてのＧａ融液を収容するガス生成器２３３ａが設けられている。ガス生成器２３３ａには、ＨＣｌガスとＧａ融液との反応により生成されたＧａＣｌガスを、サセプタ２０８上に保持された基板１０の主面に向けて供給するノズル２４９ａが設けられている。ガス供給管２３２ｂ，２３２ｃの下流側には、これらのガス供給管から供給された各種ガスを、サセプタ２０８上に保持された基板１０の主面に向けて供給するノズル２４９ｂ，２４９ｃが設けられている。ノズル２４９ａ～２４９ｃは、それぞれ、遮熱壁２１１の上流側を貫通するように構成されている。
ガス供給管２３２ｃは、ＨＣｌガス、Ｈ２ガス、Ｎ２ガスの他、ドーパントガスとして、例えば、シラン（ＳｉＨ４）ガスやジクロロシラン（ＳｉＨ２Ｃｌ２）等のＳｉ含有ガスを供給することが可能なようにも構成されている。
さらに、本実施形態では、反応容器２０３の一端に、後述するガス生成器２３３ｅ内へハロゲン含有ガスを供給するガス供給管２３２ｅが接続されている。ハロゲン含有ガスとしては、後述のＭｇＦ２をエッチング可能なガスであり、例えば、ＨＣｌガス、ＨＦガス、ＣＨ３Ｆなどが挙げられる。なお、ガス供給管２３２ｅは、ハロゲン含有ガスに加えて、キャリアガスとしてのＨ２ガスおよびＮ２ガスを供給可能なように構成されている。ガス供給管２３２ｅは、流量制御器とバルブと（いずれも図示しない）を、これらガスの種別毎にそれぞれ備えており、各種ガスの流量制御や供給開始／停止を、ガス種別毎に個別に行えるように構成されている。
ガス供給管２３２ｅの下流側には、ＭｇドーパントとしてのＭｇＦ２を収容するガス生成器２３３ｅが設けられている。ガス供給管２３２ｅからガス生成器２３３ｅに導入されるハロゲン含有ガスは、後述するｐ型層成長工程Ｓ３０において、ＭｇＦ２をエッチングしながら輸送するよう作用する。一方で、ガス生成器２３３ｅが加熱されていても、ハロゲン含有ガスを供給しなければ、Ｍｇ含有ガスがほとんど生成されることはない。
当該ガス生成器２３３ｅには、ハロゲン含有ガスによってＭｇＦ２をエッチングしながら輸送されたＭｇ含有ガスを、サセプタ２０８上に保持された基板１０の主面に向けて供給するノズル２４９ｅが設けられている。ノズル２４９ｅは、遮熱壁２１１の上流側を貫通するように構成されている。
ガス供給管２３２ｅから供給されるＨ２ガスは、後述するｐ型層成長工程Ｓ３０において、ノズル２４９ｅの先端から噴出する原料ガスの吹き出し流速を適切に調整し、原料ガスを基板１０に向わせるように作用する。なお、ガス供給管２３２ｅから供給されるＨ２ガスは、上述のガス供給管２３２ａ～２３２ｃから供給されるＨ２ガスと同様に、後述する高温ベークステップおよび通常ベークステップにおけるクリーニングガスおよび改質ガスとしても作用しうる。
反応容器２０３の他端に設けられた金属フランジ２１９には、反応室２０１内を排気する排気管２３０が設けられている。排気管２３０には、圧力調整器としてのＡＰＣバルブ２４４、および、ポンプ２３１が、上流側から順に設けられている。なお、ＡＰＣバルブ２４４およびポンプ２３１に代えて、圧力調整機構を含むブロアを用いることも可能である。
反応容器２０３の外周には、反応室２０１内を所望の温度に加熱するゾーンヒータ２０７が設けられている。ゾーンヒータ２０７は、上流側のガス生成器２３３ａおよびガス生成器２３３ｅを含む部分と、下流側のサセプタ２０８を含む部分の、少なくとも２つのヒータからなっており、各ヒータはそれぞれが個別に室温～１２００℃の範囲での温度調整ができるよう、それぞれが温度センサと温度調整器と（いずれも図示しない）を有している。
また、基板１０を保持するサセプタ２０８は、上述したように、ゾーンヒータ２０７とは別に、少なくとも室温～１６００℃の範囲での温度調整ができるよう、内部ヒータ２１０、温度センサ２０９および温度調整器（図示しない）をそれぞれ備えている。また、サセプタ２０８の上流側および周囲は、上述したように、遮熱壁２１１により囲われている。遮熱壁２１１のうち、少なくともサセプタ２０８に向いた面の表面（内周面）は、後述するように、不純物を発生しない限定した部材を用いる必要があるが、それ以外の面（外周面）に関しては、１６００℃以上の温度に耐える部材であれば、使用する部材に関する限定はなない。遮熱壁２１１のうち、少なくとも内周面を除いた部分は、例えば、カーボンや炭化珪素（ＳｉＣ）等の耐熱性の高い非金属材料や、ＭｏやＷ等の耐熱性の高い金属材料から構成することができ、また、板状のリフレクタを積層した構造とすることができる。このような構成を用いることで、サセプタ２０８の温度を１６００℃とした場合においても、遮熱壁２１１の外部の温度を１２００℃以下に抑制することができる。この温度は石英の軟化点以下であるため、本構成においては、反応容器２０３、ガス生成器２３３ａ、ガス生成器２３３ｅ、ガス供給管２３２ａ～２３２ｅの上流側の部分を構成する各部材として、石英を用いることが可能となる。
ここで、反応室２０１は、後述する結晶成長工程でＩＩＩ族窒化物の結晶成長温度（９００℃以上）に加熱され、かつ、基板１０に供給されるガスが接触する高温反応領域２０１ａを有している。
本実施形態では、高温反応領域２０１ａを構成する部材の少なくとも表面は、例えば、石英（ＳｉＯ２）非含有およびＢ非含有の材料により構成され、少なくとも１６００℃以上の耐熱性を有している。
具体的には、遮熱壁２１１のサセプタ２０８よりも上流側の内壁、ノズル２４９ａ～２４９ｃ，２４９ｅに関しては遮熱壁２１１の内側に貫通した部分、および、遮熱壁２１１の外側の部分に関しても結晶成長工程において９００℃以上に加熱される部分、サセプタ２０８の表面等は、アルミナ（Ａｌ２Ｏ３）、ＳｉＣ、グラファイト、パイロリティックグラファイト等の耐熱性材料により構成されている。なお、高温反応領域２０１ａには含まれないが、内部ヒータ２１０周囲の部分も、少なくとも１６００℃以上の耐熱性が要求されることは言うまでもない。なお、高温反応領域２０１ａ等を構成する部材にこのような高い耐熱性が要求されるのは、後述するように、結晶成長工程の実施前に高温ベークステップを実施するためである。
ＨＶＰＥ装置２００が備える各部材、例えば、ガス供給管２３２ａ～２３２ｅが備える各種バルブや流量制御器、ポンプ２３１、ＡＰＣバルブ２４４、ゾーンヒータ２０７、内部ヒータ２１０、温度センサ２０９等は、コンピュータとして構成されたコントローラ２８０にそれぞれ接続されている。
続いて、上述のＨＶＰＥ装置２００を用いた処理の一例について、図２を参照しながら詳しく説明する。以下の説明において、ＨＶＰＥ装置２００を構成する各部の動作はコントローラ２８０により制御される。
（Ｓ１４：高温ベークステップ）
本ステップは、ＨＶＰＥ装置２００のメンテナンス、ガス生成器２３３ａ内へのＧａ原料の投入、ガス生成器２３３ｅ内へのＭｇＦ２の投入等を行うことで、反応室２０１内や交換室２０２内が大気に暴露された場合に実施する。本ステップを行う前に、反応室２０１および交換室の２０２の気密が確保されていることを確認する。気密が確認された後、反応室２０１内および交換室２０２内をＮ２ガスでそれぞれ置換し、これら室内を酸素および水分が低い状態としてから、反応容器２０３内を所定の雰囲気とした状態で、反応室２０１を構成する各種部材の表面を加熱処理する。この処理は、反応容器２０３内への基板１０の搬入を行っていない状態であって、かつ、ガス生成器２３３ａ内へのＧａ原料の投入およびガス生成器２３３ｅ内へのＭｇＦ２の投入を行った状態で実施する。
本ステップでは、ゾーンヒータ２０７の温度を結晶成長工程と同程度の温度に調整する。具体的には、ガス生成器２３３ａおよび２３３ｅを含む上流側のヒータの温度は７００～９００℃の温度に設定し、サセプタ２０８を含む下流側のヒータの温度は１０００～１２００℃の温度に設定する。更に、内部ヒータ２１０の温度は１５００℃以上の所定の温度に設定する。後述するように、結晶成長工程では内部ヒータ２１０はオフであるか１２００℃以下の温度に設定するため、高温反応領域２０１ａの温度は９００℃以上１２００℃未満となる。一方、高温ベークステップにおいては、内部ヒータ２１０の温度を１５００℃以上の温度に設定することで、高温反応領域２０１ａの温度が１０００～１５００℃以上となり、基板１０が載置されるサセプタ２０８の近傍が１５００℃以上の高温になるとともに、それ以外の位置に関しても、それぞれの位置において、結晶成長工程中の温度よりも少なくとも１００℃以上高くなる。高温反応領域２０１ａの中で、結晶成長工程の実施中において、温度が最も低い９００℃となる部位、具体的には、遮熱壁２１１の内側におけるノズル２４９ａ～２４９ｃ，２４９ｅの上流側の部位は、付着している不純物ガスが最も除去されにくい部分である。この部分の温度が少なくとも１０００℃以上の温度となるように、内部ヒータ２１０の温度を１５００℃以上の温度に設定することで、後述する清浄化および改質処理の効果、すなわち、成長させるＧａＮ結晶における不純物の低減効果が充分得られるようになるのである。内部ヒータ２１０の温度を１５００℃未満の温度とした場合、高温反応領域２０１ａ内のいずれかの点における温度を充分に高めることができず、後述する清浄化および改質処理の効果、すなわち、ＧａＮ結晶における不純物の低減効果が得られにくくなる。
このステップにおける内部ヒータ２１０の温度の上限は、遮熱壁２１１の能力に依存する。すなわち、遮熱壁２１１の外側の石英部品等の温度が、それらの耐熱温度を超えない範囲に抑制できる限りにおいては、内部ヒータ２１０の温度を高くすればするほど、後述する清浄化および改質処理の効果が得られやすくなる。遮熱壁２１１の外側の石英部品等の温度が、それらの耐熱温度を超えてしまった場合には、ＨＶＰＥ装置２００のメンテナンス頻度やコストが増加する場合がある。
また、本ステップでは、ゾーンヒータ２０７および内部ヒータ２１０の温度がそれぞれ上述した所定の温度に到達した後、ガス供給管２３２ａ，２３２ｂ，２３２ｅのそれぞれから、例えば３ｓｌｍ程度の流量でＨ２ガスを供給する。なお、ガス供給管２３２ａからＨＣｌガスを供給せず、かつ、ガス供給管２３２ｅからハロゲン含有ガスを供給しない。また、ガス供給管２３２ｃから、例えば２ｓｌｍ程度の流量でＨＣｌガスを供給するとともに、例えば１ｓｌｍ程度の流量でＨ２ガスを供給する。また、ガス供給管２３２ｄから、例えば１０ｓｌｍ程度の流量でＮ２ガスを供給する。そして、この状態を所定時間維持することで、反応室２０１内のベーキングを実施する。Ｈ２ガスやＨＣｌガスの供給を上述のタイミングで、すなわち、反応室２０１内を昇温してから開始することにより、後述する清浄化や改質処理に寄与することなく無駄に流れるだけとなってしまうガスの量を削減し、結晶成長の処理コストを低減させることが可能となる。
また、本ステップは、ポンプ２３１を作動させた状態で行い、その際、ＡＰＣバルブ２４４の開度を調整することで、反応容器２０３内の圧力を、例えば０．５気圧以上２気圧以下の圧力に維持する。本ステップを、反応容器２０３内の排気中に行うことで、反応容器２０３内からの不純物の除去、すなわち、反応容器２０３内の清浄化を効率的に行うことが可能となる。なお、反応容器２０３内の圧力が０．５気圧未満となると、後述する清浄化および改質処理の効果が得られにくくなる。また、反応容器２０３内の圧力が２気圧を超えると、反応室２０１内の部材が受けるエッチングダメージが過剰となる。
また、本ステップでは、反応容器２０３内におけるＨＣｌガスのＨ２ガスに対する分圧比率（ＨＣｌの分圧／Ｈ２の分圧）を、例えば１／５０～１／２の大きさに設定する。上述の分圧比率が１／５０より小さくなると、後述する清浄化および改質処理の効果が得られにくくなる。また、上述の分圧比率が１／２より大きくなると、反応室２０１内の部材が受けるエッチングダメージが過剰となる。なお、この分圧制御は、ガス供給管２３２ａ～２３２ｅに設けられた流量制御器の流量調整により行うことができる。
本ステップを例えば３０分以上３００分以下の時間実施することで、反応室２０１のうち、少なくとも高温反応領域２０１ａを構成する各種部材の表面を清浄化し、これらの表面に付着していた異物を除去することができる。そして、これら部材の表面を、後述する結晶成長工程における温度よりも１００℃以上高温に保つことで、これらの表面からの不純物ガスの放出を促進し、結晶成長工程における温度、圧力条件下において、Ｓｉ、Ｂ、Ｆｅ、ＯおよびＣ等の不純物の放出が生じにくい面へと改質することが可能となる。なお、本ステップの実施時間が３０分未満となると、ここで述べた清浄化および改質処理の効果が不充分となる場合がある。また、本ステップの実施時間が３００分を超えると、高温反応領域２０１ａを構成する部材のダメージが過剰となる。
なお、反応容器２０３内へＨ２ガス、ＨＣｌガスを供給する際は、反応容器２０３内へのＮＨ３ガスの供給は不実施とする。本ステップにおいて反応容器２０３内へＮＨ３ガスを供給すると、上述の清浄化および改質処理の効果、特に改質処理の効果が得られにくくなる。
また、反応容器２０３内へＨ２ガス、ＨＣｌガスを供給する際は、ＨＣｌガスの代わりに塩素（Ｃｌ２）ガスのようなハロゲン系ガスを供給するようにしてもよい。この場合においても、上述の清浄化および改質処理の効果が同様に得られるようになる。
また、反応容器２０３内へＨ２ガス、ＨＣｌガスを供給する際は、ガス供給管２３２ａ～２３２ｃからキャリアガスとしてＮ２ガスを添加してもよい。Ｎ２ガスの添加によりノズル２４９ａ～２４９ｃからのガスの吹き出し流速を調整することで、上述の清浄化および改質処理が不完全な部分が生じるのを防ぐことができる。なお、Ｎ２ガスの代わりにＡｒガスやＨｅガス等の希ガスを供給するようにしてもよい。
上述の清浄化および改質処理が完了したら、ゾーンヒータ２０７の出力を低下させ、反応容器２０３内を例えば２００℃以下の温度、すなわち、反応容器２０３内への基板１０の搬入等が可能となる温度へと降温させる。また、反応容器２０３内へのＨ２ガス、ＨＣｌガスの供給を停止し、Ｎ２ガスでパージする。反応容器２０３内のパージが完了したら、反応容器２０３内へのＮ２ガスの供給を維持しつつ、反応容器２０３内の圧力が大気圧、或いは、大気圧よりも僅かに高い圧力になるように、ＡＰＣバルブ２４４の開度を調整する。
（Ｓ１６：通常ベークステップ）
上述の高温ベークステップＳ１４は、反応室２０１内や交換室２０２内が大気に暴露された場合に実施する。しかしながら、結晶成長工程を行う際には、通常、その前後を含めて、反応室２０１内や交換室２０２内が大気に暴露されることはないので、高温ベークステップＳ１４は不要となる。但し、結晶成長工程を行うことで、ノズル２４９ａ～２４９ｃ，２４９ｅの表面、サセプタ２０８の表面、遮熱壁２１１の内壁等に、ＧａＮの多結晶が付着する。ＧａＮの多結晶が残留した状態で次の結晶成長工程を実施すると、多結晶から分離する等して飛散したＧａＮ多結晶粉やＧａ液滴等が基板１０に付着し、良好な結晶成長を阻害する原因となる。このため、結晶成長工程の後には、上述のＧａＮ多結晶を除去する目的で通常ベークステップＳ１６を実施する。通常ベークステップの処理手順、処理条件は、内部ヒータ２１０をオフの状態とし、サセプタ２０８付近の温度を１０００～１２００℃の温度とする点以外は、高温ベークステップＳ１４におけるそれらと同様とすることができる。通常ベークステップＳ１６を行うことにより、反応室２０１内からＧａＮ多結晶を除去することができる。
（Ｓ１８：基板配置ステップ）
高温ベークステップＳ１４あるいは通常ベークステップＳ１６を実施した後、反応容器２０３内の降温およびパージが完了したら、反応容器２０３内に基板１０を収容する基板配置ステップＳ１８を行う。
図３に示すように、反応容器２０３の炉口２２１を開放し、サセプタ２０８上に基板１０を載置する。炉口２２１は、大気から隔離されており、Ｎ２ガスで連続的にパージされたグローブボックス２２０に接続されている。グローブボックス２２０は、上述したように、透明なアクリル製の壁と、壁を貫通する穴に接続された複数個のゴム製のグローブと、グローブボックス２２０の内外間での物の出し入れを行うためのパスボックスと、を備えてなる。パスボックス内部の大気をＮ２ガスに置換することで、グローブボックス２２０内に大気を引き込むことなく、グローブボックス２２０の内外での物の出し入れが可能となる。このような機構を用いて基板１０の載置作業を行うことで、高温ベークステップＳ１４を行うことで清浄化および改質処理が完了した反応容器２０３内の各部材の再汚染や、これら部材への不純物ガスの再付着を防止することができる。なお、サセプタ２０８上に載置する基板１０の表面、すなわち、ノズル２４９ａ～２４９ｃに対向する側の主面（結晶成長面、下地面）は、例えば、ＧａＮ結晶の（０００１）面、すなわち、＋ｃ面（Ｇａ極性面）となるようにする。
［Ｓ２０：下地層成長工程］
反応室２０１内への基板１０の収容が完了したら、ＨＶＰＥ装置２００を用い、以下の下地層成長工程Ｓ２０を行う。
反応室２０１内への基板１０の搬入後、炉口２２１を閉じ、反応室２０１内の加熱および排気を実施しながら、反応室２０１内へのＨ２ガス、或いは、Ｈ２ガスおよびＮ２ガスの供給を開始する。そして、反応室２０１内が所望の処理温度、処理圧力に到達し、反応室２０１内の雰囲気が所望の雰囲気となった状態で、ガス供給管２３２ａ，２３２ｂからのＨＣｌガス、ＮＨ３ガスの供給を開始し、基板１０の表面に対してＧａＣｌガスおよびＮＨ３ガスをそれぞれ供給する。このとき、ガス供給管２３２ｃから、基板１０の表面に対してＳｉＨ２Ｃｌ２を供給する。なお、ガス供給管２３２ｅからはハロゲン含有ガスを供給せず、Ｍｇ含有ガスが生成しないようにする。このようにして、ｎ型のＧａＮの単結晶からなる下地層２０を基板１０上に成長させることができる。
なお、本ステップでは、基板１０を構成するＧａＮ結晶の熱分解を防止するため、基板１０の温度が５００℃に到達した時点、或いはそれ以前から、反応室２０１内へのＮＨ３ガスの供給を開始するのが好ましい。また、下地層２０およびｐ型層３０の面内膜厚均一性等を向上させるため、後述のｐ型層成長工程Ｓ３０を含む結晶成長工程は、サセプタ２０８を回転させた状態で実施するのが好ましい。
本ステップでは、ゾーンヒータ２０７の温度は、ガス生成器２３３ａを含む上流側のヒータでは例えば７００～９００℃の温度に設定し、サセプタ２０８を含む下流側のヒータでは例えば１０００～１２００℃の温度に設定するのが好ましい。これにより、サセプタ２０８の温度は１０００～１２００℃の所定の結晶成長温度に調整される。本ステップでは、内部ヒータ２１０はオフの状態で使用してもよいが、サセプタ２０８の温度が上述の１０００～１２００℃の範囲である限りにおいては、内部ヒータ２１０を用いた温度制御を実施しても構わない。
本ステップのその他の処理条件としては、以下が例示される。
処理圧力：０．５～２気圧
ＧａＣｌガスの分圧：０．１～２０ｋＰａ
ＮＨ３ガスの分圧／ＧａＣｌガスの分圧：１～１００
Ｈ2ガスの分圧／ＧａＣｌガスの分圧：０～１００
ＳｉＨ２Ｃｌ２ガスの分圧：０．１～１０Ｐａ
下地層２０の成長が完了したら、ガス供給管２３２ｃからのＳｉＨ２Ｃｌ２の供給を停止する。
［Ｓ３０：ｐ型層成長工程］
下地層成長工程Ｓ２０が完了したら、ＨＶＰＥ装置２００を引き続き用い、下地層２０上に、Ｍｇを含むＧａＮの単結晶からなるｐ型層３０を成長させる。
具体的には、ガス供給管２３２ａ，２３２ｂからのＨＣｌガス、ＮＨ３ガスの供給を継続し、基板１０の表面に対してＧａＣｌガスおよびＮＨ３ガスをそれぞれ供給する。
このとき、本実施形態では、ガス供給管２３２ｅからハロゲン含有ガスとしてのＨＣｌガスを供給し、ガス生成器２３３ｅ内のＭｇＦ２をエッチングしながら輸送することで、ｐ型層３０中にＭｇをドープする。
このとき、ガス供給管２３２ｅからハロゲン含有ガスとしてのＨＣｌガスの分圧を、例えば、１Ｐａ以上１ｋＰａ以下とする。なお、ｐ型層成長工程Ｓ３０において、ガス供給管２３２ｅからのハロゲン含有ガスの分圧以外の条件は、下地層成長工程Ｓ２０と同様である。
このように、上述のＨＶＰＥ装置２００を用い、ｐ型層３０を成長させることで、ｐ型層３０中へのＭｇおよびＦ以外の不純物の取り込みを抑制しつつ、所定量のＭｇと微量のＦとをｐ型層３０中に取り込むことができる。また、ＭｇＦ２をドーパントとして用いることで、ｐ型層３０のみに選択的にＭｇをドーピングすることができる。
以上の下地層成長工程Ｓ２０からｐ型層成長工程Ｓ３０までの工程を、基板１０を大気暴露することなく、同一のＨＶＰＥ装置２００内で連続的に行う。これにより、下地層２０とｐ型層３０との間の界面に、大気中の不純物に由来した意図しないＳｉまたはＯなどの高濃度領域（下地層２０およびｐ型層３０よりも相対的に高いＳｉ濃度またはＯ濃度を有する領域）が形成されることを抑制することができる。
［Ｓ４０：搬出工程］
基板１０上に下地層２０とｐ型層３０とをこの順で成長させたら、反応室２０１内へＮＨ３ガス、Ｎ２ガスを供給しつつ、また、反応室２０１内を排気した状態で、反応室２０１内へのＨＣｌガス、Ｈ２ガスの供給、ゾーンヒータ２０７による加熱をそれぞれ停止する。そして、反応室２０１内の温度が５００℃以下に降温したらＮＨ３ガスの供給を停止し、反応室２０１内の雰囲気をＮ２ガスへ置換して大気圧に復帰させる。そして、反応室２０１内を、例えば２００℃以下の温度、すなわち、反応容器２０３内からの半導体積層物１の搬出が可能となる温度へと降温させる。その後、半導体積層物１を反応室２０１内から、グローブボックス２２０およびパスボックスを介して、搬出する。
以上により、本実施形態の半導体積層物１が製造される。
なお、複数（ｎ個）の半導体積層物１を製造する場合には、例えば、反応室２０１内や交換室２０２内を大気に暴露→高温ベークステップＳ１４→結晶成長工程→搬出工程Ｓ４０→（通常ベークステップＳ１６→結晶成長工程→搬出工程Ｓ４０）×（ｎ－１）という順序で実施するのが好ましい。
（３）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）本実施形態では、上述の製造方法により、清浄化および改質処理された高温反応領域２０１ａ内で、高温反応領域２０１ａからのＣ、ＳｉおよびＯなどの不純物の放出を抑制しつつ、ｐ型層３０を成長させることで、ｐ型層３０中への意図しないこれらの不純物の取り込みを抑制することができる。これにより、ｐ型層３０の結晶歪を抑制することができる。また、ｐ型層３０中へのＣ、ＳｉまたはＯなどの補償不純物の取り込みが抑制されていることで、ｐ型層３０中の特に低いホール濃度を実現することができる。
（ｂ）本実施形態では、ｐ型層成長工程Ｓ３０において、ＨＶＰＥ法により、ドーパントとしてＭｇＦ２を用い、ハロゲン含有ガスによりＭｇＦ２をエッチングしながら輸送することで、ｐ型層３０中にＭｇをドープする。
ＨＶＰＥ法により、有機原料ガスを用いないことで、ｐ型層３０へのＣの混入を抑制することができる。これにより、不純物としてのＣに起因したキャリア補償を抑制することができる。その結果、ＭＯＣＶＤ法では得られなかったような低いＭｇ濃度におけるＭｇの高い活性化率を実現することができる。すなわち、低いホール濃度を安定的に制御することができる。
また、ＭｇのドーパントとしてＯを含まないＭｇＦ２を用いることで、ｐ型層３０中への補償ドナーとしてＯの取り込みを抑制することができる。これにより、上述の装置起因の補償ドナーを抑制する効果との相乗効果を得ることができる。すなわち、ＨＶＰＥ法を用いていても、ｐ型層３０中の低いホール濃度を安定的に実現することができる。
さらに、ドーパントとしてＭｇＦ２を用いることで、当該ドーパント由来の微量のＦをｐ型層３０中に取り込みつつ、ｐ型層３０中にＭｇをドーピングすることができる。これにより、ｐ型層３０中のＭｇの活性化率を向上させることができる。この効果についての詳細なメカニズムが分かっていないものの、ｐ型層３０がＦを含むことで、ｐ型層３０の結晶歪みを緩和することができるものと考えられる。これにより、従来の製造方法では得られなかったような高いＭｇ濃度におけるＭｇの高い活性化率を実現することができる。その結果、高いホール濃度を有するｐ型層３０を得ることができる。
このように、ｐ型層３０中への補償ドナーの取り込みを抑制しつつ、ｐ型層３０中に所定量のＭｇと微量のＦとを取り込むことで、ｐ型層３０において広い範囲に亘ったホール濃度を得ることが可能となる。すなわち、ｐ型層３０を含む高品質な半導体積層物１を得ることが可能となる。
（ｃ）本実施形態では、ＭｇＦ２をドーパントとして用い、ＭｇＦ２のエッチング作用を有するハロゲン含有ガスの供給によりＭｇドーピングを制御する。このようなＭｇドーピング制御により、非ｐ型層としての下地層２０中へのＭｇの混入を抑制しつつ、ｐ型層３０のみに選択的にＭｇをドーピングすることができる。これにより、下地層２０およびｐ型層３０の界面付近において、Ｍｇ濃度を急峻に変化させることができる。具体的には、下地層２０およびｐ型層３０の界面付近の両側を比較したＭｇ濃度の比率Ｂ／Ａは、１００以上とすることができる。
このように、Ｍｇ濃度を急峻に変化させることがで、ｐｎ接合ダイオードにおける空乏層幅を狭くすることができる。これにより、オン状態における電流拡散時の再結合確率を減少させることができる。その結果、ｐｎ接合ダイオードにおける損失を低減することが可能となる。
また、設計通りのＭｇのドーピング・プロファイルを実現することができる。これにより、自由度の高いデバイス設計が可能になる。
＜本発明の第２実施形態＞
次に、本発明の第２実施形態について説明する。上述の第１実施形態では、半導体積層物１が、基板１０上に下地層２０とｐ型層３０とをこの順で有する場合について説明した。しかしながら、以下の本実施形態のように、半導体積層物１の構成を変更してもよい。
以下、上述の実施形態と異なる要素についてのみ説明し、上述の実施形態で説明した要素と実質的に同一の要素には、同一の符号を付してその説明を省略する。
（１）半導体積層物
図４を参照し、本実施形態に係る半導体積層物１について説明する。図４は、本実施形態に係る半導体積層物を示す概略断面図である。
図４に示すように、本実施形態の半導体積層物１は、例えば、トレンチゲート構造（ｎｐｎ構造）を有する縦型の電界効果トランジスタ（ＦＥＴ）を製造するための積層体として構成されている。具体的には、半導体積層物１は、例えば、基板１０と、下地層２０と、ｐ型層３０と、上層４０と、を有している。
［上層］
上層４０は、例えば、ｐ型層３０上に設けられ、ＩＩＩ族窒化物半導体を有し、ＩＩＩ族窒化物半導体の単結晶からなっていることが好ましい。本実施形態の上層４０は、例えば、上述の下地層２０と同様の製造方法によりエピタキシャル成長されたＧａＮの単結晶からなっている。
上層４０の導電型は、例えば、ｎ型であり、上層４０中のＳｉ濃度は、例えば、下地層２０中のＳｉ濃度と同等である。
本実施形態では、上述の製造方法により、上層４０中のｎ型不純物以外の各不純物濃度は、下地層２０と同様に、ＳＩＭＳの測定限界（検出下限値）未満となっている。
具体的には、ＳＩＭＳの深さプロファイル分析により測定した下地層２０中のＣ濃度およびＯ濃度のそれぞれは、５×１０１５ｃｍ－３未満である。また、ＳＩＭＳの深さプロファイル分析により測定した下地層２０中のＦｅ濃度およびＢ濃度のそれぞれは、１×１０１５ｃｍ－３未満である。また、上層４０中のＡｓ、Ｃｌ、Ｐ、Ｎａ、Ｌｉ、Ｋ、Ｓｎ、Ｔｉ、Ｍｎ、Ｃｒ、Ｍｏ、ＷおよびＮｉのそれぞれの濃度についても、下地層２０と同等である。
さらに、本実施形態では、ｐ型層成長工程Ｓ３０から上層成長工程に向けてＭｇ含有ガスの供給が適切に停止されていることで、ｐ型層３０および上層４０の界面付近において、Ｍｇ濃度が急峻に変化している。
具体的には、ｐ型層３０および上層４０の界面付近の両側を比較したＭｇ濃度の比率Ｄ／Ｅは、１００以上である。
ただし、Ｄは、ｐ型層３０および上層４０の界面から厚さ方向へｐ型層３０側に１００ｎｍの位置におけるＭｇ濃度であり、Ｅは、ｐ型層３０および上層４０の界面から厚さ方向へ上層４０側に１００ｎｍの位置におけるＭｇ濃度である。なお、界面の定義は、下地層２０を上層４０と置き換えた点を除いて、上述の界面の定義と同様である。
上層４０の厚さは、限定されるものではないが、例えば、１０ｎｍ以上１μｍ以下である。
本実施形態の半導体積層物１の製造方法では、例えば、ｐ型層成長工程Ｓ３０の後に、上層成長工程を下地層成長工程Ｓ２０と同様に行えばよい。
（２）本実施形態の効果
本実施形態では、上述のＭｇドーピング制御により、非ｐ型層としての上層４０中へのＭｇの混入を抑制することができる。これにより、ｐ型層３０および上層４０の界面付近のＭｇ濃度の比率Ｄ／Ｅを１００以上とし、すなわち、Ｍｇ濃度を急峻に変化させることができる。その結果、トレンチゲート構造におけるゲートの領域を明確に区画し、ゲート長をｐ型層３０の厚さと同等とすることができる。
＜本発明の他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態では、基板１０がＧａＮ自立基板からなる場合について説明したが、基板１０は、その他の材料からなっていてもよい。具体的には、基板１０は、炭化シリコン（ＳｉＣ）、Ｓｉ、Ｓｉ、サファイア（Ａｌ２Ｏ３）からなっていてもよい。
上述の実施形態では、下地層２０、ｐ型層３０および上層４０のそれぞれの半導体層がＧａＮの単結晶からなる場合について説明したが、本発明はこの場合に限られない。各半導体層は、ＧａＮの単結晶に限らず、例えば、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）等のＩＩＩ族窒化物結晶、すなわち、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表される単結晶からなっていてもよい。
上述の実施形態では、半導体積層物１が、基板１０上に下地層２０、ｐ型層３０および上層４０をこの順で有する場合について説明したが、本発明はこの場合に限られない。例えば、半導体積層物１が下地層２０を有さず、基板１０上にｐ型層３０および上層４０をこの順で有していてもよい。
上述の実施形態では、半導体積層物１によって製造される半導体装置として、縦型のｐｎ接合ダイオードまたは縦型のトレンチゲート構造のＦＥＴを挙げたが、半導体積層物１は、他の半導体装置を製造するために用いられてもよい。例えば、半導体積層物１を、横型デバイスを製造するよう構成してもよい。例えば、下地層２０およびｐ型層３０を成長させた後に、ｐ型層３０中にＳｉなどのｎ型不純物をイオン注入することで、横型のパワーデバイスを製造するための半導体積層物１を製造してもよい。
以下、上述の実施形態の効果を裏付ける実験結果について説明する。
（１）半導体積層物について
以下のようにして、サンプルＡ、サンプルＢ１～３の半導体積層物を作製した。
［共通する条件］
サンプルＡ、サンプルＢ１～３において、以下の条件は同様である。
基板：ＧａＮ自立基板
基板の主面の面方位：＋ｃ面
基板の直径：２インチ（５０．８ｍｍ）
基板の厚さ：５００μｍ
［サンプルＡ：本開示のＨＶＰＥ法］
サンプルＡでは、上述したＨＶＰＥ装置として、高温反応領域を構成する部材の少なくとも表面がＳｉＣにより構成された装置を用いた。Ｇａ原料およびＭｇＦ２を投入後、結晶成長工程の実施前に、高温ベークステップを実施した。このとき、圧力条件は１気圧とし、高温反応領域の温度を１５００℃とした。高温ベークステップ後、グローブボックスを経由して、反応容器内に基板を収容した。
次に、下地層成長工程において、基板上にＧａＮからなる下地層を成長させた。本サンプルＡでは、下地層をノンドープとした。また、下流側ゾーンヒータおよびサセプタの温度を１０５０℃とし、下地層の厚さを５μｍとした。
下地層成長工程の後、反応室を大気解放することなく、ｐ型層成長工程を行った。ＨＣｌガスによりＭｇＦ２をエッチングしながら輸送することで、ＧａＮからなるｐ型層中にＭｇをドーピングした。このとき、下流側ゾーンヒータおよびサセプタの温度を下地層成長工程と等しく維持し、ｐ型層の厚さを３μｍとした。
サンプルＡでは、ＭｇＦ２ラインに供給するＨＣｌガスの分圧を変更することで、Ｍｇ濃度が互いに異なる複数の半導体積層物を製造した。
［サンプルＢ１：Ｍｇ３Ｎ２使用ＨＶＰＥ法］
サンプルＢ１では、ｐ型層成長工程におけるＭｇドーパントして、Ｍｇ３Ｎ２を用いた点を除いてサンプルＡと同様に、半導体装置を製造した。なお、Ｍｇ３Ｎ２のキャリアガスとして、Ｈ２ガスを供給した。
［サンプルＢ２：従来ＨＶＰＥ法］
サンプルＢ２では、従来のＨＶＰＥ法として、高温反応領域が石英からなるＨＶＰＥ装置を用い、高温ベークステップを行わなかった。ｐ型層成長工程におけるＭｇドーパントして、金属Ｍｇを用いた。サンプルＢ２におけるその他の条件は、サンプルＢ１と同様とした。
［サンプルＢ３：ＭＯＣＶＤ法］
サンプルＢ３では、ＭＯＣＶＤ法により半導体積層物を製造した。ｐ型層成長工程におけるＭｇドーパントガスとして、Ｃｐ２Ｍｇガスを供給した。サンプルＢ３における半導体積層物の層構成は、サンプルＢ１と同様とした。サンプルＢ３におけるその他の条件は、従来のＭＯＣＶＤ法の標準的な条件に設定した。
なお、サンプルＢ１～３においても、Ｍｇ濃度が互いに異なる複数の半導体積層物を製造した。
（２）評価
サンプルＡ、サンプルＢ１～３の半導体積層物において、以下の評価を行った。
［ＳＩＭＳ］
ＳＩＭＳの深さプロファイル分析により、サンプルＡ、サンプルＢ１～３のそれぞれのｐ型層中のＭｇ、Ｃ、Ｏ、Ｓｉ、ＢおよびＦｅなどの各濃度を測定した。
［ホール濃度］
ホール効果測定により、２３℃の温度で半導体積層物のｐ型層中のホール濃度を測定した。
（３）結果
表１、図５～７を参照し、評価結果について説明する。表１の各不純物濃度は、ｐ型層中の濃度を示している。なお、表１中の（下限）とは、各評価における検出下限を示し、当該検出下限未満であった結果を「ＤＬ」として表記している。
［サンプルＢ３：ＭＯＣＶＤ法］
表１に示すように、サンプルＢ３では、ｐ型層中のＭｇおよびＣ以外の不純物濃度が低く、広い範囲に亘ってＭｇ濃度が得られていた。なお、ｐ型層中のＦ濃度は検出下限未満であった。
図６および図７に示すように、サンプルＢ３では、Ｍｇ濃度の広い範囲に亘って、１％以上のＭｇの活性化率が得られた。しかしながら、Ｍｇ濃度が２×１０１７ｃｍ－３以下である範囲と、Ｍｇ濃度が２×１０１８ｃｍ－３以上である範囲とにおいて、Ｍｇの活性化率が低くなっていた。
ＭＯＣＶＤ法のサンプルＢ３では、Ｃｐ２Ｍｇガスをドーパントとして用いたことで、Ｍｇ濃度を比較的容易に制御することができた。しかしながら、サンプルＢ３では、不純物としてのＣが混入していたため、ＣがＭｇを補償していた。このため、Ｍｇ濃度が低い範囲において、Ｍｇの活性化率が低くなっていた。また、サンプルＢ３では、Ｆを非含有であったことで、Ｍｇ濃度が高くなるにつれて、Ｍｇの活性化率がやや低下する傾向にあった。
［サンプルＢ２：従来ＨＶＰＥ法］
表１に示すように、サンプルＢ２では、Ｍｇ以外の不純物濃度が高かった。図６および図７に示すように、サンプルＢ２では、高いＭｇ濃度であってもホール濃度が低く、充分なＭｇの活性化率が得られなかった。
従来ＨＶＰＥ法のサンプルＢ２では、ドーパントとしての金属Ｍｇが高温反応領域を構成する石英と反応したため、ドーパントの輸送が困難となっていた。また、高温反応領域を構成する石英から、補償ドナーとしてのＳｉまたはＯが高濃度に混入していた。その結果、ホール濃度が低く、充分なＭｇの活性化率が得られなかった。
［サンプルＢ１：Ｍｇ３Ｎ２使用ＨＶＰＥ法］
表１に示すように、サンプルＢ１では、ｐ型層中のＭｇ以外の不純物濃度が低く、広い範囲に亘ってＭｇ濃度が得られていた。ただし、ｐ型層中のＦ濃度は検出下限未満であった。
図６および図７に示すように、サンプルＢ１では、サンプルＢ２よりも高いＭｇの活性化率が得られた。しかしながら、Ｍｇ濃度が２×１０１８ｃｍ－３以上である範囲において、ホール濃度が低くなり、Ｍｇの活性化率が急激に低くなっていた。
さらに、図５に示すように、サンプルＢ１では、下地層中においても、Ｍｇが検出されていた。下地層とｐ型層との間でＭｇ濃度が緩やかに変化していた。
Ｍｇ３Ｎ２使用ＨＶＰＥ法のサンプルＢ１では、ＭｇドーパントがＦを含まなかったため、ｐ型層中にＦが取り込まれることがなかった。このため、高いＭｇ濃度の範囲において、充分なＭｇの活性化率が得られなかった。
また、サンプルＢ１では、反応容器内に配置されたＭｇ３Ｎ２から常時Ｍｇ含有ガスが供給されたため、下地層中にもＭｇが一定量取り込まれてしまっていた。
［サンプルＡ］
表１に示すように、サンプルＡでは、ｐ型層中のＭｇおよびＦ以外の不純物濃度が低く、広い範囲に亘ってＭｇ濃度が得られていた。一方で、ｐ型層中のＦ濃度は１×１０１４ｃｍ－３以上であった。
また、図６および図７に示すように、サンプルＡでは、Ｍｇ濃度の広い範囲に亘って、ＭＯＣＶＤ法のサンプルＢ１よりも高いホール濃度およびＭｇの活性化率が得られた。すなわち、サンプルＡのｐ型層中のＭｇ濃度が１×１０１８ｃｍ－３未満である範囲において、ｐ型層中のＭｇの活性化率は、１１％以上であった。また、サンプルＡのｐ型層中のＭｇ濃度が１×１０１８ｃｍ－３以上である範囲において、ｐ型層は、上述の活性化率に関する式（１）（Ｙ≧－５．５ｌｏｇＸ＋１１０）を満たしていた。
さらに、図５に示すように、サンプルＡでは、下地層とｐ型層との間でＭｇ濃度が急峻に変化していた。具体的には、下地層およびｐ型層の界面付近の両側を比較したＭｇ濃度の比率Ｂ／Ａは、１００以上であった。
なお、サンプルＡにおいて、ＳＩＭＳの深さプロファイルにおける下地層およびｐ型層の間には、下地層およびｐ型層の界面から厚さ方向へ下地層側に１００ｎｍの位置におけるＳｉ濃度よりも１０倍以上高いＳｉ濃度を有するスパイク状のピークが、形成されていなかった。
本開示に係るサンプルＡでは、ｐ型層中への補償不純物の取り込みを抑制しつつ、ｐ型層中に所定量のＭｇと微量のＦとを取り込むことで、ｐ型層において広い範囲に亘ったホール濃度を得ることができたことを確認した。
また、サンプルＡでは、ＭｇＦ２のエッチング作用を有するハロゲン含有ガスの供給によりＭｇドーピングを制御することで、下地層およびｐ型層の界面付近において、Ｍｇ濃度を急峻に変化させることができたことを確認した。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
基板と、
前記基板の上方に設けられ、Ｍｇを含むＩＩＩ族窒化物を有するｐ型層と、
を備え、
前記ｐ型層中のＣ濃度は、５×１０１５ｃｍ－３未満であり、
前記ｐ型層中のＯ濃度は、５×１０１５ｃｍ－３未満であり、
前記ｐ型層中のＳｉ濃度は、１×１０１５ｃｍ－３未満であり、
前記ｐ型層中のＦ濃度は、１×１０１４ｃｍ－３以上である
半導体積層物。
（付記２）
前記ｐ型層中のＦ濃度は、１×１０１６ｃｍ－３以下である
付記１に記載の半導体積層物。
（付記３）
前記基板と前記ｐ型層との間に設けられ、ＩＩＩ族窒化物を有する下地層を備え、
前記下地層中のＣ濃度は、５×１０１５ｃｍ－３未満であり、
前記下地層中のＯ濃度は、５×１０１５ｃｍ－３未満であり、
前記下地層および前記ｐ型層の界面付近の両側を比較したＭｇ濃度の比率Ｂ／Ａは、１００以上である、
ただし、
前記Ａは、前記界面から厚さ方向へ前記下地層側に１００ｎｍの位置におけるＭｇ濃度であり、
前記Ｂは、前記界面から厚さ方向へ前記ｐ型層側に１００ｎｍの位置におけるＭｇ濃度である
付記１又は２に記載の半導体積層物。
（付記４）
基板と、
前記基板上に設けられ、ＩＩＩ族窒化物を有する下地層と、
前記下地層上に設けられ、Ｍｇを含むＩＩＩ族窒化物を有するｐ型層と、
を備え、
前記下地層および前記ｐ型層のそれぞれにおけるＣ濃度は、５×１０１５ｃｍ－３未満であり、
前記下地層および前記ｐ型層のそれぞれにおけるＯ濃度は、５×１０１５ｃｍ－３未満であり、
前記ｐ型層中のＳｉ濃度は、１×１０１５ｃｍ－３未満であり、
前記下地層および前記ｐ型層の界面付近の両側を比較したＭｇ濃度の比率Ｂ／Ａは、１００以上である、
ただし、
前記Ａは、前記界面から厚さ方向へ前記下地層側に１００ｎｍの位置におけるＭｇ濃度であり、
前記Ｂは、前記界面から厚さ方向へ前記ｐ型層側に１００ｎｍの位置におけるＭｇ濃度である
半導体積層物。
（付記５）
前記ｐ型層の厚さは、１０ｎｍ以上５μｍ以下である
付記１～４のいずれか１つに記載の半導体積層物。
（付記６）
前記ｐ型層中のＢ濃度およびＦｅ濃度のそれぞれは、１×１０１５ｃｍ－３未満である
付記１～５のいずれか１つに記載の半導体積層物。
（付記７）
前記ｐ型層上に設けられ、ＩＩＩ族窒化物を有する上層を備え、
前記上層中のＣ濃度は、５×１０１５ｃｍ－３未満であり、
前記上層中のＯ濃度は、５×１０１５ｃｍ－３未満であり、
前記上層および前記ｐ型層の界面付近の両側を比較したＭｇ濃度の比率Ｄ／Ｅは、１００以上である、
ただし、
前Ｄは、前記界面から厚さ方向へ前記ｐ型層側に１００ｎｍの位置におけるＭｇ濃度であり、
前記Ｅは、前記界面から厚さ方向へ前記上層側に１００ｎｍの位置におけるＭｇ濃度である
付記１～６のいずれか１つに記載の半導体積層物。
（付記８）
前記ｐ型層中のＭｇ濃度は、１×１０１８ｃｍ－３未満であり、
前記ｐ型層中のＭｇ濃度に対する、２３℃での前記ｐ型層中のホール濃度で求められるＭｇの活性化率は、１１％以上である
付記１～７のいずれか１つに記載の半導体積層物。
（付記９）
前記ｐ型層中のＭｇ濃度は、１×１０１８ｃｍ－３以上であり、
前記ｐ型層は、式（１）を満たす、
Ｙ≧－５．５ｌｏｇＸ＋１１０ ・・・（１）
ただし、
Ｘは、ｃｍ－３で表した前記ｐ型層中のＭｇ濃度であり、
Ｙは、前記ｐ型層中のＭｇ濃度に対する、２３℃での前記ｐ型層中のホール濃度で求められる比率であって、％で表したＭｇの活性化率である
付記１～７のいずれか１つに記載の半導体積層物。
（付記１０）
２３℃での前記ｐ型層中のホール濃度は、×１０１５ｃｍ－３以上５×１０１８ｃｍ－３以下である
付記１～９のいずれか１つに記載の半導体積層物。
（付記１１）
基板を準備するとともに、前記基板を収容したハイドライド気相成長装置を準備する工程と、
前記ハイドライド気相成長装置により、前記基板の上方に、Ｍｇを含むＩＩＩ族窒化物を有するｐ型層を成長させる工程と、
を備え、
前記ｐ型層を成長させる工程では、
ハロゲン含有ガスによりＭｇＦ２をエッチングしながら輸送することで、前記ｐ型層中にＭｇをドープする
半導体積層物の製造方法。
（付記１２）
前記準備する工程は、
前記ハイドライド気相成長装置における反応容器として、ＩＩＩ族窒化物の結晶成長温度に加熱され、前記基板に供給されるガスが接触する高温反応領域を有し、前記高温反応領域を構成する部材の少なくとも表面が石英非含有およびホウ素非含有の材料からなる容器を準備する工程と、
前記高温反応領域の温度を１５００℃以上の温度に加熱しつつ、前記反応容器内への前記窒素原料ガスの供給を不実施とし、前記反応容器内への水素ガスおよびハロゲン含有ガスの供給を実施することで、前記高温反応領域を構成する部材の前記表面を清浄化および改質させる高温ベーク工程と、
前記反応容器内に前記基板を収容する工程と、
を有する
付記１１に記載の半導体積層物の製造方法。
（付記１３）
前記ｐ型層を成長させる工程では、
前記ｐ型層中のＣ濃度を、５×１０１５ｃｍ－３未満とし、
前記ｐ型層中のＯ濃度を、５×１０１５ｃｍ－３未満とし、
前記ｐ型層中のＳｉ濃度を、１×１０１５ｃｍ－３未満とし、
前記ｐ型層中のＦ濃度を、１×１０１４ｃｍ－３以上とする
付記１１又は１２に記載の半導体積層物の製造方法。
（付記１４）
前記準備する工程の後で前記ｐ型層を成長させる工程の前に、前記基板上に、ＩＩＩ族窒化物を有する下地層を成長させる工程を備え、
前記下地層を成長させる工程では、
前記下地層中のＣ濃度を、５×１０１５ｃｍ－３未満とし、
前記下地層中のＯ濃度は、５×１０１５ｃｍ－３未満とし、
前記下地層および前記ｐ型層の界面付近の両側を比較したＭｇ濃度の比率Ｂ／Ａを、１００以上とする、
ただし、
前記Ａは、前記界面から厚さ方向へ前記下地層側に１００ｎｍの位置におけるＭｇ濃度であり、
前記Ｂは、前記界面から厚さ方向へ前記ｐ型層側に１００ｎｍの位置におけるＭｇ濃度である
付記１１～１３のいずれか１つに記載の半導体積層物の製造方法。
１０ 基板
２０ 下地層
３０ ｐ型層
４０ 上層

Claims (9)

  1. 基板と、
    前記基板の上方に設けられ、Ｍｇを含むＩＩＩ族窒化物を有するｐ型層と、
    を備え、
    前記ｐ型層中のＣ濃度は、５×１０１５ｃｍ－３未満であり、
    前記ｐ型層中のＯ濃度は、５×１０１５ｃｍ－３未満であり、
    前記ｐ型層中のＳｉ濃度は、１×１０１５ｃｍ－３未満であり、
    前記ｐ型層中のＦ濃度は、１×１０１４ｃｍ－３以上である
    半導体積層物。
  2. 前記基板と前記ｐ型層との間に設けられ、ＩＩＩ族窒化物を有する下地層を備え、
    前記下地層中のＣ濃度は、５×１０１５ｃｍ－３未満であり、
    前記下地層中のＯ濃度は、５×１０１５ｃｍ－３未満であり、
    前記下地層および前記ｐ型層の界面付近の両側を比較したＭｇ濃度の比率Ｂ／Ａは、１００以上である、
    ただし、
    前記Ａは、前記界面から厚さ方向へ前記下地層側に１００ｎｍの位置におけるＭｇ濃度であり、
    前記Ｂは、前記界面から厚さ方向へ前記ｐ型層側に１００ｎｍの位置におけるＭｇ濃度である
    請求項１に記載の半導体積層物。
  3. 基板と、
    前記基板上に設けられ、ＩＩＩ族窒化物を有する下地層と、
    前記下地層上に設けられ、Ｍｇを含むＩＩＩ族窒化物を有するｐ型層と、
    を備え、
    前記下地層および前記ｐ型層のそれぞれにおけるＣ濃度は、５×１０１５ｃｍ－３未満であり、
    前記下地層および前記ｐ型層のそれぞれにおけるＯ濃度は、５×１０１５ｃｍ－３未満であり、
    前記ｐ型層中のＳｉ濃度は、１×１０１５ｃｍ－３未満であり、
    前記下地層および前記ｐ型層の界面付近の両側を比較したＭｇ濃度の比率Ｂ／Ａは、１００以上である、
    ただし、
    前記Ａは、前記界面から厚さ方向へ前記下地層側に１００ｎｍの位置におけるＭｇ濃度であり、
    前記Ｂは、前記界面から厚さ方向へ前記ｐ型層側に１００ｎｍの位置におけるＭｇ濃度である
    半導体積層物。
  4. 前記ｐ型層の厚さは、１０ｎｍ以上５μｍ以下である
    請求項１～３のいずれか１項に記載の半導体積層物。
  5. 前記ｐ型層中のＢ濃度およびＦｅ濃度のそれぞれは、１×１０１５ｃｍ－３未満である
    請求項１～４のいずれか１項に記載の半導体積層物。
  6. 前記ｐ型層上に設けられ、ＩＩＩ族窒化物を有する上層を備え、
    前記上層中のＣ濃度は、５×１０１５ｃｍ－３未満であり、
    前記上層中のＯ濃度は、５×１０１５ｃｍ－３未満であり、
    前記上層および前記ｐ型層の界面付近の両側を比較したＭｇ濃度の比率Ｄ／Ｅは、１００以上である、
    ただし、
    前Ｄは、前記界面から厚さ方向へ前記ｐ型層側に１００ｎｍの位置におけるＭｇ濃度であり、
    前記Ｅは、前記界面から厚さ方向へ前記上層側に１００ｎｍの位置におけるＭｇ濃度である
    請求項１～５のいずれか１項に記載の半導体積層物。
  7. 前記ｐ型層中のＭｇ濃度は、１×１０１８ｃｍ－３未満であり、
    前記ｐ型層中のＭｇ濃度に対する、２３℃での前記ｐ型層中のホール濃度で求められるＭｇの活性化率は、１１％以上である
    請求項１～６のいずれか１項に記載の半導体積層物。
  8. 前記ｐ型層中のＭｇ濃度は、１×１０１８ｃｍ－３以上であり、
    前記ｐ型層は、式（１）を満たす、
    Ｙ≧－５．５ｌｏｇＸ＋１１０ ・・・（１）
    ただし、
    Ｘは、ｃｍ－３で表した前記ｐ型層中のＭｇ濃度であり、
    Ｙは、前記ｐ型層中のＭｇ濃度に対する、２３℃での前記ｐ型層中のホール濃度で求められる比率であって、％で表したＭｇの活性化率である
    請求項１～６のいずれか１項に記載の半導体積層物。
  9. 基板を準備するとともに、前記基板を収容したハイドライド気相成長装置を準備する工程と、
    前記ハイドライド気相成長装置により、前記基板の上方に、Ｍｇを含むＩＩＩ族窒化物を有するｐ型層を成長させる工程と、
    を備え、
    前記ｐ型層を成長させる工程では、
    ハロゲン含有ガスによりＭｇＦ２をエッチングしながら輸送することで、前記ｐ型層中にＭｇをドープする
    半導体積層物の製造方法。
JP2022011846A 2022-01-28 2022-01-28 半導体積層物、および半導体積層物の製造方法 Pending JP2023110417A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022011846A JP2023110417A (ja) 2022-01-28 2022-01-28 半導体積層物、および半導体積層物の製造方法
CN202211603466.1A CN116525409A (zh) 2022-01-28 2022-12-13 半导体层叠物和半导体层叠物的制造方法
US18/102,138 US20230245885A1 (en) 2022-01-28 2023-01-27 Semiconductor laminate and method for manufacturing semiconductor laminate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022011846A JP2023110417A (ja) 2022-01-28 2022-01-28 半導体積層物、および半導体積層物の製造方法

Publications (1)

Publication Number Publication Date
JP2023110417A true JP2023110417A (ja) 2023-08-09

Family

ID=87398193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022011846A Pending JP2023110417A (ja) 2022-01-28 2022-01-28 半導体積層物、および半導体積層物の製造方法

Country Status (3)

Country Link
US (1) US20230245885A1 (ja)
JP (1) JP2023110417A (ja)
CN (1) CN116525409A (ja)

Also Published As

Publication number Publication date
US20230245885A1 (en) 2023-08-03
CN116525409A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
JP7041461B2 (ja) 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
CN110731002B (zh) 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法
JP3899652B2 (ja) エピタキシャルウェハ
WO2013059102A1 (en) Multiple complementary gas distribution assemblies
CN110691867A (zh) 氮化物晶体基板、半导体层叠物、半导体层叠物的制造方法以及半导体装置的制造方法
CN111527587B (zh) 第iii族氮化物半导体基板的制备方法
JP3312553B2 (ja) シリコン単結晶およびシリコン単結晶薄膜の製造方法
JP7181810B2 (ja) 窒化物結晶
JP2023110417A (ja) 半導体積層物、および半導体積層物の製造方法
JP7181321B2 (ja) 窒化物半導体積層物
JP7170595B2 (ja) ＧａＮ結晶
JP6549768B1 (ja) ＧａＮ結晶
JP5928133B2 (ja) エピタキシャルシリコンウェーハの製造方法
CN110777433B (zh) 氮化物晶体
JP2022124009A (ja) 窒化物結晶、半導体積層物、窒化物結晶の製造方法および窒化物結晶製造装置
JP2007300120A (ja) 窒化物膜の製造方法及び窒化物構造物
JP7084573B2 (ja) 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
JP4380666B2 (ja) エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20221223