JP2023087055A - 補助電極を提供するための方法および補助電極を含むデバイス - Google Patents
補助電極を提供するための方法および補助電極を含むデバイス Download PDFInfo
- Publication number
- JP2023087055A JP2023087055A JP2023076086A JP2023076086A JP2023087055A JP 2023087055 A JP2023087055 A JP 2023087055A JP 2023076086 A JP2023076086 A JP 2023076086A JP 2023076086 A JP2023076086 A JP 2023076086A JP 2023087055 A JP2023087055 A JP 2023087055A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- coating
- nucleation
- auxiliary electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 76
- 238000000576 coating method Methods 0.000 abstract description 443
- 239000011248 coating agent Substances 0.000 abstract description 418
- 230000006911 nucleation Effects 0.000 abstract description 150
- 238000010899 nucleation Methods 0.000 abstract description 150
- 238000000059 patterning Methods 0.000 abstract description 102
- 230000005693 optoelectronics Effects 0.000 abstract description 85
- 239000000758 substrate Substances 0.000 abstract description 76
- 230000002401 inhibitory effect Effects 0.000 abstract description 27
- 239000010410 layer Substances 0.000 description 248
- 230000001629 suppression Effects 0.000 description 119
- 239000000463 material Substances 0.000 description 104
- 239000004065 semiconductor Substances 0.000 description 104
- 238000000151 deposition Methods 0.000 description 96
- 230000008021 deposition Effects 0.000 description 51
- 230000004907 flux Effects 0.000 description 42
- 239000011777 magnesium Substances 0.000 description 40
- 239000002585 base Substances 0.000 description 35
- 229910052749 magnesium Inorganic materials 0.000 description 32
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 30
- 230000002821 anti-nucleating effect Effects 0.000 description 29
- 230000008569 process Effects 0.000 description 28
- 239000010409 thin film Substances 0.000 description 23
- 239000004020 conductor Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 14
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical class C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 13
- 229910003472 fullerene Inorganic materials 0.000 description 13
- 238000004891 communication Methods 0.000 description 12
- 239000000203 mixture Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- XJHCXCQVJFPJIK-UHFFFAOYSA-M caesium fluoride Chemical compound [F-].[Cs+] XJHCXCQVJFPJIK-UHFFFAOYSA-M 0.000 description 8
- 238000006073 displacement reaction Methods 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 230000008020 evaporation Effects 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000007639 printing Methods 0.000 description 7
- 229910052769 Ytterbium Inorganic materials 0.000 description 6
- 239000012799 electrically-conductive coating Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 230000001737 promoting effect Effects 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 150000001342 alkaline earth metals Chemical class 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- -1 magnesium Chemical class 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 125000000524 functional group Chemical group 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000821 Yb alloy Inorganic materials 0.000 description 2
- 229910009520 YbF3 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- XASAPYQVQBKMIN-UHFFFAOYSA-K ytterbium(iii) fluoride Chemical compound F[Yb](F)F XASAPYQVQBKMIN-UHFFFAOYSA-K 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910014033 C-OH Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910014570 C—OH Inorganic materials 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- OWXLRKWPEIAGAT-UHFFFAOYSA-N [Mg].[Cu] Chemical compound [Mg].[Cu] OWXLRKWPEIAGAT-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000004630 atomic force microscopy Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical group 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- SJCKRGFTWFGHGZ-UHFFFAOYSA-N magnesium silver Chemical compound [Mg].[Ag] SJCKRGFTWFGHGZ-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910001512 metal fluoride Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002048 multi walled nanotube Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910001848 post-transition metal Inorganic materials 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- TUNODRIFNXIVIK-UHFFFAOYSA-N silver ytterbium Chemical compound [Ag].[Yb] TUNODRIFNXIVIK-UHFFFAOYSA-N 0.000 description 1
- 239000002109 single walled nanotube Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000010129 solution processing Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/824—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80522—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
Abstract
【課題】好適な補助電極を提供するための方法および補助電極を含むデバイスを提供すること。【解決手段】光電子デバイスは、(i)表面を有する基板と、(ii)表面上に配設された第1の電極と、(iii)第1の電極の少なくとも一部上に配設された半導体層と、(iv)半導体層上に配設された第2の電極と、(v)第2の電極の少なくとも一部上に配設された核生成抑制コーティングと、(vi)表面上に配設されたパターニング構造であって、パターニング構造と第2の電極との間に遮蔽領域を提供する、パターニング構造と、(vii)表面上に配設された補助電極と、(viii)遮蔽領域に配設された導電性コーティングであって、補助電極および第2の電極を電気的に接続している、導電性コーティングと、を含む。【選択図】図18
Description
関連出願の相互参照
本出願は、2018年5月7日に出願された米国仮出願番号第62/668,134号の優先権、および2018年9月11日に出願された米国仮出願番号第62/729,889号の優先権を主張し、その内容は参照により全体として本明細書に組み込まれる。
本出願は、2018年5月7日に出願された米国仮出願番号第62/668,134号の優先権、および2018年9月11日に出願された米国仮出願番号第62/729,889号の優先権を主張し、その内容は参照により全体として本明細書に組み込まれる。
以降の内容は一般に、光電子デバイスのための補助電極を提供するための方法に関する。具体的には、この方法は、表面に導電性材料を選択的に堆積させて、デバイスの導電性構造を形成することに関する。
有機発光ダイオード(OLED)は通常、導電性薄膜電極間に挿置した有機材料のいくつかの層を含み、その有機層のうちの少なくとも1つはエレクトロルミネセント層である。電極に電圧を印加すると、正孔および電子がアノードおよびカソードからそれぞれ注入される。電極により注入された正孔および電子は、有機層を通って移動し、エレクトロルミネセント層に到達する。正孔および電子が接近しているとき、Coulomb力により互いに引き付けられる。続いて、正孔および電子が結合して、励起子と呼ばれる束縛状態を形成することがある。励起子は、光子を放射する輻射再結合過程により減衰することがある。代替的に、励起子は、光子を放射しない非輻射再結合過程により減衰することもある。本明細書において使用される場合、内部量子効率(IQE)は、輻射再結合過程により減衰するデバイスにおいて生成されるすべての電子正孔対の割合であると理解されることに留意されたい。
輻射再結合過程は、電子正孔対(つまり、励起子)のスピン状態に依存して蛍光または燐光過程として発生する可能性がある。具体的には、電子正孔対により形成される励起子は、一重項または三重項スピン状態を有するように特徴付けられてもよい。一般に、一重項励起子の輻射減衰により蛍光が発生し、三重項励起子の輻射減衰により燐光が発生する。
より最近では、OLEDの他の発光メカニズムが提案かつ調査され、それらは熱活性化遅延蛍光(TADF)を含んでいる。簡単に言えば、TADF放射は、熱エネルギーの支援下での逆項間交差過程により三重項励起子を一重項励起子へ変換し、続いて一重項励起子が輻射減衰することで発生する。
OLEDデバイスの外部量子効率(EQE)は、デバイスにより放射される光子の数に対するOLEDデバイスに提供される電荷キャリアの比率を指してもよい。たとえば、EQEが100%の場合、デバイスに注入される電子ごとに1つの光子が放射されることを示す。当然のことながら、デバイスのEQEは一般に、デバイスのIQEより実質的に低い。EQEとIQEとの差異は一般に、デバイスのさまざまな構成要素により引き起こされる光の吸収および反射など、多数の要因に起因する可能性がある。
OLEDデバイスは通常、デバイスから光が放射される相対的な方向に依存して、「底部放射」デバイスまたは「上部放射」デバイスのうちのいずれかとして分類できる。底部放射デバイスでは、輻射再結合過程の結果として生成された光は、デバイスのベース基板に向かう方向に放射されるが、上部放射デバイスでは、光はベース基板から離れる方向に放射される。したがって、ベース基板の近位にある電極が一般に、底部放射デバイスでは光透過性(たとえば、実質的に透明または半透明)になるように作製されるが、上部放射デバイスでは、ベース基板の遠位にある電極が一般に、光透過性になるように作製され、光の減衰を低減する。具体的なデバイス構造に依存して、アノードまたはカソードのうちのいずれかが、上部放射デバイスおよび底部放射デバイスにおける透過電極として機能してもよい。
OLEDデバイスは、ベース基板に対して両方向に光を放射するように構成されている両面放射デバイスであってもよい。たとえば、両面放射デバイスは、透過性アノードおよび透過性カソードを含んでもよく、その結果、各画素からの光は両方向に放射される。別の例では、両面放射表示デバイスは、1つの方向に光を放射するように構成された画素の第1の組と、他の方向に光を放射するように構成された画素の第2の組とを含んでもよく、その結果、各画素からの単一の電極が透過性になる。
上記のデバイス構成に加えて、透明または半透明OLEDデバイスを実装することもでき、このデバイスは、デバイスを介して外部光を透過可能な透明部分を含む。たとえば、透明OLED表示デバイスでは、透明部分は、各隣接画素間の非放射領域に提供してもよい。別の例では、パネルの放射領域間に複数の透明領域を提供することにより、透明OLED照射パネルを形成してもよい。透明または半透明OLEDデバイスは、底部放射、上部放射、または両面放射デバイスであってもよい。
カソードまたはアノードのうちのいずれかを透過電極として選択できるが、通常の上部放射デバイスは光透過性カソードを含む。透過性カソードの形成に通常使用される材料は、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、および酸化亜鉛(ZnO)などの透明導電性酸化物(TCO)、ならびに銀(Ag)、アルミニウム(Al)、またはマグネシウム銀(Mg:Ag)合金およびイッテルビウム銀(Yb:Ag)合金などの、体積で約1:9~約9:1の範囲の組成のさまざまな金属合金の薄い層を堆積させることにより形成されるものなどの薄膜を含む。2層以上のTCOおよび/または金属膜を含む多層カソードも使用することもできる。
特に薄膜の場合、最大約数十ナノメートルの比較的薄い層の厚さが、OLEDにおいて使用するための透明度の向上および好ましい光学特性(たとえば、マイクロキャビティ効果の低減)に寄与する。しかしながら、透過電極の厚さを減少させると、そのシート抵抗は増加する。高いシート抵抗を備えた電極は一般に、OLEDにおける使用には望ましくないが、それはデバイスの使用時に大きな電流抵抗(IR)ドロップを引き起こし、OLEDの性能および効率に悪影響を与えるためである。IRドロップは、電源レベルを増大させることによりある程度補償できるが、1つの画素の電源レベルを増大させると、デバイスの適切な動作を維持するために他の構成要素に供給される電圧も増大するため、好ましくない。
上部放射OLEDデバイスの電源仕様を低減するために、デバイスにバスバー構造または補助電極を形成する解決策が提案されている。たとえば、そのような補助電極は、OLEDデバイスの透過電極と電気的に連絡する導電性コーティングを堆積させることにより形成してもよい。そのような補助電極は、透過電極のシート抵抗および関連するIRドロップを低下させることにより、デバイスのさまざまな領域に、より効果的に電流を運ぶことを可能にする。
補助電極は通常、アノード、1つ以上の有機層およびカソードを含むOLED積層体の上部に設けられているため、補助電極のパターニングは従来、マスクアパーチャを備えたシャドーマスクを使用し、それを介して、たとえば、物理蒸着(PVD)処理により導電性コーティングを選択的に堆積させて実現される。しかしながら、マスクは通常は金属マスクであるため、高温堆積処理中に反り、それによりマスクのアパーチャおよび得られる堆積パターンが歪む傾向がある。その上、導電性コーティングがマスクに付着し、マスクの特徴部を不明瞭にするため、マスクは通常は連続的な堆積により劣化する。その結果、このようなマスクは、時間および費用のかかる処理を使用して洗浄するか、または、いったんマスクが所望のパターンの製造に有効ではないとみなされると処分しなければならず、それにより、このような処理は非常に高価で複雑となる。したがって、シャドーマスク処理は、OLEDデバイスの大量生産を商業的に実現できない場合がある。その上、シャドーマスク処理を使用して製造できる特徴部のアスペクト比は通常、遮蔽効果および金属マスクの機械的(たとえば、引っ張り)強度により制約を受けるが、それは、大きな金属マスクは通常は、シャドーマスクの堆積処理中に延伸されるためである。
シャドーマスクを介して表面上で導電性コーティングをパターニングする際の別の課題は、単一のマスクを使用して特定のパターンを実現できるが、すべてのパターンではないことである。マスクの各部分は物理的に支持されているため、単一の処理段階ですべてのパターンが可能になるわけではない。たとえば、パターンが孤立した特徴部を指定する場合、単一のマスク処理段階を通常使用して、所望のパターンを実現することはできない。加えて、デバイス表面全体に広がる繰り返し構造(たとえば、バスバー構造または補助電極)を製造するために使用されるマスクは、そのマスクに形成した多数の穿孔またはアパーチャを含む。しかしながら、マスクに多数のアパーチャを形成すると、マスクの構造的一体性が損なわれる可能性があり、これにより、処理中にマスクの著しい反りまたは変形が生じ、堆積構造のパターンを歪ませる可能性がある。
上記に加えて、実質的に均一な厚さを有する共通電極がOLED表示デバイスにおける上部放射カソードとして設けられている場合、各副画素に関連した放射スペクトルに従ってデバイスの光学性能を微調整することは容易にはできない。通常のOLED表示デバイスでは、赤、緑、青の副画素を設けて表示デバイスの画素を形成する。そのようなOLED表示デバイスにおいて使用される上部放射電極は通常、複数の画素を被覆している共通電極である。たとえば、そのような共通電極は、デバイス全体にわたって実質的に均一な厚さを有する比較的薄い導電層であってもよい。異なる副画素内に配設された有機層の厚さを変化させることにより、各副画素の色に関連した光学的マイクロキャビティ効果を調整する努力がなされてきたが、そのような方式は、少なくともいくつかの場合には、光学的マイクロキャビティ効果の度合いを十分に調整できない場合がある。加えて、そのような方式は、OLED表示装置の製造環境において実施することが難しい場合がある。
いくつかの実施形態によると、光電子デバイスは、(i)表面を有する基板と、(ii)表面上に配設された第1の電極と、(iii)第1の電極の少なくとも一部上に配設された半導体層と、(iv)半導体層上に配設された第2の電極と、(v)第2の電極の少なくとも一部上に配設された核生成抑制コーティングと、(vi)表面上に配設されたパターニング構造であって、そのパターニング構造と第2の電極との間に遮蔽領域を提供する、パターニング構造と、(vii)表面上に配設された補助電極と、(viii)遮蔽領域に配設された導電性コーティングであって、補助電極および第2の電極を電気的に接続する、導電性コーティングと、を含む。
いくつかの実施形態によると、光電子デバイスは、非放射領域と、非放射領域に隣接して配置された放射領域と、を含む。放射領域は、第1の電極および第2の電極と、第1の電極と第2の電極との間に配設された半導体層と、を含む。非放射領域は、補助電極と、補助電極と重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造と、遮蔽領域に配設された導電性コーティングであって、補助電極および第2の電極を電気的に接続している、導電性コーティングと、を含む。
いくつかの実施形態によると、光電子デバイスを製造するための方法は、(i)表面を有する基板を提供することであって、基板は、複数の薄膜トランジスタ、表面上に配設された第1の電極であって、薄膜トランジスタのうちの少なくとも1つと電気的に連絡している、第1の電極、表面上に配設され、第1の電極の周囲をカバーしている画素画定層、表面上に配設された補助電極、および補助電極に重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造を含む、提供することと、(ii)第1の電極上に半導体層を堆積させることと、(iii)半導体層上に第2の電極を堆積させることと、(iv)第2の電極上に核生成抑制コーティングを堆積させることと、(v)核生成抑制コーティングおよび遮蔽領域を処理して、遮蔽領域に導電性コーティングを堆積させるが、核生成抑制コーティングの少なくとも一部は導電性コーティングにより実質的にカバーされないままにすることと、を含む。
いくつかの実施形態によると、光電子デバイスを製造するための方法は、(i)表面を有する基板を提供することであって、基板は、少なくとも1つの薄膜トランジスタ、表面上に配設された第1の電極であって、少なくとも1つの薄膜トランジスタと電気的に連絡している、第1の電極、表面上に配設された補助電極、および表面上に配設され、補助電極を露出させる貫通孔領域を画定するバンク構造を含む、提供することと、(ii)第1の電極上に半導体層を堆積させることと、(iii)半導体層上に第2の電極を堆積させることと、(iv)第2の電極上に核生成抑制コーティングを堆積させることと、(v)核生成抑制コーティングおよび貫通孔領域を処理して、貫通孔領域に導電性コーティングを堆積させるが、核生成抑制コーティングの少なくとも一部は導電性コーティングにより実質的にカバーされないままにすることと、を含む。
いくつかの実施形態によると、光電子デバイスは、(i)第1の電極および第2の電極と、(ii)第1の電極と第2の電極との間に配設された半導体層と、(iii)第2の電極の少なくとも一部上に配設された核生成抑制コーティングと、(iv)側壁を有する補助電極と(v)側壁に隣接して配置された導電性コーティングであって、補助電極および第2の電極と電気的に接続している、導電性コーティングと、を含む。
本願明細書は、例えば、以下の項目も提供する。
(項目1)
光電子デバイスであって、
表面を有する基板と、
前記表面上に配設された第1の電極と、
前記第1の電極の少なくとも一部上に配設された半導体層と、
前記半導体層上に配設された第2の電極と、
前記第2の電極の少なくとも一部上に配設された核生成抑制コーティングと、
前記表面上に配設されたパターニング構造であって、前記パターニング構造と前記第2の電極との間に遮蔽領域を提供する、パターニング構造と、
前記表面上に配設された補助電極と、
前記遮蔽領域に配設された導電性コーティングであって、前記補助電極および前記第2の電極を電気的に接続する、導電性コーティングと、を備える、光電子デバイス。
(項目2)
核生成促進コーティングをさらに備え、前記核生成促進コーティングは、前記表面と前記導電性コーティングとの間に配設されている、項目1に記載の光電子デバイス。
(項目3)
前記核生成促進コーティングは、前記導電性コーティングに接触するように配設されている、項目2に記載の光電子デバイス。
(項目4)
画素画定層をさらに備え、前記画素画定層は前記表面上に配設されている、項目1~3のいずれか一項に記載の光電子デバイス。
(項目5)
前記画素画定層は、前記第1の電極の周囲をカバーしている、項目4に記載の光電子デバイス。
(項目6)
前記補助電極は、前記画素画定層上に配設されている、項目4または5に記載の光電子デバイス。
(項目7)
前記補助電極は、前記表面上に配設されている、項目1~5のいずれか一項に記載の光電子デバイス。
(項目8)
前記パターニング構造は、前記補助電極上に配設されている、項目1~7のいずれか一項に記載の光電子デバイス。
(項目9)
前記補助電極は、前記遮蔽領域に配設されている、項目1~7のいずれか一項に記載の光電子デバイス。
(項目10)
前記導電性コーティングおよび前記補助電極は、互いに一体的に形成されている、項目1~9のいずれか一項に記載の光電子デバイス。
(項目11)
前記遮蔽領域は、前記核生成抑制コーティングを実質的に含んでいない、項目1~10のいずれか一項に記載の光電子デバイス。
(項目12)
前記パターニング構造は、ベース部および上部を含み、前記ベース部は前記表面の近位に配置され、前記上部は前記表面の遠位に配置されている、項目1~11のいずれか一項に記載の光電子デバイス。
(項目13)
前記上部は、前記ベース部から側方外向きに延在し、それにより前記遮蔽領域を提供する、項目12に記載の光電子デバイス。
(項目14)
前記ベース部と前記上部との間に側壁が延在し、前記側壁は実質的に直線状、テーパ状、または曲線状である、項目12または13に記載の光電子デバイス。
(項目15)
前記基板は、前記第1の電極と電気的に連絡している薄膜トランジスタをさらに備える、項目1~14のいずれか一項に記載の光電子デバイス。
(項目16)
前記半導体層は、放射層を備える、項目1~15のいずれか一項に記載の光電子デバイス。
(項目17)
前記半導体層は、正孔注入層、電子遮断層、正孔輸送層、電子輸送層、正孔遮断層、または電子注入層のうちの少なくとも1つをさらに備える、項目16に記載の光電子デバイス。
(項目18)
前記導電性コーティングは、マグネシウムを含む、項目1~17のいずれか一項に記載の光電子デバイス。
(項目19)
光電子デバイスであって、
非放射領域と、前記非放射領域に隣接して配置された放射領域と、を備え、
前記放射領域は、
第1の電極および第2の電極と、
前記第1の電極と前記第2の電極との間に配設された半導体層と、を備え、
前記非放射領域は、
補助電極と、
前記補助電極と重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造と、
前記遮蔽領域に配設された導電性コーティングであって、前記補助電極および前記第2の電極を電気的に接続している、導電性コーティングと、を備える、光電子デバイス。
(項目20)
前記放射領域の前記第2の電極上に配設された核生成抑制コーティングをさらに備える、項目19に記載の光電子デバイス。
(項目21)
前記遮蔽領域は、前記核生成抑制コーティングを実質的に含まない、項目20に記載の光電子デバイス。
(項目22)
前記パターニング構造は、前記補助電極上に配設されている、項目19~21のいずれか一項に記載の光電子デバイス。
(項目23)
前記非放射領域は、画素画定層をさらに備える、項目19~22のいずれか一項に記載の光電子デバイス。
(項目24)
前記補助電極は、前記画素画定層上に配設されている、項目23に記載の光電子デバイス。
(項目25)
前記パターニング構造は、側方延在部を備え、前記側方延在部は前記遮蔽領域を提供する、項目19~24のいずれか一項に記載の光電子デバイス。
(項目26)
光電子デバイスを製造するため方法であって、
(i)表面を有する基板を提供することであって、前記基板は、
複数の薄膜トランジスタ、
前記表面上に配設された第1の電極であって、前記薄膜トランジスタのうちの少なくとも1つと電気的に連絡している、第1の電極、
前記表面上に配設され、前記第1の電極の周囲をカバーしている画素画定層、
前記表面上に配設された補助電極、および、
前記補助電極と重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造を備える、提供することと、
(ii)前記第1の電極上に半導体層を堆積させることと、
(iii)前記半導体層上に第2の電極を堆積させることと、
(iv)前記第2の電極上に核生成抑制コーティングを堆積させることと、
(v)前記核生成抑制コーティングおよび前記遮蔽領域を処理して、前記遮蔽領域に導電性コーティングを堆積させるが、前記核生成抑制コーティングの少なくとも一部は前記導電性コーティングにより実質的にカバーされないままにすることと、を含む、方法。
(項目27)
前記導電性コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される、項目26に記載の方法。
(項目28)
前記核生成抑制コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される、項目26または27に記載の方法。
(項目29)
(v)において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、前記導電性コーティングを形成する材料の蒸発フラックスに、前記核生成抑制コーティングおよび前記遮蔽領域を露出させることを含む、項目26~28のいずれか一項に記載の方法。
(項目30)
前記蒸発フラックスの少なくとも一部は、コリメートされていない、項目29に記載の方法。
(項目31)
前記蒸発フラックスの少なくとも一部は、非法線方向の入射角において前記遮蔽領域の遮蔽面に入射する、項目29または30に記載の方法。
(項目32)
(v)において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、処理中に前記基板を変位させることを含む、項目29~31のいずれか一項に記載の方法。
(項目33)
前記基板は、角変位、側方変位、または垂直変位のうちの少なくとも1つを受ける、項目32に記載の方法。
(項目34)
前記蒸発フラックスは、点蒸発源、線蒸発源、または面蒸発源により生成される、項目29~33のいずれか一項に記載の方法。
(項目35)
(v)において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、回転軸の周りで前記基板を回転させることを含み、前記回転軸は前記基板の前記表面に対して実質的に法線方向である、項目32または33に記載の方法。
(項目36)
前記蒸発フラックスは、点蒸発源、点蒸発源のアレイ、または面蒸発源により生成される、項目35に記載の方法。
(項目37)
前記導電性コーティングを堆積させるとき、前記第2の電極および前記補助電極は前記導電性コーティングにより互いに電気的に接続される、項目26~36のいずれか一項に記載の方法。
(項目38)
前記補助電極は、前記表面と前記パターニング構造との間に配設される、項目26~37のいずれか一項に記載の方法。
(項目39)
前記補助電極は、前記画素画定層と前記パターニング構造との間に配設される、項目26~37のいずれか一項に記載の方法。
(項目40)
光電子デバイスを製造するための方法であって、
(i)表面を有する基板を提供することであって、前記基板は、
少なくとも1つの薄膜トランジスタ、
前記表面上に配設された第1の電極であって、前記少なくとも1つの薄膜トランジスタと電気的に連絡している、第1の電極、
前記表面上に配設された補助電極、および、
前記表面上に配設され、前記補助電極を露出させる貫通孔領域を画定するバンク構造を備える、提供することと、
(ii)前記第1の電極上に半導体層を堆積させることと、
(iii)前記半導体層上に第2の電極を堆積させることと、
(iv)前記第2の電極上に核生成抑制コーティングを堆積させることと、
(v)前記核生成抑制コーティングおよび前記貫通孔領域を処理して、前記貫通孔領域に導電性コーティングを堆積させるが、前記核生成抑制コーティングの少なくとも一部は前記導電性コーティングにより実質的にカバーされないままにすることと、を含む、方法。
(項目41)
前記第2の電極および前記補助電極は、前記導電性コーティングにより電気的に接続される、項目40に記載の方法。
(項目42)
前記バンク構造の少なくとも一部は、前記第1の電極と前記補助電極との間で側方に配設される、項目40または41に記載の方法。
(項目43)
前記貫通孔領域は、実質的に垂直に延在している貫通孔により画定される、項目40~42のいずれか一項に記載の方法。
(項目44)
前記貫通孔は、前記バンク構造により画定される、項目43に記載の方法。
(項目45)
前記表面上に配設された別のバンク構造をさらに備え、前記貫通孔は、前記バンク構造と前記別のバンク構造との間のギャップにより画定される、項目43に記載の方法。
(項目46)
前記半導体層の少なくとも一部は、印刷により堆積させる、項目40~45のいずれか一項に記載の方法。
(項目47)
前記核生成抑制コーティングは、非法線方向の入射角において堆積させる、項目40~46のいずれか一項に記載の方法。
(項目48)
前記貫通孔領域は、前記核生成抑制コーティングを実質的に含まない、項目40~47のいずれか一項に記載の方法。
(項目49)
光電子デバイスであって、
第1の電極および第2の電極と、
前記第1の電極と前記第2の電極との間に配設された半導体層と、
前記第2の電極の少なくとも一部上に配設された核生成抑制コーティングと、
側壁を有する補助電極と、
前記側壁に隣接して配置された導電性コーティングであって、前記補助電極および前記第2の電極と電気的に接続している、導電性コーティングと、を備える、光電子デバイス。
(項目50)
前記補助電極は、上部およびベース部を備え、前記側壁は前記上部と前記ベース部との間に延在している、項目49に記載の光電子デバイス。
(項目51)
前記補助電極の前記側壁は、前記核生成抑制コーティングを実質的に含まない、項目49または50に記載の光電子デバイス。
(項目52)
前記側壁は、実質的に垂直に延在している、項目49~51のいずれか一項に記載の光電子デバイス。
(項目53)
前記補助電極は、ステップエッジを画定する、項目49~52のいずれか一項に記載の光電子デバイス。
(項目54)
前記側壁は、張り出し部を画定する、項目49~51のいずれか一項に記載の光電子デバイス。
(項目55)
前記側壁は、実質的に直線状、テーパ状、または曲線状の部分を含む、項目54に記載の光電子デバイス。
(項目56)
前記張り出し部は、遮蔽領域を形成する、項目54または55に記載の光電子デバイス。
(項目57)
前記遮蔽領域は、前記核生成抑制コーティングから実質的に露出させている、項目56に記載の光電子デバイス。
(項目58)
前記導電性コーティングは、前記遮蔽領域に配設されている、項目56または57に記載の光電子デバイス。
(項目59)
前記補助電極は、下側部分と、上側部分と、を備える、項目49、50、51、54および55のいずれか一項に記載の光電子デバイス。
(項目60)
前記下側部分は、前記上側部分に対して凹状である、項目59に記載の光電子デバイス。
(項目61)
前記下側部分は、前記上側部分とは異なる材料を備える、項目59または60に記載の光電子デバイス。
(項目62)
前記導電性コーティングは、前記補助電極または前記第2の電極のうちの少なくとも一方と接触している、項目49~61のいずれか一項に記載の光電子デバイス。
(項目63)
前記導電性コーティングと前記補助電極との間、または前記導電性コーティングと前記第2の電極との間に配設された中間層をさらに備える、項目49~61のいずれか一項に記載の光電子デバイス。
(項目64)
画素画定層をさらに備え、前記補助電極は前記画素画定層上に配設されている、項目49~63のいずれか一項に記載の光電子デバイス。
(項目65)
前記補助電極および前記第1の電極は、同じ平面内に配置されている、項目49~63のいずれか一項に記載の光電子デバイス。
(項目66)
前記導電性コーティングは、側方に延在して前記第2の電極に重なっている、項目49~65のいずれか一項に記載の光電子デバイス。
(項目67)
非放射領域をさらに備え、前記補助電極は前記光電子デバイスの前記非放射領域に配置されている、項目49~66のいずれか一項に記載の光電子デバイス。
(項目68)
複数の放射領域をさらに備え、前記補助電極は前記複数の放射領域の間に配置されている、項目49~67のいずれか一項に記載の光電子デバイス。
(項目69)
複数の放射領域をさらに備え、前記複数の放射領域は前記導電性コーティングから実質的に露出させている、項目49~67のいずれか一項に記載の光電子デバイス。
(項目70)
前記核生成抑制コーティングは、前記複数の放射領域に配設されている、項目69に記載の光電子デバイス。
本願明細書は、例えば、以下の項目も提供する。
(項目1)
光電子デバイスであって、
表面を有する基板と、
前記表面上に配設された第1の電極と、
前記第1の電極の少なくとも一部上に配設された半導体層と、
前記半導体層上に配設された第2の電極と、
前記第2の電極の少なくとも一部上に配設された核生成抑制コーティングと、
前記表面上に配設されたパターニング構造であって、前記パターニング構造と前記第2の電極との間に遮蔽領域を提供する、パターニング構造と、
前記表面上に配設された補助電極と、
前記遮蔽領域に配設された導電性コーティングであって、前記補助電極および前記第2の電極を電気的に接続する、導電性コーティングと、を備える、光電子デバイス。
(項目2)
核生成促進コーティングをさらに備え、前記核生成促進コーティングは、前記表面と前記導電性コーティングとの間に配設されている、項目1に記載の光電子デバイス。
(項目3)
前記核生成促進コーティングは、前記導電性コーティングに接触するように配設されている、項目2に記載の光電子デバイス。
(項目4)
画素画定層をさらに備え、前記画素画定層は前記表面上に配設されている、項目1~3のいずれか一項に記載の光電子デバイス。
(項目5)
前記画素画定層は、前記第1の電極の周囲をカバーしている、項目4に記載の光電子デバイス。
(項目6)
前記補助電極は、前記画素画定層上に配設されている、項目4または5に記載の光電子デバイス。
(項目7)
前記補助電極は、前記表面上に配設されている、項目1~5のいずれか一項に記載の光電子デバイス。
(項目8)
前記パターニング構造は、前記補助電極上に配設されている、項目1~7のいずれか一項に記載の光電子デバイス。
(項目9)
前記補助電極は、前記遮蔽領域に配設されている、項目1~7のいずれか一項に記載の光電子デバイス。
(項目10)
前記導電性コーティングおよび前記補助電極は、互いに一体的に形成されている、項目1~9のいずれか一項に記載の光電子デバイス。
(項目11)
前記遮蔽領域は、前記核生成抑制コーティングを実質的に含んでいない、項目1~10のいずれか一項に記載の光電子デバイス。
(項目12)
前記パターニング構造は、ベース部および上部を含み、前記ベース部は前記表面の近位に配置され、前記上部は前記表面の遠位に配置されている、項目1~11のいずれか一項に記載の光電子デバイス。
(項目13)
前記上部は、前記ベース部から側方外向きに延在し、それにより前記遮蔽領域を提供する、項目12に記載の光電子デバイス。
(項目14)
前記ベース部と前記上部との間に側壁が延在し、前記側壁は実質的に直線状、テーパ状、または曲線状である、項目12または13に記載の光電子デバイス。
(項目15)
前記基板は、前記第1の電極と電気的に連絡している薄膜トランジスタをさらに備える、項目1~14のいずれか一項に記載の光電子デバイス。
(項目16)
前記半導体層は、放射層を備える、項目1~15のいずれか一項に記載の光電子デバイス。
(項目17)
前記半導体層は、正孔注入層、電子遮断層、正孔輸送層、電子輸送層、正孔遮断層、または電子注入層のうちの少なくとも1つをさらに備える、項目16に記載の光電子デバイス。
(項目18)
前記導電性コーティングは、マグネシウムを含む、項目1~17のいずれか一項に記載の光電子デバイス。
(項目19)
光電子デバイスであって、
非放射領域と、前記非放射領域に隣接して配置された放射領域と、を備え、
前記放射領域は、
第1の電極および第2の電極と、
前記第1の電極と前記第2の電極との間に配設された半導体層と、を備え、
前記非放射領域は、
補助電極と、
前記補助電極と重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造と、
前記遮蔽領域に配設された導電性コーティングであって、前記補助電極および前記第2の電極を電気的に接続している、導電性コーティングと、を備える、光電子デバイス。
(項目20)
前記放射領域の前記第2の電極上に配設された核生成抑制コーティングをさらに備える、項目19に記載の光電子デバイス。
(項目21)
前記遮蔽領域は、前記核生成抑制コーティングを実質的に含まない、項目20に記載の光電子デバイス。
(項目22)
前記パターニング構造は、前記補助電極上に配設されている、項目19~21のいずれか一項に記載の光電子デバイス。
(項目23)
前記非放射領域は、画素画定層をさらに備える、項目19~22のいずれか一項に記載の光電子デバイス。
(項目24)
前記補助電極は、前記画素画定層上に配設されている、項目23に記載の光電子デバイス。
(項目25)
前記パターニング構造は、側方延在部を備え、前記側方延在部は前記遮蔽領域を提供する、項目19~24のいずれか一項に記載の光電子デバイス。
(項目26)
光電子デバイスを製造するため方法であって、
(i)表面を有する基板を提供することであって、前記基板は、
複数の薄膜トランジスタ、
前記表面上に配設された第1の電極であって、前記薄膜トランジスタのうちの少なくとも1つと電気的に連絡している、第1の電極、
前記表面上に配設され、前記第1の電極の周囲をカバーしている画素画定層、
前記表面上に配設された補助電極、および、
前記補助電極と重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造を備える、提供することと、
(ii)前記第1の電極上に半導体層を堆積させることと、
(iii)前記半導体層上に第2の電極を堆積させることと、
(iv)前記第2の電極上に核生成抑制コーティングを堆積させることと、
(v)前記核生成抑制コーティングおよび前記遮蔽領域を処理して、前記遮蔽領域に導電性コーティングを堆積させるが、前記核生成抑制コーティングの少なくとも一部は前記導電性コーティングにより実質的にカバーされないままにすることと、を含む、方法。
(項目27)
前記導電性コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される、項目26に記載の方法。
(項目28)
前記核生成抑制コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される、項目26または27に記載の方法。
(項目29)
(v)において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、前記導電性コーティングを形成する材料の蒸発フラックスに、前記核生成抑制コーティングおよび前記遮蔽領域を露出させることを含む、項目26~28のいずれか一項に記載の方法。
(項目30)
前記蒸発フラックスの少なくとも一部は、コリメートされていない、項目29に記載の方法。
(項目31)
前記蒸発フラックスの少なくとも一部は、非法線方向の入射角において前記遮蔽領域の遮蔽面に入射する、項目29または30に記載の方法。
(項目32)
(v)において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、処理中に前記基板を変位させることを含む、項目29~31のいずれか一項に記載の方法。
(項目33)
前記基板は、角変位、側方変位、または垂直変位のうちの少なくとも1つを受ける、項目32に記載の方法。
(項目34)
前記蒸発フラックスは、点蒸発源、線蒸発源、または面蒸発源により生成される、項目29~33のいずれか一項に記載の方法。
(項目35)
(v)において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、回転軸の周りで前記基板を回転させることを含み、前記回転軸は前記基板の前記表面に対して実質的に法線方向である、項目32または33に記載の方法。
(項目36)
前記蒸発フラックスは、点蒸発源、点蒸発源のアレイ、または面蒸発源により生成される、項目35に記載の方法。
(項目37)
前記導電性コーティングを堆積させるとき、前記第2の電極および前記補助電極は前記導電性コーティングにより互いに電気的に接続される、項目26~36のいずれか一項に記載の方法。
(項目38)
前記補助電極は、前記表面と前記パターニング構造との間に配設される、項目26~37のいずれか一項に記載の方法。
(項目39)
前記補助電極は、前記画素画定層と前記パターニング構造との間に配設される、項目26~37のいずれか一項に記載の方法。
(項目40)
光電子デバイスを製造するための方法であって、
(i)表面を有する基板を提供することであって、前記基板は、
少なくとも1つの薄膜トランジスタ、
前記表面上に配設された第1の電極であって、前記少なくとも1つの薄膜トランジスタと電気的に連絡している、第1の電極、
前記表面上に配設された補助電極、および、
前記表面上に配設され、前記補助電極を露出させる貫通孔領域を画定するバンク構造を備える、提供することと、
(ii)前記第1の電極上に半導体層を堆積させることと、
(iii)前記半導体層上に第2の電極を堆積させることと、
(iv)前記第2の電極上に核生成抑制コーティングを堆積させることと、
(v)前記核生成抑制コーティングおよび前記貫通孔領域を処理して、前記貫通孔領域に導電性コーティングを堆積させるが、前記核生成抑制コーティングの少なくとも一部は前記導電性コーティングにより実質的にカバーされないままにすることと、を含む、方法。
(項目41)
前記第2の電極および前記補助電極は、前記導電性コーティングにより電気的に接続される、項目40に記載の方法。
(項目42)
前記バンク構造の少なくとも一部は、前記第1の電極と前記補助電極との間で側方に配設される、項目40または41に記載の方法。
(項目43)
前記貫通孔領域は、実質的に垂直に延在している貫通孔により画定される、項目40~42のいずれか一項に記載の方法。
(項目44)
前記貫通孔は、前記バンク構造により画定される、項目43に記載の方法。
(項目45)
前記表面上に配設された別のバンク構造をさらに備え、前記貫通孔は、前記バンク構造と前記別のバンク構造との間のギャップにより画定される、項目43に記載の方法。
(項目46)
前記半導体層の少なくとも一部は、印刷により堆積させる、項目40~45のいずれか一項に記載の方法。
(項目47)
前記核生成抑制コーティングは、非法線方向の入射角において堆積させる、項目40~46のいずれか一項に記載の方法。
(項目48)
前記貫通孔領域は、前記核生成抑制コーティングを実質的に含まない、項目40~47のいずれか一項に記載の方法。
(項目49)
光電子デバイスであって、
第1の電極および第2の電極と、
前記第1の電極と前記第2の電極との間に配設された半導体層と、
前記第2の電極の少なくとも一部上に配設された核生成抑制コーティングと、
側壁を有する補助電極と、
前記側壁に隣接して配置された導電性コーティングであって、前記補助電極および前記第2の電極と電気的に接続している、導電性コーティングと、を備える、光電子デバイス。
(項目50)
前記補助電極は、上部およびベース部を備え、前記側壁は前記上部と前記ベース部との間に延在している、項目49に記載の光電子デバイス。
(項目51)
前記補助電極の前記側壁は、前記核生成抑制コーティングを実質的に含まない、項目49または50に記載の光電子デバイス。
(項目52)
前記側壁は、実質的に垂直に延在している、項目49~51のいずれか一項に記載の光電子デバイス。
(項目53)
前記補助電極は、ステップエッジを画定する、項目49~52のいずれか一項に記載の光電子デバイス。
(項目54)
前記側壁は、張り出し部を画定する、項目49~51のいずれか一項に記載の光電子デバイス。
(項目55)
前記側壁は、実質的に直線状、テーパ状、または曲線状の部分を含む、項目54に記載の光電子デバイス。
(項目56)
前記張り出し部は、遮蔽領域を形成する、項目54または55に記載の光電子デバイス。
(項目57)
前記遮蔽領域は、前記核生成抑制コーティングから実質的に露出させている、項目56に記載の光電子デバイス。
(項目58)
前記導電性コーティングは、前記遮蔽領域に配設されている、項目56または57に記載の光電子デバイス。
(項目59)
前記補助電極は、下側部分と、上側部分と、を備える、項目49、50、51、54および55のいずれか一項に記載の光電子デバイス。
(項目60)
前記下側部分は、前記上側部分に対して凹状である、項目59に記載の光電子デバイス。
(項目61)
前記下側部分は、前記上側部分とは異なる材料を備える、項目59または60に記載の光電子デバイス。
(項目62)
前記導電性コーティングは、前記補助電極または前記第2の電極のうちの少なくとも一方と接触している、項目49~61のいずれか一項に記載の光電子デバイス。
(項目63)
前記導電性コーティングと前記補助電極との間、または前記導電性コーティングと前記第2の電極との間に配設された中間層をさらに備える、項目49~61のいずれか一項に記載の光電子デバイス。
(項目64)
画素画定層をさらに備え、前記補助電極は前記画素画定層上に配設されている、項目49~63のいずれか一項に記載の光電子デバイス。
(項目65)
前記補助電極および前記第1の電極は、同じ平面内に配置されている、項目49~63のいずれか一項に記載の光電子デバイス。
(項目66)
前記導電性コーティングは、側方に延在して前記第2の電極に重なっている、項目49~65のいずれか一項に記載の光電子デバイス。
(項目67)
非放射領域をさらに備え、前記補助電極は前記光電子デバイスの前記非放射領域に配置されている、項目49~66のいずれか一項に記載の光電子デバイス。
(項目68)
複数の放射領域をさらに備え、前記補助電極は前記複数の放射領域の間に配置されている、項目49~67のいずれか一項に記載の光電子デバイス。
(項目69)
複数の放射領域をさらに備え、前記複数の放射領域は前記導電性コーティングから実質的に露出させている、項目49~67のいずれか一項に記載の光電子デバイス。
(項目70)
前記核生成抑制コーティングは、前記複数の放射領域に配設されている、項目69に記載の光電子デバイス。
ここで、添付の図面を参照しながら、いくつかの実施形態を例として説明する。
図面の簡略化と明確化のために、適切と考えられる場合には、対応する構成要素または類似する構成要素を示すために、図面間で参照番号を繰り返してもよいことが理解されよう。加えて、本明細書において説明される例示的な実施形態の完全な理解を提供するために、多数の具体的な詳細が記述されている。しかしながら、本明細書において説明される例示的な実施形態は、それらの具体的な詳細のいくつかを備えることなく実施してもよいことが当業者には理解されよう。他の場合、本明細書において説明される例示的な実施形態を不明瞭にしないように、特定の方法、手順および構成要素は詳細には説明されない。
いくつかの実施形態による一態様では、光電子デバイスを製造するための方法を提供する。いくつかの実施形態では、この方法は、アクティブマトリクスOLEDデバイスの製造方法の状況において実行される。いくつかの実施形態では、この方法は、表面を有する基板を提供することを含む。いくつかの実施形態では、基板は、1つ以上の薄膜トランジスタと、表面上に配設された第1の電極と、表面上に配設された画素画定層と、表面上に配置された補助電極と、補助電極に重なるように配置されたパターニング構造と、を含む。第1の電極は、少なくとも1つの薄膜トランジスタと電気的に連絡している。いくつかの実施形態では、画素画定層は第1の電極のエッジまたは周囲をカバーする。いくつかの実施形態では、パターニング構造は遮蔽領域を提供するように側方に延在する。この方法は、第1の電極上に半導体層を堆積させることを含む。いくつかの実施形態では、半導体層は放射層を含む。また、この方法は半導体層上に第2の電極を堆積させることを含む。いくつかの実施形態では、第1の電極はアノードであり、第2の電極はカソードである。また、この方法は、半導体層上に第2の電極を堆積させることを含む。また、この方法は、第2の電極上に核生成抑制コーティングを堆積させることを含む。また、この方法は、核生成抑制コーティングおよび遮蔽領域を処理して、遮蔽領域に導電性コーティングを堆積させることを含む。いくつかの実施形態では、核生成抑制コーティングの少なくとも一部は、導電性コーティングにより実質的にカバーされないままにする。いくつかの実施形態では、導電性コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される。いくつかの実施形態では、核生成抑制コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される。いくつかの実施形態では、核生成抑制コーティングおよび遮蔽領域を処理することは、導電性コーティングを形成する材料の蒸発フラックスに、核生成抑制コーティングおよび遮蔽領域を露出させることを含む。いくつかの実施形態では、蒸発フラックスの少なくとも一部はコリメートされていない。いくつかの実施形態では、蒸発フラックスの少なくとも一部は、非法線方向の入射角において遮蔽領域の遮蔽面に入射する。いくつかの実施形態では、核生成抑制コーティングおよび遮蔽領域を処理することは、処理中に基板を変位させることを含む。いくつかの実施形態では、基板は、角変位、側方変位、および/または垂直変位を受ける。いくつかの実施形態では、蒸発フラックスは、点蒸発源、線蒸発源、または面蒸発源により生成される。いくつかの実施形態では、核生成抑制コーティングおよび遮蔽領域を処理することは、回転軸の周りで基板を回転させることを含み、回転軸は基板の表面に対して実質的に法線方向である。いくつかの実施形態では、蒸発フラックスは、点蒸発源、点蒸発源のアレイ、または面蒸発源により生成される。いくつかの実施形態では、導電性コーティングを堆積させる際、第2の電極および補助電極は、導電性コーティングにより互いに電気的に接続される。いくつかの実施形態では、導電性コーティングの材料はマグネシウムを含む。
本明細書において使用される場合、「核生成抑制」という用語は、導電性材料の堆積に対して比較的低い親和性を提示する表面を有し、その結果、表面への導電性コーティング材料の堆積を抑制する材料のコーティングまたは層を指すために使用され、一方「核生成促進」という用語は、導電性材料の堆積に対して比較的高い親和性を提示する表面を有し、その結果、表面への導電性材料の堆積を促進する材料のコーティングまたは層を指すために使用される。表面の核生成抑制または核生成促進特性の1つの尺度は、マグネシウムなどの導電性材料に対する表面の初期付着確率である。たとえば、マグネシウムに対する核生成抑制コーティングは、マグネシウム蒸気に対して比較的低い初期付着確率を提示する表面を有し、その結果、表面へのマグネシウムの堆積が抑制されるコーティングを指すことができ、マグネシウムに対する核生成促進コーティングは、マグネシウム蒸気に対して比較的高い初期付着確率を提示する表面を有し、その結果、表面へのマグネシウムの堆積を促進するコーティングを指すことができる。本明細書において使用される場合、「付着確率」および「付着係数」という用語は、入れ替えて使用してもよい。表面の核生成抑制または核生成促進特性の別の尺度は、別の(基準)表面上での導電性材料の初期堆積速度または初期膜成長速度に対する、その表面上のマグネシウムなどの導電性材料の初期堆積速度または初期膜成長速度であり、ここで、両方の表面は、導電性コーティング材料の蒸発フラックスに曝すか、露出させる。
本明細書において使用される場合、「蒸発」および「昇華」という用語は入れ替えて使用され、源材料を(たとえば、加熱により)蒸気に変換し、たとえば、固体状態で対象面に堆積させる堆積処理を一般に指す。
本明細書において使用される場合、材料「を実質的に含まない」または材料「により実質的にカバーされていない」表面(もしくは表面の特定のエリア)は、表面(もしくは表面の特定のエリア)に材料が実質的に存在しないことを指す。具体的には、導電性コーティングに関して、表面上の導電性材料の量についての1つの尺度は光透過率であるが、それは、マグネシウムを含む金属などの導電性材料が光を減衰させ、かつ/あるいは光を吸収するためである。したがって、電磁スペクトルの可視部分において、光透過率が90%を超える、92%を超える、95%を超える、または98%を超える場合、表面は導電性材料を実質的に含まないとみなすことができる。表面上の材料の量についての別の尺度は、材料による表面の被覆率であり、たとえば、材料による被覆率が10%以下、8%以下、5%以下、3%以下、または1%以下の場合、表面はその材料を実質的に含まないとみなすことができる。表面の被覆は、撮像技術を使用して、つまり、透過型電子顕微鏡、原子間力顕微鏡、または走査型電子顕微鏡などを使用して評価できる。
図1~図5は、一実施形態による光電子デバイスを製造するための処理を示す一連の概略図である。図1では、基板100は、表面105を有するように示されている。基板100は、1つ以上の薄膜トランジスタ(TFT)200を含む。たとえば、そのようなTFTは、基板100を製造するときに一連の薄膜を堆積させ、かつパターニングすることにより形成してもよい。基板100の表面105は、第1の電極300を提供している。たとえば、第1の電極300はアノードであってもよい。第1の電極300は、TFT200と電子的に連絡している。画素画定層(PDL)401も表面105上に設けられ、その結果、画素画定層401は、表面105、ならびに第1の電極300のエッジまたは周囲をカバーする。画素画定層401は、アノード300の表面を露出させる開口部を画定する。画素画定層401により画定される開口部は一般に、デバイスの放射領域に対応する。たとえば、デバイスは、画素画定層401により画定された複数の開口部を含んでもよく、各開口部はデバイスの副画素領域に対応してもよい。示した実施形態では、補助電極501は、画素画定層401上に形成されている。たとえば、補助電極501は、金属などの導電性材料を含んでもよい。そのような導電性材料の例は、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、および銀(Ag)を含む。いくつかの実施形態では、補助電極501は2つ以上の導電性材料を含む。たとえば、補助電極501は、Mo/Al/Moにより形成されるものなどの多層金属構造により形成してもよい。補助電極501は、たとえば、画素画定層401の上部平面など、画素画定層401の上部に直接形成してもよい。パターニング構造601も設けられる。示した実施形態では、パターニング構造601は、画素画定層401の上部に配設または配置され、その結果、パターニング構造601の少なくとも一部は補助電極501に重なる。パターニング構造601は、側方に延在して側方延在部605を形成する。側方延在部605は、パターニング構造601のベース部612を上部615から垂直にオフセットさせて遮蔽領域421を提供するように構成してもよい。具体的には、示した実施形態では、遮蔽領域421は画素画定層401の表面の一部または領域に対応し、そこはパターニング構造601の側方延在部605に重なっている。
図2には、半導体層701を堆積させることを示す。示したように、半導体層701は、第1の電極300の露出面上に堆積させてもよい。光電子デバイスがOLEDであるいくつかの実施形態では、半導体層701は1つ以上の有機半導体層を含む。たとえば、半導体層701は放射層を含んでもよい。いくつかの実施形態では、半導体層701は、正孔注入層、電子遮断層、正孔輸送層、放射層、電子輸送層、正孔遮断層、電子注入層、および上記のうちの任意の組み合わせを含む。いくつかの実施形態では、半導体層701は、複数の放射層を含む「タンデム」構造を形成してもよい。そのような構造では、半導体層701は1つ以上の電荷生成層(CGL)を含んでもよい。いくつかの実施形態では、半導体層701は、熱蒸着処理を使用して堆積させる。いくつかの実施形態では、そのような熱蒸着処理とともにシャドーマスクを使用して、半導体層701を選択的に堆積させる。
図3は、半導体層701上への第2の電極801の堆積を示す。たとえば、第2の電極801はカソードであってもよい。第2の電極801は、光透過性導電層またはコーティングを形成するために使用されるさまざまな材料を備えてもよい。たとえば、第2の電極801は、透明導電性酸化物(TCO)、金属または非金属薄膜、およびそれらのうちの任意の組み合わせを含んでもよい。第2の電極801は、2つ以上の層またはコーティングをさらに備えてもよい。たとえば、そのような層またはコーティングは、互いの上部に配設された別個の層またはコーティングであってもよい。第2の電極801は、たとえば、インジウム錫酸化物(ITO)、酸化亜鉛(ZnO)、インジウム亜鉛酸化物(IZO)、インジウムおよび/または亜鉛を含有する他の酸化物、マグネシウム(Mg)、アルミニウム(Al)、イッテルビウム(Yb)、銀(Ag)、亜鉛(Zn)、カドミウム(Cd)およびそれらの任意の組み合わせを含み、かつ上記の材料のうちのいずれかを含有する合金を含むさまざまな材料を備えてもよい。たとえば、第2の電極801は、Mg:Ag合金、Mg:Yb合金、またはそれらの組み合わせを備えてもよい。Mg:Ag合金またはMg:Yb合金の場合、合金組成は体積で約1:9~約9:1の範囲であってもよい。他の例では、第2の電極801はYb/Ag二層コーティングを備えてもよい。たとえば、そのような二層コーティングは、イッテルビウムコーティング、続いて銀コーティングを堆積させることにより形成してもよい。銀コーティングの厚さは、イッテルビウムコーティングの厚さを超えてもよく、またはその逆であってもよい。さらに別の例では、第2の電極801は、1つ以上の金属層および1つ以上の酸化物層を備える多層カソードである。さらに別の例では、第2の電極801はフラーレンおよびマグネシウムを備えてもよい。たとえば、そのようなコーティングは、フラーレンコーティング、続いてマグネシウムコーティングを堆積させることにより形成してもよい。別の例では、フラーレンをマグネシウムコーティング内に分散させて、フラーレン含有マグネシウム合金コーティングを形成してもよい。このようなコーティングの例は、米国特許出願公開第US2015/0287846号(2015年10月8日公開)およびPCT出願番号第PCT/IB2017/054970号(2017年8月15日出願)(WO2018/033860として2018年2月22日に公開)にさらに説明されている。いくつかの実施形態では、第2の電極801を堆積させることは、オープンマスクを使用して、またはマスクなしで実行される。たとえば、第2の電極801は、第2の電極801を形成するための材料の蒸発フラックスに、画素画定層401、半導体層701、およびパターニング構造601の露出させた上面を曝すことにより堆積させてもよい。そのような実施形態では、残りの第2の電極811はパターニング構造601上に形成されている。示したように、残りの第2の電極811は一般的に、パターニング構造601の存在により、第2の電極801とは物理的に切断され、かつ別個に形成されている。一般に、残りの第2の電極811はデバイスの非放射領域に形成され、第2の電極801はデバイスの放射領域に形成されている。いくつかの実施形態では、残りの第2の電極811は、第2の電極801から電気的に絶縁または切断されている。いくつかの実施形態では、残りの第2の電極811は、第2の電極801および/または補助電極501と電気的に接続されている。たとえば、残りの第2の電極811は、デバイスのエッジまたは周辺部において、またはその近傍において、第2の電極801および/または補助電極501に接続してもよい。残りの第2の電極811は一般に、第2の電極801と組成的に実質的に同一である。示した実施形態では、遮蔽領域421は、第2の電極801もしくは残りの第2の電極811を実質的に含まないか、またはそれによりカバーされていない。具体的には、第2の電極801および残りの第2の電極811の堆積中、遮蔽領域421はパターニング構造601によりマスクされ、その結果、第2の電極801および残りの第2の電極811を形成するための材料の蒸発フラックスは、遮蔽領域421に対応している画素画定層401の表面の一部への入射を抑制され、それにより電極の堆積を抑制する。たとえば、パターニング構造601の側方延在部605を使用して、そのような堆積が抑制される遮蔽領域421を提供してもよい。いくつかの実施形態では、第2の電極801を形成するための材料の蒸発フラックスの少なくとも一部は遮蔽領域421に入射し、その結果、第2の電極801は遮蔽領域421の少なくとも一部をカバーする。いくつかのさらなる実施形態では、パターニング構造601の側方延在部605の表面は、第2の電極801によりカバーされている。
図4は、第2の電極801上への核生成抑制コーティング901の堆積を示す。いくつかの実施形態では、核生成抑制コーティング901の堆積は、オープンマスクを使用して、またはマスクなしで実行される。たとえば、核生成抑制コーティング901は、核生成抑制コーティング901を形成するための材料の蒸発フラックスに、第2の電極801および残りの第2の電極811の露出させた上面を曝すことにより堆積させてもよい。そのような実施形態では、残りの核生成抑制コーティング911はパターニング構造601上に形成されている。示したように、残りの核生成抑制コーティング911は、残りの第2の電極811の上部に形成し、かつそれと接触させてもよい。残りの核生成抑制コーティング911は一般に、パターニング構造601の存在により、核生成抑制コーティング901とは物理的に切断され、かつ別個に形成されている。一般に、残りの核生成抑制コーティング911はデバイスの非放射領域に形成され、核生成抑制コーティング901はデバイスの放射領域に形成されている。いくつかの実施形態では、残りの核生成抑制コーティング911は、核生成抑制コーティング901と組成的に実質的に同一である。図4に示したように、遮蔽領域421は、核生成抑制コーティング901もしくは残りの核生成抑制コーティング911を実質的に含まないか、またはそれによりカバーされていない。具体的には、核生成抑制コーティング901および残りの核生成抑制コーティング911の堆積中、遮蔽領域421はパターニング構造601によりマスクされ、その結果、核生成抑制コーティング901および残りの核生成抑制コーティング911を形成するための材料の蒸発フラックスは、遮蔽領域421に対応している画素画定層401の表面の一部への入射を抑制され、それにより、その上への核生成抑制材料の堆積を抑制する。たとえば、パターニング構造601の側方延在部605を使用して、そのような堆積が抑制される遮蔽領域421を提供してもよい。
図5は、導電性コーティング1010の堆積を示す。いくつかの実施形態では、堆積は、核生成抑制コーティング901および遮蔽領域421を処理して、遮蔽領域421に導電性コーティング1010を堆積させることにより行われるが、核生成抑制コーティング901の少なくとも一部は、導電性コーティング1010により実質的にカバーされないままにする。示した実施形態では、核生成抑制コーティング901および残りの核生成抑制コーティング911の露出面、ならびに遮蔽領域421に対応している画素画定層401の表面は、導電性コーティング1010を形成するための材料の蒸発フラックス1005に曝す。たとえば、導電性コーティング源(図示せず)を使用して、核生成抑制コーティング901の表面、残りの核生成抑制コーティング911の表面、および遮蔽領域421に対応している画素画定層401の表面の一部に向かって蒸発した導電性材料を誘導してもよく、その結果、蒸発した導電性材料はこれらの表面に入射する。しかしながら、核生成抑制コーティング901の表面および残りの核生成抑制コーティング911の表面は、画素画定層401の表面と比べて相対的に低い初期付着係数を提示するため、導電性コーティング1010は、核生成抑制コーティング901および残りの核生成抑制コーティング911が存在しない遮蔽領域421上に選択的に堆積する。いくつかの実施形態では、導電性コーティング1010の堆積は、オープンマスクを使用して、またはマスクなしで実行される。いくつかの実施形態では、蒸発フラックス1005の少なくとも一部は、遮蔽領域421に対応している画素画定層401の表面に対して非法線方向の角度において誘導される。たとえば、蒸発フラックス1005の少なくとも一部は、画素画定層401の表面に対して90°未満の入射角において画素画定層401の表面に入射してもよい。たとえば、入射角は、約85°未満、約80°未満、約75°未満、約70°未満、約60°未満、または約50°未満である。非法線方向の角度において表面に入射する部分を含む蒸発フラックス1005を誘導することにより、遮蔽領域421を蒸発フラックス1005に露出させてもよい。具体的には、このような蒸発フラックス1005がパターニング構造の存在により遮蔽領域421における表面への入射を抑制される可能性は、非法線方向の入射角において誘導される部分を含む蒸発フラックス1005により低下する。たとえば、蒸発フラックス1005は入射角θiにおいて遮蔽領域421に入射する部分を含有してもよく、θiはベース部612と上部615との間に延在しているパターニング構造601の一部の接線方向の角度θp以上である。たとえば、ベース部612と上部615との間に延在している部分は、以降で説明されるように、実質的に直線状であっても直線状でなくてもよい。いくつかの実施形態では、蒸発フラックス1005の少なくとも一部はコリメートされていない。いくつかの実施形態では、デバイス1100は処理中に変位させる。たとえば、基板100を含むデバイス1100は、蒸発フラックス1005に曝しながら変位させる。いくつかの実施形態では、デバイス1100および基板100は、角変位、側方変位、および/または垂直変位を受ける。蒸発フラックス1005は、点蒸発源、線蒸発源、または面蒸発源により生成されてもよい。いくつかの実施形態では、核生成抑制コーティング901および遮蔽領域1010を処理することは、回転軸520の周りで基板100を含むデバイス1100を回転させることを含む。たとえば、図5に示した回転軸520は、表面105または基板100の面に対して実質的に法線方向に配向してもよい。図に示したように、導電性コーティング1010は、導電性コーティング1010が補助電極501および第2の電極801の両方と直接物理的に接触するように形成されている。いくつかの実施形態では、第2の電極801および補助電極501は、導電性コーティング1010により互いに電気的に接続されている。いくつかの実施形態では、導電性コーティング1010の材料はマグネシウムを含む。
図6は、上で説明した処理に従って製造した一実施形態の光電子デバイス1100を示す。デバイス1100は、非放射領域1204に隣接して配置された放射領域1201を含む。いくつかの実施形態では、放射領域1201はデバイス1100の副画素領域に対応する。放射領域1201は、第1の電極300、第2の電極801、および第1の電極300と第2の電極801との間に配置された半導体層701を含む。非放射領域1204は、補助電極501と、補助電極501に重なるように配置されたパターニング構造601と、を含む。パターニング構造601は、遮蔽領域421を提供するように側方に延在する。示した実施形態では、遮蔽領域421は、画素画定層401の表面の上の領域に対応し、その領域はパターニング構造601の側方延在部に重なっている。非放射領域1204は、遮蔽領域421に配設された導電性コーティング1010をさらに含む。導電性コーティング1010は、補助電極501および第2の電極801を電気的に接続する。核生成抑制コーティング901は、放射領域1201および非放射領域1204に配設されている。核生成抑制コーティング901は、第2の電極801の表面上に配設されている。いくつかの実施形態では、パターニング構造601の表面は、残りの第2の電極811および残りの核生成抑制コーティング911で被覆されている。遮蔽領域421は、核生成抑制コーティング901を実質的に含まないか、またはそれによりカバーされておらず、導電性コーティング1010をその上に堆積させることができる。
図7は、補助電極501が基板100の表面105上に配設されている一実施形態による光電子デバイス1101を示す。示した実施形態では、デバイス1101は、非放射領域1204に隣接して配置された放射領域1201を含む。放射領域1201は、基板100の表面105上に配設された第1の電極300と、第1の電極300上に配設された半導体層701と、半導体層701上に配設された第2の電極801と、を含む。非放射領域1204は、基板100の表面105上に形成された補助電極501と、補助電極501に重なるように配置されたパターニング構造601と、を含む。パターニング構造601は、遮蔽領域421を提供するように側方に延在する。示した実施形態では、遮蔽領域421は、表面100の表面105の上の領域に対応し、その領域はパターニング構造601の側方延在部に重なっている。非放射領域1204は、遮蔽領域421に配設された導電性コーティング1010をさらに含む。導電性コーティング1010は、補助電極501および第2の電極801を電気的に接続する。核生成抑制コーティング901は、放射領域1201および非放射領域1204に配設されている。核生成抑制コーティング901は、第2の電極801の表面上に配設されている。いくつかの実施形態では、パターニング構造601の表面は、残りの第2の電極811および残りの核生成抑制コーティング911で被覆されている。遮蔽領域421に対応している表面105の一部は、核生成抑制コーティング901を実質的に含まないか、またはそれによりカバーされておらず、導電性コーティング1010をその上に堆積させることができる。
図8A~図8Fは、さまざまな実施形態によるパターニング構造601および補助電極501を示す。図8A~図8Fのさまざまな実施形態において対応している特徴部は、同一の参照番号でラベル付けされているが、その異なる実施形態を示すために、a、b、c、d、eなどの異なる添え字が与えられている。
図8Aでは、パターニング構造601aは、ベース部612a、上部615a、およびベース部612aと上部615aとの間に延在している側壁601aを含む。上部615aは、ベース部601から側方に延在し、その結果、パターニング構造601aの側方延在部605aが形成されている。側方延在部605aは、パターニング構造601aが配設されている表面515上に遮蔽領域421aを形成する。たとえば、表面515は、画素画定層の表面であっても、または基板の表面であってもよい。示した実施形態では、側壁601aは曲面を含むように示されている。具体的には、凹状の側壁601aを示す。補助電極501は、パターニング構造601aに対して重なる関係で配置されている。示した実施形態では、遮蔽領域421aは、補助電極501を実質的に含まないか、またはそれによりカバーされておらず、その結果、表面515を露出させる。
図8Bでは、補助電極501が側方に延在し、パターニング構造601bの側方延在部605bに重なる一実施形態が示されている。そのような実施形態では、補助電極501の一部が表面515の遮蔽領域421bに設けられる。したがって、導電性コーティング(図示せず)は、遮蔽領域421bにおいて補助電極501の表面上に堆積させてもよい。
図8Cでは、パターニング構造601cは、ベース部612c、上部615c、およびベース部612cと上部615cとの間に延在している側壁601cを含む。側方延在部605cは、パターニング構造601cのベース部612cと上部615cとの間に形成されている。側方延在部605cは、パターニング構造601cが配設されている表面515上に遮蔽領域421cを形成する。たとえば、表面515は、画素画定層の表面であっても、または基板の表面であってもよい。示した実施形態では、側壁601cは曲面を含むように示されている。具体的には、側壁601aは凹部および凸部の両方を含む。補助電極501は、パターニング構造601cに対して重なる関係で配置されている。示した実施形態では、遮蔽領域421aは、補助電極501を実質的に含まないか、またはそれによりカバーされておらず、その結果、表面515を露出させる。
図8Dでは、補助電極501が側方に延在し、パターニング構造601dの側方延在部605dに重なる一実施形態が示されている。そのような実施形態では、補助電極501の一部が表面515の遮蔽領域421dに設けられている。したがって、導電性コーティング(図示せず)は、遮蔽領域421dにおいて補助電極501の表面上に堆積させてもよい。任意選択的に、導電性コーティング501は遮蔽領域421bを越えて延在してもよく、その結果、補助電極501の一部はパターニング構造601dによりカバーされていないか、マスクされていない。
図8Eでは、パターニング構造601eは、ベース部612e、上部615e、およびベース部612eと上部615eとの間に延在している側壁601eを含む。上部615eは、ベース部601から側方に延在し、その結果、パターニング構造601eの側方延在部605eが形成されている。示した実施形態では、側壁601eおよび側方延在部605eは、パターニング構造601eの少なくとも2つの側面に設けられている。各側方延在部605eは、パターニング構造601eが配設されている表面515上に遮蔽領域421eを形成する。たとえば、表面515は、画素画定層の表面であっても、または基板の表面であってもよい。示した実施形態では、側壁601aは、直線状の表面または真っ直ぐな表面を含むように示されている。補助電極501は、パターニング構造601eに対して重なる関係で配置されている。示した実施形態では、側方延在部605eにより形成される各遮蔽領域421eは、補助電極501を実質的に含まないか、またはそれによりカバーされておらず、その結果、表面515を露出させる。
図8Fでは、補助電極501が側方に延在し、パターニング構造601bの側方延在部605eの各々に重なる一実施形態が示されている。そのような実施形態では、補助電極501の一部が表面515の各遮蔽領域421fに設けられている。したがって、導電性コーティング(図示せず)は、遮蔽領域421fにおいて補助電極501の表面上に堆積させ、少なくとも2つの側で補助電極501と電気的に接触してもよい。
当然のことながら、図8Eおよび図8Fにそれぞれ示した側壁601e、601fは、図8A~図8Eに示したものなどの湾曲部を含んでもよい。いくつかの実施形態では、側壁は対称的である。いくつかの実施形態では、側壁は非対称であり、その結果、一方の側に他方の側とは異なる側壁が設けられる。
図9は、補助電極が導電性コーティング1012に一体的に形成され、画素画定層401の表面上に配設されている一実施形態による光電子デバイス1102を示す。示した実施形態では、デバイス1102は、非放射領域1204に隣接して配置された放射領域1201を含む。放射領域1201は、基板100の表面105上に配設された第1の電極300と、第1の電極300上に配設された半導体層701と、半導体層701上に配設された第2の電極801と、を含む。非放射領域1204は、画素画定層401と、画素画定層401の表面上に配設されたパターニング構造601と、を含む。パターニング構造601は、遮蔽領域421を提供するように側方に延在する。示した実施形態では、遮蔽領域421は、画素画定層410の表面上の領域に対応し、その領域はパターニング構造601の側方延在部に重なっている。非放射領域1204は、遮蔽領域421に配設された導電性コーティング1012をさらに含む。示した実施形態では、導電性コーティング1012の少なくとも一部は、補助電極として機能するように形成されている。導電性コーティング1012は第2の電極801に電気的に接続され、第2の電極801のシート抵抗を低減する。核生成抑制コーティング901は、放射領域1201および非放射領域1204に配設されている。核生成抑制コーティング901は、第2の電極801の表面上に配設されている。いくつかの実施形態では、パターニング構造601の表面は、残りの第2の電極811および残りの核生成抑制コーティング911で被覆されている。遮蔽領域421に対応している画素画定層401の表面の一部は、核生成抑制コーティング901を実質的に含まないか、またはそれによりカバーされておらず、導電性コーティング1012をその上に堆積させることができる。
図10は、補助電極が導電性コーティング1012と一体的に形成され、基板100の表面105上に配設されている一実施形態による光電子デバイス1103を示す。示した実施形態では、デバイス1103は、非放射領域1204に隣接して配置された放射領域1201を含む。放射領域1201は、基板100の表面105上に配設された第1の電極300と、第1の電極300上に配設された半導体層701と、および半導体層701上に配設された第2の電極801と、を含む。非放射領域1204は、基板100の表面105上に配設された画素画定層401およびパターニング構造601を含む。パターニング構造601は、遮蔽領域421を提供するように側方に延在する。示した実施形態では、遮蔽領域421は、画素画定層410の表面上の領域に対応し、その領域はパターニング構造601の側方延在部に重なっている。非放射領域1204は、遮蔽領域421に配設された導電性コーティング1012をさらに含む。示した実施形態では、導電性コーティング1012の少なくとも一部は、補助電極として機能するように形成されている。導電性コーティング1012は第2の電極801に電気的に接続され、第2の電極801のシート抵抗を低減する。核生成抑制コーティング901は、放射領域1201および非放射領域1204に配設されている。核生成抑制コーティング901は、第2の電極801の表面上に配設されている。いくつかの実施形態では、パターニング構造601の表面は、残りの第2の電極811および残りの核生成抑制コーティング911で被覆されている。遮蔽領域421に対応している表面105の一部は、核生成抑制コーティング901を実質的に含んでいないか、またはそれによりカバーされておらず、導電性コーティング1012をその上に堆積させることができる。
いくつかの実施形態では、核生成促進コーティングが設けられている。図11は、デバイス1104が、画素画定層401の表面上、かつ導電性コーティング1010の下に配設された核生成促進コーティング1022を備えている一実施形態を示す。核生成促進コーティング1022は、核生成抑制コーティング901および/または第2の電極801の堆積の前に堆積させてもよい。たとえば、核生成促進コーティング1022は、基板100の表面105上に画素画定層401を設けた後、かつ半導体層701を堆積させる前に形成してもよい。示した実施形態では、核生成促進コーティング1022は、遮蔽領域421に対応している画素画定層401の表面の領域に設けられている。核生成促進コーティング1022は、画素画定層401および導電性コーティング1010の表面に直接接触するように配設されている。いくつかの実施形態では、核生成促進コーティング1022は、半導体層701の一部により設けられてもよい。たとえば、半導体層701の電子注入層を形成するための材料は、オープンマスク堆積処理を使用して堆積させ、デバイス1104の放射領域1201および非放射領域1204の両方においてそのような材料の堆積をもたらしてもよい。たとえば、図11を参照すると、半導体層701の一部(たとえば、電子注入層)を堆積させて、遮蔽領域421において画素画定層401の表面を被覆してもよい。電子注入層を形成するためのそのような材料の例は、アルカリ金属、アルカリ土類金属、アルカリ土類金属のフッ化物、フラーレン、および上記の2つ以上の混合物を含むが、これらに限定されない。そのような材料の例は、リチウム(Li)、イッテルビウム(Yb)、フッ化イッテルビウム(YbF3)、フッ化マグネシウム(MgF2)、およびフッ化セシウム(CsF)を含むが、これらに限定されない。他の実施形態では、核生成促進コーティング1022は、第2の電極801またはその一部により設けられてもよい。たとえば、第2の電極801は、側方に延在して遮蔽領域421において画素画定層401の表面をカバーしてもよい。たとえば、第2の電極801はいくつかの場合、2つ以上の層または材料を含む。たとえば、第2の電極801は、下側の第2の電極層および上側の第2の電極層を含んでもよく、上側の第2の電極層は下側の第2の電極層の上部に配置されている。たとえば、下側の第2の電極層は、ITO、IZO、およびZnOなどの酸化物を含んでもよく、上側の第2の電極層は、Ag、Mg、Yb、Mg:Ag、Yb/Ag、他のアルカリおよびアルカリ土類金属などの金属、ならびに上記の組み合わせを含んでもよい。さらなる例では、下側の第2の電極層が側方に延在し、遮蔽領域421をカバーしてもよく、その結果、下側の第2の電極層は核生成促進コーティング1022を形成する。
いくつかの実施形態では、画素画定層401の表面を処理して核生成促進コーティングを形成してもよい。図12は、デバイス1105が、その表面上に提供される核生成促進コーティング1022を有する画素画定層401を含む一実施形態を示す。具体的には、図12の実施形態では、遮蔽領域421に対応している領域と、遮蔽領域421の外側の領域とを含む画素画定層1022の表面は、核生成促進コーティング1022を備えている。たとえば、核生成促進コーティング1022は、補助電極501およびパターニング構造601を形成する前に設けられてもよい。たとえば、核生成促進コーティング1022は、画素画定層401を形成した後、かつ補助電極501およびパターニング構造601を形成する前に設けられてもよい。いくつかの実施形態では、核生成促進コーティング1022は、画素画定層401の表面を処理することにより形成されている。いくつかの実施形態では、画素画定層の表面は、化学的にかつ/あるいは物理的に処理される。たとえば、画素画定層401の表面は、プラズマ処理、UV処理、および/またはUV-オゾン処理に表面を曝すことにより処理してもよい。特定の理論に縛られることを望むわけではないが、そのような処理は、画素画定層401の表面を化学的にかつ/あるいは物理的に変更して、その特性を修正すると想定される。たとえば、画素画定層401の処理は、表面の上のC-OまたはC-OH結合の濃度の増加をもたらし、表面の粗さを増大させ、かつ/あるいはハロゲン、窒素含有官能基、および/または酸素含有官能基などの特定の粒子および/または官能基の濃度を増加させ、それにより核生成促進コーティング1022として機能させてもよい。核生成促進コーティング1022は、画素画定層401の表面上にのみ設けられているように示されているが、いくつかの実施形態において、画素画定層401は、核生成促進コーティング1022を形成するための材料を使用して形成してもよく、これにより、画素画定層401全体が核生成促進コーティングとして機能してもよいことが理解されよう。
図13は、核生成促進コーティング1022が放射領域1201および非放射領域1204の両方に設けられているデバイス1106の一実施形態を示す。示した実施形態では、核生成促進コーティング1022は、第2の電極801を堆積させた後、かつ核生成抑制コーティング901を堆積させる前に堆積させる。そのような実施形態では、核生成促進コーティング1022は、第2の電極801と核生成抑制コーティング901との間に配置され、核生成促進コーティング1022は、第2の電極801および核生成抑制コーティング901に直接接触してもよい。このようにして、導電性コーティング1010の堆積中、放射領域1201の表面は核生成抑制コーティング901によりカバーされ、これにより、放射領域1201における導電性コーティング1010の堆積が抑制される。示した実施形態では、核生成促進コーティング1010は、遮蔽領域421に対応している画素画定層401の表面上にも設けられている。たとえば、核生成促進材料を堆積させるための蒸発源を使用して、遮蔽領域421に対応している画素画定層401の表面を含む、放射領域1201および非放射領域1204に向かって、蒸発した核生成促進材料を誘導してもよく、その結果、蒸発した核生成促進材料がこのような表面に入射する。いくつかの実施形態では、核生成促進コーティング1022の堆積は、オープンマスクを使用して、またはマスクなしで実行される。いくつかの実施形態では、蒸発フラックスの少なくとも一部は、遮蔽領域421に対応している画素画定層401の表面に対して非法線方向の角度において誘導される。たとえば、蒸発フラックスの少なくとも一部は、画素画定層401の表面に対して90°未満の入射角において画素画定層401の表面に入射してもよい。たとえば、入射角は、約85°未満、約80°未満、約75°未満、約70°未満、約60°未満、または約50°未満である。非法線方向の角度において表面に入射する部分を含む蒸発フラックスを誘導することにより、遮蔽領域421を蒸発フラックスに露出させてもよい。具体的には、そのような蒸発フラックスがパターニング構造の存在により、遮蔽領域421において表面に衝突するのを抑制する可能性は、非法線方向の入射角に誘導される部分を含む蒸発フラックスのために低下する。いくつかの実施形態では、蒸発フラックスの少なくとも一部はコリメートされていない。いくつかの実施形態では、デバイス1106は処理中に変位させる。たとえば、基板100を含むデバイス1106は、蒸発フラックスに曝らしながら変位させる。いくつかの実施形態では、デバイス1106および基板100は、角変位、側方変位、および/または垂直変位を受ける。いくつかの実施形態では、基板100を含むデバイス1106は回転軸の周りで回転させる。たとえば、回転軸は、表面105または基板100の面に対して実質的に法線方向に配向してもよい。核生成促進コーティング1022の堆積中、残りの核生成促進コーティング1032をパターニング構造601の上部に形成してもよい。特に、そのような残りの核生成促進コーティング1032は、オープンマスクを使用して、またはマスクなしで核生成促進コーティング材料を堆積させる実施形態において形成される。示したように、残りの核生成促進コーティング1032は、残りの第2の電極811と残りの核生成抑制コーティング911との間に配置されている。
図14は、補助電極501が基板100の表面105上に形成され、核生成促進コーティング1022が、表面105と遮蔽領域421における導電性コーティング1010との間に設けられているデバイス1107の一実施形態を示す。図11、図12、および図13の実施形態に関連して説明した核生成促進コーティング1022のさまざまな説明は、図14の実施形態に適用してもよい。たとえば、核生成促進コーティング1022は、遮蔽領域421に対応している表面105の一部上に核生成促進材料を堆積させることにより形成してもよく、または表面105の少なくとも一部を処理してその特性を修正することにより形成してもよい。いくつかの実施形態では、表面105は化学的にかつ/あるいは物理的に処理される。たとえば、表面105は、プラズマ処理、UV処理、および/またはUV-オゾン処理に表面を曝すことにより処理してもよい。いくつかの実施形態では、核生成促進コーティング1022は非放射領域1204をカバーする。いくつかの実施形態では、核生成促進コーティング1022は放射領域1201および非放射領域1204の両方をカバーする。
図15A~図15Fは、さまざまな実施形態による遮蔽領域421に堆積させた導電性コーティング1010の概略図である。示した実施形態では、導電性コーティング1010は、補助電極501と、半導体層701、第2の電極801および核生成抑制コーティング901との間の表面515上の側方に配置された遮蔽領域421に堆積させる。上で説明したように、第2の電極801は一般に、半導体層701の上部に配置され、核生成抑制コーティング901は第2の電極801の上部に配置されている。図15A~図15Eの実施形態の各々では、導電性コーティング1010は、補助電極501と直接物理的に、かつ電気的に接触している。
図15Aでは、半導体層701、第2の電極801、および核生成抑制コーティング901は、遮蔽領域421の境界まで側方に延在しているように示されている。そのような実施形態では、導電性コーティング1010のエッジは、遮蔽領域421の境界において第2の電極801のエッジと直接接触している。その上、導電性コーティング1010のエッジは、遮蔽領域421の境界において半導体層701および核生成抑制コーティング901のエッジと直接接触している。
図15Bでは、半導体層701は、遮蔽領域421の境界まで側方に延在しているように示されている。第2の電極801と核生成抑制コーティング901の対応しているエッジは、遮蔽領域421の境界から凹んでいるように示されている。そのような実施形態では、導電性コーティング1010は、遮蔽領域421を越えて補助電極501から離れて延在し、その結果、導電性コーティング1010のエッジは、遮蔽領域421の外側の位置(たとえば、遮蔽領域421の境界から凹んだ位置)において第2の電極801のエッジと直接接触している。
図15Cでは、半導体層701のエッジは、遮蔽領域421の境界から凹んでいるように示され、半導体層701のそのようなエッジは第2の電極801によりカバーされている。第2の電極801および核生成抑制コーティングのエッジは、遮蔽領域421の境界まで延在しているように示され、その結果、導電性コーティング1010のエッジはそのような境界において第2の電極801のエッジと直接接触している。
図15Dでは、半導体層701および第2の電極801のエッジは遮蔽領域421の境界から凹んでいる。半導体層のエッジは第2の電極801によりカバーされ、第2の層801のエッジは核生成抑制コーティング901によりカバーされている。そのような実施形態では、導電性コーティング1010のエッジは、遮蔽領域421の境界において核生成抑制コーティング901のエッジと直接接触してもよい。
図15Eでは、半導体層701は、遮蔽領域421の境界まで延在しているように示されている。第2の電極801は、半導体層701上に配置され、補助電極501に向かって遮蔽領域421の境界を越えて延在し、その結果、第2の電極801は遮蔽領域421の少なくとも一部をカバーする。たとえば、第2の電極801は、遮蔽領域801に対応している表面515の一部を実質的にカバーしてもよい。他の例では、第2の電極801は、遮蔽領域801の一部を選択的にカバーしてもよく、その結果、第2の電極801は補助電極501と直接物理的に接触していない。核生成抑制コーティング901は、第2の電極801上に設けられ、遮蔽領域421に対応している第2の電極801の表面が核生成抑制コーティング901を実質的に含まないか、またはそれから露出するように構成される。このようにして、導電性コーティング1010は、遮蔽領域421において第2の電極801上に堆積させ、補助電極501および第2の電極801と直接物理的にかつ電気的に接触させてもよい。
図15Fでは、半導体層701、第2の電極801、および核生成抑制コーティング901が、図15Eの実施形態と同様に配置されている一実施形態が示されているが、ただし、第2の電極801はさら延在し、補助電極501の少なくとも一部をカバーする。たとえば、第2の電極801は、遮蔽領域421における表面515および補助電極501の表面をカバーしてもよく、その結果、第2の電極は、補助電極501と導電性コーティング1010との間の界面に配設されている。そのような実施形態では、補助電極501および導電性コーティング1010は直接物理的に接触していないが、補助電極501、導電性コーティング1010、および第2の電極801は、それにもかかわらず互いに電気的に接触してもよい。
いくつかの実施形態では、パターニング構造601の上部に残りの核生成抑制コーティング911を堆積させることが特に望ましい場合があり、その結果、パターニング構造601の上部に導電性コーティング1010を堆積させることが実質的に抑制される。たとえば、パターニング構造601の上部に導電性コーティング材料を堆積させるいくつかの場合において、そのようなコーティングは、パターニング構造601の上部615のエッジを越えて側方に成長し、これにより、遮蔽領域421における導電性コーティング材料の堆積を抑制する。したがって、いくつかの実施形態では、パターニング構造601の上面は、導電性コーティングを実質的に含まないか、または導電性コーティングから露出している。
いくつかの実施形態では、第2の電極801および導電性コーティング1010は直接接触していなくてもよく(たとえば、第2の電極801および導電性コーティング1010は、他の層および/またはコーティングにより互いに物理的に分離されてもよく)、それにもかかわらず、第2の電極801および導電性コーティング1010は電気的に接続され、電流が互いに流れることを可能にし、これにより、第2の電極801の実効シート抵抗を低減することが理解されよう。たとえば、図15Dの実施形態を参照すると、核生成抑制コーティング901の厚さは十分に薄く、実質的なインピーダンスなしで電流がそこを流れるまたはトンネルすることができる。代替的またはそれに追加的に、核生成抑制コーティング901は、導電性材料を使用して形成され、導電性コーティング1010を第2の電極801と電気的に接続できる。
特に、比較的高いアスペクト比(たとえば、幅に対する高さの相対比)を備えた画素画定層またはバンク構造を有するAMOLEDデバイスでは、相対的な方法を使用して基板の表面上に形成された補助電極に共通電極を電気的に接続することは困難を伴う。
一態様では、光電子デバイスを製造するための方法が提供され、この方法は、基板表面を有する基板を提供することを含む。基板は、少なくとも1つの薄膜トランジスタを含む。基板表面上には、第1の電極および補助電極を配設する。第1の電極は、少なくとも1つの薄膜トランジスタと電気的に連絡している。表面上にはバンク構造を配設し、バンク構造は補助電極を露出させるための貫通孔領域を画定する。たとえば、補助電極表面は貫通孔領域において露出させてもよい。この方法は、第1の電極上に半導体層を堆積させることと、半導体層上に第2の電極を堆積させることと、第2の電極上に核生成抑制コーティングを堆積させることと、核生成抑制コーティングおよび貫通孔領域を処理して貫通孔領域に導電性コーティングを堆積させるが、核生成抑制コーティングの少なくとも一部は、導電性コーティングにより実質的にカバーされないままにすることと、を含む。導電性コーティングを堆積させる際、第2の電極および補助電極は導電性コーティングにより電気的に接続される。いくつかの実施形態では、貫通孔はバンク構造により画定される。いくつかの実施形態では、貫通孔領域は実質的に垂直に延在している貫通孔により画定される。いくつかの実施形態では、貫通孔はバンク構造の一部を通って実質的に垂直に延在する。いくつかの実施形態では、別のバンク構造が表面上に配設され、貫通孔は、このバンク構造と別のバンク構造との間に形成されたギャップにより画定される。たとえば、別のバンク構造は、このバンク構造から側方に離間して配置してもよい。いくつかの実施形態では、バンク構造の少なくとも一部は、第1の電極と補助電極との間で側方に配置される。いくつかの実施形態では、半導体層の少なくとも一部は印刷により堆積させる。いくつかの実施形態では、核生成抑制コーティングは非法線方向の入射角において堆積させる。貫通孔領域は、核生成抑制コーティングを実質的に含んでいない。
図16は、デバイス1108が1つ以上のバンク構造425a、425b、425cを含む一実施形態に従って製造されたデバイス1108を示す。示した実施形態では、デバイス1108は、非放射領域1204に隣接して配置された放射領域1201を含む。放射領域1201は、基板100の表面105上に配設された第1の電極300と、第1の電極300上に配設された半導体層701と、半導体層701上に配設された第2の電極801と、を含む。たとえば、半導体層701の少なくとも一部は、インクジェット印刷などの印刷技術により堆積させてもよい。非放射領域1204は、1つ以上のバンク構造425a、425b、425cを含む。1つ以上のバンク構造425a、425b、425cは一般に、特定の構造、たとえば、井戸構造を画定し、その構造は半導体層701を形成する材料により充填してもよい。基板100の表面105には、補助電極501が設けられている。示した実施形態では、補助電極501は、非放射領域1204、およびバンク構造425bとバンク構造425cとの間に画定された貫通孔領域448に配置されている。いくつかの実施形態では、バンク構造425bおよび425cは、貫通孔450がバンク構造425bと隣接するバンク構造425cとの間に画定されるように、物理的に切断または絶縁されてもよい。そのような実施形態では、貫通孔領域448は、貫通孔450を形成するバンク構造425b、425cの壁により画定されたエリアに対応する。いくつかの実施形態では、バンク構造425bおよび425cは、一体的にまたは連続的な構造として形成してもよい。そのような実施形態では、貫通孔450は、バンク構造425b、425cを通って延在し、貫通孔領域448を画定してもよい。たとえば、貫通孔450は、補助電極501の表面に対して実質的に垂直に延在してもよい。非放射領域1204は、貫通孔領域448に配設された導電性コーティング1010をさらに含む。示した実施形態では、導電性コーティング1010は、貫通孔450の内側に配設され、補助電極501および第2の電極801と電気的に接触している。いくつかの実施形態では、導電性コーティング1010は、補助電極448および/または第2の電極801と直接物理的に接触している。核生成抑制コーティング901は、放射領域1201および非放射領域1204に配設されている。核生成抑制コーティング901は、第2の電極801の表面上に配設されている。貫通孔領域448は、核生成抑制コーティング901を実質的に含まないか、またはそれによりカバーされておらず、導電性コーティング1010をその上に堆積できる。いくつかの実施形態では、核生成抑制コーティング901は、蒸発フラックスを生成するために核生成抑制コーティング材料を蒸発させることと、核生成抑制コーティング901をその上に堆積させるために第2の電極801の表面を蒸発フラックスに曝すことと、により堆積させる。核生成抑制コーティング材料の蒸発フラックスが貫通孔領域448に入射する可能性を低下させるために、核生成抑制コーティング材料の蒸発フラックスは、非法線方向の入射角に誘導してもよい。具体的には、比較的高いアスペクト比を有するバンク構造425b、425cを設けることにより、非法線方向の入射角として誘導された蒸発フラックスが、バンク構造425b、425cにより形成した貫通孔領域448に配置された補助電極501の表面に到達する可能性を低下させる。したがって、貫通孔領域448および補助電極501の表面における核生成抑制コーティング901の堆積が低減される。いくつかの実施形態では、核生成抑制コーティング901は、核生成抑制コーティング901を形成するための材料を第2の電極801の表面上に選択的に印刷することにより堆積させてもよい。たとえば、インクジェット印刷などのさまざまな印刷技術を使用して、核生成抑制コーティング901を堆積させてもよい。
さまざまな実施形態において説明される特徴部は、他の実施形態において説明される他の特徴部にも適用可能であり、それらと組み合わせてもよいことが理解されよう。たとえば、図16の実施形態を参照すると、デバイス1108はさらに、たとえば、バンク構造425b、425cの表面上に核生成促進コーティングを備えてもよい。
一態様では、光電子デバイスが提供される。光電子デバイスは、第1の電極および第2の電極と、第1の電極と第2の電極との間に配設された半導体層と、第2の電極の少なくとも一部分上に配設された核生成抑制コーティングと、側壁を有する補助電極と、側壁に隣接して配置された導電性コーティングであって、補助電極および第2の電極と電気的に接続している、導電性コーティングと、を含む。
図17Aには、一実施形態による光電子デバイス1109が示されている。デバイス1109は、1つ以上のTFT200を含んでいる基板100を含む。第1の電極300は、基板100の表面105上に形成され、その結果、第1の電極300はTFT200と電子的に連絡している。次いで、画素画定層401を基板100の表面105上に設け、その結果、PDL401は開口部を画定し、開口部を介して第1の電極300の表面を露出させる。PDL401により画定した各開口部は一般に、デバイス1109の放射領域1201に対応する。示した実施形態では、補助電極503は、PDL401上に設けられているように示されている。たとえば、補助電極503は、PDL401の表面上に配設してもよく、その結果、補助電極503はPDL401と物理的に接触している。たとえば、補助電極503が設けられたPDL401の表面は電気的に絶縁してもよい。デバイス1109は、第1の電極300上に配設された半導体層701と、半導体層701上に配設された第2の電極801と、をさらに含む。次いで、核生成抑制コーティング901は、第2の電極801の少なくとも一部上に配設されている。いくつかの実施形態では、放射領域1201に対応している第2の電極801の少なくとも一部は、核生成抑制コーティング901により被覆されている。いくつかのさらなる実施形態では、非放射領域1204に対応している第2の電極801の一部も、核生成抑制コーティング901により被覆されている。導電性コーティング1010は、補助電極503に隣接して配設され、補助電極1010および第2の電極801を電気的に接続する。
図17Bは、補助電極503の近傍のデバイス1109の詳細を示す。示した実施形態では、補助電極503は、上部513、ベース部512、および上部513とベース部512との間に延在している側壁517を含む。ベース部512は、上部513に対して凹み、張り出し部を画定している補助電極503を形成してもよい。言い換えると、上部513は側方に延在し、ベース部512によりカバーされたエリアを超える下地面のエリアを遮断してもよい。このようにして、上部513とベース部512との間に延在している側壁517は張り出しプロファイルを形成する。たとえば、下地面の法線方向に対する側壁517の接線方向の角度θAは、約10°以上、約20°以上、約30°以上、約40°以上、約45°以上、約50°以上、約55°以上、または約60°以上であってもよい。いくつかの実施形態では、補助電極503の張り出しプロファイルのために、補助電極503に隣接して遮蔽領域521が形成されている。その結果、いくつかの実施形態では、半導体層701、第2の電極801、および核生成抑制コーティング901は、遮蔽領域521における堆積を妨げられる場合がある。そのような実施形態では、遮蔽領域521は、半導体層701、第2の電極801、および核生成抑制コーティング901を実質的に含まないか、またはそれらから実質的に露出している。たとえば、特に、半導体層701、第2の電極801、および核生成抑制コーティング901を形成するための材料の堆積が、オープンマスクを使用して、またはマスクなしで行われる実施形態では、そのような材料は補助電極503上に堆積させてもよい。たとえば、図17Aおよび図17Bに示したように、残りの半導体層711、残りの第2の電極811、および残りの核生成抑制コーティング911は、補助電極503の上面上に順に堆積させてもよい。導電性コーティング1010は、上で詳述した処理に従って遮蔽領域521に選択的に堆積させる。示した実施形態では、導電性コーティング1010は、補助電極503の側壁517と直接物理的に接触するように配設されている。いくつかの実施形態では、導電性コーティング1010は、PDL401の表面と直接物理的に接触するように配設してもよい。導電性コーティング1010は、第2の電極801と接触させ、それとの電気的接触を確立してもよい。
図18は、補助電極503が基板100の表面105上に直接配設されている光電子デバイス1110の別の実施形態を示す。具体的には、デバイス1110は、1つ以上のTFT200を含んでいる基板100を含む。基板100は、第1の電極300および補助電極503が配設されている表面105を画定する。いくつかの実施形態では、第1の電極300および補助電極503は同じ材料を使用して形成されている。これは、いくつかの場合、堆積およびパターニング処理を簡略化して、第1の電極300および補助電極503を形成するのに有利なことがある。たとえば、第1の電極300および補助電極503が互いに電気的に絶縁されるように、電気絶縁材料により表面105を設けてもよい。次いで、PDL401を設けて第1の電極300の一部をカバーし、放射領域1201を画定する。次いで、放射領域1201および非放射領域1204上に、半導体層701、第2の電極801、および核生成抑制コーティング901を順に堆積させる。しかしながら、補助電極503の張り出しプロファイルのために、補助電極503に隣接して形成した遮蔽領域521において、半導体層701、第2の電極801、および核生成抑制コーティング901の堆積は実質的に抑制される。示した実施形態では、遮蔽領域521は、補助電極503とPDL401との間のデバイス1110の一部に配置されている。たとえば、補助電極503およびPDL401は、互いに側方に離間してもよく、遮蔽領域521は、補助電極503のベース部521とPDL401のエッジ421との間の基板100の表面105上に配置してもよい。導電性コーティング1010は、上で説明した処理に従って遮蔽領域521に選択的に堆積させ、補助電極503および第2の電極801を電気的に接触させる。
図19A~図19Jは、さまざまな実施形態に従って補助電極503および導電性コーティング1010を含むデバイスの一部の側断面図を示す。
図19Aでは、半導体層701が遮蔽領域521内に側方に延在するが、遮蔽領域521は第2の電極801および核生成抑制コーティング901を実質的に含まないか、またはそれらから露出している一実施形態が示されている。示した実施形態では、導電性コーティング1010は、遮蔽領域521において半導体層701上に堆積させる。たとえば、導電性コーティング1010は、半導体層701および/または補助電極503の側壁517上に直接堆積させ、かつそれらと接触させてもよい。また、導電性コーティング1010は第2の電極801と接触し、補助電極503を第2の電極801に電気的に接続する。残りの半導体層711、残りの第2の電極811、および残りの核生成抑制コーティング911は、補助電極503の上部に順に堆積させる。
図19Bでは、半導体層701および第2の電極801は両方とも遮蔽領域521内に側方に延在するが、遮蔽領域521は核生成抑制コーティング901を実質的に含まないか、またはそれから露出している一実施形態が示されている。示した実施形態では、導電性コーティング1010は、遮蔽領域521において第2の電極801上に堆積させる。たとえば、導電性コーティング1010は、第2の電極801および/または補助電極503の側壁517上に直接堆積させ、かつそれと接触させてもよい。このようにして、導電性コーティング1010は、補助電極503を第2の電極801に電気的に接続する。
図19Cでは、半導体層701および第2の電極801は両方とも遮蔽領域521内に側方に延在するが、遮蔽領域521は核生成抑制コーティング901を実質的に含まないか、またはそれから露出している一実施形態が示されている。示した実施形態では、導電性コーティング1010は、第2の電極801上に堆積させ、補助電極503から離れて側方に延在し、核生成抑制コーティング901の一部に重なる。たとえば、導電性コーティング1010は、導電性コーティング1010の側方への成長により核生成抑制コーティング901と重なる部分を含んでもよい。いくつかの実施形態では、導電性コーティング1010は遮蔽領域521を越えて側方に延在する。いくつかのさらなる実施形態では、導電性コーティング1010は、デバイスの非放射領域に配設され、デバイスの放射領域は、導電性コーティング1010を実質的に含まないか、またはそれから露出させる。
図19Dでは、半導体層701、第2の電極801、および核生成抑制コーティング901がすべて、遮蔽領域521内に側方に延在する一実施形態が示されている。たとえば、核生成抑制コーティング901の厚さはテーパ状でもよく、その結果、遮蔽領域521における核生成抑制コーティング901の厚さは、遮蔽領域521の外側の核生成抑制コーティング901の厚さより薄くなる。同様に、いくつかの例では、遮蔽領域521における半導体層701および第2の電極801の厚さはテーパ状でもよく、その結果、それらは遮蔽領域521の外側のそれぞれの厚さより薄くなる。示した実施形態では、導電性コーティング1010は、補助電極503の側壁517上に堆積させ、核生成抑制コーティング901と接触させてもよい。図19Eは、核生成抑制コーティング901の厚さが実質的に均一である一実施形態を示す。図19Fは、導電性コーティング1010が補助電極503から離れて側方に延在し、遮蔽領域521の外側のデバイスの一部をカバーする一実施形態を示す。図19D、図19Eおよび図19Fの実施形態では、核生成抑制コーティング901の厚さは十分に薄くてもよく、導電性コーティング1010と、核生成抑制コーティング901の下地である第2の電極801との間で電気的接触を確立できる。たとえば、核生成抑制コーティング901の厚さは、約15nm以下、約10nm以下、約8nm以下、または約5nm以下であってもよい。
図19Gでは、半導体層701が、遮蔽領域521、および補助電極503の側壁517に配設されている一実施形態が示されている。たとえば、半導体層701は連続的に配設され、遮蔽領域521、側壁517、および補助電極503の上面をカバーしてもよい。別の例では、半導体層701は、そのような表面上の別個の非連続的なコーティングとして形成してもよい。いくつかの実施形態では、側壁517上に配設された半導体層701の厚さは、デバイスの他の部分、たとえば、遮蔽領域521の外側の領域に配設された半導体層701の厚さより薄い。第2の電極801および核生成抑制コーティング901は、遮蔽領域521の外側の領域において半導体層701上に堆積させるように示されている。しかしながら、いくつかの実施形態では、第2の電極801および/または核生成抑制コーティング901は、補助電極503に向かって側方に延在し、遮蔽領域521を被覆してもよい。導電性コーティング1010は、半導体層701上の遮蔽領域521に堆積させる。たとえば、導電性コーティング1010は、遮蔽領域521および側壁517に配設された半導体層701の一部と直接物理的に接触してもよい。そのような実施形態では、たとえば、側壁517上に配設された半導体層701の一部は十分に薄くてもよく、補助電極503と導電性コーティング1010との間に電気的接続を確立できる。
図19Hでは、補助電極503がステップエッジを画定する一実施形態が示されている。示した実施形態では、補助電極503の側壁517は実質的に垂直である。したがって、そのような実施形態では、補助電極503の存在により遮蔽領域は形成されない。いくつかの実施形態では、補助電極の側壁517は、核生成抑制コーティング901を実質的に含まないか、またはそれから露出しており、その結果、導電性コーティング1010をその上に堆積させる。次いで、導電性コーティング1010が補助電極503から離れて側方に延在し、第2の電極801に重なるように、導電性コーティング1010を形成してもよい。核生成抑制コーティング901は、導電性コーティング1010と第2の電極801との間に配置されるように示されているが、それにもかかわらず、核生成抑制コーティング901は、導電性コーティング1010と第2の電極801との間に電気的接続を確立できるように構成してもよい。
図19Iでは、遮蔽領域521が、半導体層521および核生成抑制コーティング901を実質的に含まないか、またはそれらから露出している一実施形態が示されている。第2の電極801は側方に延在し、遮蔽領域521の少なくとも一部をカバーする。そのような実施形態では、導電性コーティング1010は、遮蔽領域521において第2の電極801の上部に配設され、その結果、補助電極503および第2の電極801の両方と直接物理的にかつ電気的に接触している。
図19Jでは、第2の電極801が、遮蔽領域521、および補助電極503の少なくとも一部をカバーするように構成される一実施形態が示されている。示した実施形態では、第2の電極801は、補助電極503の側壁517と、補助電極503の上面に配設された残りの半導体層711と、を実質的にカバーする。そのような構成では、たとえば、第2の電極801は、連続的または単一のモノリシック構造として設けられ、したがって、残りの第2の電極は存在しなくてもよい。導電性コーティング1010は、遮蔽領域521において第2の電極801上に配設されている。
図20A~図20Iは、補助電極503が下側部分531および上側部分533を備えるさまざまな実施形態による補助電極503を示す。
図20Aおよび図20Bでは、下側部分531は、下側部分531のベース部の幅がより狭くなるようにテーパ状プロファイルを含む。下側部分531は直線的にテーパ状の側壁を画定し、上側部分533は、実質的に垂直な側壁を有するように示されている。下側部分531および上側部分533はともに、張り出し部を画定している補助電極503を画定し、遮蔽領域を提供する。図20Aに示した実施形態では、下側部分531の厚さは上側部分533の厚さを超えている。図20Bによる別の実施形態では、上側部分533の厚さは下側部分531の厚さを超えている。さらに別の実施形態では、上側部分533および下側部分531の厚さは実質的に同じである。
図20Cおよび図20Dでは、下側部分531は凹状の側壁により画定されるテーパ状プロファイルを含む。上側部分533は、実質的に垂直な側壁を有するように示されている。下側部分531および上側部分533はともに、張り出し部を画定している補助電極503を画定し、遮蔽領域を提供する。図20Cに示した実施形態では、下側部分531の厚さは上側部分533の厚さを超えている。図20Dによる別の実施形態では、上側部分533の厚さは下側部分531の厚さを超えている。さらに別の実施形態では、上側部分533および下側部分531の厚さは実質的に同じである。
図20Eでは、下側部分531および上側部分533は両方とも実質的に垂直な側壁を含む。下側部分531の幅は上側部分533の幅より狭く示され、その結果、下側部分531および上側部分533はともに張り出し部を画定している補助電極503を画定する。
図20Fでは、下側部分531は、湾曲した側壁を有する部分と、実質的に垂直な側壁を有する部分と、を含む。下側部分531より広い幅を有する上側部分533は、下側部分531の上部に配置されている。このようにして、張り出しプロファイルを画定している補助電極503が形成されている。
図20Gでは、下側部分531がテーパ状部および凹部を含む一実施形態が示されている。このようにして、補助電極503により凹部を形成し、遮蔽領域を提供する。
図20Hでは、上側部分533および下側部分531の両方が直線的にテーパ状プロファイルを画定する。たとえば、下側部分531の傾斜は上側部分533の傾斜より急峻であってもよく、その結果、補助電極503のベース部は上部より狭くなる。
図20Iでは、上側部分533は直線的にテーパ状プロファイルを画定し、下側部分531は凹状プロファイルを画定する。
いくつかの実施形態では、下側部分531および上側部分533は異なる材料を含む。たとえば、下側部分531は第1の材料を含んでもよく、上側部分533は第2の材料を含んでもよい。第1の材料および第2の材料の例は、金属、合金、金属合金、酸化物(導電性酸化物を含む)およびそれらの組み合わせを含むが、これらに限定されない。そのような材料の例は、ITO、ZnO、IZO、Ag、Cu、Mo、Al、Ti、ならびにMo/Al/MoおよびAg/ITOなどの例を含んでいるそれらの組み合わせを含むが、これらに限定されない。いくつかの例では、補助電極503は追加の部分および/または材料を含んでもよい。いくつかの実施形態では、補助電極503は導電性材料(複数可)を使用して形成されている。いくつかの実施形態では、補助電極503は、誘電体材料、半導体材料、および/または絶縁材料を含む。たとえば、下側部分531は、金属、合金、金属合金、および導電性酸化物などの導電性材料を含んでもよく、上側部分533は、誘電体材料、半導体材料、および/または絶縁材料を含んでもよい。
いくつかの実施形態では、下側部分531を形成するための材料は、上側部分533を形成するための材料とは異なるエッチング速度を有してもよい。たとえば、下側部分531および上側部分533がエッチング処理を受けるとき、下側部分531のエッチング速度は上側部分533のエッチング速度を超えてもよい。このようにして、張り出しプロファイルを画定している補助電極503を形成してもよい。
いくつかの実施形態では、下側部分531および上側部分533は、互いに一体的にまたは連続的に形成し、単一のモノリシック構造を提供する。そのような実施形態では、たとえば、下側部分531および上側部分533は同じ材料を使用して形成してもよい。
上記のさまざまな実施形態では、補助電極503は、実質的に対称的なプロファイルを有するように示されている。他の実施形態では、補助電極503は、非対称的なプロファイルを有してもよい。たとえば、補助電極503は、張り出しプロファイルを一方の側壁に沿って画定し、他方の側壁に沿っては画定しなくてもよい。
半導体層701は、いくつかの実施形態では、放射エリア1201および非放射エリア1204の両方に配設されているように示されているが、他の実施形態では、半導体層701は、放射エリア1201に選択的に堆積させてもよいことが理解されよう。
いくつかの実施形態では、補助電極911の上面上に残りの核生成抑制コーティング911を堆積させることが特に望ましい場合があり、その結果、補助電極911の上部への導電性コーティング1010の堆積は実質的に抑制される。たとえば、補助電極911の上部に導電性コーティング材料を堆積させるいくつかの場合、そのようなコーティングは、補助電極911の上部513のエッジを越えて側方に成長してもよく、これにより、遮蔽領域521および/または側壁517における導電性コーティング材料の堆積を抑制する。したがって、いくつかの実施形態では、補助電極911の上面は、導電性コーティングを実質的に含まないか、またはそれから露出している。
いくつかの実施形態では、補助電極503の厚さまたは高さは半導体層701の厚さを超えている。たとえば、補助電極503の厚さは、約200nm以上、約250nm以上、約300nm以上、約350nm以上、約500nm以上、約600nm以上、約750nm以上、約800nm以上、または約1μm以上であってもよい。たとえば、補助電極503の厚さは、半導体層701の厚さの約1.1倍以上、約1.3倍以上、約1.5倍以上、約1.6倍以上、約2倍以上、約3倍以上、約5倍以上、または約10倍以上であってもよい。半導体層701の厚さを超える厚さを有する補助電極503を設けることにより、補助電極503の側壁517が核生成抑制コーティング901を実質的に含まないか、またはそれから露出する可能性は増大する。
いくつかの実施形態では、第2の電極またはその一部は、遮蔽領域に設けられている。ここで図21を参照すると、第2の電極801が、デバイス2101の非放射領域1204に設けた遮蔽領域421に配設されている一実施形態が示されている。示した実施形態では、第2の電極801は、放射領域1201および非放射領域1204にわたる一体構造または連続構造として形成されている。たとえば、第2の電極801は、遮蔽領域421を提供するためのパターニング構造601の側方延在部の表面617上、ならびにパターニング構造601の上面619上に配設してもよい。このようにして、たとえば、第2の電極801は、パターニング構造601を実質的にカバーしてもよい。核生成抑制コーティング901に続いて導電性コーティング1010を堆積させると、導電性コーティング1010は第2の電極801の上部に堆積し、かつそれと電気的に接触する。いくつかの実施形態では、放射領域1201における第2の電極801の厚さは、遮蔽領域421における第2の電極801の厚さを超えている。たとえば、第2の電極801の堆積中、第2の電極801を形成するための蒸発フラックスの少なくとも一部は、パターニング構造601の存在により、遮蔽領域421に対応している表面105の一部への入射が抑制される場合がある。他の例では、第2の電極801は下側部分および上側部分を含んでもよく、第2の電極801の下側部分および上側部分の一方だけを遮蔽領域421に堆積させてもよいが、両方の部分を放射領域1201に堆積させ、これにより、第2の電極801の厚さの差異を生み出す。図21の実施形態に示したように、補助電極501の少なくとも一部を第2の電極801によりカバーしてもよく、これにより、補助電極501および第2の電極801は互いに電気的に接触してもよい。しかしながら、いくつかの場合、遮蔽領域421に導電性コーティング1010を設け、たとえば、補助電極501と導電性コーティング1010との間の接触抵抗を低減することが望ましいこともある。たとえば、そのような構成において導電性コーティング1010を設けることは、いくつかの場合、電気接触の信頼性を高めることもある。たとえば、図21の実施形態における第2の電極801は、透明導電性酸化物を含んでもよい。そのような透明導電性酸化物の例は、ITO、IZO、およびZnOを含むが、これらに限定されない。
図22は、デバイス2201の放射領域1201および非放射領域1204に透明導電性コーティング951を設けているデバイス2201の一実施形態を示す。たとえば、デバイス2201は、導電性コーティング1010を堆積させるステップまで、図7の実施形態におけるデバイス1101と実質的に同一に製造してもよい。再び図22を参照すると、導電性コーティング1010を堆積させた後、透明導電性コーティング951は、オープンマスクを使用して、またはマスクなしで堆積させる。たとえば、透明導電性コーティング951は、スパッタリングなどの物理蒸着処理を使用して堆積させてもよく、これは、透明導電性コーティング951を形成するために使用される材料の蒸発フラックスの少なくとも一部を、遮蔽領域421およびパターニング構造601の表面に入射させてもよい。したがって、図22に示した実施形態では、透明導電性コーティング951は、デバイス2201の放射領域1201および非放射領域1204を被覆する連続的な、または単一のモノリシック構造として設けられている。たとえば、透明導電性コーティング951は、補助電極501および導電性コーティング1010と物理的にかつ電気的に直接接触してもよい。いくつかの実施形態では、透明導電性コーティング951は、第2の電極801の一部と直接物理的にかつ電気的に接触していてもよい。放射領域1201では、透明導電性コーティング951は核生成抑制コーティング901上に配設されている。そのような実施形態では、透明導電性コーティング951を形成するための材料は、導電性コーティング1010を形成するための材料とは異なり、その結果、核生成抑制コーティング901上への透明導電性コーティング951の堆積は実質的に抑制されないことが理解されよう。たとえば、透明導電性コーティング951は透明導電性酸化物を含んでもよい。そのような透明導電性酸化物の例は、ITO、IZO、およびZnOを含むが、これらに限定されない。そのような透明導電性コーティング951を設けて、電気的接触の信頼性を向上させ、デバイス2201の表面を平坦化し、カプセル化および/または光出力結合を容易にすることが特に有利な場合もある。
それぞれデバイス2101および2201の実施形態に関連して、遮蔽領域421における第2の電極801の存在および透明導電性コーティング951の存在を示す実施形態を説明してきたが、そのような特徴部は、本明細書において説明されるデバイスの他の実施形態に同様に適用してもよいことも理解されよう。
いくつかの実施形態では、デバイスにより放射される光の光路内に導電性酸化物材料を実質的に含まないか、またはその存在を省略するように、このデバイスは構成されている。たとえば、放射領域1201では、半導体層701の上のすべての層およびコーティングから導電性酸化物材料の存在を省略してもよい。たとえば、導電性酸化物材料は、第2の電極801、核生成抑制コーティング901、および上に堆積してもよい任意の追加の層またはコーティングから省略してもよい。いくつかの場合、導電性酸化物材料の存在を省略して、デバイスにより放射された光の任意の吸収および/または反射を低減することが望ましいことがある。たとえば、ITOおよびIZOなどの導電性酸化物材料は、特に十分な厚さで堆積させるとき、可視スペクトルの青色領域において光を吸収する可能性がある。これは一般に、デバイスの効率および性能を低下させ、望ましくない。
いくつかの実施形態では、光電子デバイスはキャッピング層または出力結合層をさらに含む。たとえば、キャッピング層または出力結合層は、第2の電極801の表面上または核生成抑制コーティング901の表面上に直接提供してもよい。特に、そのようなキャッピング層または出力結合層は放射領域(複数可)に設けてもよい。いくつかの実施形態では、核生成抑制コーティング901は、キャッピング層または出力結合層として機能してもよく、またはその一部を形成してもよい。
いくつかの実施形態では、光電子デバイスはカプセル化層をさらに含む。そのようなカプセル化層の例は、ガラスキャップ、バリア膜、バリア接着剤、および薄膜カプセルが含まれるが、これらに限定されない。たとえば、カプセル化層は、第2の電極801および核生成抑制コーティング901上に配置してもよい。いくつかの実施形態では、光電子デバイスは、追加の光学層および/または構造層、コーティング、ならびに構成要素をさらに含む。これらの例は、偏光板、カラーフィルタ、反射防止コーティング、防眩コーティング、カバーガラス、および光学的透明接着剤(OCA)を含むが、これらに限定されない。
いくつかの実施形態では、補助電極501、503、導電性コーティング1010、およびパターニング構造601は、表示パネルの特定の領域(複数可)に選択的に設けてもよい。たとえば、上記の特徴部のうちのいずれかは、表示パネルの1つ以上のエッジまたはその近傍に設けて、前面の1つ以上の要素(たとえば、第2の電極)を背面の1つ以上の部材に電気的に接続してもよい。いくつかの実施形態では、補助電極501、503、導電性コーティング1010、およびパターニング構造601は、表示パネルの特定の領域(複数可)から省略してもよい。たとえば、そのような特徴部は、比較的高い画素密度が望まれる場合、パネルの1つ以上のエッジまたはその近傍を除いて、表示パネルの一部から省略してもよい。そのような場合、表示パネルの1つ以上のエッジに沿って上記の特徴部のうちのいずれかを設け、たとえば、1つ以上のエッジに位置した補助電極からカソードに電流を供給および分配することが依然として望ましいことがある。たとえば、そのような実装形態は、表示パネルのベゼルを削減すために特に望ましい場合がある。
いくつかの実施形態では、導電性コーティングのシート抵抗は第2の電極のシート抵抗以下である。
本明細書において使用される場合、「重なる」または「重なっている」という用語は、下地面に対して垂直に描かれた線と交差するように配置された2つ以上の層および/または構造を指すと理解され、その下地面上に2つ以上の層および/または構造は配設されている。
いくつかの実施形態では、残りの第2の電極および残りの核生成抑制コーティングは除去され、かつ/あるいは堆積させず、したがって、パターニング構造の表面は露出させたままである。
特定の理論に限定されることを望まないが、核生成促進コーティング1022を設けることが、特定の表面への導電性コーティング1010の堆積を容易にする場合があると想定される。いくつかの実施形態では、核生成促進コーティングはフラーレンを含む。いくつかの実施形態では、核生成促進コーティングは金属を含む。本明細書において使用される場合、「フラーレン」という用語は、炭素分子を含む材料を指す。フラーレン分子の例は、複数の炭素原子を含む三次元骨格を含んでいる炭素ケージ分子を含み、それらは閉殻を形成し、球または半球の形状であってもよい。フラーレン分子はCnとして指定でき、ここで、nはフラーレン分子の炭素骨格に含まれる炭素原子の数に対応している整数である。フラーレン分子の例は、Cnを含み、ここで、nは、C60、C70、C72、C74、C76、C78、C80、C82、およびC84などの50~250の範囲である。フラーレン分子の追加の例は、単層カーボンナノチューブおよび多層カーボンナノチューブなど、チューブ状または円筒状の炭素分子を含む。
核生成抑制コーティングを形成するための使用に好適な材料は、約0.3(つまり30%)以下もしくは未満、または約0.2以下もしくは未満、または約0.1以下もしくは未満、または約0.05以下もしくは未満、より具体的には、約0.03以下もしくは未満、約0.02以下もしくは未満、約0.01以下もしくは未満、約0.08以下もしくは未満、約0.005以下もしくは未満、約0.003以下もしくは未満、約0.001以下もしくは未満、約0.0008以下もしくは未満、約0.0005以下もしくは未満、または約0.0001以下もしくは未満の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。
いくつかの実施形態では、核生成抑制コーティングを形成するための使用に好適な材料は、約0.03~約0.0001、約0.03~約0.0003、約0.03~約0.0005、約0.03~約0.0008、約0.03~約0.001、約0.03~約0.005、約0.03~約0.008、または約0.03~約0.01の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。いくつかの実施形態では、核生成抑制コーティングを形成するための使用に好適な材料は、約0.02~0.0001、約0.02~0.0003、約0.02~0.0005、約0.02~0.0008、約0.02~0.001、約0.02~0.005、約0.02~0.008、または約0.02~0.01の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。いくつかの実施形態では、核生成抑制コーティングを形成するための使用に好適な材料は、約0.01~約0.0001、約0.01~約0.0003、約0.01~約0.0005、約0.01~約0.0008、約0.01~約0.001、約0.01~約0.005、または約0.01~約0.008の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。いくつかの実施形態では、核生成抑制コーティングを形成するための使用に好適な材料は、約0.008~約0.0001、約0.008~約0.0003、約0.008~約0.0005、約0.008~約0.0008、約0.008~約0.001、または約0.008~約0.005の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。いくつかの実施形態では、核生成抑制コーティングを形成するための使用に好適な材料は、約0.005~約0.0001、約0.005~約0.0003、約0.005~約0.0005、約0.005~約0.0008、または約0.005~約0.001の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。
核生成促進コーティングを形成するための使用に好適な材料は、少なくとも約0.4(つまり40%)、少なくとも約0.5(つまり50%)、少なくとも約0.6(つまり60%)、少なくとも約0.7、少なくとも約0.75、少なくとも約0.8、少なくとも約0.9、少なくとも約0.93、少なくとも約0.95、少なくとも約0.98、または少なくとも約0.99の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。核生成促進コーティングを形成するための好適な材料の例は、金属(アルカリ金属、アルカリ土類金属、遷移金属、ポスト遷移金属を含んでいる)、金属フッ化物、金属酸化物、フラーレン、および上記の2つ以上の混合物を含むが、これらに限定されない。このような材料の例は、Ca、Ag、Mg、Yb、ITO、IZO、ZnO、フッ化イッテルビウム(YbF3)、フッ化マグネシウム(MgF2)、およびフッ化セシウム(CsF)を含むが、これらに限定されない。
さまざまなコーティングを堆積させる基板100は、上記の実施形態において具体的に示されていないまたは説明されていない1つ以上の追加の有機層および/または無機層を含んでもよい。基板100は、1つ以上のトランジスタおよび抵抗器およびキャパシタなどの他の電子部品をさらに含んでもよく、それらはアクティブマトリクスまたはパッシブマトリクスOLEDデバイスに含まれる。たとえば、基板100は、1つ以上のトップゲート薄膜トランジスタ(TFT)、1つ以上のボトムゲートTFT、および/または他のTFT構造を含んでもよい。TFTは、n型TFTであってもp型TFTであってもよい。TFT構造の例は、アモルファスシリコン(a-Si)、インジウムガリウム亜鉛酸化物(IGZO)、および低温多結晶シリコン(LTPS)などを含む。
基板100は、上で識別された追加の有機層および/または無機層を支持するベース基板を含んでもよい。たとえば、ベース基板は、可撓性または剛性の基板であってもよい。ベース基板は、たとえば、シリコン、ガラス、金属、高分子(たとえば、ポリイミド)、サファイア、またはベース基板としての使用に適した他の材料を含んでもよい。
デバイスがエレクトロルミネセント量子ドットデバイスである別の実施形態では、エレクトロルミネセント層は一般に量子ドットを含み、電流が供給されているとき光を放射する。
導電性コーティング、核生成抑制コーティング、および核生成促進コーティングを含む、さまざまな層またはコーティングのうちのいずれかの堆積に使用されるオープンマスクは、基板の特定の領域への材料の堆積を「マスク」するか、あるいは妨げてもよいことも理解されよう。しかしながら、数十ミクロン程度以下の特徴部のサイズを備えた比較的小さな特徴部を形成するために使用されるファインメタルマスク(FMM)とは異なり、オープンマスクの特徴部のサイズは一般に、製造されるOLEDデバイスのサイズに相当する。たとえば、オープンマスクは、製造中に表示デバイスのエッジをマスクしてもよく、これにより、オープンマスクは、表示デバイスのサイズ(たとえば、マイクロ表示装置の場合は約1インチ、モバイル表示装置の場合は約4~6インチ、ラップトップまたはタブレット表示装置の場合は約8~17インチなど)におおよそ対応するアパーチャを有することになるであろう。たとえば、オープンマスクの特徴部のサイズは、約1cm程度以上であってもよい。したがって、オープンマスクに形成されたアパーチャは通常、ともに表示デバイスを形成する複数の放射領域または画素を包含するようなサイズである。
デバイスのいくつかの実施形態では、第1の電極300がアノードであり、第2の電極801がカソードであるとして説明してきたが、他の実施形態では、第1の電極300がカソードであり、第2の電極801がアノードであってもよいことが理解されよう。
いくつかの実施形態では、核生成抑制コーティング901は光学コーティングとして機能してもよい。たとえば、核生成抑制コーティング901は、デバイスの放射領域1201から放射される光の特性または特徴を修正してもよい。いくつかの実施形態では、核生成抑制コーティング901は、ある程度のヘイズを提示し、光を散乱させてもよい。たとえば、核生成抑制コーティング901は、核生成抑制コーティング901を透過した光を散乱させるための結晶材料を備えてもよい。このような光の散乱は、たとえば、デバイスからの光の外部結合を増大させるために有用であってもよい。いくつかの実施形態では、核生成抑制コーティング901は最初に、実質的に非晶質(たとえば、実質的にアモルファス)のコーティングとして堆積させる。導電性コーティング1010を堆積させた後、核生成抑制コーティング901を結晶化して光学コーティングとして機能させてもよい。
画素画定層401は一般に、直線的に傾斜した表面を有し、放射エリア1201を画定するための「バンク」を形成するように示されているが、画素画定層401の形状、アスペクト比、厚さ、幅、および構成は、他の実施形態では異なってもよいことも理解されよう。たとえば、画素画定層401は、より急峻なあるいはより緩やかな傾斜部分とともに形成してもよい。他の例では、画素画定層401は、第1の電極300の1つ以上のエッジをカバーしている実質的に垂直に延在する構造であるように構成してもよい。たとえば、画素画定層401は、溶液処理技術を介して(たとえば、インクジェット印刷を含む印刷により)半導体層を堆積させるように構成してもよい。
本明細書において説明されるさまざまな実施形態では、必要に応じて、オープンマスクの使用を省略してもよいことが理解されよう。具体的には、本明細書において説明されるオープンマスク堆積処理は代替的に、対象表面すべてが露出するように、マスクを使用せずに実行してもよい。
文脈上別段の明確な指示がない限り、単数形において説明された特徴部、構成要素、および/または要素は、複数形において提供してもよく、その逆であってもよいことも理解されよう。たとえば、デバイスのさまざまな実施形態は、放射領域および非放射領域を含むように説明してきたが、そのようなデバイスは、追加の放射領域および非放射領域をさらに含んでもよいことも理解されよう。たとえば、デバイスは複数の放射領域を含んでもよい。複数の放射領域は、赤、青、緑、白、および/または任意の他の色に対応している光を放射するように構成された放射領域をさらに含んでもよい。デバイスはまた、複数の薄膜トランジスタおよび複数の第1の電極を含んでもよい。そのような実施形態では、複数の第1の電極の各々は、複数の薄膜トランジスタの少なくとも1つに電気的に接続してもよい。
上記の実施形態の少なくともいくつかは、蒸発処理を使用して形成されている核生成促進コーティング、核生成抑制コーティング、および導電性コーティングを含むさまざまな層またはコーティングを参照しながら説明されている。当然のことながら、蒸発処理はPVD処理の一種であり、1つ以上の源材料を低圧(真空など)環境下で蒸発あるいは昇華させ、1つ以上の蒸発した源材料の逆昇華により対象面に堆積させる。さまざまな異なる蒸発源が源材料を加熱するために使用され、したがって、源材料をさまざまな方法で加熱してもよいことが理解されよう。たとえば、源材料は、電気フィラメント、電子ビーム、誘導加熱、または抵抗加熱により加熱してもよい。加えて、そのような層またはコーティングは、フォトリソグラフィ、印刷、OVPD、LITIパターニング、およびそれらの組み合わせを含む、他の適切な処理を使用して堆積および/またはパターニングしてもよい。これらの処理は、シャドーマスクと組み合わせて使用し、さまざまなパターンを実現してもよい。
核生成促進材料、核生成抑制材料、および第2の電極を堆積させるための蒸発について特定の処理を説明してきたが、これらの材料を堆積させるために、さまざまな他の処理を使用してもよいことも理解されよう。たとえば、堆積は、他のPVD処理(スパッタリングを含む)、CVD処理(プラズマ支援化学気相堆積(PECVD)を含む)、またはそのような材料を堆積させるための他の適切な処理を使用して実行してもよい。いくつかの実施形態では、マグネシウムは、抵抗ヒーターを使用してマグネシウム源材料を加熱することにより堆積させる。他の実施形態では、マグネシウム源材料は、加熱したるつぼ、加熱したボート、Knudsenセル(たとえば、噴出蒸発源)、または任意の他の種類の蒸発源に搭載してもよい。
導電性コーティングを堆積させるために使用される堆積源材料は、混合物または化合物であってもよく、いくつかの実施形態では、混合物または化合物の少なくとも1つの成分は、堆積中に基板に堆積させない(あるいは、たとえば、マグネシウムに対して比較的少量だけ堆積させる)。いくつかの実施形態では、源材料は、銅-マグネシウム(Cu-Mg)混合物またはCu-Mg化合物であってもよい。いくつかの実施形態では、マグネシウム堆積源の源材料は、マグネシウムと、たとえば、Cuなどのマグネシウムより蒸気圧が低い材料とを含む。他の実施形態では、マグネシウム堆積源の源材料は、実質的に純粋なマグネシウムである。具体的には、実質的に純粋なマグネシウムは、純マグネシウム(99.99%以上の純度のマグネシウム)と比較して、実質的に同様の特性(たとえば、核生成抑制コーティングおよび核生成促進コーティング上の初期付着確率)を提示できる。たとえば、核生成抑制コーティング上の実質的に純粋なマグネシウムの初期付着確率は、核生成抑制コーティング上の99.99%の純度のマグネシウムの初期付着確率の±10%以内または±5%以内であってもよい。マグネシウムの純度は、約95%以上、約98%以上、約99%以上、または約99.9%以上であってもよい。導電性コーティングを堆積させるために使用される堆積源材料は、マグネシウムの代わりに、またはマグネシウムと組み合わせて他の金属を含んでもよい。たとえば、源材料は、イッテルビウム(Yb)、カドミウム(Cd)、亜鉛(Zn)、またはそれらのうちの任意の組み合わせなどの高蒸気圧材料を含んでもよい。
本明細書において使用される場合、「実質的に」、「実質的な」、「おおよそ」、および「約」という用語は、小さな変動を表し考慮するために使用される。ある事象または状況とともに使用される場合、これらの用語は、その事象または状況が正確に発生する場合、ならびにその事象または状況がほぼ発生する場合を指す可能性もある。たとえば、数値とともに使用される場合、これらの用語は、その数値の±10%以下、たとえば、±5%以下、±4%以下、±3%以下、±2%以下、±1%以下、±0.5%以下、±0.1%以下、または±0.05%以下の変動の範囲を指す可能性がある。たとえば、第1の数値が第2の数値の±10以下、たとえば、±5%以下、±4%以下、±3%以下、±2%以下、±1%以下、±0.5%以下、±0.1%以下、または±0.05%以下の変動の範囲内である場合、第1の数値は第2の数値と実質的に同じ、あるいはほぼ同じであると見なすことができる。
いくつかの実施形態の説明では、別の構成要素の「上(onもしくはover)」に設けた構成要素、または別の構成要素を「カバーしている(covering)」もしくは「カバーする(covers)」構成要素は、前者の構成要素が後者の構成要素上に直接ある(たとえば、物理的に接触している)場合、ならびに1つ以上の介在する構成要素が、前者の構成要素と後者の構成要素との間に位置する場合を包含することができる。
追加的に、量、比率、および他の数値は、本明細書では範囲形式で提示される場合がある。このような範囲形式は、便宜上および簡潔にするために使用されことも理解でき、範囲の限定として明示的に指定された数値だけでなく、各数値および部分的な範囲が明示的に指定されているように、その範囲内に包含されるすべての個々の数値または部分的な範囲を含むことを柔軟に理解すべきである。
本開示は、特定の具体的な実施形態を参照しながら説明してきたが、そのさまざまな修正は当業者には明らかであろう。本明細書において提供される例はいずれも、本開示の特定の態様を例示する目的でのみ含まれ、決して本開示を限定することを意図するものではない。たとえば、本明細書の具体的な実施形態または例に関して説明したさまざまな特徴部は、他の実施形態または例の特徴部と組み合わせてもよい。本明細書において提供される図面はいずれも、本開示の特定の態様を例示する目的のためだけであり、縮尺通りに描写されなくてもよく、決して本開示を限定するものではない。本明細書に添付される請求の範囲は、上記の説明において記述された具体的な実施形態により限定されるべきではなく、全体として本開示と一致するそれらのすべての範囲に与えられるべきである。本明細書に記載されるすべての文書の開示は、その全体が参照により本明細書に組み込まれる。
Claims (1)
- 本明細書に記載の発明。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862668134P | 2018-05-07 | 2018-05-07 | |
US62/668,134 | 2018-05-07 | ||
US201862729889P | 2018-09-11 | 2018-09-11 | |
US62/729,889 | 2018-09-11 | ||
JP2020562755A JP7320851B2 (ja) | 2018-05-07 | 2019-05-07 | 補助電極を提供するための方法および補助電極を含むデバイス |
PCT/IB2019/053706 WO2019215591A1 (en) | 2018-05-07 | 2019-05-07 | Method for providing an auxiliary electrode and device including an auxiliary electrode |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020562755A Division JP7320851B2 (ja) | 2018-05-07 | 2019-05-07 | 補助電極を提供するための方法および補助電極を含むデバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023087055A true JP2023087055A (ja) | 2023-06-22 |
Family
ID=68467872
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020562755A Active JP7320851B2 (ja) | 2018-05-07 | 2019-05-07 | 補助電極を提供するための方法および補助電極を含むデバイス |
JP2023076086A Pending JP2023087055A (ja) | 2018-05-07 | 2023-05-02 | 補助電極を提供するための方法および補助電極を含むデバイス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020562755A Active JP7320851B2 (ja) | 2018-05-07 | 2019-05-07 | 補助電極を提供するための方法および補助電極を含むデバイス |
Country Status (5)
Country | Link |
---|---|
US (2) | US11489136B2 (ja) |
JP (2) | JP7320851B2 (ja) |
KR (1) | KR20210006912A (ja) |
CN (1) | CN112074966A (ja) |
WO (1) | WO2019215591A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112074966A (zh) * | 2018-05-07 | 2020-12-11 | Oti照明公司 | 用于提供辅助电极的方法和包含辅助电极的装置 |
CN109742264B (zh) * | 2019-01-08 | 2020-07-31 | 京东方科技集团股份有限公司 | 显示区开孔封装方法、显示区开孔封装结构及显示面板 |
JP2022544198A (ja) * | 2019-08-09 | 2022-10-17 | オーティーアイ ルミオニクス インコーポレーテッド | 補助電極および仕切りを含む光電子デバイス |
CN111312923B (zh) * | 2020-02-25 | 2022-12-27 | 京东方科技集团股份有限公司 | Oled显示基板及其制作方法、显示装置 |
JP2023540317A (ja) | 2020-09-04 | 2023-09-22 | アプライド マテリアルズ インコーポレイテッド | 無機ピクセル封入バリアを有するoledパネルを製造する方法 |
WO2022203222A1 (ko) * | 2021-03-26 | 2022-09-29 | 주식회사 랩토 | 핵생성 억제 형성용 물질 및 이를 포함하는 유기전계발광소자 |
US20220344417A1 (en) | 2021-04-23 | 2022-10-27 | Applied Materials, Inc. | Conductive oxide overhang structures for oled devices |
CN113241367B (zh) * | 2021-07-09 | 2021-09-21 | 北京京东方技术开发有限公司 | 显示基板及其制备方法 |
FR3125921B1 (fr) * | 2021-07-30 | 2023-07-07 | Commissariat Energie Atomique | Procédé de fabrication d’un dispositif optoélectronique comportant une étape de réalisation d’une couche mince conductrice de manière conforme et continue par dépôt directif |
KR20240045246A (ko) * | 2021-08-04 | 2024-04-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 진보된 기판 패터닝에서의 내에칭성 감소 |
US20230180506A1 (en) * | 2021-12-03 | 2023-06-08 | Applied Materials, Inc | Quasi global cathode contact method for advanced patterning |
US11610954B1 (en) | 2022-02-14 | 2023-03-21 | Applied Materials, Inc. | OLED panel with advanced sub-pixel overhangs |
WO2023156923A1 (en) * | 2022-02-16 | 2023-08-24 | Oti Lumionics Inc. | Layered semiconductor device having common conductive coating across longitudinal discontinuities |
US11882709B2 (en) | 2022-05-12 | 2024-01-23 | Applied Materials, Inc. | High resolution advanced OLED sub-pixel circuit and patterning method |
US11527732B1 (en) | 2022-05-31 | 2022-12-13 | Applied Materials, Inc. | OLED anode structures including amorphous transparent conducting oxides and OLED processing method comprising the same |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7812523B2 (en) * | 2005-11-15 | 2010-10-12 | Samsung Electronics Co., Ltd. | Display device having an auxiliary electrode for improved common voltage and fabricating method thereof |
KR101705201B1 (ko) * | 2009-08-27 | 2017-02-09 | 가부시키가이샤 가네카 | 집적화 유기 발광 장치, 유기 발광 장치의 제조 방법 및 유기 발광 장치 |
KR102004305B1 (ko) | 2011-02-11 | 2019-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치 |
KR101407587B1 (ko) * | 2011-06-02 | 2014-06-13 | 삼성디스플레이 주식회사 | 유기 발광 표시장치 및 그 제조방법 |
US20130069067A1 (en) | 2011-09-20 | 2013-03-21 | Keun Chun Youn | Organic light emitting diode (oled) display device and method for manufacturing the same |
KR101829890B1 (ko) * | 2011-12-23 | 2018-02-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
WO2014071518A1 (en) * | 2012-11-06 | 2014-05-15 | Oti Lumionics Inc. | Method for depositing a conductive coating on a surface |
KR102059940B1 (ko) * | 2012-11-29 | 2019-12-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR102083983B1 (ko) * | 2013-05-29 | 2020-03-04 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
US9570471B2 (en) * | 2014-08-05 | 2017-02-14 | Lg Display Co., Ltd. | Organic light emitting display device and method of manufacturing the same |
KR20220150987A (ko) * | 2015-10-26 | 2022-11-11 | 오티아이 루미오닉스 인크. | 표면 상에 코팅을 패턴화하는 방법 및 패턴화된 코팅을 포함하는 디바이스 |
KR102612040B1 (ko) | 2016-08-31 | 2023-12-07 | 엘지디스플레이 주식회사 | 격벽을 포함하는 유기 발광 표시 장치 |
KR102582884B1 (ko) * | 2016-12-02 | 2023-09-26 | 오티아이 루미오닉스 인크. | 방출 영역 위에 배치된 전도성 코팅을 포함하는 디바이스 및 이를 위한 방법 |
CN110785867B (zh) * | 2017-04-26 | 2023-05-02 | Oti照明公司 | 用于图案化表面上覆层的方法和包括图案化覆层的装置 |
CN116997204A (zh) * | 2017-05-17 | 2023-11-03 | Oti照明公司 | 在图案化涂层上选择性沉积传导性涂层的方法和包括传导性涂层的装置 |
JP2019047056A (ja) * | 2017-09-06 | 2019-03-22 | 株式会社ジャパンディスプレイ | 表示装置 |
US11751415B2 (en) * | 2018-02-02 | 2023-09-05 | Oti Lumionics Inc. | Materials for forming a nucleation-inhibiting coating and devices incorporating same |
CN112074966A (zh) * | 2018-05-07 | 2020-12-11 | Oti照明公司 | 用于提供辅助电极的方法和包含辅助电极的装置 |
US20220013594A1 (en) * | 2018-11-23 | 2022-01-13 | Oti Lumionics Inc. | Optoelectronic device including a light transmissive region |
-
2019
- 2019-05-07 CN CN201980030396.5A patent/CN112074966A/zh active Pending
- 2019-05-07 US US17/053,026 patent/US11489136B2/en active Active
- 2019-05-07 WO PCT/IB2019/053706 patent/WO2019215591A1/en active Application Filing
- 2019-05-07 KR KR1020207032465A patent/KR20210006912A/ko unknown
- 2019-05-07 JP JP2020562755A patent/JP7320851B2/ja active Active
-
2022
- 2022-10-03 US US17/959,279 patent/US20230029169A1/en active Pending
-
2023
- 2023-05-02 JP JP2023076086A patent/JP2023087055A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN112074966A (zh) | 2020-12-11 |
US20210135150A1 (en) | 2021-05-06 |
WO2019215591A1 (en) | 2019-11-14 |
JP7320851B2 (ja) | 2023-08-04 |
KR20210006912A (ko) | 2021-01-19 |
US20230029169A1 (en) | 2023-01-26 |
JP2021523524A (ja) | 2021-09-02 |
US11489136B2 (en) | 2022-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7320851B2 (ja) | 補助電極を提供するための方法および補助電極を含むデバイス | |
US11785831B2 (en) | Method for patterning a coating on a surface and device including a patterned coating | |
US10700304B2 (en) | Device including a conductive coating disposed over emissive regions and method therefor | |
US20220013594A1 (en) | Optoelectronic device including a light transmissive region | |
US11152587B2 (en) | Light transmissive electrode for light emitting devices | |
JP2022121593A (ja) | パターン化コーティングにわたって伝導性コーティングを選択的に堆積させるための方法および伝導性コーティングを含むデバイス | |
TW200913344A (en) | Method for applying a thin-film encapsulation layer assembly to an organic device, and an organic device provided with a thin-film encapsulation layer assembly preferably applied with such a method | |
US11744101B2 (en) | Opto-electronic device including an auxiliary electrode and a partition | |
CN112259694A (zh) | 显示面板及其制作方法 | |
Wang et al. | High-efficiency and high-resolution patterned quantum dot light emitting diodes by electrohydrodynamic printing | |
US20140125219A1 (en) | Organic light emitting device and manufacturing method thereof | |
WO2021033257A1 (ja) | 発光素子および発光デバイス | |
US20220302408A1 (en) | Light transmissive electrode for light emitting devices | |
TWI816350B (zh) | 用於在表面上圖案化塗層之方法及包括經圖案化的塗層之裝置 | |
US11737298B2 (en) | Light emitting device including capping layers on respective emissive regions | |
KR20090110607A (ko) | 유기 발광 장치 및 그 제조 방법 | |
TWI355214B (en) | Method of producing light emitting device | |
KR20160093162A (ko) | 표시품질이 향상된 유기발광소자 | |
TW202405130A (zh) | 用於在表面上圖案化塗層之方法及包括經圖案化的塗層之裝置 | |
KR20070088227A (ko) | 클러스터 빔 증착에 의한 유기발광표시패널 및 이의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230502 |