JP2023075782A - アナログデジタル変換器 - Google Patents
アナログデジタル変換器 Download PDFInfo
- Publication number
- JP2023075782A JP2023075782A JP2021188893A JP2021188893A JP2023075782A JP 2023075782 A JP2023075782 A JP 2023075782A JP 2021188893 A JP2021188893 A JP 2021188893A JP 2021188893 A JP2021188893 A JP 2021188893A JP 2023075782 A JP2023075782 A JP 2023075782A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- period
- count
- pulse width
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims description 77
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 230000010354 integration Effects 0.000 claims 2
- 238000013139 quantization Methods 0.000 abstract description 20
- 230000035945 sensitivity Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 21
- 238000005259 measurement Methods 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 1
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
- H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】量子化誤差を抑えつつ感度向上を図る。【解決手段】AD変換器(1)は、入力電流(Iin)に応じた電荷が充電される容量(C1)を有する充電回路(2)と、容量(C1)に充電された電荷を放電するための放電回路(3)と、容量(C1)の充放電回数をカウントするカウント回路(4)と、放電回路(3)のスイッチ(SW2)の開閉時間を変更するランダムPWM信号(S1)を生成するランダムPWM回路(6)とを備える。【選択図】図1
Description
本発明は、積分型のアナログデジタル変換回路に関する。
携帯電話やデジタルカメラ等の液晶パネルで、外乱光の照度に応じて液晶のバックライトの発光量を制御するため、照度センサを設けている。携帯電話等に搭載の液晶パネルでは、低消費電力のために、顔が近づいた時はオフさせるための近接センサが使用される。これらの携帯機器では、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けるので、センサに入射する光は小さくなる。よって、より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサが必要なため、従来、特許文献1に記載のような、高精度に電流を測定でき、回路規模が小さいアナログデジタル変換器が要望されている。
図10は従来のアナログデジタル変換器91の回路図である。
アナログ-デジタル変換器91は、大略的には、充電回路92、比較回路95、カウント回路94、及び放電回路93を備えている。充電回路92は、容量C1及び差動増幅器AMP1を有している。比較回路95は、コンパレータCMP1、スイッチSW1、電圧源85を有している。電圧源85は、基準電圧Vrefを出力する。カウント回路94は、Dフリップフロップ81及びカウンタ82を有している。放電回路93は、電流源83及びスイッチSW2を有している。
図11はアナログデジタル変換器91の動作タイミングを示す波形図である。動作開始時は、スイッチSW1にローレベルの信号が入力されてスイッチSW1が閉じている。このため、積分回路である充電回路92の出力信号Vsigは、基準電圧vrefに等しくなっている。変換期間tconvの間、スイッチSW1にハイレベルの信号が入力されてスイッチSW1がオフとなることで、入力電流Iinにより容量C1に電荷が充電され、アナログ-デジタル変換される。アナログ-デジタル変換器91の詳細な動作を以下に示す。
まず、クロック信号clkの立ち上がりに同期して放電回路93のスイッチSW2へのプリチャージ信号をハイにして(プリチャージ)スイッチSW2をオンさせ、容量C1の一定の電荷を放電させて出力信号Vsigが減少するプリチャージ動作が実行される。
そして、クロック信号clkの次の立ち上がりに同期してプリチャージ信号がローになりスイッチSW2がオフになる。その後、積分回路である充電回路92(積分器)は入力電流Iinにより充電され、充電回路92の出力信号Vsigが増大して基準電圧vrefを超えると、比較回路95から出力される比較信号compがハイ電圧になる。比較信号compは、Dフリップフロップ81によりサンプリングされ、Dフリップフロップ81からスイッチSW2及びカウンタ12へ出力される電荷信号chargeがハイ電圧になる。
スイッチSW2へ出力される電荷信号chargeがハイの期間、スイッチSW2がオンされ、充電回路92のコンデンサC1に蓄えられた電荷が放電される。これにより、充電回路25の出力信号vsigは低下していく。
スイッチSW2へ出力される電荷信号chargeがローになると、スイッチSW2がオフし、入力電流Iinにより充電され、出力信号Vsigが上昇する。出力信号Vsigが基準電圧Vrefを超えると、比較信号comp、電荷信号chargeがハイになり、スイッチSW2をオンして出力信号Vsigを低下させる。
アナログデジタル変換器91は、上記のような動作を繰り返し、スイッチSW1がオフされている変換期間tconvに、カウンタ82が、放電回路93の放電回数countをカウントすることで、入力された電流Iinに応じたデジタル値ADCOUTを出力することが可能になる。
なお、入力電流Iinにより充電される電荷量と放電回路93に流れる電流Iにより放電される電荷量とが等しくなるようにアナログデジタル変換器91は動作するので、充電電荷量=放電電荷量は、次式(2)
Iin×tconv=I×tclk×count…(2)
で示される。
上式(2)により、次式(3)
count=(Iin×tconv)/(I×tclk)…(3)
が導かれる。
Iin×tconv=I×tclk×count…(2)
で示される。
上式(2)により、次式(3)
count=(Iin×tconv)/(I×tclk)…(3)
が導かれる。
ここで、tclkはクロック信号clkの周期、tconvは入力電流Iinにより充電される変換期間、Iは基準電流値、countは放電回路93の放電回数を示す。
最小分解能は、(I×tclk)で決定されることになる。
変換期間tconvを、次式(4)
tconv=tclk×2n(nは分解能)…(4)
になるように設定すると、次式(5)
count=Iin/I×2n…(5)
が導かれる。
tconv=tclk×2n(nは分解能)…(4)
になるように設定すると、次式(5)
count=Iin/I×2n…(5)
が導かれる。
例えば、分解能n=16ビットの場合、カウンタ82は、入力電流Iinに応じた値を、0~65535の範囲で出力することになる。これにより、積分型のアナログデジタル変換器91は、広いダイナミックレンジと高い分解能のアナログデジタル変換が可能である。
また、連続的な信号をアナログデジタル変換器で量子化されたnビットの量子化信号を用いて信号処理を行う場合の量子化誤差を低減するために、アナログデジタル変換器で量子化された量子化信号の階調幅の中に、加算手段を用いて任意のビット数mのノイズ信号を所定領域内にランダムに加算する量子化誤差の低減方法が知られている(特許文献2)。
近年スマートフォンは大画面化の傾向にあり、フルスクリーン化が進んでいる。またOLED(有機発光ダイオード、Organic Light Emitting Diode)ディスプレイの採用も進んでおり、OLEDディスプレイは光を透過する性質があることから(透過率は約3~5%が一般的である)、ディスプレイ裏面に光センサを設置することでフルスクリーン化に寄与できる事になる。
ディスプレイ裏面に設置するような用途で使用される光センサは、外光がディスプレイ裏面を透過する事による微かな照度の変化を検知する必要あるため、従来以上の高感度が必要とされる。光センサの感度の向上のためには、光センサのフォトダイオード(PD)の面積増加や、光センサのADコンバータ回路の感度向上が考えられるが、PDの面積を増加させると光センサのチップサイズの増加につながり、コストが上昇する課題が発生する。ADコンバータ回路の感度を向上させた場合、ノイズ成分の増加につながり、ディスプレイの透過率で信号成分が抑制される事と合わせてSN比が悪化する課題が発生する。
これらの問題を解決するために、光センサの測定結果を順次加算する事で対応することができる。例えば2回測定した結果を足し合わせることで2倍の感度と同等にすることができる。
しかしながら、光センサの測定結果を単に加算した場合、量子化時に発生する誤差(量子化誤差)も増幅するという課題が発生する。
特許文献2の構成では、量子化誤差を低減するために加算手段を別途設ける必要があり構成が複雑になる。
本発明の一態様は、簡素な構成で量子化誤差を抑えつつ感度向上を図ることができる光センサを提供可能なアナログデジタル変換器を実現することを目的とする。
上記の課題を解決するために、本発明の一態様に係るアナログデジタル変換器は、入力電流に応じた電荷が充電される容量を有する充電回路と、前記容量に充電された電荷を放電するための放電回路と、前記容量の充放電回数を第1変換期間及び第2変換期間においてカウントすることにより前記入力電流の電流値をデジタル値に変換するカウント回路とを備える積分型のアナログデジタル変換器であって、前記第1変換期間が、第1プリチャージ期間と第1カウント期間とを含み、前記第2変換期間が、第2プリチャージ期間と第2カウント期間とを含み、前記充電回路の出力信号の前記第1カウント期間における第1位相を、前記第2カウント期間において第2位相に変更する位相変更回路をさらに備えることを特徴とする。
上記の課題を解決するために、本発明の一態様に係る他のアナログデジタル変換器は、入力電流に応じた電荷が充電される容量を有する充電回路と、前記容量に充電された電荷を放電するための放電回路と、前記容量の充放電回数を第1変換期間及び第2変換期間においてカウントすることにより前記入力電流の電流値をデジタル値に変換するカウント回路とを備える積分型のアナログデジタル変換器であって、前記第1変換期間が、第1プリチャージ期間と第1カウント期間とを含み、前記第2変換期間が、第2プリチャージ期間と第2カウント期間とを含み、前記放電回路が、前記容量に充電された電荷を放電するために設けられたスイッチを有し、前記第1及び前記第2プリチャージ期間における前記スイッチの開閉時間を変更するためのランダムパルス幅変調信号を生成するために設けられたランダムパルス幅変調回路をさらに備えることを特徴とする。
本発明の一態様によれば、簡素な構成で量子化誤差を抑えつつ感度向上を図ることができる光センサを提供可能なアナログデジタル変換器を実現することができる。
〔実施形態1〕
以下、本発明の一実施形態について、詳細に説明する。図1は実施形態1に係るアナログデジタル変換器1の回路図である。
以下、本発明の一実施形態について、詳細に説明する。図1は実施形態1に係るアナログデジタル変換器1の回路図である。
積分型のアナログデジタル変換器1は、入力電流Iinに応じた電荷が充電される容量C1を有する充電回路2と、容量C1に充電された電荷を放電するための放電回路3と、容量C1の充放電回数を第1変換期間及び第2変換期間においてカウントすることにより入力電流Iinの電流値をデジタル値に変換するカウント回路4とを備える。
第1変換期間は、第1プリチャージ期間と第1カウント期間とを含む。第2変換期間は、第2プリチャージ期間と第2カウント期間とを含む。
アナログデジタル変換器1は、充電回路2の出力信号Vsigの第1カウント期間における第1位相を、第2カウント期間において第2位相に変更するランダムパルス幅変調回路6(位相変更回路)をさらに備える。
ランダムパルス幅変調回路6は、出力信号Vsigの第1位相を第2位相にランダムに変更する。
カウント回路4は、第1変換期間におけるカウント値と第2変換期間におけるカウント値とを算術処理することにより入力電流Iinの電流値をデジタル値に変換する。算術処理は、平均処理、二乗平均処理、加算処理を含む。
放電回路3は、容量C1に充電された電荷を放電するために設けられたスイッチSW2を有する。ランダムパルス幅変調回路6は、第1プリチャージ期間及び第2プリチャージ期間におけるスイッチSW2の開閉時間を変更するためのランダムパルス幅変調信号S1を生成するために設けられる。
ランダムパルス幅変調信号S1は、スイッチSW2の開閉時間をランダムに変更する。
充電回路2は差動増幅器18を含む。アナログデジタル変換器1は比較回路5を備える。比較回路5は、比較器19と電圧源15とスイッチ制御回路16とを含む。
実施形態1に係るアナログデジタル変換器1は、従来例で説明したアナログデジタル変換器91と同様に、プリチャージ期間においてスイッチSW2へのプリチャージ信号の印加によりスイッチSW2がオンとなり、容量C1の一定の電荷を放電させて出力信号Vsigが減少するプリチャージ動作が実行される。その後、カウント期間において測定対象の入力電流Iinでの充電を行いつつ、放電回路3による放電回数をカウント回路4によりカウントする。
一般にアナログデジタル変換器は量子化誤差を含む。実施形態1に係るアナログデジタル変換器1の量子化誤差の発生について簡単に説明する。
図2は比較例に係る充電回路の出力信号Vsigを説明するための波形図である。
入力電流Iinの値を変更した場合の出力信号Vsigの波形を図2に示している。
波形Vsig_aは、入力電流Iin=Iin1を流している場合の波形であり、図2に実線で示している。
波形Vsig_aは、入力電流Iin=Iin1を流している場合の波形であり、図2に実線で示している。
変換期間tconvは、プリチャージ期間tpreとカウント期間tcntとを含む。
カウント期間tcnt内で波形Vsig_aは基準電圧Vrefを4回超えるのでカウント回路4によるカウントは4になる。
波形Vsig_cは、Iin1よりも小さな入力電流Iin3の電流が流れている場合の波形であり、図2に一点鎖線で示している。カウント期間tcnt内で基準電圧vrefを3回超えるのでカウントは3になる。
ここで、入力電流がIin1よりは小さく、Iin3よりも大きい電流Iin2(Iin1>Iin2>Iin3)の場合の波形vsig_bを破線で表示する。波形vsig_bはカウント期間tcnt内で基準電圧vrefを4回超えるのでIin1の場合と同様カウントは4になる。
このように入力電流Iinが減少しているのにカウント値が減少しない場合が発生する。これがアナログデジタル変換器の量子化誤差である。
本実施形態に係るアナログデジタル変換器1では、量子化誤差を少なくして分解能を向上させるため、プリチャージ期間tpre(第1プリチャージ期間、第2プリチャージ期間)にスイッチSW2に印加されるプリチャージ信号のパルス幅をランダムに変更するランダムパルス幅変調回路6を備えている。
図3はアナログデジタル変換器1に設けられた充電回路2の出力信号Vsigを説明するための波形図である。この図3はカウント期間tcntにおけるランダムパルス幅変調信号S1のデューティを100%に設定した時のタイミング図に相当する。
プリチャージ信号のパルス幅を変更した場合のタイミングが図3に示されている。簡単のため3つのタイミングで説明する。
図3は、カウント数が4である図2に記載の波形Vsig_bに対応するプリチャージ信号の波形charge_sw2_bのパルス幅を変更した場合の波形charge_sw2_bb・charge_sw2_bfを示している。図3に示す波形Vsig_bのプリチャージ信号の波形charge_sw2_bに対してパルス幅を短くしてタイミングを早くした信号をプリチャージ信号charge_sw2_bb、パルス幅を長くしてタイミングを遅くした信号をプリチャージ信号charge_sw2_bfとしている。プリチャージ信号charge_sw2_bbに対する出力信号Vsigの波形Vsig_bbを実線で示している。プリチャージ信号charge_sw2_bに対する出力信号Vsigの波形Vsig_bを破線で示している。プリチャージ信号charge_sw2_bfに対する出力信号Vsigの波形Vsig_bfを一点鎖線で示している。
波形Vsig_bのカウント4に対して、波形Vsig_bbはカウント4のままである。対して波形Vsig_bfはカウント3になる。このことから波形Vsig_bのカウント値は、3に近い4である事がわかる。
1クロック=1カウントになるので、プリチャージ信号charge_sw2_b・charge_sw2_bb・charge_sw2_bfのパルス幅をクロック信号CLKの1クロック以下で制御することで、1カウント以下の位相シフトを発生させることができる。
このように、プリチャージ期間tpreにスイッチSW2に印加するプリチャージ信号のパルス幅を変更してタイミングを変え(出力信号Vsigの位相を変え)、カウント期間tcnt(第1カウント期間、第2カウント期間)において測定する動作を繰り返す。例えばプリチャージ信号のタイミングを変えて10回の変換期間tconv(第1変換期間、第2変換期間)において測定を行い、10回ともカウント3であればカウント値は3であるが、10回中8回が3で2回が4であれば、カウント値は3.2であり、10回中5回が3で5回が4であれば、カウント値は3.5とすることができる。このことにより量子化誤差を1/10にして分解能を10倍にすることが可能である。
プリチャージ信号のタイミングの変更はランダムにすることが望ましい。ランダムに変更することにより、変換期間tconvの測定回数とプリチャージ信号のタイミングの変更状況とにより測定結果が一定方向にシフトする傾向が発生しないようにすることができる。このように、プリチャージ信号のサンプリングのタイミングをランダムに変更させる事により、量子化誤差の低減を図ることができる。
アナログデジタル変換器1は選択器17を備える。選択器17は、論理積回路(AND回路)により構成され、電荷信号charge=1、且つ、ランダムパルス幅変調信号S1=1でスイッチSW2を接続するための信号charge_sw2を出力する。
図4はアナログデジタル変換器1に設けられたランダムパルス幅変調回路6の回路図である。図5はランダムパルス幅変調回路6に設けられたクロック信号及びランダムパルス幅変調信号発生回路8の回路図である。図6はクロック信号及びランダムパルス幅変調信号発生回路8の動作タイミングを示す波形図である。図7はランダムパルス幅変調信号S1のシミュレーション結果を示すグラフである。
ランダムパルス幅変調回路6は、ランダム信号を発生するランダム発生回路14と、ランダム発生回路14により発生したランダム信号に基づいて複数の基準電圧設定信号のうちの一つを選択する選択回路10と、選択回路10により選択された基準電圧設定信号に基づいてパルス幅基準電圧VREF_PWMを発生するPWM(パルス幅変調)用の基準電圧発生回路9と、基準電圧発生回路9により発生したパルス幅基準電圧VREF_PWMに基づいてクロック信号CLK及びランダムパルス幅変調信号S1を発生するクロック信号及びランダムパルス幅変調信号発生回路8とにより構成される。ランダム発生回路14、選択回路10、およびPWM用の基準電圧発生回路9(DAコンバータ)は一般的な回路であるので、ここでは詳細な説明を省略する。
上記のように構成されたランダムパルス幅変調回路6は以下のように動作する。
まず、図6に示すように、時刻t1でプリチャージ信号Pre-Chargeが選択回路10に入力されることにより、基準電圧設定信号のうちの一つが選択回路10によりランダムに選択される。そして、基準電圧発生回路9は、選択回路10により選択された基準電圧設定信号に基づいてパルス幅基準電圧VREF_PWMを発生してクロック信号及びランダムパルス幅変調信号発生回路8に供給する。
図5及び図6に示す例では0.2Vのパルス幅基準電圧VREF_PWMがクロック信号及びランダムパルス幅変調信号発生回路8に供給されている。
そして、信号ENが時刻t1でハイになった後に電荷信号Carge1と電荷信号Charge2とが繰り返し出力される。電荷信号Charge1が比較器CMP1の基準電圧VREF(ここでは0.4V)になった時刻t2と、電荷信号Charge2が上記で選択されたパルス幅基準電圧VREF_PWM(ここでは0.2V)になった時刻t3との間がランダムパルス幅変調信号S1のハイ期間(パルス幅W1)になる。
クロック信号及びランダムパルス幅変調信号発生回路8はデューティ50%のクロック信号CLKを出力する。クロック信号CLKを出力するクロック部の基準電圧VREFが0.4Vである場合、ランダムパルス幅変調信号S1のデューティは、Duty_100=0の時、Duty=VREF_PWM/VREF×50%となる。Duty_100=1の時、Duty=100%となる(パルス幅基準電圧VREF_PWMに依存しない)。
ランダムパルス幅変調信号S1の周期はクロック信号CLKの周期と同じである。パルス幅基準電圧VREF_PWMによりランダムパルス幅変調信号S1のパルス幅(Duty)が調整される。
クロック信号及びランダムパルス幅変調信号発生回路8により発生したランダムパルス幅変調信号S1がプリチャージ期間tpre1にスイッチSW2に印加されるプリチャージ信号となり、プリチャージ期間tpre1に続くカウント期間tcnt1において容量C1の充放電回数のカウント動作が開始される。
図6に示す例では、変換期間tconv1のカウント期間tcnt1で複数回測定を行った後に、時刻t4でプリチャージ信号Pre-Chargeを再度選択回路10に入力してパルス幅基準電圧VREF_PWMを(例えば0.2Vから0.10Vに)変更し、ランダムパルス幅変調信号S1のパルス幅をパルス幅W1からパルス幅W2に短縮するように変更している。
図6の例では、2回の変換期間tconv1と変換期間tconv2とを連続して行い、変換期間tconv1での測定結果と変換期間tconv2での測定結果との測定結果を加算する事で測定感度を向上させている。
但し、変換期間tconv1と変換期間tconv2とが同じ測定条件であると量子化誤差が発生する。このため、プリチャージ期間tpre1とプリチャージ期間tpre2のパルス幅基準電圧VREF_PWMをランダムに変化させることでランダムパルス幅変調信号S1のパルス幅をランダムに変化させ、量子化誤差を低減する。
変換期間tconv1と変換期間tconv2とでは、ランダムパルス幅変調信号S1のパルス幅のみが変化し、カウント期間tcnt1とカウント期間tcnt2とでは同じ条件で動作する必要がある。
図6は、パルス幅基準電圧VREF_PWMとランダムパルス幅変調信号S1のデューティとが、
プリチャージ期間tpre1:パルス幅基準電圧VREF_PWM=0.15V → ランダムパルス幅変調信号S1のデューティ=18.75%、
カウント期間 tcnt1:パルス幅基準電圧VREF_PWM=0.40V → ランダムパルス幅変調信号S1のデューティ=50%、
プリチャージ期間tpre2:パルス幅基準電圧VREF_PWM=0.10V → ランダムパルス幅変調信号S1のデューティ=12.5%、
カウント期間 tcnt2:パルス幅基準電圧VREF_PWM=0.04V → ランダムパルス幅変調信号S1のデューティ=50%、
のように変化した場合の説明図になる。
プリチャージ期間tpre1:パルス幅基準電圧VREF_PWM=0.15V → ランダムパルス幅変調信号S1のデューティ=18.75%、
カウント期間 tcnt1:パルス幅基準電圧VREF_PWM=0.40V → ランダムパルス幅変調信号S1のデューティ=50%、
プリチャージ期間tpre2:パルス幅基準電圧VREF_PWM=0.10V → ランダムパルス幅変調信号S1のデューティ=12.5%、
カウント期間 tcnt2:パルス幅基準電圧VREF_PWM=0.04V → ランダムパルス幅変調信号S1のデューティ=50%、
のように変化した場合の説明図になる。
図5及び図6は、ランダムパルス幅変調信号S1のパルス幅をクロックと同じ周期で50%以下のパルス幅とした信号を出力するための回路例である。
このようにランダムパルス幅変調信号S1のパルス幅を変更し複数回測定してカウント値の平均処理を行う事により、アナログデジタル変換器1の精度を向上させることができる。平均処理の代わりに、二乗平均処理、加算処理を行ってもよい。
〔実施形態2〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
図8は実施形態2に係るアナログデジタル変換器1Aの回路図である。図9はアナログデジタル変換器1Aに設けられた充電回路2の出力信号Vsigを説明するための波形図である。前述した構成要素と同様の構成要素には同様の参照符号を付し、これらの構成要素の詳細な説明は繰り返さない。
実施の形態1ではプリチャージ期間tpreにスイッチSW2に印加されるランダムパルス幅変調信号S1のパルス幅を変更する事により量子化誤差の低減を図っていたが、実際に量子化誤差の低減に寄与しているのは、出力信号Vsigの周期は同じだが位相がランダムに変化する点にある。
この点に注目した場合、図8及び図9に示すように、基準電圧Vrefの電圧を変化させることにより、同様の効果を発生する事が可能である。
アナログデジタル変換器1Aは比較回路5Aを備える。比較回路5Aは、可変電源を含む電圧源15Aと、電圧源15Aから比較器19に供給される基準電圧の値を変更する基準電圧値変更回路7とを含む。
波形Vsig_vref1は、基準電圧Vrefの値を電圧値Vref1(第1電圧値)にした時の波形であり、波形Vsig_vref2は、基準電圧Vrefの値を電圧値Vref2(第2電圧値)にした時の波形であり、波形Vsig_vref3は、基準電圧Vrefの値を電圧値Vref3にした時の波形である(Vref3<Vref2<Vref1)。
プリチャージ信号はランダムパルス幅変調信号S1であり、波形Vsig_vref1、波形Vsig_vref2、及び波形Vsig_vref3に共通であるので、放電回路3による電圧の降下は3波形とも同じである。電圧の上昇は共通の電流Iinによるので、立ち上がりの角度も3波形で同じである。
波形Vsig_vref3(実線)が電圧値Vref3を超えた後に立ち下がる。波形Vsig_vref2(破線)が電圧値Vref2を超えた後に立ち下がる。波形Vsig_vref1(一点鎖線)が電圧値Vref1を超えた後に立ち下がる。
電圧の立下りは、電荷信号chargeに基づく信号charge_sw2がスイッチSW2に印加されるカウント期間tcntで行われ、時間は3波形で共通であるので、降下電圧は同じであり、放電された電荷も3波形で同じであるので、再度充電される時間も同じである。
このように、基準電圧Vrefを一旦超えた後は充放電期間が同じであるので、波形Vsig_vref1、波形Vsig_vref2、及び波形Vsig_vref3は、周期が同じ波形になる。
このように、アナログデジタル変換器1Aは、充電回路2の出力信号V-sigと基準電圧Vrefとを比較する比較回路5Aをさらに含む。比較回路5Aの基準電圧値変更回路7(位相変更回路)は、カウント期間tcnt(第1カウント期間)における基準電圧Vrefの電圧値Vref1(第1電圧値)を、他のカウント期間tcnt(第2カウント期間)において電圧値Vref2(第2電圧値)に変更する。
〔まとめ〕
本発明の態様1に係るアナログデジタル変換器1・1Aは、入力電流Iinに応じた電荷が充電される容量C1を有する充電回路2と、前記容量C1に充電された電荷を放電するための放電回路3と、前記容量C1の充放電回数を第1変換期間及び第2変換期間(変換期間tconv)においてカウントすることにより前記入力電流Iinの電流値をデジタル値に変換するカウント回路4とを備える積分型のアナログデジタル変換器1・1Aであって、前記第1変換期間(変換期間tconv)が、第1プリチャージ期間(プリチャージ期間tpre)と第1カウント期間(カウント期間tcnt)とを含み、前記第2変換期間(変換期間tconv)が、第2プリチャージ期間(プリチャージ期間tpre)と第2カウント期間(カウント期間tcnt)とを含み、前記充電回路2の出力信号Vsigの前記第1カウント期間(カウント期間tcnt)における第1位相を、前記第2カウント期間(カウント期間tcnt)において第2位相に変更する位相変更回路(ランダムパルス幅変調回路6、基準電圧値変更回路7)をさらに備える。
本発明の態様1に係るアナログデジタル変換器1・1Aは、入力電流Iinに応じた電荷が充電される容量C1を有する充電回路2と、前記容量C1に充電された電荷を放電するための放電回路3と、前記容量C1の充放電回数を第1変換期間及び第2変換期間(変換期間tconv)においてカウントすることにより前記入力電流Iinの電流値をデジタル値に変換するカウント回路4とを備える積分型のアナログデジタル変換器1・1Aであって、前記第1変換期間(変換期間tconv)が、第1プリチャージ期間(プリチャージ期間tpre)と第1カウント期間(カウント期間tcnt)とを含み、前記第2変換期間(変換期間tconv)が、第2プリチャージ期間(プリチャージ期間tpre)と第2カウント期間(カウント期間tcnt)とを含み、前記充電回路2の出力信号Vsigの前記第1カウント期間(カウント期間tcnt)における第1位相を、前記第2カウント期間(カウント期間tcnt)において第2位相に変更する位相変更回路(ランダムパルス幅変調回路6、基準電圧値変更回路7)をさらに備える。
上記の構成によれば、充電回路の出力信号の第1カウント期間における第1位相が、第2カウント期間において第2位相に変更される。このため、充電回路の出力信号の位相がカウント期間に応じて変化する。従って、アナログデジタル変換器の量子化誤差を抑えつつ感度向上を図ることができる。
本発明の態様2に係るアナログデジタル変換器1・1Aは、上記態様1において、前記位相変更回路(ランダムパルス幅変調回路6、基準電圧値変更回路7)は、前記第1位相を前記第2位相にランダムに変更することが好ましい。
上記の構成によれば、ランダムに変更することにより、変換期間の測定回数とプリチャージ信号のタイミングの変更状況とにより測定結果が一定方向にシフトする傾向が発生しないようにすることができる。
本発明の態様3に係るアナログデジタル変換器1・1Aは、上記態様2において、前記カウント回路4は、前記第1変換期間(変換期間tconv)におけるカウント値と前記第2変換期間(変換期間tconv)におけるカウント値とを算術処理することにより前記入力電流Iinの電流値をデジタル値に変換することが好ましい。
上記の構成によれば、複数回のカウント値を算術処理することによりアナログデジタル変換の精度を向上させることができる。
本発明の態様4に係るアナログデジタル変換器1Aは、上記態様1から3の何れか一態様において、前記充電回路2の出力信号Vsigと基準電圧Vrefとを比較する比較回路5をさらに含み、前記位相変更回路が、前記基準電圧Vrefの前記第1カウント期間(tcnt)における第1電圧値(電圧値Vref1)を、前記第2カウント期間(tcnt)において第2電圧値Vref2に変更する基準電圧値変更回路7を含むことが好ましい。
上記の構成によれば、充電回路の出力信号と比較する基準電圧の電圧値を変更することにより、充電回路の出力信号の位相を変更することができる。
本発明の態様5に係るアナログデジタル変換器1は、入力電流Iinに応じた電荷が充電される容量C1を有する充電回路2と、前記容量C1に充電された電荷を放電するための放電回路3と、前記容量C1の充放電回数を第1変換期間(変換期間tconv)及び第2変換期間(変換期間tconv)においてカウントすることにより前記入力電流Iinの電流値をデジタル値に変換するカウント回路4とを備える積分型のアナログデジタル変換器1であって、前記第1変換期間(変換期間tconv)が、第1プリチャージ期間(プリチャージ期間tpre)と第1カウント期間(カウント期間tcnt)とを含み、前記第2変換期間(変換期間tconv)が、第2プリチャージ期間(プリチャージ期間tpre)と第2カウント期間(カウント期間tcnt)とを含み、前記放電回路3が、前記容量C1に充電された電荷を放電するために設けられたスイッチSW2を有し、前記第1及び前記第2プリチャージ期間(プリチャージ期間tpre)における前記スイッチSW2の開閉時間を変更するためのランダムパルス幅変調信号S1を生成するために設けられたランダムパルス幅変調回路6をさらに備える。
上記の構成によれば、第1及び第2プリチャージ期間におけるスイッチの開閉時間が変更される。このため、充電回路の出力信号の第1カウント期間における第1位相が、第2カウント期間において第2位相に変更される。このため、充電回路の出力信号の位相がカウント期間に応じて変化する。従って、アナログデジタル変換器の量子化誤差を抑えつつ感度向上を図ることができる。
本発明の態様6に係るアナログデジタル変換器1は、上記態様5において、前記ランダムパルス幅変調信号S1は、前記スイッチSW2の開閉時間をランダムに変更することが好ましい。
上記の構成によれば、ランダムに変更することにより、変換期間の測定回数とプリチャージ信号のタイミングの変更状況とにより測定結果が一定方向にシフトする傾向が発生しないようにすることができる。
本発明の態様7に係るアナログデジタル変換器1は、上記態様6において、前記カウント回路4は、前記第1変換期間(変換期間tconv)におけるカウント値と前記第2変換期間(変換期間tconv)におけるカウント値とを算術処理することにより前記入力電流Iinの電流値をデジタル値に変換することが好ましい。
上記の構成によれば、複数回のカウント値を算術処理することによりアナログデジタル変換の精度を向上させることができる。
本発明の態様8に係るアナログデジタル変換器1は、上記態様5において、前記ランダムパルス幅変調回路6が、基準電圧設定信号のうちの一つをランダム信号に基づいて選択する選択回路10と、前記選択回路10により選択された基準電圧設定信号に基づいて基準電圧を発生する基準電圧発生回路9と、前記基準電圧発生回路9により発生した基準電圧に基づいて前記ランダムパルス幅変調信号S1を発生するランダムパルス幅変調信号発生回路(クロック信号及びランダムパルス幅変調信号発生回路8)とを含むことが好ましい。
上記の構成によれば、ランダム信号に基づいて、スイッチの開閉時間をランダムに変更するランダムパルス幅変調信号を生成することができる。
本発明の態様9に係るアナログデジタル変換器1は、上記態様8において、前記ランダムパルス幅変調信号発生回路(クロック信号及びランダムパルス幅変調信号発生回路8)は、前記基準電圧の電圧値に応じたパルス幅を有するランダムパルス幅変調信号を発生することが好ましい。
上記の構成によれば、基準電圧の電圧値に応じたパルス幅を有するランダムパルス幅変調信号により、第1及び第2プリチャージ期間における放電回路のスイッチの開閉時間を変更することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
1 アナログデジタル変換器
2 充電回路
3 放電回路
4 カウント回路
5 比較回路
6 ランダムパルス幅変調回路(位相変更回路)
7 基準電圧値変更回路(位相変更回路)
8 クロック信号及びランダムパルス幅変調信号発生回路(ランダムパルス幅変調信号発生回路)
9 基準電圧発生回路
10 選択回路
S1 ランダムパルス幅変調信号
C1 容量
SW2 スイッチ
Iin 入力電流
Vsig 出力信号
tconv 変換期間(第1変換期間、第2変換期間)
tpre プリチャージ期間(第1プリチャージ期間、第2プリチャージ期間)
tcnt カウント期間(第1カウント期間、第2カウント期間)
Vref 基準電圧
VREF_PWM パルス幅基準電圧
W1 パルス幅
W2 パルス幅
Vref1 電圧値(第1電圧値、第2電圧値)
Vref2 電圧値(第1電圧値、第2電圧値)
Vref3 電圧値(第1電圧値、第2電圧値)
2 充電回路
3 放電回路
4 カウント回路
5 比較回路
6 ランダムパルス幅変調回路(位相変更回路)
7 基準電圧値変更回路(位相変更回路)
8 クロック信号及びランダムパルス幅変調信号発生回路(ランダムパルス幅変調信号発生回路)
9 基準電圧発生回路
10 選択回路
S1 ランダムパルス幅変調信号
C1 容量
SW2 スイッチ
Iin 入力電流
Vsig 出力信号
tconv 変換期間(第1変換期間、第2変換期間)
tpre プリチャージ期間(第1プリチャージ期間、第2プリチャージ期間)
tcnt カウント期間(第1カウント期間、第2カウント期間)
Vref 基準電圧
VREF_PWM パルス幅基準電圧
W1 パルス幅
W2 パルス幅
Vref1 電圧値(第1電圧値、第2電圧値)
Vref2 電圧値(第1電圧値、第2電圧値)
Vref3 電圧値(第1電圧値、第2電圧値)
Claims (9)
- 入力電流に応じた電荷が充電される容量を有する充電回路と、
前記容量に充電された電荷を放電するための放電回路と、
前記容量の充放電回数を第1変換期間及び第2変換期間においてカウントすることにより前記入力電流の電流値をデジタル値に変換するカウント回路とを備える積分型のアナログデジタル変換器であって、
前記第1変換期間が、第1プリチャージ期間と第1カウント期間とを含み、
前記第2変換期間が、第2プリチャージ期間と第2カウント期間とを含み、
前記充電回路の出力信号の前記第1カウント期間における第1位相を、前記第2カウント期間において第2位相に変更する位相変更回路をさらに備えることを特徴とするアナログデジタル変換器。 - 前記位相変更回路は、前記第1位相を前記第2位相にランダムに変更する請求項1に記載のアナログデジタル変換器。
- 前記カウント回路は、前記第1変換期間におけるカウント値と前記第2変換期間におけるカウント値とを算術処理することにより前記入力電流の電流値をデジタル値に変換する請求項2に記載のアナログデジタル変換器。
- 前記充電回路の出力信号と基準電圧とを比較する比較回路をさらに含み、
前記位相変更回路が、前記基準電圧の前記第1カウント期間における第1電圧値を、前記第2カウント期間において第2電圧値に変更する基準電圧値変更回路を含む請求項1から3の何れか一項に記載のアナログデジタル変換器。 - 入力電流に応じた電荷が充電される容量を有する充電回路と、
前記容量に充電された電荷を放電するための放電回路と、
前記容量の充放電回数を第1変換期間及び第2変換期間においてカウントすることにより前記入力電流の電流値をデジタル値に変換するカウント回路とを備える積分型のアナログデジタル変換器であって、
前記第1変換期間が、第1プリチャージ期間と第1カウント期間とを含み、
前記第2変換期間が、第2プリチャージ期間と第2カウント期間とを含み、
前記放電回路が、前記容量に充電された電荷を放電するために設けられたスイッチを有し、
前記第1及び前記第2プリチャージ期間における前記スイッチの開閉時間を変更するためのランダムパルス幅変調信号を生成するために設けられたランダムパルス幅変調回路をさらに備えることを特徴とするアナログデジタル変換器。 - 前記ランダムパルス幅変調信号は、前記スイッチの開閉時間をランダムに変更する請求項5に記載のアナログデジタル変換器。
- 前記カウント回路は、前記第1変換期間におけるカウント値と前記第2変換期間におけるカウント値とを算術処理することにより前記入力電流の電流値をデジタル値に変換する請求項6に記載のアナログデジタル変換器。
- 前記ランダムパルス幅変調回路が、基準電圧設定信号のうちの一つをランダム信号に基づいて選択する選択回路と、
前記選択回路により選択された基準電圧設定信号に基づいて基準電圧を発生する基準電圧発生回路と、
前記基準電圧発生回路により発生した基準電圧に基づいて前記ランダムパルス幅変調信号を発生するランダムパルス幅変調信号発生回路とを含む請求項5に記載のアナログデジタル変換器。 - 前記ランダムパルス幅変調信号発生回路は、前記基準電圧の電圧値に応じたパルス幅を有するランダムパルス幅変調信号を発生する請求項8に記載のアナログデジタル変換器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021188893A JP2023075782A (ja) | 2021-11-19 | 2021-11-19 | アナログデジタル変換器 |
US17/988,749 US12113541B2 (en) | 2021-11-19 | 2022-11-16 | Analog-to-digital converter |
CN202211449346.0A CN116155287A (zh) | 2021-11-19 | 2022-11-18 | 模拟数字转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021188893A JP2023075782A (ja) | 2021-11-19 | 2021-11-19 | アナログデジタル変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023075782A true JP2023075782A (ja) | 2023-05-31 |
Family
ID=86351460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021188893A Pending JP2023075782A (ja) | 2021-11-19 | 2021-11-19 | アナログデジタル変換器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US12113541B2 (ja) |
JP (1) | JP2023075782A (ja) |
CN (1) | CN116155287A (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5148171A (en) * | 1991-07-25 | 1992-09-15 | Hewlett-Packard Company | Multislope continuously integrating analog to digital converter |
JP3096327B2 (ja) | 1991-09-17 | 2000-10-10 | 沖電気工業株式会社 | 量子化誤差低減方法 |
JP5270641B2 (ja) | 2010-11-10 | 2013-08-21 | シャープ株式会社 | 照度センサ、およびこの照度センサを備えた表示装置 |
JP6293516B2 (ja) * | 2014-02-28 | 2018-03-14 | ローム株式会社 | 2重積分型a/d変換器 |
-
2021
- 2021-11-19 JP JP2021188893A patent/JP2023075782A/ja active Pending
-
2022
- 2022-11-16 US US17/988,749 patent/US12113541B2/en active Active
- 2022-11-18 CN CN202211449346.0A patent/CN116155287A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US12113541B2 (en) | 2024-10-08 |
CN116155287A (zh) | 2023-05-23 |
US20230163771A1 (en) | 2023-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4929060B2 (ja) | アナログ/ディジタル変換器、照度センサ、照明装置、電子機器 | |
US7683814B2 (en) | Constant current source, ramp voltage generation circuit, and A/D converter | |
US9893736B2 (en) | Analog to digital conversion device, illuminance sensor device, and electronic apparatus comprising the illuminance sensor device | |
US9166614B2 (en) | Ramp-signal generator circuit, and image sensor and imaging system including the same | |
JP5823624B2 (ja) | アナログ−デジタル変換回路、センサ装置、携帯電話およびデジタルカメラ | |
US20130181111A1 (en) | Light measuring circuit and method | |
US8604774B2 (en) | Current sensing circuit with feedback control and dual capacitor set range setting | |
JP2006303923A (ja) | 回路装置およびこれを備えた電子機器 | |
WO2014188756A1 (ja) | 光センサおよび表示装置 | |
US11330216B2 (en) | Sensor arrangement and method for dark count cancellation | |
JP2023075782A (ja) | アナログデジタル変換器 | |
CN112514261B (zh) | 光-数字转换器装置和用于光-数字转换的方法 | |
JP2013140098A (ja) | 照度センサおよび表示装置 | |
US10404269B2 (en) | Analog-to-digital converter and signal processing apparatus | |
JP2012124774A (ja) | Ad変換装置およびda変換装置 | |
JP5589769B2 (ja) | スイッチング電源の制御回路及び電子機器 | |
JP5528942B2 (ja) | アナログ−デジタル変換回路、照度センサ、近接センサ、測距センサ、携帯電話、およびデジタルカメラ | |
JP2023050647A (ja) | スイッチング電源回路及び電圧検出回路 | |
US8253615B2 (en) | Current sensing circuit | |
KR20110014739A (ko) | 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서 | |
KR20090002467A (ko) | Adc의 신호 변환 방법과 이를 이용한 조도 측정 방법 및조도 센서 | |
TWI439702B (zh) | 電流感測電路 | |
JP2021110658A (ja) | 光学センサ | |
KR20090108621A (ko) | Ad 변환기 | |
JP2007235557A (ja) | 電流電圧変換回路、光電変換装置、光信号測定装置および電流電圧変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20240919 |