JP2023075782A - アナログデジタル変換器 - Google Patents

アナログデジタル変換器 Download PDF

Info

Publication number
JP2023075782A
JP2023075782A JP2021188893A JP2021188893A JP2023075782A JP 2023075782 A JP2023075782 A JP 2023075782A JP 2021188893 A JP2021188893 A JP 2021188893A JP 2021188893 A JP2021188893 A JP 2021188893A JP 2023075782 A JP2023075782 A JP 2023075782A
Authority
JP
Japan
Prior art keywords
circuit
period
count
pulse width
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021188893A
Other languages
English (en)
Inventor
弘治 濱口
Hiroharu Hamaguchi
高広 井上
Takahiro Inoue
隆行 清水
Takayuki Shimizu
勇 河辺
Isamu Kawabe
徹朗 池田
Tetsuro Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Semiconductor Innovation Corp
Original Assignee
Sharp Semiconductor Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Semiconductor Innovation Corp filed Critical Sharp Semiconductor Innovation Corp
Priority to JP2021188893A priority Critical patent/JP2023075782A/ja
Priority to US17/988,749 priority patent/US12113541B2/en
Priority to CN202211449346.0A priority patent/CN116155287A/zh
Publication of JP2023075782A publication Critical patent/JP2023075782A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】量子化誤差を抑えつつ感度向上を図る。【解決手段】ＡＤ変換器（１）は、入力電流（Ｉｉｎ）に応じた電荷が充電される容量（Ｃ１）を有する充電回路（２）と、容量（Ｃ１）に充電された電荷を放電するための放電回路（３）と、容量（Ｃ１）の充放電回数をカウントするカウント回路（４）と、放電回路（３）のスイッチ（ＳＷ２）の開閉時間を変更するランダムＰＷＭ信号（Ｓ１）を生成するランダムＰＷＭ回路（６）とを備える。【選択図】図１

Description

本発明は、積分型のアナログデジタル変換回路に関する。
携帯電話やデジタルカメラ等の液晶パネルで、外乱光の照度に応じて液晶のバックライトの発光量を制御するため、照度センサを設けている。携帯電話等に搭載の液晶パネルでは、低消費電力のために、顔が近づいた時はオフさせるための近接センサが使用される。これらの携帯機器では、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けるので、センサに入射する光は小さくなる。よって、より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサが必要なため、従来、特許文献１に記載のような、高精度に電流を測定でき、回路規模が小さいアナログデジタル変換器が要望されている。
図１０は従来のアナログデジタル変換器９１の回路図である。
アナログ－デジタル変換器９１は、大略的には、充電回路９２、比較回路９５、カウント回路９４、及び放電回路９３を備えている。充電回路９２は、容量Ｃ１及び差動増幅器ＡＭＰ１を有している。比較回路９５は、コンパレータＣＭＰ１、スイッチＳＷ１、電圧源８５を有している。電圧源８５は、基準電圧Ｖｒｅｆを出力する。カウント回路９４は、Ｄフリップフロップ８１及びカウンタ８２を有している。放電回路９３は、電流源８３及びスイッチＳＷ２を有している。
図１１はアナログデジタル変換器９１の動作タイミングを示す波形図である。動作開始時は、スイッチＳＷ１にローレベルの信号が入力されてスイッチＳＷ１が閉じている。このため、積分回路である充電回路９２の出力信号Ｖｓｉｇは、基準電圧ｖｒｅｆに等しくなっている。変換期間ｔｃｏｎｖの間、スイッチＳＷ１にハイレベルの信号が入力されてスイッチＳＷ１がオフとなることで、入力電流Ｉｉｎにより容量Ｃ１に電荷が充電され、アナログ－デジタル変換される。アナログ－デジタル変換器９１の詳細な動作を以下に示す。
まず、クロック信号ｃｌｋの立ち上がりに同期して放電回路９３のスイッチＳＷ２へのプリチャージ信号をハイにして（プリチャージ）スイッチＳＷ２をオンさせ、容量Ｃ１の一定の電荷を放電させて出力信号Ｖｓｉｇが減少するプリチャージ動作が実行される。
そして、クロック信号ｃｌｋの次の立ち上がりに同期してプリチャージ信号がローになりスイッチＳＷ２がオフになる。その後、積分回路である充電回路９２（積分器）は入力電流Ｉｉｎにより充電され、充電回路９２の出力信号Ｖｓｉｇが増大して基準電圧ｖｒｅｆを超えると、比較回路９５から出力される比較信号ｃｏｍｐがハイ電圧になる。比較信号ｃｏｍｐは、Ｄフリップフロップ８１によりサンプリングされ、Ｄフリップフロップ８１からスイッチＳＷ２及びカウンタ１２へ出力される電荷信号ｃｈａｒｇｅがハイ電圧になる。
スイッチＳＷ２へ出力される電荷信号ｃｈａｒｇｅがハイの期間、スイッチＳＷ２がオンされ、充電回路９２のコンデンサＣ１に蓄えられた電荷が放電される。これにより、充電回路２５の出力信号ｖｓｉｇは低下していく。
スイッチＳＷ２へ出力される電荷信号ｃｈａｒｇｅがローになると、スイッチＳＷ２がオフし、入力電流Ｉｉｎにより充電され、出力信号Ｖｓｉｇが上昇する。出力信号Ｖｓｉｇが基準電圧Ｖｒｅｆを超えると、比較信号ｃｏｍｐ、電荷信号ｃｈａｒｇｅがハイになり、スイッチＳＷ２をオンして出力信号Ｖｓｉｇを低下させる。
アナログデジタル変換器９１は、上記のような動作を繰り返し、スイッチＳＷ１がオフされている変換期間ｔｃｏｎｖに、カウンタ８２が、放電回路９３の放電回数ｃｏｕｎｔをカウントすることで、入力された電流Ｉｉｎに応じたデジタル値ＡＤＣＯＵＴを出力することが可能になる。
なお、入力電流Ｉｉｎにより充電される電荷量と放電回路９３に流れる電流Ｉにより放電される電荷量とが等しくなるようにアナログデジタル変換器９１は動作するので、充電電荷量＝放電電荷量は、次式（２）
Ｉｉｎ×ｔｃｏｎｖ＝Ｉ×ｔｃｌｋ×ｃｏｕｎｔ…（２）
で示される。
上式（２）により、次式（３）
ｃｏｕｎｔ＝（Ｉｉｎ×ｔｃｏｎｖ）／（Ｉ×ｔｃｌｋ）…（３）
が導かれる。
ここで、ｔｃｌｋはクロック信号ｃｌｋの周期、ｔｃｏｎｖは入力電流Ｉｉｎにより充電される変換期間、Ｉは基準電流値、ｃｏｕｎｔは放電回路９３の放電回数を示す。
最小分解能は、（Ｉ×ｔｃｌｋ）で決定されることになる。
変換期間ｔｃｏｎｖを、次式（４）
ｔｃｏｎｖ＝ｔｃｌｋ×２ｎ(ｎは分解能)…（４）
になるように設定すると、次式（５）
ｃｏｕｎｔ＝Ｉｉｎ／Ｉ×２ｎ…（５）
が導かれる。
例えば、分解能ｎ＝１６ビットの場合、カウンタ８２は、入力電流Ｉｉｎに応じた値を、０～６５５３５の範囲で出力することになる。これにより、積分型のアナログデジタル変換器９１は、広いダイナミックレンジと高い分解能のアナログデジタル変換が可能である。
また、連続的な信号をアナログデジタル変換器で量子化されたｎビットの量子化信号を用いて信号処理を行う場合の量子化誤差を低減するために、アナログデジタル変換器で量子化された量子化信号の階調幅の中に、加算手段を用いて任意のビット数ｍのノイズ信号を所定領域内にランダムに加算する量子化誤差の低減方法が知られている（特許文献２）。
特開2012-104656号公報 特開平05-75862号公報
近年スマートフォンは大画面化の傾向にあり、フルスクリーン化が進んでいる。またＯＬＥＤ（有機発光ダイオード、Organic Light Emitting Diode）ディスプレイの採用も進んでおり、ＯＬＥＤディスプレイは光を透過する性質があることから（透過率は約３～５％が一般的である）、ディスプレイ裏面に光センサを設置することでフルスクリーン化に寄与できる事になる。
ディスプレイ裏面に設置するような用途で使用される光センサは、外光がディスプレイ裏面を透過する事による微かな照度の変化を検知する必要あるため、従来以上の高感度が必要とされる。光センサの感度の向上のためには、光センサのフォトダイオード（ＰＤ）の面積増加や、光センサのＡＤコンバータ回路の感度向上が考えられるが、ＰＤの面積を増加させると光センサのチップサイズの増加につながり、コストが上昇する課題が発生する。ＡＤコンバータ回路の感度を向上させた場合、ノイズ成分の増加につながり、ディスプレイの透過率で信号成分が抑制される事と合わせてＳＮ比が悪化する課題が発生する。
これらの問題を解決するために、光センサの測定結果を順次加算する事で対応することができる。例えば２回測定した結果を足し合わせることで２倍の感度と同等にすることができる。
しかしながら、光センサの測定結果を単に加算した場合、量子化時に発生する誤差（量子化誤差）も増幅するという課題が発生する。
特許文献２の構成では、量子化誤差を低減するために加算手段を別途設ける必要があり構成が複雑になる。
本発明の一態様は、簡素な構成で量子化誤差を抑えつつ感度向上を図ることができる光センサを提供可能なアナログデジタル変換器を実現することを目的とする。
上記の課題を解決するために、本発明の一態様に係るアナログデジタル変換器は、入力電流に応じた電荷が充電される容量を有する充電回路と、前記容量に充電された電荷を放電するための放電回路と、前記容量の充放電回数を第１変換期間及び第２変換期間においてカウントすることにより前記入力電流の電流値をデジタル値に変換するカウント回路とを備える積分型のアナログデジタル変換器であって、前記第１変換期間が、第１プリチャージ期間と第１カウント期間とを含み、前記第２変換期間が、第２プリチャージ期間と第２カウント期間とを含み、前記充電回路の出力信号の前記第１カウント期間における第１位相を、前記第２カウント期間において第２位相に変更する位相変更回路をさらに備えることを特徴とする。
上記の課題を解決するために、本発明の一態様に係る他のアナログデジタル変換器は、入力電流に応じた電荷が充電される容量を有する充電回路と、前記容量に充電された電荷を放電するための放電回路と、前記容量の充放電回数を第１変換期間及び第２変換期間においてカウントすることにより前記入力電流の電流値をデジタル値に変換するカウント回路とを備える積分型のアナログデジタル変換器であって、前記第１変換期間が、第１プリチャージ期間と第１カウント期間とを含み、前記第２変換期間が、第２プリチャージ期間と第２カウント期間とを含み、前記放電回路が、前記容量に充電された電荷を放電するために設けられたスイッチを有し、前記第１及び前記第２プリチャージ期間における前記スイッチの開閉時間を変更するためのランダムパルス幅変調信号を生成するために設けられたランダムパルス幅変調回路をさらに備えることを特徴とする。
本発明の一態様によれば、簡素な構成で量子化誤差を抑えつつ感度向上を図ることができる光センサを提供可能なアナログデジタル変換器を実現することができる。
実施形態１に係るアナログデジタル変換器の回路図である。 比較例に係る充電回路の出力信号を説明するための波形図である。 上記アナログデジタル変換器に設けられた充電回路の出力信号を説明するための波形図である。 上記アナログデジタル変換器に設けられたランダムパルス幅変調回路の回路図である。 上記ランダムパルス幅変調回路に設けられたランダムパルス幅変調信号発生回路の回路図である。 上記ランダムパルス幅変調信号発生回路の動作タイミングを示す波形図である。 上記ランダムパルス幅変調信号のシミュレーション結果を示すグラフである。 実施形態２に係るアナログデジタル変換器の回路図である。 上記アナログデジタル変換器に設けられた充電回路の出力信号を説明するための波形図である。 従来のアナログデジタル変換器の回路図である。 上記アナログデジタル変換器の動作タイミングを示す波形図である。
〔実施形態１〕
以下、本発明の一実施形態について、詳細に説明する。図１は実施形態１に係るアナログデジタル変換器１の回路図である。
積分型のアナログデジタル変換器１は、入力電流Ｉｉｎに応じた電荷が充電される容量Ｃ１を有する充電回路２と、容量Ｃ１に充電された電荷を放電するための放電回路３と、容量Ｃ１の充放電回数を第１変換期間及び第２変換期間においてカウントすることにより入力電流Ｉｉｎの電流値をデジタル値に変換するカウント回路４とを備える。
第１変換期間は、第１プリチャージ期間と第１カウント期間とを含む。第２変換期間は、第２プリチャージ期間と第２カウント期間とを含む。
アナログデジタル変換器１は、充電回路２の出力信号Ｖｓｉｇの第１カウント期間における第１位相を、第２カウント期間において第２位相に変更するランダムパルス幅変調回路６（位相変更回路）をさらに備える。
ランダムパルス幅変調回路６は、出力信号Ｖｓｉｇの第１位相を第２位相にランダムに変更する。
カウント回路４は、第１変換期間におけるカウント値と第２変換期間におけるカウント値とを算術処理することにより入力電流Ｉｉｎの電流値をデジタル値に変換する。算術処理は、平均処理、二乗平均処理、加算処理を含む。
放電回路３は、容量Ｃ１に充電された電荷を放電するために設けられたスイッチＳＷ２を有する。ランダムパルス幅変調回路６は、第１プリチャージ期間及び第２プリチャージ期間におけるスイッチＳＷ２の開閉時間を変更するためのランダムパルス幅変調信号Ｓ１を生成するために設けられる。
ランダムパルス幅変調信号Ｓ１は、スイッチＳＷ２の開閉時間をランダムに変更する。
充電回路２は差動増幅器１８を含む。アナログデジタル変換器１は比較回路５を備える。比較回路５は、比較器１９と電圧源１５とスイッチ制御回路１６とを含む。
実施形態１に係るアナログデジタル変換器１は、従来例で説明したアナログデジタル変換器９１と同様に、プリチャージ期間においてスイッチＳＷ２へのプリチャージ信号の印加によりスイッチＳＷ２がオンとなり、容量Ｃ１の一定の電荷を放電させて出力信号Ｖｓｉｇが減少するプリチャージ動作が実行される。その後、カウント期間において測定対象の入力電流Ｉｉｎでの充電を行いつつ、放電回路３による放電回数をカウント回路４によりカウントする。
一般にアナログデジタル変換器は量子化誤差を含む。実施形態１に係るアナログデジタル変換器１の量子化誤差の発生について簡単に説明する。
図２は比較例に係る充電回路の出力信号Ｖｓｉｇを説明するための波形図である。
入力電流Ｉｉｎの値を変更した場合の出力信号Ｖｓｉｇの波形を図２に示している。
波形Ｖｓｉｇ＿ａは、入力電流Ｉｉｎ＝Ｉｉｎ１を流している場合の波形であり、図２に実線で示している。
変換期間ｔｃｏｎｖは、プリチャージ期間ｔｐｒｅとカウント期間ｔｃｎｔとを含む。
カウント期間ｔｃｎｔ内で波形Ｖｓｉｇ＿ａは基準電圧Ｖｒｅｆを４回超えるのでカウント回路４によるカウントは４になる。
波形Ｖｓｉｇ＿ｃは、Ｉｉｎ１よりも小さな入力電流Ｉｉｎ３の電流が流れている場合の波形であり、図２に一点鎖線で示している。カウント期間ｔｃｎｔ内で基準電圧ｖｒｅｆを３回超えるのでカウントは３になる。
ここで、入力電流がＩｉｎ１よりは小さく、Ｉｉｎ３よりも大きい電流Ｉｉｎ２（Ｉｉｎ１＞Ｉｉｎ２＞Ｉｉｎ３）の場合の波形ｖｓｉｇ＿ｂを破線で表示する。波形ｖｓｉｇ＿ｂはカウント期間ｔｃｎｔ内で基準電圧ｖｒｅｆを４回超えるのでＩｉｎ１の場合と同様カウントは４になる。
このように入力電流Ｉｉｎが減少しているのにカウント値が減少しない場合が発生する。これがアナログデジタル変換器の量子化誤差である。
本実施形態に係るアナログデジタル変換器１では、量子化誤差を少なくして分解能を向上させるため、プリチャージ期間ｔｐｒｅ（第１プリチャージ期間、第２プリチャージ期間）にスイッチＳＷ２に印加されるプリチャージ信号のパルス幅をランダムに変更するランダムパルス幅変調回路６を備えている。
図３はアナログデジタル変換器１に設けられた充電回路２の出力信号Ｖｓｉｇを説明するための波形図である。この図３はカウント期間ｔｃｎｔにおけるランダムパルス幅変調信号Ｓ１のデューティを１００％に設定した時のタイミング図に相当する。
プリチャージ信号のパルス幅を変更した場合のタイミングが図３に示されている。簡単のため３つのタイミングで説明する。
図３は、カウント数が４である図２に記載の波形Ｖｓｉｇ＿ｂに対応するプリチャージ信号の波形ｃｈａｒｇｅ＿ｓｗ２＿ｂのパルス幅を変更した場合の波形ｃｈａｒｇｅ＿ｓｗ２＿ｂｂ・ｃｈａｒｇｅ＿ｓｗ２＿ｂｆを示している。図３に示す波形Ｖｓｉｇ＿ｂのプリチャージ信号の波形ｃｈａｒｇｅ＿ｓｗ２＿ｂに対してパルス幅を短くしてタイミングを早くした信号をプリチャージ信号ｃｈａｒｇｅ＿ｓｗ２＿ｂｂ、パルス幅を長くしてタイミングを遅くした信号をプリチャージ信号ｃｈａｒｇｅ＿ｓｗ２＿ｂｆとしている。プリチャージ信号ｃｈａｒｇｅ＿ｓｗ２＿ｂｂに対する出力信号Ｖｓｉｇの波形Ｖｓｉｇ＿ｂｂを実線で示している。プリチャージ信号ｃｈａｒｇｅ＿ｓｗ２＿ｂに対する出力信号Ｖｓｉｇの波形Ｖｓｉｇ＿ｂを破線で示している。プリチャージ信号ｃｈａｒｇｅ＿ｓｗ２＿ｂｆに対する出力信号Ｖｓｉｇの波形Ｖｓｉｇ＿ｂｆを一点鎖線で示している。
波形Ｖｓｉｇ＿ｂのカウント４に対して、波形Ｖｓｉｇ＿ｂｂはカウント４のままである。対して波形Ｖｓｉｇ＿ｂｆはカウント３になる。このことから波形Ｖｓｉｇ＿ｂのカウント値は、３に近い４である事がわかる。
１クロック＝１カウントになるので、プリチャージ信号ｃｈａｒｇｅ＿ｓｗ２＿ｂ・ｃｈａｒｇｅ＿ｓｗ２＿ｂｂ・ｃｈａｒｇｅ＿ｓｗ２＿ｂｆのパルス幅をクロック信号ＣＬＫの１クロック以下で制御することで、１カウント以下の位相シフトを発生させることができる。
このように、プリチャージ期間ｔｐｒｅにスイッチＳＷ２に印加するプリチャージ信号のパルス幅を変更してタイミングを変え（出力信号Ｖｓｉｇの位相を変え）、カウント期間ｔｃｎｔ（第１カウント期間、第２カウント期間）において測定する動作を繰り返す。例えばプリチャージ信号のタイミングを変えて１０回の変換期間ｔｃｏｎｖ（第１変換期間、第２変換期間）において測定を行い、１０回ともカウント３であればカウント値は３であるが、１０回中８回が３で２回が４であれば、カウント値は３．２であり、１０回中５回が３で５回が４であれば、カウント値は３．５とすることができる。このことにより量子化誤差を１／１０にして分解能を１０倍にすることが可能である。
プリチャージ信号のタイミングの変更はランダムにすることが望ましい。ランダムに変更することにより、変換期間ｔｃｏｎｖの測定回数とプリチャージ信号のタイミングの変更状況とにより測定結果が一定方向にシフトする傾向が発生しないようにすることができる。このように、プリチャージ信号のサンプリングのタイミングをランダムに変更させる事により、量子化誤差の低減を図ることができる。
アナログデジタル変換器１は選択器１７を備える。選択器１７は、論理積回路（ＡＮＤ回路）により構成され、電荷信号ｃｈａｒｇｅ＝１、且つ、ランダムパルス幅変調信号Ｓ１＝１でスイッチＳＷ２を接続するための信号ｃｈａｒｇｅ＿ｓｗ２を出力する。
図４はアナログデジタル変換器１に設けられたランダムパルス幅変調回路６の回路図である。図５はランダムパルス幅変調回路６に設けられたクロック信号及びランダムパルス幅変調信号発生回路８の回路図である。図６はクロック信号及びランダムパルス幅変調信号発生回路８の動作タイミングを示す波形図である。図７はランダムパルス幅変調信号Ｓ１のシミュレーション結果を示すグラフである。
ランダムパルス幅変調回路６は、ランダム信号を発生するランダム発生回路１４と、ランダム発生回路１４により発生したランダム信号に基づいて複数の基準電圧設定信号のうちの一つを選択する選択回路１０と、選択回路１０により選択された基準電圧設定信号に基づいてパルス幅基準電圧ＶＲＥＦ＿ＰＷＭを発生するＰＷＭ（パルス幅変調）用の基準電圧発生回路９と、基準電圧発生回路９により発生したパルス幅基準電圧ＶＲＥＦ＿ＰＷＭに基づいてクロック信号ＣＬＫ及びランダムパルス幅変調信号Ｓ１を発生するクロック信号及びランダムパルス幅変調信号発生回路８とにより構成される。ランダム発生回路１４、選択回路１０、およびＰＷＭ用の基準電圧発生回路９（ＤＡコンバータ）は一般的な回路であるので、ここでは詳細な説明を省略する。
上記のように構成されたランダムパルス幅変調回路６は以下のように動作する。
まず、図６に示すように、時刻ｔ１でプリチャージ信号Ｐｒｅ－Ｃｈａｒｇｅが選択回路１０に入力されることにより、基準電圧設定信号のうちの一つが選択回路１０によりランダムに選択される。そして、基準電圧発生回路９は、選択回路１０により選択された基準電圧設定信号に基づいてパルス幅基準電圧ＶＲＥＦ＿ＰＷＭを発生してクロック信号及びランダムパルス幅変調信号発生回路８に供給する。
図５及び図６に示す例では０．２Ｖのパルス幅基準電圧ＶＲＥＦ＿ＰＷＭがクロック信号及びランダムパルス幅変調信号発生回路８に供給されている。
そして、信号ＥＮが時刻ｔ１でハイになった後に電荷信号Ｃａｒｇｅ１と電荷信号Ｃｈａｒｇｅ２とが繰り返し出力される。電荷信号Ｃｈａｒｇｅ１が比較器ＣＭＰ１の基準電圧ＶＲＥＦ（ここでは０．４Ｖ）になった時刻ｔ２と、電荷信号Ｃｈａｒｇｅ２が上記で選択されたパルス幅基準電圧ＶＲＥＦ＿ＰＷＭ（ここでは０．２Ｖ）になった時刻ｔ３との間がランダムパルス幅変調信号Ｓ１のハイ期間（パルス幅Ｗ１）になる。
クロック信号及びランダムパルス幅変調信号発生回路８はデューティ５０％のクロック信号ＣＬＫを出力する。クロック信号ＣＬＫを出力するクロック部の基準電圧ＶＲＥＦが０．４Ｖである場合、ランダムパルス幅変調信号Ｓ１のデューティは、Ｄｕｔｙ＿１００＝０の時、Ｄｕｔｙ＝ＶＲＥＦ＿ＰＷＭ／ＶＲＥＦ×５０％となる。Ｄｕｔｙ＿１００＝１の時、Ｄｕｔｙ＝１００％となる（パルス幅基準電圧ＶＲＥＦ＿ＰＷＭに依存しない）。
ランダムパルス幅変調信号Ｓ１の周期はクロック信号ＣＬＫの周期と同じである。パルス幅基準電圧ＶＲＥＦ＿ＰＷＭによりランダムパルス幅変調信号Ｓ１のパルス幅（Ｄｕｔｙ）が調整される。
クロック信号及びランダムパルス幅変調信号発生回路８により発生したランダムパルス幅変調信号Ｓ１がプリチャージ期間ｔｐｒｅ１にスイッチＳＷ２に印加されるプリチャージ信号となり、プリチャージ期間ｔｐｒｅ１に続くカウント期間ｔｃｎｔ１において容量Ｃ１の充放電回数のカウント動作が開始される。
図６に示す例では、変換期間ｔｃｏｎｖ１のカウント期間ｔｃｎｔ１で複数回測定を行った後に、時刻ｔ４でプリチャージ信号Ｐｒｅ－Ｃｈａｒｇｅを再度選択回路１０に入力してパルス幅基準電圧ＶＲＥＦ＿ＰＷＭを（例えば０．２Ｖから０．１０Ｖに）変更し、ランダムパルス幅変調信号Ｓ１のパルス幅をパルス幅Ｗ１からパルス幅Ｗ２に短縮するように変更している。
図６の例では、２回の変換期間ｔｃｏｎｖ１と変換期間ｔｃｏｎｖ２とを連続して行い、変換期間ｔｃｏｎｖ１での測定結果と変換期間ｔｃｏｎｖ２での測定結果との測定結果を加算する事で測定感度を向上させている。
但し、変換期間ｔｃｏｎｖ１と変換期間ｔｃｏｎｖ２とが同じ測定条件であると量子化誤差が発生する。このため、プリチャージ期間ｔｐｒｅ１とプリチャージ期間ｔｐｒｅ２のパルス幅基準電圧ＶＲＥＦ＿ＰＷＭをランダムに変化させることでランダムパルス幅変調信号Ｓ１のパルス幅をランダムに変化させ、量子化誤差を低減する。
変換期間ｔｃｏｎｖ１と変換期間ｔｃｏｎｖ２とでは、ランダムパルス幅変調信号Ｓ１のパルス幅のみが変化し、カウント期間ｔｃｎｔ１とカウント期間ｔｃｎｔ２とでは同じ条件で動作する必要がある。
図６は、パルス幅基準電圧ＶＲＥＦ＿ＰＷＭとランダムパルス幅変調信号Ｓ１のデューティとが、
プリチャージ期間ｔｐｒｅ１：パルス幅基準電圧ＶＲＥＦ＿ＰＷＭ＝０．１５Ｖ → ランダムパルス幅変調信号Ｓ１のデューティ＝１８．７５％、
カウント期間 ｔｃｎｔ１：パルス幅基準電圧ＶＲＥＦ＿ＰＷＭ＝０．４０Ｖ → ランダムパルス幅変調信号Ｓ１のデューティ＝５０％、
プリチャージ期間ｔｐｒｅ２：パルス幅基準電圧ＶＲＥＦ＿ＰＷＭ＝０．１０Ｖ → ランダムパルス幅変調信号Ｓ１のデューティ＝１２．５％、
カウント期間 ｔｃｎｔ２：パルス幅基準電圧ＶＲＥＦ＿ＰＷＭ＝０．０４Ｖ → ランダムパルス幅変調信号Ｓ１のデューティ＝５０％、
のように変化した場合の説明図になる。
図５及び図６は、ランダムパルス幅変調信号Ｓ１のパルス幅をクロックと同じ周期で５０％以下のパルス幅とした信号を出力するための回路例である。
このようにランダムパルス幅変調信号Ｓ１のパルス幅を変更し複数回測定してカウント値の平均処理を行う事により、アナログデジタル変換器１の精度を向上させることができる。平均処理の代わりに、二乗平均処理、加算処理を行ってもよい。
〔実施形態２〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
図８は実施形態２に係るアナログデジタル変換器１Ａの回路図である。図９はアナログデジタル変換器１Ａに設けられた充電回路２の出力信号Ｖｓｉｇを説明するための波形図である。前述した構成要素と同様の構成要素には同様の参照符号を付し、これらの構成要素の詳細な説明は繰り返さない。
実施の形態１ではプリチャージ期間ｔｐｒｅにスイッチＳＷ２に印加されるランダムパルス幅変調信号Ｓ１のパルス幅を変更する事により量子化誤差の低減を図っていたが、実際に量子化誤差の低減に寄与しているのは、出力信号Ｖｓｉｇの周期は同じだが位相がランダムに変化する点にある。
この点に注目した場合、図８及び図９に示すように、基準電圧Ｖｒｅｆの電圧を変化させることにより、同様の効果を発生する事が可能である。
アナログデジタル変換器１Ａは比較回路５Ａを備える。比較回路５Ａは、可変電源を含む電圧源１５Ａと、電圧源１５Ａから比較器１９に供給される基準電圧の値を変更する基準電圧値変更回路７とを含む。
波形Ｖｓｉｇ＿ｖｒｅｆ１は、基準電圧Ｖｒｅｆの値を電圧値Ｖｒｅｆ１（第１電圧値）にした時の波形であり、波形Ｖｓｉｇ＿ｖｒｅｆ２は、基準電圧Ｖｒｅｆの値を電圧値Ｖｒｅｆ２（第２電圧値）にした時の波形であり、波形Ｖｓｉｇ＿ｖｒｅｆ３は、基準電圧Ｖｒｅｆの値を電圧値Ｖｒｅｆ３にした時の波形である（Ｖｒｅｆ３＜Ｖｒｅｆ２＜Ｖｒｅｆ１）。
プリチャージ信号はランダムパルス幅変調信号Ｓ１であり、波形Ｖｓｉｇ＿ｖｒｅｆ１、波形Ｖｓｉｇ＿ｖｒｅｆ２、及び波形Ｖｓｉｇ＿ｖｒｅｆ３に共通であるので、放電回路３による電圧の降下は３波形とも同じである。電圧の上昇は共通の電流Ｉｉｎによるので、立ち上がりの角度も３波形で同じである。
波形Ｖｓｉｇ＿ｖｒｅｆ３（実線）が電圧値Ｖｒｅｆ３を超えた後に立ち下がる。波形Ｖｓｉｇ＿ｖｒｅｆ２（破線）が電圧値Ｖｒｅｆ２を超えた後に立ち下がる。波形Ｖｓｉｇ＿ｖｒｅｆ１（一点鎖線）が電圧値Ｖｒｅｆ１を超えた後に立ち下がる。
電圧の立下りは、電荷信号ｃｈａｒｇｅに基づく信号ｃｈａｒｇｅ＿ｓｗ２がスイッチＳＷ２に印加されるカウント期間ｔｃｎｔで行われ、時間は３波形で共通であるので、降下電圧は同じであり、放電された電荷も３波形で同じであるので、再度充電される時間も同じである。
このように、基準電圧Ｖｒｅｆを一旦超えた後は充放電期間が同じであるので、波形Ｖｓｉｇ＿ｖｒｅｆ１、波形Ｖｓｉｇ＿ｖｒｅｆ２、及び波形Ｖｓｉｇ＿ｖｒｅｆ３は、周期が同じ波形になる。
このように、アナログデジタル変換器１Ａは、充電回路２の出力信号Ｖ－ｓｉｇと基準電圧Ｖｒｅｆとを比較する比較回路５Ａをさらに含む。比較回路５Ａの基準電圧値変更回路７（位相変更回路）は、カウント期間ｔｃｎｔ（第１カウント期間）における基準電圧Ｖｒｅｆの電圧値Ｖｒｅｆ１（第１電圧値）を、他のカウント期間ｔｃｎｔ（第２カウント期間）において電圧値Ｖｒｅｆ２（第２電圧値）に変更する。
〔まとめ〕
本発明の態様１に係るアナログデジタル変換器１・１Ａは、入力電流Ｉｉｎに応じた電荷が充電される容量Ｃ１を有する充電回路２と、前記容量Ｃ１に充電された電荷を放電するための放電回路３と、前記容量Ｃ１の充放電回数を第１変換期間及び第２変換期間（変換期間ｔｃｏｎｖ）においてカウントすることにより前記入力電流Ｉｉｎの電流値をデジタル値に変換するカウント回路４とを備える積分型のアナログデジタル変換器１・１Ａであって、前記第１変換期間（変換期間ｔｃｏｎｖ）が、第１プリチャージ期間（プリチャージ期間ｔｐｒｅ）と第１カウント期間（カウント期間ｔｃｎｔ）とを含み、前記第２変換期間（変換期間ｔｃｏｎｖ）が、第２プリチャージ期間（プリチャージ期間ｔｐｒｅ）と第２カウント期間（カウント期間ｔｃｎｔ）とを含み、前記充電回路２の出力信号Ｖｓｉｇの前記第１カウント期間（カウント期間ｔｃｎｔ）における第１位相を、前記第２カウント期間（カウント期間ｔｃｎｔ）において第２位相に変更する位相変更回路（ランダムパルス幅変調回路６、基準電圧値変更回路７）をさらに備える。
上記の構成によれば、充電回路の出力信号の第１カウント期間における第１位相が、第２カウント期間において第２位相に変更される。このため、充電回路の出力信号の位相がカウント期間に応じて変化する。従って、アナログデジタル変換器の量子化誤差を抑えつつ感度向上を図ることができる。
本発明の態様２に係るアナログデジタル変換器１・１Ａは、上記態様１において、前記位相変更回路（ランダムパルス幅変調回路６、基準電圧値変更回路７）は、前記第１位相を前記第２位相にランダムに変更することが好ましい。
上記の構成によれば、ランダムに変更することにより、変換期間の測定回数とプリチャージ信号のタイミングの変更状況とにより測定結果が一定方向にシフトする傾向が発生しないようにすることができる。
本発明の態様３に係るアナログデジタル変換器１・１Ａは、上記態様２において、前記カウント回路４は、前記第１変換期間（変換期間ｔｃｏｎｖ）におけるカウント値と前記第２変換期間（変換期間ｔｃｏｎｖ）におけるカウント値とを算術処理することにより前記入力電流Ｉｉｎの電流値をデジタル値に変換することが好ましい。
上記の構成によれば、複数回のカウント値を算術処理することによりアナログデジタル変換の精度を向上させることができる。
本発明の態様４に係るアナログデジタル変換器１Ａは、上記態様１から３の何れか一態様において、前記充電回路２の出力信号Ｖｓｉｇと基準電圧Ｖｒｅｆとを比較する比較回路５をさらに含み、前記位相変更回路が、前記基準電圧Ｖｒｅｆの前記第１カウント期間（ｔｃｎｔ）における第１電圧値（電圧値Ｖｒｅｆ１）を、前記第２カウント期間（ｔｃｎｔ）において第２電圧値Ｖｒｅｆ２に変更する基準電圧値変更回路７を含むことが好ましい。
上記の構成によれば、充電回路の出力信号と比較する基準電圧の電圧値を変更することにより、充電回路の出力信号の位相を変更することができる。
本発明の態様５に係るアナログデジタル変換器１は、入力電流Ｉｉｎに応じた電荷が充電される容量Ｃ１を有する充電回路２と、前記容量Ｃ１に充電された電荷を放電するための放電回路３と、前記容量Ｃ１の充放電回数を第１変換期間（変換期間ｔｃｏｎｖ）及び第２変換期間（変換期間ｔｃｏｎｖ）においてカウントすることにより前記入力電流Ｉｉｎの電流値をデジタル値に変換するカウント回路４とを備える積分型のアナログデジタル変換器１であって、前記第１変換期間（変換期間ｔｃｏｎｖ）が、第１プリチャージ期間（プリチャージ期間ｔｐｒｅ）と第１カウント期間（カウント期間ｔｃｎｔ）とを含み、前記第２変換期間（変換期間ｔｃｏｎｖ）が、第２プリチャージ期間（プリチャージ期間ｔｐｒｅ）と第２カウント期間（カウント期間ｔｃｎｔ）とを含み、前記放電回路３が、前記容量Ｃ１に充電された電荷を放電するために設けられたスイッチＳＷ２を有し、前記第１及び前記第２プリチャージ期間（プリチャージ期間ｔｐｒｅ）における前記スイッチＳＷ２の開閉時間を変更するためのランダムパルス幅変調信号Ｓ１を生成するために設けられたランダムパルス幅変調回路６をさらに備える。
上記の構成によれば、第１及び第２プリチャージ期間におけるスイッチの開閉時間が変更される。このため、充電回路の出力信号の第１カウント期間における第１位相が、第２カウント期間において第２位相に変更される。このため、充電回路の出力信号の位相がカウント期間に応じて変化する。従って、アナログデジタル変換器の量子化誤差を抑えつつ感度向上を図ることができる。
本発明の態様６に係るアナログデジタル変換器１は、上記態様５において、前記ランダムパルス幅変調信号Ｓ１は、前記スイッチＳＷ２の開閉時間をランダムに変更することが好ましい。
上記の構成によれば、ランダムに変更することにより、変換期間の測定回数とプリチャージ信号のタイミングの変更状況とにより測定結果が一定方向にシフトする傾向が発生しないようにすることができる。
本発明の態様７に係るアナログデジタル変換器１は、上記態様６において、前記カウント回路４は、前記第１変換期間（変換期間ｔｃｏｎｖ）におけるカウント値と前記第２変換期間（変換期間ｔｃｏｎｖ）におけるカウント値とを算術処理することにより前記入力電流Ｉｉｎの電流値をデジタル値に変換することが好ましい。
上記の構成によれば、複数回のカウント値を算術処理することによりアナログデジタル変換の精度を向上させることができる。
本発明の態様８に係るアナログデジタル変換器１は、上記態様５において、前記ランダムパルス幅変調回路６が、基準電圧設定信号のうちの一つをランダム信号に基づいて選択する選択回路１０と、前記選択回路１０により選択された基準電圧設定信号に基づいて基準電圧を発生する基準電圧発生回路９と、前記基準電圧発生回路９により発生した基準電圧に基づいて前記ランダムパルス幅変調信号Ｓ１を発生するランダムパルス幅変調信号発生回路（クロック信号及びランダムパルス幅変調信号発生回路８）とを含むことが好ましい。
上記の構成によれば、ランダム信号に基づいて、スイッチの開閉時間をランダムに変更するランダムパルス幅変調信号を生成することができる。
本発明の態様９に係るアナログデジタル変換器１は、上記態様８において、前記ランダムパルス幅変調信号発生回路（クロック信号及びランダムパルス幅変調信号発生回路８）は、前記基準電圧の電圧値に応じたパルス幅を有するランダムパルス幅変調信号を発生することが好ましい。
上記の構成によれば、基準電圧の電圧値に応じたパルス幅を有するランダムパルス幅変調信号により、第１及び第２プリチャージ期間における放電回路のスイッチの開閉時間を変更することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
１ アナログデジタル変換器
２ 充電回路
３ 放電回路
４ カウント回路
５ 比較回路
６ ランダムパルス幅変調回路（位相変更回路）
７ 基準電圧値変更回路（位相変更回路）
８ クロック信号及びランダムパルス幅変調信号発生回路（ランダムパルス幅変調信号発生回路）
９ 基準電圧発生回路
１０ 選択回路
Ｓ１ ランダムパルス幅変調信号
Ｃ１ 容量
ＳＷ２ スイッチ
Ｉｉｎ 入力電流
Ｖｓｉｇ 出力信号
ｔｃｏｎｖ 変換期間（第１変換期間、第２変換期間）
ｔｐｒｅ プリチャージ期間（第１プリチャージ期間、第２プリチャージ期間）
ｔｃｎｔ カウント期間（第１カウント期間、第２カウント期間）
Ｖｒｅｆ 基準電圧
ＶＲＥＦ＿ＰＷＭ パルス幅基準電圧
Ｗ１ パルス幅
Ｗ２ パルス幅
Ｖｒｅｆ１ 電圧値（第１電圧値、第２電圧値）
Ｖｒｅｆ２ 電圧値（第１電圧値、第２電圧値）
Ｖｒｅｆ３ 電圧値（第１電圧値、第２電圧値）

Claims (9)

  1. 入力電流に応じた電荷が充電される容量を有する充電回路と、
    前記容量に充電された電荷を放電するための放電回路と、
    前記容量の充放電回数を第１変換期間及び第２変換期間においてカウントすることにより前記入力電流の電流値をデジタル値に変換するカウント回路とを備える積分型のアナログデジタル変換器であって、
    前記第１変換期間が、第１プリチャージ期間と第１カウント期間とを含み、
    前記第２変換期間が、第２プリチャージ期間と第２カウント期間とを含み、
    前記充電回路の出力信号の前記第１カウント期間における第１位相を、前記第２カウント期間において第２位相に変更する位相変更回路をさらに備えることを特徴とするアナログデジタル変換器。
  2. 前記位相変更回路は、前記第１位相を前記第２位相にランダムに変更する請求項１に記載のアナログデジタル変換器。
  3. 前記カウント回路は、前記第１変換期間におけるカウント値と前記第２変換期間におけるカウント値とを算術処理することにより前記入力電流の電流値をデジタル値に変換する請求項２に記載のアナログデジタル変換器。
  4. 前記充電回路の出力信号と基準電圧とを比較する比較回路をさらに含み、
    前記位相変更回路が、前記基準電圧の前記第１カウント期間における第１電圧値を、前記第２カウント期間において第２電圧値に変更する基準電圧値変更回路を含む請求項１から３の何れか一項に記載のアナログデジタル変換器。
  5. 入力電流に応じた電荷が充電される容量を有する充電回路と、
    前記容量に充電された電荷を放電するための放電回路と、
    前記容量の充放電回数を第１変換期間及び第２変換期間においてカウントすることにより前記入力電流の電流値をデジタル値に変換するカウント回路とを備える積分型のアナログデジタル変換器であって、
    前記第１変換期間が、第１プリチャージ期間と第１カウント期間とを含み、
    前記第２変換期間が、第２プリチャージ期間と第２カウント期間とを含み、
    前記放電回路が、前記容量に充電された電荷を放電するために設けられたスイッチを有し、
    前記第１及び前記第２プリチャージ期間における前記スイッチの開閉時間を変更するためのランダムパルス幅変調信号を生成するために設けられたランダムパルス幅変調回路をさらに備えることを特徴とするアナログデジタル変換器。
  6. 前記ランダムパルス幅変調信号は、前記スイッチの開閉時間をランダムに変更する請求項５に記載のアナログデジタル変換器。
  7. 前記カウント回路は、前記第１変換期間におけるカウント値と前記第２変換期間におけるカウント値とを算術処理することにより前記入力電流の電流値をデジタル値に変換する請求項６に記載のアナログデジタル変換器。
  8. 前記ランダムパルス幅変調回路が、基準電圧設定信号のうちの一つをランダム信号に基づいて選択する選択回路と、
    前記選択回路により選択された基準電圧設定信号に基づいて基準電圧を発生する基準電圧発生回路と、
    前記基準電圧発生回路により発生した基準電圧に基づいて前記ランダムパルス幅変調信号を発生するランダムパルス幅変調信号発生回路とを含む請求項５に記載のアナログデジタル変換器。
  9. 前記ランダムパルス幅変調信号発生回路は、前記基準電圧の電圧値に応じたパルス幅を有するランダムパルス幅変調信号を発生する請求項８に記載のアナログデジタル変換器。
JP2021188893A 2021-11-19 2021-11-19 アナログデジタル変換器 Pending JP2023075782A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021188893A JP2023075782A (ja) 2021-11-19 2021-11-19 アナログデジタル変換器
US17/988,749 US12113541B2 (en) 2021-11-19 2022-11-16 Analog-to-digital converter
CN202211449346.0A CN116155287A (zh) 2021-11-19 2022-11-18 模拟数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021188893A JP2023075782A (ja) 2021-11-19 2021-11-19 アナログデジタル変換器

Publications (1)

Publication Number Publication Date
JP2023075782A true JP2023075782A (ja) 2023-05-31

Family

ID=86351460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021188893A Pending JP2023075782A (ja) 2021-11-19 2021-11-19 アナログデジタル変換器

Country Status (3)

Country Link
US (1) US12113541B2 (ja)
JP (1) JP2023075782A (ja)
CN (1) CN116155287A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148171A (en) * 1991-07-25 1992-09-15 Hewlett-Packard Company Multislope continuously integrating analog to digital converter
JP3096327B2 (ja) 1991-09-17 2000-10-10 沖電気工業株式会社 量子化誤差低減方法
JP5270641B2 (ja) 2010-11-10 2013-08-21 シャープ株式会社 照度センサ、およびこの照度センサを備えた表示装置
JP6293516B2 (ja) * 2014-02-28 2018-03-14 ローム株式会社 ２重積分型ａ／ｄ変換器

Also Published As

Publication number Publication date
US12113541B2 (en) 2024-10-08
CN116155287A (zh) 2023-05-23
US20230163771A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
JP4929060B2 (ja) アナログ／ディジタル変換器、照度センサ、照明装置、電子機器
US7683814B2 (en) Constant current source, ramp voltage generation circuit, and A/D converter
US9893736B2 (en) Analog to digital conversion device, illuminance sensor device, and electronic apparatus comprising the illuminance sensor device
US9166614B2 (en) Ramp-signal generator circuit, and image sensor and imaging system including the same
JP5823624B2 (ja) アナログ−デジタル変換回路、センサ装置、携帯電話およびデジタルカメラ
US20130181111A1 (en) Light measuring circuit and method
US8604774B2 (en) Current sensing circuit with feedback control and dual capacitor set range setting
JP2006303923A (ja) 回路装置およびこれを備えた電子機器
WO2014188756A1 (ja) 光センサおよび表示装置
US11330216B2 (en) Sensor arrangement and method for dark count cancellation
JP2023075782A (ja) アナログデジタル変換器
CN112514261B (zh) 光-数字转换器装置和用于光-数字转换的方法
JP2013140098A (ja) 照度センサおよび表示装置
US10404269B2 (en) Analog-to-digital converter and signal processing apparatus
JP2012124774A (ja) Ａｄ変換装置およびｄａ変換装置
JP5589769B2 (ja) スイッチング電源の制御回路及び電子機器
JP5528942B2 (ja) アナログ−デジタル変換回路、照度センサ、近接センサ、測距センサ、携帯電話、およびデジタルカメラ
JP2023050647A (ja) スイッチング電源回路及び電圧検出回路
US8253615B2 (en) Current sensing circuit
KR20110014739A (ko) 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서
KR20090002467A (ko) Ａｄｃ의 신호 변환 방법과 이를 이용한 조도 측정 방법 및조도 센서
TWI439702B (zh) 電流感測電路
JP2021110658A (ja) 光学センサ
KR20090108621A (ko) Ａｄ 변환기
JP2007235557A (ja) 電流電圧変換回路、光電変換装置、光信号測定装置および電流電圧変換方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20240919