JP5528942B2 - アナログ−デジタル変換回路、照度センサ、近接センサ、測距センサ、携帯電話、およびデジタルカメラ - Google Patents
アナログ−デジタル変換回路、照度センサ、近接センサ、測距センサ、携帯電話、およびデジタルカメラ Download PDFInfo
- Publication number
- JP5528942B2 JP5528942B2 JP2010176363A JP2010176363A JP5528942B2 JP 5528942 B2 JP5528942 B2 JP 5528942B2 JP 2010176363 A JP2010176363 A JP 2010176363A JP 2010176363 A JP2010176363 A JP 2010176363A JP 5528942 B2 JP5528942 B2 JP 5528942B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- digital
- analog
- conversion circuit
- digital conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
ADD[N−1] =1100 1000(2進数):10進数では200
ADD[N−1]/2=0110 0100(2進数):10進数では100
ADD[N−1]/4=0011 0010(2進数):10進数では50
ADD[N−1]/8=0001 1001(2進数):10進数では25
従って、所定個数が2の累乗である場合、右へデータシフトする簡単な回路で、データの除算を施すことが出来るので、簡単な構成で、加算回路を実現可能となる。
検知物に光を発する発光ダイオードと、上記発光ダイオードを駆動する発光ダイオード駆動回路と、上記いずれかのアナログ−デジタル変換回路と、上記検知物からの反射光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオードとを備え、上記アナログ−デジタル変換回路から出力される上記デジタル出力信号に従って、上記検知物が近接しているか否かを判定することを特徴とする。
図1は、本実施の形態に係るアナログ−デジタル変換回路1のブロック図である。アナログ−デジタル変換回路1は、アナログ入力電流Iinをデジタル変換してデジタル値ADCOUTを得るADC2(アナログ−デジタル変換部)を備えるアナログ−デジタル変換回路であって、アナログ入力電流Iinをデジタル変換してデジタル値ADCOUTを得るADC2(アナログ−デジタル変換部)を備えるアナログ−デジタル変換回路であって、所定期間毎に得られた所定個数のデジタル値ADCOUTに所定の演算を施して加算値ADD[N]を算出する加算回路3と、加算回路3にて算出された加算値ADD[N]と所定の閾値DTHとを比較し、上記比較の結果に基づいてデジタル出力信号DOUTを出力する比較回路5(比較手段)とを備える。上記所定の演算は、加算演算、または、移動平均との差分加算演算である。
図2は、加算回路3の第1の実施例を示すブロック図である。図2の加算回路3は、さらに、上記所定個数の上記デジタル値を記憶するレジスタユニット6−1〜6−Nと、レジスタユニット6−1〜6−Nが記憶している上記デジタル値を加算することによって上記加算値を算出する加算器7とを備える。
ADD[N]=Data[N]+Data[N−1]+Data[N−2]+Data[N−3] (1)
となる。
図3は、加算回路3の第2の実施例を示すブロック図である。図3の加算回路3は、さらに、上記所定期間毎に、N回目に得られたデジタル値Data[N]を記憶するレジスタ8(第1レジスタ)と(Nは1以上かつ上記所定個数以下の正の整数)、上記所定期間毎に、P(PはN−1未満の正の整数)回目に得られた上記デジタル値から、(N−1)回目に得られた上記デジタル値までを加算した加算値ADD[N−1]を記憶するレジスタ9(第2レジスタ)と、レジスタ9に記憶されている加算値ADD[N−1]を、上記所定個数で除算して除算値を算出する除算器と、レジスタ8に記憶されているN回目のデジタル値とレジスタ9に記憶されている加算値ADD[N−1]とを加算した値から、上記除算値を減算する加減算器11(第1加減算器)とを備える。この場合、図1のアナログ−デジタル変換回路では、加減算器11の出力と閾値DTHとが比較される。
ADD[N]=Data[N]+ADD[N−1]−(1/K)*ADD[N−1]
=Data[N]+{1−(1/K)}*ADD[N−1] (2)
となる。上記(2)式における(1/K)*ADD[N−1]が、除算値(即ち移動平均)である。
ADD[N−1] =1100 1000(2進数):10進数では200
ADD[N−1]/2=0110 0100(2進数):10進数では100
ADD[N−1]/4=0011 0010(2進数):10進数では50
ADD[N−1]/8=0001 1001(2進数):10進数では25
従って、所定個数が2の累乗である場合、右へデータシフトする簡単な回路で、データの除算を施すことが出来るので、簡単な構成で、加算回路を実現可能となる。
図4は、加算回路3の第3の実施例を示すブロック図である。図4の加算回路3は、さらに、上記所定期間毎に、N回目に得られたデジタル値Data[N]を記憶するレジスタ14−1(第1レジスタ)と、上記所定期間毎に、(N−1)回目に得られたデジタル値Data[N−1]を記憶するレジスタ14−2(第3レジスタ)と、上記所定期間毎に、P(PはN−1未満の正の整数)回目に得られた上記デジタル値から、(N−1)回目に得られた上記デジタル値までを加算した加算値ADD[N−1]を記憶するレジスタ9と、レジスタ9に記憶されている加算値ADD[N−1]を、上記所定個数で除算して除算値を算出する除算器と、レジスタ14−1に記憶されているN回目のデジタル値Data[N]とレジスタ14−2に記憶されている(N−1)回目のデジタル値Data[N−1]とレジスタ9に記憶されている加算値ADD[N−1]とを加算した値から、上記除算値を2回減算する加減算器15(第2加減算器)とを備える。この場合、図1のアナログ−デジタル変換回路では、加減算器15の出力と閾値DTHとが比較される。
ADD[N]=Data[N]+Data[N−1]+ADD[N−1]−(2/K)*ADD[N−1]
=Data[N]+Data[N−1]+{1−(2/K)}*ADD[N−1] (3)
となる。
図5に示される積分型のアナログ−デジタル変換回路17を、図1のADC2(アナログ−デジタル変換部)に適用することにより、積分型のアナログ−デジタル変換回路17が備えている、広いダイナミックレンジと高い分解能のアナログ−デジタル変換が可能である。さらに、複数回のデジタル値を演算することで、外乱ノイズの低減や測定精度の向上が可能となる。
総充電電荷量=Iin*t_conv (4)
総放電電荷量=Iref*t_clk*count (5)
総充電電荷量=総放電電荷量より、以下に示す(6)式が成立する。
count=(Iin*t_conv)/(Iref*t_clk) (6)
(4)式〜(6)式において、t_clkはクロック信号clkの周期、t_convは充電期間(データ変換時間)、countは放電回数をカウントした値(カウント数)、Irefは基準電流値である。
count=Iin/Iref*2^n (8)
例えば、分解能n=16ビットの場合、カウント数countは、アナログ入力電流Iinに応じた値を、0〜65535の範囲で出力することになる。アナログ−デジタル変換回路1として、積分型のアナログ−デジタル変換回路17を適用することにより、積分型アナログ−デジタル変換回路が備えている、広いダイナミックレンジと高い分解能のアナログ−デジタル変換が可能である。また、複数回の測定結果を演算することで、ノイズの低減や測定精度の向上が可能となる。
2 ADC(アナログ−デジタル変換部)
3 加算回路
5 比較回路(比較手段)
6−1〜6−N レジスタユニット
7 加算器
8 レジスタ(第1レジスタ)
9 レジスタ(第2レジスタ)
10 除算器
11 加減算器(第1加減算器)
12,16 乗算器
13 減算器
14−1 レジスタ(第1レジスタ)
14−2 レジスタ(第3レジスタ)
15 加減算器(第2加減算器)
18 充電回路
19 比較回路(出力電圧比較手段)
20 スイッチ制御回路
21 制御回路
22 カウンタ
23 放電回路
24 液晶パネル
25 バックライト
26 バックライト制御部
27 照度センサ
DTH 閾値
Iin アナログ入力電流
Claims (11)
- アナログ入力電流をデジタル変換してデジタル値を得るアナログ−デジタル変換部を備えるアナログ−デジタル変換回路であって、
所定期間毎に、N回目に得られた上記デジタル値を記憶する第1レジスタと(Nは1以上かつ所定個数以下の正の整数)、
上記所定期間毎に、P(PはN−1未満の正の整数)回目に得られた上記デジタル値から、(N−1)回目に得られた上記デジタル値までを加算した加算値を記憶する第2レジスタと、
上記第2レジスタに記憶されている上記加算値を、上記所定個数で除算して除算値を算出する除算器と、
上記第1レジスタに記憶されているN回目のデジタル値と上記第2レジスタに記憶されている上記加算値とを加算した値から、上記除算値を減算することによって加減算値を算出する第1加減算器と、
上記加減算値と所定の閾値とを比較するとともに、当該比較の結果に従ってデジタル出力信号を出力する比較手段とを備えることを特徴とするアナログ−デジタル変換回路。 - アナログ入力電流をデジタル変換してデジタル値を得るアナログ−デジタル変換部を備えるアナログ−デジタル変換回路であって、
所定期間毎に、N回目に得られた上記デジタル値を記憶する第1レジスタと(Nは1以上かつ所定個数以下の正の整数)、
上記所定期間毎に、(N−1)回目に得られた上記デジタル値を記憶する第3レジスタと、
上記所定期間毎に、P(PはN−1未満の正の整数)回目に得られた上記デジタル値から、(N−1)回目に得られた上記デジタル値までを加算した加算値を記憶する第2レジスタと、
上記第2レジスタに記憶されている上記加算値を、上記所定個数で除算して除算値を算出する除算器と、
上記第3レジスタに記憶されているN回目のデジタル値と上記第3レジスタに記憶されている(N−1)回目のデジタル値と上記第2レジスタに記憶されている上記加算値とを加算した値から、上記除算値を2回減算することによって加減算値を算出する第2加減算器と、
上記加減算値と所定の閾値とを比較するとともに、当該比較の結果に従ってデジタル出力信号を出力する比較手段とを備えることを特徴とするアナログ−デジタル変換回路。 - 上記所定個数は、2以上の任意の正の整数であることを特徴とする請求項1または2に記載のアナログ−デジタル変換回路。
- 上記所定個数は、2の累乗であることを特徴とする請求項1または2に記載のアナログ−デジタル変換回路。
- 上記閾値は、任意の値であることを特徴とする請求項1または2に記載のアナログ−デジタル変換回路。
- 上記アナログ−デジタル変換回路は、アナログ入力電流をデジタル変換してデジタル値を得る積分型のアナログ−デジタル変換回路であって、
上記アナログ入力電流に応じた電荷を蓄える容量と、当該容量の一端が接続される反転入力端子に上記アナログ入力電流が入力され、非反転入力端子が電気的に接地され、上記容量の他端が接続される出力端子から出力電圧を出力する差動増幅器とを有する充電手段と、
上記容量に蓄えた上記電荷を放電する放電手段と、
基準電圧を出力する電圧源、及び、上記電圧源の出力と上記充電手段の出力との間を開閉するスイッチを有し、上記充電手段の差動増幅器の出力電圧と、上記基準電圧とを比較する出力電圧比較手段とを備えることを特徴とする請求項1または2に記載のアナログ−デジタル変換回路。 - 請求項1〜6のいずれか1項に記載のアナログ−デジタル変換回路と、
外部からの光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオードとを備えることを特徴とする照度センサ。 - 検知物が近接しているか否かを判定する近接センサであって、
検知物に光を発する発光ダイオードと、
上記発光ダイオードを駆動する発光ダイオード駆動回路と、
請求項1〜6のいずれか1項に記載のアナログ−デジタル変換回路と、
上記検知物からの反射光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオードとを備え、
上記アナログ−デジタル変換回路から出力される上記デジタル出力信号に従って、上記検知物が近接しているか否かを判定することを特徴とする近接センサ。 - 検知物までの距離を測定する測距センサであって、
上記検知物に光を発する発光ダイオードと、
上記発光ダイオードを駆動する発光ダイオード駆動回路と、
請求項1〜6のいずれか1項に記載のアナログ−デジタル変換回路と、
上記検知物からの反射光を受光して、上記アナログ−デジタル変換回路に入力する電流に変換するフォトダイオードとを備え、
上記アナログ−デジタル変換回路から出力される上記デジタル出力信号に従って、上記検知物までの距離を算出することを特徴とする測距センサ。 - 画面を表示する液晶パネルと、
上記液晶パネルを照射するバックライトと、
上記バックライトの輝度を制御するバックライト制御部と、
請求項7に記載の照度センサ、請求項8に記載の近接センサ、または請求項9に記載の測距センサとを備え、
上記バックライト制御部は、
上記照度センサ、上記近接センサ、または上記測距センサが備えるアナログ−デジタル変換回路のデジタル出力信号がハイレベルである場合、上記バックライトの輝度を第1所定値高くし、上記デジタル出力信号がローレベルである場合、上記バックライトの輝度を第2所定値低くし、上記デジタル出力信号がゼロである場合、上記バックライトの輝度を維持することを特徴とする携帯電話。 - 画面を表示する液晶パネルと、
上記液晶パネルを照射するバックライトと、
上記バックライトの輝度を制御するバックライト制御部と、
請求項7に記載の照度センサ、請求項8に記載の近接センサ、または請求項9に記載の測距センサとを備え、
上記バックライト制御部は、
上記照度センサ、上記近接センサ、または上記測距センサが備えるアナログ−デジタル変換回路のデジタル出力信号がハイレベルである場合、上記バックライトの輝度を第1所定値高くし、上記デジタル出力信号がローレベルである場合、上記バックライトの輝度を第2所定値低くし、上記デジタル出力信号がゼロである場合、上記バックライトの輝度を維持することを特徴とするデジタルカメラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010176363A JP5528942B2 (ja) | 2010-08-05 | 2010-08-05 | アナログ−デジタル変換回路、照度センサ、近接センサ、測距センサ、携帯電話、およびデジタルカメラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010176363A JP5528942B2 (ja) | 2010-08-05 | 2010-08-05 | アナログ−デジタル変換回路、照度センサ、近接センサ、測距センサ、携帯電話、およびデジタルカメラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012039298A JP2012039298A (ja) | 2012-02-23 |
JP5528942B2 true JP5528942B2 (ja) | 2014-06-25 |
Family
ID=45850817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010176363A Active JP5528942B2 (ja) | 2010-08-05 | 2010-08-05 | アナログ−デジタル変換回路、照度センサ、近接センサ、測距センサ、携帯電話、およびデジタルカメラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5528942B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9893736B2 (en) * | 2012-04-09 | 2018-02-13 | Sharp Kabushiki Kaisha | Analog to digital conversion device, illuminance sensor device, and electronic apparatus comprising the illuminance sensor device |
JP6157124B2 (ja) * | 2013-01-18 | 2017-07-05 | サンデンホールディングス株式会社 | センサユニット、自動販売機、及び、人感センサによる人感知識別方法 |
-
2010
- 2010-08-05 JP JP2010176363A patent/JP5528942B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012039298A (ja) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5209066B2 (ja) | センサ装置及び電子機器 | |
US9893736B2 (en) | Analog to digital conversion device, illuminance sensor device, and electronic apparatus comprising the illuminance sensor device | |
JP5823624B2 (ja) | アナログ−デジタル変換回路、センサ装置、携帯電話およびデジタルカメラ | |
US7554480B2 (en) | Analog/digital converter, illuminance sensor, illumination device, and electronic device | |
TWI402513B (zh) | 電容值測量電路 | |
TWI438672B (zh) | 電容式觸控螢幕的感測方法與驅動電路 | |
KR102623568B1 (ko) | 커패시턴스 검출 회로, 센서, 칩 및 전자 기기 | |
US11047733B2 (en) | Light-to-frequency converter arrangement and method for light-to-frequency conversion | |
TWI410852B (zh) | 觸碰偵測方法及相關觸控裝置 | |
JP5528942B2 (ja) | アナログ−デジタル変換回路、照度センサ、近接センサ、測距センサ、携帯電話、およびデジタルカメラ | |
CN108196217B (zh) | 一种用于非车载充电机现校仪的直流计量方法及系统 | |
CN114046854B (zh) | 一种基于占空比检测的飞机燃油测量系统温度补偿方法 | |
US20080048641A1 (en) | Peak voltage detector circuit and binarizing circuit including the same circuit | |
CN113228516A (zh) | 用于暗计数消除的传感器装置和方法 | |
US9455724B2 (en) | Readout system | |
US7911256B2 (en) | Dual integrator circuit for analog front end (AFE) | |
CN114026395A (zh) | 光至频率传感器的保持操作 | |
US8917098B2 (en) | Converter circuit and method of driving the same | |
US11418208B2 (en) | Light-to-digital converter arrangement and method for light-to-digital conversion | |
JP2023075782A (ja) | アナログデジタル変換器 | |
US8253615B2 (en) | Current sensing circuit | |
TWI439702B (zh) | 電流感測電路 | |
JP2011257296A (ja) | イメージセンサ、分光装置、及びイメージセンサの作動方法 | |
JP2002310833A (ja) | 静電容量型センサ | |
JP2014178230A (ja) | 光センサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5528942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |