JP2023075132A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2023075132A
JP2023075132A JP2023024926A JP2023024926A JP2023075132A JP 2023075132 A JP2023075132 A JP 2023075132A JP 2023024926 A JP2023024926 A JP 2023024926A JP 2023024926 A JP2023024926 A JP 2023024926A JP 2023075132 A JP2023075132 A JP 2023075132A
Authority
JP
Japan
Prior art keywords
transistor
electrode
wiring
circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023024926A
Other languages
English (en)
Other versions
JP7477672B2 (ja
Inventor
進 川島
Susumu Kawashima
直人 楠本
Naoto Kusumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023075132A publication Critical patent/JP2023075132A/ja
Application granted granted Critical
Publication of JP7477672B2 publication Critical patent/JP7477672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F27/00—Combined visual and audible advertising or displaying, e.g. for public address
    • G09F27/005—Signs associated with a sensor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0457—Improvement of perceived resolution by subpixel rendering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/14—Solving problems related to the presentation of information to be displayed
    • G09G2340/145—Solving problems related to the presentation of information to be displayed related to small screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Abstract

【課題】画像信号を変換せずに適切な表示が行える表示装置を提供する。【解決手段】高解像度で表示する場合は、第１の信号線および各画素が有する第１のトランジスタを経路して、各画素に個別のデータを供給する。低解像度で表示する場合は、第２の信号線および複数の画素と電気的に接続する第２のトランジスタを経路して当該複数の画素に同一のデータを供給する。表示対象の画像信号が複数であり、対応する解像度が異なる場合に、上記のように画像信号の供給経路を切り替えることで、アップコンバートまたはダウンコンバートすることなく表示が可能となる。【選択図】図１

Description

本発明の一態様は、表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を
一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
基板上に形成された金属酸化物を用いてトランジスタを構成する技術が注目されている。
例えば、酸化亜鉛またはＩｎ－Ｇａ－Ｚｎ系酸化物を用いたトランジスタを表示装置の画
素のスイッチング素子などに用いる技術が特許文献１および特許文献２に開示されている
。
また、オフ電流が極めて低いトランジスタをメモリセルに用いる構成の記憶装置が特許文
献３に開示されている。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２０１１－１１９６７４号公報
表示装置では高解像度化が進み、８Ｋ４Ｋ（画素数：７６８０×４３２０）解像度または
それ以上の解像度で表示を行うことができるハードウェアが開発されている。一方で、高
解像度用の画像データは膨大となるため、高解像度の表示装置を普及させるためには、撮
像装置、記憶装置、通信装置などの周辺技術を整える必要もある。
また、表示装置で適切な表示を行うためには、画像データを表示装置の解像度に合わせる
必要がある。例えば、表示装置の解像度が８Ｋ４Ｋであって画像データが４Ｋ２Ｋ（画素
数：３８４０×２１６０）用である場合は、データ数を４倍に変換しなければ全画面表示
をすることができない。逆に、表示装置の解像度が４Ｋ２Ｋであって画像データが８Ｋ４
Ｋ用である場合は、データ数を１／４に変換する必要がある。
このようなデータ数の変換には専用の回路が必要となり、消費電力が高くなってしまう問
題がある。画像データは変換せずに表示装置の画素に入力できることが好ましい。
また、高解像度用の画像データを生成する技術として、アップコンバートがある。アップ
コンバートを行うことで、低解像度用の画像を疑似的に高解像度用の画像に変換すること
ができる。
ただし、アップコンバートを行う機器では、膨大な画像データを解析して新たな画像デー
タを生成するため、回路規模や消費電力が大きくなる問題がある。また、リアルタイムで
の処理が追いつかず、表示の遅延が生じることもある。
アップコンバートは、このような問題を有するが、例えば、アップコンバートに関わる機
能を複数の機器に分散させることで、消費電力や遅延などの問題を緩和できる可能性があ
る。
したがって、本発明の一態様では、画像データを変換せずに適切な表示が行える表示装置
を提供することを目的の一つとする。または、画像処理を行うことができる表示装置を提
供することを目的の一つとする。または、アップコンバート動作が行える表示装置を提供
することを目的の一つとする。または、二つの画像を重ねて表示できる表示装置を提供す
ることを目的の一つとする。
または、低消費電力の表示装置を提供することを目的の一つとする。または、信頼性の高
い表示装置を提供することを目的の一つとする。または、新規な表示装置などを提供する
ことを目的の一つとする。または、上記表示装置の駆動方法を提供することを目的の一つ
とする。または、新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、画像データを変換せずに適切な表示が行える表示装置に関する。また
は、画像処理を行うことができる表示装置に関する。
本発明の一態様は、第１のトランジスタと、第１の回路乃至第４の回路を有する表示装置
であって、第１の回路乃至第４の回路のそれぞれは、第２のトランジスタと、第１の容量
素子と、回路ブロックと、を有し、第２のトランジスタのソースまたはドレインの一方は
、第１の容量素子の一方の電極と電気的に接続され、第１の容量素子の一方の電極は、回
路ブロックと電気的に接続され、第１の容量素子の他方の電極は、第１のトランジスタの
ソースまたはドレインの一方と電気的に接続されている表示装置である。
第２のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、
Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と
、を有することが好ましい。
第１の回路が有する第２のトランジスタのゲートと、第２の回路が有する第２のトランジ
スタのゲートを電気的に接続し、第３の回路が有する第２のトランジスタのゲートと、第
４の回路が有する第２のトランジスタのゲートを電気的に接続することができる。
また、第１の回路が有する第２のトランジスタのソースまたはドレインの他方と、第３の
回路が有する第２のトランジスタのソースまたはドレインの他方を電気的に接続し、第２
の回路が有する第２のトランジスタのソースまたはドレインの他方と、第４の回路が有す
る第２のトランジスタのソースまたはドレインの他方を電気的に接続することができる。
第１の回路乃至第４の回路のそれぞれは、マトリクス状に配置された画素の機能を有し、
第１の回路は、ｎ行ｉ列目（ｎ、ｉは自然数）に配置し、第２の回路は、ｎ行（ｉ＋ｘ）
列目（ｘは自然数）に配置し、第３の回路は、（ｎ＋１）行ｉ列目に配置し、第４の回路
は、（ｎ＋１）行（ｉ＋ｘ）列目に配置することができる。
回路ブロックは、第３のトランジスタと、第４のトランジスタと、第２の容量素子と、有
機ＥＬ素子と、を有し、有機ＥＬ素子の一方の電極は、第４のトランジスタのソースまた
はドレインの一方と電気的に接続され、第４のトランジスタのソースまたはドレインの他
方は、第２の容量素子の一方の電極と電気的に接続され、第２の容量素子の一方の電極は
、第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第３のトラン
ジスタのゲートは、第２の容量素子の他方の電極と電気的に接続され、第２の容量素子の
他方の電極は、第１の容量素子の一方の電極と電気的に接続されている構成とすることが
できる。
上記構成において、さらに第５のトランジスタと、第５の回路と、を有し、第５のトラン
ジスタのソースまたはドレインの一方は、第４のトランジスタのソースまたはドレインの
他方と電気的に接続され、第５のトランジスタのソースまたはドレインの他方は、第５の
回路と電気的に接続されている構成としてもよい。
第５の回路は、定電位を供給する機能を有することができる。または、電流値を読み取る
機能および補正データを生成する機能を有することができる。
また、回路ブロックは、第６のトランジスタと、第３の容量素子と、液晶素子と、を有し
、液晶素子の一方の電極は、容量素子の一方の電極と電気的に接続され、容量素子の一方
の電極は、第６のトランジスタのソースまたはドレインの一方と電気的に接続され、第６
のトランジスタのソースまたはドレインの他方は、第１の容量素子の一方の電極と電気的
に接続されている構成としてもよい。
第６のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、
Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と
、を有することが好ましい。
また、本発明の他の一態様は、第１のトランジスタと、第１の回路と、第２の回路と、第
３の回路と、第１の配線と、第２の配線と、第３の配線と、を有する表示装置であって、
第１の回路乃至第３の回路のそれぞれは、第２のトランジスタと、第１の容量素子と、表
示素子と、を有し、第２のトランジスタのソースまたはドレインの一方は、第１の容量素
子の一方の電極と電気的に接続され、第１の容量素子の一方の電極は、表示素子と電気的
に接続され、第１の回路乃至第３の回路は、一方向に順に隣り合うように配置され、第１
の回路と第２の回路との間には、第１の配線が設けられ、第２の回路と第３の回路との間
には、第２の配線および第３の配線が設けられ、第１の配線は、第２の回路が有する第２
のトランジスタのソースまたはドレインの他方と電気的に接続され、第２の配線は、第３
の回路が有する第２のトランジスタのソースまたはドレインの他方と電気的に接続され、
第３の配線は、第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
第１のトランジスタのソースまたはドレインの他方は、第１の回路乃至第３の回路のいず
れかが有する第１の容量素子の他方の電極と電気的に接続する表示装置である。
また、本発明の他の一態様は、第１のトランジスタと、第１の回路と、第２の回路と、第
３の回路と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、を有する表示
装置であって、第１の回路乃至第３の回路のそれぞれは、第２のトランジスタと、第１の
容量素子と、第２の容量素子と、表示素子と、を有し、第２のトランジスタのソースまた
はドレインの一方は、第１の容量素子の一方の電極と電気的に接続され、第１の容量素子
の一方の電極は、第２の容量素子の一方の電極と電気的に接続され、第２の容量素子の一
方の電極は、表示素子と電気的に接続され、第１の回路乃至第３の回路は、一方向に順に
隣り合うように配置され、第１の回路と第２の回路との間には、第１の配線および第２の
配線が設けられ、第２の回路と第３の回路との間には、第３の配線および第４の配線が設
けられ、第１の配線は、第２の回路が有する第２のトランジスタのソースまたはドレイン
の他方と電気的に接続され、第２の配線は、第１の回路が有する第２の容量素子の他方と
電気的に接続され、第２の配線は、第２の回路が有する第２の容量素子の他方と電気的に
接続され、第３の配線は、第３の回路が有する第２のトランジスタのソースまたはドレイ
ンの他方と電気的に接続され、第４の配線は、第１のトランジスタのソースまたはドレイ
ンの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第
１の回路乃至第３の回路のいずれかが有する第１の容量素子の他方の電極と電気的に接続
する表示装置である。
本発明の一態様を用いることで、画像データを変換せずに適切な表示が行える表示装置を
提供することができる。または、画像処理を行うことができる表示装置を提供することが
できる。または、アップコンバート動作が行える表示装置を提供することができる。また
は、二つの画像を重ねて表示できる表示装置を提供することができる。
または、低消費電力の表示装置を提供することができる。または、信頼性の高い表示装置
を提供することができる。または、新規な表示装置などを提供することができる。または
、上記表示装置の駆動方法を提供することができる。または、新規な半導体装置などを提
供することができる。
画素回路を説明する図。 画素回路の動作を説明するタイミングチャート。 アップコンバートを説明する図。 回路ブロックを説明する図。 回路ブロックを説明する図。 画素回路を説明する図。 表示装置を説明するブロック図。 ニューラルネットワークの構成例を説明する図。 表示装置を説明するブロック図。 シミュレーションに用いる画素の構成を説明する図。 シミュレーションの結果を説明する図。 シミュレーションの結果を説明する図。 シミュレーションの結果を説明する図。 画素の構成を説明する図。 画素の構成を説明する図。 表示装置を説明する図。 タッチパネルを説明する図。 表示装置を説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
本発明の一態様は、高解像度用および低解像度用の二つの画像データに対して、アップコ
ンバートまたはダウンコンバートすることなく適切な表示が可能な表示装置である。高解
像度で表示する場合は、第１のデータ線および各画素が有する第１のトランジスタを経路
して、各画素に個別のデータを供給する。低解像度で表示する場合は、第２のデータ線お
よび複数の画素と電気的に接続する第２のトランジスタを経路して当該複数の画素に同一
のデータを供給する。
表示対象の画像データが複数であり、対応する解像度が異なる場合に、上記のように画像
データの供給経路を切り替えることで、アップコンバートまたはダウンコンバートするこ
となく表示が可能となる。
ここで、高解像度用の画像データとは、例えば、８Ｋ４Ｋ（画素数：７６８０×４３２０
）に対応するデータに相当する。また、低解像度用の画像データとは、例えば、４Ｋ２Ｋ
（画素数：３８４０×２１６０）に対応する情報量を有するデータに相当する。すなわち
、高解像度用画像データと低解像度用画像データの有効なデータ数（有効な画素数に対応
）の比率は４：１であることを前提とする。
なお、データ数（画素数）の比率が４：１であれば、上記の例に限らず、高解像度用の画
像データが４Ｋ２Ｋに対応するデータ、低解像度用の画像データがＦｕｌｌＨＤ（画素数
：１９２０×１０８０）に対応するデータであってもよい。または、高解像度用の画像デ
ータが１６Ｋ８Ｋ（画素数：１５３６０×８６４０）に対応するデータ、低解像度用の画
像データが８Ｋ４Ｋに対応するデータであってもよい。
各画素には記憶ノードが設けられ、当該記憶ノードに第１のデータを保持することができ
る。第１のデータは外部機器にて生成され、各画素に書き込むことができる。第１のデー
タは容量結合によって第２のデータに付加され、表示素子に供給することができる。また
は、当該記憶ノードに第２のデータを書き込んだ後に第１のデータを容量結合で付加する
こともできる。
したがって、表示素子では補正された画像を表示することができる。当該補正によって、
上述した低解像度の表示を行う場合であっても画素内で画像のアップコンバートを行うこ
とができる。または、表示領域における一部または全体の画像を補正し、広ダイナミック
レンジの表示を行うことができる。または、第１のデータおよび第２のデータとして異な
る画像データを用いることで、任意の画像を重ねあわせて表示することができる。
図１は、本発明の一態様の表示装置におけるマトリクス状に配置された画素アレイの一部
（４画素分）を表す図である。一つの画素１０には、トランジスタ１０２と、容量素子１
０３と、回路ブロック１１０が設けられる。回路ブロック１１０は、トランジスタ、容量
素子、および表示素子などを有することができ、詳細は後述する。なお、符号に付記する
括弧内のｎ、ｍは特定の行、ｉ、ｊは特定の列を表す。
画素１０のそれぞれはマトリクス状に配置され、ｎ行ｉ列目（ｎ、ｉは１以上の自然数）
、ｎ行（ｉ＋ｘ）列目（ｘは１以上の自然数）、（ｎ＋１）行ｉ列目および（ｎ＋１）行
（ｉ＋ｘ）列目に配置することができる。なお、図１では、ｘ＝１のときの配置を示して
いる。
また、画素アレイには、４つの画素１０と電気的に接続されるトランジスタ１０１が設け
られる。トランジスタ１０１は、画素１０とは異なる配置で、ｍ行ｊ列目（ｍ、ｊは１以
上の自然数）に配置される。ここで、第ｍ行は第ｎ行と第ｎ＋１行との間に設けられるこ
とが好ましい。また、第Ｊ列は第ｉ列と第（ｉ＋ｘ）列との間に設けられることが好まし
い。なお、トランジスタ１０１は、各画素１０の要素であって、各画素で共有していると
もいえる。
トランジスタ１０２のソースまたはドレインの一方は、容量素子１０３の一方の電極と電
気的に接続される。容量素子１０３の一方の電極は、回路ブロック１１０と電気的に接続
される。容量素子１０３の他方の電極は、トランジスタ１０１のソースまたはドレインの
一方と電気的に接続される。
ここで、トランジスタ１０２のソースまたはドレインの一方、容量素子１０３の一方の電
極、および回路ブロックが接続される配線をノードＮＭとする。なお、ノードＮＭと接続
する回路ブロック１１０の要素は、ノードＮＭをフローティングにすることができる。
トランジスタ１０２のゲートは、配線１２１と電気的に接続される。トランジスタ１０１
のゲートは、配線１２２と電気的に接続される。トランジスタ１０２のソースまたはドレ
インの他方は、配線１２４と電気的に接続される。トランジスタ１０１のソースまたはド
レインの他方は、配線１２５と電気的に接続される。
配線１２１、１２２は、トランジスタの動作を制御するための信号線としての機能を有す
ることができる。配線１２４、１２５は、画像データまたは補正データを供給する信号線
としての機能を有することができる。また、配線１２４は、ノードＮＭにデータを書き込
むための信号線ともいえる。
ノードＮＭは記憶ノードであり、トランジスタ１０２を導通させることで、配線１２４に
供給されたデータをノードＮＭに書き込むことができる。トランジスタ１０２に極めてオ
フ電流の低いトランジスタを用いることで、ノードＮＭの電位を長時間保持することがで
きる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジ
スタ（以下、ＯＳトランジスタ）を用いることができる。
なお、トランジスタ１０２だけでなく、画素を構成するその他のトランジスタにＯＳトラ
ンジスタを適用してもよい。また、トランジスタ１０２にＳｉをチャネル形成領域に有す
るトランジスタ（以下、Ｓｉトランジスタ）を適用してもよい。または、ＯＳトランジス
タと、Ｓｉトランジスタの両方を用いてもよい。なお、上記Ｓｉトランジスタとしては、
アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリ
シリコン、単結晶シリコン）を有するトランジスタなどが挙げられる。
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ま
しくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができ
る。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ
－ＯＳまたはＣＡＣ－ＯＳなどを用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する
原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ－ＯＳは
、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
ＯＳトランジスタはエネルギーギャップが大きいため、極めて低いオフ電流特性を示す。
また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル
効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、信頼性の高い回路を形
成することができる。
ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム
、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム
、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記され
る膜とすることができる。
半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化
物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ
、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の
原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ
：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．
１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：
１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタ
リングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キ
ャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに
好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さら
に好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキャリア密
度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または
実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は、欠陥準位密度が低く、
安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥
密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし
い。
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が
含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコ
ンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生
成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半
導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法によ
り得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａ
ｔｏｍｓ／ｃｍ３以下にする。
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が
生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半
導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層におけ
る窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／
ｃｍ３以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向
した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉ
ｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非
晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡ
Ｃ－ＯＳは最も欠陥準位密度が低い。
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない
。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さな
い。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ
－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合
膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層
構造を有する場合がある。
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃ
ｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以
下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構
成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が
偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ
以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状
ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ
トリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲ
ルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、
タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含
まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）
とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする
。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、および
Ｚ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状とな
り、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した
構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場
合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（
１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、
ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇ
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観
察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれ
モザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、
結晶構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成
することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれた
いずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素
ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ま
しくは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひ
とつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域
のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を
照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該
リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ－
ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎ
ｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ
線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域
と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合
している構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧ
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎ
ＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界
効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性
と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用す
ることにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現するこ
とができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ－ＯＳは
、様々な半導体装置の構成材料として適している。
まず、図２（Ａ１）、（Ａ２）に示すタイミングチャートを用いて、それぞれの画素１０
に異なるデータを書き込む動作の一例を説明する。当該動作は、例えば、画素数が８Ｋ４
Ｋに対応した表示装置であって、高解像度用の画像データ（８Ｋ４Ｋデータ）を入力する
場合に相当する。なお、説明は一つの画素１０について行うが、その他の画素１０も同様
の動作を適用できる。
以下の説明においては、高電位を“Ｈ”、低電位を“Ｌ”、高電位と低電位の間の特定の
電位を“Ｍ”、で表す。なお、“Ｍ”としては、例えば０ＶやＧＮＤなどの基準電位とす
ることができるが、他の電位であってもよい。また、高解像度用の画像データを“ＶｓＨ
”、高解像度用の補正データを“Ｖｐ１”とする。なお、“ＶｓＨ”は任意の第１のデー
タ、“Ｖｐ１”は任意の第２のデータということもできる。
まず、図２（Ａ１）を用いて画像データ（ＶｓＨ）をノードＮＭに書き込む動作を説明す
る。なお、ここでは電位の分配、結合または損失において、回路の構成や動作タイミング
などに起因する詳細な変化は勘案しない。また、容量結合による電位の変化は供給側と被
供給側の容量比に依存するが、説明を明瞭にするため、ノードＮＭの容量値は十分に小さ
い値に仮定する。
時刻Ｔ１に配線１２１の電位を“Ｈ”、配線１２２の電位を“Ｈ”、配線１２４の電位を
“ＶｓＨ”、配線１２５の電位を“Ｍ”とすると、トランジスタ１０１が導通し、容量素
子１０３の他方の電極の電位は“Ｍ”となる。当該動作は、後の補正動作（容量結合動作
）を行うためのリセット動作である。
また、トランジスタ１０２が導通し、ノードＮＭに配線１２４の電位（画像データ“Ｖｓ
Ｈ”）が書き込まれる。
時刻Ｔ２に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２４の電位を
“Ｍ”、配線１２５の電位を“Ｍ”とすると、トランジスタ１０１およびトランジスタ１
０２が非導通となり、ノードＮＭに画像データ“ＶｓＨ”が保持される。
ここまでが画像データ“ＶｓＨ”の書き込み動作である。続いて、図２（Ａ２）を用いて
、画像データ“ＶｓＨ”の補正動作および回路ブロック１１０が有する表示素子での表示
動作を説明する。
図２（Ａ１）、（Ａ２）の動作は、１水平期間内で連続して行うことができる。または、
図２（Ａ１）の動作を第ｋのフレームで行い（ｋは自然数）、図２（Ａ２）の動作を第ｋ
＋１のフレームで行ってもよい。
時刻Ｔ１１に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｈ”、配線１２４の電位
を“Ｍ”、配線１２５の電位を“Ｖｐ１”とすると、トランジスタ１０１が導通し、容量
素子１０３の容量結合によりノードＮＭの電位に配線１２５の電位“Ｖｐ１”が付加され
る。ここで、“Ｖｐ１”は補正データであり、ノードＮＭは、画像データ“ＶｓＨ”に補
正データ“Ｖｐ１”が付加された電位“ＶｓＨ＋Ｖｐ１”となる。
時刻Ｔ１２に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２４の電位
を“Ｍ”、配線１２５の電位を“Ｍ”とすると、トランジスタ１０１が非導通となり、ノ
ードＮＭの電位は、“ＶｓＨ＋Ｖｐ１”に保持される。
その後、回路ブロック１１０が有する表示素子において、ノードＮＭの電位に応じた表示
動作を行う。なお、回路ブロックの構成によっては、時刻Ｔ１または時刻Ｔ１１から表示
動作を行う場合もある。
このように選択した画素で補正を行うことで、広ダイナミックレンジの画像を表示するこ
とができる。なお、補正データ“Ｖｐ１”は４画素に対して同じ値となるが、明暗の視覚
的効果を得るには十分である。また、補正を行わない場合は、時刻Ｔ１１において、配線
１２５の電位を“Ｍ”に維持すればよい。または、配線１２２の電位を“Ｌ”として、ト
ランジスタ１０１を導通させなければよい。
次に、図２（Ｂ１）、（Ｂ２）に示すタイミングチャートを用いて、４つの画素１０に同
じデータを書き込む動作を説明する。当該動作は、例えば、画素数が８Ｋ４Ｋに対応した
表示装置であって、低解像度用の画像データ（４Ｋ２Ｋデータ）を入力する場合に相当す
る。
まず、図２（Ｂ１）を用いて補正データ（Ｖｐ２）をノードＮＭに書き込む動作を説明す
る。以下では、低解像度用の画像データを“ＶｓＬ”、低解像度用の補正データを“Ｖｐ
２”とする。なお、“ＶｓＬ”は任意の第１のデータ、“Ｖｐ２”は任意の第２のデータ
ということもできる。
時刻Ｔ１に配線１２１の電位を“Ｈ”、配線１２２の電位を“Ｈ”、配線１２４の電位を
“Ｖｐ２”、配線１２５の電位を“Ｍ”とすると、トランジスタ１０１が導通し、容量素
子１０３の他方の電極の電位は“Ｍ”となる。当該動作は、後の補正動作（容量結合動作
）を行うためのリセット動作である。
また、トランジスタ１０２が導通し、ノードＮＭに配線１２４の電位（補正データ“Ｖｐ
２”）が書き込まれる。
時刻Ｔ２に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２４の電位を
“Ｍ”、配線１２５の電位を“Ｍ”とすると、トランジスタ１０１およびトランジスタ１
０２が非導通となり、ノードＮＭに画像データ“Ｖｐ２”が保持される。
ここまでが補正データ“Ｖｐ２”の書き込み動作である。続いて、図２（Ｂ２）を用いて
、画像データ“ＶｓＬ”の補正動作および回路ブロック１１０が有する表示素子での表示
動作を説明する。
図２（Ｂ１）、（Ｂ２）の動作は１水平期間内で連続して行うことができる。または、図
２（Ｂ１）の動作を第ｋのフレームで行い、図２（Ｂ２）の動作を第ｋ＋１のフレームで
行ってもよい。
時刻Ｔ１１に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｈ”、配線１２４の電位
を“Ｍ”、配線１２５の電位を“ＶｓＬ”とすると、トランジスタ１０１が導通し、容量
素子１０３の容量結合によりノードＮＭの電位に配線１２５の電位“ＶｓＬ”が付加され
る。ここで、“ＶｓＬ”は画像データであり、ノードＮＭは、補正データ“Ｖｐ２”に画
像データ“ＶｓＬ”が付加された電位“Ｖｐ２＋ＶｓＬ”となる。
時刻Ｔ１２に配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２４の電位
を“Ｍ”、配線１２５の電位を“Ｍ”とすると、トランジスタ１０１が非導通となり、ノ
ードＮＭの電位は、“Ｖｐ２＋ＶｓＬ”に保持される。
その後、回路ブロック１１０が有する表示素子において、ノードＮＭの電位に応じた表示
動作を行う。なお、回路ブロックの構成によっては、時刻Ｔ１１から表示動作を行う場合
もある。
補正データ“Ｖｐ２”としては、各画素１０に異なる値を入力することができるため、画
像データ“ＶｓＬ”は同じでも各画素１０で異なる表示を行うことができる。すなわち、
アップコンバートが可能となる。なお、補正を行わない場合は、時刻Ｔ１において、配線
１２４の電位を“Ｍ”に維持すればよい。または、時刻Ｔ１１において、配線１２５の電
位を“Ｍ”に維持すればよい。または、配線１２２の電位を“Ｌ”として、トランジスタ
１０１を導通させなければよい。補正を行わない場合は、４画素で同じ画像を表示するこ
とができる。
以上のように動作させることで、元の画像データをアップコンバートまたはダウンコンバ
ートすることなしに表示装置に入力することができ、適切な表示を行うことができる。ま
た、画像表示に適切な補正を行うことができる。
ここで、低解像度用の画像データを入力する場合のアップコンバート動作について、図３
（Ａ）、（Ｂ）を用いて説明する。
例えば、８Ｋ４Ｋの表示装置の画素数は、４Ｋ２Ｋの表示装置の画素数の４倍である。つ
まり、４Ｋ２Ｋの表示装置の１画素で表示する画像データを単純に８Ｋ４Ｋの表示装置で
表示しようとすると、水平垂直方向の４画素で同じ画像データを表示することになる。
図３（Ａ）は、アップコンバート有無の画像を説明する図である。左から、元画像（画像
データＳ１）が４Ｋ２Ｋ表示装置用の１画素に表示されている図、アップコンバート無し
で画像データＳ１が８Ｋ４Ｋ表示装置用の４画素に表示されている図、アップコンバート
有りで画像データＳ０乃至Ｓ２が８Ｋ４Ｋ表示装置用の４画素に表示されている図である
。
図３（Ａ）に示すように、アップコンバート前では４画素全てにおいて画像データＳ１が
表示されることになるが、アップコンバート後ではそれぞれの画素に画像データＳ０乃至
Ｓ２が適用され、解像度を向上することができる。
図３（Ｂ）は、画素１０におけるアップコンバート動作を説明する図である。画素１０で
は、前述したように画像データに任意の補正データを付加することができる。したがって
、元の画像データＳ１は、そのまま各画素に供給する。
また、各画素には、補正データとしてＷ１乃至Ｗ３を供給する。ここで、Ｗ１乃至Ｗ３を
生成する方法は限定されない。補正データの生成は、外部機器を用いてリアルタイムで行
ってもよいし、記録媒体に保存されている補正データを読み出して画像データＳ１と同期
させてもよい。
そして、前述した画素１０の動作を行うことにより、各画素に供給された画像データＳ１
に各補正データ（Ｗ１、Ｗ２、またはＷ３）が付加され、新しい画像データＳ０乃至Ｓ２
が生成される。したがって、元の画像データＳ１をアップコンバートした表示を行うこと
ができる。
従来の外部補正によるアップコンバートでは、新しい画像データそのものを生成するため
、外部機器の負荷が大きかった。一方で、上述した本発明の一態様では、供給する画像デ
ータは変化させず、補正データを供給した画素で新たな画像データを生成するため、外部
機器の負担を小さくすることができる。また、新たな画像データを画素で生成するための
動作は少ないステップで行うことができ、画素数が多く水平期間の短い表示装置でも対応
することができる。
なお、上記ではアップコンバートを例として説明したが、当該動作は二つの画像データを
足し合わせて表示する動作全般に適用することができる。例えば、ある画像に対して文字
画像を重ねて表示する動作に適用してもよい。また、異なる画像を重ねあわせる動作に適
用してもよい。
図４（Ａ）乃至（Ｃ）は、回路ブロック１１０に適用でき、表示素子としてＥＬ素子を含
む構成の例である。
図４（Ａ）に示す構成は、トランジスタ１１１と、容量素子１１３と、ＥＬ素子１１４を
有する。トランジスタ１１１のソースまたはドレインの一方は、ＥＬ素子１１４の一方の
電極と電気的に接続される。ＥＬ素子１１４の一方の電極は、容量素子１１３の一方の電
極と電気的に接続される。容量素子１１３の他方の電極は、トランジスタ１１１のゲート
と電気的に接続される。トランジスタ１１１のゲートはノードＮＭに電気的に接続される
。
トランジスタ１１１のソースまたはドレインの他方は、配線１２８と電気的に接続される
。ＥＬ素子１１４の他方の電極は、配線１２９と電気的に接続される。配線１２８、１２
９は電源を供給する機能を有する。例えば、配線１２８は、高電位電源を供給することが
できる。また、配線１２９は、低電位電源を供給することができる。
当該構成では、ノードＮＭの電位がトランジスタ１１１のしきい値電圧以上になったとき
にＥＬ素子１１４に電流が流れる。したがって、図２（Ａ１）、（Ｂ１）に示すタイミン
グチャートの時刻Ｔ１の段階でＥＬ素子１１４の発光が始まる場合があり、補正を伴わな
い動作に用いることが好ましい。
図４（Ｂ）は、図４（Ａ）の構成にトランジスタ１１２を付加した構成である。トランジ
スタ１１２のソースまたはドレインの一方は、トランジスタ１１１のソースまたはドレイ
ンの一方と電気的に接続される。トランジスタ１１２のソースまたはドレインの他方は、
ＥＬ素子１１４と電気的に接続される。トランジスタ１１２のゲートは、配線１２６と電
気的に接続される。配線１２６は、トランジスタ１１２の導通を制御する信号線としての
機能を有することができる。
当該構成では、ノードＮＭの電位によらず、トランジスタ１１２の導通に伴ってＥＬ素子
１１４に電流が流れる。したがって、図２（Ａ２）、（Ｂ２）に示すタイミングチャート
の時刻Ｔ１２以降にＥＬ素子１１４の発光を開始することができ、補正を伴う動作に適し
ている。
図４（Ｃ）は、図４（Ｂ）の構成にトランジスタ１１５を付加した構成である。トランジ
スタ１１５のソースまたはドレインの一方は、トランジスタ１１１のソースまたはドレイ
ンの一方と電気的に接続される。トランジスタ１１５のソースまたはドレインの他方は、
配線１３０と電気的に接続される。トランジスタ１１５のゲートは、配線１３１と電気的
に接続される。配線１３１は、トランジスタ１１５の導通を制御する信号線としての機能
を有することができる。なお、トランジスタ１１５のゲートは、配線１２２と電気的に接
続してもよい。
配線１３０は回路１２０と接続することができ、トランジスタ１１１の電気特性を取得す
るためのモニタ線としての機能を有する。また、配線１３０からトランジスタ１１５を介
してトランジスタ１１１のソースまたはドレインの一方に特定の電位を供給することによ
り、画像データの書き込みを安定化させることもできる。
配線１３０をモニタ線として機能させる場合、前述した補正データ（Ｖｐ２）として、ト
ランジスタ１１１のしきい値電圧を補正する電位を回路１２０で生成することができる。
図５（Ａ）乃至（Ｃ）は、回路ブロック１１０に適用でき、表示素子として液晶素子を含
む構成の例である。
図５（Ａ）に示す構成は、容量素子１１６および液晶素子１１７を有する。液晶素子１１
７の一方の電極は、容量素子１１６の一方の電極と電気的に接続される。容量素子１１６
の一方の電極は、ノードＮＭに電気的に接続される。
容量素子１１６の他方の電極は、配線１３２と電気的に接続される。液晶素子１１７の他
方の電極は、配線１３３と電気的に接続される。配線１３２、１３３は電源を供給する機
能を有する。例えば、配線１３２、１３３は、ＧＮＤや０Ｖなどの基準電位や任意の電位
を供給することができる。
当該構成では、ノードＮＭの電位が液晶素子１１７の動作しきい値以上になったときに液
晶素子１１７の動作が開始される。したがって、図２（Ａ１）、（Ｂ１）に示すタイミン
グチャートの時刻Ｔ１の段階で表示動作が始まる場合があり、補正を伴わない動作に用い
ることが好ましい。ただし、透過型液晶表示装置の場合は、図２（Ａ２）、（Ｂ２）に示
す時刻Ｔ１２までバックライトを消灯するなどの動作を併用することで、不必要な表示動
作が行われても視認を防止することができる。
図５（Ｂ）は、図５（Ａ）の構成にトランジスタ１１８を付加した構成である。トランジ
スタ１１８のソースまたはドレインの一方は、容量素子１１６の一方の電極と電気的に接
続される。トランジスタ１１８のソースまたはドレインの他方は、ノードＮＭと電気的に
接続される。トランジスタ１１８のゲートは、配線１２６と電気的に接続される。配線１
２６は、トランジスタ１１８の導通を制御する信号線としての機能を有することができる
。
当該構成では、トランジスタ１１８の導通に伴って液晶素子１１７にノードＮＭの電位が
印加される。したがって、図２（Ａ２）、（Ｂ２）に示すタイミングチャートの時刻Ｔ１
２以降に液晶素子の動作を開始することができ、補正を伴う動作に適している。
なお、トランジスタ１１８が非導通の状態では容量素子１１６および液晶素子１１７に供
給された電位が保持され続けるため、画像データを書き換える前に容量素子１１６および
液晶素子１１７に供給された電位をリセットすることが好ましい。当該リセットは、例え
ば、配線１２４にリセット電位を供給し、トランジスタ１０２およびトランジスタ１１８
を同時に導通させればよい。
図５（Ｃ）は、図５（Ｂ）の構成にトランジスタ１１９を付加した構成である。トランジ
スタ１１９のソースまたはドレインの一方は、液晶素子１１７の一方の電極と電気的に接
続される。トランジスタ１１９のソースまたはドレインの他方は、配線１３０と電気的に
接続される。トランジスタ１１９のゲートは配線１３１と電気的に接続される。配線１３
１はトランジスタ１１９の導通を制御する信号線としての機能を有することができる。な
お、トランジスタ１１９のゲートは、配線１２２と電気的に接続してもよい。
配線１３０と電気的に接続される回路１２０は、前述した図４（Ｃ）の説明と同様である
ほか、容量素子１１６および液晶素子１１７に供給された電位をリセットする機能を有し
ていてもよい。
また、図６（Ａ）、（Ｂ）に示すようにトランジスタ１０１、１０２は、バックゲートを
設けた構成であってもよい。図６（Ａ）は、バックゲートがフロントゲートと電気的に接
続された構成を示しており、オン電流を高める効果を有する。図６（Ｂ）は、バックゲー
トが定電位を供給できる配線１３４と電気的に接続された構成を示しており、トランジス
タのしきい値電圧を制御することができる。なお、図４（Ａ）乃至（Ｃ）および図５（Ａ
）乃至（Ｃ）に示す回路ブロック１１０が有するトランジスタにもバックゲートを設けて
もよい。
図７は、本発明の一態様の表示装置のブロック図の一例である。当該表示装置は、画素１
０がマトリクス状に設けられた画素アレイ１１と、ロードライバ１２、１３と、カラムド
ライバ１４、１５と、回路１６と、選択回路１７、１８を有する。
ロードライバ１２、１３およびカラムドライバ１４、１５には、例えばシフトレジスタ回
路やデコーダ回路などを用いることができる。回路１６は、補正データを生成する機能を
有する。なお、回路１６は、補正データを生成するための外部機器ということもできる。
ロードライバ１２は配線１２１と電気的に接続され、トランジスタ１０２の導通を制御す
ることができる。ロードライバ１３は配線１２２と電気的に接続され、トランジスタ１０
１の導通を制御することができる。また、カラムドライバ１４は配線１２４と電気的に接
続され、カラムドライバ１５は配線１２５と電気的に接続される。
回路１６には、高解像度用の画像データ“ＶｓＨ”（例えば、８Ｋ４Ｋデータ）または低
解像度用の画像データ“ＶｓＬ”（例えば、４Ｋ２Ｋデータ）が介して入力される。画像
データ“ＶｓＨ”が入力されたとき、補正データ“Ｖｐ１”が生成され、選択回路１８を
介してカラムドライバ１５に出力される。画像データ“ＶｓＬ”が入力されたとき、補正
データ“Ｖｐ２”が生成され、選択回路１７を介してカラムドライバ１４に出力される。
なお、画像データ“ＶｓＨ”は、選択回路１７を介してカラムドライバ１４に入力するこ
とができる。画像データ“ＶｓＬ”は、選択回路１８を介してカラムドライバ１５に入力
することができる。また、補正データＶｐ１および補正データＶｐ２を外部から入力する
場合は、選択回路１７または選択回路１８を介してカラムドライバ１４またはカラムドラ
イバ１５に入力することができる。
回路１６は、ニューラルネットワークを有していてもよい。例えば、膨大な画像を教師デ
ータとして学習したディープニューラルネットワークを用いることで、精度の高い補正デ
ータを生成することができる。
図８（Ａ）に示すように、ニューラルネットワークＮＮは入力層ＩＬ、出力層ＯＬ、中間
層（隠れ層）ＨＬによって構成することができる。入力層ＩＬ、出力層ＯＬ、中間層ＨＬ
はそれぞれ、１または複数のニューロン（ユニット）を有する。なお、中間層ＨＬは１層
であってもよいし２層以上であってもよい。２層以上の中間層ＨＬを有するニューラルネ
ットワークはＤＮＮ（ディープニューラルネットワーク）と呼ぶこともでき、ディープニ
ューラルネットワークを用いた学習は深層学習と呼ぶこともできる。
入力層ＩＬの各ニューロンには入力データが入力され、中間層ＨＬの各ニューロンには前
層または後層のニューロンの出力信号が入力され、出力層ＯＬの各ニューロンには前層の
ニューロンの出力信号が入力される。なお、各ニューロンは、前後の層の全てのニューロ
ンと結合されていてもよいし（全結合）、一部のニューロンと結合されていてもよい。
図８（Ｂ）に、ニューロンによる演算の例を示す。ここでは、ニューロンＮと、ニューロ
ンＮに信号を出力する前層の２つのニューロンを示している。ニューロンＮには、前層の
ニューロンの出力ｘ１と、前層のニューロンの出力ｘ２が入力される。そして、ニューロ
ンＮにおいて、出力ｘ１と重みｗ１の乗算結果（ｘ１ｗ１）と出力ｘ２と重みｗ２の乗算
結果（ｘ２ｗ２）の総和ｘ１ｗ１＋ｘ２ｗ２が計算された後、必要に応じてバイアスｂが
加算され、値ａ＝ｘ１ｗ１＋ｘ２ｗ２＋ｂが得られる。そして、値ａは活性化関数ｈによ
って変換され、ニューロンＮから出力信号ｙ＝ｈ（ａ）が出力される。
このように、ニューロンによる演算には、前層のニューロンの出力と重みの積を足し合わ
せる演算、すなわち積和演算が含まれる（上記のｘ１ｗ１＋ｘ２ｗ２）。この積和演算は
、プログラムを用いてソフトウェア上で行ってもよいし、ハードウェアによって行われて
もよい。積和演算をハードウェアによって行う場合は、積和演算回路を用いることができ
る。この積和演算回路としては、デジタル回路を用いてもよいし、アナログ回路を用いて
もよい。
積和演算回路は、Ｓｉトランジスタによって構成してもよいし、ＯＳトランジスタによっ
て構成してもよい。特に、ＯＳトランジスタはオフ電流が極めて小さいため、積和演算回
路のアナログメモリを構成するトランジスタとして好適である。なお、Ｓｉトランジスタ
とＯＳトランジスタの両方を用いて積和演算回路を構成してもよい。
また、図９に示すようにロードライバ１３の機能をロードライバ１２に統合してもよい。
また、カラムドライバ１５の機能をカラムドライバ１４に統合してもよい。このとき、補
正データおよび画像データ、ならびに回路１６の出力データは選択回路１９に入力され、
適切なタイミングでいずれかのデータがカラムドライバ１４に出力される。
ロードライバ１２は、例えば、シフトレジスタ２０およびバッファ回路２１を組み合わせ
た構成とすることができる。バッファ回路２１の導通を制御することにより、選択的に配
線１２１または配線１２２にデータを出力することができる。また、カラムドライバ１４
は、例えば、シフトレジスタ２２および選択回路２３を組み合わせた構成とすることがで
きる。選択回路２３により、選択的に配線１２４または配線１２５にデータを出力するこ
とができる。
図７に示す構成では、画像データの解像度別に使用するドライバが異なる。したがって、
例えば低解像度で補正なしの表示動作を行う場合は、ロードライバ１３とカラムドライバ
１５で動作させることができ、ロードライバ１２とカラムドライバ１４の動作を停止させ
ることができる。また、使用する配線１２２、１２５のそれぞれは、使用しない配線１２
１、１２４の半数であり、データの充放電に費やされる電力も削減することができる。ま
た、図８に示す構成では、同様の表示動作を行う場合に、ドライバの出力段を半数にする
ことによって電力を削減することができる。
次に、図１に示す画素アレイに図４（Ａ）に示す回路ブロックを適用した構成（図１０参
照）のシミュレーション結果を説明する。パラメータは以下の通りであり、トランジスタ
サイズはＬ／Ｗ＝６μｍ／６μｍ（トランジスタ１０２）、Ｌ／Ｗ＝４μｍ／４μｍ（そ
の他のトランジスタ）、容量素子１０３の容量値１５０ｆＦ、容量素子１１３の容量値５
０ｆＦ、ＥＬ素子１１４はＦＮダイオードモデル、配線１２８はアノード電位として＋１
０Ｖ、配線１２９はカソード電位として－５Ｖとした。なお、回路シミュレーションソフ
トウェアにはＳＰＩＣＥを用いた。
図１１（Ａ）乃至（Ｃ）は、高解像度の表示（補正なし）を検証するシミュレーション結
果である。図１１（Ａ）は、検証に用いたタイミングチャートである。図１１（Ａ）にお
ける時刻Ｔ１乃至Ｔ２でトランジスタ１０２を導通させることにより、配線１２４から画
像データ（ＶＤＡＴＡ）の書き込みを行う。
図１１（Ｂ）は、画像データ（ＶＤＡＴＡ）に対してＥＬ素子１１４が流す電流（ＩＬＥ
Ｄ）をシミュレーションした結果である。図１１（Ｂ）は一つの画素におけるシミュレー
ション結果であるが、いずれの画素（ｐｉｘ１乃至ｐｉｘ４）でも階調表示できることが
確認されている。
また、図１１（Ｃ）は、画像データ（ＶＤＡＴＡ）に対するノードＮＭの電位（ＶＮＭ）
の変化をシミュレーションした結果である。いずれの画素でもノードＮＭの電位（ＶＮＭ
）が画像データ“ＶＤＡＴＡ”と比例することが確認されている。
すなわち、配線１２４から供給する高解像度用の画像データ（ＶＤＡＴＡ）を表示できる
ことが確認された。
図１２（Ａ）乃至（Ｃ）は、低解像度の表示（補正なし）を検証するシミュレーション結
果である。図１２（Ａ）、（Ｂ）は、検証に用いたタイミングチャートである。まず、図
１２（Ａ）における時刻Ｔ１乃至Ｔ２でノードＮＭの電位をリセットする。その後、図１
２（Ｂ）に示す時刻Ｔ３乃至Ｔ４において、トランジスタ１０１を導通させることにより
配線１２５から画像データ（ＶＤＡＴＡ）の書き込みを行う。
図１２（Ｃ）は、画像データ（ＶＤＡＴＡ）に対してＥＬ素子１１４が流す電流（ＩＬＥ
Ｄ）をシミュレーションした結果である。図１２（Ｂ）は、一つの画素におけるシミュレ
ーション結果であるが、いずれの画素（ｐｉｘ１乃至ｐｉｘ４）でも階調表示できること
が確認されている。
また、図１２（Ｄ）は、画像データ（ＶＤＡＴＡ）に対するノードＮＭの電位（ＶＮＭ）
の変化をシミュレーションした結果である。いずれの画素でもノードＮＭの電位（ＶＮＭ
）が画像データ（ＶＤＡＴＡ）と比例することが確認されている。
すなわち、配線１２５から供給する低解像度用の画像データ（ＶＤＡＴＡ）を表示できる
ことが確認された。
図１３（Ａ）乃至（Ｃ）は、低解像度の表示（補正あり）を検証するシミュレーション結
果である。図１３（Ａ）、（Ｂ）は、検証に用いたタイミングチャートである。まず、図
１３（Ａ）における時刻Ｔ１乃至Ｔ２でノードＮＭに配線１２４から補正データ（Ｖｐ）
を書き込む。その後、図１３（Ｂ）に示す時刻Ｔ３乃至Ｔ４において、トランジスタ１０
１を導通させることにより配線１２５から画像データ（ＶＤＡＴＡ）の書き込みを行う。
図１３（Ｃ）は、画像データに対してＥＬ素子１１４が流す電流（ＩＬＥＤ）を補正デー
タ毎にシミュレーションした結果である。補正データ（Ｖｐ）として１Ｖ乃至８Ｖを書き
込み、画像データ（ＶＤＡＴＡ）と結合させたいずれの場合においても階調表示できるこ
とが確認されている。
また、図１３（Ｄ）は、画像データ（ＶＤＡＴＡ）に対するノードＮＭの電位（ＶＮＭ）
の変化を補正データ（Ｖｐ）ごとにシミュレーションした結果である。補正データ（Ｖｐ
）として１Ｖ乃至８Ｖを書き込み、画像データ（ＶＤＡＴＡ）と結合させたいずれの場合
においてもノードＮＭの電位（ＶＮＭ）が画像データ（ＶＤＡＴＡ）＋補正データ（Ｖｐ
）と比例することが確認されている。
すなわち、配線１２４から供給する補正データ（Ｖｐ）に配線１２５から供給する低解像
度用の画像データ（ＶＤＡＴＡ）を結合させて表示できることが確認された。
図１４は、本発明の一態様の画素をカラー表示が行えるＥＬ表示装置に適用した場合の一
例である。一般的にカラー表示が行える表示装置の画素は、Ｒ（赤）、Ｇ（緑）Ｂ（青）
のそれぞれの色を発する副画素の組み合わせを有する。図１４では、水平方向に並ぶ副画
素１０Ｒ、副画素１０Ｇ、副画素１０Ｂの３つの副画素が一つの画素を構成することにな
り、水平垂直方向の４画素を表している。なお、図１４では、電源線等の配線は省略して
いる。
前述したように、本発明の一態様では、トランジスタ１０１を介してマトリクス状に配置
された４画素（ここでは、同色を発する４副画素に相当）に補正データＶｐ１または画像
データＶｓＬを入力することができる。ここで、各副画素と電気的に接続する配線１２４
は列毎に設けられるが、トランジスタ１０１と電気的に接続される配線１２５は水平方向
の２副画素毎に設けられる。
当該構成において、例えば図１４左上の画素（ＰＩＸ１）では、副画素１０Ｒと副画素１
０Ｇとの間には配線１２４［ｉ＋１］が１本設けられ、副画素１０Ｇと副画素１０Ｂとの
間には配線１２４［ｉ＋２］および配線１２５［ｊ＋１］の２本が設けられる。そのため
、各要素のレイアウトをできるだけ密にする場合において、各副画素の間隔（同一の機能
を有する要素の間隔）を一定とすることが困難となる。
したがって、副画素１０Ｒ、副画素１０Ｇ、副画素１０Ｂと接続される画素電極をそれぞ
れ、電極２５Ｒ、２５Ｇ、２５Ｂとしたとき、図１４に示すように電極２５Ｒ、２５Ｇ、
２５Ｂを等間隔に配置する構成とすることが好ましい。なお、画素電極は各副画素の要素
ともいえるが、ここでは説明を明瞭にするために別の要素としている。当該構成はトップ
エミッション型のＥＬ表示装置、または反射型の液晶表示装置に有効である。
図１５は、本発明の一態様の画素をカラー表示が行える液晶表示装置に適用した場合の一
例である。液晶表示装置で副画素の間隔を一定とするには、例えば図１５左上の画素（Ｐ
ＩＸ２において、容量素子１１６の他方の電極が電気的に接続する配線１３２［ｊ］を副
画素１０Ｒと副画素１０Ｇとの間に設ければよい。配線１３２には、副画素１０Ｒおよび
副画素１０Ｇが有する容量素子１１６がそれぞれ電気的に接続する。なお、副画素１０Ｂ
が有する容量素子１１６は、隣接する画素の副画素１０Ｒとの間に設ける配線１３２［ｊ
＋１］と電気的に接続すればよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態２）
本実施の形態では、液晶素子を用いた表示素子の構成例と、ＥＬ素子を用いた表示装置の
構成例について説明する。なお、本実施の形態においては、実施の形態１で説明した表示
装置の要素、動作および機能の説明は省略する。
図１６（Ａ）乃至（Ｃ）は、本発明の一態様を用いることのできる表示装置の構成を示す
図である。
図１６（Ａ）において、第１の基板４００１上に設けられた表示部２１５を囲むようにし
て、シール材４００５が設けられ、表示部２１５が第１の基板４００１、シール材４００
５および第２の基板４００６によって封止されている。
表示部２１５には、実施の形態１の図７または図９に示した画素アレイ１１が設けられる
。なお、以下に説明する走査線駆動回路はロードライバ、信号線駆動回路はカラムドライ
バに相当する。
図１６（Ａ）では、走査線駆動回路２２１ａ、信号線駆動回路２３１ａ、信号線駆動回路
２３２ａ、および共通線駆動回路２４１ａは、それぞれがプリント基板４０４１上に設け
られた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶
半導体で形成されている。信号線駆動回路２３１ａおよび信号線駆動回路２３２ａは、実
施の形態１に示したカラムドライバの機能を有する。走査線駆動回路２２１ａは、実施の
形態１に示したロードライバの機能を有する。共通線駆動回路２４１ａは、実施の形態１
に示した電源を供給する配線やＶｒｅｆを供給する配線に規定の電位を供給する機能を有
する。
走査線駆動回路２２１ａ、共通線駆動回路２４１ａ、信号線駆動回路２３１ａ、および信
号線駆動回路２３２ａに与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ
ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８を介して供給される。
走査線駆動回路２２１ａおよび共通線駆動回路２４１ａが有する集積回路４０４２は、表
示部２１５に選択信号を供給する機能を有する。信号線駆動回路２３１ａおよび信号線駆
動回路２３２ａが有する集積回路４０４２は、表示部２１５に画像データを供給する機能
を有する。集積回路４０４２は、第１の基板４００１上のシール材４００５によって囲ま
れている領域とは異なる領域に実装されている。
なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディン
グ法、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法などを用いることができる
。
図１６（Ｂ）は、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａに含まれる集積
回路４０４２をＣＯＧ法により実装する例を示している。また、駆動回路の一部または全
体を表示部２１５と同じ第１の基板４００１上に一体形成して、システムオンパネルを形
成することができる。
図１６（Ｂ）では、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａを、表示部２
１５と同じ基板上に形成する例を示している。駆動回路を表示部２１５内の画素回路と同
時に形成することで、部品点数を削減することができる。よって、生産性を高めることが
できる。
また、図１６（Ｂ）では、第１の基板４００１上に設けられた表示部２１５と、走査線駆
動回路２２１ａおよび共通線駆動回路２４１ａと、を囲むようにして、シール材４００５
が設けられている。また表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路
２４１ａの上に第２の基板４００６が設けられている。よって、表示部２１５、走査線駆
動回路２２１ａ、および共通線駆動回路２４１ａは、第１の基板４００１とシール材４０
０５と第２の基板４００６とによって、表示素子と共に封止されている。
また、図１６（Ｂ）では、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを別途
形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない
。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線
駆動回路の一部を別途形成して実装しても良い。また、図１６（Ｃ）に示すように、信号
線駆動回路２３１ａおよび信号線駆動回路２３２ａを表示部２１５と同じ基板上に形成し
てもよい。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
また第１の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有し
ている。当該トランジスタとして、上記実施の形態で示したトランジスタを適用すること
ができる。
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は
同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て
同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様
に、画素回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造
が組み合わせて用いられていてもよい。
また、第２の基板４００６上には入力装置４２００を設けることができる。図１６に示す
表示装置に入力装置４２００を設けた構成はタッチパネルとして機能させることができる
。
本発明の一態様のタッチパネルが有する検知素子（センサ素子ともいう）に限定は無い。
指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを
、検知素子として適用することができる。
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方
式、光学方式、感圧方式など様々な方式を用いることができる。
本実施の形態では、静電容量方式の検知素子を有するタッチパネルを例に挙げて説明する
。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影
型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いる
と、同時多点検知が可能となるため好ましい。
本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わせ
る構成、表示素子を支持する基板および対向基板の一方または双方に検知素子を構成する
電極等を設ける構成等、様々な構成を適用することができる。
図１７（Ａ）、（Ｂ）に、タッチパネルの一例を示す。図１７（Ａ）は、タッチパネル４
２１０の斜視図である。図１７（Ｂ）は、入力装置４２００の斜視概略図である。なお、
明瞭化のため、代表的な構成要素のみを示している。
タッチパネル４２１０は、別々に作製された表示装置と検知素子とを貼り合わせた構成で
ある。
タッチパネル４２１０は、入力装置４２００と、表示装置とを有し、これらが重ねて設け
られている。
入力装置４２００は、基板４２６３、電極４２２７、電極４２２８、複数の配線４２３７
、複数の配線４２３８および複数の配線４２３９を有する。例えば、電極４２２７は配線
４２３７または配線４２３９と電気的に接続することができる。また、電極４２２８は配
線４２３９と電気的に接続することができる。ＦＰＣ４２７２ｂは、複数の配線４２３７
および複数の配線４２３８の各々と電気的に接続する。ＦＰＣ４２７２ｂにはＩＣ４２７
３ｂを設けることができる。
または、表示装置の第１の基板４００１と第２の基板４００６との間にタッチセンサを設
けてもよい。第１の基板４００１と第２の基板４００６との間にタッチセンサを設ける場
合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサ
を適用してもよい。
図１８（Ａ）および図１８（Ｂ）は、図１６（Ｂ）中でＮ１－Ｎ２の鎖線で示した部位の
断面図である。図１８（Ａ）および図１８（Ｂ）に示す表示装置は電極４０１５を有して
おり、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電
気的に接続されている。また、図１８（Ａ）および図１８（Ｂ）では、電極４０１５は、
絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線
４０１４と電気的に接続されている。
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、ト
ランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同
じ導電層で形成されている。
また、第１の基板４００１上に設けられた表示部２１５と走査線駆動回路２２１ａは、ト
ランジスタを複数有しており、図１８（Ａ）、および図１８（Ｂ）では、表示部２１５に
含まれるトランジスタ４０１０、および走査線駆動回路２２１ａに含まれるトランジスタ
４０１１を例示している。なお、図１８（Ａ）および図１８（Ｂ）では、トランジスタ４
０１０およびトランジスタ４０１１としてボトムゲート型のトランジスタを例示している
が、トップゲート型のトランジスタであってもよい。
図１８（Ａ）および図１８（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１
１上に絶縁層４１１２が設けられている。また、図１８（Ｂ）では、絶縁層４１１２上に
隔壁４５１０が形成されている。
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けら
れている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１
上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能する
ことができる。
また、図１８（Ａ）および図１８（Ｂ）に示す表示装置は、容量素子４０２０を有する。
容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４
０２１と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。そ
れぞれの電極は、絶縁層４１０３を介して重なっている。
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジ
スタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容
量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
表示部２１５に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図１８
（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。図１８（Ａ）に
おいて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０
３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜とし
て機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は
第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶
層４００８を介して重畳する。
また、スペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペー
サであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制
御するために設けられている。なお球状のスペーサを用いていても良い。
また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光
部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。
例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバッ
クライト、サイドライトなどを用いてもよい。また、上記バックライト、およびサイドラ
イトとして、マイクロＬＥＤなどを用いても良い。
図１８（Ａ）に示す表示装置では、第２の基板４００６と第２の電極層４０３１の間に、
遮光層４１３２、着色層４１３１、絶縁層４１３３が設けられている。
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含ま
れた樹脂材料などが挙げられる。遮光層および着色層の形成方法は、前述した各層の形成
方法と同様に行なえばよい。例えば、インクジェット法などで行なってもよい。
また、図１８（Ａ）および図１８（Ｂ）に示す表示装置は、絶縁層４１１１と絶縁層４１
０４を有する。絶縁層４１１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁
層を用いる。絶縁層４１１１と絶縁層４１０４でトランジスタの半導体層を挟むことで、
外部からの不純物の浸入を防ぐことができる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子（ＥＬ素子）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物
を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧より
も大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が
注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物
質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別さ
れ、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔
がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合す
ることにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る
際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素
子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質
、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ
性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法な
どの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取
り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出
（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッショ
ン）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図１８（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」とも
いう。）の一例である。表示素子である発光素子４５１３は、表示部２１５に設けられた
トランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の
電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成
に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５
１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹
脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した
曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。
発光素子４５１３の発光色は、発光層４５１１を構成する材料によって、白、赤、緑、青
、シアン、マゼンタ、または黄などとすることができる。
カラー表示を実現する方法としては、発光色が白色の発光素子４５１３と着色層を組み合
わせて行う方法と、画素毎に発光色の異なる発光素子４５１３を設ける方法がある。前者
の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に発光層４５１１
を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では
、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発光
素子４５１３にマイクロキャビティ構造を付与することにより色純度をさらに高めること
ができる。
なお、発光層４５１１は、量子ドットなどの無機化合物を有していてもよい。例えば、量
子ドットを発光層に用いることで、発光材料として機能させることもできる。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコ
ン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、
窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成
することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４
００５によって封止された空間には充填材４５１４が設けられ密封されている。このよう
に、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフ
ィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好
ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、
ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）または
ＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４
に乾燥剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常
温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることが
できる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸に
より反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すこと
ができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り
込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、
対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、お
よび電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いるこ
とができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属
、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる
。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若
しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導
体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくは
その誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態３）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることので
きるトランジスタの一例について、図面を用いて説明する。
本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トラン
ジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の
製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換える
ことができる。
〔ボトムゲート型トランジスタ〕
図１９（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトラン
ジスタ８１０のチャネル長方向の断面図である。図１９（Ａ１）において、トランジスタ
８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に
絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して
半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲ
ート絶縁層として機能できる。
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７
４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極
７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、
ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電
極７４４ｂの一部は、絶縁層７４１上に形成される。
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１
を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露
出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層
７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様
によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁
層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少な
くとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損
を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が
生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。
したがって、当該領域はソース領域またはドレイン領域として機能することができる。半
導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を
生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができ
る。
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａ
および電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界
効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることが
できる。
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａ
の間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として
機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、
トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能
を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略
することもできる。
図１９（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として
機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極
７４６と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体
層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電
極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位と
してもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲー
ト電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしき
い値電圧を変化させることができる。
電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よっ
て、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層とし
て機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設け
てもよい。
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バッ
クゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電
極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲー
ト電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一
種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１
のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４
６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ８１１のオン電流が大きくなる共に、電界効果移動度が高くなる。
したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジ
スタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を
小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくす
ることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現する
ことができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気
などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく
形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる
。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極
側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防
ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる
。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、
信頼性の良好な半導体装置を実現することができる。
図１９（Ｂ１）は、図１９（Ａ１）とは異なる構成のチャネル保護型のトランジスタ８２
０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ
同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異な
る。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口
部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７
４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導
体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域
と重なる領域は、チャネル保護層として機能できる。
図１９（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として
機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体
層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時
に半導体層７４２の薄膜化を防ぐことができる。
また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトラ
ンジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７
４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を
小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さ
くすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現で
きる。
図１９（Ｃ１）は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型の
トランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層７
４１を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａお
よび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合があ
る。一方、絶縁層７２９を設けないため、トランジスタの生産性を高めることができる。
図１９（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として
機能できる電極７２３を有する点が、トランジスタ８２５と異なる。
図２０（Ａ１）乃至（Ｃ２）にトランジスタ８１０、８１１、８２０、８２１、８２５、
８２６のチャネル幅方向の断面図をそれぞれ示す。
図２０（Ｂ２）、（Ｃ２）に示す構造では、ゲート電極とバックゲート電極とが接続され
、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層７４２は、ゲ
ート電極とバックゲート電極と挟まれている。
ゲート電極およびバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層７４
２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、絶縁層
７２６、７４１、７２８、７２９を間に挟んでゲート電極またはバックゲート電極に覆わ
れた構成である。
当該構成とすることで、トランジスタに含まれる半導体層７４２を、ゲート電極及びバッ
クゲート電極の電界によって電気的に取り囲むことができる。
トランジスタ８２１またはトランジスタ８２６のように、ゲート電極およびバックゲート
電極の電界によって、チャネル領域が形成される半導体層７４２を電気的に取り囲むトラ
ンジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ
）構造と呼ぶことができる。
Ｓ－ｃｈａｎｎｅｌ構造とすることで、ゲート電極及びバックゲート電極の一方または双
方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加することが
できるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能
となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化するこ
とが可能となる。また、Ｓ－ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強
度を高めることができる。
〔トップゲート型トランジスタ〕
図２１（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つ
である。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成し
た開口部において半導体層７４２と電気的に接続する。
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層
７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層
７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。ト
ランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。
半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、
絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。半導体層７４
２は、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ
）領域が形成される。
図２１（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４
２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有する。
電極７２３は絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３は
、バックゲート電極として機能することができる。
また、図２１（Ｂ１）に示すトランジスタ８４４および図２１（Ｂ２）に示すトランジス
タ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。
また、図２１（Ｃ１）に示すトランジスタ８４６および図２１（Ｃ２）に示すトランジス
タ８４７のように、絶縁層７２６を残してもよい。
トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６
をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２
中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特
性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積
度の高い半導体装置を実現することができる。
図２２（Ａ１）乃至（Ｃ２）にトランジスタ８４２、８４３、８４４、８４５、８４６、
８４７のチャネル幅方向の断面図をそれぞれ示す。
トランジスタ８４３、トランジスタ８４５、およびトランジスタ８４７は、それぞれ先に
説明したＳ－ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ８４
３、トランジスタ８４５、およびトランジスタ８４７をＳ－ｃｈａｎｎｅｌ構造としなく
てもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態４）
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソ
ナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯
型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメ
ラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写
機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自
動販売機などが挙げられる。これら電子機器の具体例を図２３に示す。
図２３（Ａ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９
６３、スピーカ９６７、表示部９６５、操作キー９６６、ズームレバー９６８、レンズ９
６９等を有する。表示部９６５に本発明の一態様の表示装置を用いることで、様々な画像
の表示を行うことができる。
図２３（Ｂ）はデジタルサイネージであり、大型の表示部９２２を有する。例えば柱９２
１の側面に取り付けられる。表示部９２２に本発明の一態様の表示装置を用いることで、
表示品位の高い表示を行うことができる。
図２３（Ｃ）は携帯電話機であり、筐体９５１、表示部９５２、操作ボタン９５３、外部
接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当該携帯
電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入力する
などのあらゆる操作は、指やスタイラスなどで表示部９５２に触れることで行うことがで
きる。また、筐体９０１および表示部９５２は可撓性を有し、図示するように折り曲げて
使用することができる。表示部９５２に本発明の一態様の表示装置を用いることで、様々
な画像の表示を行うことができる。
図２３（Ｄ）は携帯データ端末であり、筐体９１１、表示部９１２、スピーカ９１３、カ
メラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行
うことができる。表示部９１２に本発明の一態様の表示装置を用いることで、様々な画像
の表示を行うことができる。
図２３（Ｅ）はテレビであり、筐体９７１、表示部９７３、操作キー９７４、スピーカ９
７５、通信用接続端子９７６、光センサ９７７等を有する。表示部９７３にはタッチセン
サが設けられ、入力操作を行うこともできる。表示部９７３に本発明の一態様の表示装置
を用いることで、様々な画像の表示を行うことができる。
図２３（Ｆ）は情報処理端末であり、筐体９０１、表示部９０２、表示部９０３、センサ
９０４等を有する。表示部９０２および表示部９０３は一つの表示パネルから成り、可撓
性を有する。また、筐体９０１も可撓性を有し、図示するように折り曲げて使用すること
ができるほか、タブレット端末のように平板状にして使用することもできる。センサ９０
４は筐体９０１の形状を感知することができ、例えば、筐体が曲げられたときに表示部９
０２および表示部９０３の表示を切り替えることができる。表示部９０２および表示部９
０３に本発明の一態様の表示装置を用いることで、様々な画像の表示を行うことができる
。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
１０：画素、１０Ｂ：副画素、１０Ｇ：副画素、１０Ｒ：副画素、１１：画素アレイ、１
２：ロードライバ、１３：ロードライバ、１４：カラムドライバ、１５：カラムドライバ
、１６：回路、１７：選択回路、１８：選択回路、１９：選択回路、２０：シフトレジス
タ、２１：バッファ回路、２２：シフトレジスタ、２３：選択回路、２５Ｂ：電極、２５
Ｇ：電極、２５Ｒ：電極、１０１：トランジスタ、１０２：トランジスタ、１０３：容量
素子、１１０：回路ブロック、１１１：トランジスタ、１１２：トランジスタ、１１３：
容量素子、１１４：ＥＬ素子、１１５：トランジスタ、１１６：容量素子、１１７：液晶
素子、１１８：トランジスタ、１１９：トランジスタ、１２０：回路、１２１：配線、１
２２：配線、１２４：配線、１２５：配線、１２６：配線、１２８：配線、１２９：配線
、１３０：配線、１３１：配線、１３２：配線、１３３：配線、１３４：配線、２１５：
表示部、２２１ａ：走査線駆動回路、２３１ａ：信号線駆動回路、２３２ａ：信号線駆動
回路、２４１ａ：共通線駆動回路、７２３：電極、７２６：絶縁層、７２８：絶縁層、７
２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、７４４ｂ：電極、
７４６：電極、７５５：不純物、７７１：基板、７７２：絶縁層、８１０：トランジスタ
、８１１：トランジスタ、８２０：トランジスタ、８２１：トランジスタ、８２５：トラ
ンジスタ、８２６：トランジスタ、８３０：トランジスタ、８４０：トランジスタ、８４
２：トランジスタ、８４３：トランジスタ、８４４：トランジスタ、８４５：トランジス
タ、８４６：トランジスタ、８４７：トランジスタ、９０１：筐体、９０２：表示部、９
０３：表示部、９０４：センサ、９１１：筐体、９１２：表示部、９１３：スピーカ、９
１９：カメラ、９２１：柱、９２２：表示部、９５１：筐体、９５２：表示部、９５３：
操作ボタン、９５４：外部接続ポート、９５５：スピーカ、９５６：マイク、９５７：カ
メラ、９６１：筐体、９６２：シャッターボタン、９６３：マイク、９６５：表示部、９
６６：操作キー、９６７：スピーカ、９６８：ズームレバー、９６９：レンズ、９７１：
筐体、９７３：表示部、９７４：操作キー、９７５：スピーカ、９７６：通信用接続端子
、９７７：光センサ、４００１：基板、４００５：シール材、４００６：基板、４００８
：液晶層、４０１０：トランジスタ、４０１１：トランジスタ、４０１３：液晶素子、４
０１４：配線、４０１５：電極、４０１７：電極、４０１８：ＦＰＣ、４０１９：異方性
導電層、４０２０：容量素子、４０２１：電極、４０３０：電極層、４０３１：電極層、
４０３２：絶縁層、４０３３：絶縁層、４０３５：スペーサ、４０４１：プリント基板、
４０４２：集積回路、４１０２：絶縁層、４１０３：絶縁層、４１０４：絶縁層、４１１
０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４１３１：着色層、４１３２：遮光
層、４１３３：絶縁層、４２００：入力装置、４２１０：タッチパネル、４２２７：電極
、４２２８：電極、４２３７：配線、４２３８：配線、４２３９：配線、４２６３：基板
、４２７２ｂ：ＦＰＣ、４２７３ｂ：ＩＣ、４５１０：隔壁、４５１１：発光層、４５１
３：発光素子、４５１４：充填材

Claims (1)

  1. 第１のトランジスタと、第１の回路乃至第４の回路を有する表示装置であって、
    前記第１の回路乃至前記第４の回路のそれぞれは、第２のトランジスタと、第１の容量素子と、回路ブロックと、を有し、
    前記第２のトランジスタのソースまたはドレインの一方は、前記第１の容量素子の一方の電極と電気的に接続され、
    前記第１の容量素子の一方の電極は、前記回路ブロックと電気的に接続され、
    前記第１の容量素子の他方の電極は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続されている表示装置。
JP2023024926A 2017-11-02 2023-02-21 表示装置 Active JP7477672B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017212645 2017-11-02
JP2017212645 2017-11-02
JP2022180879A JP2023015272A (ja) 2017-11-02 2022-11-11 表示装置、電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022180879A Division JP2023015272A (ja) 2017-11-02 2022-11-11 表示装置、電子機器

Publications (2)

Publication Number Publication Date
JP2023075132A true JP2023075132A (ja) 2023-05-30
JP7477672B2 JP7477672B2 (ja) 2024-05-01

Family

ID=66332932

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2019549676A Active JP7121743B2 (ja) 2017-11-02 2018-10-26 表示装置および電子機器
JP2022125682A Active JP7177962B2 (ja) 2017-11-02 2022-08-05 表示装置、電子機器
JP2022180879A Withdrawn JP2023015272A (ja) 2017-11-02 2022-11-11 表示装置、電子機器
JP2023024926A Active JP7477672B2 (ja) 2017-11-02 2023-02-21 表示装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2019549676A Active JP7121743B2 (ja) 2017-11-02 2018-10-26 表示装置および電子機器
JP2022125682A Active JP7177962B2 (ja) 2017-11-02 2022-08-05 表示装置、電子機器
JP2022180879A Withdrawn JP2023015272A (ja) 2017-11-02 2022-11-11 表示装置、電子機器

Country Status (6)

Country Link
US (3) US11189643B2 (ja)
JP (4) JP7121743B2 (ja)
KR (1) KR20200070252A (ja)
CN (2) CN115458538A (ja)
DE (1) DE112018005219T5 (ja)
WO (1) WO2019087023A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210006379A (ko) * 2018-05-18 2021-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 구동 방법
KR20210027110A (ko) 2019-08-29 2021-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US11264597B2 (en) * 2020-06-22 2022-03-01 Sharp Kabushiki Kaisha Multiple QD-LED sub-pixels for high on-axis brightness and low colour shift

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5462023U (ja) 1977-10-11 1979-05-01
JPS606808Y2 (ja) 1980-11-06 1985-03-06 敬 森 太陽光収集装置
JP2005099715A (ja) 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP4636195B2 (ja) * 2003-08-29 2011-02-23 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4608999B2 (ja) 2003-08-29 2011-01-12 セイコーエプソン株式会社 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
US7683860B2 (en) 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN101460989B (zh) 2006-08-30 2011-04-27 夏普株式会社 显示装置
JP2008191450A (ja) * 2007-02-06 2008-08-21 Seiko Epson Corp 画素回路、画素回路の駆動方法、電気光学装置および電子機器
CN102024410B (zh) 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
CN102598249B (zh) 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
JP5462023B2 (ja) 2010-02-19 2014-04-02 株式会社ジャパンディスプレイ 電気光学装置及び電気光学装置の駆動方法、並びに電子機器
JP5782313B2 (ja) 2011-07-06 2015-09-24 株式会社ジャパンディスプレイ アレイ基板及び液晶表示装置
JP6486660B2 (ja) 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
TWI654613B (zh) 2014-02-21 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US10170565B2 (en) * 2015-04-22 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for driving imaging device, and electronic device
KR102427312B1 (ko) * 2015-11-27 2022-08-01 엘지디스플레이 주식회사 유기발광표시패널 및 유기발광표시장치
JP6665051B2 (ja) 2016-07-25 2020-03-13 株式会社ジャパンディスプレイ 表示装置及びその駆動方法
WO2019030595A1 (ja) 2017-08-11 2019-02-14 株式会社半導体エネルギー研究所 表示装置および電子機器
CN115578973A (zh) 2017-08-31 2023-01-06 株式会社半导体能源研究所 显示装置及电子设备
JP7146778B2 (ja) 2017-09-05 2022-10-04 株式会社半導体エネルギー研究所 表示システム
CN111052213A (zh) 2017-09-15 2020-04-21 株式会社半导体能源研究所 显示装置及电子设备
KR20240028571A (ko) 2017-11-23 2024-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Also Published As

Publication number Publication date
DE112018005219T5 (de) 2020-06-18
US20230317733A1 (en) 2023-10-05
JP2022164698A (ja) 2022-10-27
WO2019087023A1 (ja) 2019-05-09
CN111247580A (zh) 2020-06-05
US11189643B2 (en) 2021-11-30
JP7177962B2 (ja) 2022-11-24
US11715740B2 (en) 2023-08-01
US20220045106A1 (en) 2022-02-10
CN111247580B (zh) 2022-10-14
JP7477672B2 (ja) 2024-05-01
US20200279874A1 (en) 2020-09-03
JP2023015272A (ja) 2023-01-31
CN115458538A (zh) 2022-12-09
KR20200070252A (ko) 2020-06-17
JPWO2019087023A1 (ja) 2020-12-17
US11935897B2 (en) 2024-03-19
JP7121743B2 (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
JP7351991B2 (ja) 液晶表示装置
JP7177962B2 (ja) 表示装置、電子機器
JP2023036819A (ja) 表示装置
JP7349996B2 (ja) 表示装置および電子機器
JP7291631B2 (ja) 表示装置
JP7278962B2 (ja) 表示装置および電子機器
US20240162233A1 (en) Display device and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240418