KR20210006379A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20210006379A
KR20210006379A KR1020207033508A KR20207033508A KR20210006379A KR 20210006379 A KR20210006379 A KR 20210006379A KR 1020207033508 A KR1020207033508 A KR 1020207033508A KR 20207033508 A KR20207033508 A KR 20207033508A KR 20210006379 A KR20210006379 A KR 20210006379A
Authority
KR
South Korea
Prior art keywords
wiring
transistor
pixel
electrically connected
emitting element
Prior art date
Application number
KR1020207033508A
Other languages
English (en)
Inventor
가즈노리 와타나베
게이 다카하시
고지 구스노키
다카히로 후쿠토메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210006379A publication Critical patent/KR20210006379A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H01L51/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

삼각파에 의하여 발광 소자가 점등되는 신규 표시 장치를 제공한다. 제 1 화소, 제 2 화소, 제 1 배선, 제 2 배선, 및 제 3 배선을 갖는 표시 장치의 구동 방법이다. 제 1 배선은 제 1 화소 및 제 2 화소에 전기적으로 접속된다. 제 2 배선은 제 1 화소에 전기적으로 접속되고, 제 3 배선은 제 2 화소에 전기적으로 접속된다. 제 1 화소에는 제 2 배선을 통하여 제 1 표시 데이터가 입력되고, 제 2 화소에는 제 3 배선을 통하여 제 2 표시 데이터가 입력된다. 제 1 화소 또는 제 2 화소가 상이한 시각에 발광을 시작한다. 제 1 시각에 제 1 화소가 제 1 표시 데이터에 대응하는 최대 휘도에 도달하고, 또한 제 2 화소가 제 2 표시 데이터에 대응하는 최대 휘도에 도달한다. 제 1 배선에 리셋 신호가 입력됨으로써 제 1 화소 및 제 2 화소가 제 2 시각에 초기화되어 소등된다.

Description

표시 장치 및 표시 장치의 구동 방법
본 발명의 일 형태는 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 특히 본 발명의 일 형태는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법에 관한 것이다.
또한 본 명세서 등에서 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 소자, 회로, 또는 장치 등을 가리킨다. 일례로서 트랜지스터, 다이오드 등의 반도체 소자는 반도체 장치이다. 또한 다른 일례로서 반도체 소자를 갖는 회로는 반도체 장치이다. 또한 다른 일례로서 반도체 소자를 갖는 회로가 제공된 장치는 반도체 장치이다.
표시 장치를 갖춘 전자 기기가 보급되고 있다. 전자 기기에 사용되는 표시 장치로서는, 더 많은 정보를 표시할 수 있는 표시 장치가 요구되고 있다. 예를 들어 액정 표시 장치에서는 더 많은 정보량을 표시하기 위하여, 복수의 상이한 색상을 갖는 광원을 순차적으로 점등하여 표시하는 필드 시??셜 방식 등의 구동 방법이 제안되고 있다. 필드 시??셜 방식에서는, 하나의 화소에서 상이한 색상의 광을 순차적으로 점등하여 표시하기 때문에, 표시하는 정보량을 증가시킬 수 있다.
특허문헌 1에는, 백라이트에 복수의 색상을 갖는 광원의 점등 또는 소등을 제어하는 방법으로서 삼각파를 사용한 PWM(Pulse Width Modulation) 구동이 개시되어 있다.
TV 또는 사이니지 기기 등의 대형 표시 장치, 혹은 헤드 마운트 디스플레이 등의 웨어러블 전자 기기의 발광 소자에 소형 LED를 사용한 표시 장치가 특허문헌 2에 개시되어 있다.
일본 공개특허공보 특개2006-209053호 미국 특허출원공개공보 US2017/0179092호
단일의 광원 및 3색의 컬러 필터를 사용하여 표시하는 액정 소자를 갖는 표시 장치에서는, 백라이트를 소등하지 않으면 흑색을 표시하기 어렵고, 콘트라스트를 높이기 어렵다는 과제가 있다. 필드 시??셜 방식에서는, 하나의 화소에서 상이한 색상의 광을 순차적으로 점등하여 표시하기 때문에, 부화소를 제공하지 않아도 되고 화소의 크기를 축소할 수 있기 때문에 고정세(高精細)화에 적합하지만, 복수의 색상의 광을 점등 또는 소등하므로 소비전력이 커진다는 과제가 있다.
또한 헤드 마운트 디스플레이 등은 신체에 장착되기 때문에, 경량화와 소비전력의 저감이 요구되고 있다. 예를 들어 소비전력이 커지면, 헤드 마운트 디스플레이 등에서는 배터리를 크게 할 필요가 있어, 전자 기기로서의 무게가 커진 헤드 마운트 디스플레이를 신체에 장착하는 경우, 이용자의 신체에 가해지는 부담이 커진다는 문제가 있다.
상기 문제를 감안하여, 본 발명의 일 형태는 신규 구성의 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 표시 장치의 구동 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 소비전력을 저감하는 표시 장치의 구동 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 표시의 콘트라스트를 향상시키는 표시 장치의 구동 방법을 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 과제를 추출할 수 있다.
또한 본 발명의 일 형태의 과제는 위에서 열거한 과제에 한정되지 않는다. 위에서 열거한 과제는 다른 과제의 존재를 방해하는 것이 아니다. 또한 다른 과제는 이하에 기재되고 본 항목에서는 언급되지 않은 과제이다. 본 항목에서 언급되지 않은 과제는 통상의 기술자라면 명세서 또는 도면 등의 기재로부터 도출할 수 있는 것이고, 이들 기재로부터 적절히 추출할 수 있다. 또한 본 발명의 일 형태는 위에서 열거한 과제 및/또는 다른 과제 중 적어도 하나의 과제를 해결하는 것이다.
본 발명의 일 형태는 제 1 화소, 제 2 화소, 제 1 배선, 제 2 배선, 및 제 3 배선을 갖는 표시 장치의 구동 방법이다. 제 1 배선은 제 1 화소 및 상기 제 2 화소에 전기적으로 접속된다. 제 2 배선은 제 1 화소에 전기적으로 접속되고, 제 3 배선은 제 2 화소에 전기적으로 접속된다. 제 1 화소에는 제 2 배선을 통하여 제 1 표시 데이터가 입력되고, 제 2 화소에는 제 3 배선을 통하여 제 2 표시 데이터가 입력된다. 제 1 화소 또는 제 2 화소는 상이한 시각에 발광을 시작한다. 제 1 시각보다 전의 제 2 시각에 제 1 화소가 제 1 표시 데이터에 대응하는 최대 휘도에 도달하고, 또한 제 2 화소가 제 2 표시 데이터에 대응하는 최대 휘도에 도달한다. 제 1 배선에 리셋 신호가 입력됨으로써 제 1 화소 및 제 2 화소가 제 2 시각에 초기화되어 소등되는 표시 장치의 구동 방법이다.
본 발명의 일 형태는 복수의 화소, 제 1 배선, 제 2 배선, 및 제 3 배선을 갖는 표시 장치의 구동 방법이다. 화소는 발광 소자 및 제 1 트랜지스터 내지 제 3 트랜지스터를 갖는다. 제 1 트랜지스터는 제 1 게이트와 제 2 게이트를 갖는다. 제 1 트랜지스터에서는 제 1 게이트가 제 1 배선에 전기적으로 접속되고, 제 2 게이트가 제 2 배선에 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 제 2 트랜지스터의 게이트, 및 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 제 2 트랜지스터에서는 소스 및 드레인 중 한쪽이 발광 소자의 한쪽 전극에 전기적으로 접속된다. 제 3 트랜지스터에서는 게이트가 제 3 배선에 전기적으로 접속된다. 제 1 배선에 표시 데이터를 입력함으로써, 표시 데이터의 제 1 전위에 따라 제 1 트랜지스터의 문턱 전압이 결정된다. 제 2 배선에 삼각파를 입력하여, 삼각파의 전위에 따라 제 1 트랜지스터가 온 상태가 되었을 때, 제 1 트랜지스터를 통하여 제 2 트랜지스터의 게이트에 제 2 전위가 인가되고, 제 2 전위에 따라 발광 소자의 발광 휘도가 제어된다. 제 3 배선에 리셋 신호를 입력함으로써 제 3 트랜지스터가 온 상태가 되고, 제 2 트랜지스터가 오프 상태가 되고, 발광 소자가 소등되고, 리셋 신호와 동기하여 삼각파의 전위가 가장 낮아지는 표시 장치의 구동 방법이다.
본 발명의 일 형태는 복수의 화소, 제 1 배선, 제 2 배선, 및 제 3 배선을 갖는 표시 장치의 구동 방법이다. 화소는 발광 소자, 제 1 트랜지스터, 및 제 2 트랜지스터를 갖는다. 제 1 배선은 발광 소자의 한쪽 전극에 전기적으로 접속된다. 제 1 트랜지스터에서는 소스 및 드레인 중 한쪽이 발광 소자의 다른 쪽 전극에 전기적으로 접속되고, 게이트가 제 2 배선과, 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 제 2 트랜지스터에서는 게이트가 제 3 배선에 전기적으로 접속된다. 제 2 배선에 표시 데이터를 입력함으로써, 표시 데이터의 전위에 따라 제 1 트랜지스터가 흘릴 수 있는 전류의 크기가 결정된다. 제 1 배선에 삼각파를 입력하면, 삼각파의 전위에 따라 제 1 트랜지스터가 발광 소자에 흘리는 전류의 크기가 결정되고, 삼각파의 전위에 따라 발광 소자의 발광 휘도가 제어된다. 제 3 배선에 리셋 신호를 입력함으로써 제 3 트랜지스터가 온 상태가 되고, 제 1 트랜지스터가 오프 상태가 되고, 리셋 신호와 동기하여 삼각파의 전위가 가장 낮아지고, 발광 소자가 소등되는 표시 장치의 구동 방법이다.
본 발명의 일 형태는 복수의 화소 및 제 1 배선 내지 제 6 배선을 갖는 표시 장치이다. 화소는 발광 소자, 제 1 트랜지스터 내지 제 4 트랜지스터, 제 1 용량 소자, 제 2 용량 소자를 갖는다. 제 1 배선에는 표시 데이터가 입력된다. 제 2 배선에는 주사 신호가 입력된다. 제 3 배선에는 리셋 신호가 입력된다. 제 4 배선에는 삼각파가 입력된다. 제 5 배선에는 상기 표시 데이터보다 높은 전위가 인가된다. 제 6 배선에는 상기 표시 데이터보다 낮은 전위가 인가된다. 제 4 트랜지스터의 게이트는 제 2 배선에 전기적으로 접속된다. 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선에 전기적으로 접속된다. 제 1 트랜지스터의 게이트는 제 4 배선에 전기적으로 접속된다. 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 트랜지스터의 백 게이트 및 제 1 용량 소자의 한쪽 전극에 전기적으로 접속된다. 제 3 트랜지스터의 게이트는 제 3 배선에 전기적으로 접속된다. 제 5 배선은 제 1 용량 소자의 다른 쪽 전극, 및 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 제 2 트랜지스터의 게이트, 및 제 2 용량 소자의 한쪽 전극에 전기적으로 접속된다. 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 6 배선에 전기적으로 접속된다. 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 발광 소자의 한쪽 전극에 전기적으로 접속되는 표시 장치이다.
본 발명의 일 형태는 복수의 화소 및 제 1 배선 내지 제 5 배선을 갖는 표시 장치이다. 화소는 발광 소자, 제 1 트랜지스터 내지 제 3 트랜지스터, 및 제 1 용량 소자를 갖는다. 제 1 배선에는 삼각파가 입력된다. 제 2 배선에는 주사 신호가 입력된다. 제 3 배선에는 리셋 신호가 입력된다. 제 4 배선에는 표시 데이터가 입력된다. 제 5 배선에는 표시 데이터보다 낮은 저전위가 인가된다. 제 3 트랜지스터의 게이트는 제 2 배선에 전기적으로 접속된다. 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 제 4 배선에 전기적으로 접속된다. 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 트랜지스터의 게이트, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽, 및 제 1 용량 소자의 한쪽 전극에 전기적으로 접속된다. 제 2 트랜지스터의 게이트는 제 3 배선에 전기적으로 접속된다. 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 5 배선에 전기적으로 접속된다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 발광 소자의 한쪽 전극에 전기적으로 접속된다. 발광 소자의 다른 쪽 전극은 제 1 배선에 전기적으로 접속되는 표시 장치이다.
상기 각 구성에서, 발광 소자가 LED인 표시 장치가 바람직하다.
상기 각 구성에서, 발광 소자가 OLED인 표시 장치가 바람직하다.
상기 각 구성에서, 표시 장치가 갖는 트랜지스터 중 어느 하나가, 반도체층에 금속 산화물을 포함하는 표시 장치인 것이 바람직하다.
본 발명의 일 형태는 신규 구성의 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 신규 표시 장치의 구동 방법을 제공할 수 있다. 또는 본 발명의 일 형태는 소비전력을 저감하는 표시 장치의 구동 방법을 제공할 수 있다. 본 발명의 일 형태는 표시의 콘트라스트를 향상시키는 표시 장치의 구동 방법을 제공할 수 있다.
또한 본 발명의 일 형태의 효과는 위에서 열거한 효과에 한정되지 않는다. 위에서 열거한 효과는 다른 효과의 존재를 방해하는 것이 아니다. 또한 다른 효과는 이하에 기재되고 본 항목에서는 언급되지 않은 효과이다. 본 항목에서 언급되지 않은 효과는 통상의 기술자라면 명세서 또는 도면 등의 기재로부터 도출할 수 있는 것이고, 이들 기재로부터 적절히 추출할 수 있다. 또한 본 발명의 일 형태는 위에서 열거한 효과 및/또는 다른 효과 중 적어도 하나의 효과를 갖는 것이다. 따라서 본 발명의 일 형태는 경우에 따라서는 위에서 열거한 효과를 갖지 않는 경우도 있다.
도 1의 (A)는 화소를 설명하는 회로도이고, 도 1의 (B)는 표시 장치의 동작을 설명하는 타이밍 차트이다.
도 2의 (A)는 표시 장치를 설명하는 블록도이고, 도 2의 (B)는 표시 장치의 동작을 설명하는 타이밍 차트이다.
도 3의 (A)는 표시 장치를 설명하는 블록도이고, 도 3의 (B)는 표시 장치의 동작을 설명하는 타이밍 차트이다.
도 4의 (A)는 화소를 설명하는 회로도이고, 도 4의 (B)는 표시 장치의 동작을 설명하는 타이밍 차트이다.
도 5의 (A)는 표시 장치를 설명하는 블록도이고, 도 5의 (B)는 표시 장치의 동작을 설명하는 타이밍 차트이다.
도 6의 (A)는 표시 장치를 설명하는 블록도이고, 도 6의 (B)는 표시 장치의 동작을 설명하는 타이밍 차트이다.
도 7은 표시 장치의 상면도이다.
도 8은 표시 장치의 단면도이다.
도 9는 표시 장치의 제작 방법을 설명하는 도면이다.
도 10은 표시 장치의 제작 방법을 설명하는 도면이다.
도 11은 표시 장치의 제작 방법을 설명하는 도면이다.
도 12는 트랜지스터를 설명하는 도면이다.
도 13은 트랜지스터를 설명하는 도면이다.
도 14는 트랜지스터를 설명하는 도면이다.
도 15는 트랜지스터를 설명하는 도면이다.
도 16은 정보 처리 장치를 설명하는 도면이다.
도 17은 정보 처리 장치를 설명하는 도면이다.
이하에서 실시형태에 대하여 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되지는 않는다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다.
또한 본 명세서에서 사용하는 "제 1", "제 2", "제 3"이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이고, 수적으로 한정하는 것이 아님을 부기한다.
또한 본 명세서에서 "위에", "아래에" 등의 배치를 나타내는 어구는 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있다. 또한 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 그러므로 명세서에서 설명한 어구에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
또한 본 명세서 등에서 트랜지스터란 게이트와 드레인과 소스를 포함하는 적어도 3개의 단자를 갖는 소자이다. 그리고 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 형성 영역을 갖고, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류를 흐르게 할 수 있는 것이다. 또한 본 명세서 등에서 채널 형성 영역이란 전류가 주로 흐르는 영역을 말한다.
또한 소스나 드레인의 기능은 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화하는 경우 등에는 서로 바뀌는 경우가 있다. 그러므로 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
또한 본 명세서 등에서 "전기적으로 접속"에는 "어떠한 전기적 작용을 갖는 것"을 통하여 접속되는 경우가 포함된다. 여기서 "어떠한 전기적 작용을 갖는 것"은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 예를 들어 "어떠한 전기적 작용을 갖는 것"에는 전극이나 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 커패시터, 이들 외 각종 기능을 갖는 소자 등이 포함된다.
또한 본 명세서 등에서 "평행"이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 "수직"이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다.
또한 본 명세서 등에서 "막"이라는 용어와 "층"이라는 용어는 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 바꿀 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있는 경우가 있다.
또한 본 명세서 등에서는 특별히 언급이 없는 경우, 오프 전류란 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 오프 상태란, 특별히 언급이 없는 경우, n채널형 트랜지스터에서는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 낮은 상태를 말하고, p채널형 트랜지스터에서는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 높은 상태를 말한다. 예를 들어 n채널형 트랜지스터의 오프 전류란, 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 낮을 때의 드레인 전류를 말하는 경우가 있다.
트랜지스터의 오프 전류는 Vgs에 의존하는 경우가 있다. 따라서 "트랜지스터의 오프 전류가 I 이하이다"란, 트랜지스터의 오프 전류가 I 이하가 되는 Vgs의 값이 존재하는 것을 말하는 경우가 있다. 트랜지스터의 오프 전류는 소정의 Vgs에서의 오프 상태, 소정의 범위 내의 Vgs에서의 오프 상태, 또는 충분히 저감된 오프 전류가 얻어지는 Vgs에서의 오프 상태 등에서의 오프 전류를 가리키는 경우가 있다.
일례로서 문턱 전압(Vth)이 0.5V이고 Vgs가 0.5V일 때의 드레인 전류가 1×10-9A이고, Vgs가 0.1V일 때의 드레인 전류가 1×10-13A이고, Vgs가 -0.5V일 때의 드레인 전류가 1×10-19A이고, Vgs가 -0.8V일 때의 드레인 전류가 1×10-22A인 n채널형 트랜지스터를 상정한다. 상기 트랜지스터의 드레인 전류는 Vgs가 -0.5V일 때 또는 Vgs가 -0.5V 내지 -0.8V의 범위 내에 있을 때 1×10-19A 이하이기 때문에, "상기 트랜지스터의 오프 전류는 1×10-19A 이하이다"라고 하는 경우가 있다. 상기 트랜지스터의 드레인 전류가 1×10-22A 이하가 되는 Vgs가 존재하기 때문에, "상기 트랜지스터의 오프 전류는 1×10-22A 이하이다"라고 하는 경우가 있다.
또한 본 명세서 등에서는 채널 폭(W)을 갖는 트랜지스터의 오프 전류를 채널 폭(W)당 전류값으로 나타내는 경우가 있다. 또한 소정의 채널 폭(예를 들어 1μm)당 전류값으로 나타내는 경우가 있다. 후자의 경우, 오프 전류의 단위는 전류/길이의 차원을 갖는 단위(예를 들어 A/μm)로 나타내어지는 경우가 있다.
트랜지스터의 오프 전류는 온도에 의존하는 경우가 있다. 본 명세서에서 오프 전류는 특별히 기재되지 않는 경우, 실온, 60℃, 85℃, 95℃, 또는 125℃일 때의 오프 전류를 나타내는 경우가 있다. 또는 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 온도 또는 상기 트랜지스터가 포함되는 반도체 장치 등이 사용되는 온도(예를 들어 5℃ 내지 35℃ 중 어느 하나의 온도)일 때의 오프 전류를 나타내는 경우가 있다. "트랜지스터의 오프 전류가 I 이하이다"란, 실온, 60℃, 85℃, 95℃, 125℃, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 온도, 또는 상기 트랜지스터가 포함되는 반도체 장치 등이 사용되는 온도(예를 들어 5℃ 내지 35℃중 어느 하나의 온도)에서의 트랜지스터의 오프 전류가 I 이하가 되는 Vgs의 값이 존재하는 것을 가리키는 경우가 있다.
트랜지스터의 오프 전류는 드레인과 소스 사이의 전압(Vds)에 의존하는 경우가 있다. 본 명세서에서 오프 전류는 특별히 기재되지 않는 경우, Vds가 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 또는 20V일 때의 오프 전류를 나타내는 경우가 있다. 또는 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 Vds 또는 상기 트랜지스터가 포함되는 반도체 장치 등에서 사용되는 Vds에서의 오프 전류를 나타내는 경우가 있다. "트랜지스터의 오프 전류가 I 이하이다"란, Vds가 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 20V, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 Vds, 또는 상기 트랜지스터가 포함되는 반도체 장치 등에서 사용되는 Vds에서의 트랜지스터의 오프 전류가 I 이하가 되는 Vgs의 값이 존재하는 것을 가리키는 경우가 있다.
상기 오프 전류의 설명에서 드레인을 소스로 바꿔 읽어도 좋다. 즉, 오프 전류란 트랜지스터가 오프 상태일 때 소스를 흐르는 전류를 말하는 경우도 있다.
또한 본 명세서 등에서는 오프 전류와 같은 의미로 누설 전류라고 기재하는 경우가 있다. 또한 본 명세서 등에서 오프 전류란 예를 들어 트랜지스터가 오프 상태일 때 소스와 드레인 사이를 흐르는 전류를 가리키는 경우가 있다.
또한 전압이란 두 지점 사이의 전위차를 말하고, 전위란 어떤 한 지점에서의 정전기장 내에 있는 단위 전하가 갖는 정전 에너지(전기적인 위치 에너지)를 말한다. 다만 일반적으로는 어떤 한 지점에서의 전위와 기준이 되는 전위(예를 들어 접지 전위) 사이의 전위차를 단순히 전위 또는 전압이라고 부르고, 전위와 전압이 동의어로서 사용되는 경우가 많다. 따라서 본 명세서에서는 특별히 지정하는 경우를 제외하고, 전위를 전압으로 바꿔 읽어도 좋고, 전압을 전위로 바꿔 읽어도 좋은 것으로 한다.
(실시형태 1)
본 실시형태에서는, 삼각파에 의하여 발광 소자가 점등되는 신규 표시 장치의 신규 구동 방법에 대하여 도 1 내지 도 3을 사용하여 설명한다.
먼저, 표시 장치에 대하여 설명한다. 표시 장치는 표시 패널, 소스 드라이버, 및 게이트 드라이버를 갖고, 표시 패널은 복수의 화소를 갖는다. 또한 표시 패널에서는 소스 드라이버 또는 게이트 드라이버가 화소와 동일한 기판 위에 형성되어 있다. 다만 소스 드라이버 및 게이트 드라이버 중 어느 한쪽 또는 양쪽이 표시 패널과는 다른 부품으로서 구성되고, 표시 패널에 신호가 공급되어도 좋다. 이하에서는, 표시 장치를 표시 패널로 바꿔 설명하는 경우가 있다.
일례로서 표시 장치는 제 1 화소, 제 2 화소, 제 1 배선 내지 제 5 배선을 갖는다. 제 1 배선 내지 제 3 배선은 제 1 화소 및 상기 제 2 화소에 전기적으로 접속된다. 제 4 배선은 제 1 화소에 전기적으로 접속되고, 제 5 배선은 제 2 화소에 전기적으로 접속된다. 또한 주사선으로서의 기능을 갖는 제 1 배선 내지 제 3 배선에는 주사 신호가 입력된다. 상기 주사 신호는 화소에 데이터를 기록하는 기능, 점등 제어 기능, 리셋 기능 등을 갖는다.
제 1 화소에는 제 4 배선을 통하여 제 1 표시 데이터가 입력되고, 제 2 화소에는 제 5 배선을 통하여 제 2 표시 데이터가 입력된다. 제 1 화소 및 제 2 화소는 제 1 시각에 초기화되어 소등된다. 제 1 화소 또는 제 2 화소는 상이한 시각에 발광을 시작한다. 제 1 시각보다 전의 제 2 시각에 제 1 화소가 제 1 표시 데이터에 대응하는 최대 휘도에 도달하고, 또한 제 2 화소가 제 2 표시 데이터에 대응하는 최대 휘도에 도달하는 표시 장치의 구동 방법이다.
즉, 화소에 입력되는 표시 데이터가 화소에서 유지되고, 그 후 화소에 입력되는 신호에 의하여, 화소가 갖는 발광 소자가 점등된다. 또한 상술한 제 1 화소, 제 2 화소는 같은 주사 신호가 입력되는 배선에 접속되는 것이 바람직하다. 화소에 입력되는 신호는 삼각파인 것이 바람직하다. 삼각파는 적분 회로를 사용하여 생성되어도 좋고, 디지털 아날로그 변환 회로를 사용하여 생성되어도 좋다. 삼각파를 적분 회로를 사용하여 생성하는 경우, 디지털 아날로그 변환 회로와 비교하여 회로 규모를 작게 할 수 있다. 또한 삼각파는 선형의 기울기를 갖는 신호이어도 좋고, 지수 함수적으로 증가하는 신호이어도 좋다. 삼각파가 지수 함수적으로 증가하는 신호인 경우, 선형의 기울기를 갖는 삼각파와 비교하여 점등 기간이 짧고, 표시 데이터에 대응하는 최대 휘도가 큰 최대 휘도에 도달하는 표시 장치의 구동 방법이다.
또한 표시 장치가 갖는 화소에 대하여 자세히 설명한다. 표시 장치는 복수의 화소, 제 1 배선, 제 2 배선, 제 3 배선, 및 제 4 배선을 갖는다. 화소는 발광 소자 및 제 1 트랜지스터 내지 제 4 트랜지스터를 갖는다. 제 1 트랜지스터는 제 1 게이트와 제 2 게이트를 갖는다. 또한 제 1 게이트 및 제 2 게이트 중 어느 한쪽이 제 1 트랜지스터의 게이트에 상당하고, 다른 쪽이 제 1 트랜지스터의 백 게이트에 상당한다.
제 1 트랜지스터에서는 제 1 게이트가 제 1 배선에 전기적으로 접속되고, 제 2 게이트가 제 4 배선에 제 4 트랜지스터를 통하여 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 제 2 트랜지스터의 게이트, 및 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 제 2 트랜지스터에서는 소스 및 드레인 중 한쪽이 발광 소자의 한쪽 전극에 전기적으로 접속된다. 제 3 트랜지스터에서는 게이트가 제 3 배선에 전기적으로 접속된다. 제 4 트랜지스터의 게이트는 제 2 배선에 전기적으로 접속된다.
제 1 단계로서, 제 4 배선에 표시 데이터를 입력함으로써, 표시 데이터의 제 1 전위에 따라 제 1 트랜지스터의 문턱 전압이 결정된다. 즉, 제 2 배선에 입력되는 신호는, 화소에 표시 데이터로서 기록될 수 있다. 또한 화소는 제 1 용량 소자 및 제 2 용량 소자를 가져도 좋다. 표시 데이터가 제 1 용량 소자에서 유지되는 것이 바람직하다. 이하에서는, 제 1 전위와 제 1 표시 데이터를 같은 것으로서 설명한다.
제 2 단계로서, 제 1 배선에 삼각파를 입력하여, 삼각파의 전위에 따라 제 1 트랜지스터가 온 상태가 되었을 때, 제 1 트랜지스터를 통하여 제 2 트랜지스터의 게이트에 제 2 전위가 인가되고, 제 2 전위에 따라 발광 휘도가 제어된다. 제 2 전위는 제 2 유지 용량에서 유지되는 것이 바람직하다. 즉, 제 1 배선에 입력되는 신호는, 화소의 점등을 제어할 수 있다.
제 3 단계로서, 제 3 배선에 리셋 신호를 입력함으로써 제 3 트랜지스터가 온 상태가 되고, 제 2 유지 용량에서 유지되는 제 2 전위가 방전됨으로써 제 2 트랜지스터가 오프 상태가 되어 발광 소자가 소등된다. 상기 리셋 신호와 동기하여 삼각파의 전위가 가장 낮아지는 표시 장치의 구동 방법이다.
또한 사람의 눈이 인식하는 발광 소자의 휘도는 시간당 평균 휘도로 나타낼 수 있다. 평균 휘도는 리셋 신호에 의하여 발광 소자가 소등되고 나서, 다음의 리셋 신호에 의하여 발광 소자가 소등될 때까지의 기간에 발광 소자가 점등되는 발광량으로 결정된다. 또한 제 2 전위에 의하여 발광 소자의 점등이 시작되고 나서, 리셋 신호에 의하여 발광 소자가 소등될 때까지의 기간을 점등 기간으로 하고, 발광 소자가 소등되고 나서, 다음의 제 2 전위가 인가됨으로써 발광 소자가 점등을 시작할 때까지의 기간을 소등 기간으로 한다. 즉, 제 3 배선에 입력되는 신호는 화소의 표시를 리셋할 수 있다.
표시 데이터인 제 1 전위가 낮은 경우에는, 제 1 트랜지스터의 문턱 전압이 작아지고, 제 1 전위가 높은 경우에는, 제 1 트랜지스터의 문턱 전압이 커지는 것이 바람직하다. 즉, 제 1 전위가 낮은 경우에 제 1 트랜지스터에 삼각파가 입력되면, 삼각파의 전위가 높아짐에 따라 제 2 전위가 빨리 높아지고, 발광 소자의 점등이 빨리 시작된다. 또한 발광 소자의 점등이 빨리 시작되면, 발광 소자의 평균 휘도가 커지고, 발광 소자가 점등되는 기간의 최대 휘도도 커진다.
화소에 인가되는 표시 데이터의 제 1 전위에 대한 발광 소자의 휘도는, 평균화되어 평균 휘도가 된다. 그러나 제 3 트랜지스터에 의하여 소등되기 직전의 시각에 발광 소자가 표시 데이터에 대응하는 최대 휘도가 되기 때문에, 사람의 눈에는 최대 휘도가 잔상으로서 남는다. 이것은 저계조의 표시 데이터를 표시할 때, 평균 휘도에서 인식되는 계조는 낮지만, 순간적인 최대 휘도는 사람의 눈에는 잔상으로서 남으므로 색을 인식하기 쉽기 때문이다. 예를 들어 달빛에 비춰진 바다의 청색을 표현하는 경우 등에는, 계조가 낮아도 청색을 잔상으로서 강하게 인식시키는 효과 등이 있다.
또한 화소에서 제 3 트랜지스터에 의하여 제 2 전위가 초기화되고 발광 소자가 소등되면, 표시 장치는 흑색 삽입의 효과를 얻을 수 있다. 또한 흑색 삽입은 표시 장치의 구동 방법의 하나이고, 표시 데이터를 점등하는 기간과 소등하는 기간을 제공함으로써, 콘트라스트비를 증가시키는 구동 방법이다. 즉, 흑색 삽입의 효과로 콘트라스트가 향상되고 순간적인 최대 휘도가 잔상으로서 남기 때문에, 표시 내용의 시인성이 향상된다. 또한 소등 기간을 가지면 점등 기간이 단축될 수 있기 때문에 소비전력을 저감할 수 있다. 또한 점등 기간에는 삼각파에 의하여 제 2 전위의 충전 전압이 제어되기 때문에, 발열량이 큰 휘도가 큰 기간을 단축할 수 있다. 따라서 상술한 표시 장치의 구동 방법은 소비전력을 저감하고 발열을 억제를 할 수 있다.
제 1 배선을 통하여 제 1 트랜지스터의 게이트에 입력되는 삼각파는, 제 1 배선에 접속되는 화소에 동시에 입력된다. 또한 표시 장치가 갖는 모든 화소에 삼각파가 동시에 입력되어도 좋다. 표시 장치가 갖는 모든 화소에 상기 삼각파가 입력되면, 제 1 시각에 각 화소는 입력된 표시 데이터의 크기에 대응하는 최대 휘도에 도달하기 때문에, 표시 영역의 표시를 동시에 갱신할 수 있다. 또한 제 2 시각에 초기화와 발광 소자의 소등을 수행한다. 소위 면 순차 구동을 실현할 수 있다. 예를 들어 표시 영역에 제 p 프레임과 제 p-1 프레임의 표시 데이터가 동시에 표시됨으로써 발생하는 시인성의 저하를 억제할 수 있다. p는 양의 자연수이다.
상술한 발광 소자로서는 LED를 사용하는 것이 바람직하다. LED는 표시 패널 위에 형성되어도 좋고, LED를 부품으로서 본딩하여도 좋다. 또는 발광 소자가 OLED이어도 좋다. 본 실시형태의 표시 장치의 구동 방법은 발광 소자가 LED 또는 OLED이어도 같은 효과를 얻을 수 있다.
또한 화소가 갖는 발광 소자는 표시 패널 위에 형성되어도 좋고 부품으로서 실장되어도 좋다. 예를 들어 LED는 부품으로서 화소에 본딩되어도 좋다.
이어서, 도 1의 (A)를 사용하여 표시 장치가 갖는 화소에 대하여 자세히 설명한다.
표시 장치는 화소(10), 배선(G1), 배선(G2), 배선(G3), 배선(S1), 배선(V0), 배선(com), 배선(Ano), 및 배선(Cath)을 갖는다. 또한 상술한 제 1 배선은 제 1 화소에 전기적으로 접속되는 배선(G3)에 상당하고, 제 2 배선은 제 1 화소에 전기적으로 접속되는 배선(G1)에 상당하고, 제 3 배선은 제 1 화소에 전기적으로 접속되는 배선(G2)에 상당한다. 화소(10)는 트랜지스터(14), 화소 회로(10P)를 갖는다. 화소 회로(10P)는 발광 소자(17), 트랜지스터(11), 트랜지스터(12), 트랜지스터(13), 용량 소자(15), 용량 소자(16)를 갖는다. 트랜지스터(11)는 백 게이트를 갖는다.
트랜지스터(14)의 게이트는 배선(G1)에 전기적으로 접속된다. 트랜지스터(14)의 소스 및 드레인 중 한쪽은 배선(S1)에 전기적으로 접속된다. 트랜지스터(14)의 소스 및 드레인 중 다른 쪽은 트랜지스터(11)의 백 게이트 및 용량 소자(15)의 한쪽 전극에 전기적으로 접속된다. 트랜지스터(11)의 게이트는 배선(G3)에 전기적으로 접속된다. 배선(V0)은 용량 소자(15)의 다른 쪽 전극, 및 트랜지스터(11)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(11)의 소스 및 드레인 중 다른 쪽은 트랜지스터(13)의 소스 및 드레인 중 한쪽, 트랜지스터(12)의 게이트, 및 용량 소자(16)의 한쪽 전극에 전기적으로 접속된다. 트랜지스터(13)의 게이트는 배선(G2)에 전기적으로 접속된다. 트랜지스터(13)의 소스 및 드레인 중 다른 쪽은 배선(Com)에 전기적으로 접속된다. 트랜지스터(12)의 소스 및 드레인 중 한쪽은 발광 소자(17)의 한쪽 전극에 전기적으로 접속된다. 트랜지스터(12)의 소스 및 드레인 중 다른 쪽은 배선(Cath) 및 용량 소자(16)의 다른 쪽 전극에 전기적으로 접속된다. 발광 소자(17)의 다른 쪽 전극은 배선(Ano)에 전기적으로 접속된다.
도 1의 (A)에서는 트랜지스터(12), 트랜지스터(13), 및 트랜지스터(14)가 각각 백 게이트를 갖는 예를 도시하였지만, 트랜지스터(12), 트랜지스터(13), 및 트랜지스터(14) 중 어느 하나 또는 복수가 백 게이트를 갖지 않는 구성이어도 좋다. 또한 트랜지스터는 고순도화되고 산소 결손의 형성이 억제된 산화물 반도체막을 갖는 것이 바람직하다. 상기 트랜지스터는 오프 전류가 저감될 수 있다. 따라서 화상 신호 등의 전기 신호를 유지하는 시간을 길게 할 수 있다. 그러므로 리프레시 동작의 빈도를 줄일 수 있어, 소비전력을 저감하는 효과를 갖는다. 산화물 반도체막을 갖는 상기 트랜지스터에 대해서는 실시형태 6에서 자세히 설명한다.
배선(V0)에는, 용량 소자(16)에 인가되는 제 2 전위의 최대 전위보다 높은 전위가 인가된다. 배선(Com)에는, 용량 소자(16)에서 유지되는 제 2 전위를 초기화하기 위한 저전위가 인가된다. 상기 저전위는 발광 소자가 발광하지 않는 전류값을 갖도록 설정되는 것이 바람직하다. 즉, 트랜지스터(12)를 오프 상태로 하는 전위가 인가된다. 배선(Ano)은 발광 소자의 다른 쪽 전극(이하 양극 단자)에 접속된다. 따라서 배선(Ano)에 인가되는 전위는 제 2 전위의 가장 높은 전위보다 높은 것이 바람직하다. 배선(Cath)은 트랜지스터(12)를 통하여 발광 소자의 한쪽 전극(이하 음극 단자)에 접속된다. 따라서 배선(Cath)에 인가되는 전위는, 제 2 전위가 초기화된 경우의 전위보다 낮은 것이 바람직하다.
도 1의 (B)는 화소(10)의 동작을 설명하는 타이밍 차트이다. 배선(G1)에 접속되는 화소(10)에는, 배선(G1)을 통하여 주사 신호가 입력된다. 배선(G2)에 접속되는 화소(10)에는, 배선(G2)을 통하여 리셋 신호가 입력된다. 배선(G3)에 접속되는 화소(10)에는, 배선(G3)을 통하여 삼각파(TW)가 입력된다. 배선(S1)에 접속되는 화소(10)에는, 배선(S1)을 통하여 제 1 전위가 인가된다. 또한 제 1 전위는 표시 데이터(D1)로 바꿔 말할 수 있다.
시각 T0에는, 배선(G2)에 리셋 신호가 입력된다. 트랜지스터(13)의 게이트에는 배선(G2)을 통하여 리셋 신호가 입력된다. 트랜지스터(13)가 온 상태가 되고, 용량 소자(16)에서 유지되는 제 2 전위가 초기화되고, 발광 소자가 소등된다. 또한 시각 T0에는, 배선(G3)에 입력되는 삼각파(TW)를 초기화하여 제 2 전위의 충전을 정지시킨다. 즉, 트랜지스터(11)가 오프 상태가 되고, 용량 소자(16)에 제 2 전위가 충전되는 동작이 정지된다.
시각 T1에는, 배선(G1)에 입력되는 주사 신호에 의하여 배선(G1)이 선택 상태가 된다. 트랜지스터(14)가 온 상태가 되고, 배선(S1)에 입력되는 표시 데이터(D1)가 용량 소자(15)에 입력된다. 용량 소자(15)에 입력된 표시 데이터(D1)는 트랜지스터(11)의 백 게이트에 입력되어, 트랜지스터(11)의 문턱 전압이 제어된다.
시각 T2에는, 배선(G1)에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 트랜지스터(14)가 오프 상태가 되고, 용량 소자(15)에 입력된 표시 데이터(D1)가 유지된다.
시각 T3에는, 배선(G2)에 입력되는 리셋 신호가 해제되고, 트랜지스터(13)가 오프 상태가 된다. 또한 이 리셋 신호의 해제는 시각 T2에 수행하여도 좋다.
또한 시각 T3에는, 상기 리셋 신호의 해제에 의하여 배선(G3)에 삼각파(TW)가 입력되는 것이 바람직하다. 다만 표시 데이터(D1)에 의하여 트랜지스터(11)의 문턱값이 제어되기 때문에, 표시 데이터(D1)에 따라 제 2 전위의 충전이 시작된다. 용량 소자(16)에 대한 제 2 전위의 충전이 시작되면, 트랜지스터(12)가 발광 소자에 전류를 공급하여, 발광 소자는 점등을 시작한다. 도 1의 (B)에서는, 해칭된 기간 발광 소자가 점등되는 예를 도시하였다. 또한 발광 소자의 발광 강도는 삼각파(TW)의 변화에 따라 커지는 것이 바람직하다. 또한 화소(10)에서는 삼각파(TW)가 입력되는 기간이 1프레임보다 짧은 것이 바람직하다.
도 2의 (A)는 표시 장치(20)를 설명하는 블록도이다. 표시 장치(20)는 표시 영역(21), 소스 드라이버(22), 및 게이트 드라이버(23)를 갖는다. 표시 영역(21)은 화소(10(1, 1)) 내지 화소(10(m, n))를 갖는다. 일례로서 도 2의 (A)에서는, 화소(10(i, j)) 내지 화소(10(i+1, j+1))를 도시하였다. m, n은 양의 정수(整數)이고, i는 1 이상 m 이하의 정수이고, j는 1 이상 n 이하의 정수이다.
일례로서 화소(10(i, j))와 배선의 접속에 대하여 설명한다. 화소(10(i, j))는 배선(G1(j)), 배선(G2(j)), 또는 배선(G3(j))을 통하여 게이트 드라이버(23)에 전기적으로 접속된다. 화소(10(i, j))는 배선(S1(i))을 통하여 소스 드라이버(22)에 전기적으로 접속된다.
도 2의 (B)는 표시 장치(20)의 동작을 설명하는 타이밍 차트이다. 화소(10)의 자세한 동작에 대해서는, 도 1의 (B)의 설명을 참작할 수 있기 때문에 설명을 생략한다.
시각 T10에는, 배선(G2(j))에 리셋 신호가 입력되고, 화소(10(i, j)) 및 화소(10(i+1, j))의 유지 전위가 초기화되고, 발광 소자가 소등된다. 또한 배선(G3(j))에 입력되는 삼각파(TW)가 초기화된다.
시각 T11에는, 배선(G1(j))에 입력되는 주사 신호에 의하여 배선(G1(j))이 선택 상태가 된다. 배선(S1(i))에는 표시 데이터(D1)가 입력되고, 배선(S1(i+1))에는 표시 데이터(D2)가 입력된다.
또한 시각 T11에는, 배선(G2(j+1))에 리셋 신호가 입력되고, 화소(10(i, j+1)) 및 화소(10(i+1, j+1))의 유지 전위가 초기화되고, 발광 소자가 소등된다. 또한 배선(G3(j+1))에 입력되는 삼각파(TW)가 초기화된다.
시각 T12에는, 배선(G1(j))에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 화소(10(i, j))에서는 표시 데이터(D1)가 유지되고, 화소(10(i+1, j))에서는 표시 데이터(D2)가 유지된다.
또한 시각 T12에는, 배선(G1(j+1))에 입력되는 주사 신호에 의하여 배선(G1(j+1))이 선택 상태가 된다. 배선(S1(i))에는 표시 데이터(D3)가 입력되고, 배선(S1(i+1))에는 표시 데이터(D4)가 입력된다.
시각 T13에는, 배선(G2(j))에 입력되는 리셋 신호가 해제된다. 시각 T13에는, 상기 리셋 신호의 해제에 의하여 배선(G3(j))에 삼각파(TW)가 입력된다. 다만 표시 데이터(D1) 또는 표시 데이터(D2)에 의하여 트랜지스터(11)의 문턱값이 제어되기 때문에, 화소(10(i, j)) 또는 화소(10(i+1, j))의 점등 시작 시각이 다르다. 또한 표시 데이터(D1) 또는 표시 데이터(D2)에 따라, 화소(10(i, j)) 또는 화소(10(i+1, j))의 점등 기간, 발광 강도가 다르다.
또한 시각 T13에는, 배선(G1(j+1))에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 화소(10(i, j+1))에서는 표시 데이터(D3)가 유지되고, 화소(10(i+1, j+1))에서는 표시 데이터(D4)가 유지된다.
도 2의 (B)의 타이밍 차트에서는, 점등 기간이 다른 해칭된 영역을 나타내었다. 화소(10(i, j))에 인가되는 표시 데이터(D1) 또는 화소(10(i+1, j))에 인가되는 표시 데이터(D2)의 전위의 크기에 따라 각 점등 기간이 다른 예를 나타내었다.
시각 T14에는, 배선(G2(j+1))에 입력되는 리셋 신호가 해제된다. 시각 T14에는, 상기 리셋 신호의 해제에 의하여 배선(G3(j+1))에 삼각파(TW)가 입력된다. 이후에는 같은 처리가 반복하여 수행되므로 설명을 생략한다.
도 2의 (B)의 타이밍 차트에서는, 배선(G1(j)) 또는 배선(G1(j+1))에 입력되는 각 주사 신호에 대응하여, 배선(G3(j)) 또는 배선(G3(j+1))에 삼각파(TW)가 입력되어 있다. 점등 기간은 선택되는 행에 따라 다르기 때문에, 발광 소자의 점등 시간이 분산된다. 따라서 발광 소자의 점등에 의한 전력 소비의 집중을 분산시킬 수 있다.
도 3의 (A)는 표시 장치(20A)를 설명하는 블록도이다. 표시 장치(20A)는 게이트 드라이버(23a), 삼각파 생성 회로(24)를 갖는다는 점에서 표시 장치(20)와 다르다.
일례로서 화소(10(i, j))와 배선의 접속에 대하여 설명한다. 화소(10(i, j))는 배선(G1(j))을 통하여 게이트 드라이버(23a)에 전기적으로 접속되고, 화소(10(i, j+1))는 배선(G1(j+1))을 통하여 게이트 드라이버(23a)에 전기적으로 접속된다. 또한 화소(10(i, j)) 및 화소(10(i, j+1))는 배선(S1(i))을 통하여 소스 드라이버(22)에 전기적으로 접속된다.
배선(G2)은 표시 영역(21)이 갖는 화소군에 전기적으로 접속되고, 상기 화소군에 리셋 신호를 동시에 입력하여, 발광 소자를 소등할 수 있다. 배선(G3)은 상기 화소군에 전기적으로 접속되고, 모든 화소에 삼각파(TW)를 동시에 입력할 수 있다.
또한 게이트 드라이버(23a)에는 스타트 펄스(SP)가 입력되고, 삼각파 생성 회로(24)에는 스타트 펄스(SP) 및 게이트 드라이버(23a)의 출력 신호(OUT)가 입력된다. 삼각파 생성 회로(24)는 스타트 펄스(SP) 및 출력 신호(OUT)를 사용하여, 상기 화소군에 입력되는 리셋 신호와, 삼각파(TW)를 생성할 수 있다.
도 3의 (B)는 표시 장치(20A)의 동작의 일례를 설명하는 타이밍 차트이다. 도 3의 (B)에서는 배선(G1(1)) 내지 배선(G1(n))을 사용하여 설명하지만, 표시 데이터가 입력되는 화소에 대해서는, 상기 화소군 중에서 화소(10(i, j)) 내지 화소(10(i+1, j+1))에 주목하여 설명한다. 또한 화소(10)의 자세한 동작에 대해서는, 도 1의 (B)의 설명을 참작할 수 있기 때문에 설명을 생략한다.
시각 T20에는, 삼각파 생성 회로(24)가 배선(G2)에 리셋 신호를 입력할 수 있다. 따라서 상기 화소군은 동시에 초기화되고, 발광 소자는 소등된다. 또한 삼각파 생성 회로(24)는 배선(G3)에 입력되는 삼각파(TW)를 초기화할 수 있다. 또한 배선(G1(1))에 입력되는 주사 신호에 의하여 배선(G1(1))이 선택 상태가 된다. 일례로서 도 3의 (A)에서는, 화소(10(i, 1)) 내지 화소(10(i+1, 1))(표시하지 않았음)에서, 배선(S1(i))에는 표시 데이터(D1)가 입력되고 배선(S1(i+1))에는 표시 데이터(D2)가 입력된다.
시각 T21에는, 배선(G1(1))에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 화소(10(i, 1))에서는 표시 데이터(D1)가 유지되고, 화소(10(i+1, 1))에서는 표시 데이터(D2)가 유지된다.
시각 T22에는, 배선(G1(j))에 입력되는 주사 신호에 의하여 배선(G1(j))이 선택 상태가 된다. 배선(S1(i))에는 표시 데이터(D3)가 입력되고, 배선(S1(i+1))에는 표시 데이터(D4)가 입력된다.
시각 T23에는, 배선(G1(j))에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 화소(10(i, j))에서는 표시 데이터(D3)가 유지되고, 화소(10(i+1, j))에서는 표시 데이터(D4)가 유지된다.
또한 시각 T23에는, 배선(G1(j+1))에 입력되는 주사 신호에 의하여 배선(G1(j+1))이 선택 상태가 된다. 배선(S1(i))에는 표시 데이터(D5)가 입력되고, 배선(S1(i+1))에는 표시 데이터(D6)가 입력된다.
시각 T24에는, 배선(G1(j+1))에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 화소(10(i, j+1))에서는 표시 데이터(D5)가 유지되고, 화소(10(i+1, j+1))에서는 표시 데이터(D6)가 유지된다.
시각 T25에는, 배선(G1(n))에 입력되는 주사 신호에 의하여 배선(G1(n))이 선택 상태가 된다. 배선(S1(i))에는 표시 데이터(D7)가 입력되고, 배선(S1(i+1))에는 표시 데이터(D8)가 입력된다.
시각 T26에는, 배선(G1(n))에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 화소(10(i, n))에서는 표시 데이터(D7)가 유지되고, 화소(10(i+1, n))에서는 표시 데이터(D8)가 유지된다.
시각 T26에는, 배선(G2)에 입력되는 리셋 신호가 해제된다. 시각 T26에는, 상기 리셋 신호의 해제에 의하여 배선(G3)에 삼각파(TW)가 입력된다. 표시 데이터(D1) 내지 표시 데이터(D8)에 의하여, 각 화소가 갖는 트랜지스터(11)의 문턱값이 제어된다. 일례로서 도 3의 (B)에서는, 화소(10(i, j)), 화소(10(i+1, j)), 또는 화소(10(i, j+1))의 각 화소에서 점등 시작 시각이 다르다는 것을, 점등 기간이 다른 해칭된 영역으로 나타내었다.
즉, 표시 데이터(D3), 표시 데이터(D4), 또는 표시 데이터(D5)에 따라, 화소(10(i, j)), 화소(10(i+1, j)), 또는 화소(10(i, j+1))의 점등 기간, 발광 강도가 다르다. 다른 화소도 마찬가지로, 각 화소에 입력된 표시 데이터에 따라 점등 시작 시각, 점등 기간, 및 발광 강도가 다르다.
도 3의 (B)의 타이밍 차트에서는, 상기 화소군에 표시 데이터가 입력된 후, 삼각파 생성 회로(24)에 의하여 상기 화소군에 삼각파(TW)가 동시에 입력된다. 즉, 상기 화소군은 입력된 표시 데이터에 따라 점등 시작 시각이 다르지만, 각 화소가 갖는 발광 소자는 동시에 최대 휘도가 된다. 다음 시각에는, 삼각파 생성 회로(24)에 의하여 상기 화소군에 리셋 신호가 입력되어 표시 데이터가 초기화된다. 즉, 화소군은 동시에 소등되는 시각과, 동시에 발광 소자가 최대 휘도가 되는 시각을 갖는다. 표시 장치는 표시 영역(21)의 표시를 면으로 갱신할 수 있기 때문에, 주사선을 사용하여 표시를 갱신하는 경우에 발생하는 갱신 프레임의 표시 데이터와 이전 프레임의 표시 데이터가 동시에 표시되는 것에 기인한 시인성 저하를 억제할 수 있다.
즉, 상기 화소군에서는 리셋 신호에 의하여 화소가 초기화됨으로써, 리셋 신호가 입력되는 동안 발광 소자가 소등된다. 따라서 리셋 신호는 흑색 삽입의 효과를 갖는다. 즉, 삼각파(TW)를 사용한 구동 방법에서는, 흑색 삽입의 효과로 콘트라스트가 향상되고 순간적인 최대 휘도가 잔상으로서 남기 때문에, 표시 내용의 시인성이 향상된다. 또한 소등 기간을 가짐으로써 점등 기간이 단축되고, 또한 점등 기간에 삼각파(TW)에 의하여 전력 소비와 발열량이 큰 휘도의 기간을 단축함으로써 소비전력이 저감되고 발열이 억제될 수 있다.
이상, 본 실시형태에서 설명하는 구성, 방법은 다른 실시형태에서 설명하는 구성, 방법과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는, 실시형태 1의 화소 및 표시 장치와 다른 구성에 대하여, 도 4 내지 도 6을 사용하여 설명한다.
도 4의 (A)를 사용하여 도 1과는 다른 화소(10A)에 대하여 자세히 설명한다.
표시 장치는 화소(10A), 배선(G1), 배선(G2), 배선(G3A), 배선(S1), 배선(Com), 및 배선(Cath)을 갖는다. 화소(10A)는 발광 소자(35), 트랜지스터(31), 트랜지스터(32), 트랜지스터(33), 및 용량 소자(34)를 갖는다.
트랜지스터(33)의 게이트는 배선(G1)에 전기적으로 접속된다. 트랜지스터(33)의 소스 및 드레인 중 한쪽은 배선(S1)에 전기적으로 접속된다. 트랜지스터(33)의 소스 및 드레인 중 다른 쪽은 트랜지스터(31)의 게이트, 트랜지스터(32)의 소스 및 드레인 중 한쪽, 및 용량 소자(34)의 한쪽 전극에 전기적으로 접속된다. 트랜지스터(32)의 게이트는 배선(G2)에 전기적으로 접속된다. 트랜지스터(32)의 소스 및 드레인 중 다른 쪽은 배선(Com)에 전기적으로 접속된다. 트랜지스터(31)의 소스 및 드레인 중 한쪽은 발광 소자(35)의 한쪽 전극에 전기적으로 접속된다. 트랜지스터(12)의 소스 및 드레인 중 다른 쪽은 배선(Cath) 및 용량 소자(34)의 다른 쪽 전극에 전기적으로 접속된다. 발광 소자(35)의 다른 쪽 전극은 배선(G3A)에 전기적으로 접속된다.
도 4의 (A)에서 트랜지스터(31), 트랜지스터(32), 및 트랜지스터(33)는 각각 백 게이트를 가져도 좋다. 또한 트랜지스터(31), 트랜지스터(32), 및 트랜지스터(33) 중 어느 하나 또는 복수가 백 게이트를 갖는 구성이어도 좋다.
배선(Com)에는, 용량 소자(34)에서 유지되는 표시 데이터(D1)를 초기화하기 위한 저전위가 인가된다. 상기 저전위는 발광 소자가 발광하지 않는 전류값을 갖도록 설정되는 것이 바람직하다. 즉, 트랜지스터(31)를 오프 상태로 하는 전위가 인가된다. 배선(G3A)은 발광 소자의 양극 단자에 접속되고 삼각파(TW)가 입력된다. 배선(Cath)은 트랜지스터(31)를 통하여 발광 소자의 음극 단자에 접속된다. 따라서 배선(Cath)에 인가되는 전위는, 표시 데이터(D1)가 초기화된 경우의 전위보다 낮은 것이 바람직하다.
배선(G1)에 접속되는 화소(10A)에는, 배선(G1)을 통하여 주사 신호가 입력된다. 배선(G2)에 접속되는 화소(10A)에는, 배선(G2)을 통하여 리셋 신호가 입력된다. 배선(G3A)에 접속되는 화소(10A)에는, 배선(G3A)을 통하여 발광 소자의 양극 단자에 삼각파(TW)가 입력된다. 배선(S1)에 접속되는 화소(10)에는, 배선(S1)을 통하여 표시 데이터(D1)가 입력된다.
도 4의 (A)에 도시된 화소(10A)는, 발광 소자(35)의 양극 단자에 삼각파(TW)가 입력된다는 점에서 도 1의 (A)에 도시된 화소(10)와 다르다.
도 4의 (B)는 화소(10A)의 동작의 일례를 설명하는 타이밍 차트이다.
시각 T30에는, 배선(G2)에 리셋 신호가 입력된다. 트랜지스터(32)의 게이트에는 배선(G2)을 통하여 리셋 신호가 입력되고, 발광 소자가 소등된다. 트랜지스터(32)는 온 상태가 되고, 용량 소자(34)에서 유지되는 유지 전위가 초기화된다. 또한 시각 T30에는 배선(G3A)에 입력되는 삼각파(TW)가 초기화된다.
시각 T31에는, 배선(G2)에 입력되는 리셋 신호가 해제되고, 트랜지스터(32)가 오프 상태가 된다. 또한 시각 T31에는, 배선(G1)에 입력되는 주사 신호에 의하여 배선(G1)이 선택 상태가 된다. 트랜지스터(33)가 온 상태가 되고, 배선(S1)에 입력되는 표시 데이터(D1)가 용량 소자(34)에 입력된다. 용량 소자(34)에 입력된 표시 데이터(D1)는 트랜지스터(31)의 게이트에 입력된다.
시각 T32에는, 배선(G1)에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 트랜지스터(33)가 오프 상태가 되고, 용량 소자(34)에 입력된 표시 데이터(D1)가 유지된다. 이어서, 배선(G3A)에는 삼각파(TW)가 입력되는 것이 바람직하다. 트랜지스터(31)는 제 1 전위에 대응한 발광 소자에 전류를 공급하고, 발광 소자는 점등을 시작한다. 다만 발광 소자의 양극 단자에 인가되는 삼각파(TW)의 전위가, 표시 데이터(D1)에 발광 소자의 문턱 전압(LVth)을 더한 전위(DL1)보다 높아지면, 발광 소자는 점등을 시작한다.
도 4의 (B)에서는, 해칭된 기간 발광 소자가 점등되는 예를 도시하였다. 또한 발광 소자의 발광 강도는 삼각파(TW)의 변화에 따라 커지는 것이 바람직하다. 또한 화소(10A)에서는 삼각파(TW)가 입력되는 기간이 1프레임보다 짧은 것이 바람직하다.
도 5의 (A)는 표시 장치(20B)를 설명하는 블록도이다. 표시 장치(20B)는 표시 영역(21), 소스 드라이버(22), 및 게이트 드라이버(23b)를 갖는다. 표시 영역(21)은 화소(10A(1, 1)) 내지 화소(10A(m, n))를 갖는다. 일례로서 도 5의 (A)에서는, 화소(10A(i, j)) 내지 화소(10A(i+1, j+1))를 도시하였다. m, n은 양의 정수이고, i는 1 이상 m 이하의 정수이고, j는 1 이상 n 이하의 정수이다.
일례로서 화소(10A(i, j))와 배선의 접속에 대하여 설명한다. 화소(10A(i, j))는 배선(G1(j)), 배선(G2(j)), 또는 배선(G3A(j))을 통하여 게이트 드라이버(23b)에 전기적으로 접속된다. 화소(10A(i, j))는 배선(S1(i))을 통하여 소스 드라이버(22)에 전기적으로 접속된다.
도 5의 (B)는 표시 장치의 동작의 일례를 설명하는 타이밍 차트이다. 화소(10A)의 자세한 동작에 대해서는, 도 4의 (B)의 설명을 참작할 수 있기 때문에 설명을 생략한다.
시각 T40에는, 배선(G2(j))에 리셋 신호가 입력되고, 화소(10A(i, j)) 및 화소(10A(i+1, j))의 유지 전위가 초기화되고, 발광 소자가 소등된다. 또한 배선(G3A(j))에 입력되는 삼각파(TW)가 초기화된다.
시각 T41에는, 배선(G2(j))에 입력되는 리셋 신호가 해제된다. 또한 시각 T41에는, 배선(G1(j))에 입력되는 주사 신호에 의하여 배선(G1(j))이 선택 상태가 된다. 배선(S1(i))에는 표시 데이터(D1)가 입력되고, 배선(S1(i+1))에는 표시 데이터(D2)가 입력된다.
또한 시각 T41에는, 배선(G2(j+1))에 리셋 신호가 입력되고, 화소(10A(i, j)) 및 화소(10A(i+1, j))의 유지 전위가 초기화되고, 발광 소자가 소등된다. 또한 배선(G3A(j+1))에 입력되는 삼각파(TW)가 초기화된다.
시각 T42에는, 배선(G1(j))에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 화소(10A(i, j))에서는 표시 데이터(D1)가 유지되고, 화소(10A(i+1, j))에서는 표시 데이터(D2)가 유지된다.
이어서, 배선(G3A(j))에는 삼각파(TW)가 입력되는 것이 바람직하다. 화소(10A(i, j))는 표시 데이터(D1)에 대응한 전류를 발광 소자에 공급하고, 발광 소자는 점등을 시작한다. 다만 발광 소자의 양극 단자에 인가되는 삼각파(TW)의 전위가, 표시 데이터(D1)에 발광 소자의 문턱 전압(LVth)을 더한 전위(DL1)보다 높아지면, 발광 소자는 점등을 시작한다. 마찬가지로, 화소(10A(i+1, j))는 표시 데이터(D2)에 대응한 전류를 발광 소자에 공급하고, 발광 소자는 점등을 시작한다.
시각 T43에는, 배선(G1(j+1))에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 화소(10A(i, j+1))에서는 표시 데이터(D3)가 유지되고, 화소(10A(i+1, j+1))에서는 표시 데이터(D4)가 유지된다.
이어서, 배선(G3A(j+1))에는 삼각파(TW)가 입력되는 것이 바람직하다. 화소(10A(i, j+1))는 표시 데이터(D3)에 대응한 전류를 발광 소자에 공급하고, 발광 소자는 점등을 시작한다. 다만 발광 소자의 양극 단자에 인가되는 삼각파(TW)의 전위가, 표시 데이터(D3)에 발광 소자의 문턱 전압(LVth)을 더한 전위(DL3)보다 높아지면, 발광 소자는 점등을 시작한다. 마찬가지로, 화소(10A(i+1, j+1))는 표시 데이터(D4)에 대응한 전류를 발광 소자에 공급하고, 발광 소자는 점등을 시작한다. 이후에는 같은 처리가 반복하여 수행되므로 설명을 생략한다.
도 5의 (B)의 타이밍 차트에서는, 배선(G1(j)) 또는 배선(G1(j+1))에 입력되는 각 주사 신호에 대응하여, 각각의 배선(G3A(j)) 또는 배선(G3A(j+1))에 삼각파(TW)가 입력되어 있다. 점등 기간은 선택되는 행에 따라 다르기 때문에, 발광 소자의 점등 시간이 분산된다. 따라서 발광 소자의 점등에 의한 전력 소비의 집중을 분산시킬 수 있다.
도 6의 (A)는 표시 장치(20C)를 설명하는 블록도이다. 표시 장치(20C)는 표시 영역(21), 소스 드라이버(22), 게이트 드라이버(23c), 및 게이트 드라이버(23d)를 갖는다. 표시 영역(21)은 화소(10A(1, 1)) 내지 화소(10A(m, n))를 갖는다. 일례로서 도 6의 (A)에서는, 화소(10A(i, j)) 내지 화소(10A(i+1, j+1))를 도시하였다. m, n은 양의 정수이고, i는 1 이상 m 이하의 정수이고, j는 1 이상 n 이하의 정수이다.
일례로서 화소(10A(i, j))와 배선의 접속에 대하여 설명한다. 화소(10A(i, j))는 배선(G1(j))을 통하여 게이트 드라이버(23c)에 전기적으로 접속된다. 또한 화소(10A(i, j))는 배선(G2A(k)) 또는 배선(G3A(k))을 통하여 게이트 드라이버(23d)에 전기적으로 접속된다. 화소(10A(i, j))는 인접한 행의 화소, 예를 들어 화소(10A(i, j+1))와 배선(G2A(k)) 및 배선(G3A(k))을 공유할 수 있다. 도 6의 (A)에서는, 배선(G1(j))과 배선(G1(j+1))에 접속되는 화소가 배선(G2A(k)) 및 배선(G3A(k))을 공유하는 예를 도시하였다. 또한 배선(G2A(k)) 및 배선(G3A(k))을 공유할 수 있는 화소는, 인접한 배선(G1)에 접속되는 화소에 한정되지 않는다. 복수의 배선(G1)에 접속되는 화소가 배선(G2A(k)) 및 배선(G3A(k))을 공유할 수 있다.
배선(G2A(k))에는 리셋 신호가 입력되고, 배선(G3A(k))에는 삼각파가 입력된다. 또한 화소(10A(i, j)) 및 화소(10A(i, j+1))는 배선(S1(i))을 통하여 소스 드라이버(22)에 전기적으로 접속된다. 또한 k는 1 이상 j 이하의 양의 정수이다.
도 6의 (B)는 표시 장치(20C)의 동작의 일례를 설명하는 타이밍 차트이다. 화소(10A)의 자세한 동작에 대해서는, 도 4의 (B)의 설명을 참작할 수 있기 때문에 설명을 생략한다.
시각 T50에는, 배선(G2A(k))에 리셋 신호가 입력되고, 화소(10A(i, j)) 및 화소(10A(i+1, j))의 유지 전위가 초기화되고, 발광 소자가 소등된다. 또한 배선(G3A(j))에 입력되는 삼각파(TW)가 초기화된다.
시각 T51에는, 배선(G2A(k))에 입력되는 리셋 신호가 해제된다. 또한 시각 T51에는, 배선(G1(j))에 입력되는 주사 신호에 의하여 배선(G1(j))이 선택 상태가 된다. 배선(S1(i))에는 표시 데이터(D1)가 입력되고, 배선(S1(i+1))에는 표시 데이터(D2)가 입력된다.
시각 T52에는, 배선(G1(j))에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 화소(10A(i, j))에서는 표시 데이터(D1)가 유지되고, 화소(10A(i+1, j))에서는 표시 데이터(D2)가 유지된다.
시각 T52에는, 배선(G1(j+1))에 입력되는 주사 신호에 의하여 배선(G1(j+1))이 선택 상태가 된다. 배선(S1(i))에는 표시 데이터(D3)가 입력되고, 배선(S1(i+1))에는 표시 데이터(D4)가 입력된다.
또한 시각 T53에는, 배선(G1(j+1))에 입력되는 주사 신호가 비선택 상태가 된다. 따라서 화소(10A(i, j+1))에서는 표시 데이터(D3)가 유지되고, 화소(10A(i+1, j+1))에서는 표시 데이터(D4)가 유지된다.
시각 T54에는, 배선(G3A(k))에는 삼각파(TW)가 입력되는 것이 바람직하다. 화소(10A(i, j))는 표시 데이터(D1)에 대응한 전류를 발광 소자에 공급하고, 발광 소자는 점등을 시작한다. 또한 발광 소자의 양극 단자에 인가되는 삼각파(TW)의 전위가, 표시 데이터(D1)에 발광 소자의 문턱 전압(LVth)을 더한 전위(DL1)보다 높아지면, 발광 소자는 점등을 시작한다. 마찬가지로, 화소(10A(i+1, j)), 화소(10A(i, j+1)), 화소(10A(i+1, j+1))의 각각은, 표시 데이터(D2), 표시 데이터(D3), 표시 데이터(D4)에 대응한 전류를 발광 소자에 공급하고, 발광 소자는 점등을 시작한다.
도 5의 (B)의 타이밍 차트에서는, 배선(G1(j)) 또는 배선(G1(j+1))에 입력되는 각 주사 신호에 대응하여, 각각의 배선(G3A(k))에 삼각파(TW)가 입력되어 있다. 배선의 개수를 줄임으로써, 게이트 드라이버(23d)의 비용을 억제할 수 있다. 또한 점등 기간은 선택되는 복수의 행에 따라 다르기 때문에, 발광 소자의 점등 시간이 분산된다. 따라서 발광 소자의 점등에 의한 전력 소비의 집중을 분산시킬 수 있다.
이상, 본 실시형태에서 설명하는 구성, 방법은 다른 실시형태에서 설명하는 구성, 방법과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 앞의 실시형태에서 예시한 표시 장치의 일례에 대하여 자세히 설명한다.
<구성예>
도 7의 (A)는 표시 장치(700)의 상면도이다. 표시 장치(700)는 밀봉제(712)에 의하여 접합된 제 1 기판(701)과 제 2 기판(705)을 갖는다. 또한 제 1 기판(701), 제 2 기판(705), 및 밀봉제(712)로 밀봉되는 영역에서, 제 1 기판(701) 위에 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 제공된다. 또한 화소부(702)에는 복수의 표시 소자가 제공된다.
또한 제 1 기판(701)에서 제 2 기판(705)과 중첩되지 않는 부분에, FPC(716)(FPC: Flexible printed circuit)가 접속되는 FPC 단자부(708)가 제공된다. FPC(716)에 의하여, FPC 단자부(708) 및 신호선(710)을 통하여 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)의 각각에 각종 신호 등이 공급된다.
게이트 드라이버 회로부(706)는 복수로 제공되어도 좋다. 또한 게이트 드라이버 회로부(706) 및 소스 드라이버 회로부(704)는 각각 반도체 기판 등에 별도로 형성되고 패키징된 IC칩의 형태이어도 좋다. 상기 IC칩은 제 1 기판(701) 위 또는 FPC(716)에 실장할 수 있다.
화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 갖는 트랜지스터의 구성은 특별히 한정되지 않는다. 트랜지스터의 반도체층으로서 단결정 반도체, 다결정 반도체, 미결정 반도체, 또는 비정질 반도체 등을 단독으로 또는 조합하여 사용할 수 있다. 반도체 재료로서는, 예를 들어 실리콘이나 저마늄 등을 사용할 수 있다. 또한 실리콘 저마늄, 탄소화 실리콘, 갈륨 비소, 산화물 반도체, 질화물 반도체 등의 화합물 반도체나 유기 반도체 등을 사용할 수 있다.
반도체층으로서 유기물 반도체를 사용하는 경우에는 방향족 고리를 갖는 저분자 유기 재료나 π전자 공액 도전성 고분자 등을 사용할 수 있다. 예를 들어 루브렌, 테트라센, 펜타센, 페릴렌다이이미드, 테트라사이아노퀴노다이메테인, 폴리싸이오펜, 폴리아세틸렌, 폴리파라페닐렌바이닐렌 등을 사용할 수 있다.
본 실시형태에서 사용하는 트랜지스터는 고순도화되고 산소 결손의 형성이 억제된 산화물 반도체막을 갖는 것이 바람직하다. 상기 트랜지스터는 오프 전류가 저감될 수 있다. 따라서 화상 신호 등의 전기 신호를 유지하는 시간을 길게 할 수 있다. 그러므로 리프레시 동작의 빈도를 줄일 수 있어, 소비전력을 저감하는 효과를 갖는다.
또한 본 실시형태에서 사용하는 트랜지스터는, 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 예를 들어 이와 같은 고속 구동이 가능한 트랜지스터를 표시 장치에 사용함으로써, 화소부의 스위칭 트랜지스터와 구동 회로부에 사용되는 드라이버 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 실리콘 웨이퍼 등으로 형성된 구동 회로를 적용하지 않는 구성도 가능하기 때문에 반도체 장치의 부품 점수를 삭감할 수 있다. 또한 화소부에서도 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질의 화상을 제공할 수 있다.
도 7의 (B)에 도시된 표시 장치(700A)는 제 1 기판(701) 대신에 가요성을 갖는 수지층(743)이 적용되고, 플렉시블 디스플레이로서 사용할 수 있는 표시 장치의 예이다.
표시 장치(700A)에서 화소부(702)는 직사각형이 아니라 그 코너부가 원호 형상을 갖는다. 또한 도 7의 (B)의 영역 P1에 나타낸 바와 같이, 화소부(702) 및 수지층(743)의 일부를 잘라 낸 노치부(notch portion)를 갖는다. 한 쌍의 게이트 드라이버 회로부(706)는 화소부(702)를 사이에 두고 양측에 제공된다. 또한 게이트 드라이버 회로부(706)는 화소부(702)의 코너부에서 원호 형상의 윤곽을 따라 제공된다.
수지층(743)은 FPC 단자부(708)가 제공된 부분이 돌출한 형상을 갖는다. 또한 수지층(743)에서 FPC 단자부(708)를 포함한 일부는 도 7의 (B)의 영역 P2에서 뒤쪽으로 접을 수 있다. 수지층(743)의 일부를 접음으로써, FPC(716)를 화소부(702)의 이면과 겹쳐 배치한 상태로 표시 장치(700A)를 전기 기기에 실장할 수 있기 때문에, 전자 기기의 크기를 축소할 수 있다.
또한 표시 장치(700A)에 접속되는 FPC(716)에는 IC(717)가 실장된다. IC(717)는 예를 들어 소스 드라이버 회로로서의 기능을 갖는다. 이때 표시 장치(700A)의 소스 드라이버 회로부(704)는 보호 회로, 버퍼 회로, 디멀티플렉서 회로 등 중 적어도 하나를 포함하는 구성으로 할 수 있다.
도 7의 (C)에 도시된 표시 장치(700B)는 대형 화면을 갖는 전자 기기에 적합하게 사용할 수 있는 표시 장치이다. 예를 들어 텔레비전 장치, 모니터 장치, 퍼스널 컴퓨터(노트북형 또는 데스크톱형을 포함함), 태블릿 단말기, 디지털 사이니지 등에 적합하게 사용할 수 있다.
표시 장치(700B)는 복수의 소스 드라이버 IC(721)와, 한 쌍의 게이트 드라이버 회로부(722)를 갖는다.
복수의 소스 드라이버 IC(721)는 각각 FPC(723)에 장착된다. 또한 복수의 FPC(723)는 한쪽 단자가 기판(701)에, 다른 쪽 단자가 인쇄 회로 기판(724)에 각각 접속된다. FPC(723)를 접음으로써, 인쇄 회로 기판(724)을 화소부(702)의 이면에 배치하여 전기 기기에 실장할 수 있기 때문에, 전자 기기의 크기를 축소할 수 있다.
한편, 게이트 드라이버 회로부(722)는 기판(701) 위에 형성된다. 이로써, 슬림 베젤의 전자 기기를 실현할 수 있다.
이와 같은 구성으로 함으로써, 대형이며 해상도가 높은 표시 장치를 실현할 수 있다. 예를 들어 화면 크기가 대각 30인치 이상, 40인치 이상, 50인치 이상, 또는 60인치 이상의 표시 장치에도 적용할 수 있다. 또한 해상도가 4K2K 또는 8K4K 등으로 매우 높은 표시 장치를 실현할 수 있다.
<단면 구성예 1>
도 8은 도 7의 (A)의 일점쇄선 Q-R를 따르는 단면도이다.
도 8에 도시된 표시 장치는 리드 배선부(711)와, 화소부(702)와, 소스 드라이버 회로부(704)와, FPC 단자부(708)를 갖는다. 리드 배선부(711)는 신호선(710)을 갖는다. 화소부(702)는 트랜지스터(750) 및 용량 소자(790)를 갖는다. 소스 드라이버 회로부(704)는 트랜지스터(752)를 갖는다.
도 8에 도시된 용량 소자(790)는 트랜지스터(750)가 갖는 제 1 게이트 전극과 동일한 막을 가공하여 형성되는 하부 전극과, 반도체층과 동일한 금속 산화물을 가공하여 형성되는 상부 전극을 갖는다. 상부 전극은 트랜지스터(750)의 소스 영역 및 드레인 영역과 마찬가지로 저저항화되어 있다. 또한 하부 전극과 상부 전극 사이에는, 트랜지스터(750)의 제 1 게이트 절연층으로서 기능하는 절연막의 일부가 제공된다. 즉, 용량 소자(790)는 한 쌍의 전극 사이에 유전체막으로서 기능하는 절연막이 끼워진 적층형 구조를 갖는다. 또한 상부 전극에는 트랜지스터의 소스 전극 및 드레인 전극과 동일한 막을 가공하여 얻어지는 배선이 접속되어 있다.
또한 트랜지스터(750), 트랜지스터(752), 및 용량 소자(790) 위에는 평탄화 기능을 갖는 절연층(770)이 제공되어 있다. 상기 절연층(770)에 의하여, 상기 절연층(770) 위에 제공되는 도전층(772) 및 도전층(774)의 상면을 평탄하게 할 수 있다. 도전층(772) 및 도전층(774)이 동일한 면 위에 위치하고, 또한 도전층(772) 및 도전층(774)의 상면이 평탄하면, 도전층(772) 및 도전층(774)과 발광 소자(782)가 용이하게 전기적으로 접속될 수 있다.
여기서, 발광 소자(782)에 대하여 설명한다. 일례로서, 발광 소자(782)는 상이한 복수의 색상의 광을 사출할 수 있는 것이 바람직하다. 또는 상이한 단색의 광을 사출하는 발광 소자(782)를 복수로 조합할 수 있다. 또는 제 2 기판(705) 측에 차광층을 제공하는 구성으로 하여도 좋다. 차광층을 제공함으로써, 시야각을 한정할 수 있다. 또는 제 2 기판(705) 측에는 차광층과 착색층을 제공할 수도 있다. 또한 제 2 기판(705) 측에 차광층과 착색층을 제공함으로써, 백색의 광을 사출하는 발광 소자(782)를 사용할 수 있다.
화소부(702)가 갖는 트랜지스터(750)와, 소스 드라이버 회로부(704)가 갖는 트랜지스터(752)에는 상이한 구조의 트랜지스터를 사용하여도 좋다. 예를 들어 이들 중 어느 한쪽에 톱 게이트형 트랜지스터를 적용하고 다른 한쪽에 보텀 게이트형 트랜지스터를 적용한 구성으로 하여도 좋다. 또한 상기 게이트 드라이버 회로부(706)에 대해서도 소스 드라이버 회로부(704)와 마찬가지이다.
신호선(710)은 트랜지스터(750, 752)의 소스 전극 및 드레인 전극 등과 같은 도전막으로 형성된다. 이때 구리 원소를 포함하는 재료 등 저항이 낮은 재료를 사용하면, 배선 저항에 기인하는 신호 지연 등이 적고 대화면 표시가 가능하게 되므로 바람직하다.
FPC 단자부(708)는 일부가 접속 전극으로서 기능하는 배선(760), 이방성 도전막(780), 및 FPC(716)를 갖는다. 배선(760)은 이방성 도전막(780)을 통하여 FPC(716)가 갖는 단자에 전기적으로 접속된다. 여기서 배선(760)은 트랜지스터(750, 752)의 소스 전극 및 드레인 전극 등과 같은 도전막으로 형성되어 있다.
제 1 기판(701) 및 제 2 기판(705)으로서는, 예를 들어 유리 기판 또는 플라스틱 기판 등 가요성을 갖는 기판을 사용할 수 있다. 제 1 기판(701)으로서 가요성을 갖는 기판을 사용하는 경우에는, 제 1 기판(701)과 트랜지스터(750) 등 사이에 물이나 수소에 대한 배리어성을 갖는 절연층을 제공하는 것이 바람직하다.
이어서, 도 8에 도시된 표시 장치(700)의 제작 방법의 일례에 대하여 설명한다. 도 9 내지 도 11의 각 도면은, 표시 장치(700)의 제작 방법에 따른 공정의 각 단계에서의 단면 개략도이다.
또한 표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법은 플라스마 화학 기상 퇴적(PECVD)법이나 열 CVD법이어도 좋다. 열 CVD법의 예로서 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법을 사용하여도 좋다.
또한 표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스핀 코팅, 디핑(dipping), 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄 등의 방법, 닥터 나이프, 슬릿 코터, 롤 코터, 커튼 코터, 나이프 코터 등의 도구(설비)에 의하여 형성할 수 있다.
또한 표시 장치를 구성하는 박막을 가공하는 경우에는, 포토리소그래피법 등을 사용하여 가공할 수 있다. 또는 차폐 마스크를 사용한 성막 방법에 의하여, 섬 형상의 박막을 형성하여도 좋다. 또는 나노 임프린트법, 샌드블라스트법, 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법으로서는, 예를 들어 다음 2가지 방법이 있다. 하나는, 가공하고자 하는 박막 위에 감광성 레지스트 재료를 도포하고, 포토 마스크를 통하여 노광한 후, 현상함으로써 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는, 감광성을 갖는 박막을 성막한 후, 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
포토리소그래피법에서는 노광에 사용하는 광으로서, 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 그 외에, 자외선이나 KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용하는 광으로서는, 극단 자외광(EUV: Extreme Ultra-violet)이나 X선을 사용하여도 좋다. 또한 노광에 사용하는 광 대신에, 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세한 가공을 수행할 수 있기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우에는, 포토마스크가 필요하지 않다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드블라스트법 등을 사용할 수 있다.
<트랜지스터 등의 형성>
먼저, 기판(701) 위에 도전층(301), 도전층(303), 및 도전층(305)을 형성한다. 도전층(301), 도전층(303), 및 도전층(305)은 도전막을 성막한 후, 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 다음에, 레지스트 마스크를 제거함으로써 형성될 수 있다.
이어서, 기판(701), 도전층(301), 도전층(303), 및 도전층(305)을 덮어 절연층(311)을 형성한다.
그리고 반도체층(321), 반도체층(323), 및 반도체층(325)을 형성한다(도 9의 (A)). 반도체층(321), 반도체층(323), 및 반도체층(325)은 반도체막을 성막한 후, 레지스트 마스크를 형성하고, 상기 반도체막을 에칭한 다음에, 레지스트 마스크를 제거함으로써 형성될 수 있다.
다음으로, 절연층(331), 도전층(341), 도전층(351), 절연층(333), 도전층(343), 및 도전층(353)을 형성한다. 절연층(331) 및 절연층(333)이 되는 절연막, 도전층(341) 및 도전층(343)이 되는 도전막, 도전층(351) 및 도전층(353)이 되는 도전막을 형성한 후, 레지스트 마스크를 형성하고, 상기 절연막 및 도전막을 에칭한 다음에, 레지스트 마스크를 제거함으로써 형성될 수 있다.
이어서, 절연층(361) 및 절연층(363)을 형성한다(도 9의 (B)).
그리고 절연층(361) 및 절연층(363)에 개구를 형성하고, 도전층(371), 도전층(373a), 도전층(373b), 도전층(375), 도전층(377), 및 배선(760)을 형성한다. 도전층(371), 도전층(373a), 도전층(373b), 도전층(375), 도전층(377), 및 배선(760)은 도전층(301) 등과 같은 방법에 의하여 형성될 수 있다.
상술한 공정을 통하여 신호선(710), 트랜지스터(750), 용량 소자(790), 및 트랜지스터(752)를 형성할 수 있다(도 9의 (C)). 이어서, 절연층(379)을 형성한다. 절연층(379)은 트랜지스터(750) 등의 보호막으로서의 기능을 갖는다.
<절연층(770)의 형성>
다음으로, 절연층(770)을 형성한다. 절연층(770)에 감광성 재료를 사용함으로써, 포토리소그래피법 등에 의하여 개구를 형성할 수 있다. 또한 절연층(770)으로서 절연막을 성막한 후에, 레지스트 마스크를 사용하여 절연막의 일부를 에칭하여 개구를 형성하여도 좋다. 절연층(770)에 유기 절연 재료를 사용하면, 그 상면의 평탄성을 높일 수 있기 때문에 바람직하다.
또한 절연층(770)으로서 무기 절연막을 사용하여도 좋다. 절연층(770)으로서는 질화 실리콘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화질화 알루미늄, 또는 질화산화 알루미늄 등의 무기 절연 재료의 층을 단층으로 또는 적층하여 사용할 수 있다. 이에 의하여, 절연층(770)은 트랜지스터(750) 등의 보호층으로서 기능한다.
또한 절연층(770)을 무기 절연막과 유기 절연막의 적층 구조로 하여도 좋다.
이어서, FPC 단자부(708)의 배선(760) 위의 절연층(379)의 일부를 제거하여 배선(760)을 노출시킨다.
<도전층(772), 도전층(774)의 형성>
그리고 절연층(770) 위에 도전층(772) 및 도전층(774)을 형성한다(도 10의 (A)). 도전층(772)은, 절연층(770)이 갖는 개구를 통하여 트랜지스터(750)에 전기적으로 접속된다. 도전층(772) 및 도전층(774)은, 도전층(301) 등과 같은 방법에 의하여 형성될 수 있다. 도전층(772) 및 도전층(774)에는 가시광에 대하여 반사성을 갖는 재료를 사용하는 것이 바람직하다. 예를 들어 도전층(772) 및 도전층(774)에는 은, 팔라듐, 및 구리의 합금(APC라고도 함), 알루미늄, 타이타늄, 구리 등을 포함하는 재료를 사용할 수 있다.
이어서, 도전층(772) 위 및 도전층(774) 위에 각각, 도전성의 범프(791) 및 범프(793)를 형성한다(도 10의 (B)). 범프(791) 및 범프(793)에는 금, 은, 주석 등의 금속, 이들 금속을 포함하는 합금, 도전성 수지 등의 이방 도전성 필름, 도전성 페이스트를 사용할 수 있다. 범프(791) 및 범프(793)에는 예를 들어 금을 적합하게 사용할 수 있다. 범프(791) 및 범프(793)의 형성에는 인쇄법, 전사법, 토출법 등을 사용할 수 있다.
<발광 소자(782)의 배치>
다음으로, 발광 소자(782)를 범프(791) 및 범프(793) 위에 배치한다. 배치 시에는, 발광 소자(782)의 음극 측의 전극과 양극 측의 전극이 각각 범프(791) 및 범프(793)와 접하도록 발광 소자(782)를 배치한다. 범프(791), 범프(793), 발광 소자(782), 도전층(772), 및 도전층(774)이 압접되어, 도전층(772) 및 도전층(774) 위에 발광 소자(782)가 고정된다. 이와 동시에 도전층(772) 및 도전층(774)과, 발광 소자(782)가 전기적으로 접속된다(도 11).
발광 소자(782)의 배치에는 픽 앤드 플레이스(pick-and-place) 장치를 사용할 수 있다. 또는 발광 소자(782)의 배치에는 FSA(Fluidic Self Assembly) 방식을 사용하여도 좋다. FSA 방식에서는, 도전층(772) 위 및 도전층(774)과 중첩되는 영역에 발광 소자(782)에 맞는 오목 형상의 절연층을 형성하고, 액체 중에서 오목부에 발광 소자(782)를 자기 정합(自己整合)적으로 배치한다.
<기판(701)과 기판(705)의 접합>
이어서, 기판(701) 및 기판(705) 중 어느 한쪽 또는 양쪽에, 이들을 접착시키는 접착층을 형성한다. 접착층은 화소가 배치된 영역을 둘러싸도록 형성된다. 접착층은, 예를 들어 스크린 인쇄법이나 디스펜싱법 등에 의하여 형성할 수 있다. 접착층에는 열 경화성 수지나 자외선 경화 수지 등을 사용할 수 있다. 또한 자외선에 의하여 임시적으로 경화한 후에 가열함으로써 경화되는 수지 등을 사용하여도 좋다. 또는 접착층으로서, 자외선 경화성과 열 경화성의 양쪽을 갖는 수지 등을 사용하여도 좋다.
그리고 기판(701)과 기판(705)을 접합하고, 접착층을 경화시켜 밀봉막(732)을 형성한다. 접합을 감압 분위기하에서 수행하면, 기판(701)과 기판(705) 사이에 기포 등이 들어가는 것을 방지할 수 있기 때문에 바람직하다.
다음으로, 배선(760) 위에 이방성 도전막(780)을 제공한다. 이방성 도전막(780) 위에 FPC(716)를 배치하고 열 압착함으로써, 배선(760)과 FPC(716)가 전기적으로 접속된다.
상술한 공정을 통하여 표시 장치(700)를 형성할 수 있다(도 8).
이상, 본 실시형태에서 설명하는 구성, 방법은 다른 실시형태에서 설명하는 구성, 방법과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 앞의 실시형태에서 설명한 표시 장치에 사용할 수 있는 트랜지스터의 일례에 대하여 설명한다.
본 발명의 일 형태의 반도체 장치는, 보텀 게이트형 트랜지스터나 톱 게이트형 트랜지스터 등의 다양한 형태의 트랜지스터를 사용하여 제작할 수 있다. 따라서 기존의 제조 라인에 맞추어, 사용하는 반도체층의 재료나 트랜지스터 구조를 용이하게 변경할 수 있다.
<보텀 게이트형 트랜지스터>
도 12의 (A1)은 보텀 게이트형 트랜지스터의 일종인 채널 보호형 트랜지스터(1810)의 채널 길이 방향에서의 단면도이다. 도 12의 (A1)에서, 트랜지스터(1810)는 기판(1771) 위에 형성되어 있다. 또한 트랜지스터(1810)는 기판(1771) 위에 절연층(1772)을 개재(介在)하여 전극(1746)을 갖는다. 또한 전극(1746) 위에 절연층(1726)을 개재하여 반도체층(1742)을 갖는다. 전극(1746)은 게이트 전극으로서 기능할 수 있다. 절연층(1726)은 게이트 절연층으로서 기능할 수 있다.
또한 반도체층(1742)의 채널 형성 영역 위에 절연층(1741)을 갖는다. 또한 반도체층(1742)의 일부와 접하여 절연층(1726) 위에 전극(1744a) 및 전극(1744b)을 갖는다. 전극(1744a)은 소스 전극 및 드레인 전극 중 한쪽으로서 기능할 수 있다. 전극(1744b)은 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능할 수 있다. 전극(1744a)의 일부 및 전극(1744b)의 일부는 절연층(1741) 위에 형성된다.
절연층(1741)은 채널 보호층으로서 기능할 수 있다. 채널 형성 영역 위에 절연층(1741)을 제공함으로써, 전극(1744a) 및 전극(1744b)의 형성 시에 반도체층(1742)이 노출되는 것을 방지할 수 있다. 따라서 전극(1744a) 및 전극(1744b)의 형성 시에 반도체층(1742)의 채널 형성 영역이 에칭되는 것을 방지할 수 있다. 본 발명의 일 형태에 의하여 전기 특성이 양호한 트랜지스터를 실현할 수 있다.
또한 트랜지스터(1810)는 전극(1744a), 전극(1744b), 및 절연층(1741) 위에 절연층(1728)을 갖고, 절연층(1728) 위에 절연층(1729)을 갖는다.
반도체층(1742)에 산화물 반도체를 사용하는 경우, 전극(1744a) 및 전극(1744b)에서 적어도 반도체층(1742)과 접하는 부분에, 반도체층(1742)의 일부로부터 산소를 빼앗아, 산소 결손을 발생시킬 수 있는 재료를 사용하는 것이 바람직하다. 반도체층(1742) 내에서 산소 결손이 발생한 영역은 캐리어 농도가 증가되므로, 상기 영역은 n형화되어, n형 영역(n+층)이 된다. 따라서 상기 영역은 소스 영역 또는 드레인 영역으로서 기능할 수 있다. 반도체층(1742)에 산화물 반도체를 사용하는 경우, 반도체층(1742)으로부터 산소를 빼앗아, 산소 결손을 발생시킬 수 있는 재료의 일례로서는 텅스텐, 타이타늄 등을 들 수 있다.
반도체층(1742)에 소스 영역 및 드레인 영역이 형성됨으로써, 전극(1744a) 및 전극(1744b)과 반도체층(1742)의 접촉 저항을 저감할 수 있다. 따라서 전계 효과 이동도나 문턱 전압 등의 트랜지스터의 전기 특성을 양호하게 할 수 있다.
반도체층(1742)에 실리콘 등의 반도체를 사용하는 경우에는, 반도체층(1742)과 전극(1744a) 사이, 및 반도체층(1742)과 전극(1744b) 사이에 n형 반도체 또는 p형 반도체로서 기능하는 층을 제공하는 것이 바람직하다. n형 반도체 또는 p형 반도체로서 기능하는 층은, 트랜지스터의 소스 영역 또는 드레인 영역으로서 기능할 수 있다.
절연층(1729)은 외부로부터 트랜지스터로의 불순물의 확산을 방지하거나 또는 저감하는 기능을 갖는 재료를 사용하여 형성되는 것이 바람직하다. 또한 필요에 따라 절연층(1729)을 생략할 수도 있다.
도 12의 (A2)에 도시된 트랜지스터(1811)는 절연층(1729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(1723)을 갖는다는 점에서 트랜지스터(1810)와 다르다. 전극(1723)은 전극(1746)과 같은 재료 및 방법으로 형성할 수 있다.
일반적으로 백 게이트 전극은 도전층으로 형성되고, 게이트 전극과 백 게이트 전극으로 반도체층의 채널 형성 영역을 끼우도록 배치된다. 따라서 백 게이트 전극은 게이트 전극과 같은 식으로 기능할 수 있다. 백 게이트 전극의 전위는 게이트 전극과 같은 전위로 하여도 좋고, 접지 전위(GND 전위)나 임의의 전위로 하여도 좋다. 또한 백 게이트 전극의 전위를 게이트 전극과 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
또한 전극(1746) 및 전극(1723)은 모두 게이트 전극으로서 기능할 수 있다. 따라서 절연층(1726), 절연층(1728), 및 절연층(1729)은 각각 게이트 절연층으로서 기능할 수 있다. 또한 전극(1723)은 절연층(1728)과 절연층(1729) 사이에 제공되어도 좋다.
또한 전극(1746) 및 전극(1723) 중 한쪽을 "게이트 전극"이라고 하는 경우, 다른 쪽을 "백 게이트 전극"이라고 한다. 예를 들어 트랜지스터(1811)에서 전극(1723)을 "게이트 전극"이라고 하는 경우, 전극(1746)을 "백 게이트 전극"이라고 한다. 또한 전극(1723)을 "게이트 전극"으로서 사용하는 경우에는, 트랜지스터(1811)를 톱 게이트형 트랜지스터의 일종으로 생각할 수 있다. 또한 전극(1746) 및 전극(1723) 중 어느 한쪽을 "제 1 게이트 전극"이라고 하고, 다른 쪽을 "제 2 게이트 전극"이라고 하는 경우가 있다.
반도체층(1742)을 끼워 전극(1746) 및 전극(1723)을 제공함으로써, 또한 전극(1746) 및 전극(1723)을 같은 전위로 함으로써, 반도체층(1742)에서 캐리어가 흐르는 영역이 막 두께 방향에서 더 커지기 때문에, 캐리어의 이동량이 증가된다. 이 결과, 트랜지스터(1811)의 온 전류가 커짐과 함께, 전계 효과 이동도가 높아진다.
따라서 트랜지스터(1811)는 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(1811)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 의하여 트랜지스터의 점유 면적을 작게 할 수 있다. 그러므로 본 발명의 일 형태에 의하여 집적도가 높은 반도체 장치를 실현할 수 있다.
또한 게이트 전극과 백 게이트 전극은 도전층으로 형성되기 때문에, 트랜지스터의 외부에서 발생하는 전계가 채널이 형성되는 반도체층에 작용하지 않도록 하는 기능(특히, 정전기 등에 대한 전계 차폐 기능)을 갖는다. 또한 백 게이트 전극을 반도체층보다 크게 형성하여 백 게이트 전극으로 반도체층을 덮음으로써 전계 차폐 기능을 높일 수 있다.
또한 백 게이트 전극을 차광성을 갖는 도전막으로 형성함으로써, 백 게이트 전극 측으로부터 반도체층에 광이 입사하는 것을 방지할 수 있다. 따라서 반도체층의 광 열화를 방지하고, 트랜지스터의 문턱 전압이 시프트되는 등의 전기 특성의 열화를 방지할 수 있다.
본 발명의 일 형태에 의하여 신뢰성이 양호한 트랜지스터를 실현할 수 있다. 또한 신뢰성이 양호한 반도체 장치를 실현할 수 있다.
도 12의 (B1)은 도 12의 (A1)과는 다른 구성의 채널 보호형 트랜지스터(1820)의 채널 길이 방향에서의 단면도이다. 트랜지스터(1820)는 트랜지스터(1810)와 거의 같은 구조를 갖지만, 절연층(1741)이 반도체층(1742)의 단부를 덮는다는 점에서 다르다. 또한 반도체층(1742)과 중첩되는 절연층(1729)의 일부를 선택적으로 제거하여 형성한 개구부에서, 반도체층(1742)과 전극(1744a)이 전기적으로 접속되어 있다. 또한 반도체층(1742)과 중첩되는 절연층(1729)의 일부를 선택적으로 제거하여 형성한 다른 개구부에서, 반도체층(1742)과 전극(1744b)이 전기적으로 접속되어 있다. 절연층(1729)에서 채널 형성 영역과 중첩되는 영역은 채널 보호층으로서 기능할 수 있다.
도 12의 (B2)에 도시된 트랜지스터(1821)는, 절연층(1729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(1723)을 갖는다는 점에서 트랜지스터(1820)와 다르다.
절연층(1741)을 제공함으로써, 전극(1744a) 및 전극(1744b)의 형성 시에 반도체층(1742)이 노출되는 것을 방지할 수 있다. 따라서 전극(1744a) 및 전극(1744b)의 형성 시에 반도체층(1742)이 얇아지는 것을 방지할 수 있다.
또한 트랜지스터(1820) 및 트랜지스터(1821)는, 트랜지스터(1810) 및 트랜지스터(1811)보다 전극(1744a)과 전극(1746) 사이의 거리와, 전극(1744b)과 전극(1746) 사이의 거리가 길다. 따라서 전극(1744a)과 전극(1746) 사이에 발생하는 기생 용량을 작게 할 수 있다. 또한 전극(1744b)과 전극(1746) 사이에 발생하는 기생 용량을 작게 할 수 있다. 본 발명의 일 형태에 의하여 전기 특성이 양호한 트랜지스터를 실현할 수 있다.
도 12의 (C1)에 도시된 트랜지스터(1825)는 보텀 게이트형 트랜지스터의 하나인 채널 에칭형 트랜지스터(1825)의 채널 길이 방향에서의 단면도이다. 트랜지스터(1825)는 절연층(1741)을 사용하지 않고 전극(1744a) 및 전극(1744b)을 형성한다. 그러므로 전극(1744a) 및 전극(1744b)의 형성 시에 노출되는 반도체층(1742)의 일부가 에칭되는 경우가 있다. 한편, 절연층(1741)을 제공하지 않기 때문에, 트랜지스터의 생산성을 높일 수 있다.
도 12의 (C2)에 도시된 트랜지스터(1826)는, 절연층(1729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(1723)을 갖는다는 점에서 트랜지스터(1825)와 다르다.
도 13의 (A1) 내지 (C2)는 각각 트랜지스터(1810, 1811, 1820, 1821, 1825, 1826)의 채널 폭 방향에서의 단면도이다.
도 13의 (B2), (C2)에 도시된 구조에서는, 게이트 전극과 백 게이트 전극이 접속되고, 게이트 전극과 백 게이트 전극의 전위가 같은 전위가 된다. 또한 반도체층(1742)은 게이트 전극과 백 게이트 전극 사이에 끼워져 있다.
게이트 전극 및 백 게이트 전극의 각각의 채널 폭 방향의 길이는 반도체층(1742)의 채널 폭 방향의 길이보다 길고, 반도체층(1742)의 채널 폭 방향 전체는 절연층(1726, 1741, 1728, 1729)을 개재하여 게이트 전극 또는 백 게이트 전극으로 덮여 있다.
상기 구성으로 함으로써, 트랜지스터에 포함되는 반도체층(1742)을 게이트 전극 및 백 게이트 전극의 전계에 의하여 전기적으로 둘러쌀 수 있다.
트랜지스터(1821) 또는 트랜지스터(1826)와 같이, 게이트 전극 및 백 게이트 전극의 전계에 의하여, 채널 형성 영역이 형성되는 반도체층(1742)을 전기적으로 둘러싸는 트랜지스터의 디바이스 구조를 Surrounded channel(S-channel) 구조라고 부를 수 있다.
S-channel 구조로 함으로써, 게이트 전극 및 백 게이트 전극 중 한쪽 또는 양쪽에 의하여 채널을 유발시키기 위한 전계를 반도체층(1742)에 효과적으로 인가할 수 있기 때문에, 트랜지스터의 전류 구동 능력이 향상되고 높은 온 전류 특성을 얻을 수 있다. 또한 온 전류를 높일 수 있기 때문에, 트랜지스터를 미세화할 수 있다. 또한 S-channel 구조로 함으로써, 트랜지스터의 기계적 강도를 높일 수 있다.
<톱 게이트형 트랜지스터>
도 14의 (A1)에 예시한 트랜지스터(1842)는 톱 게이트형 트랜지스터의 하나이다. 트랜지스터(1842)는 절연층(1729)을 형성한 후에 전극(1744a) 및 전극(1744b)을 형성한다는 점에서 트랜지스터(1810)나 트랜지스터(1820)와 다르다. 전극(1744a) 및 전극(1744b)은 절연층(1728) 및 절연층(1729)에 형성한 개구부에서 반도체층(1742)에 전기적으로 접속된다.
또한 전극(1746)과 중첩되지 않는 절연층(1726)의 일부를 제거하고, 전극(1746)과 나머지 절연층(1726)을 마스크로서 사용하여 불순물(755)을 반도체층(1742)에 도입함으로써, 반도체층(1742) 내에 자기 정합적으로 불순물 영역을 형성할 수 있다. 트랜지스터(1842)는 절연층(1726)이 전극(1746)의 단부를 넘어 연장되는 영역을 갖는다. 반도체층(1742)에서 절연층(1726)을 통하여 불순물(755)이 도입된 영역의 불순물 농도는, 절연층(1726)을 통하지 않고 불순물(755)이 도입된 영역보다 작다. 따라서 반도체층(1742)은 전극(1746)과 중첩되지 않는 영역에 LDD(Lightly Doped Drain) 영역이 형성된다.
도 14의 (A2)에 도시된 트랜지스터(1843)는 전극(1723)을 갖는다는 점에서 트랜지스터(1842)와 다르다. 트랜지스터(1843)는 기판(1771) 위에 형성된 전극(1723)을 갖는다. 전극(1723)은 절연층(1772)을 개재하여 반도체층(1742)과 중첩되는 영역을 갖는다. 전극(1723)은 백 게이트 전극으로서 기능할 수 있다.
또한 도 14의 (B1)에 도시된 트랜지스터(1844) 및 도 14의 (B2)에 도시된 트랜지스터(1845)에서와 같이, 전극(1746)과 중첩되지 않는 영역의 절연층(1726)을 모두 제거하여도 좋다. 또한 도 14의 (C1)에 도시된 트랜지스터(1846) 및 도 14의 (C2)에 도시된 트랜지스터(1847)에서와 같이 절연층(1726)을 남겨도 좋다.
트랜지스터(1842) 내지 트랜지스터(1847)에서도, 전극(1746)을 형성한 후에 전극(1746)을 마스크로서 사용하여 불순물(755)을 반도체층(1742)에 도입함으로써, 반도체층(1742)에 자기 정합적으로 불순물 영역을 형성할 수 있다. 본 발명의 일 형태에 의하여 전기 특성이 양호한 트랜지스터를 실현할 수 있다. 또한 본 발명의 일 형태에 의하여 집적도가 높은 반도체 장치를 실현할 수 있다.
도 15의 (A1) 내지 (C2)는 각각 트랜지스터(1842, 1843, 1844, 1845, 1846, 1847)의 채널 폭 방향에서의 단면도이다.
트랜지스터(1843), 트랜지스터(1845), 및 트랜지스터(1847)는 각각 앞에서 설명한 S-channel 구조를 갖는다. 다만 이에 한정되지 않고, 트랜지스터(1843), 트랜지스터(1845), 및 트랜지스터(1847)를 S-channel 구조로 하지 않아도 된다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태의 정보 처리 장치의 구성에 대하여 도 16 및 도 17을 참조하여 설명한다.
도 16 및 도 17은 본 발명의 일 형태의 정보 처리 장치의 구성을 설명하는 도면이다. 도 16의 (A)는 정보 처리 장치의 블록도이고, 도 16의 (B) 내지 (E)는 정보 처리 장치의 구성을 설명하는 사시도이다. 또한 도 17의 (A) 내지 (E)는 정보 처리 장치의 구성을 설명하는 사시도이다.
<정보 처리 장치>
본 실시형태에서 설명하는 정보 처리 장치(5200B)는 연산 장치(5210)와 입출력 장치(5220)를 갖는다(도 16의 (A) 참조).
연산 장치(5210)는 조작 정보를 공급받는 기능을 갖고, 조작 정보에 기초하여 화상 정보를 공급하는 기능을 갖는다.
입출력 장치(5220)는 표시부(5230), 입력부(5240), 검지부(5250), 통신부(5290)를 갖고, 조작 정보를 공급하는 기능 및 화상 정보를 공급받는 기능을 갖는다. 또한 입출력 장치(5220)는 검지 정보를 공급하는 기능, 통신 정보를 공급하는 기능, 및 통신 정보를 공급받는 기능을 갖는다.
입력부(5240)는 조작 정보를 공급하는 기능을 갖는다. 예를 들어, 입력부(5240)는 정보 처리 장치(5200B)의 사용자의 조작에 기초하여 조작 정보를 공급한다.
구체적으로는 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 자세 검출 장치 등을 입력부(5240)로서 사용할 수 있다.
표시부(5230)는 표시 패널을 갖고, 화상 정보를 표시하는 기능을 갖는다. 예를 들어, 앞의 실시형태에서 설명한 표시 장치를 표시부(5230)에 사용할 수 있다.
검지부(5250)는 검지 정보를 공급하는 기능을 갖는다. 예를 들어 정보 처리 장치가 사용되는 주변의 환경을 검지하고, 검지 정보로서 공급하는 기능을 갖는다.
구체적으로는, 조도 센서, 촬상 장치, 자세 검출 장치, 압력 센서, 인체 감지 센서 등을 검지부(5250)로서 사용할 수 있다.
통신부(5290)는 통신 정보를 공급받는 기능 및 공급하는 기능을 갖는다. 예를 들어 무선 통신 또는 유선 통신에 의하여, 다른 전자 기기 또는 통신망에 접속되는 기능을 갖는다. 구체적으로는 무선 구내 통신, 전화 통신, 근거리 무선 통신 등의 기능을 갖는다.
<정보 처리 장치의 구성예 1>
예를 들어 원통 형상의 기둥 등을 따르는 외형을 표시부(5230)에 적용할 수 있다(도 16의 (B) 참조). 또한 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다. 또한 사람의 존재를 검지하고 표시 내용을 변경하는 기능을 갖는다. 이로써, 예를 들어 건물의 기둥에 설치할 수 있다. 또는 광고 또는 안내 등을 표시할 수 있다. 또는 디지털 사이니지 등에 사용할 수 있다.
<정보 처리 장치의 구성예 2>
예를 들어 사용자가 사용하는 포인터의 궤적에 기초하여 화상 정보를 생성하는 기능을 갖는다(도 16의 (C) 참조). 구체적으로는 대각선의 길이가 20인치 이상, 바람직하게는 40인치 이상, 더 바람직하게는 55인치 이상인 표시 패널을 사용할 수 있다. 또는 복수의 표시 패널을 배치하여 하나의 표시 영역으로서 사용할 수 있다. 또는 복수의 표시 패널을 배치하여 멀티스크린으로서 사용할 수 있다. 따라서 예를 들어 전자 칠판, 전자 게시판, 전자 간판 등에 사용할 수 있다.
<정보 처리 장치의 구성예 3>
예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 16의 (D) 참조). 이로써, 예를 들어 스마트워치의 소비전력을 저감할 수 있다. 또는 예를 들어 맑은 날씨의 실외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 스마트워치에 화상을 표시할 수 있다.
<정보 처리 장치의 구성예 4>
표시부(5230)는 예를 들어 하우징의 측면을 따라 완만하게 휘는 곡면을 갖는다(도 16의 (E) 참조). 또는 표시부(5230)는 표시 패널을 갖고, 표시 패널은 예를 들어 앞면, 측면, 및 상면에 표시를 하는 기능을 갖는다. 이에 의하여, 예를 들어 휴대 전화의 앞면뿐만 아니라 측면 및 상면에도 화상 정보를 표시할 수 있다.
<정보 처리 장치의 구성예 5>
예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 17의 (A) 참조). 이에 의하여, 스마트폰의 소비전력을 저감할 수 있다. 또는 예를 들어 맑은 날씨의 실외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 스마트폰에 화상을 표시할 수 있다.
<정보 처리 장치의 구성예 6>
예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 17의 (B) 참조). 이에 의하여, 날씨가 맑은 날에 실내에 강한 외광이 비쳐도 적합하게 사용할 수 있도록 텔레비전 시스템에 영상을 표시할 수 있다.
<정보 처리 장치의 구성예 7>
예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 17의 (C) 참조). 이에 의하여, 예를 들어 맑은 날씨의 실외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 태블릿 컴퓨터에 화상을 표시할 수 있다.
<정보 처리 장치의 구성예 8>
예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 17의 (D) 참조). 이에 의하여, 예를 들어 맑은 날씨의 실외 등 외광이 강한 환경에서도 적합하게 열람할 수 있도록 디지털 카메라에 피사체를 표시할 수 있다.
<정보 처리 장치의 구성예 9>
예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 갖는다(도 17의 (E) 참조). 이에 의하여, 예를 들어 맑은 날씨의 실외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 퍼스널 컴퓨터에 화상을 표시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는, 트랜지스터의 채널 형성 영역에 적합하게 사용할 수 있는 금속 산화물에 대하여 설명한다.
트랜지스터에 사용하는 반도체 재료로서는, 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적으로는 인듐을 포함하는 금속 산화물 등이고, 예를 들어 후술하는 CAC-OS 등을 사용할 수 있다.
실리콘보다 밴드 갭이 넓으며 캐리어 밀도가 작은 금속 산화물을 사용한 트랜지스터는 오프 전류가 낮기 때문에, 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하가 장기간에 걸쳐 유지될 수 있다.
반도체층은 예를 들어 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 또는 하프늄 등의 금속)을 포함하는 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다.
반도체층을 구성하는 금속 산화물이 In-M-Zn계 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용되는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비로서는 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등이 바람직하다. 또한 성막되는 반도체층의 원자수비는 각각, 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
반도체층에는 캐리어 밀도가 낮은 금속 산화물막을 사용한다. 예를 들어 반도체층에는 캐리어 밀도가 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 더욱 바람직하게는 1×1011/cm3 이하, 더욱더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상인 금속 산화물을 사용할 수 있다. 이러한 금속 산화물을 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물이라고 부른다. 상기 산화물 반도체는 결함 준위 밀도가 낮고 안정적인 특성을 갖는 금속 산화물이라고 할 수 있다.
또한 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성의 산화물 반도체를 사용하면 좋다. 또한 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여, 반도체층의 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
반도체층을 구성하는 금속 산화물에 14족 원소의 하나인 실리콘이나 탄소가 포함되면, 반도체층에서 산소 결손이 증가되어 n형화된다. 그러므로 반도체층에서의 실리콘이나 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 알칼리 금속 및 알칼리 토금속은 금속 산화물과 결합하면 캐리어를 생성하는 경우가 있고, 트랜지스터의 오프 전류가 증대되는 경우가 있다. 그러므로 반도체층에서의 이차 이온 질량 분석법에 의하여 얻어지는 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 반도체층을 구성하는 금속 산화물에 질소가 포함되면, 캐리어인 전자가 생기고 캐리어 밀도가 증가되어 n형화되기 쉽다. 이 결과, 질소가 포함되는 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 그러므로 반도체층에서의 이차 이온 질량 분석법에 의하여 얻어지는 질소 농도는 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는, CAAC-OS(c-axis-aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
또한 본 발명의 일 형태에 개시되는 트랜지스터의 반도체층에는 CAC-OS(Cloud-Aligned Composite oxide semiconductor)를 사용하여도 좋다.
또한 본 발명의 일 형태에 개시되는 트랜지스터의 반도체층에는 상술한 비단결정 산화물 반도체 또는 CAC-OS를 적합하게 사용할 수 있다. 또한 비단결정 산화물 반도체로서는 nc-OS 또는 CAAC-OS를 적합하게 사용할 수 있다.
또한 본 발명의 일 형태에서는 트랜지스터의 반도체층에 CAC-OS를 사용하는 것이 바람직하다. CAC-OS를 사용함으로써, 트랜지스터에 높은 전기 특성 또는 높은 신뢰성을 부여할 수 있다.
또한 반도체층이 CAAC-OS의 영역, 다결정 산화물 반도체의 영역, nc-OS의 영역, a-like OS의 영역, 및 비정질 산화물 반도체의 영역 중 2종류 이상을 갖는 혼합막이어도 좋다. 혼합막은 예를 들어 상술한 영역 중 어느 2종류 이상의 영역을 갖는 단층 구조 또는 적층 구조를 갖는 경우가 있다.
이하에서는 본 발명의 일 형태에 개시되는 트랜지스터에 사용할 수 있는 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 그 이상의 금속 원소가 편재되고, 상기 금속 원소를 포함한 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 금속 산화물은 적어도 인듐을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 하여도 좋음)란, 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리함으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상(cloud-like)이라고도 함)을 말한다.
즉, CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합된 구성을 갖는 복합 금속 산화물이다. 또한 본 명세서에서 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가, 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을 "제 1 영역은 제 2 영역과 비교하여 In의 농도가 높다"라고 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서는, InGaO3(ZnO)m1(m1은 자연수) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 갖는다. 또한 CAAC 구조는, 복수의 IGZO의 나노 결정이 c축 배향을 갖고, 또한 a-b면에서는 배향하지 않고 연결된 결정 구조이다.
한편, CAC-OS는 금속 산화물의 재료 구성에 관한 것이다. CAC-OS란, In, Ga, Zn, 및 O를 포함하는 재료 구성에서, Ga을 주성분으로 하는 나노 입자상의 영역이 일부에서 관찰되고, In을 주성분으로 하는 나노 입자상의 영역이 일부에서 관찰되고, 각각이 모자이크 패턴으로 무작위로 분산된 구성을 말한다. 따라서 CAC-OS에서 결정 구조는 부차적인 요소이다.
또한 CAC-OS는 조성이 다른 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어 In을 주성분으로 하는 막과, Ga을 주성분으로 하는 막의 2층으로 이루어지는 구조는 포함하지 않는다.
또한 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역 사이에서는 명확한 경계가 관찰되지 않는 경우가 있다.
또한 갈륨 대신에 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되는 경우, CAC-OS란, 상기 금속 원소를 주성분으로 하는 나노 입자상의 영역이 일부에서 관찰되고, In을 주성분으로 하는 나노 입자상의 영역이 일부에서 관찰되고, 각각이 모자이크 패턴으로 무작위로 분산된 구성을 말한다.
CAC-OS는 예를 들어 기판을 가열하지 않는 조건에서 스퍼터링법에 의하여 형성할 수 있다. 또한 CAC-OS를 스퍼터링법에 의하여 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때, 명확한 피크가 관찰되지 않는다는 특징을 갖는다. 즉, X선 회절 측정에 의해서는 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는다는 것을 알 수 있다.
또한 CAC-OS는, 프로브 직경이 1nm인 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 링 형상으로 휘도가 높은 영역과 상기 링 영역에서의 복수의 휘점이 관측된다. 따라서 전자선 회절 패턴으로부터 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성을 갖지 않는 nc(nano-crystal) 구조를 갖는다는 것을 알 수 있다.
또한 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재하고 혼합된 구조를 갖는다는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 다른 구조이고, IGZO 화합물과는 다른 성질을 갖는다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 갖는다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 금속 산화물로서의 도전성이 나타난다. 따라서 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 금속 산화물 내에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높다. 즉, GaOX3 등이 주성분인 영역이 금속 산화물 내에 분포됨으로써, 누설 전류를 억제하고 양호한 스위칭 동작을 실현할 수 있다.
따라서 CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서 CAC-OS는 디스플레이를 비롯한 다양한 반도체 장치에 최적이다.
또한 반도체층에 CAC-OS를 갖는 트랜지스터는 전계 효과 이동도가 높으며 구동 능력이 높기 때문에, 상기 트랜지스터를 구동 회로, 대표적으로는 게이트 신호를 생성하는 주사선 구동 회로에 사용함으로써, 베젤 폭이 좁은(슬림 베젤이라고도 함) 표시 장치를 제공할 수 있다. 또한 상기 트랜지스터를, 표시 장치가 갖는 신호선 구동 회로(특히, 신호선 구동 회로가 갖는 시프트 레지스터의 출력 단자에 접속되는 디멀티플렉서)에 사용함으로써, 표시 장치에 접속되는 배선수가 적은 표시 장치를 제공할 수 있다.
또한 반도체층에 CAC-OS를 갖는 트랜지스터는 저온 폴리실리콘을 사용한 트랜지스터와 달리, 레이저 결정화 공정이 불필요하다. 그러므로 대면적 기판을 사용한 표시 장치이어도, 제조 비용을 삭감할 수 있다. 또한 울트라 하이비전("4K 해상도", "4K2K", "4K"), 슈퍼 하이비전("8K 해상도", "8K4K", "8K")과 같이 해상도가 높은 대형의 표시 장치에서, 반도체층에 CAC-OS를 갖는 트랜지스터를 구동 회로 및 표시부에 사용함으로써, 단시간에 기록을 할 수 있고, 표시 불량을 저감할 수 있기 때문에 바람직하다.
또는 트랜지스터의 채널이 형성되는 반도체에 실리콘을 사용하여도 좋다. 실리콘으로서는 비정질 실리콘을 사용하여도 좋지만, 특히 결정성을 갖는 실리콘을 사용하는 것이 바람직하다. 예를 들어 미결정 실리콘, 다결정 실리콘, 단결정 실리콘 등을 사용하는 것이 바람직하다. 특히, 다결정 실리콘은 단결정 실리콘에 비하여 저온에서 형성할 수 있고, 또한 비정질 실리콘에 비하여 높은 전계 효과 이동도와 높은 신뢰성을 갖는다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
G1: 배선, G2: 배선, G3: 배선, G3A: 배선, S1: 배선, V0: 배선, 10: 화소, 10A: 화소, 11: 트랜지스터, 12: 트랜지스터, 13: 트랜지스터, 14: 트랜지스터, 15: 용량 소자, 16: 용량 소자, 17: 발광 소자, 20: 표시 장치, 20A: 표시 장치, 20B: 표시 장치, 20C: 표시 장치, 21: 표시 영역, 22: 소스 드라이버, 23: 게이트 드라이버, 23a: 게이트 드라이버, 23b: 게이트 드라이버, 23c: 게이트 드라이버, 23d: 게이트 드라이버, 24: 삼각파 생성 회로, 31: 트랜지스터, 32: 트랜지스터, 33: 트랜지스터, 34: 용량 소자, 35: 발광 소자, 301: 도전층, 303: 도전층, 305: 도전층, 311: 절연층, 321: 반도체층, 323: 반도체층, 325: 반도체층, 331: 절연층, 333: 절연층, 341: 도전층, 343: 도전층, 351: 도전층, 353: 도전층, 361: 절연층, 363: 절연층, 371: 도전층, 373a: 도전층, 373b: 도전층, 375: 도전층, 377: 도전층, 379: 절연층, 700: 표시 장치, 700A: 표시 장치, 700B: 표시 장치, 701: 기판, 702: 화소부, 704: 소스 드라이버 회로부, 705: 기판, 706: 게이트 드라이버 회로부, 708: FPC 단자부, 710: 신호선, 711: 배선부, 712: 밀봉제, 716: FPC, 717: IC, 721: 소스 드라이버 IC, 722: 게이트 드라이버 회로부, 723: FPC, 724: 인쇄 회로 기판, 730: 절연막, 732: 밀봉막, 743: 수지층, 750: 트랜지스터, 752: 트랜지스터, 760: 배선, 770: 절연층, 772: 도전층, 774: 도전층, 780: 이방성 도전막, 782: 발광 소자, 790: 용량 소자, 791: 범프, 793: 범프, 795: 차광층, 1723: 전극, 1724a: 전극, 1724b: 전극, 1726: 절연층, 1727: 절연층, 1728: 절연층, 1729: 절연층, 1741: 절연층, 1742: 반도체층, 1744a: 전극, 1744b: 전극, 1746: 전극, 1771: 기판, 1772: 절연층

Claims (8)

  1. 제 1 화소, 제 2 화소, 제 1 배선, 제 2 배선, 및 제 3 배선을 갖는 표시 장치의 구동 방법으로서,
    상기 제 1 배선은 상기 제 1 화소 및 상기 제 2 화소에 전기적으로 접속되고,
    상기 제 2 배선은 상기 제 1 화소에 전기적으로 접속되고,
    상기 제 3 배선은 상기 제 2 화소에 전기적으로 접속되고,
    상기 제 1 화소에는 상기 제 2 배선을 통하여 제 1 표시 데이터가 입력되고,
    상기 제 2 화소에는 상기 제 3 배선을 통하여 제 2 표시 데이터가 입력되고,
    상기 제 1 화소 또는 상기 제 2 화소는 상이한 시각에 발광을 시작하고,
    상기 제 1 시각에 상기 제 1 화소가 상기 제 1 표시 데이터에 대응하는 최대 휘도에 도달하고, 또한 상기 제 2 화소가 상기 제 2 표시 데이터에 대응하는 최대 휘도에 도달하고,
    상기 제 1 배선에 리셋 신호기 입력됨으로써 상기 제 1 화소 및 상기 제 2 화소가 제 2 시각에 초기화되어 소등되는, 표시 장치의 구동 방법.
  2. 복수의 화소, 제 1 배선, 제 2 배선, 및 제 3 배선을 갖는 표시 장치의 구동 방법으로서,
    상기 화소는 발광 소자 및 제 1 트랜지스터 내지 제 3 트랜지스터를 갖고,
    상기 제 1 트랜지스터는 제 1 게이트와 제 2 게이트를 갖고,
    상기 제 1 트랜지스터에서는 상기 제 1 게이트가 상기 제 1 배선에 전기적으로 접속되고, 상기 제 2 게이트가 상기 제 2 배선에 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 상기 제 2 트랜지스터의 게이트, 및 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터에서는 소스 및 드레인 중 한쪽이 상기 발광 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 3 트랜지스터에서는 게이트가 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 1 배선에 표시 데이터를 입력함으로써, 상기 표시 데이터의 제 1 전위에 따라 상기 제 1 트랜지스터의 문턱 전압이 결정되고,
    상기 제 2 배선에 삼각파를 입력하여, 상기 삼각파의 전위에 따라 상기 제 1 트랜지스터가 온 상태가 되었을 때, 상기 제 1 트랜지스터를 통하여 상기 제 2 트랜지스터의 게이트에 제 2 전위가 인가되고, 상기 제 2 전위에 따라 상기 발광 소자의 발광 휘도가 제어되고,
    상기 제 3 배선에 리셋 신호를 입력함으로써 상기 제 3 트랜지스터가 온 상태가 되고, 상기 제 2 트랜지스터가 오프 상태가 되고, 상기 발광 소자가 소등되고,
    상기 리셋 신호와 동기하여 상기 삼각파의 전위가 가장 낮아지는, 표시 장치의 구동 방법.
  3. 복수의 화소, 제 1 배선, 제 2 배선, 및 제 3 배선을 갖는 표시 장치의 구동 방법으로서,
    상기 화소는 발광 소자, 제 1 트랜지스터, 및 제 2 트랜지스터를 갖고,
    상기 제 1 배선은 상기 발광 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 1 트랜지스터에서는 소스 및 드레인 중 한쪽이 상기 발광 소자의 다른 쪽 전극에 전기적으로 접속되고, 게이트가 제 2 배선과, 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터에서는 게이트가 제 3 배선에 전기적으로 접속되고,
    상기 제 2 배선에 표시 데이터를 입력함으로써, 상기 표시 데이터의 전위에 따라 상기 제 1 트랜지스터가 흘릴 수 있는 전류의 크기가 결정되고,
    상기 제 1 배선에 삼각파를 입력하면, 상기 삼각파의 전위에 따라 상기 제 1 트랜지스터가 상기 발광 소자에 흘리는 전류의 크기가 결정되고, 상기 삼각파의 전위에 따라 상기 발광 소자의 발광 휘도가 제어되고,
    상기 제 3 배선에 리셋 신호를 입력함으로써 상기 제 3 트랜지스터가 온 상태가 되고, 상기 제 1 트랜지스터가 오프 상태가 되고,
    상기 리셋 신호와 동기하여 상기 삼각파의 전위가 가장 낮아지고,
    상기 발광 소자가 소등되는, 표시 장치의 구동 방법.
  4. 복수의 화소 및 제 1 배선 내지 제 6 배선을 갖는 표시 장치로서,
    상기 화소는 발광 소자, 제 1 트랜지스터 내지 제 4 트랜지스터, 제 1 용량 소자, 제 2 용량 소자를 갖고,
    상기 제 1 배선에는 표시 데이터가 입력되고,
    상기 제 2 배선에는 주사 신호가 입력되고,
    상기 제 3 배선에는 리셋 신호가 입력되고,
    상기 제 4 배선에는 삼각파가 입력되고,
    상기 제 5 배선에는 상기 표시 데이터보다 높은 전위가 인가되고,
    상기 제 6 배선에는 상기 표시 데이터보다 낮은 전위가 인가되고,
    상기 제 4 트랜지스터의 게이트는 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 4 배선에 전기적으로 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 트랜지스터의 백 게이트 및 상기 제 1 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트는 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 5 배선은 상기 제 1 용량 소자의 다른 쪽 전극, 및 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 상기 제 2 트랜지스터의 게이트, 및 상기 제 2 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 6 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 발광 소자의 한쪽 전극에 전기적으로 접속되는, 표시 장치.
  5. 복수의 화소 및 제 1 배선 내지 제 5 배선을 갖는 표시 장치로서,
    상기 화소는 발광 소자, 제 1 트랜지스터 내지 제 3 트랜지스터, 및 제 1 용량 소자를 갖고,
    상기 제 1 배선에는 삼각파가 입력되고,
    상기 제 2 배선에는 주사 신호가 입력되고,
    상기 제 3 배선에는 리셋 신호가 입력되고,
    상기 제 4 배선에는 표시 데이터가 입력되고,
    상기 제 5 배선에는 상기 표시 데이터보다 낮은 저전위가 인가되고,
    상기 제 3 트랜지스터의 게이트는 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 4 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 트랜지스터의 게이트, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 1 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 5 배선에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 발광 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 발광 소자의 다른 쪽 전극은 상기 제 1 배선에 전기적으로 접속되는, 표시 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 발광 소자가 LED인, 표시 장치.
  7. 제 4 항 또는 제 5 항에 있어서,
    상기 발광 소자가 OLED인, 표시 장치.
  8. 제 4 항 또는 제 5 항에 있어서,
    상기 표시 장치가 갖는 트랜지스터 중 어느 하나가, 반도체층에 금속 산화물을 포함하는, 표시 장치.
KR1020207033508A 2018-05-18 2019-05-09 표시 장치 및 표시 장치의 구동 방법 KR20210006379A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018095963 2018-05-18
JPJP-P-2018-095963 2018-05-18
PCT/IB2019/053801 WO2019220275A1 (ja) 2018-05-18 2019-05-09 表示装置、及び表示装置の駆動方法

Publications (1)

Publication Number Publication Date
KR20210006379A true KR20210006379A (ko) 2021-01-18

Family

ID=68539797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207033508A KR20210006379A (ko) 2018-05-18 2019-05-09 표시 장치 및 표시 장치의 구동 방법

Country Status (6)

Country Link
US (2) US11823614B2 (ko)
JP (2) JPWO2019220275A1 (ko)
KR (1) KR20210006379A (ko)
CN (1) CN112119448A (ko)
TW (1) TW202004723A (ko)
WO (1) WO2019220275A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722955B (zh) * 2020-08-17 2021-03-21 友達光電股份有限公司 畫素驅動裝置及畫素驅動方法
US20230335050A1 (en) * 2020-10-01 2023-10-19 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and electronic device
CN112863429B (zh) * 2021-01-28 2022-01-25 深圳市华星光电半导体显示技术有限公司 发光二极管驱动电路及显示面板
CN113096589B (zh) * 2021-04-08 2022-05-06 中国科学院微电子研究所 一种像素电路、像素电路的驱动方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006209053A (ja) 2005-01-24 2006-08-10 Samsung Sdi Co Ltd 液晶表示装置
US20170179092A1 (en) 2014-10-31 2017-06-22 eLux Inc. Hybrid Display using Inorganic Micro Light Emitting Diodes (uLEDs) and Organic LEDs (OLEDs)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3973471B2 (ja) 2001-12-14 2007-09-12 三洋電機株式会社 デジタル駆動型表示装置
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP2006309104A (ja) 2004-07-30 2006-11-09 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
CN1755778A (zh) 2004-09-30 2006-04-05 精工爱普生株式会社 像素电路、像素驱动方法以及电子机器
JP4501785B2 (ja) 2004-09-30 2010-07-14 セイコーエプソン株式会社 画素回路及び電子機器
JP2007148222A (ja) 2005-11-30 2007-06-14 Hitachi Displays Ltd 画像表示装置
US20070236440A1 (en) 2006-04-06 2007-10-11 Emagin Corporation OLED active matrix cell designed for optimal uniformity
CN106057144B (zh) * 2010-07-02 2019-03-12 株式会社半导体能源研究所 液晶显示装置及驱动液晶显示装置的方法
JP2017010000A (ja) * 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
TW201706978A (zh) 2015-08-04 2017-02-16 啟耀光電股份有限公司 顯示面板和畫素電路
KR20200070252A (ko) * 2017-11-02 2020-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20240028571A (ko) * 2017-11-23 2024-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN111448607A (zh) * 2017-12-21 2020-07-24 株式会社半导体能源研究所 显示装置及电子设备
US11508307B2 (en) * 2018-09-12 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Method for operating display device
KR20220006541A (ko) * 2019-05-10 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US20220416008A1 (en) * 2019-12-25 2022-12-29 Semiconductor Energy Laboratory Co., Ltd. Display Apparatus and Electronic Device
KR20220013676A (ko) * 2020-07-27 2022-02-04 엘지디스플레이 주식회사 전계 발광 표시장치
KR20220015148A (ko) * 2020-07-30 2022-02-08 엘지디스플레이 주식회사 전계 발광 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006209053A (ja) 2005-01-24 2006-08-10 Samsung Sdi Co Ltd 液晶表示装置
US20170179092A1 (en) 2014-10-31 2017-06-22 eLux Inc. Hybrid Display using Inorganic Micro Light Emitting Diodes (uLEDs) and Organic LEDs (OLEDs)

Also Published As

Publication number Publication date
US20230290301A1 (en) 2023-09-14
US20210366368A1 (en) 2021-11-25
TW202004723A (zh) 2020-01-16
US11823614B2 (en) 2023-11-21
JP2023095874A (ja) 2023-07-06
CN112119448A (zh) 2020-12-22
WO2019220275A1 (ja) 2019-11-21
JPWO2019220275A1 (ja) 2021-07-08

Similar Documents

Publication Publication Date Title
US11823614B2 (en) Display device and method for driving display device
US11876098B2 (en) Display device having a plurality of transistors
JP7326257B2 (ja) 表示装置
US11392005B2 (en) Display device and electronic device
US20230317856A1 (en) Semiconductor device
US11715740B2 (en) Display device and electronic device
JP7462087B2 (ja) 半導体装置
CN112997335A (zh) 半导体装置
KR20200018281A (ko) 반도체 장치의 제작 방법
JP2023058597A (ja) 表示装置
CN113016090A (zh) 半导体装置
JP2024045682A (ja) 表示装置および電子機器
US11100855B2 (en) Display device and electronic device
CN111602253A (zh) 半导体装置以及半导体装置的制造方法
US20240162203A1 (en) Display device
US20240162233A1 (en) Display device and electronic device
US20240038898A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal