JP2023095874A - 表示装置 - Google Patents

Abstract

【課題】三角波によって発光素子が点灯する新規な表示装置を提供する。【解決手段】第１の画素、第２の画素、第１の配線、第２の配線、及び第３の配線を有する表示装置の駆動方法である。第１の配線は、第１の画素、及び第２の画素と電気的に接続される。第２の配線は、第１の画素と電気的に接続され、第３の配線は、第２の画素と電気的に接続される。第１の画素には、第２の配線を介して第１の表示データが与えられ、第２の画素には、第３の配線を介して第２の表示データが与えられる。第１の画素、又は第２の画素が、異なる時刻に発光を開始する。第１の時刻に、第１の画素が、第１の表示データに対応する最大輝度に達し、且つ第２の画素が、第２の表示データに対応する最大輝度に達する。第１の配線にリセット信号が与えられることにより第１の画素、及び第２の画素が、第２の時刻に初期化されることで消灯する。【選択図】図１

Description

本発明の一態様は、表示装置、及び表示装置の駆動方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、又は、製造方法に関する。又は、本発明は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、又はそれらの製造方法に関する。

なお、本明細書等において、半導体装置は、半導体特性を利用することで機能しうる素子、回路、又は装置等を指す。一例としては、トランジスタ、ダイオード等の半導体素子は半導体装置である。また別の一例としては、半導体素子を有する回路は、半導体装置である。また別の一例としては、半導体素子を有する回路を備えた装置は、半導体装置である。

表示装置を備える電子機器が普及している。電子機器に用いられる表示装置は、より多くの情報が表示できる表示装置が求められている。例えば、液晶表示装置では、より多くの情報量を表示するために複数の異なる色相を有する光源を順に点灯することで表示を行うフィールドシーケンシャル方式などの駆動方法が提案されている。フィールドシーケンシャル方式では、１つの画素に異なる色相の光を順に点灯させて表示をするため表示する情報量を増やすことができる。

特許文献１では、バックライトに複数の色相を有する光源の点灯又は消灯を制御する方法として三角波を用いたＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）駆動が開示されている。

ＴＶ、又はサイネージ機器などの大型表示装置、又はヘッドマウントディスプレイなどのウェアラブル電子機器では、発光素子に小型のＬＥＤを用いた表示装置が特許文献２に開示されている。

特開２００６－２０９０５３号公報 米国特許公開第２０１７／０１７９０９２号公報

単一の光源及び３色のカラーフィルターを用いて表示する液晶素子を有する表示装置では、バックライトを消灯しなければ黒を表示するのが難しく、コントラストを上げることが難しいといった課題がある。フィールドシーケンシャル方式では、１つの画素が異なる色相の光を順に点灯させて表示をするため、副画素を設けなくてもよく画素のサイズを小さくできるため高精細化に適しているが、複数の色相の光を点灯又は消灯させるため消費電力が大きくなる課題がある。

また、ヘッドマウントディスプレイなどでは、身体に装着するため、軽量化と、消費電力の低減が求められている。例えば、消費電力が大きくなると、ヘッドマウントディスプレイなどではバッテリを大きくする必要があり、電子機器としての荷重が大きくなったヘッドマウントディスプレイを身体に装着する場合、利用者の身体に与える負担が大きくなる問題がある。

上記問題に鑑み、本発明の一態様は、新規な構成の表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置の駆動方法を提供することを課題の一とする。又は、本発明の一態様は、消費電力を低減させる表示装置の駆動方法を提供することを課題の一とする。又は、本発明の一態様は、表示のコントラストを向上させる表示装置の駆動方法を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。

本発明の一態様は、第１の画素、第２の画素、第１の配線、第２の配線、及び第３の配線を有する表示装置の駆動方法である。第１の配線は、第１の画素、及び前記第２の画素と電気的に接続される。第２の配線は、第１の画素と電気的に接続され、第３の配線は、第２の画素と電気的に接続される。第１の画素には、第２の配線を介して第１の表示データが与えられ、第２の画素には、第３の配線を介して第２の表示データが与えられる。第１の画素、又は第２の画素が、異なる時刻に発光を開始する。第１の時刻より前の第２の時刻に、第１の画素が、第１の表示データに対応する最大輝度に達し、且つ第２の画素が、第２の表示データに対応する最大輝度に達する。第１の配線にリセット信号が与えられることにより第１の画素、及び第２の画素が、第２の時刻に初期化されることで消灯する表示装置の駆動方法である。

本発明の一態様は、複数の画素、第１の配線、第２の配線、及び第３の配線を有する表示装置の駆動方法である。画素は、発光素子、及び第１乃至第３のトランジスタを有する。第１のトランジスタは、第１のゲートと、第２のゲートを有する。第１のトランジスタは、第１のゲートが第１の配線と電気的に接続され、第２のゲートが第２の配線と電気的に接続され、ソース又はドレインの一方が、第２のトランジスタのゲート、及び第３のトランジスタのソース又はドレインの一方とに電気的に接続される。第２のトランジスタは、ソース又はドレインの一方が発光素子の電極の一方と電気的に接続される。第３のトランジスタは、ゲートが、第３の配線と電気的に接続される。第１の配線に表示データを与えることにより、表示データの第１の電位に応じて第１のトランジスタの閾値電圧が決定する。第２の配線に三角波を与え、三角波の電位に応じて第１のトランジスタがオン状態になったとき、第１のトランジスタを介して、第２のトランジスタのゲートに第２の電位が与えられ、第２の電位に応じて発光素子の発光輝度が制御される。第３の配線に、リセット信号を与えることで第３のトランジスタがオン状態となり、第２のトランジスタがオフ状態になり、発光素子が消灯し、リセット信号に同期して、三角波の電位が最も小さくなる、表示装置の駆動方法である。

本発明の一態様は、複数の画素、第１の配線、第２の配線、及び第３の配線を有する表示装置の駆動方法である。画素は、発光素子、第１のトランジスタ、及び第２のトランジスタを有する。第１の配線は、発光素子の電極の一方と電気的に接続される。第１のトランジスタは、ソース又はドレインの一方が発光素子の電極の他方と電気的に接続され、ゲートが第２の配線と、第２のトランジスタのソース又はドレインの一方とに電気的に接続される。第２のトランジスタは、ゲートが第３の配線と電気的に接続される。第２の配線に表示データを与えることにより、表示データの電位に応じて第１のトランジスタが流せる電流の大きさが決定する。第１の配線に三角波を与え、三角波の電位に応じて第１のトランジスタが発光素子に与える電流の大きさが決定し、三角波の電位に応じて発光素子の発光輝度が制御される。第３の配線に、リセット信号を与えることで第３のトランジスタがオン状態となり、第１のトランジスタがオフ状態になり、リセット信号に同期して、三角波の電位が最も小さくなり、発光素子が消灯する、表示装置の駆動方法である。

本発明の一態様は、複数の画素、及び第１乃至第６の配線を有する表示装置である。画素は、発光素子、第１乃至第４のトランジスタ、第１の容量素子、第２の容量素子を有する。第１の配線には表示データが与えられる。第２の配線には走査信号が与えられる。第３の配線にはリセット信号が与えられる。第４の配線には三角波が与えられる。第５の配線には前記表示データよりも高い電位が与えられる。第６の配線には前記表示データよりも小さい電位が与えられる。第４のトランジスタのゲートは、第２の配線と電気的に接続される。第４のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続される。第１のトランジスタのゲートは、第４の配線と電気的に接続される。第４のトランジスタのソース又はドレインの他方は、第１のトランジスタのバックゲート、及び第１の容量素子の電極の一方とに電気的に接続される。第３のトランジスタのゲートは、第３の配線と電気的に接続される。第５の配線は、第１の容量素子の電極の他方、及び第１のトランジスタのソース又はドレインの一方とに電気的に接続される。第１のトランジスタのソース又はドレインの他方は、第３のトランジスタのソース又はドレインの一方、第２のトランジスタのゲ－ト、及び第２の容量素子の電極の一方とに電気的に接続される。第３のトランジスタのソース又はドレインの他方は、第６の配線と電気的に接続される。第２のトランジスタのソース又はドレインの一方は、発光素子の電極の一方と電気的に接続される表示装置である。

本発明の一態様は、複数の画素、及び第１乃至第５の配線を有する表示装置である。画素は、発光素子、第１乃至第３のトランジスタ、及び第１の容量素子を有する。第１の配線には三角波が与えられる。第２の配線には走査信号が与えられる。第３の配線にはリセット信号が与えられる。第４の配線には表示データが与えられる。第５の配線には表示データよりも小さな低電位が与えらる。第３のトランジスタのゲートは、第２の配線と電気的に接続される。第３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続される。第３のトランジスタのソース又はドレインの他方は、第１のトランジスタのゲート、前記第２のトランジスタのソース又はドレインの一方、及び第１の容量素子の電極の一方とに電気的に接続される。第２のトランジスタのゲートは、第３の配線と電気的に接続される。第２のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続される。第１のトランジスタのソース又はドレインの一方は、発光素子の電極の一方と電気的に接続される。発光素子の電極の他方は、第１の配線と電気的に接続される表示装置である。

上記各構成において、発光素子がＬＥＤである表示装置が好ましい。

上記各構成において、発光素子がＯＬＥＤである表示装置が好ましい。

上記各構成において、表示装置が有するトランジスタのいずれか一が、半導体層に金属酸化物を有する表示装置が好ましい。

本発明の一態様は、新規な構成の表示装置を提供することができる。又は、本発明の一態様は、新規な表示装置の駆動方法を提供することができる。又は、本発明の一態様は、消費電力を低減させる表示装置の駆動方法を提供することができる。本発明の一態様は、表示のコントラストを向上させる表示装置の駆動方法を提供することができる。

なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。したがって本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。

（Ａ）画素を説明する回路図。（Ｂ）表示装置の動作を説明するタイミングチャート。 （Ａ）表示装置を説明するブロック図。（Ｂ）表示装置の動作を説明するタイミングチャート。 （Ａ）表示装置を説明するブロック図。（Ｂ）表示装置の動作を説明するタイミングチャート。 （Ａ）画素を説明する回路図。（Ｂ）表示装置の動作を説明するタイミングチャート。 （Ａ）表示装置を説明するブロック図。（Ｂ）表示装置の動作を説明するタイミングチャート。 （Ａ）表示装置を説明するブロック図。（Ｂ）表示装置の動作を説明するタイミングチャート。 表示装置の上面図。 表示装置の断面図。 表示装置の作製方法を説明する図。 表示装置の作製方法を説明する図。 表示装置の作製方法を説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 情報処理装置を説明する図。 情報処理装置を説明する図。

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。

また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。

トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。したがって、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、又は、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。

一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０^－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０^－１３Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０^－１９Ａであり、Ｖｇｓが－０．８Ｖにおけるドレイン電流が１×１０^－２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて、又は、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０^－１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０^－１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０^－２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０^－２２Ａ以下である、と言う場合がある。

また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。

トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、又は１２５℃におけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。

トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、又は２０Ｖにおけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。

また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。

なお、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

（実施の形態１）
本実施の形態では、三角波によって発光素子が点灯する新規な表示装置の新規な駆動方法について図１乃至図３を用いて説明する。

最初に、表示装置について説明する。表示装置は、表示パネル、ソースドライバ、及びゲートドライバを有し、表示パネルは、複数の画素を有する。なお、表示パネルは、ソースドライバ又はゲートドライバが、画素と同一の基板上に形成されている。ただし、ソースドライバ、又はゲートドライバのいずれか一、又は両方が表示パネルとは異なる部品として構成され、表示パネルに信号を与えてもよい。以下では、表示装置を表示パネルと言い換えて説明することがある。

一例として表示装置は、第１の画素、第２の画素、第１乃至第５の配線を有する。第１乃至第３の配線は、第１の画素、及び前記第２の画素と電気的に接続される。第４の配線は、第１の画素と電気的に接続され、第５の配線は、第２の画素と電気的に接続される。なお、走査線としての機能を有する第１乃至第３の配線には、走査信号が与えられる。当該走査信号には、画素に対してデータを書き込む機能、点灯制御機能、リセット機能等がある。

第１の画素には、第４の配線を介して第１の表示データが与えられ、第２の画素には、第５の配線を介して第２の表示データが与えられる。第１の画素、及び第２の画素が、第１の時刻に初期化、且つ消灯する。第１の画素、又は第２の画素が、異なる時刻に発光を開始する。第１の時刻より前の第２の時刻に、第１の画素が、第１の表示データに対応する最大輝度に達し、且つ第２の画素が、第２の表示データに対応する最大輝度に達する表示装置の駆動方法である。

つまり、画素に与えられる表示データが画素に保持され、その後、画素に与えられる信号によって、画素が有する発光素子が点灯する。なお、上述した第１の画素、第２の画素が、同じ走査信号が与えられる配線に接続されていることが好ましい。画素に与えられる信号は、三角波であることが好ましい。三角波は、積分回路を用いて生成されてもよい、又はデジタルアナログ変換回路を用いて生成されてもよい。三角波を積分回路を用いて生成する場合、デジタルアナログ変換回路に比べて回路規模を小さくすることができる。また三角波は、線形の傾きを有する信号でもよい、又は指数関数的に増加する信号でもよい。三角波が指数関数的に増加する信号の場合、線形の傾きを有する三角波と比較して点灯期間が短くなり、且つ表示データに対応する最大輝度がより大きな最大輝度に達する表示装置の駆動方法である。

さらに表示装置が有する画素について詳しく説明する。表示装置は、複数の画素、第１の配線、第２の配線、第３の配線、及び第４の配線を有する。画素は、発光素子、及び第１乃至第４のトランジスタを有する。第１のトランジスタは、第１のゲートと、第２のゲートを有する。なお、第１のゲート又は第２のゲートのいずれか一が、第１のトランジスタのゲートに相当し、いずれか他方が、第１のトランジスタのバックゲートに相当する。

第１のトランジスタは、第１のゲートが第１の配線と電気的に接続され、第２のゲートが第４の配線と第４のトランジスタを介して電気的に接続され、ソース又はドレインの一方が、第２のトランジスタのゲート、及び第３のトランジスタのソース又はドレインの一方とが電気的に接続される。第２のトランジスタは、ソース又はドレインの一方が発光素子の電極の一方と電気的に接続される。第３のトランジスタは、ゲートが、第３の配線と電気的に接続される。第４のトランジスタのゲートは、第２の配線と電気的に接続される。

第１のステップとして、第４の配線に表示データを与えることにより、表示データの第１の電位に応じて第１のトランジスタの閾値電圧が決定する。つまり、第２の配線に与えられる信号は、画素に対して表示データを書き込むことができる。なお、画素は第１の容量素子、及び第２の容量素子を有していてもよい。表示データが、第１の容量素子に保持されることが好ましい。以降では、第１の電位と第１の表示データとを同じものして説明する。

第２のステップとして、第１の配線に三角波を与え、三角波の電位に応じて第１のトランジスタがオン状態になったとき、第１のトランジスタを介して、第２のトランジスタのゲートに第２の電位が与えられ、第２の電位に応じて発光輝度が制御される。第２の電位は、第２の保持容量に保持されることが好ましい。つまり、第１の配線に与えられる信号は、画素の点灯を制御することができる。

第３のステップとして、第３の配線に、リセット信号を与えることで第３のトランジスタがオン状態となり、第２の保持容量に保持される第２の電位が放電することで第２のトランジスタがオフ状態になり発光素子が消灯する。当該リセット信号に同期して、三角波の電位が最も小さくなる、表示装置の駆動方法である。

なお、人間の目が認識する発光素子の輝度は、時間当たりの平均輝度で表すことができる。平均輝度は、リセット信号により発光素子が消灯してから、次のリセット信号により発光素子が消灯するまでの期間に発光素子が点灯する発光量によって決定される。なお、第２の電位により発光素子の点灯が開始され、リセット信号により発光素子が消灯するまでの期間を点灯期間とし、発光素子が消灯してから、次の第２の電位が与えられることで発光素子が点灯を開始するまでの期間を消灯期間とする。つまり、第３の配線に与えられる信号は、画素の表示をリセットすることができる。

表示データである第１の電位が小さい場合は、第１のトランジスタの閾値電圧が小さくなり、第１の電位が大きい場合は、第１のトランジスタの閾値電圧が大きくなることが好ましい。つまり第１の電位が小さい場合に第１のトランジスタに三角波が与えられると、三角波の電位が大きくなるに応じて第２の電位が早く大きくなり、発光素子の点灯が早く開始される。また、発光素子の点灯が早く開始されることで、発光素子の平均輝度が大きくなり、発光素子が点灯している期間の最大輝度も大きくなる。

画素に与えられる表示データの第１の電位に対する発光素子の輝度は、平均化され平均輝度となる。しかし、第３のトランジスタによって消灯される直前の時刻に発光素子が表示データに対応する最大輝度になるため、人間の目には、最大輝度が残像として残る。これは、低階調の表示データを表示するときに、平均輝度によって認識される階調は低いが、瞬間的な最大輝度が人間の目には残像として残るため色を認識しやすいためである。例えば、月明かりに照らされた海の青を表現する場合など、低階調であっても青を残像として強く視認させる効果などがある。

また、画素は、第３のトランジスタによって第２の電位が初期化され、発光素子が消灯すると、表示装置は黒挿入の効果を得ることができる。なお、黒挿入とは、表示装置の駆動方法の一つで、表示データを点灯する期間と、消灯する期間とを設けることで、コントラスト比を拡大させる駆動方法である。つまり、黒挿入の効果でコントラストが向上し、且つ瞬間的な最大輝度が残像として残るため表示内容の視認性が向上する。また消灯期間を有することで、点灯期間を削減することができ、消費電力を低減することができる。さらに、点灯期間では、三角波によって第２の電位の充電電圧が制御され発熱の大きい輝度が大きな期間を削減することができる。したがって上述した表示装置の駆動方法は、消費電力の低減と、発熱とを抑えることができる。

第１の配線を介して第１のトランジスタのゲートに与えられる三角波は、第１の配線に接続される画素に対して同時に与えられる。なお、表示装置が有する全ての画素に同時刻に三角波が与えられてもよい。当該三角波が、表示装置が有する全ての画素に与えられることで、第１の時刻に、それぞれの画素が与えられた表示データの大きさに対応する最大輝度に達することで、表示領域の表示を同時に更新することができる。また第２の時刻に初期化、且つ発光素子を消灯する。いわゆる面順次駆動を実現することができる。例えば、表示領域にｐ番目のフレームとｐ－１番目のフレームの表示データが同時に表示されることで発生する視認性の低下を抑制することができる。ｐは、正の自然数。

上述した発光素子は、ＬＥＤを用いることが好ましい。ＬＥＤは、表示パネル上に形成されてもよいし、ＬＥＤを部品としてボンディングしてもよい。もしくは、発光素子がＯＬＥＤでもよい。本実施の形態の表示装置の駆動方法は、発光素子がＬＥＤ又はＯＬＥＤであっても同様の効果を得ることができる。

また、画素が有する発光素子は、表示パネル上に形成されてもよいし、部品として実装されてもよい。例えば、ＬＥＤは部品として画素にボンディングされてもよい。

続いて、図１（Ａ）を用いて表示装置が有する画素の詳細な説明をする。

表示装置は、画素１０、配線Ｇ１、配線Ｇ２、配線Ｇ３、配線Ｓ１、配線Ｖ０、配線ｃｏｍ、配線Ａｎｏ、及び配線Ｃａｔｈを有する。なお、上述した第１の配線は、第１の画素に電気的に接続する配線Ｇ３に相当し、第２の配線は、第１の画素に電気的に接続する配線Ｇ１に相当し、第３の配線は、第１の画素に電気的に接続する配線Ｇ２に相当する。画素１０は、トランジスタ１４、画素回路１０Ｐを有する。画素回路１０Ｐは、発光素子１７、トランジスタ１１、トランジスタ１２、トランジスタ１３、容量素子１５、容量素子１６を有する。トランジスタ１１は、バックゲートを有する。

トランジスタ１４のゲートは、配線Ｇ１と電気的に接続される。トランジスタ１４のソース又はドレインの一方は、配線Ｓ１と電気的に接続される。トランジスタ１４のソース又はドレインの他方は、トランジスタ１１のバックゲート、及び容量素子１５の電極の一方とが電気的に接続される。トランジスタ１１のゲートは、配線Ｇ３と電気的に接続される。配線Ｖ０は、容量素子１５の電極の他方、及びトランジスタ１１のソース又はドレインの一方とが電気的に接続される。トランジスタ１１のソース又はドレインの他方は、トランジスタ１３のソース又はドレインの一方、トランジスタ１２のゲート、及び容量素子１６の電極の一方とが電気的に接続される。トランジスタ１３のゲートは、配線Ｇ２と電気的に接続される。トランジスタ１３のソース又はドレインの他方は、配線Ｃｏｍと電気的に接続される。トランジスタ１２のソース又はドレインの一方は、発光素子１７の電極の一方と電気的に接続される。トランジスタ１２のソース又はドレインの他方は、配線Ｃａｔｈ、及び容量素子１６の電極の他方とが電気的に接続される。発光素子１７の電極の他方は、配線Ａｎｏと電気的に接続される。

図１（Ａ）では、トランジスタ１２、トランジスタ１３、及びトランジスタ１４がそれぞれバックゲートを有する例を示しているが、トランジスタ１２、トランジスタ１３、又はトランジスタ１４のいずれか一もしくは複数が、バックゲートを有さない構成でもよい。なお、トランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有すると好ましい。当該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くできる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を有する。酸化物半導体膜を有する当該トランジスタについては、実施の形態６で詳細な説明をする。

配線Ｖ０には、容量素子１６に与える第２の電位の最大電位よりも大きな電位が与えられる。配線Ｃｏｍには、容量素子１６に保持される第２の電位を初期化させるための低電位が与えられる。当該低電位は、発光素子が発光しない電流値になるように設定されることが好ましい。つまりトランジスタ１２をオフ状態にする電位が与えられる。配線Ａｎｏは、発光素子の電極の他方（以下、陽極端子）と接続される。したがって配線Ａｎｏに与えられる電位は、第２の電位のもっとも大きな電位より大きいことが好ましい。配線Ｃａｔｈは、トランジスタ１２を介して発光素子の電極の一方（以下、陰極端子）と接続される。したがって、配線Ｃａｔｈに与えられる電位は、第２の電位が初期化した場合の電位より小さいことが好ましい。

図１（Ｂ）は、画素１０の動作を説明するタイミングチャートである。配線Ｇ１に接続される画素１０には、配線Ｇ１を介して走査信号が与えられる。配線Ｇ２に接続される画素１０には、配線Ｇ２を介してリセット信号が与えられる。配線Ｇ３に接続される画素１０には、配線Ｇ３を介して三角波ＴＷが与えられる。配線Ｓ１に接続される画素１０には、配線Ｓ１を介して第１の電位が与えられる。なお、第１の電位は、表示データＤ１と言い換えることができる。

時刻Ｔ０では、配線Ｇ２にリセット信号が与えられる。トランジスタ１３のゲートには、配線Ｇ２を介してリセット信号が与えられる。トランジスタ１３はオン状態になり、容量素子１６に保持している第２の電位を初期化し、発光素子が消灯する。また、時刻Ｔ０では、配線Ｇ３に与えられる三角波ＴＷを初期化し第２の電位の充電を停止する。つまり、トランジスタ１１がオフ状態になり、容量素子１６に第２の電位を充電する動作が停止する。

時刻Ｔ１では、配線Ｇ１に与えられる走査信号によって配線Ｇ１が選択された状態になる。トランジスタ１４がオン状態になり、配線Ｓ１に与えられる表示データＤ１が、容量素子１５に与えられる。容量素子１５に与えられた表示データＤ１は、トランジスタ１１のバックゲートに与えられ、トランジスタ１１の閾値電圧を制御する。

時刻Ｔ２では、配線Ｇ１に与えられる走査信号が非選択の状態になる。したがってトランジスタ１４がオフ状態になり、容量素子１５に与えられた表示データＤ１が保持される。

時刻Ｔ３では、配線Ｇ２に与えられているリセット信号が解除され、トランジスタ１３がオフ状態になる。なお、このリセット信号の解除は、時刻Ｔ２であってもよい。

また、時刻Ｔ３では、当該リセット信号の解除により配線Ｇ３に三角波ＴＷを与えることが好ましい。但し、表示データＤ１によってトランジスタ１１の閾値が制御されるため、表示データＤ１に応じて第２の電位の充電がはじまる。容量素子１６に対し第２の電位の充電がはじまると、トランジスタ１２が、発光素子に電流を与え、発光素子は点灯を始める。図１（Ｂ）では、ハッチングされた期間、発光素子が点灯する例を示している。また、発光素子の発光強度は、三角波ＴＷの変化に応じて発光強度が大きくなることが好ましい。なお、画素１０は、三角波ＴＷの与えられる期間が１ｆｒａｍｅより短いことが好ましい。

図２（Ａ）は、表示装置２０を説明するブロック図である。表示装置２０は、表示領域２１、ソースドライバ２２、及びゲートドライバ２３を有している。表示領域２１は、画素１０（１，１）乃至画素１０（ｍ，ｎ）を有している。一例として、図２（Ａ）では、画素１０（ｉ、ｊ）乃至画素１０（ｉ＋１、ｊ＋１）を示している。ｍ、ｎは正の整数であり、ｉは、１以上ｍ以下の整数、ｊは１以上ｎ以下の整数である。

一例として画素１０（ｉ、ｊ）と配線との接続について説明する。画素１０（ｉ、ｊ）は、配線Ｇ１（ｊ）、配線Ｇ２（ｊ）、又は配線Ｇ３（ｊ）を介してゲートドライバ２３と電気的に接続される。画素１０（ｉ、ｊ）は、配線Ｓ１（ｉ）を介してソースドライバ２２と電気的に接続される。

図２（Ｂ）は、表示装置２０の動作を説明するタイミングチャートである。画素１０の詳細な動作については、図１（Ｂ）の説明を参酌することができるため説明を省略する。

時刻Ｔ１０では、配線Ｇ２（ｊ）にリセット信号が与えられ、画素１０（ｉ，ｊ）、及び画素１０（ｉ＋１，ｊ）の保持電位が初期化され、発光素子が消灯する。さらに、配線Ｇ３（ｊ）に与えられる三角波ＴＷが初期化される。

時刻Ｔ１１では、配線Ｇ１（ｊ）に与えられる走査信号によって配線Ｇ１（ｊ）が選択された状態になる。配線Ｓ１（ｉ）には表示データＤ１が与えられ、配線Ｓ１（ｉ＋１）には表示データＤ２が与えられる。

さらに、時刻Ｔ１１では、配線Ｇ２（ｊ＋１）にリセット信号が与えられ、画素１０（ｉ，ｊ＋１）、及び画素１０（ｉ＋１，ｊ＋１）の保持電位が初期化され、発光素子が消灯する。また、配線Ｇ３（ｊ＋１）に与えられる三角波ＴＷが初期化される。

時刻Ｔ１２では、配線Ｇ１（ｊ）に与えられる走査信号が非選択の状態になる。したがって画素１０（ｉ，ｊ）には表示データＤ１が保持され、及び画素１０（ｉ＋１，ｊ）には表示データＤ２が保持される。

さらに、時刻Ｔ１２では、配線Ｇ１（ｊ＋１）に与えられる走査信号によって配線Ｇ１（ｊ＋１）が選択された状態になる。配線Ｓ１（ｉ）には表示データＤ３が与えられ、配線Ｓ１（ｉ＋１）には表示データＤ４が与えられる。

時刻Ｔ１３では、配線Ｇ２（ｊ）に与えられているリセット信号が解除される。時刻Ｔ１３では、当該リセット信号の解除により配線Ｇ３（ｊ）に三角波ＴＷが与えられる。但し、表示データＤ１、又は表示データＤ２によってトランジスタ１１の閾値が制御されるため、画素１０（ｉ，ｊ）又は画素１０（ｉ＋１，ｊ）の点灯開始時刻が異なる。また、表示データＤ１、又は表示データＤ２によって、画素１０（ｉ，ｊ）又は画素１０（ｉ＋１，ｊ）の点灯期間、発光強度が異なる。

また、時刻Ｔ１３では、配線Ｇ１（ｊ＋１）に与えられる走査信号が非選択の状態になる。したがって画素１０（ｉ，ｊ＋１）には表示データＤ３が保持され、及び画素１０（ｉ＋１，ｊ＋１）には表示データＤ４が保持される。

図２（Ｂ）で示したタイミングチャートでは、点灯期間の異なるハッチングされた領域を示している。それぞれの点灯期間が、画素１０（ｉ，ｊ）に与えられる表示データＤ１、又は画素１０（ｉ＋１，ｊ）に与えられる表示データＤ２の電位の大きさによって異なる例を示している。

時刻Ｔ１４では、配線Ｇ２（ｊ＋１）に与えられているリセット信号が解除される。時刻Ｔ１４では、当該リセット信号の解除により配線Ｇ３（ｊ＋１）に三角波ＴＷが与えられる。以降は、繰り返し同様な処理が行われるので説明を省略する。

図２（Ｂ）で示すタイミングチャートでは、配線Ｇ１（ｊ）、又は配線Ｇ１（ｊ＋１）に与えられるそれぞれの走査信号に対応して配線Ｇ３（ｊ）、又は配線Ｇ３（ｊ＋１）に三角波ＴＷが与えられる。点灯期間が選択される行により異なるため、発光素子の点灯時間が分散される。したがって発光素子の点灯による消費電力の集中を分散することができる。

図３（Ａ）は、表示装置２０Ａを説明するブロック図である。表示装置２０Ａは、ゲートドライバ２３ａ、三角波生成回路２４を有する点が表示装置２０と異なっている。

一例として画素１０（ｉ、ｊ）と配線との接続について説明する。画素１０（ｉ、ｊ）は、と配線Ｇ１（ｊ）を介してゲートドライバ２３ａと電気的に接続され、画素１０（ｉ、ｊ＋１）は、配線Ｇ１（ｊ＋１）を介してゲートドライバ２３ａと電気的に接続される。なお、画素１０（ｉ、ｊ）及び画素１０（ｉ、ｊ＋１）は、配線Ｓ１（ｉ）を介してソースドライバ２２と電気的に接続される。

配線Ｇ２は、表示領域２１が有する画素群と電気的に接続され、当該画素群に対し同時刻にリセット信号を与え、発光素子を消灯させることができる。配線Ｇ３は、当該画素群と電気的に接続され、全ての画素に同時刻に三角波ＴＷを与えることができる。

また、ゲートドライバ２３ａには、スタートパルスＳＰが与えられ、三角波生成回路２４には、スタートパルスＳＰ、及びゲートドライバ２３ａの出力信号ＯＵＴが与えられる。三角波生成回路２４は、スタートパルスＳＰ、及び出力信号ＯＵＴを用いて、当該画素群に与えるリセット信号と、三角波ＴＷを生成することができる。

図３（Ｂ）は、表示装置２０Ａの動作の一例を説明するタイミングチャートである。図３（Ｂ）では、配線Ｇ１（１）乃至Ｇ１（ｎ）を用いて説明するが、表示データが与えられる画素については、当該画素群の中から画素１０（ｉ，ｊ）乃至画素１０（ｉ＋１，ｊ＋１）に着目して説明する。なお、画素１０の詳細な動作については、図１（Ｂ）の説明を参酌することができるため説明を省略する。

時刻Ｔ２０では、三角波生成回路２４が配線Ｇ２にリセット信号を与えることができる。したがって、当該画素群は、同時刻に初期化され、発光素子は消灯する。さらに、三角波生成回路２４は、配線Ｇ３に与える三角波ＴＷを初期化することができる。また、配線Ｇ１（１）に与えられる走査信号によって配線Ｇ１（１）が選択される状態になる。一例として、図３（Ａ）では、画素１０（ｉ，１）乃至画素１０（ｉ＋１，１）（非表示）に対して、配線Ｓ１（ｉ）には表示データＤ１が与えられ、配線Ｓ１（ｉ＋１）には表示データＤ２が与えられる。

時刻Ｔ２１では、配線Ｇ１（１）に与えられる走査信号が非選択の状態になる。したがって画素１０（ｉ，１）には表示データＤ１が保持される、及び画素１０（ｉ＋１，１）には表示データＤ２が保持される。

時刻Ｔ２２では、配線Ｇ１（ｊ）に与えられる走査信号によって配線Ｇ１（ｊ）が選択される状態になる。配線Ｓ１（ｉ）には表示データＤ３が与えられ、及び配線Ｓ１（ｉ＋１）には表示データＤ４が与えられる。

時刻Ｔ２３では、配線Ｇ１（ｊ）に与えられる走査信号が非選択の状態になる。したがって画素１０（ｉ，ｊ）には表示データＤ３が保持され、及び画素１０（ｉ＋１，ｊ）には表示データＤ４が保持される。

また、時刻Ｔ２３では、配線Ｇ１（ｊ＋１）に与えられる走査信号によって配線Ｇ１（ｊ＋１）が選択される状態になる。配線Ｓ１（ｉ）には表示データＤ５が与えられ、及び配線Ｓ１（ｉ＋１）には表示データＤ６が与えられる。

時刻Ｔ２４では、配線Ｇ１（ｊ＋１）に与えられる走査信号が非選択の状態になる。したがって画素１０（ｉ，ｊ＋１）には表示データＤ５が保持され、及び画素１０（ｉ＋１，ｊ＋１）、表示データＤ６が保持される。

時刻Ｔ２５では、配線Ｇ１（ｎ）に与えられる走査信号によって配線Ｇ１（ｎ）が選択される状態になる。配線Ｓ１（ｉ）には表示データＤ７が与えられ、及び配線Ｓ１（ｉ＋１）には表示データＤ８が与えられる。

時刻Ｔ２６では、配線Ｇ１（ｎ）に与えられる走査信号が非選択の状態になる。したがって画素１０（ｉ，ｎ）には表示データＤ７が保持され、及び画素１０（ｉ＋１，ｎ）には表示データＤ８が保持される。

時刻Ｔ２６では、配線Ｇ２に与えられているリセット信号が解除される。時刻Ｔ２６では、当該リセット信号の解除により配線Ｇ３に三角波ＴＷが与えられる。表示データＤ１乃至表示データＤ８によってそれぞれの画素が有するトランジスタ１１の閾値が制御される。一例として、図３（Ｂ）では、画素１０（ｉ，ｊ）、画素１０（ｉ＋１，ｊ）、又は画素１０（ｉ，ｊ＋１）のそれぞれの画素の点灯開始時刻が異なることが点灯期間の異なるハッチングされた領域によって示されている。

つまり、表示データＤ３、表示データＤ４、又は表示データＤ５によって、画素１０（ｉ，ｊ）、又は画素１０（ｉ＋１，ｊ）、又は画素１０（ｉ，ｊ＋１）の点灯期間、発光強度が異なる。他の画素も同様に、それぞれの画素に与えられた表示データにより点灯開始時刻、点灯期間、及び発光強度が異なる。

図３（Ｂ）で示すタイミングチャートでは、当該画素群に表示データが与えられた後、三角波生成回路２４によって、当該画素群に同時に三角波ＴＷが与えられる。つまり、当該画素群は、与えられた表示データにより異なる点灯開始時刻を有するが、それぞれの画素が有する発光素子の最大輝度が同時刻になる。次の時刻には、三角波生成回路２４によって当該画素群にリセット信号が与えられ表示データが初期化される。つまり、画素群は、同時刻に消灯する時刻と、同時刻に発光素子が最大輝度になる時刻を有する。表示装置は、表示領域２１を面で表示の更新ができるため、走査線を用いて表示を更新する場合に発生する更新フレームの表示データと旧フレームの表示データとが同時に表示されることによる視認性の低下を抑制することができる。

つまり、当該画素群は、リセット信号によって画素が初期化されることで、リセット信号が与えられている間発光素子が消灯される。したがって、リセット信号は黒挿入の効果を有する。つまり、三角波ＴＷを用いた駆動方法では、黒挿入の効果でコントラストが向上し、瞬間的な最大輝度を残像として残るため表示内容の視認性が向上する。また消灯期間を有することで、点灯期間を削減し、さらに点灯期間では、三角波ＴＷによって電力の消費と発熱の大きい輝度の期間とを削減することで、消費電力の削減と、発熱を抑えることができる。

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、実施の形態１の画素、及び表示装置と異なる構成について、図４乃至図６を用いて説明する。

図４（Ａ）では、図１と異なる画素１０Ａの詳細な説明をする。

表示装置は、画素１０Ａ、配線Ｇ１、配線Ｇ２、配線Ｇ３Ａ、配線Ｓ１、配線Ｃｏｍ、及び配線Ｃａｔｈを有する。画素１０Ａは、発光素子３５、トランジスタ３１、トランジスタ３２、トランジスタ３３、及び容量素子３４を有する。

トランジスタ３３のゲートは、配線Ｇ１と電気的に接続される。トランジスタ３３のソース又はドレインの一方は、配線Ｓ１と電気的に接続される。トランジスタ３３のソース又はドレインの他方は、トランジスタ３１のゲート、トランジスタ３２のソース又はドレインの一方、及び容量素子３４の電極の一方とが電気的に接続される。トランジスタ３２のゲートは、配線Ｇ２と電気的に接続される。トランジスタ３２のソース又はドレインの他方は、配線Ｃｏｍと電気的に接続される。トランジスタ３１のソース又はドレインの一方は、発光素子３５の電極の一方と電気的に接続される。トランジスタ１２のソース又はドレインの他方は、配線Ｃａｔｈ、及び容量素子３４の電極の他方とが電気的に接続される。発光素子３５の電極の他方は、配線Ｇ３Ａと電気的に接続される。

図４（Ａ）では、トランジスタ３１、トランジスタ３２、及びトランジスタ３３がそれぞれバックゲートを有してもよい。なお、、トランジスタ３１、トランジスタ３２、又はトランジスタ３３のいずれか一もしくは複数が、バックゲートを有する構成でもよい。

配線Ｃｏｍには、容量素子３４に保持される表示データＤ１を初期化させるための低電位が与えられる。当該低電位は、発光素子が発光しない電流値になるように設定されることが好ましい。つまりトランジスタ３１をオフ状態にする電位が与えられる。配線Ｇ３Ａは、発光素子の陽極端子と接続され、三角波ＴＷが与えられる。配線Ｃａｔｈは、トランジスタ３１を介して発光素子の陰極端子と接続される。したがって、配線Ｃａｔｈに与えられる電位は、表示データＤ１が初期化した場合の電位より小さいことが好ましい。

配線Ｇ１に接続される画素１０Ａには、配線Ｇ１を介して走査信号が与えられる。配線Ｇ２に接続される画素１０Ａには、配線Ｇ２を介してリセット信号が与えられる。配線Ｇ３Ａに接続される画素１０Ａには、配線Ｇ３Ａを介して発光素子の陽極端子に三角波ＴＷが与えられる。配線Ｓ１に接続される画素１０には、配線Ｓ１を介して表示データＤ１が与えられる。

図４（Ａ）で示す画素１０Ａは、発光素子３５の陽極端子に三角波ＴＷが与えられることが図１（Ａ）で示す画素１０と異なっている点である。

図４（Ｂ）は、画素１０Ａの動作の一例を説明するタイミングチャートである。

時刻Ｔ３０では、配線Ｇ２にリセット信号が与えられる。トランジスタ３２のゲートには、配線Ｇ２を介してリセット信号が与えられ、発光素子が消灯する。トランジスタ３２はオン状態になり、容量素子３４に保持している保持電位が初期化される。また、時刻Ｔ３０では、配線Ｇ３Ａに与えられる三角波ＴＷが初期化される。

時刻Ｔ３１では、配線Ｇ２に与えられているリセット信号が解除され、トランジスタ３２がオフ状態になる。さらに、時刻Ｔ３１では、配線Ｇ１に与えられる走査信号によって配線Ｇ１が選択される状態になる。トランジスタ３３がオン状態になり、配線Ｓ１に与えられる表示データＤ１が容量素子３４に与えられる。容量素子３４に与えられ表示データＤ１は、トランジスタ３１のゲートに与えられる。

時刻Ｔ３２では、配線Ｇ１に与えられる走査信号が非選択の状態になる。したがってトランジスタ３３がオフ状態になり、容量素子３４に与えられた表示データＤ１が保持される。続いて、配線Ｇ３Ａには、三角波ＴＷが与えられることが好ましい。トランジスタ３１は、第１の電位に応じた発光素子に電流を与え、発光素子は点灯を始める。ただし、発光素子の陽極端子に与えられる三角波ＴＷの電位が、表示データＤ１に発光素子の閾値電圧ＬＶｔｈを加えた電位ＤＬ１より大きくなると発光素子が点灯を開始する。

図４（Ｂ）では、ハッチングされた期間、発光素子が点灯する例を示している。また、発光素子の発光強度は、三角波ＴＷの変化に応じて発光強度が大きくなることが好ましい。なお、画素１０Ａは、三角波ＴＷの与えられる期間が１ｆｒａｍｅより短いことが好ましい。

図５（Ａ）は、表示装置２０Ｂを説明するブロック図である。表示装置２０Ｂは、表示領域２１、ソースドライバ２２、及びゲートドライバ２３ｂを有している。表示領域２１は、画素１０Ａ（１，１）乃至画素１０Ａ（ｍ，ｎ）を有している。一例として、図５（Ａ）では、画素１０Ａ（ｉ、ｊ）乃至画素１０Ａ（ｉ＋１、ｊ＋１）を示している。ｍ、ｎは正の整数であり、ｉは、１以上ｍ以下の整数、ｊは１以上ｎ以下の整数である。

一例として画素１０Ａ（ｉ、ｊ）と配線との接続について説明する。画素１０Ａ（ｉ、ｊ）は、配線Ｇ１（ｊ）、配線Ｇ２（ｊ）、又は配線Ｇ３Ａ（ｊ）を介してゲートドライバ２３ｂと電気的に接続される。画素１０Ａ（ｉ、ｊ）は、配線Ｓ１（ｉ）を介してソースドライバ２２と電気的に接続される。

図５（Ｂ）は、表示装置の動作の一例を説明するタイミングチャートである。画素１０Ａの詳細な動作については、図４（Ｂ）の説明を参酌することができるため説明を省略する。

時刻Ｔ４０では、配線Ｇ２（ｊ）にリセット信号が与えられ、画素１０Ａ（ｉ，ｊ）、及び画素１０Ａ（ｉ＋１，ｊ）の保持電位が初期化され、発光素子が消灯する。さらに、配線Ｇ３Ａ（ｊ）に与えられる三角波ＴＷが初期化される。

時刻Ｔ４１では、配線Ｇ２（ｊ）に与えられているリセット信号が解除される。さらに、時刻Ｔ４１では、配線Ｇ１（ｊ）に与えられる走査信号によって配線Ｇ１（ｊ）が選択される状態になる。配線Ｓ１（ｉ）には表示データＤ１が与えられ、配線Ｓ１（ｉ＋１）には表示データＤ２が与えられる。

さらに、時刻Ｔ４１では、配線Ｇ２（ｊ＋１）にリセット信号が与えられ、画素１０Ａ（ｉ，ｊ）、及び画素１０Ａ（ｉ＋１，ｊ）の保持電位が初期化され、発光素子が消灯する。また、配線Ｇ３Ａ（ｊ＋１）に与えられる三角波ＴＷが初期化される。

時刻Ｔ４２では、配線Ｇ１（ｊ）に与えられる走査信号が非選択の状態になる。したがって画素１０Ａ（ｉ，ｊ）には表示データＤ１が保持され、及び画素１０Ａ（ｉ＋１，ｊ）には表示データＤ２が保持される。

続いて、配線Ｇ３Ａ（ｊ）には、三角波ＴＷが与えられることが好ましい。画素１０Ａ（ｉ，ｊ）は、表示データＤ１に応じた電流を発光素子に与え、発光素子は点灯を始める。ただし、発光素子の陽極端子に与えられる三角波ＴＷの電位が、表示データＤ１に発光素子の閾値電圧ＬＶｔｈを加えた電位ＤＬ１より大きくなると発光素子が点灯を開始する。同様に、画素１０Ａ（ｉ＋１，ｊ）は、表示データＤ２に応じた電流を発光素子に与え、発光素子が点灯を開始する。

時刻Ｔ４３では、配線Ｇ１（ｊ＋１）に与えられる走査信号が非選択の状態になる。したがって画素１０Ａ（ｉ，ｊ＋１）には表示データＤ３が保持され、及び画素１０Ａ（ｉ＋１，ｊ＋１）には表示データＤ４が保持される。

続いて、配線Ｇ３Ａ（ｊ＋１）には、三角波ＴＷが与えられることが好ましい。画素１０Ａ（ｉ，ｊ＋１）は、表示データＤ３に応じた電流を発光素子に与え、発光素子が点灯を始める。ただし、発光素子の陽極端子に与えられる三角波ＴＷの電位が、表示データＤ３に発光素子の閾値電圧ＬＶｔｈを加えた電位ＤＬ３より大きくなると発光素子が点灯を開始する。同様に、画素１０Ａ（ｉ＋１，ｊ＋１）は、表示データＤ４に応じた電流を発光素子に与え、発光素子が点灯を開始する。以降は、繰り返し同様な処理が行われるので説明を省略する。

図５（Ｂ）で示すタイミングチャートでは、配線Ｇ１（ｊ）、又は配線Ｇ１（ｊ＋１）に与えられるそれぞれの走査信号に対してそれぞれの配線Ｇ３Ａ（ｊ）、又は配線Ｇ３Ａ（ｊ＋１）に三角波ＴＷが与えられる。点灯期間が選択される行により異なるため、発光素子の点灯時間が分散される。したがって発光素子の点灯による消費電力の集中を分散することができる。

図６（Ａ）は、表示装置２０Ｃを説明するブロック図である。表示装置２０Ｃは、表示領域２１、ソースドライバ２２、ゲートドライバ２３ｃ、及びゲートドライバ２３ｄを有している。表示領域２１は、画素１０Ａ（１，１）乃至画素１０Ａ（ｍ，ｎ）を有している。一例として、図６（Ａ）では、画素１０Ａ（ｉ、ｊ）乃至画素１０Ａ（ｉ＋１、ｊ＋１）を示している。ｍ、ｎは正の整数であり、ｉは、１以上ｍ以下の整数、ｊは１以上ｎ以下の整数である。

一例として画素１０Ａ（ｉ、ｊ）と配線との接続について説明する。画素１０Ａ（ｉ、ｊ）は、配線Ｇ１（ｊ）を介してゲートドライバ２３ｃと電気的に接続される。また、画素１０Ａ（ｉ、ｊ）は、配線Ｇ２Ａ（ｋ）、又は配線Ｇ３Ａ（ｋ）、を介してゲートドライバ２３ｄと電気的に接続される。画素１０Ａ（ｉ、ｊ）は、隣接する行の画素、例えば画素１０Ａ（ｉ、ｊ＋１）と配線Ｇ２Ａ（ｋ）、及び配線Ｇ３Ａ（ｋ）を共有することができる。図６（Ａ）では、配線Ｇ１（ｊ）と、配線Ｇ１（ｊ＋１）に接続される画素が、配線Ｇ２Ａ（ｋ）、及び配線Ｇ３Ａ（ｋ）を共有する例を示している。なお、配線Ｇ２Ａ（ｋ）、及び配線Ｇ３Ａ（ｋ）を共有することができるのは、隣り合う配線Ｇ１に接続される画素に限定されない。複数の配線Ｇ１に接続される画素が、配線Ｇ２Ａ（ｋ）、及び配線Ｇ３Ａ（ｋ）を共有することができる。

配線Ｇ２Ａ（ｋ）にはリセット信号が与えられ、及び配線Ｇ３Ａ（ｋ）には三角波が与えられる。なお、画素１０Ａ（ｉ、ｊ）及び画素１０Ａ（ｉ、ｊ＋１）は、配線Ｓ１（ｉ）を介してソースドライバ２２と電気的に接続される。なお、ｋは、１以上ｊ以下の正の整数である。

図６（Ｂ）は、表示装置２０Ｃの動作の一例を説明するタイミングチャートである。画素１０Ａの詳細な動作については、図４（Ｂ）の説明を参酌することができるため説明を省略する。

時刻Ｔ５０では、配線Ｇ２Ａ（ｋ）にリセット信号が与えられ、画素１０Ａ（ｉ，ｊ）、及び画素１０Ａ（ｉ＋１，ｊ）の保持電位が初期化され、発光素子が消灯する。さらに、配線Ｇ３Ａ（ｊ）に与えられる三角波ＴＷが初期化される。

時刻Ｔ５１では、配線Ｇ２Ａ（ｋ）に与えられているリセット信号が解除される。さらに、時刻Ｔ５１では、配線Ｇ１（ｊ）に与えられる走査信号によって配線Ｇ１（ｊ）が選択される状態になる。配線Ｓ１（ｉ）には表示データＤ１が与えられ、及び配線Ｓ１（ｉ＋１）には表示データＤ２が与えられる。

時刻Ｔ５２では、配線Ｇ１（ｊ）に与えられる走査信号が非選択の状態になる。したがって画素１０Ａ（ｉ，ｊ）には表示データＤ１が保持され、及び画素１０Ａ（ｉ＋１，ｊ）には表示データＤ２が保持される。

時刻Ｔ５２では、配線Ｇ１（ｊ＋１）に与えられる走査信号によって配線Ｇ１（ｊ＋１）が選択される状態になる。配線Ｓ１（ｉ）には表示データＤ３が与えられ、配線Ｓ１（ｉ＋１）には表示データＤ４が与えられる。

さらに、時刻Ｔ５３では、配線Ｇ１（ｊ＋１）に与えられる走査信号が非選択の状態になる。したがって画素１０Ａ（ｉ，ｊ＋１）には表示データＤ３が保持され、及び画素１０Ａ（ｉ＋１，ｊ＋１）には表示データＤ４が保持される。

時刻Ｔ５４では、配線Ｇ３Ａ（ｋ）には、三角波ＴＷが与えられることが好ましい。画素１０Ａ（ｉ，ｊ）は、表示データＤ１に応じた電流を発光素子に与え、発光素子は点灯を始める。なお、発光素子の陽極端子に与えられる三角波ＴＷの電位が、表示データＤ１に発光素子の閾値電圧ＬＶｔｈを加えた電位ＤＬ１より大きくなると発光素子が点灯を開始する。同様に、画素１０Ａ（ｉ＋１，ｊ）、画素１０Ａ（ｉ，ｊ＋１）、画素１０Ａ（ｉ＋１，ｊ＋１）のそれぞれは、表示データＤ２、表示データＤ３、表示データＤ４に応じた電流を発光素子に与え、発光素子が点灯を開始する。

図５（Ｂ）で示すタイミングチャートでは、配線Ｇ１（ｊ）、又は配線Ｇ１（ｊ＋１）に与えられるそれぞれの走査信号に対してそれぞれの配線Ｇ３Ａ（ｋ）に三角波ＴＷが与えられる。配線の数を減らすことで、ゲートドライバ２３ｄのコストを抑えることができる。また、点灯期間が選択される複数の行により異なるため、発光素子の点灯時間が分散される。したがって発光素子の点灯による消費電力の集中を分散することができる。

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、先の実施の形態で例示した表示装置の一例について、詳細を説明する。

＜構成例＞
図７（Ａ）に、表示装置７００の上面図を示す。表示装置７００は、シール材７１２により貼り合された第１の基板７０１と第２の基板７０５を有する。また第１の基板７０１、第２の基板７０５、及びシール材７１２で封止される領域において、第１の基板７０１上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の表示素子が設けられる。

また、第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が接続されるＦＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに各種信号等が供給される。

ゲートドライバ回路部７０６は、複数設けられていてもよい。また、ゲートドライバ回路部７０６及びソースドライバ回路部７０４は、それぞれ半導体基板等に別途形成され、パッケージされたＩＣチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、又はＦＰＣ７１６に実装できる。

画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタの構成は特に限定されない。トランジスタの半導体層として、単結晶半導体、多結晶半導体、微結晶半導体、又は非晶質半導体などを、単体で又は組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。

半導体層として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。

本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有すると好ましい。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くできる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。

また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成できる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。

図７（Ｂ）に示す表示装置７００Ａは、第１の基板７０１に換えて、可撓性を有する樹脂層７４３が適用され、フレキシブルディスプレイとして用いることのできる表示装置の例である。

表示装置７００Ａは、画素部７０２が矩形形状でなく、角部が円弧状の形状を有している。また、図７（Ｂ）中の領域Ｐ１に示すように、画素部７０２、及び樹脂層７４３の一部が切りかかれた切欠き部を有する。一対のゲートドライバ回路部７０６は、画素部７０２を挟んで両側に設けられる。またゲートドライバ回路部７０６は、画素部７０２の角部において、円弧状の輪郭に沿って設けられている。

樹脂層７４３は、ＦＰＣ端子部７０８が設けられる部分が突出した形状を有している。また樹脂層７４３のＦＰＣ端子部７０８を含む一部は、図７（Ｂ）中の領域Ｐ２で裏側に折り返すことができる。樹脂層７４３の一部を折り返すことで、ＦＰＣ７１６を画素部７０２の裏側に重ねて配置した状態で、表示装置７００Ａを電気機器に実装することができ、電子機器の省スペース化を図ることができる。

また表示装置７００Ａに接続されるＦＰＣ７１６には、ＩＣ７１７が実装されている。ＩＣ７１７は、例えばソースドライバ回路としての機能を有する。このとき、表示装置７００Ａにおけるソースドライバ回路部７０４は、保護回路、バッファ回路、デマルチプレクサ回路等の少なくとも一を含む構成とすることができる。

図７（Ｃ）に示す表示装置７００Ｂは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、パーソナルコンピュータ（ノート型又はデスクトップ型を含む）、タブレット端末、デジタルサイネージなどに好適に用いることができる。

表示装置７００Ｂは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路部７２２を有する。

複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電気機器に実装することができ、電子機器の省スペース化を図ることができる。

一方、ゲートドライバ回路部７２２は、基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。

このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、又は６０インチ以上の表示装置にも適用できる。また、解像度が４Ｋ２Ｋ、又は８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現できる。

＜断面構成例１＞
図８は、図７（Ａ）に示す一点鎖線Ｑ－Ｒにおける断面図である。

図８に示す表示装置は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。引き回し配線部７１１は、信号線７１０を有する。画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。ソースドライバ回路部７０４は、トランジスタ７５２を有する。

図８に示す容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物を加工して形成される上部電極と、を有する。上部電極は、トランジスタ７５０のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ７５０の第１のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。また、上部電極には、トランジスタのソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。

また、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上には平坦化の機能を有する絶縁層７７０が設けられている。当該絶縁層７７０により、当該絶縁層７７０上に設けられる導電層７７２及び導電層７７４の上面を平坦にすることができる。導電層７７２及び導電層７７４が同一面上に位置し、また導電層７７２及び導電層７７４の上面が平坦であることにより、導電層７７２及び導電層７７４と、発光素子７８２とが容易に電気的に接続することができる。

ここで、発光素子７８２について説明する。一例として、発光素子７８２が異なる複数の色相の光を射出できることが好ましい。又は、異なる単色の光を射出する発光素子７８２を複数組み合わせることができる。又は、第２の基板７０５側には、遮光層を設ける構成としてもよい。遮光層を設けることで視野角を限定することができる。又は、第２の基板７０５側には、遮光層と、着色層と、を設けることもできる。なお、第２の基板７０５側に遮光層と、着色層とを設けることで、白色の光を射出する発光素子７８２を用いることができる。

画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記ゲートドライバ回路部７０６についてもソースドライバ回路部７０４と同様である。

信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。

ＦＰＣ端子部７０８は、一部が接続電極として機能する配線７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。配線７６０は、異方性導電膜７８０を介してＦＰＣ７１６が有する端子と電気的に接続される。ここでは、配線７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。

第１の基板７０１及び第２の基板７０５としては、例えばガラス基板、又はプラスチック基板等の可撓性を有する基板を用いることができる。第１の基板７０１に可撓性を有する基板を用いる場合には、第１の基板７０１とトランジスタ７５０等との間に、水や水素に対するバリア性を有する絶縁層を設けることが好ましい。

続いて、図８に示した表示装置７００の作製方法の一例について、説明する。図９乃至図１１に示す各図は、表示装置７００の作製方法に係る、工程の各段階における断面概略図である。

なお、表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成できる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法や、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法を使ってもよい。

また、表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール（設備）により形成できる。

また、表示装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工できる。又は、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。又は、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。フォトリソグラフィ法としては、例えば以下の２つの方法がある。１つは、加工したい薄膜上に感光性のレジスト材料を塗布し、フォトマスクを介して露光した後、現像することによりレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう１つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。

フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、又はこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、又はＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。

薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。

〈トランジスタ等の形成〉
まず、基板７０１上に導電層３０１、導電層３０３及び導電層３０５を形成する。導電層３０１、導電層３０３及び導電層３０５は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。

続いて、基板７０１、導電層３０１、導電層３０３及び導電層３０５を覆って絶縁層３１１を形成する。

続いて、半導体層３２１、半導体層３２３及び半導体層３２５を形成する（図９（Ａ））。半導体層３２１、半導体層３２３及び半導体層３２５は、半導体膜を成膜した後、レジストマスクを形成し、当該半導体膜をエッチングした後にレジストマスクを除去することにより形成できる。

続いて、絶縁層３３１、導電層３４１、導電層３５１、絶縁層３３３、導電層３４３及び導電層３５３を形成する。絶縁層３３１及び絶縁層３３３となる絶縁膜、導電層３４１及び導電層３４３となる導電膜、導電層３５１及び導電層３５３となる導電膜を形成した後、レジストマスクを形成し、当該絶縁膜及び導電膜をエッチングした後にレジストマスクを除去することにより形成できる。

続いて、絶縁層３６１及び絶縁層３６３を形成する（図９（Ｂ））。

続いて、絶縁層３６１及び絶縁層３６３に開口を形成し、導電層３７１、導電層３７３ａ、導電層３７３ｂ、導電層３７５、導電層３７７及び配線７６０を形成する。導電層３７１、導電層３７３ａ、導電層３７３ｂ、導電層３７５、導電層３７７及び配線７６０は、導電層３０１等と同様の方法により形成できる。

以上の工程により、信号線７１０、トランジスタ７５０、容量素子７９０及びトランジスタ７５２を形成できる（図９（Ｃ））。続いて、絶縁層３７９を形成する。絶縁層３７９はトランジスタ７５０等の保護膜としての機能を有する。

〈絶縁層７７０の形成〉
続いて、絶縁層７７０を形成する。絶縁層７７０に感光性の材料を用いることで、フォトリソグラフィ法等により開口を形成できる。なお絶縁層７７０として、絶縁膜を成膜した後に、レジストマスクを用いて絶縁膜の一部をエッチングして開口を形成してもよい。絶縁層７７０は、有機絶縁材料を用いると、その上面の平坦性を高めることができるため好ましい。

また、絶縁層７７０として、無機絶縁膜を用いてもよい。絶縁層７７０として、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、又は窒化酸化アルミニウムなどの無機絶縁材料の層を、単層で、又は積層して用いることができる。これにより、絶縁層７７０はトランジスタ７５０等の保護層として機能する。

また、絶縁層７７０を、無機絶縁膜と有機絶縁膜の積層構造としてもよい。

続いて、ＦＰＣ端子部７０８の配線７６０上の絶縁層３７９の一部を除去し、配線７６０を露出させる。

〈導電層７７２、導電層７７４の形成〉
続いて、絶縁層７７０上に導電層７７２及び導電層７７４を形成する（図１０（Ａ））。導電層７７２は、絶縁層７７０が有する開口を介してトランジスタ７５０と電気的に接続される。導電層７７２及び導電層７７４は、導電層３０１等と同様の方法により形成できる。導電層７７２及び導電層７７４は、可視光に対して反射性の材料を用いると好ましい。例えば、導電層７７２及び導電層７７４として、銀、パラジウム及び銅の合金（ＡＰＣともいう）、アルミニウム、チタン、銅等を含む材料を用いることができる。

続いて、導電層７７２上及び導電層７７４上にそれぞれ、導電性のバンプ７９１及びバンプ７９３を形成する（図１０（Ｂ））。バンプ７９１及びバンプ７９３として、金、銀、錫などの金属、これらの金属を有する合金、導電性樹脂などの異方導電性フィルム、導電性ペーストを用いることができる。バンプ７９１及びバンプ７９３として、例えば、金を好適に用いることができる。バンプ７９１及びバンプ７９３の形成には、印刷法、転写法、吐出法等を用いることができる。

〈発光素子７８２の配置〉
続いて、発光素子７８２を、バンプ７９１及びバンプ７９３上に配置する。配置の際、発光素子７８２の陰極側の電極と、陽極側の電極がそれぞれバンプ７９１及びバンプ７９３と接するように発光素子７８２を配置する。バンプ７９１、バンプ７９３、発光素子７８２、導電層７７２及び導電層７７４が圧接され、導電層７７２及び導電層７７４上に発光素子７８２が固定される。それとともに、導電層７７２及び導電層７７４と、発光素子７８２とが電気的に接続される（図１１）。

発光素子７８２の配置には、ピックアンドプレイス装置を用いることができる。又は、発光素子７８２の配置に、ＦＳＡ（Ｆｌｕｉｄｉｃ Ｓｅｌｆ Ａｓｓｅｍｂｌｙ）方式を用いてもよい。ＦＳＡ方式では、導電層７７２上及び導電層７７４と重なる領域に、発光素子７８２と適合する凹状の絶縁層を形成し、液体中で凹部に発光素子７８２を自己整合的に配置させる。

〈基板７０１と基板７０５の貼り合せ〉
続いて、基板７０１と基板７０５のいずれか一方、又は両方に、これらを接着する接着層を形成する。接着層は、画素が配置されている領域を囲むように形成する。接着層は、例えばスクリーン印刷法や、ディスペンス法等により形成できる。接着層としては、熱硬化性樹脂や紫外線硬化樹脂等を用いることができる。また、紫外線により仮硬化した後に、熱を加えることにより硬化する樹脂などを用いてもよい。又は、接着層として、紫外線硬化性と熱硬化性の両方を有する樹脂などを用いてもよい。

続いて、基板７０１と基板７０５とを貼り合せ、接着層を硬化して封止膜７３２を形成する。貼り合せは、減圧雰囲気下で行うと基板７０１と基板７０５の間に気泡等が混入することを防ぐことができるため好ましい。

続いて、配線７６０上に異方性導電膜７８０を設ける。異方性導電膜７８０上にＦＰＣ７１６を配置して熱圧着することにより、配線７６０とＦＰＣ７１６とを電気的に接続させる。

以上の工程により、表示装置７００を形成できる（図８）。

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、先の実施の形態に示した表示装置に用いることができるトランジスタの一例について、説明する。

本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。

＜ボトムゲート型トランジスタ＞
図１２（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ１８１０のチャネル長方向の断面図である。図１２（Ａ１）において、トランジスタ１８１０は基板１７７１上に形成されている。また、トランジスタ１８１０は、基板１７７１上に絶縁層１７７２を介して電極１７４６を有する。また、電極１７４６上に絶縁層１７２６を介して半導体層１７４２を有する。電極１７４６はゲート電極として機能できる。絶縁層１７２６はゲート絶縁層として機能できる。

また、半導体層１７４２のチャネル形成領域上に絶縁層１７４１を有する。また、半導体層１７４２の一部と接して、絶縁層１７２６上に電極１７４４ａ及び電極１７４４ｂを有する。電極１７４４ａは、ソース電極又はドレイン電極の一方として機能できる。電極１７４４ｂは、ソース電極又はドレイン電極の他方として機能できる。電極１７４４ａの一部、及び電極１７４４ｂの一部は、絶縁層１７４１上に形成される。

絶縁層１７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層１７４１を設けることで、電極１７４４ａ及び電極１７４４ｂの形成時に生じる半導体層１７４２の露出を防ぐことができる。よって、電極１７４４ａ及び電極１７４４ｂの形成時に、半導体層１７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。

また、トランジスタ１８１０は、電極１７４４ａ、電極１７４４ｂ及び絶縁層１７４１上に絶縁層１７２８を有し、絶縁層１７２８の上に絶縁層１７２９を有する。

半導体層１７４２に酸化物半導体を用いる場合、電極１７４４ａ及び電極１７４４ｂの、少なくとも半導体層１７４２と接する部分に、半導体層１７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層１７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ^＋層）となる。したがって、当該領域はソース領域又はドレイン領域として機能することができる。半導体層１７４２に酸化物半導体を用いる場合、半導体層１７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。

半導体層１７４２にソース領域及びドレイン領域が形成されることにより、電極１７４４ａ及び電極１７４４ｂと半導体層１７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。

半導体層１７４２にシリコンなどの半導体を用いる場合は、半導体層１７４２と電極１７４４ａの間、及び半導体層１７４２と電極１７４４ｂの間に、ｎ型半導体又はｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体又はｐ型半導体として機能する層は、トランジスタのソース領域又はドレイン領域として機能することができる。

絶縁層１７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、又は低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層１７２９を省略することもできる。

図１２（Ａ２）に示すトランジスタ１８１１は、絶縁層１７２９上にバックゲート電極として機能できる電極１７２３を有する点が、トランジスタ１８１０と異なる。電極１７２３は、電極１７４６と同様の材料及び方法で形成できる。

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。

また、電極１７４６及び電極１７２３は、どちらもゲート電極として機能することができる。よって、絶縁層１７２６、絶縁層１７２８、及び絶縁層１７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極１７２３は、絶縁層１７２８と絶縁層１７２９の間に設けてもよい。

なお、電極１７４６又は電極１７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ１８１１において、電極１７２３を「ゲート電極」と言う場合、電極１７４６を「バックゲート電極」と言う。また、電極１７２３を「ゲート電極」として用いる場合は、トランジスタ１８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極１７４６及び電極１７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。

半導体層１７４２を挟んで電極１７４６及び電極１７２３を設けることで、更には、電極１７４６及び電極１７２３を同電位とすることで、半導体層１７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。

したがって、トランジスタ１８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ１８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。

図１２（Ｂ１）は、図１２（Ａ１）とは異なる構成のチャネル保護型のトランジスタ１８２０のチャネル長方向の断面図である。トランジスタ１８２０は、トランジスタ１８１０とほぼ同様の構造を有しているが、絶縁層１７４１が半導体層１７４２の端部を覆っている点が異なる。また、半導体層１７４２と重なる絶縁層１７２９の一部を選択的に除去して形成した開口部において、半導体層１７４２と電極１７４４ａが電気的に接続している。また、半導体層１７４２と重なる絶縁層１７２９の一部を選択的に除去して形成した他の開口部において、半導体層１７４２と電極１７４４ｂが電気的に接続している。絶縁層１７２９の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。

図１２（Ｂ２）に示すトランジスタ１８２１は、絶縁層１７２９上にバックゲート電極として機能できる電極１７２３を有する点が、トランジスタ１８２０と異なる。

絶縁層１７４１を設けることで、電極１７４４ａ及び電極１７４４ｂの形成時に生じる半導体層１７４２の露出を防ぐことができる。よって、電極１７４４ａ及び電極１７４４ｂの形成時に半導体層１７４２の薄膜化を防ぐことができる。

また、トランジスタ１８２０及びトランジスタ１８２１は、トランジスタ１８１０及びトランジスタ１８１１よりも、電極１７４４ａと電極１７４６の間の距離と、電極１７４４ｂと電極１７４６の間の距離が長くなる。よって、電極１７４４ａと電極１７４６の間に生じる寄生容量を小さくすることができる。また、電極１７４４ｂと電極１７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。

図１２（Ｃ１）に示すトランジスタ１８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ１８２５のチャネル長方向の断面図である。トランジスタ１８２５は、絶縁層１７４１を用いずに電極１７４４ａ及び電極１７４４ｂを形成する。このため、電極１７４４ａ及び電極１７４４ｂの形成時に露出する半導体層１７４２の一部がエッチングされる場合がある。一方、絶縁層１７４１を設けないため、トランジスタの生産性を高めることができる。

図１２（Ｃ２）に示すトランジスタ１８２６は、絶縁層１７２９上にバックゲート電極として機能できる電極１７２３を有する点が、トランジスタ１８２５と異なる。

図１３（Ａ１）乃至図１３（Ｃ２）にトランジスタ１８１０、１８１１、１８２０、１８２１、１８２５、１８２６のチャネル幅方向の断面図をそれぞれ示す。

図１３（Ｂ２）、図１３（Ｃ２）に示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層１７４２は、ゲート電極とバックゲート電極と挟まれている。

ゲート電極及びバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層１７４２のチャネル幅方向の長さよりも長く、半導体層１７４２のチャネル幅方向全体は、絶縁層１７２６、１７４１、１７２８、１７２９を間に挟んでゲート電極又はバックゲート電極に覆われた構成である。

当該構成とすることで、トランジスタに含まれる半導体層１７４２を、ゲート電極及びバックゲート電極の電界によって電気的に取り囲むことができる。

トランジスタ１８２１又はトランジスタ１８２６のように、ゲート電極及びバックゲート電極の電界によって、チャネル形成領域が形成される半導体層１７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。

Ｓ－ｃｈａｎｎｅｌ構造とすることで、ゲート電極及びバックゲート電極の一方又は双方によってチャネルを誘起させるための電界を効果的に半導体層１７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ－ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。

＜トップゲート型トランジスタ＞
図１４（Ａ１）に例示するトランジスタ１８４２は、トップゲート型のトランジスタの１つである。トランジスタ１８４２は、絶縁層１７２９を形成した後に電極１７４４ａ及び電極１７４４ｂを形成する点がトランジスタ１８１０やトランジスタ１８２０と異なる。電極１７４４ａ及び電極１７４４ｂは、絶縁層１７２８及び絶縁層１７２９に形成した開口部において半導体層１７４２と電気的に接続する。

また、電極１７４６と重ならない絶縁層１７２６の一部を除去し、電極１７４６と残りの絶縁層１７２６をマスクとして用いて不純物７５５を半導体層１７４２に導入することで、半導体層１７４２中に自己整合（セルフアライメント）的に不純物領域を形成できる。トランジスタ１８４２は、絶縁層１７２６が電極１７４６の端部を越えて延伸する領域を有する。半導体層１７４２の絶縁層１７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層１７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、半導体層１７４２は、電極１７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。

図１４（Ａ２）に示すトランジスタ１８４３は、電極１７２３を有する点がトランジスタ１８４２と異なる。トランジスタ１８４３は、基板１７７１の上に形成された電極１７２３を有する。電極１７２３は、絶縁層１７７２を介して半導体層１７４２と重なる領域を有する。電極１７２３は、バックゲート電極として機能することができる。

また、図１４（Ｂ１）に示すトランジスタ１８４４及び図１４（Ｂ２）に示すトランジスタ１８４５のように、電極１７４６と重ならない領域の絶縁層１７２６を全て除去してもよい。また、図１４（Ｃ１）に示すトランジスタ１８４６及び図１４（Ｃ２）に示すトランジスタ１８４７のように、絶縁層１７２６を残してもよい。

トランジスタ１８４２乃至トランジスタ１８４７も、電極１７４６を形成した後に、電極１７４６をマスクとして用いて不純物７５５を半導体層１７４２に導入することで、半導体層１７４２中に自己整合的に不純物領域を形成できる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

図１５（Ａ１）乃至図１５（Ｃ２）にトランジスタ１８４２、１８４３、１８４４、１８４５、１８４６、１８４７のチャネル幅方向の断面図をそれぞれ示す。

トランジスタ１８４３、トランジスタ１８４５、及びトランジスタ１８４７は、それぞれ先に説明したＳ－ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ１８４３、トランジスタ１８４５、及びトランジスタ１８４７をＳ－ｃｈａｎｎｅｌ構造としなくてもよい。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態５）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１６及び図１７を参照しながら説明する。

図１６及び図１７は、本発明の一態様の情報処理装置の構成を説明する図である。図１６（Ａ）は情報処理装置のブロック図であり、図１６（Ｂ）乃至図１６（Ｅ）は情報処理装置の構成を説明する斜視図である。また、図１７（Ａ）乃至図１７（Ｅ）は情報処理装置の構成を説明する斜視図である。

＜情報処理装置＞
本実施の形態で説明する情報処理装置５２００Ｂは、演算装置５２１０と、入出力装置５２２０と、を有する（図１６（Ａ）参照）。

演算装置５２１０は、操作情報を供給される機能を備え、操作情報に基づいて画像情報を供給する機能を備える。

入出力装置５２２０は、表示部５２３０、入力部５２４０、検知部５２５０、通信部５２９０、操作情報を供給する機能及び画像情報を供給される機能を備える。また、入出力装置５２２０は、検知情報を供給する機能、通信情報を供給する機能及び通信情報を供給される機能を備える。

入力部５２４０は操作情報を供給する機能を備える。例えば、入力部５２４０は、情報処理装置５２００Ｂの使用者の操作に基づいて操作情報を供給する。

具体的には、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視線入力装置、姿勢検出装置などを、入力部５２４０に用いることができる。

表示部５２３０は表示パネル及び画像情報を表示する機能を備える。例えば、先の実施の形態に示す表示装置を表示部５２３０に用いることができる。

検知部５２５０は検知情報を供給する機能を備える。例えば、情報処理装置が使用されている周辺の環境を検知して、検知情報として供給する機能を備える。

具体的には、照度センサ、撮像装置、姿勢検出装置、圧力センサ、人感センサなどを検知部５２５０に用いることができる。

通信部５２９０は通信情報を供給される機能及び供給する機能を備える。例えば、無線通信又は有線通信により、他の電子機器又は通信網と接続する機能を備える。具体的には、無線構内通信、電話通信、近距離無線通信などの機能を備える。

＜情報処理装置の構成例１＞
例えば、円筒状の柱などに沿った外形を表示部５２３０に適用することができる（図１６（Ｂ）参照）。また、使用環境の照度に応じて、表示方法を変更する機能を備える。また、人の存在を検知して、表示内容を変更する機能を備える。これにより、例えば、建物の柱に設置することができる。又は、広告又は案内等を表示することができる。又は、デジタルサイネージ等に用いることができる。

＜情報処理装置の構成例２＞
例えば、使用者が使用するポインタの軌跡に基づいて画像情報を生成する機能を備える（図１６（Ｃ）参照）。具体的には、対角線の長さが２０インチ以上、好ましくは４０インチ以上、より好ましくは５５インチ以上の表示パネルを用いることができる。又は、複数の表示パネルを並べて１つの表示領域に用いることができる。又は、複数の表示パネルを並べてマルチスクリーンに用いることができる。これにより、例えば、電子黒板、電子掲示板、電子看板等に用いることができる。

＜情報処理装置の構成例３＞
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１６（Ｄ）参照）。これにより、例えば、スマートウオッチの消費電力を低減することができる。又は、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートウオッチに表示することができる。

＜情報処理装置の構成例４＞
表示部５２３０は、例えば、筐体の側面に沿って緩やかに曲がる曲面を備える（図１６（Ｅ）参照）。又は、表示部５２３０は表示パネルを備え、表示パネルは、例えば、前面、側面及び上面に表示する機能を備える。これにより、例えば、携帯電話の前面だけでなく、側面及び上面に画像情報を表示することができる。

＜情報処理装置の構成例５＞
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１７（Ａ）参照）。これにより、スマートフォンの消費電力を低減することができる。又は、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートフォンに表示することができる。

＜情報処理装置の構成例６＞
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１７（Ｂ）参照）。これにより、晴天の日に屋内に差し込む強い外光が当たっても好適に使用できるように、映像をテレビジョンシステムに表示することができる。

＜情報処理装置の構成例７＞
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１７（Ｃ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をタブレットコンピュータに表示することができる。

＜情報処理装置の構成例８＞
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１７（Ｄ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に閲覧できるように、被写体をデジタルカメラに表示することができる。

＜情報処理装置の構成例９＞
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１７（Ｅ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をパーソナルコンピュータに表示することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。

（実施の形態６）
本実施の形態では、トランジスタのチャネル形成領域に好適に用いることができる金属酸化物について説明する。

トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む金属酸化物などであり、例えば、後述するＣＡＣ－ＯＳなどを用いることができる。

シリコンよりもバンドギャップが広く、且つキャリア密度の小さい金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。

半導体層は、例えばインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム又はハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。

半導体層を構成する金属酸化物がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層としては、キャリア密度の低い金属酸化物膜を用いる。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^－９／ｃｍ^３以上のキャリア密度の金属酸化物を用いることができる。そのような金属酸化物を、高純度真性又は実質的に高純度真性な金属酸化物と呼ぶ。当該酸化物半導体は、欠陥準位密度が低く、安定な特性を有する金属酸化物であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成の酸化物半導体を用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、半導体層を構成する金属酸化物に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。

また、本発明の一態様で開示されるトランジスタの半導体層には、ＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いてもよい。

なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物半導体又はＣＡＣ－ＯＳを好適に用いることができる。また、非単結晶酸化物半導体としては、ｎｃ－ＯＳ又はＣＡＡＣ－ＯＳを好適に用いることができる。

なお、本発明の一態様では、トランジスタの半導体層として、ＣＡＣ－ＯＳを用いると好ましい。ＣＡＣ－ＯＳを用いることで、トランジスタに高い電気特性又は高い信頼性を付与することができる。

なお、半導体層がＣＡＡＣ－ＯＳの領域、多結晶酸化物半導体の領域、ｎｃ－ＯＳの領域、擬似非晶質酸化物半導体の領域、及び非晶質酸化物半導体の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、又は積層構造を有する場合がある。

以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。

なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、又はＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、又はＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。

またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、及び高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

また、半導体層にＣＡＣ－ＯＳを有するトランジスタは電界効果移動度が高く、且つ駆動能力が高いので、該トランジスタを、駆動回路、代表的にはゲート信号を生成する走査線駆動回路に用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、該トランジスタを、表示装置が有する信号線駆動回路（とくに、信号線駆動回路が有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。

また、半導体層にＣＡＣ－ＯＳを有するトランジスタは低温ポリシリコンを用いたトランジスタのように、レーザ結晶化工程が不要である。これのため、大面積基板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」）のよう高解像度であり、且つ大型の表示装置において、半導体層にＣＡＣ－ＯＳを有するトランジスタを駆動回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減することが可能であり好ましい。

又は、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

Ｇ１：配線、Ｇ２：配線、Ｇ３：配線、Ｇ３Ａ：配線、Ｓ１：配線、Ｖ０：配線、１０：画素、１０Ａ：画素、１１：トランジスタ、１２：トランジスタ、１３：トランジスタ、１４：トランジスタ、１５：容量素子、１６：容量素子、１７：発光素子、２０：表示装置、２０Ａ：表示装置、２０Ｂ：表示装置、２０Ｃ：表示装置、２１：表示領域、２２：ソースドライバ、２３：ゲートドライバ、２３ａ：ゲートドライバ、２３ｂ：ゲートドライバ、２３ｃ：ゲートドライバ、２３ｄ：ゲートドライバ、２４：三角波生成回路、３１：トランジスタ、３２：トランジスタ、３３：トランジスタ、３４：容量素子、３５：発光素子、３０１：導電層、３０３：導電層、３０５：導電層、３１１：絶縁層、３２１：半導体層、３２３：半導体層、３２５：半導体層、３３１：絶縁層、３３３：絶縁層、３４１：導電層、３４３：導電層、３５１：導電層、３５３：導電層、３６１：絶縁層、３６３：絶縁層、３７１：導電層、３７３ａ：導電層、３７３ｂ：導電層、３７５：導電層、３７７：導電層、３７９：絶縁層、７００：表示装置、７００Ａ：表示装置、７００Ｂ：表示装置、７０１：基板、７０２：画素部、７０４：ソースドライバ回路部、７０５：基板、７０６：ゲートドライバ回路部、７０８：ＦＰＣ端子部、７１０：信号線、７１１：配線部、７１２：シール材、７１６：ＦＰＣ、７１７：ＩＣ、７２１：ソースドライバＩＣ、７２２：ゲートドライバ回路部、７２３：ＦＰＣ、７２４：プリント基板、７３０：絶縁膜、７３２：封止膜、７４３：樹脂層、７５０：トランジスタ、７５２：トランジスタ、７６０：配線、７７０：絶縁層、７７２：導電層、７７４：導電層、７８０：異方性導電膜、７８２：発光素子、７９０：容量素子、７９１：バンプ、７９３：バンプ、７９５：遮光層、１７２３：電極、１７２４ａ：電極、１７２４ｂ：電極、１７２６：絶縁層、１７２７：絶縁層、１７２８：絶縁層、１７２９：絶縁層、１７４１：絶縁層、１７４２：半導体層、１７４４ａ：電極、１７４４ｂ：電極、１７４６：電極、１７７１：基板、１７７２：絶縁層

Claims (5)

1. 複数の画素と、第１の配線乃至第３の配線と、を有し、
   前記複数の画素の一は、発光素子と、第１のトランジスタ乃至第３のトランジスタと、を有し、
   前記第１のトランジスタは、第１のゲートと、第２のゲートと、を有し、
   前記第１のトランジスタにおいて、前記第２のゲートは前記第２の配線と常に導通しており、ソースまたはドレインの一方は前記第２のトランジスタのゲート及び前記第３のトランジスタのソースまたはドレインの一方と常に導通しており、
   前記第２のトランジスタにおいて、ソースまたはドレインの一方は前記発光素子の電極の一方と常に導通しており、
   前記第３のトランジスタにおいて、ゲートは前記第３の配線と常に導通しており、
   前記第１の配線から前記第１のゲートに、表示データに応じた第１の電位が与えられることにより、前記第１の電位に応じて前記第１のトランジスタの閾値電圧が決定し、
   前記第２の配線に与えられる三角波の電位に応じて前記第１のトランジスタがオン状態になったとき、前記第２のトランジスタのゲートに前記第１のトランジスタを介して与えられる第２の電位に応じて、前記発光素子の発光輝度が制御され、
   前記第３の配線にリセット信号が与えられることで前記発光素子が消灯し、
   前記リセット信号に同期して、前記三角波の電位が最も低くなる、
   表示装置。
2. 複数の画素と、第１の配線乃至第３の配線と、を有し、
   前記複数の画素の一は、発光素子と、第１のトランジスタ及び第２のトランジスタと、を有し、
   前記第１のトランジスタにおいて、ソースまたはドレインの一方は前記発光素子の電極の一方と常に導通しており、ゲートは前記第２のトランジスタのソースまたはドレインの一方と常に導通しており、
   前記第２の配線は、前記発光素子の電極の他方と常に導通しており、
   前記第２のトランジスタにおいて、ゲートは前記第３の配線と常に導通しており、
   前記第１の配線から前記第１のトランジスタのゲートに、表示データに応じた第１の電位が与えられることにより、前記第１の電位に応じて前記第１のトランジスタのゲートとソース間の電圧が決定し、
   前記第２の配線に与えられる三角波の電位に応じて前記発光素子の発光輝度が制御され、
   前記第３の配線にリセット信号が与えられることで前記発光素子が消灯し、
   前記リセット信号に同期して、前記三角波の電位が最も低くなる、
   表示装置。
3. 請求項１または請求項２において、
   前記発光素子はＬＥＤである、
   表示装置。
4. 請求項１または請求項２において、
   前記発光素子はＯＬＥＤである、
   表示装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記第１のトランジスタまたは前記第２のトランジスタは、半導体層に金属酸化物を含む、
   表示装置。

Images