JP2023072462A - アライメント装置 - Google Patents

アライメント装置 Download PDF

Info

Publication number
JP2023072462A
JP2023072462A JP2021185036A JP2021185036A JP2023072462A JP 2023072462 A JP2023072462 A JP 2023072462A JP 2021185036 A JP2021185036 A JP 2021185036A JP 2021185036 A JP2021185036 A JP 2021185036A JP 2023072462 A JP2023072462 A JP 2023072462A
Authority
JP
Japan
Prior art keywords
substrate
alignment
mask
mark
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021185036A
Other languages
English (en)
Other versions
JP7489368B2 (ja
Inventor
寛 神田
Hiroshi Kanda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2021185036A priority Critical patent/JP7489368B2/ja
Priority to KR1020220140115A priority patent/KR20230069822A/ko
Priority to CN202211367460.9A priority patent/CN116130395A/zh
Publication of JP2023072462A publication Critical patent/JP2023072462A/ja
Application granted granted Critical
Publication of JP7489368B2 publication Critical patent/JP7489368B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Physical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electroluminescent Light Sources (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】基板とマスクのアライメントにおけるマークの検出可能性を高めるための技術を提供する。【解決手段】被成膜対象の基板とマスクのアライメントを行うアライメント手段と、基板に設けられたアライメントマーク、および、マスクに設けられたアライメントマークの少なくともいずれかを撮影して得られた画像データから、撮影されたアライメントマークを検出する検出手段と、検出手段による前記アライメントマークの検出の良否判定を行う判定手段を備え、検出手段は、画像データに対して第1手法を用いたアライメントマークの検出を行い、第1手法によるアライメントマークの検出が判定手段により不良と判定された場合に、画像データに対して第1手法と異なる第2手法を用いたアライメントマークの検出を行うアライメント装置を用いる。【選択図】図6

Description

本発明は、アライメント装置に関する。
有機EL表示装置などのフラットパネル表示装置が用いられている。有機EL表示装置は、2つの向かい合う電極の間に、発光を起こす有機物層である発光層を有する機能層が形成された有機EL素子を含んでいる。有機EL素子の機能層及び電極層は、成膜装置内で、それぞれの層を構成する材料をマスクを介してガラスなどの基板に成膜することで形成される。
マスクには所定のパターンの開口が形成されており、基板への成膜時にはこの開口パターンに沿った形状の機能層や電極層が形成される。したがって、成膜の精度を向上させるためには、基板とマスクを精度良くアライメント(位置合わせ)させる必要がある。一般的にアライメントにおいて、基板およびマスクにマークを設けておき、カメラの視野内で基板マークとマスクマークが所定の位置関係になるように基板またはマスクの位置を調整する方法が用いられている。
特許文献1(特開2006-073915号公報)は、マスクに形成されたパターンを基板上に転写する装置において、基板上に形成されたマークに基づいて位置情報を検出する方法を開示する。特許文献1では、マークの位置情報を検出するために、カメラによる撮像画像と所定のテンプレートとの間でパターンマッチングを行っている。
特開2006-073915号公報
特許文献1では、正規化相互相関関数の算出値を用いて撮像画像とテンプレートの間の類似度を求めることによりパターンマッチングを行っており、算出値が所定の閾値未満である場合には、パターンが検出されなかったとして処理を強制終了している。しかしながら、基板やマスクの種類、材質、状態によっては、マークが検出されにくい場合がある。そのような場合に単純に算出値と閾値とを比較を行うと、マークが検出されないと判定されることが多くなり、成膜装置の製造効率が低下するおそれがある。
本発明は上記課題に鑑みてなされたものであり、その目的は、基板とマスクのアライメントにおけるマークの検出可能性を高めるための技術を提供することにある。
本発明は、以下の構成を採用する。すなわち、
被成膜対象の基板とマスクのアライメントを行うアライメント手段と、
前記基板に設けられたアライメントマーク、および、前記マスクに設けられたアライメントマークの少なくともいずれかを撮影して得られた画像データから、撮影されたアライメントマークを検出する検出手段と、
前記検出手段による前記アライメントマークの検出の良否判定を行う判定手段と、
を備え、
前記検出手段は、前記画像データに対して第1手法を用いた前記アライメントマークの
検出を行い、前記第1手法による前記アライメントマークの検出が前記判定手段により不良と判定された場合に、前記画像データに対して前記第1手法と異なる第2手法を用いた
前記アライメントマークの検出を行う
ことを特徴とするアライメント装置である。
本発明によれば、基板とマスクのアライメントにおけるマークの検出可能性を高めるための技術を提供することができる。
成膜装置の構成を示す模式的な平面図 アライメント装置の構成を示す断面図 アライメント装置の構成を示す斜視図 基板キャリアの構成を説明する図 基板とマスクのマークを説明する図 基板とマスクのマークを検出する処理を示すフロー図 マークの状態に応じた検出処理を説明する図 電子デバイスの構成を説明する図。
以下に、本発明の実施形態について詳細に説明する。ただし、以下の実施形態は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲をそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成およびソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板等の成膜対象物の表面に蒸着やスパッタリングにより成膜材料の薄膜を形成するときの、基板とマスクのアライメント(位置合わせ)のために好適である。本発明は、アライメント装置やその制御方法、アライメント方法として捉えられる。本発明はまた、成膜装置やその制御方法、成膜方法として捉えられる。本発明はまた、電子デバイスの製造装置やその制御方法、電子デバイスの製造方法としても捉えられる。本発明はまた、制御方法をコンピュータに実行させるプログラムや、当該プログラムを格納した記憶媒体としても捉えられる。記憶媒体は、コンピュータにより読み取り可能な非一時的な記憶媒体であってもよい。
本発明は、被成膜対象である基板の表面にマスクを介して所望のパターンの薄膜を形成する場合に好ましく適用できる。基板の材料としては、ガラス、樹脂、金属、シリコンなど任意のものを利用できる。成膜材料としては、有機材料、無機材料(金属、金属酸化物)など任意のものを利用できる。なお、以下の成膜工程の説明における「基板」とは、基板材料の表面に既に1つ以上の成膜が行われたものを含む。本発明の技術は、典型的には、電子デバイスや光学部材の製造装置に適用される。特に、有機EL素子を備える有機ELディスプレイ、それを用いた有機EL表示装置などの有機電子デバイスに好適である。本発明はまた、薄膜太陽電池、有機CMOSイメージセンサにも利用できる。ただし本発明の適用対象はこれに限られず、基板とマスクをアライメントする装置に広く利用できる。
[実施例]
<成膜装置>
図1は、本実施例に係る、有機ELディスプレイを製造するインライン式の成膜装置300の模式的な構成図である。有機ELディスプレイは、一般的に、回路素子を形成する
回路素子形成工程と、基板上に有機発光素子を形成する有機発光素子形成工程と、形成した有機発光層上に保護層を形成する封止工程と、を経て製造される。本実施例に係る成膜装置300は有機発光素子形成工程を主に行う。
成膜装置300は、基板搬入室117、反転室111a、マスク搬入室90、アライメント室100、複数の成膜室110a、110b、搬送室112、マスク分離室113、反転室111b、基板分離室114、マスク搬送室116、キャリア搬送室115を有する。
成膜装置300はまた、基板キャリア9を搬送する搬送手段(後述)を有する。基板キャリア9は、成膜装置300の有する各チャンバ内を通る所定の搬送経路に沿って搬送される。すなわち基板キャリア9は、破線で示すように、基板搬入室117、反転室111a、マスク搬入室90、アライメント室100、複数の成膜室110a、110b、搬送室112、マスク分離室113、反転室111b、基板分離室114、キャリア搬送室115、の順に搬送され、再度、基板搬入室117に戻る。
一方、マスク6は、点線で示すように、マスク搬入室90、アライメント室100、複数の成膜室110a、110b、搬送室112、マスク分離室113、マスク搬送室116、の順に搬送され、再度、マスク搬入室90に戻る。このように、基板キャリア9とマスク6は、それぞれ所定の搬送経路に沿って循環して搬送される。
基板5は基板搬入室117に搬入され、基板キャリア9に取り付けられる。具体的には、基板5は、被成膜面が鉛直方向上を向いた状態で基板搬入室117に搬入される。基板搬入室117内では、基板キャリア9が、保持面が鉛直方向上を向いた状態で配置されている。基板搬入室117に搬入された基板5は、基板キャリア9の保持面の上に載置され、基板キャリア9によって保持される。
基板5を保持する基板キャリア9は反転室111aに移動する。ここで、反転室111a、111bには基板キャリア9の基板保持面の向きを鉛直方向上向きから鉛直方向下向きに、または、鉛直方向下向きから鉛直方向上向きに反転させる反転機構120a、120bが備えられている。反転機構120a、120bとしては、基板キャリア9を把持等して姿勢(向き)を変化させることができる既知の機構を適宜採用してよい。反転機構120aが作動することで、基板キャリア9が基板5ごと反転され、基板5の被成膜面が鉛直方向下を向いた状態になる。
一方、後述する基板5への成膜完了後に、基板キャリア9がマスク分離室113から反転室111bに搬入される際には、基板5の被成膜面が鉛直方向下を向いた状態で搬入されてくる。そこで反転機構120bは、基板キャリア9を基板5ごと反転して、基板5の被成膜面が鉛直方向上を向いた状態とする。
反転室111aにおける反転を経て、基板キャリア9はマスク搬入室90に搬入される。それに合わせて、マスク6もマスク搬入室90に搬入される。そして、基板5を保持する基板キャリア9と、マスク6とは、アライメント室100に搬入される。
アライメント室100には、アライメント装置1が搭載されている。アライメント装置1は、基板キャリア9(およびそれが保持する基板5)と、マスク6とを位置合わせし、マスク6に基板キャリア9(基板5)を載置する。アライメント装置1はその後、基板キャリア9が載置されたマスク6を搬送ローラ15に受け渡し、次工程に向けて搬送を開始する。図2、図3に示すように、搬送手段としての搬送ローラ15は、搬送経路の両脇に搬送方向に沿って複数配置されており、それぞれ不図示のACサーボモータの駆動力によ
り回転することで、基板キャリア9やマスク6を搬送する。なお、アライメント室100と成膜室110aの間や、成膜室110aと成膜室110bの間に、基板キャリア9の速度を調整する速度調整室を設けてもよい。速度調整により、成膜室110において複数の基板キャリア9が所定の間隔を空けて搬送される。
成膜室110には、鉛直方向上に向けて蒸着材料を放出する蒸発源7(成膜手段)が配置されている。成膜室110に、基板キャリアに保持されつつ、被成膜面が鉛直方向下を向いた状態で搬入されてきた基板5が蒸発源7上を通過することで、マスク6によって遮られる個所以外の被成膜面が成膜される。成膜室110のチャンバ内部は、真空ポンプや室圧計を備えた室圧制御部(不図示)により内圧を調整される。蒸発源7は、蒸着材料を収容する坩堝などの材料収容部と、蒸着材料を加熱するシースヒータなどの加熱手段を備える。なお蒸発源7は、基板キャリア9(基板5)およびマスク6と略平行な平面内で材料収容部を移動させる機構や、蒸発源全体を移動させる機構を備えていてもよい。
成膜室110での成膜完了後、基板キャリア9とマスク6は、マスク分離室113に到達し、マスク分離室113にて互いに分離される。基板キャリア9から分離したマスク6は、マスク搬送室116へ搬送され、新たな基板5の成膜工程に回される。なお、マスク搬送室116にマスク保管装置を配置して、成膜装置内を循環する複数のマスク6の保管や、基板キャリア9に応じたマスクの選択的搬出を行ってもよい。
一方、基板5を保持した基板キャリア9は、マスク6との分離後に反転室111bで上下反転され、基板分離室114へ搬送される。基板分離室114において、成膜が完了した基板5が基板キャリア9から分離され、成膜装置300から搬出される。基板キャリア9は、キャリア搬送室115を経て基板搬入室117に搬送され、新たな基板5の保持に用いられる。
なお、本発明は、本実施例のようなデポアップの構成(成膜時に基板5の被成膜面が鉛直方向下側を向くような構成)に限られない。デポダウンの構成(成膜時に基板5の被成膜面が鉛直方向上方を向くような構成)や、サイドデポの構成(成膜時に基板5が垂直に立てられる構成)でもよい。
また、本発明は、基板キャリア9をマスク6に載置する構成や、マスク6を基板キャリア9に載置する構成だけでなく、基板キャリア9とマスク6を位置調整して積層する構成であれば適用可能である。例えば基板キャリアを設けず、基板を直接搬送してマスクに載置する構成でもよい。
また、本発明は、上述のようなインライン型の成膜装置だけではなく、搬送室を中心として複数の成膜室やマスクストッカなどのチャンバがクラスタ状に配置され、ロボットアームによって基板がチャンバ間を搬送されながら成膜される、クラスタ型の成膜装置にも適用できる。
(基板キャリア)
基板キャリア9の構成を説明する。図4(a)は基板キャリア9の模式的平面図である。図4(b)は図4(a)のA矢視断面図であり、基板保持面が上方(紙面手前方向)を向いた状態を示す。基板キャリア9は、平面視で略矩形の平板状の構造体である。
基板キャリア9の搬送時には、基板キャリア9の四辺のうち、搬送方向に沿った、対向する二辺が、搬送ローラ15によって支持される。搬送ローラ15は、基板キャリア9の搬送経路の両側に複数配置された搬送回転体により構成される。搬送ローラ15が回転することにより、基板キャリア9が搬送方向においてガイドされながら移動する。
基板キャリア9は、矩形の平板状部材であるキャリア面板30と、複数のチャック部材32と、複数の支持体33と、を有する。基板キャリア9は、キャリア面板30の保持面31に基板5を保持する。図中には便宜的に、基板5が保持されたときに基板5の外縁に対応する破線が示されている。破線の内側の領域を基板保持部、外側の領域を外周部とも呼ぶ。基板保持部と外周部は便宜的に規定されるものであり、両者の間に構造の差異がなくてもよい。
チャック部材32は、基板5をチャックするチャック面を有する突起である。チャック面は、粘着性の部材(PSC:Physical Sticky Chucking)によって構成され、物理的な粘着力や吸着力によって基板5を保持する。複数のチャック部材32のそれぞれが基板5をチャックすることで、基板5がキャリア面板30の保持面31に沿って保持される。複数のチャック部材32はそれぞれ、チャック面がキャリア面板30の保持面31から所定の距離だけ飛び出た状態に配置されている。
チャック部材32は、マスク6の形状に応じて配置されることが好ましく、マスク6の基板5の被成膜領域を区画するための境界部(桟の部分)に対応して配置されていることがより好ましい。これにより、チャック部材32が基板5と接触することによる基板5の成膜エリアの温度分布への影響を抑制できる。また、チャック部材32は、ディスプレイのアクティブエリアの外に配置されることが好ましい。これは、チャック部材32による吸着による応力が基板5を歪ませる懸念、あるいは成膜時の温度分布に影響を及ぼす懸念があるためである。
基板5を保持するキャリア面板30の保持面31が下方を向くよう基板キャリア9が反転され、マスク6上に載置される際に、支持体33がマスク6に対して基板キャリア9を支持する。なお、支持体33がキャリア面板30の保持面31から突出した凸部として構成されているものの、反転後には基板5の全体がマスク6に密着するような構成でもよいし。少なくとも支持体33の近傍においては、基板キャリア9に保持された基板5と、マスク6とが離間するように、支持体33が基板キャリア9を支持する構成でもよい。
なお、基板キャリア9が基板5を保持するための構成はチャック部材32に限定されない。例えば、反転時において構造的に基板5を下方から支持する支持部を備えた基板キャリア9を用いてもよい。あるいは、キャリア面板30の内部に設けられた電極への電圧印加により生成される静電気力によって基板5を保持する、静電チャックを用いてもよい。また、基板5とマスク6を共に挟持するクランプ機構を用いてもよい。
(アライメント装置)
図2は、成膜装置300のアライメントのための構成を示す模式的な断面図であり、図1のBB矢視に対応する。
アライメント装置1は、内部を真空雰囲気や不活性ガス雰囲気に維持されるチャンバ4を備える。チャンバ4は、上部隔壁4a、側壁4b、底壁4cを有している。上部隔壁4aの上には、基板キャリア9を駆動してマスク6との位置を相対的に合わせる位置合わせ機構60(アライメント手段)が配置されている。可動部を多く含む位置合わせ機構60をチャンバ外に配置することで、チャンバ内での発塵を抑制できる。アライメント装置1はさらに、基板キャリア9を保持するキャリア支持部8と、マスク6を保持するマスク受け台16と、搬送ローラ15と、を有している。なお、アライメント室100自体がチャンバ4であってもよいし、アライメント室100の内部に更にチャンバ4を配置してもよい。
位置合わせ機構60は、基板キャリア9(基板5)とマスク6の相対的な位置関係を変化させたり、位置関係を保ったまま基板キャリア9(基板5)とマスク6を安定的に保持したりする。位置合わせ機構60は、面内移動手段11と、Z昇降ベース13と、Z昇降スライダ10を含む。面内移動手段11は、チャンバ4の上部隔壁4aに接続され、Z昇降ベース13をXYθ方向に駆動する。Z昇降ベース13は、面内移動手段11に接続され、基板キャリア9がZ方向に移動するときのベースとなる。Z昇降スライダ10は、Zガイド18(18a~18d)に沿ってZ方向に移動可能な部材である。Z昇降スライダは、キャリア保持シャフト12を介してキャリア支持部8に接続されている。
基板キャリア9(基板5)を基板5に平行な平面内でXYθ移動させるときには、Z昇降ベース13、Z昇降スライダ10およびキャリア保持シャフト12が一体として駆動し、キャリア支持部8に駆動力を伝達する。そのための面内移動手段11として例えば、互いに異なる方向に駆動力を発生させる複数の駆動ユニットを用いることができる。各駆動ユニットが移動量に応じた駆動力を発生させることにより、Z昇降ベース13のXYθ方向における位置を制御可能である。
また、基板キャリア9(基板5)をZ移動させるときには、Z昇降スライダ10がZ昇降ベース13に対してZ方向に駆動する。このとき、駆動力は、キャリア保持シャフト12(12a~12d)を介してキャリア支持部8に伝達される。このようにZ昇降スライダ等が距離変化手段として機能することにより、基板キャリア9とマスク6の相対距離が変化する。
なお、本実施例のように位置合わせ機構60が基板5を移動させる構成には限定されず、位置合わせ機構60がマスク6を移動させてもよいし、基板5とマスク6の両方を移動させてもよい。すなわち、位置合わせ機構60は基板5およびマスク6の少なくとも一方を移動させることにより、基板5とマスク6の相対的な位置を調整する機構である。
図3は、アライメント装置1の一形態を示す斜視図である。マスク受け台16は、マスク台ベース19上に載置された昇降台ガイド34に沿って上下に昇降する。また、マスク6の搬送方向に沿った辺の下部には搬送ローラ15が載置されており、マスク6はマスク受け台16が下降することによって搬送ローラ15に受け渡される。例えば有機ELディスプレイの製造に用いられるマスクは、成膜パターンに応じた開口を有するマスク箔6bが高剛性のマスクフレーム6aに架張された状態で固定された構成を有している。この構成により、マスク受け部はマスク箔6bの撓みを低減した状態で保持することができる。
キャリア保持シャフト12は、チャンバ4の上部隔壁4aに設けられた貫通孔を通って、チャンバ4の外部と内部にわたって設けられている。キャリア保持シャフト12の下部にはキャリア支持部8が設けられ、基板キャリア9を介して基板5を保持可能となっている。キャリア保持シャフト12のうち貫通孔からZ昇降スライダ10への固定部分までの区間(貫通孔より上方の部分)は、Z昇降スライダ10と上部隔壁4aとに固定されたベローズ40によって覆われる。これにより、キャリア保持シャフト12全体を成膜空間2と同じ真空状態に維持できる。
Z昇降ベース13の側面には、Z昇降スライダ10を鉛直Z方向に案内するための4本のZガイド18a~18dが固定されている。Z昇降スライダ中央に配置されたボールネジ27は、Z昇降ベース13に固定されたモータ26から伝達される駆動力をZ昇降スライダ10に伝達する。モータ26が内蔵する不図示の回転エンコーダの回転数により、Z昇降スライダ10のZ方向位置が計測可能である。なお、Z昇降スライダ10の昇降機構は、ボールネジ27と回転エンコーダに限定されるものではなく、リニアモータとリニアエンコーダの組み合わせなど、任意の機構を採用することができる。
アライメント装置1による各種の動作(面内移動手段11によるアライメント、Z昇降スライダ10の昇降、キャリア支持部8による基板保持、蒸発源7による蒸着など)は、制御部70によって制御される。制御部70は、例えば、プロセッサ、メモリ、ストレージ、I/Oなどを有するコンピュータにより構成可能である。この場合、制御部70の機能は、メモリ又はストレージに記憶されたプログラムをプロセッサが実行することにより実現される。コンピュータとしては、汎用のパーソナルコンピュータを用いてもよいし、組込型のコンピュータ又はPLC(programmable logic controller)を用いてもよい。あるいは、制御部70の機能の一部又は全部をASICやFPGAのような回路で構成してもよい。
成膜装置300のチャンバごとに制御部70が設けられていてもよいし、1つの制御部70が複数のチャンバあるいは成膜装置全体を制御してもよい。記録部71は、制御部70が情報を記録し、読み出すためのメモリである。記録部71として制御部70の内蔵メモリを用いてもよい。
アライメント時に基板5とマスク6との位置を検出するために、撮像装置14(14a~14d)が用いられる。チャンバ4の上部隔壁4aの外側には、マスク6上のアライメントマークおよび基板5上のアライメントマークの位置を取得するための撮像装置14が配置されている。上部隔壁4aには、撮像装置14がチャンバ内部を撮像できるように、撮像装置14のカメラ光軸上に撮像用貫通孔が設けられている。撮像用貫通孔には、チャンバ内部の気圧を維持するために窓ガラス17(17a~17d)がはめ込まれる。
(マスクの構成)
図5(b)に示すように、マスク6は枠状のマスクフレーム6aに数μm~数十μm程度の厚さのマスク箔6bが溶接固定された構造を有する。マスクフレーム6aは、マスク箔6bが撓まないように、マスク箔6bをその面方向に引っ張った状態で支持する。マスク箔6bは、基板の被成膜領域を区画するための境界部を含む。マスク箔6bの有する境界部は基板5にマスク6を装着したときに基板5に密着し、成膜材料を遮蔽する。なお、マスク6はマスク箔6bが境界部のみを有するオープンマスクであってもよいし、境界部以外の部分、すなわち基板の被成膜領域に対応する部分に、画素または副画素に対応する微細な開口が形成されたファインマスクであってもよい。基板5としてガラス基板またはガラス基板上にポリイミド等の樹脂製のフィルムが形成された基板を用いる場合、マスクフレーム6aおよびマスク箔6bの主要な材料としては、鉄合金を用いることができ、ニッケルを含む鉄合金を用いることが好ましい。
また、本発明のアライメント対象となるマスク6は、製品の成膜時に用いられるものではない、特定マスクであってもよい。このような特定マスクは、通常のマスク6と同様に搬送ローラ15による搬送やアライメント装置1によるアライメントを可能とするために、通常のマスク6と同様のサイズとなっており、通常のマスク6と同じ位置にマスクマークが配置されている。特定マスクの一例として、成膜装置300の蒸着に関する性能や蒸着状態を確認するための、アルミなどで構成されたボックス状のマスクを用いることがある。かかる特定マスクは、ボックスの一部に開閉可能なシャッタを有しており、成膜室110を通過している最中の任意のタイミングでシャッタを開閉することで膜厚などの成膜状態を確認することができる。具体的には、基板5の基板マークと特定マスクのマスクマークを基準として両者をアライメントし、特定マスクのシャッタを開いた状態で成膜室110内の特定の成膜源の上を通過させることで、その成膜源の状態や性能を確認することができる。
発明者の検討によれば、上記のような特定マスクは、材料や使用方法の特性上、加工精
度に問題があったり傷ができやすかったりするため、マークの傷や変色が発生することが多い。マークに傷や変色があると、撮像画像からマークを検出することが難しくなり、マーク検出エラーが発生してしまう。そこで発明者は、マークが傷でボケたり、マークが変色したりして検出が難しくなった場合でも検出エラーを起こさないような、撮像画像からのマーク検出方法を検討するに至った。ただし本発明の適用対象は特定マスクに限られず、通常のマスク6のマスクマークや、基板5の基板マークの検出にも適用できる。よって以下の説明では、通常のマスク6のマスクマーク38(マスクアライメントマーク)と、基板5の基板マーク37(基板アライメントマーク)を用いたアライメントについて説明する。
(アライメント)
図5(a)~図5(c)を参照して、撮像装置14を用いて基板マーク37とマスクマーク38の位置を計測する方法を説明する。図5(a)は、キャリア支持部8に保持されている状態のキャリア面板30上の基板5を上から見た図である。説明のため、キャリア面板30は破線で、透過されたように図示する。基板5の四隅には、基板マーク37a~37dが形成されている。撮像装置14a~14dは基板マーク37a~37dを同時計測する。制御部70は、各基板マーク37a~37dの中心位置4点の位置関係から、基板5のX方向移動量、Y方向移動量、回転量を算出することにより、基板5の位置情報を取得できる。基板マーク37は例えば、基板5に設けられた金属材料を含む部材であってもよい。
図5(b)は、マスクフレーム6aを上面から見た図であり、四隅にマスクマーク38a~38dが形成されている。撮像装置14a~14dがマスクマーク38a~38dを同時計測する。制御部70は、各マスクマーク38a~38dの中心位置4点の位置関係からマスク6のX方向移動量、Y方向移動量、回転量などを算出することにより、マスク6の位置情報を取得できる。マスクマーク38は例えば、マスク6が有する金属材料を含む部材に設けられた開口であってもよい。
図5(c)は、マスクマーク38および基板マーク37の4つの組の中の1組を、撮像装置14によって計測した際の、撮像画像の視野44を模式的に示した図である。この例では、撮像装置14の視野44内において、基板マーク37とマスクマーク38が同時に計測されているので、マーク中心同士の相対的な位置を測定することが可能である。なお、マスクマーク38および基板マーク37の形状は図示例に限られないが、中心位置を算出しやすく対称性を有する形状が好ましい。
精度の高いアライメントが求められる場合、撮像装置14として数μmのオーダーの高解像度を有する高倍率CCDカメラが用いられる。このような高倍率CCDカメラは、視野の径が数mmと狭いため、基板キャリア9をキャリア受け爪に載置した際の位置ズレが大きいと、基板マーク37が視野から外れてしまい、計測不可能となる。そこで、撮像装置14として、高倍率CCDカメラと併せて広い視野をもつ低倍率CCDカメラを併設するのが好ましい。その場合、二段階アライメントを行ってもよい。すなわち、マスクマーク38と基板マーク37が同時に高倍率CCDカメラの視野に収まるよう、低倍率CCDカメラを用いて大まかなアライメント(ラフアライメント)を行った後、高倍率CCDカメラを用いてマスクマーク38と基板マーク37の位置計測を行い、高精度なアライメント(ファインアライメント)を行う。
制御部70は、ピクセルごとの画素値としてデジタル化された撮像画像を対象として画像処理によるマーク検出を行う。後述するが、本実施例の制御部70は正規化相互相関法および形状ベースマッチング法の二種類の画像処理方法を実行可能であり、検出結果に応じて処理を継続する。制御部70は、撮像装置14によって取得したマスクフレーム6a
の位置情報および基板5の位置情報から、マスクフレーム6aと基板5との相対位置情報を取得することができる。この相対位置情報を、アライメント装置の制御部70にフィードバックし、昇降スライダ10、面内移動手段11、キャリア支持部8など、それぞれの駆動部の駆動量を制御する。
アライメント装置1は、基板キャリア9上の基板5とマスク6とをアライメントし、基板キャリア9(基板5)をマスク6上に載置する。その際まず、チャンバ4内に基板キャリア9が搬入され、キャリア支持部8の両側のキャリア受け爪上に載置される。
続いてアライメント装置1は、基板キャリア9を下降させ、アライメント高さまで移動させる。そして撮像装置14が撮像を行い、基板マーク37とマスクマーク38の位置情報を取得する。制御部70は、基板マーク37とマスクマーク38が所定の位置関係の範囲内に接近するまで、基板キャリア9の面内移動と撮像を実行する。制御部70は、アライメントマークの撮像画像に基づき、基板5とマスク6の位置ずれ量が所定の閾値以下となった場合に、面内アライメント完了と判断する。そして、基板キャリア9とマスク6が基板面と垂直な方向に相対的に移動され、基板キャリア9がマスク6に載置されることで、基板5とマスク6が密着する。
(マーク検出処理)
図6のフローチャートを参照して、アライメント装置1におけるマーク検出における処理を説明する。本フローでは、視野44の内部において、基板5の基板マーク37と、特定マスクであるマスク6のマスクマーク38を検出する処理について述べる。かかる特定マスクは傷やボケが発生しやすいため、本フローの処理に好適である。ただし本発明はこれに限定されず、通常のマスク6を対象としてもよい。本発明は、基板マーク37とマスクマーク38のいずれか一方の処理に用いてもよい。
本フローは、アライメント室100内でアライメント装置1の撮像装置14がマスク6を撮影して、基板マーク37およびマスクマーク38を含む画像データを取得したときに開始する。
ステップS101において、制御部70は、画像データを正規相互相関法(NCC:Normalized Cross-Correlation)などのテンプレートマッチング(第1手法)により解析して
、画像中でのマスクマークの位置(座標)を特定する。なお、テンプレートマッチングの方法は通常の正規化相互相関法に限られない。例えば、明るさの変化への適応度が高いゼロ平均正規化相互相関法(ZNCC:Zero-mean Normalized Cross-Correlation)であってもよい。その他、撮像された画像データの一部とテンプレート画像の類似度の高さを評価できる方法であればよく、例えばSSD(Sum of Squared Difference)、SAD(Sum of Absolute Difference)などを利用することもできる。正規化相互相関法は、高精度にテンプレート
と画像の一致度を認識できる反面、ノイズや変形への耐性が低く、マークに傷やボケ、欠損があると類似度が低下する場合がある。
ここで図7(a)は、マスクマーク38の検出に用いるテンプレート381を示す。制御部70はテンプレート381を、図7(b)に示すような画像データ内の全ての位置にわたって移動させ、各位置でテンプレートとの相関係数を求めることにより類似度を算出する。このとき画像データをグレースケール(例えば画素値0~255までの階調で示されたグレースケール)で読み込み処理してもよい。図示例では算出された類似度が最も大きいのはマスクマーク38の中心座標が(x1,y1)の画像位置となるため、その中心座標を結果として出力する。なお、結果出力は中心座標には限定されない。マークの1以上の特徴点の座標や、マークの1以上の隅部の座標など、後続のアライメント処理で利用可能な形式で出力すればよい。
そして制御部70は、最大の類似度を示した画像位置が特定されても、すぐには結果を出力しない。その代わりに制御部70は、ステップS102に示すように、類似度の検出値を第1の閾値と比較する(第1の判定)。ここで第1の閾値および第2の閾値は、いずれも正規化相互相関における類似度と比較される値であり、第2の閾値の方が第1の閾値よりも小さい値である。なお類似度の値はアルゴリズムに応じて異なるが、一例として類似度の最大値を1.0としたとき、第1の閾値を0.9、第2の閾値を0.8としてもよい。制御部70は、類似度が第1の閾値を超えた場合は、マーク検出が成功したと判定してステップS107に進み、中心座標を出力することにより結果出力を行う。この結果出力のときに、類似度が第1の閾値を超えたことを示す情報を出力してもよい。これにより、マーク検出の精度が比較的高いことを通知できる。一方、類似度が第1の閾値以下の場合は、ステップS103に進む。
ここで、類似度が第1の閾値以下の場合とは、例えば、図7(c)のように、マスクマーク38が加工時、搬送時または保管中に受けた傷によりボケている状態である。正規化相互相関法は、ボケやノイズの影響があるとマークを検出しにくいため、図7(c)の場合に類似度が第1の閾値以下になってしまう。しかし、この場合を直ちに検出エラーとしてしまうと、マーク検出の信頼度は向上するものの、マーク検出可能性が低下し、特定マスクを用いた検査(またはマスク6を用いた成膜処理)の可用性が低下する。そこで本フローでは、同じ撮像画像について、閾値を変更して再度の判定を行い、マークの検出可能性を高めている。ただし、第2の閾値を、成膜処理や検査の信頼性に影響を与えない程度の値とすることが好ましい。
具体的には制御部70は、ステップS103において、類似度を第1の閾値より小さい第2の閾値と比較する(第2の判定)。類似度が第2の閾値を超えた場合は、テンプレートマッチングが成功したと判定してステップS107に進み、結果として中心座標を出力する。この結果出力のときに、類似度が第1の閾値以下かつ第2の閾値より大きいことを示す情報を出力してもよい。これにより、マークを検出できたものの、精度が比較的低いことを通知できる。一方、類似度が第2の閾値以下の場合は第1手法での検出をこれ以上行わず、ステップS104に進む。ここで、類似度が第2の閾値以下の場合とは、例えば、図7(d)のように、マスクマーク38が図7(c)の場合以上にボケており、類似度がより低くなっている状態である。
ステップS104において、制御部70は、画像データを形状ベースマッチング(第2手法)により解析して、画像中でのマスクマークの位置(座標)を特定する。形状ベースマッチングは、モデルのエッジ情報を用いたパターンマッチング手法であり、モデル画像からフィルタなどを用いて抽出された、エッジ点、エッジ強さ、エッジ勾配等のエッジ情報を元に、画像データ中から同様なエッジを持つ候補となる位置を特定し、モデル画像との類似度を計算する。形状ベースマッチングではエッジのような幾何学的に特徴ある情報を抽出することにより、正規化相互相関法と比べて、マークの傷やボケ、欠損などに由来する画像のノイズや変形に対する耐性が強くなっている。また、明るさ、コントラスト、濃淡変化に対しても耐性がある。また、形状ベースマッチングでは輪郭などの幾何学的情報を用いるため、マークの色を問わない。よって、表面が変色したり、色が反転していたりする場合でも検出可能性が高まる。
制御部70は、第2手法についても、ステップS105において類似度を閾値と比較する。この閾値(第3の閾値)は、第1および第2の閾値とは異なり、形状ベースマッチングでの類似度に関する値であり、具体的な設定値はアルゴリズムに応じたものである。類似度が第3の閾値を超えた場合は、形状ベースマッチングが成功したと判定してステップS107に進み、結果として中心座標を出力する。この結果出力のときに、形状ベースマ
ッチングにより座標が取得されたことを示す情報を出力してもよい。これにより、マークを検出できたものの、精度が比較的低いことを後続処理に伝えることができる。
一方、制御部70は、類似度が第3の閾値以下の場合は第2手法での検出をこれ以上行わずにステップS106に進み、後続処理にマーク検出エラーが発生したという情報を通知する。制御部70は、検出エラーが発生したことをディスプレイへの情報提示や音声通知により、ユーザに対してマスク6の状態確認を促す。
なお、本フローでは視野44内にマスクマーク38があることを前提としている。しかし、視野44内にマスクマーク38が存在しないことが原因でS105の結果が「NO」になる可能性もある。そこで制御部70は、S106の通知を受けた後続処理において、ユーザへの通知に代えて、アライメントのやり直しを行ってもよい。
なお、上記説明では省略したが、本フローにおいては基板マーク37は検出されているものとする。そして、ステップS102、S103、S107のいずれかの結果が「YES」だった場合、後続処理にマスクマーク38と基板マーク37の座標が出力される。よって制御部70は、マスクマーク38と基板マーク37の位置関係が所定の範囲内かどうかを判定し、アライメントの良否判定を行うことができる。
本フローのステップS101、S104では、制御部70がアライメントマークの検出を試行している。このとき制御部70は、マークの検出手段として機能する。またステップS102、S103、S105では、制御部70がアライメントマークの検出結果の良否判定を行い、検出結果が良である場合は結果を出力し、不良である場合は、閾値を変えるか、手法を変えている。このとき制御部70は、マーク検出の良否判定を行う判定手段として機能する。
以上のように本実施例によれば、複数の検出手法を用いて撮像画像からマークの検出を行う。これにより、検出手法ごとの特徴を組み合わせてマークの検出可能性を向上させることができる。例えば、撮像画像からマークを検出するときに、第1の手法で検出できなくても、ノイズに強いエッジ抽出を行う第2の手法を用いることで、マークの検出可能性が高まる。
本フローにおいては第1手法として正規化相互相関法を用いた後に、第2手法として形状ベースマッチングを用いた。これは、一般に、正規化相互相関法の方が検出位置の再現性が高く、アライメント精度の向上を図ることが可能なためである。そこで本フローでは複数の閾値を用いて正規化相互相関法を実行している。その反面、正規化相互相関法には画像の重なり、割れ、欠け、ノイズに弱いという一面もあるため、傷が付きやすいマスク(例えば、アルミ製の特定マスク)では検出エラーになる可能性が高まる。そこで本フローでは、第2手法としての形状ベースマッチング法を行うことで、より検出可能性を向上させている。ただし、第1手法と第2手法の前後関係はこれには限定されない。
上記フローでは、第1手法において2つの閾値を用いることで、同一の撮像画像からのマーク検出可能性を高めている。しかし、少なくとも第1手法と第2手法を組み合わせれば、本発明の効果を発揮できる。また、第1手法において3つ以上の閾値を用いて、判定の段階数を増やしてもよい。さらに、第2手法においても複数の閾値を用いて段階的に判定を行ってもよい。
<電子デバイスの製造方法>
次に、本実施例に係る成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成を示し、有機EL表示装置の製造方
法を例示する。
まず、製造する有機EL表示装置について説明する。図8(a)は有機EL表示装置700の全体図、図8(b)は1画素の断面構造を表している。
図8(a)に示すように、有機EL表示装置700の表示領域701には、発光素子を複数備える画素702がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域701において所望の色の表示を可能とする最小単位を指している。本実施例に係る有機EL表示装置の場合、互いに異なる発光を示す第1発光素子702R、第2発光素子702G、第3発光素子702Bの組み合わせにより画素702が構成されている。画素702は、赤色発光素子と緑色発光素子と青色発光素子の組み合わせで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも1色以上であれば特に制限されるものではない。
図8(b)は、図8(a)のB-B線における部分断面模式図である。画素702は、複数の発光素子からなり、各発光素子は、基板703上に、第1電極(陽極)704と、正孔輸送層705と、発光層706R、706G、706Bのいずれかと、電子輸送層707と、第2電極(陰極)708と、を有している。これらのうち、正孔輸送層705、発光層706R、706G、706B、電子輸送層707が有機層に当たる。また、本実施例では、発光層706Rは赤色を発する有機EL層、発光層706Gは緑色を発する有機EL層、発光層706Bは青色を発する有機EL層である。発光層706R、706G、706Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。
また、第1電極704は、発光素子毎に分離して形成されている。正孔輸送層705と電子輸送層707と第2電極708は、複数の発光素子702R、702G、702Bで共通に形成されていてもよいし、発光素子毎に形成されていてもよい。なお、第1電極704と第2電極708とが異物によってショートするのを防ぐために、第1電極704間に絶縁層709が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層710が設けられている。
図8(b)では正孔輸送層705や電子輸送層707は一つの層で示されているが、有機EL表示素子の構造によっては、正孔ブロック層や電子ブロック層を備える複数の層で形成されてもよい。また、第1電極704と正孔輸送層705との間には第1電極704から正孔輸送層705への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、第2電極708と電子輸送層707の間にも電子注入層が形成することもできる。
次に、有機EL表示装置の製造方法の例について具体的に説明する。
まず、有機EL表示装置を駆動するための回路(不図示)及び第1電極704が形成された基板(マザーガラス)703を準備する。
第1電極704が形成された基板703の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、第1電極704が形成された部分に開口が形成されるようにパターニングし絶縁層709を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層709がパターニングされた基板703を粘着部材が配置された基板キャリアに
載置する。粘着部材によって、基板703は保持される。第1の有機材料成膜装置に搬入し、反転後、正孔輸送層705を、表示領域の第1電極704の上に共通する層として成膜する。正孔輸送層705は真空蒸着により成膜される。実際には正孔輸送層705は表示領域701よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層705までが形成された基板703を第2の有機材料成膜装置に搬入する。基板とマスクとのアライメントを行い、基板をマスクの上に載置し、基板703の赤色を発する素子を配置する部分に、赤色を発する発光層706Rを成膜する。
発光層706Rの成膜と同様に、第3の有機材料成膜装置により緑色を発する発光層706Gを成膜し、さらに第4の有機材料成膜装置により青色を発する発光層706Bを成膜する。発光層706R、706G、706Bの成膜が完了した後、第5の成膜装置により表示領域701の全体に電子輸送層707を成膜する。電子輸送層707は、3色の発光層706R、706G、706Bに共通の層として形成される。
電子輸送層707まで形成された基板を金属性蒸着材料成膜装置で移動させて第2電極708を成膜する。
その後プラズマCVD装置に移動して保護層710を成膜して、基板703への成膜工程を完了する。反転後、粘着部材を基板703から剥離することで、基板キャリアから基板703を分離する。その後、裁断を経て有機EL表示装置700が完成する。
絶縁層709がパターニングされた基板703を成膜装置に搬入してから保護層710の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機EL材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本実施例において、成膜装置間の基板の搬入搬出は、真空雰囲気又は不活性ガス雰囲気の下で行われる。
1:アライメント装置、5:基板、6:マスク、37:基板マーク、38:マスクマーク、60:位置合わせ機構、70:制御部

Claims (11)

  1. 被成膜対象の基板とマスクのアライメントを行うアライメント手段と、
    前記基板に設けられたアライメントマーク、および、前記マスクに設けられたアライメントマークの少なくともいずれかを撮影して得られた画像データから、撮影されたアライメントマークを検出する検出手段と、
    前記検出手段による前記アライメントマークの検出の良否判定を行う判定手段と、
    を備え、
    前記検出手段は、前記画像データに対して第1手法を用いた前記アライメントマークの
    検出を行い、前記第1手法による前記アライメントマークの検出が前記判定手段により不良と判定された場合に、前記画像データに対して前記第1手法と異なる第2手法を用いた前記アライメントマークの検出を行う
    ことを特徴とするアライメント装置。
  2. 前記第1手法はテンプレートマッチングであり、前記第2手法は形状ベースマッチング
    である
    ことを特徴とする請求項1に記載のアライメント装置。
  3. 前記第1手法は正規化相互相関法である
    ことを特徴とする請求項1または2に記載のアライメント装置。
  4. 前記検出手段は、前記正規化相互相関法を用いた前記アライメントマークの検出を行う際に、前記アライメントマークとテンプレートの類似度を出力し、
    前記判定手段は、前記類似度が所定の閾値以下である場合に、前記第1手法による前記アライメントマークの検出が不良だと判定する
    ことを特徴とする請求項3に記載のアライメント装置。
  5. 前記検出手段は、前記正規化相互相関法を用いた前記アライメントマークの検出を行う際に、前記アライメントマークとテンプレートの類似度を出力するものであり、
    前記判定手段による前記判定は、前記類似度が第1の閾値以下である場合に前記アライメントマークの検出が不良だと判定する第1の判定と、前記類似度が前記第1の閾値よりも小さい第2の閾値以下である場合に前記アライメントマークの検出が不良だと判定する第2の判定と、を含む
    ことを特徴とする請求項3に記載のアライメント装置。
  6. 前記判定手段は、前記第1の判定において前記アライメントマークの検出が不良だと判定された場合に、前記第2の判定を行う
    ことを特徴とする請求項5に記載のアライメント装置。
  7. 前記判定手段は、前記第1手法により前記アライメントマークが検出されたときに、前記第1の判定と前記第2の判定のいずれにおいて前記アライメントマークが検出されたかを示す情報を出力する
    ことを特徴とする請求項6に記載のアライメント装置。
  8. 前記検出手段は、前記形状ベースマッチングを用いた前記アライメントマークの検出において、前記アライメントマークの色が反転した場合であっても前記アライメントマークを検出することが可能である
    ことを特徴とする請求項2に記載のアライメント装置。
  9. 前記基板のアライメントマークは、前記基板に設けられた金属材料を含む部材であり、
    前記マスクのアライメントマークは、金属材料を含む部材に設けられた開口である
    ことを特徴とする請求項1から8のいずれか1項に記載のアライメント装置。
  10. 前記アライメント手段は、前記判定手段により良と判定された前記基板の前記アライメントマークおよび前記マスクの前記アライメントマークに関する情報に基づいて、前記基板と前記マスクの相対位置を調整する
    ことを特徴とする請求項1から9のいずれか1項に記載のアライメント装置。
  11. 請求項1から10のいずれか1項に記載のアライメント装置と、
    前記アライメント装置によりアライメントされた前記基板に前記マスクを介して成膜を行う成膜手段と、
    を備えることを特徴とする成膜装置。
JP2021185036A 2021-11-12 2021-11-12 アライメント装置 Active JP7489368B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021185036A JP7489368B2 (ja) 2021-11-12 2021-11-12 アライメント装置
KR1020220140115A KR20230069822A (ko) 2021-11-12 2022-10-27 얼라인먼트 장치
CN202211367460.9A CN116130395A (zh) 2021-11-12 2022-11-03 对准装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021185036A JP7489368B2 (ja) 2021-11-12 2021-11-12 アライメント装置

Publications (2)

Publication Number Publication Date
JP2023072462A true JP2023072462A (ja) 2023-05-24
JP7489368B2 JP7489368B2 (ja) 2024-05-23

Family

ID=86305225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021185036A Active JP7489368B2 (ja) 2021-11-12 2021-11-12 アライメント装置

Country Status (3)

Country Link
JP (1) JP7489368B2 (ja)
KR (1) KR20230069822A (ja)
CN (1) CN116130395A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073915A (ja) 2004-09-06 2006-03-16 Nikon Corp マーク、搬送装置、露光装置、位置検出方法及び搬送方法並びにデバイス製造方法
KR101866139B1 (ko) 2017-08-25 2018-06-08 캐논 톡키 가부시키가이샤 얼라인먼트 방법, 얼라인먼트 장치, 이를 포함하는 진공증착방법 및 진공증착장치

Also Published As

Publication number Publication date
KR20230069822A (ko) 2023-05-19
CN116130395A (zh) 2023-05-16
JP7489368B2 (ja) 2024-05-23

Similar Documents

Publication Publication Date Title
JP6724086B2 (ja) アライメント方法、アライメント装置、これを含む真空蒸着方法及び真空蒸着装置
JP2019083311A (ja) アライメント装置、アライメント方法、成膜装置、成膜方法、及び電子デバイスの製造方法
JP7247013B2 (ja) アライメント方法、これを用いた蒸着方法及び電子デバイスの製造方法
JP6461235B2 (ja) 基板載置装置、成膜装置、基板載置方法、成膜方法、および電子デバイスの製造方法
JP7288336B2 (ja) アライメントシステム、成膜装置、アライメント方法、成膜方法及び電子デバイスの製造方法
JP7220060B2 (ja) 基板検査システム、電子デバイスの製造装置、基板検査方法、及び電子デバイスの製造方法
JP7296303B2 (ja) アライメントシステム、成膜装置、成膜方法、電子デバイスの製造方法、および、アライメント装置
JP7244401B2 (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
KR20180137393A (ko) 기판 재치 방법, 성막 방법, 전자 디바이스 제조 방법
KR102530431B1 (ko) 마스크 부착 장치, 성막 장치, 마스크 부착 방법, 성막 방법, 전자 디바이스의 제조 방법, 마스크, 기판 캐리어, 및 기판 캐리어와 마스크의 세트
CN114790538B (zh) 成膜装置
JP7018111B2 (ja) アライメント装置、アライメント方法、成膜装置、成膜方法および電子デバイスの製造方法
JP2023072462A (ja) アライメント装置
KR20200048841A (ko) 마스크 교환시기 판정장치, 성막장치, 마스크 교환시기 판정방법, 성막방법 및 전자 디바이스의 제조방법
JP7082172B2 (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
CN112342519B (zh) 成膜系统、成膜系统的异常部位判别方法及计算机可读取的存储介质
JP7320034B2 (ja) 基板搬送装置及び成膜装置
WO2023243174A1 (ja) 基板検査装置、成膜装置、基板検査方法及び成膜方法
JP7362693B2 (ja) 成膜装置及び電子デバイスの製造装置
CN114807841B (zh) 对准装置、成膜装置以及调整方法
JP2019044249A (ja) アライメント装置、および、成膜装置
WO2023210096A1 (ja) 成膜装置、成膜方法、および電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240513