JP2023045460A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】剥離の発生を抑制可能とした半導体装置を提供すること。【解決手段】半導体装置１Ａは、導電部２０と、導電部２０に実装された半導体素子４０とを備える。導電部２０は、めっき層により構成されている。導電部２０は、半導体素子４０が実装される実装面２４１，２６１を有する実装部２４，２６と、実装部２４，２６に対して半導体素子４０とは反対側に延びる端子部２３，２５とを含む。実装部２４，２６は、端子部２３，２５よりも実装面２４１，２６１に沿うＸ方向に延びている。実装部２４，２６と端子部２３，２５とは、一体形成されている。【選択図】図６

Description

本開示は、半導体装置および半導体装置の製造方法に関するものである。

従来、半導体装置は、電子機器の小型化に伴い、小型化が進められている。
特許文献１は、半導体装置の一例を示す。この半導体装置は、矩形状のダイパッドと、ダイパッドの周囲に配置された複数のリードと、ダイパッド上に実装された半導体チップと、半導体チップを封止する封止樹脂とを備える。複数のリードは、半導体チップと半導体装置の外部とを電気的に接続する配線となる。この半導体装置の製造方法では、リードフレームのダイパッドに半導体チップが実装され、リードフレーム上の全ての半導体チップが一括して樹脂によって封止される。そして、樹脂およびリードフレームは、予め設定されたダイシングラインに沿ってダイシングソーにより切断される。これにより半導体装置の個体が得られる。

特開２０１３－２３９７４０号公報

ところで、複数のめっき層によりリードを構成する場合、めっき層の間の界面で剥離が生じるおそれがある。

本開示の一態様である半導体装置は、導電部と、前記導電部に実装された半導体素子と、を備え、前記導電部は、めっき層により構成され、前記導電部は、前記半導体素子が実装される実装面を有する実装部と、前記実装部に対して前記半導体素子とは反対側に延びる端子部と、を含み、前記実装部は、前記端子部よりも前記実装面に沿う第１方向に延びており、前記実装部と前記端子部とは、一体形成されている。

本開示の一態様である半導体装置の製造方法は、導電部と、前記導電部に実装された半導体素子と、を備え、前記導電部は、前記半導体素子が実装される実装面を有する実装部と、前記実装部に対して前記半導体素子とは反対側に延びる端子部と、を含む半導体装置の製造方法であって、めっき層により前記実装部と前記端子部とを一体形成する工程を備える。

本開示の一態様によれば、剥離の発生を抑制可能とした半導体装置および半導体装置の製造方法を提供することができる。

図１は、一実施形態の半導体装置を上面側から視た斜視図である。 図２は、図１の半導体装置を下面側から視た斜視図である。 図３は、図１の半導体装置の概略上面図である。 図４は、図１の半導体装置の概略下面図である。 図５は、図１の半導体装置の概略側面図である。 図６は、図３の６－６線断面図である。 図７は、図３の７－７線断面図である。 図８は、図６に示される半導体装置の例示的な製造工程を示す概略断面図である。 図９は、図８に続く製造工程を示す概略断面図である。 図１０は、図９に続く製造工程を示す概略断面図である。 図１１は、図１０に続く製造工程を示す概略断面図である。 図１２は、図１１に続く製造工程を示す概略断面図である。 図１３は、図１２に続く製造工程を示す概略断面図である。 図１４は、図１３に続く製造工程を示す概略断面図である。 図１５は、図１４に続く製造工程を示す概略断面図である。 図１６は、図１５に続く製造工程を示す概略断面図である。 図１７は、図１６に続く製造工程を示す概略断面図である。 図１８は、図１７に続く製造工程を示す概略断面図である。 図１９は、図１８に続く製造工程を示す概略断面図である。 図２０は、図１９に続く製造工程を示す概略断面図である。 図２１は、図２０に続く製造工程を示す概略断面図である。 図２２は、図２１に続く製造工程を示す概略断面図である。 図２３は、比較例の半導体装置を示す断面図である。 図２４は、比較例の半導体装置の製造工程を示す概略断面図である。 図２５は、比較例の半導体装置の製造工程を示す概略断面図である。 図２６は、比較例の半導体装置の製造工程を示す概略断面図である。 図２７は、比較例の半導体装置の製造工程を示す概略断面図である。

以下、実施形態および変更例について図面を参照して説明する。以下に示す実施形態および変更例は、技術的思想を具体化するための構成や方法を例示するものであって、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の各実施形態および変更例は、種々の変更を加えることができる。また、以下の実施形態および変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。

以下、添付図面を参照して本開示の半導体装置の実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。

以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。

（一実施形態）
以下、一実施形態の半導体装置１Ａを説明する。
図１、図２は、半導体装置１Ａの外観を示す斜視図であり、図１は、半導体装置１Ａを上面の側から視た斜視図、図２は、半導体装置１Ａを下面の側から視た斜視図である。図３は、半導体装置１Ａの概略上面図である。図４は、半導体装置１Ａの概略下面図である。図５は、半導体装置１Ａの概略側面図である。図６は、図３の６－６線断面図である。図７は、図３の７－７線断面図である。図８から図２２は、半導体装置１Ａの製造工程の一例を示す断面図である。

これらの図に示す半導体装置１Ａは、様々な電子機器の回路基板に表面実装される装置である。図１，図２に示すように、半導体装置１Ａは、矩形の板状である。ここで、説明の便宜上、半導体装置１Ａの厚さ方向をＺ方向とする。そして、Ｚ方向と直交する方向のうちの互いに直交する第１方向および第２方向をそれぞれＸ方向およびＹ方向とする。

［半導体装置の概略構成］
図１、図２に示すように、半導体装置１Ａは、封止樹脂１０、複数の外部導電膜５０を有している。図３から図７に示すように、半導体装置１Ａは、半導体素子４０、導電部２０、接合部３０を有している。封止樹脂１０は、半導体素子４０、導電部２０、接合部３０を封止している。導電部２０には、半導体素子４０が実装される。詳述すると、導電部２０は、接合部３０により半導体素子４０と電気的に接続されている。

［封止樹脂］
封止樹脂１０は、導電部２０、接合部３０、および半導体素子４０を封止する。
封止樹脂１０は、樹脂上面１０ｓ、樹脂下面１０ｒを有している。樹脂上面１０ｓと樹脂下面１０ｒは、Ｚ方向において互いに反対側を向く。樹脂上面１０ｓは平坦である。樹脂下面１０ｒは平坦である。また、封止樹脂１０は、複数の樹脂側面１０１，１０２，１０３，１０４を有している。第１樹脂側面１０１と第２樹脂側面１０２は、Ｘ方向において互いに反対側を向く。第３樹脂側面１０３と第４樹脂側面１０４は、Ｙ方向において互いに反対側を向く。

封止樹脂１０の各樹脂側面１０１～１０４はそれぞれ、第１側面１１１および第２側面１１２を有している。第１側面１１１は、Ｚ方向において、樹脂下面１０ｒよりも樹脂上面１０ｓの近くに配置されている。第２側面１１２は、Ｚ方向において、樹脂上面１０ｓよりも樹脂下面１０ｒの近くに配置されている。各樹脂側面１０１～１０４の第２側面１１２は、Ｚ方向から視て、各樹脂側面１０１～１０４の第１側面１１１に対して封止樹脂１０の内側に位置している。つまり、封止樹脂１０は、Ｚ方向において、樹脂上面１０ｓの側が、樹脂下面１０ｒの側よりも大きく構成されている。

本実施形態において、各樹脂側面１０１～１０４の第１側面１１１は、樹脂上面１０ｓに対して直交している。また、本実施形態において、各樹脂側面１０１～１０４の第２側面１１２は、樹脂下面１０ｒに対して直交している。本実施形態の封止樹脂１０は、第１側面１１１と第２側面１１２とに位置によって、Ｚ方向から視て、封止樹脂１０の内側に向けて凹む段差１２を有している。図１、図２に示すように、段差１２は、封止樹脂１０の周方向の全体にわたり設けられている。

封止樹脂１０は、たとえば電気絶縁性を有する樹脂からなる。この樹脂としては、たとえばエポキシ樹脂を主剤とした合成樹脂を用いることができる。封止樹脂１０は、たとえばフィラーを含む合成樹脂を用いることができる。フィラーは、たとえばＳｉＯ_２から構成される。また、封止樹脂１０は、たとえば黒色に着色されている。なお、封止樹脂１０の材質および形状は限定されない。

［導電部］
導電部２０は、第１導電部２１と第２導電部２２とを含む。第１導電部２１は、封止樹脂１０の第１樹脂側面１０１の側に設けられ、第２導電部２２は、封止樹脂１０の第２樹脂側面１０２の側に設けられている。本実施形態の半導体装置１Ａは、２つの第１導電部２１と、２つの第２導電部２２とを有している。本実施形態において、第３樹脂側面１０３および第４樹脂側面１０４は、導電部が設けられていない面である。

第１導電部２１は、第１端子部２３、第１実装部２４を有している。第１実装部２４には、半導体素子４０が実装される。第１端子部２３は、第１実装部２４に対して半導体素子４０とは反対側に延びている。つまり、第１導電部２１は、半導体素子４０が実装される第１実装部２４と、第１実装部２４に対して半導体素子４０とは反対側に延びる第１端子部２３とを有している。

図３から図７に示すように、第１実装部２４は、Ｚ方向において、半導体素子４０と重なる位置から、封止樹脂１０の第１樹脂側面１０１まで延びている。第１実装部２４は、第１樹脂側面１０１から露出している。第１端子部２３は、第１実装部２４において、封止樹脂１０の第１樹脂側面１０１の側に配置されている。そして、第１端子部２３は、封止樹脂１０の樹脂下面１０ｒから露出するとともに、封止樹脂１０の第１樹脂側面１０１から露出している。したがって、第１実装部２４は、第１端子部２３に対して、半導体装置１Ａの内側に延びている。つまり、第１実装部２４は、第１端子部２３から半導体装置１Ａの内側に向けて突出する突出部分２４Ａを有している。

第１実装部２４と第１端子部２３とは、両者の間に界面が形成されることなく、一体形成されている。第１実装部２４と第１端子部２３とは、同じ材料から構成されている。第１実装部２４および第１端子部２３は、めっき層により構成されている。第１実装部２４および第１端子部２３の構成材料は、たとえばＣｕ（銅）、Ｃｕ合金を含む。

第１実装部２４は、上面２４１、下面２４２、側面２４３，２４４を有している。上面２４１と下面２４２は、Ｚ方向において互いに反対側を向く。上面２４１は、樹脂上面１０ｓと同じ側を向く。上面２４１は、半導体素子４０が実装される実装面である。下面２４２は、第１実装部２４の突出部分２４Ａにおいて、半導体素子４０と反対側を向く面である。側面２４３，２４４は、上面２４１および下面２４２と交差する方向を向く。側面２４３は、封止樹脂１０により覆われる。側面２４４は、封止樹脂１０の第１樹脂側面１０１（第２側面１１２）から露出する露出面である。

第１端子部２３は、下面２３２、側面２３３，２３４を有している。下面２３２は、封止樹脂１０の樹脂下面１０ｒから露出している。側面２３３は、封止樹脂１０により覆われている。側面２３４は、封止樹脂１０の第１樹脂側面１０１から露出している。

Ｚ方向における第１実装部２４の厚さＴ２４は、２０μｍ以上１００μｍ以下である。本実施形態において、第１実装部２４の厚さＴ２４は、５０μｍである。Ｚ方向における第１端子部２３の厚さＴ２３は、５０μｍ以上２００μｍ以下である。本実施形態において、第１端子部２３の厚さＴ２３は、１００μｍである。第１端子部２３の厚さは、第１実装部２４の厚さの２倍以上であることが好ましい。本実施形態において、第１端子部２３の厚さＴ２３は、第１実装部２４の厚さの２倍である。Ｘ方向において、第１端子部２３の長さＬ２３は、１００μｍ以上２００μｍ以下である。本実施形態において、第１端子部２３の長さＬ２３は、２００μｍである。第１実装部２４の長さは、第１端子部２３から突出する突出部分２４Ａの長さＬ２４として規定される。第１実装部２４の長さＬ２４は、１００μｍ以上１５０μｍ以下である。本実施形態において、第１実装部２４の長さＬ２４は、１００μｍである。

第２導電部２２は、第２端子部２５、第２実装部２６を有している。第２実装部２６には、半導体素子４０が実装される。第２端子部２５は、第２実装部２６に対して半導体素子４０とは反対側に延びている。つまり、第２導電部２２は、半導体素子４０が実装される第２実装部２６と、第２実装部２６に対して半導体素子４０とは反対側に延びる第２端子部２５とを有している。

図３から図７に示すように、第２実装部２６は、Ｚ方向において、半導体素子４０と重なる位置から、封止樹脂１０の第２樹脂側面１０２まで延びている。第２実装部２６は、第２樹脂側面１０２から露出している。第２端子部２５は、第２実装部２６において、封止樹脂１０の第２樹脂側面１０２の側に配置されている。そして、第２端子部２５は、封止樹脂１０の樹脂下面１０ｒから露出するとともに、封止樹脂１０の第２樹脂側面１０２から露出している。したがって、第２実装部２６は、第２端子部２５に対して、半導体装置１Ａの内側に延びている。つまり、第２実装部２６は、第２端子部２５から半導体装置１Ａの内側に向けて突出する突出部分２６Ａを有している。

第２実装部２６と第２端子部２５とは、両者の間に界面が形成されることなく、一体形成されている。第２実装部２６と第２端子部２５とは、同じ材料から構成されている。第２実装部２６および第２端子部２５は、めっき層により構成されている。第２実装部２６および第２端子部２５の構成材料は、たとえばＣｕ、Ｃｕ合金を含む。

第２実装部２６は、上面２６１、下面２６２、側面２６３，２６４を有している。上面２６１と下面２６２は、Ｚ方向において互いに反対側を向く。上面２６１は、樹脂上面１０ｓと同じ側を向く。上面２６１は、半導体素子４０が実装される実装面である。下面２６２は、第２実装部２６の突出部分２６Ａにおいて、半導体素子４０と反対側を向く面である。側面２６３，２６４は、上面２６１および下面２６２と交差する方向を向く。側面２６３は、封止樹脂１０により覆われる。側面２６４は、封止樹脂１０の第２樹脂側面１０２（第２側面１１２）から露出する露出面である。

第２端子部２５は、下面２５２、側面２５３，２５４を有している。下面２５２は、封止樹脂１０の樹脂下面１０ｒから露出している。側面２５３は、封止樹脂１０により覆われている。側面２５４は、封止樹脂１０の第２樹脂側面１０２から露出している。

Ｚ方向における第２実装部２６の厚さＴ２６は、２０μｍ以上１００μｍ以下である。本実施形態において、第２実装部２６の厚さＴ２６は、５０μｍである。Ｚ方向における第２端子部２５の厚さＴ２５は、５０μｍ以上２００μｍ以下である。本実施形態において、第２端子部２５の厚さＴ２５は、１００μｍである。第２端子部２５の厚さは、第２実装部２６の厚さの２倍以上であることが好ましい。本実施形態において、第２端子部２５の厚さＴ２５は、第２実装部２６の厚さの２倍である。Ｘ方向において、第２端子部２５の長さＬ２５は、１００μｍ以上２００μｍ以下である。本実施形態において、第２端子部２５の長さＬ２５は、２００μｍである。Ｘ方向において、第２端子部２５の長さＬ２５は、１００μｍ以上２００μｍ以下である。本実施形態において、第２端子部２５の長さＬ２５は、２００μｍである。第２実装部２６の長さは、第２端子部２５から突出する突出部分２６Ａの長さＬ２６として規定される。第２実装部２６の長さＬ２６は、１００μｍ以上１５０μｍ以下である。本実施形態において、第２実装部２６の長さＬ２６は、１００μｍである。

［接合部］
図６に示すように、接合部３０は、導電部２０の上に設けられている。
接合部３０は、第１導電部２１の上に設けられた第１接合部３１と、第２導電部２２の上に設けられた第２接合部３２とを含む。第１接合部３１および第２接合部３２は、半導体素子４０を第１導電部２１および第２導電部２２に接合する。

第１接合部３１および第２接合部３２は、めっき層３３、はんだ層３４を含む。めっき層３３は、実装部２４，２６の上面２４１，２６１に設けられている。めっき層３３は、導電性を有する金属材料から構成されている。めっき層３３は、たとえばＮｉ（ニッケル）から構成されている。はんだ層３４は、めっき層３３と半導体素子４０の素子電極４５との間に設けられている。はんだ層３４は、めっき層３３と素子電極４５とを接続する。はんだ層３４は、Ｓｎ（すず）、Ｓｎを含む合金により構成されている。この合金は、たとえばＳｎ－Ａｇ（銀）系合金、Ｓｎ－Ｓｂ（アンチモン）系合金、等である。

［半導体素子］
図３から図７に示すように、半導体素子４０は、Ｚ方向から視て矩形状である。
図６に示すように、半導体素子４０は、素子基板４１、電極パッド４２、絶縁膜４３、再配線層４４、素子電極４５を有している。

図３から図７に示すように、素子基板４１は、基板主面４１ｓ、基板裏面４１ｒ、複数の基板側面４１１，４１２，４１３，４１４を有している。基板主面４１ｓと基板裏面４１ｒは、Ｚ方向において互いに反対側を向く。図３、図４に示すように、第１基板側面４１１と第２基板側面４１２は、Ｘ方向において互いに反対側を向く。第３基板側面４１３と第４基板側面４１４は、Ｙ方向において互いに反対側を向く。基板主面４１ｓは、実装部２４，２６の上面２４１，２６１と対向する。基板裏面４１ｒは、樹脂上面１０ｓと同じ方向を向く。

半導体素子４０は、たとえばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）である。また、半導体素子４０は、ＬＤＯ（Low Drop Out）などの電圧制御用素子や、オペアンプなどの増幅用素子、ダイオードや各種のセンサなどのディスクリート半導体素子であってもよい。たとえばＬＳＩの場合、基板主面４１ｓは、半導体素子４０の機能のための構成部材が形成される面である。なお、半導体素子４０は、複数の構成部材が形成されたものに限らず、チップコンデンサやチップインダクタ等のように、単一の構成部材が形成された素子、半導体以外の基材に構成部材が形成された素子とすることができる。本実施形態において、半導体素子４０は、ＬＳＩである。

電極パッド４２は第１電極パッド４２１と第２電極パッド４２２とを含む。第１電極パッド４２１および第２電極パッド４２２は、素子基板４１の基板主面４１ｓに設けられている。第１電極パッド４２１は、第１基板側面４１１の近くに配置されている。第２電極パッド４２２は、第２基板側面４１２の近くに配置されている。

絶縁膜４３は、基板主面４１ｓを覆うように形成されている。絶縁膜４３は、第１電極パッド４２１および第２電極パッド４２２の周縁部を覆うように形成されている。第１電極パッド４２１の一部および第２電極パッド４２２の一部は、絶縁膜４３から露出している。絶縁膜４３は、たとえばＳｉＮから構成される。絶縁膜４３の表面４３ｓは、半導体素子４０の素子主面を構成する。素子基板４１の基板裏面４１ｒは、半導体素子４０の素子裏面を構成する。素子基板４１の基板側面４１１～４１４は、半導体素子４０の素子側面を構成する。

再配線層４４は、第１再配線層４４１と第２再配線層４４２とを含む。第１再配線層４４１は、第１電極パッド４２１に接続されている。第１再配線層４４１は、第１電極パッド４２１から絶縁膜４３まで延び、絶縁膜４３の表面４３ｓと接している。第２再配線層４４２は、第２電極パッド４２２に接続されている。第２再配線層４４２は、第２電極パッド４２２から絶縁膜４３まで延び、絶縁膜４３の表面４３ｓと接している。第１再配線層４４１および第２再配線層４４２は、たとえばＣｕ，Ｃｕ合金などから構成されている。

素子電極４５は、第１素子電極４５１と第２素子電極４５２とを含む。第１素子電極４５１は、Ｚ方向から視て第１電極パッド４２１と重ならない位置に配置されている。つまり、第１電極パッド４２１と第１素子電極４５１は、Ｚ方向と交差する方向にずれている。第１素子電極４５１は、第１再配線層４４１に接続されている。第２素子電極４５２は、Ｚ方向から視て第２電極パッド４２２と重ならない位置に配置されている。つまり、第２電極パッド４２２と第２素子電極４５２は、Ｚ方向と交差する方向にずれている。第２素子電極４５２は、第２再配線層４４２に接続されている。

第１素子電極４５１および第２素子電極４５２は、導電層４６１とバリア層４６２とを含む。導電層４６１は、たとえばＣｕ，Ｃｕ合金から構成される。導電層４６１は、シード層を含んでいてもよい。シード層は、たとえばＴｉ（チタン）／Ｃｕから構成される。バリア層４６２は、Ｎｉ、Ｎｉを含む合金、またはＮｉを含む複数の金属層から構成される。バリア層４６２としては、たとえば、Ｎｉ，Ｐｄ（パラジウム），Ａｕ（金）、これらの２つ以上の金属を含む合金、等を用いることができる。

［外部導電膜］
外部導電膜５０は、第１外部導電膜５１と第２外部導電膜５２とを含む。
第１外部導電膜５１は、封止樹脂１０から露出する第１導電部２１の表面を覆うように形成されている。

第１外部導電膜５１は、第１導電膜５１１と第２導電膜５１２とを有している。第１導電膜５１１は、封止樹脂１０の樹脂下面１０ｒから露出する第１端子部２３の下面２３２を覆う。第２導電膜５１２は、封止樹脂１０の第１樹脂側面１０１から露出する第１端子部２３の側面２３４および第１実装部２４の側面２４４を覆う。第１導電膜５１１と第２導電膜５１２とを有する第１外部導電膜５１は、半導体装置１Ａの外部接続端子となる。第１外部導電膜５１は、たとえば互いに積層された複数の金属層から構成される。金属層としては、たとえば、Ｎｉ層、Ｐｄ層、およびＡｕ層である。なお、第１外部導電膜５１の材料は限定されないが、たとえばＮｉ層およびＡｕ層が積層されて構成されてもよいし、Ｓｎであってもよい。

第２外部導電膜５２は、封止樹脂１０から露出する第２導電部２２の表面を覆うように形成されている。
第２外部導電膜５２は、第１導電膜５２１と第２導電膜５２２とを有している。第１導電膜５２１は、封止樹脂１０の樹脂下面１０ｒから露出する第２端子部２５の下面２５２を覆う。第２導電膜５２２は、封止樹脂１０の第２樹脂側面１０２から露出する第２端子部２５の側面２５４および第２実装部２６の側面２６４を覆う。第１導電膜５２１と第２導電膜５２２とを有する第２外部導電膜５２は、半導体装置１Ａの外部接続端子となる。第２外部導電膜５２は、たとえば第１外部導電膜５１と同じ素材からなる。第２外部導電膜５２は、たとえば互いに積層された複数の金属層から構成される。金属層としては、たとえば、Ｎｉ層、Ｐｄ層、およびＡｕ層である。なお、第２外部導電膜５２の材料は限定されないが、たとえばＮｉ層およびＡｕ層が積層されて構成されてもよいし、Ｓｎであってもよい。また、第２外部導電膜５２は、第１外部導電膜５１と異なる素材により構成されてもよい。

図６、図７に示すように、封止樹脂１０は、導電部２０、接合部３０、半導体素子４０を封止する。導電部２０は、第１導電部２１と第２導電部２２とを含む。
図６に示すように、封止樹脂１０は、Ｚ方向に沿った断面において、第１導電部２１と第２導電部２２との間に充填されている。封止樹脂１０は、第１樹脂部１３１と第２樹脂部１３２とを有している。第１樹脂部１３１は、第１導電部２１の第１端子部２３と、第２導電部２２の第２端子部２５との間に充填された樹脂である。第２樹脂部１３２は、第１導電部２１の第１実装部２４と、第２導電部２２の第２実装部２６との間に充填された樹脂である。第１樹脂部１３１と第２樹脂部１３２とは、一体形成されている。第１樹脂部１３１と第２樹脂部１３２とは、同一材料により構成されている。そして、第１樹脂部１３１と第２樹脂部１３２との間には界面が形成されていない。つまり、第１樹脂部１３１と第２樹脂部１３２とは、両者の間に界面が形成されることなく、一体形成されている。

［半導体装置の製造方法］
図８から図２２を参照して、本開示の一実施形態にかかる半導体装置１Ａの製造方法の一例を説明する。参照する各図は、１つの半導体装置１Ａを形成する範囲を示す。図８から図２２は、製造工程において、図６に対応する断面を示す。なお、理解を容易にするために、図８から図２２では、図１から図７の構成要素と同様な構成要素には同一の符号を付している。また、各図において示す各方向の定義は、図１から図７にて示す方向の定義と同一である。

図８に示すように、半導体装置１Ａの製造方法は、支持基板９００を用意する工程を有する。支持基板９００は、たとえばＳｉの単結晶材料からなる。支持基板９００は、Ｚ方向において互いに反対側を向く主面９００ｓおよび裏面９００ｒを有している。なお、支持基板９００として、エポキシ樹脂等の合成樹脂材料からなる基板を用いてもよい。

図９に示すように、半導体装置１Ａの製造方法は、シード層９０１を形成する工程を有する。たとえばスパッタリング法によって、支持基板９００の主面９００ｓにシード層９０１を形成する。シード層９０１は、たとえばＴｉを主成分とする第１層と、Ｃｕを主成分とする第２層とを含む。支持基板９００の主面９００ｓの全面に第１層を形成し、その第１層に接する第２層を形成する。

図１０に示すように、半導体装置１Ａの製造方法は、第１マスク９０２を形成する工程を有する。第１マスク９０２は、図６等に示す端子部２３，２５を形成するものである。第１マスク９０２は、端子部２３，２５に対応する第１開口部９０２１を有する。第１マスク９０２は、たとえばフォトリソグラフィにより形成される。第１マスク９０２の膜厚は、第１マスク９０２により形成される端子部２３，２５の厚さＴ２３，Ｔ２５（図６参照）よりも大きい。先ず、たとえば感光性を有するレジスト層をシード層９０１の上面９０１ｓに形成する。レジスト層は、たとえばドライフィルムレジストを用いることができる。レジスト層は、複数のドライフィルムレジストにより構成されてもよい。次に、レジスト層に対して露光・現像を行うことにより、図６に示す端子部２３，２５に対応する第１開口部９０２１を有する第１マスク９０２を形成する。

図１１に示すように、半導体装置１Ａの製造方法は、第２マスク９０３を形成する工程を有する。第２マスク９０３は、図６に示す実装部２４，２６を形成するものである。第２マスク９０３は、実装部２４，２６に対応する第２開口部９０３１を有する。第２マスク９０３は、たとえばフォトリソグラフィにより形成される。第２マスク９０３の膜厚は、第２マスク９０３により形成される実装部２４，２６の厚さＴ２４，Ｔ２６（図６参照）よりも大きい。先ず、たとえば感光性を有するレジスト層を第１マスク９０２の上面に形成する。レジスト層は、たとえばドライフィルムレジストを用いることができる。レジスト層は、複数のドライフィルムレジストにより構成されてもよい。次に、レジスト層に対して露光・現像を行うことにより、図６に示す実装部２４，２６に対応する第２開口部９０３１を有する第２マスク９０３を形成する。

図１２に示すように、半導体装置１Ａの製造方法は、めっき層９２０を形成する工程を有する。めっき層９２０は、図６に示す導電部２０に対応する。導電部２０は、めっき層９２０により構成される。

めっき層９２０は、たとえば電解めっき法により形成される。めっき層９２０は、第１マスク９０２および第２マスク９０３から露出したシード層９０１の上面９０１ｓからめっき金属を成長させることにより形成される。この工程では、第１マスク９０２の第１開口部９０２１から第２マスク９０３の第２開口部９０３１まで、めっき金属を一括成長させる。めっき層９２０を構成するめっき金属は、Ｃｕ、Ｃｕ合金を含む。これにより、めっき層９２０は、第１マスク９０２の第１開口部９０２１に形成される端子部２３，２５と、第２マスク９０３の第２開口部９０３１に形成される実装部２４，２６とを有する。そして、めっき層９２０により構成される導電部２０は、内部に界面が形成されない。

図１３に示すように、半導体装置１Ａの製造方法は、第３マスク９０４を形成する工程を有する。第３マスク９０４は、図６に示す接合部３０を形成するものである。第３マスク９０４は、接合部３０に対応する第３開口部９０４１を有する。第３マスク９０４は、たとえばフォトリソグラフィにより形成される。第３マスク９０４の膜厚は、第３マスク９０４により形成される接合部３０の厚さよりも大きい。先ず、たとえば感光性を有するレジスト層を第２マスク９０３の上面９０３ｓおよびめっき層９２０の上面９２０ｓに形成する。レジスト層は、たとえばドライフィルムレジストを用いることができる。レジスト層は、複数のドライフィルムレジストにより構成されてもよい。次に、レジスト層に対して露光・現像を行うことにより、図６に示す接合部３０に対応する第３開口部９０４１を有する第３マスク９０４を形成する。

図１４に示すように、半導体装置１Ａの製造方法は、接合部３０を形成する工程を有する。接合部３０は、めっき層３３とはんだ層３４とを含む。接合部３０は、たとえば電解めっき法により形成される。先ず、めっき層３３を形成する。めっき層３３は、第３マスク９０４から露出しためっき層９２０の上面９２０ｓにめっき金属を析出することにより形成される。めっき層３３を構成するめっき金属は、Ｎｉ、Ｎｉ合金を含む。次に、はんだ層３４を形成する。はんだ層３４は、第３マスク９０４から露出しためっき層３３の上面にめっき金属を析出することにより形成される。はんだ層３４を構成するめっき金属は、Ｓｎ，Ａｇを含む合金を含む。

図１５に示すように、半導体装置１Ａの製造方法は、マスク９０２～９０４を除去する工程を有する。マスク９０２～９０４の除去は、たとえば剥離液を用いて行うことができる。

また、半導体装置１Ａの製造方法は、シード層９０１を除去する工程を有する。図１４に示すマスク９０２～９０４を除去した後、露出するシード層９０１を除去する。シード層９０１の除去は、たとえばエッチングにより行うことができる。たとえば、めっき層９２０をマスクとするウエットエッチングにより、めっき層９２０から露出するシード層９０１を除去する。

また、半導体装置１Ａの製造方法は、フロー処理を行うする工程を有する。フロー処理により、はんだ層３４の表面を平滑化する。この平滑化は、半導体素子４０を実装する際のボイドの発生を抑制する。

図１６に示すように、半導体装置１Ａの製造方法は、半導体素子４０を実装する工程を有する。この工程は、半導体素子４０をフリップチップ実装する工程と、リフロー処理する工程とを含む。半導体素子４０をたとえばフリップチップボンダを用いて、素子電極４５にフラックスを塗布し、フリップチップ実装する。次に、リフロー処理により、素子電極４５を接合部３０に接合する。

図１７に示すように、半導体装置１Ａの製造方法は、樹脂層９１０を形成する工程を有する。樹脂層９１０は、図１から図７に示す封止樹脂１０となる部分である。樹脂層９１０は、たとえばエポキシ樹脂を主材とした合成樹脂である。樹脂層９１０は、たとえばコンプレッション成型によって形成される。樹脂層９１０は、半導体素子４０、接合部３０、導電部２０を覆うように形成される。つまり、樹脂層９１０は、導電部２０の第１導電部２１と第２導電部２２との間に充填される。

図１８、図１９に示すように、半導体装置１Ａの製造方法は、支持基板９００を除去する工程を有する。樹脂層９１０の下面９１０ｓにダイシングテープ（図示略）を貼り付ける。なお、図１８は、図１７に対して上下を反転して示している。そして、研削によって、支持基板９００、シード層９０１、樹脂層９１０の一部、およびめっき層９２０の一部を除去する。このとき、図１８に示す破線ＤＬ１まで、支持基板９００の側から樹脂層９１０に向けて研削する。これにより、図１９に示すように、端子部２３，２５の下面２３２，２５２が形成される。なお、支持基板９００を樹脂層９１０から剥離した後、樹脂層９１０の一部、シード層９０１、およびめっき層９２０の一部を研削してもよい。

図２０に示すように、半導体装置１Ａの製造方法は、樹脂層９１０のＺ方向の一部を切削する（ハーフカットする）工程を備えている。このような樹脂層９１０のハーフカットにあたっては、図２０に示す切断線（破線）ＤＬ２に沿ってたとえばダイシングブレードによって樹脂層９１０の上面９１０ｒから樹脂層９１０の下面９１０ｓに向けて切り込む。このように、樹脂層９１０をハーフカットすることによって、樹脂層９１０に分離溝９１２を形成する。そして、ダイシングブレードによる樹脂層９１０のハーフカットにより、導電部２０が形成される。より詳細には、端子部２３，２５の側面２３４，２５４、実装部２４，２６の側面２４４，２６４が形成される。端子部２３，２５の側面２３４，２５４、実装部２４，２６の側面２４４，２６４は、分離溝９１２に露出している。

図２１に示すように、半導体装置１Ａの製造方法は、外部導電膜５０を形成する工程を有する。外部導電膜５０は、端子部２３，２５の下面２３２，２５２を覆う第１導電膜５１１，５２１と、端子部２３，２５の側面２３４，２５４、および実装部２４，２６の側面２４４，２６４を覆う第２導電膜５１２，５２２とを有する。第２導電膜５１２，５２２は、分離溝９１２内に形成される。外部導電膜５０は、めっき金属から構成される。たとえば、無電解めっき法によって、めっき金属、たとえばＮｉ，Ｐｄ，Ａｕをこの順番で析出させることにより、外部導電膜５０を形成する。なお、外部導電膜５０の構成および形成方法は上記方法に限定されない。

図２２に示すように、半導体装置１Ａの製造方法は、半導体装置１Ａを個片化する工程を有する。樹脂層９１０を切断し、半導体素子４０を１つの単位とした個片に分割する。分割にあたっては、切断線（破線）ＤＬ２に沿ってたとえば樹脂層９１０をハーフカットしたダイシングブレードよりも幅の狭いダイシングブレードによって樹脂層９１０の分離溝９１２から樹脂層９１０の下面９１０ｓまで切り込み、樹脂層９１０を切断する。当該個片は、封止樹脂１０を含む半導体装置１Ａである。これにより、封止樹脂１０が形成される。より詳細には、封止樹脂１０として、第１側面１１１および第２側面１１２が形成される。換言すると、樹脂層９１０をハーフカットしたダイシングブレードよりも幅の狭いダイシングブレードによって樹脂層９１０の下面９１０ｓまで切り込むことによって、封止樹脂１０の段差１２を形成する。半導体装置１Ａは、以上の工程を経て製造される。

（作用）
次に、本実施形態の半導体装置１Ａの作用を説明する。
本実施形態の半導体装置１Ａは、導電部２０と、導電部２０に実装された半導体素子４０とを備える。導電部２０は、めっき層により構成されている。導電部２０は、半導体素子４０が実装される実装面２４１，２６１を有する実装部２４，２６と、実装部２４，２６に対して半導体素子４０とは反対側に延びる端子部２３，２５とを含む。実装部２４，２６は、端子部２３，２５よりも実装面２４１，２６１に沿うＸ方向に延びている。実装部２４，２６と端子部２３，２５とは、一体形成されている。つまり、本実施形態の導電部２０は、界面を含まない。

ここで、本実施形態の半導体装置１Ａに対する比較例の半導体装置１Ｒについて説明する。なお、比較例の半導体装置１Ｒの構成部材について、本実施形態の半導体装置１Ａと同様の構成部材については同じ符号を付して説明する。

図２３は、比較例の半導体装置１Ｒの断面を示す。
この半導体装置１Ｒの封止樹脂６０は、第１樹脂層６１と、第１樹脂層６１の上面６１ｓを覆い、導電部７０および半導体素子４０を封止する第２樹脂層６２とを有する。導電部７０は、第１樹脂層６１を上面６１ｓから下面６１ｒまで貫通する端子部７１と、端子部７１の上面７１ｓに接続され、第１樹脂層６１の上面６１ｓに設けられた実装部７２とを有する。実装部７２は、端子部７１の上面７１ｓおよび第１樹脂層６１の上面６１ｓに形成された第１金属層７３と、第１金属層７３の上面に形成された第２金属層７４とを有する。

端子部７１および第２金属層７４は、Ｃｕ、Ｃｕ合金を含む。第１金属層７３は、第２金属層７４を形成するシード層として形成される。第１金属層７３は、Ｔｉ層を含む。接合部３０は、実装部７２の上面に形成される。半導体素子４０は、接合部３０により、実装部７２に実装される。半導体装置１Ｒは、第１樹脂層６１から露出する導電部７０の表面を覆う外部導電膜５０を有する。

この半導体装置１Ｒを製造する工程の概略を説明する。
図２４に示すように、端子部９７１および第１樹脂層９６１を形成する。
先ず、上記実施形態と同様に支持基板９００の主面９００ｓにシード層９０１を形成し、シード層９０１の上に開口部を有するマスクを形成し、マスクの開口部に端子部９７１となる金属ピラーを形成する。マスクを除去し、露出するシード層を除去した後、金属ピラーを覆う樹脂層を形成し、金属ピラーおよび樹脂層を切削して第１樹脂層９６１の上面９６１ｓおよび端子部９７１の上面９７１ｓを形成する。

図２５に示すように、実装部９７２を形成する。先ず、第１樹脂層９６１の上面９６１ｓおよび端子部９７１の上面９７１ｓにシード層を形成する。このシード層は、第１金属層７３となるＴｉ層と、Ｃｕ層とを含む。シード層は、たとえばスパッタ法により形成される。シード層を覆い、開口部を有するマスクを形成し、マスクの開口部に第２金属層９７４を形成する。マスクを除去した後、第２金属層９７４から露出するシード層を除去することにより、第１金属層９７３と第２金属層９７４とを含む実装部９７２を形成する。

図２６に示すように、実装部９７２の上に接合部３０を形成し、その接合部３０により半導体素子４０を実装部９７２に実装する。そして、第１樹脂層９６１の上面９６１ｓを覆い、実装部９７２、接合部３０、および半導体素子４０を封止する第２樹脂層９６２を形成する。

図２７に示すように、図２６に示す支持基板９００およびシード層９０１を除去し、第１樹脂層９６１を研削して、第１樹脂層９６１の下面９６１ｒおよび端子部７１の下面７１２を形成する。そして、第１樹脂層９６１の下面９６１ｒから第２樹脂層９６２の上面９６２ｓに向けて分離溝を形成して端子部７１および実装部７２の側面７１４，７２４を露出する。

次いで、上記実施形態と同様に、端子部７１の露出面（下面７１２および側面７１４）と実装部７２の側面７２４とを覆う外部導電膜５０を形成する。そして、分離溝９１２内において第２樹脂層９６２を切断して、半導体素子４０を含む個片、つまり図２３に示す比較例の半導体装置１Ｒを形成する。

図２３に示す比較例の半導体装置１Ｒにおいて、第１樹脂層６１および第２樹脂層６２は、それぞれフィラーを含む。このように第１樹脂層６１および第２樹脂層６２を含む半導体装置１Ｒでは、第１樹脂層６１と第２樹脂層６２との間に界面が生じる。この界面は、第１樹脂層６１を形成する工程（研削工程）により加工されたフィラー、たとえば研磨されたフィラーが含まれる。このようなフィラーにより、界面を確認することができる。

また、図２３に示す比較例の半導体装置１Ｒにおいて、導電部７０は、界面を含む。上述したように、導電部７０は、端子部７１と実装部７２とを含み、実装部７２は第１金属層７３と第２金属層７４とを含む。端子部７１と第２金属層７４は、Ｃｕ，Ｃｕ合金から構成され、第１金属層７３はＴｉ層から構成される。したがって、比較例の導電部７０は、端子部７１と第１金属層７３との間、第１金属層７３と第２金属層７４との間の界面を含む。

このように形成される半導体装置１Ｒにおいて、導電部７０は、複数の工程により形成される。このため、導電部７０を構成する端子部７１、第１金属層７３、第２金属層７４の間において、密着性が低下する、つまり導電部７０の機械的強度低下するが場合がある。密着性の低下は、たとえば界面となる面の酸化、等によって生じ易い。このように密着性が低下した場合、界面を含む導電部７０は、界面において剥離が生じる場合がある。

また、製造工程における負荷によって、界面において剥離が生じる場合がある。たとえば、図２５に示す支持基板９００およびシード層９０１を除去する際に、端子部９７１に加わる負荷によって、端子部９７１と第１金属層９７３との間の界面において剥離が生じる場合がある。また、図２６に示す分離溝９１２を形成する工程において、ダイシングブレードにより加わる負荷によって、端子部９７１と第１金属層９７３との間の界面において剥離が生じる場合がある。

これに対し、本実施形態の半導体装置１Ａは、導電部２０（第１導電部２１および第２導電部２２）の端子部２３，２５と実装部２４，２６とが一体形成されている。つまり、本実施形態の導電部２０は、界面を含まない。これにより、導電部２０（第１導電部２１および第２導電部２２）は、比較例の半導体装置１Ｒに対して、機械的強度が向上する。したがって、端子部２３，２５と実装部２４，２６との間における剥離の発生を抑制できる。

また、本実施形態の半導体装置１Ａにおいて、封止樹脂１０は、フィラーを含む。本実施形態の封止樹脂１０において、第１樹脂部１３１と第２樹脂部１３２との間には、工程により加工されたフィラーを含まない。これにより、第１樹脂部１３１と第２樹脂部１３２との間に界面が形成されていないこと、つまり第１樹脂部１３１と第２樹脂部１３２とが一体形成されていることを確認できる。これにより、封止樹脂１０は、比較例の半導体装置１Ｒと比べ、機械的強度が向上する。

この半導体装置１Ａでは、回路基板に実装した際に、回路基板の接続パッドに外部導電膜５０を接続するはんだが第１導電膜５１１，５２１と接続パッドとの間に介在し、第２導電膜５１２，５２２にも付着する。つまり、リフロー処理によって液相状態となったはんだは、第２導電膜５１２，５２２を這い上がり、第２導電膜５１２，５２２と接続パッドとの間にはんだフィレットを形成する。このように半導体装置１Ａでは、はんだフィレットがより容易に形成される。このはんだフィレットにより、はんだの接合面積が増加し、接続強度をより高めることができる。また、はんだフィレットにより外部から半導体装置１Ａのはんだ付けの状態を確認できる。

（効果）
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体装置１Ａは、導電部２０と、導電部２０に実装された半導体素子４０とを備える。導電部２０は、めっき層により構成されている。導電部２０は、半導体素子４０が実装される実装面２４１，２６１を有する実装部２４，２６と、実装部２４，２６に対して半導体素子４０とは反対側に延びる端子部２３，２５とを含む。実装部２４，２６は、端子部２３，２５よりも実装面２４１，２６１に沿うＸ方向に延びている。実装部２４，２６と端子部２３，２５とは、一体形成されている。つまり、本実施形態の導電部２０は、界面を含まない。これにより、導電部２０（第１導電部２１および第２導電部２２）の機械的強度を向上できる。したがって、端子部２３，２５と実装部２４，２６との間における剥離の発生を抑制できる。

（２）本実施形態の半導体装置１Ａにおいて、封止樹脂１０は、フィラーを含む。本実施形態の封止樹脂１０において、第１樹脂部１３１と第２樹脂部１３２との間には、工程により加工されたフィラーを含まない。これにより、第１樹脂部１３１と第２樹脂部１３２との間に界面が形成されていないこと、つまり第１樹脂部１３１と第２樹脂部１３２とが一体形成されていることを確認できる。これにより、本実施形態の半導体装置１Ａの機械的強度を向上できる。

（３）この半導体装置１Ａでは、回路基板に実装した際に、回路基板の接続パッドに外部導電膜５０を接続するはんだが第１導電膜５１１，５２１と接続パッドとの間に介在し、第２導電膜５１２，５２２にも付着する。つまり、リフロー処理によって液相状態となったはんだは、第２導電膜５１２，５２２を這い上がり、第２導電膜５１２，５２２と接続パッドとの間にはんだフィレットを形成する。このように半導体装置１Ａでは、はんだフィレットがより容易に形成される。このはんだフィレットにより、はんだの接合面積が増加し、接続強度をより高めることができる。また、はんだフィレットにより外部から半導体装置１Ａのはんだ付けの状態を確認できる。

（４）導電部２０において、端子部２３，２５と実装部２４，２６とが一体形成されている。端子部２３，２５を構成する部分と、実装部２４，２６を構成する部分とを含むめっき層９２０を一括成長させる。これにより、端子部２３，２５と実装部２４，２６とを別々にめっき成長させて形成する場合と比べ、工程数が少ない。これにより、製造にかかる時間を短縮して生産性を向上できる。

（５）端子部７１と実装部７２とを別々にめっき成長させる場合、実装部７２のためにシード層を形成する。これに対し、本実施形態では、実装部２４，２６を構成する部分を含むめっき層９２０を一括成長させる。このため、シード層を形成する工程にかかる手間と時間とを省くことができる。したがって、製造にかかる時間を短縮して生産性を向上できる。

（変更例）
上記実施形態は例えば以下のように変更できる。上記実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、以下の変更例において、上記実施形態と共通する部分については、上記実施形態と同一の符号を付してその説明を省略する。

・上記実施形態に対し、３つ以上の第１導電部２１と第２導電部２２とを備える構成としてもよい。
・上記実施形態に対し、第１導電部２１の数と第２導電部２２の数とが相違する構成としてもよい。

・上記実施形態に対し、第３樹脂側面１０３と第４樹脂側面１０４との少なくとも一方について、露出する導電部を備える構成としてもよい。
・上記実施形態に対し、導電部２０が露出していない第３樹脂側面１０３と第４樹脂側面１０４とにおいて、段差１２を設けない構成としてもよい。つまり第１樹脂側面１０１と第４樹脂側面１０４において、Ｚ方向から視て、第１側面１１１の位置と第２側面１１２の位置とを同じとするように構成されてもよい。

（付記）
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。

（付記１）
導電部（２０，２１，２２）と、
前記導電部（２０，２１，２２）に実装された半導体素子（４０）と、
を備え、
前記導電部（２０，２１，２２）は、めっき層により構成され、
前記導電部（２０，２１，２２）は、前記半導体素子（４０）が実装される実装面（２４１，２６１）を有する実装部（２４，２６）と、前記実装部（２４，２６）に対して前記半導体素子（４０）とは反対側に延びる端子部（２３，２５）と、を含み、
前記実装部（２４，２６）は、前記端子部（２３，２５）よりも前記実装面（２４１，２６１）に沿う第１方向（Ｘ）に延びており、
前記実装部（２４，２６）と前記端子部（２３，２５）とは、一体形成されている、
半導体装置。

（付記２）
前記実装面（２４１，２６１）に設けられた接合部（３０，３１，３２）を有し、
前記導電部（２０）は、前記接合部（３０，３１，３２）により前記半導体素子（４０）と電気的に接続されている、
付記１に記載の半導体装置。

（付記３）
前記導電部（２０）は、前記第１方向に離れて配置された第１導電部（２１）と第２導電部（２２）とを含む、付記１または付記２に記載の半導体装置。

（付記４）
前記第１導電部（２１）および第２導電部（２２）と前記半導体素子（４０）とを封止する封止樹脂（１０）を備える、付記３に記載の半導体装置。

（付記５）
前記封止樹脂（１０）は、前記第１導電部（２１）の端子部（２３，２５）と前記第２導電部（２２）の端子部（２３，２５）との間の第１樹脂部（１３１）と、前記第１導電部（２１）の実装部（２４，２６）と前記第２導電部（２２）の実装部（２４，２６）との間の第２樹脂部（１３２）と、を含み、
前記第１樹脂部（１３１）と前記第２樹脂部（１３２）とは、一体形成されている、
付記４に記載の半導体装置。

（付記６）
前記封止樹脂（１０）は、前記実装面と同じ方向を向く樹脂上面（１０ｓ）と、前記樹脂上面（１０ｓ）とは反対側を向く樹脂下面（１０ｒ）とを有し、
前記導電部（２０）は、前記樹脂下面（１０ｒ）から露出する下面（２３２，２５２）を有する、
付記４または付記５に記載の半導体装置。

（付記７）
前記封止樹脂（１０）は、前記樹脂下面（１０ｒ）と交差する樹脂側面（１０１，１０２）を有し、
前記導電部（２０）は、前記樹脂側面（１０１，１０２）から露出する側面（２３４，２４４，２５４，２６４）を有する、
付記６に記載の半導体装置。

（付記８）
前記封止樹脂（１０）から露出する前記導電部（２０）の前記下面（２３２，２５２）および前記側面（２３４，２４４，２５４，２６４）を覆う外部導電膜（５０，５１，５２）を有する、付記７に記載の半導体装置。

（付記９）
前記実装部（２４，２６）および前記端子部（２３，２５）は、同一材料により構成されている、付記１から付記８のいずれか一つに記載の半導体装置。

（付記１０）
前記実装部（２４，２６）および前記端子部（２３，２５）は、ＣｕまたはＣｕ合金を含む材料により構成されている、付記１から付記９のいずれか一つに記載の半導体装置。

（付記１１）
前記端子部（２３，２５）の厚さは、前記実装部（２４，２６）の厚さの２倍以上である、付記１から付記１０のいずれか一つに記載の半導体装置。

（付記１２）
前記実装部（２４，２６）の厚さ（Ｔ２４，Ｔ２６）は、２０μｍ以上５０μｍ以下である、付記１から付記１１のいずれか一つに記載の半導体装置。

（付記１３）
前記端子部（２３，２５）の厚さ（Ｔ２３，Ｔ２５）は、１００μｍ以上３００μｍ以下である、付記１から付記１２のいずれか一つに記載の半導体装置。

（付記１４）
前記第１方向において、前記端子部（２３，２５）から延びる前記実装部（２４，２６）の長さ（Ｌ２４，Ｌ２６）は、前記第１方向における前記端子部（２３，２５）の長さ（Ｌ２３，Ｌ２５）以下である、付記１から付記１３のいずれか一つに記載の半導体装置。

（付記１５）
前記第１方向における前記実装部（２４，２６）の前記長さ（Ｌ２４，Ｌ２６）は、１００μｍ以上１５０μｍ以下である、付記１４に記載の半導体装置。

（付記１６）
前記第１方向における前記端子部（２３，２５）の前記長さ（Ｌ２３，Ｌ２５）は、１００μｍ以上２００μｍ以下である、付記１４または付記１５に記載の半導体装置。

（付記１７）
導電部（２０，２１，２２）と、前記導電部（２０，２１，２２）に実装された半導体素子（４０）と、を備え、前記導電部（２０，２１，２２）は、前記半導体素子（４０）が実装される実装面（２４２，２６２）を有する実装部（２４，２６）と、前記実装部（２４，２６）に対して前記半導体素子（４０）とは反対側に延びる端子部（２３，２５）と、を含む半導体装置の製造方法は、
めっき層（９２０）により前記実装部（２４，２６）と前記端子部（２３，２５）とを一体形成する工程を備える、
半導体装置の製造方法。

（付記１８）
前記端子部（２３，２５）を形成するための第１開口部（９０２１）を有する第１マスク（９０２）を形成する工程と、
前記第１マスクの上に、前記実装部（２４，２６）を形成するための第２開口部（９０３１）を有する第２マスク（９０３）を形成する工程と、
を含み、
前記導電部（２０）と前記端子部（２３，２５）とを一体形成する工程において、前記第１マスク（９０２）の第１開口部（９０２１）から第２マスク（９０３）の第２開口部（９０３１）までめっき金属を成長させて前記めっき層（９２０）を形成する、
付記１７に記載の半導体装置の製造方法。

（付記１９）
前記実装部（２４，２６）および前記半導体素子（４０）を封止する樹脂層（９１０）を形成する工程を含む、付記１８に記載の半導体装置の製造方法。

（付記２０）
前記第２マスク（９０３）および前記めっき層（９２０）の上に、接合部（３０，３１，３２）を形成するための第３開口部（９０４１）を有する第３マスク（９０４）を形成する工程と、
前記めっき層（９２０）の上に前記接合部（３０）を形成する工程と、
を含む、付記１９に記載の半導体装置の製造方法。

（付記２１）
前記接合部（３０）により半導体素子（４０）を前記実装部（２４，２６）に実装する工程を含む、付記２０９に記載の半導体装置の製造方法。

（付記２２）
支持基板（９００）を用意する工程と、
前記支持基板（９００）の上面にシード層（９０１）を形成する工程と、
を含み、前記第１マスク（９０２）は、前記シード層（９０１）の上面に形成される、
付記１９から付記２１のいずれか一つに記載の半導体装置の製造方法。

（付記２３）
前記支持基板（９００）および前記シード層（９０１）を除去して前記導電部（２０）の下面（２３２，２５２）を露出する工程と、
前記樹脂層（９１０）に分離溝（９１２）を形成して前記導電部（２０）の側面（２３４，２４４，２５４，２６４）を露出する工程と、
を含む、付記２２に記載の半導体装置の製造方法。

（付記２４）
前記導電部（２０）の前記下面（２３２，２５２）と前記側面（２３４，２４４，２５４，２６４）とを覆う外部導電膜（５０，５１，５２）を形成する工程を含む、付記２３に記載の半導体装置の製造方法。

（付記２５）
前記分離溝内において、前記樹脂層（９１０）を切断して前記半導体装置を個片化する工程を含む、付記２４に記載の半導体装置の製造方法。

以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。

１Ａ，１Ｒ 半導体装置
１０ 封止樹脂
１０ｒ 樹脂下面
１０ｓ 樹脂上面
１０１ 第１樹脂側面
１０２ 第２樹脂側面
１０３ 第３樹脂側面
１０４ 第４樹脂側面
１１１ 第１側面
１１２ 第２側面
１２ 段差
１３１ 第１樹脂部
１３２ 第２樹脂部
２０ 導電部
２１ 第１導電部
２２ 第２導電部
２３ 第１端子部
２３２ 下面
２３３ 側面
２３４ 側面
２４ 第１実装部
２４Ａ 突出部分
２４１ 上面、実装面
２４２ 下面
２４３ 側面
２４４ 側面
２５ 第２端子部
２５２ 下面
２５３ 側面
２５４ 側面
２６ 第２実装部
２６Ａ 突出部分
２６１ 上面、実装面
２６２ 下面
２６３ 側面
２６４ 側面
３０ 接合部
３１ 第１接合部
３２ 第２接合部
３３ めっき層
３４ はんだ層
４０ 半導体素子
４１ 素子基板
４１ｒ 基板裏面
４１ｓ 基板主面
４１１ 第１基板側面
４１２ 第２基板側面
４１３ 第３基板側面
４１４ 第４基板側面
４２ 電極パッド
４２１ 第１電極パッド
４２２ 第２電極パッド
４３ 絶縁膜
４３ｓ 表面
４４ 再配線層
４４１ 第１再配線層
４４２ 第２再配線層
４５ 素子電極
４５１ 第１素子電極
４５２ 第２素子電極
４６１ 導電層
４６２ バリア層
５０ 外部導電膜
５１ 第１外部導電膜
５１１ 第１導電膜
５１２ 第２導電膜
５２ 第２外部導電膜
５２１ 第１導電膜
５２２ 第２導電膜
６０ 封止樹脂
６１ 第１樹脂層
６１ｒ 下面
６１ｓ 上面
６２ 第２樹脂層
７０ 導電部
７１ 端子部
７１ｓ 上面
７１２ 下面
７１４ 側面
７２ 実装部
７２４ 側面
７３ 第１金属層
７４ 第２金属層
９００ 支持基板
９００ｒ 裏面
９００ｓ 主面
９０１ シード層
９０１ｓ 上面
９０２ 第１マスク
９０２１ 第１開口部
９０３ 第２マスク
９０３ｓ 上面
９０３１ 第２開口部
９０４ 第３マスク
９０４１ 第３開口部
９１０ 樹脂層
９１０ｒ 上面
９１０ｓ 下面
９１２ 分離溝
９２０ めっき層
９２０ｓ 上面
９６１ 第１樹脂層
９６１ｒ 下面
９６１ｓ 上面
９６２ 第２樹脂層
９７１ 端子部
９７１ｓ 上面
９７２ 実装部
９７３ 第１金属層
９７４ 第２金属層
ＤＬ１ 破線
ＤＬ２ 切断線
Ｌ２３～Ｌ２６ 長さ
Ｔ２３～Ｔ２６ 厚さ

Claims (11)

1. 導電部と、
   前記導電部に実装された半導体素子と、
   を備え、
   前記導電部は、めっき層により構成され、
   前記導電部は、前記半導体素子が実装される実装面を有する実装部と、前記実装部に対して前記半導体素子とは反対側に延びる端子部と、を含み、
   前記実装部は、前記端子部よりも前記実装面に沿う第１方向に延びており、
   前記実装部と前記端子部とは、一体形成されている、
   半導体装置。
2. 前記実装面に設けられた接合部を有し、
   前記導電部は、前記接合部により前記半導体素子と電気的に接続されている、
   請求項１に記載の半導体装置。
3. 前記導電部は、前記第１方向に離れて配置された第１導電部と第２導電部とを含む、請求項１または請求項２に記載の半導体装置。
4. 前記第１導電部および第２導電部と前記半導体素子とを封止する封止樹脂を備える、請求項３に記載の半導体装置。
5. 前記封止樹脂は、前記第１導電部の端子部と前記第２導電部の端子部との間の第１樹脂部と、前記第１導電部の実装部と前記第２導電部の実装部との間の第２樹脂部と、を含み、
   前記第１樹脂部と前記第２樹脂部とは、一体形成されている、
   請求項４に記載の半導体装置。
6. 前記封止樹脂は、前記実装面と同じ方向を向く樹脂上面と、前記樹脂上面とは反対側を向く樹脂下面とを有し、
   前記導電部は、前記樹脂下面から露出する下面を有する、
   請求項４または請求項５に記載の半導体装置。
7. 前記封止樹脂は、前記樹脂下面と交差する樹脂側面を有し、
   前記導電部は、前記樹脂側面から露出する側面を有する、
   請求項６に記載の半導体装置。
8. 前記封止樹脂から露出する前記導電部の前記下面および前記側面を覆う外部導電膜を有する、請求項７に記載の半導体装置。
9. 導電部と、前記導電部に実装された半導体素子と、を備え、前記導電部は、前記半導体素子が実装される実装面を有する実装部と、前記実装部に対して前記半導体素子とは反対側に延びる端子部と、を含む半導体装置の製造方法は、
   めっき層により前記実装部と前記端子部とを一体形成する工程を備える、
   半導体装置の製造方法。
10. 前記端子部を形成するための第１開口部を有する第１マスクを形成する工程と、
    前記第１マスクの上に、前記実装部を形成するための第２開口部を有する第２マスクを形成する工程と、
    を含み、
    前記導電部と前記端子部とを一体形成する工程において、前記第１マスクの第１開口部から第２マスクの第２開口部までめっき金属を成長させて前記めっき層を形成する、
    請求項９に記載の半導体装置の製造方法。
11. 前記実装部および前記半導体素子を封止する樹脂層を形成する工程を含む、請求項１０に記載の半導体装置の製造方法。

Images